KR100907886B1 - Method for manufacturing nonvolatile memory device - Google Patents

Method for manufacturing nonvolatile memory device Download PDF

Info

Publication number
KR100907886B1
KR100907886B1 KR1020070102525A KR20070102525A KR100907886B1 KR 100907886 B1 KR100907886 B1 KR 100907886B1 KR 1020070102525 A KR1020070102525 A KR 1020070102525A KR 20070102525 A KR20070102525 A KR 20070102525A KR 100907886 B1 KR100907886 B1 KR 100907886B1
Authority
KR
South Korea
Prior art keywords
cell
oxide film
forming
region
peripheral region
Prior art date
Application number
KR1020070102525A
Other languages
Korean (ko)
Other versions
KR20090037095A (en
Inventor
김성균
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070102525A priority Critical patent/KR100907886B1/en
Publication of KR20090037095A publication Critical patent/KR20090037095A/en
Application granted granted Critical
Publication of KR100907886B1 publication Critical patent/KR100907886B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

본 발명은 비휘발성 메모리 셀 사이의 오엔노(ONO)층을 제거하기 위한 마스크 공정을 생략하여 공정을 단축함과 아울러 비용을 절감할 수 있도록 한 비휘발성 메모리 소자의 제조방법에 관한 것이다. 본 발명에 따른 비휘발성 메모리 소자의 제조방법은 셀 영역과 주변 영역을 포함하는 기판 상에 터널링 산화막, 트랩 질화막 및 블록 산화막을 순차적으로 형성하여 ONO층을 형성하는 단계; 상기 셀 영역을 제외한 상기 주변 영역 상에 형성된 ONO층의 트랩 질화막 및 블록 산화막을 제거하는 단계; 게이트 패터닝을 통해 상기 셀 영역의 각 셀에 대응되는 상기 ONO층 상에 게이트를 형성함과 동시에 상기 주변 영역 상의 터널링 산화막 상에 게이트를 형성하는 단계; 상기 셀 영역의 각 셀 사이의 상기 ONO층의 블록 산화막을 제거함과 동시에 상기 주변 영역의 터널링 산화막을 제거하는 단계; 산화 공정을 통해 상기 주변 영역의 기판 상에 산화막을 형성하는 단계; 상기 셀 영역 및 상기 주변 영역 각각에 형성된 상기 게이트를 덮도록 스페이서 막을 형성하는 단계; 및 스페이서 식각(Spacer Etch) 공정을 통해 상기 셀 영역의 각 셀에 스페이서를 형성함과 동시에 상기 셀 영역의 각 셀의 트랩 질화막을 제거하는 단계를 포함한다.The present invention relates to a method of manufacturing a nonvolatile memory device which can shorten a process and reduce a cost by omitting a mask process for removing an ONO layer between nonvolatile memory cells. According to another aspect of the present invention, there is provided a method of fabricating a nonvolatile memory device, comprising: forming an ONO layer by sequentially forming a tunneling oxide layer, a trap nitride layer, and a block oxide layer on a substrate including a cell region and a peripheral region; Removing the trap nitride layer and the block oxide layer of the ONO layer formed on the peripheral region excluding the cell region; Forming a gate on the ONO layer corresponding to each cell of the cell region through gate patterning and forming a gate on the tunneling oxide film on the peripheral region; Removing the block oxide film of the ONO layer between each cell of the cell region and removing the tunneling oxide film of the peripheral region; Forming an oxide film on the substrate in the peripheral region through an oxidation process; Forming a spacer film to cover the gate formed in each of the cell region and the peripheral region; And forming a spacer in each cell of the cell region through a spacer etch process and removing a trap nitride film of each cell in the cell region.

소노스(SONOS), 셀, ONO층, 스페이서 식각 SONOS, cell, ONO layer, spacer etch

Description

비휘발성 메모리 소자의 제조방법{METHOD FOR MANUFACTURING NON-VOLATILE MEMORY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a nonvolatile memory device,

본 발명은 비휘발성 메모리 소자에 관한 것으로, 특히 비휘발성 메모리 셀 사이의 오엔노(ONO)층을 제거하기 위한 마스크 공정을 생략하여 공정을 단축함과 아울러 비용을 절감할 수 있도록 한 비휘발성 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly, to a nonvolatile memory device which can shorten a process and omit a mask process for removing an ONO layer between nonvolatile memory cells, And a method for producing the same.

현재 비휘발성 메모리(Non-Volatile Memory) 소자로 SONOS 소자가 중요하게 인식되고 있다. 이때, 셀(Cell) 영역의 컨트롤 게이트(Control Gate) 아래에는 전자 저장을 위한 ONO(Oxide-Nitride-Oxide) 적층 구조가 도입되고 있으나, 주변 영역에서는 게이트 아래에 게이트 유전층이 도입되고 있다. 즉, 셀 영역과 주변 영역에 형성되는 트랜지스터 구조들이 서로 다르게 구성되고 있다.Currently, SONOS devices are recognized as non-volatile memory devices. At this time, an ONO (Oxide-Nitride-Oxide) stacked structure for electron storage is introduced under the control gate of the cell region, but a gate dielectric layer is introduced under the gate in the peripheral region. That is, the transistor structures formed in the cell region and the peripheral region are configured differently.

도 1a 내지 도 1c는 종래의 소노스 메모리 셀(SONOS Memory Cell)의 제조방법에 있어서의 문제점을 설명하기 위한 도면들이다.FIGS. 1A to 1C are views for explaining problems in a conventional method of manufacturing a SONOS memory cell.

도 1a 내지 도 1c를 참조하여 종래의 소노스 메모리 셀의 제조방법을 설명하면 다음과 같다.A method of manufacturing a conventional SONOS memory cell will be described with reference to FIGS. 1A to 1C.

먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(10) 상에 터널링 산화막(22), 트랩 질화막(24) 및 블록 산화막(26)을 포함하여 이루어진 ONO층(20)을 순차적으로 형성한다.1A, an ONO layer 20 including a tunneling oxide film 22, a trap nitride film 24, and a block oxide film 26 is sequentially formed on a silicon substrate 10.

이어, 도 1b에 도시된 바와 같이, 셀 영역을 제외한 주변 영역 상의 ONO층(20) 중 트랩 질화막(24) 및 블록 산화막(26)을 제거한다. 그런 다음, 게이트 패터닝을 통해 셀 영역의 ONO층(20) 상에 게이트(30)를 형성함과 동시에, 주변 영역 상의 터널링 산화막(22) 상에 게이트(30)를 형성한다.Next, as shown in FIG. 1B, the trap nitride film 24 and the block oxide film 26 in the ONO layer 20 on the peripheral region excluding the cell region are removed. Then, the gate 30 is formed on the ONO layer 20 of the cell region through the gate patterning and the gate 30 is formed on the tunneling oxide film 22 on the peripheral region.

이어, 도 1c에 도시된 바와 같이, 패터닝 공정을 통해 주변 영역을 보호하기 위한 포토 레지스트 패턴(40)을 형성한 후, 셀 영역의 셀 사이의 ONO층(20)을 제거한다. 여기서, 셀 영역의 셀 사이의 ONO층(20)을 제거공정은 소노스 메모리 셀의 제조공정 중 트랩 질화막(24)에 전자/전하가 트랩되는 것을 방지하기 위한 공정이며, 포토 레지스트 패턴(40)은 셀 영역의 셀 사이의 ONO층(20)을 제거공정 동안 주변 영역의 터널링 산화막(22) 및 실리콘 기판(10)을 보호하는 역할을 한다.Next, as shown in FIG. 1C, a photoresist pattern 40 for protecting the peripheral region is formed through a patterning process, and then the ONO layer 20 between the cells in the cell region is removed. Here, the removal process of the ONO layer 20 between the cells in the cell region is a process for preventing electrons / charges from being trapped in the trap nitride film 24 during the manufacturing process of the SONOS memory cell, Serves to protect the tunneling oxide film 22 and the silicon substrate 10 in the peripheral region during the removal process of the ONO layer 20 between the cells in the cell region.

이와 같은, 종래의 소노스 메모리 셀의 제조방법은 셀 영역의 셀 사이의 ONO층(20)을 제거공정 동안 주변 영역의 터널링 산화막(22) 및 실리콘 기판(10)을 보호하기 위한 포토 레지스트 패턴(40)이 반드시 필요하며, 포토 레지스트 패턴(40)을 형성하기 위한 패터닝 공정이 포함되어야 하기 때문에 공정 시간을 증가함과 아울러 비용이 증가하는 문제점이 있다.The conventional method of fabricating the SONOS memory cell includes the step of forming the ONO layer 20 between the cells in the cell region in a photoresist pattern for protecting the tunneling oxide film 22 and the silicon substrate 10 in the peripheral region 40 are required and a patterning process for forming the photoresist pattern 40 must be included. This increases the process time and increases the cost.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 비휘발성 메모리 셀 사이의 오엔노(ONO)층을 제거하기 위한 마스크 공정을 생략하여 공정을 단축함과 아울러 비용을 절감할 수 있도록 한 비휘발성 메모리 소자의 제조방법을 제공하는데 있다.In order to solve the above-mentioned problems, the present invention provides a nonvolatile memory device for shortening a process by omitting a mask process for removing an ONO layer between nonvolatile memory cells, And a method for producing the same.

상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법은 셀 영역과 주변 영역을 포함하는 기판 상에 터널링 산화막, 트랩 질화막 및 블록 산화막을 순차적으로 형성하여 ONO층을 형성하는 단계; 상기 셀 영역을 제외한 상기 주변 영역 상에 형성된 ONO층의 트랩 질화막 및 블록 산화막을 제거하는 단계; 게이트 패터닝을 통해 상기 셀 영역의 각 셀에 대응되는 상기 ONO층 상에 게이트를 형성함과 동시에 상기 주변 영역 상의 터널링 산화막 상에 게이트를 형성하는 단계; 상기 셀 영역의 각 셀 사이의 상기 ONO층의 블록 산화막을 제거함과 동시에 상기 주변 영역의 터널링 산화막을 제거하는 단계; 산화 공정을 통해 상기 주변 영역의 기판 상에 산화막을 형성하는 단계; 상기 셀 영역 및 상기 주변 영역 각각에 형성된 상기 게이트를 덮도록 스페이서 막을 형성하는 단계; 및 스페이서 식각(Spacer Etch) 공정을 통해 상기 셀 영역 및 상기 주변 영역의 각 셀에 스페이서를 형성함과 동시에 상기 셀 사이에 형성된 트랩 질화막을 제거하는 단계를 포함하며, 상기 셀 영역의 스페이서는 상기 터널링 산화막 상에 패터닝된 상기 트랩 질화막, 상기 블록 산화막 및 상기 게이트의 측벽 및 상기 산화막 상에 형성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of fabricating a nonvolatile memory device, including: forming a tunneling oxide layer, a trap nitride layer, and a block oxide layer on a substrate including a cell region and a peripheral region, ; Removing the trap nitride layer and the block oxide layer of the ONO layer formed on the peripheral region excluding the cell region; Forming a gate on the ONO layer corresponding to each cell of the cell region through gate patterning and forming a gate on the tunneling oxide film on the peripheral region; Removing the block oxide film of the ONO layer between each cell of the cell region and removing the tunneling oxide film of the peripheral region; Forming an oxide film on the substrate in the peripheral region through an oxidation process; Forming a spacer film to cover the gate formed in each of the cell region and the peripheral region; And forming a spacer in each cell of the cell region and the peripheral region through a spacer etch process and removing a trap nitride film formed between the cells, The block oxide film, the sidewall of the gate, and the oxide film patterned on the oxide film.

상기 셀 영역의 스페이서는 상기 터널링 산화막 상에 패터닝된 상기 트랩 질화막, 상기 블록 산화막 및 상기 게이트의 측벽 및 상기 터널링 산화막 상에 형성되는 것을 특징으로 한다.And a spacer in the cell region is formed on the sidewall of the trapping nitride film, the block oxide film, and the gate and the tunneling oxide film patterned on the tunneling oxide film.

상기 주변 영역의 스페이서는 상기 터널링 산화막 상에 패터닝된 상기 게이트의 측벽 및 상기 산화막 상에 형성되는 것을 특징으로 한다.And the spacer in the peripheral region is formed on the side wall of the gate patterned on the tunneling oxide film and on the oxide film.

상기 스페이서 막의 재료는 실리콘 질화물인 것을 특징으로 한다.And the material of the spacer film is silicon nitride.

본 발명에 따른 비휘발성 메모리 소자의 제조방법은 스페이서 식각 공정과 동시에 셀 영역의 셀 사이마다 형성된 ONO층의 트랩 질화막을 제거함으로써 셀 영역의 셀 사이의 트랩 질화막 제거를 위한 마스크 공정을 생략하여 공정을 단축함과 아울러 비용을 절감할 수 있다.The method for fabricating a nonvolatile memory device according to the present invention includes removing the trapping nitride film of the ONO layer formed between the cells of the cell region at the same time as the spacer etching process, thereby omitting the mask process for removing the trapping nitride film between the cells in the cell region, And can save money.

이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법을 단계적으로 나타내는 도면들이다.FIGS. 2A to 2F are views showing steps of a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention.

도 2a 내지 도 2f를 참조하여 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법을 단계적으로 설명하면 다음과 같다.2A to 2F, a method of fabricating a nonvolatile memory device according to an embodiment of the present invention will be described below step by step.

먼저, 도 2a에 도시된 바와 같이, 실리콘 기판(110) 상에 터널링 산화막(122), 트랩 질화막(124) 및 블록 산화막(126)을 포함하여 이루어진 ONO층(120) 을 순차적으로 형성한다.2A, an ONO layer 120 including a tunneling oxide layer 122, a trap nitride layer 124, and a block oxide layer 126 is formed on a silicon substrate 110 in sequence.

이어, 도 2b에 도시된 바와 같이, 셀 영역을 제외한 주변 영역 상의 ONO층(120) 중 트랩 질화막(124) 및 블록 산화막(126)을 제거한다. 그런 다음, 게이트 패터닝을 통해 셀 영역의 ONO층(120) 상에 게이트(130)를 형성함과 동시에, 주변 영역 상의 터널링 산화막(122) 상에 게이트(130)를 형성한다.Next, as shown in FIG. 2B, the trap nitride film 124 and the block oxide film 126 in the ONO layer 120 on the peripheral region excluding the cell region are removed. A gate 130 is then formed on the ONO layer 120 of the cell region through gate patterning and a gate 130 is formed on the tunneling oxide layer 122 on the peripheral region.

이어, 도 2c에 도시된 바와 같이, 셀 영역의 셀 사이에 노출되어 있는 ONO층(20)의 블록 산화막(124) 및 주변 영역의 터널링 산화막(122)을 제거한다.Next, as shown in FIG. 2C, the block oxide film 124 of the ONO layer 20 and the tunneling oxide film 122 of the peripheral region exposed between the cells of the cell region are removed.

이어, 도 2d에 도시된 바와 같이, 산화 공정을 통해 주변 영역의 실리콘 기판 상에 산화막(128)을 형성한다.Next, as shown in FIG. 2D, an oxide film 128 is formed on the silicon substrate in the peripheral region through an oxidation process.

이어, 도 2e에 도시된 바와 같이, 셀 영역 및 주변 영역 각각에 형성된 게이트(130)를 덮도록 스페이서 막(140)을 형성한다. 이때, 스페이서 막(140)은 실리콘 질화물(SiN)의 재료로 형성된다. 여기서, 셀 영역에 형성되는 스페이서 막(140)은 셀 영역의 ONO층(120) 중 트랩 질화막(124) 상에 형성된다. 이때, 주변 영역에 인접한 셀의 게이트(130)를 덮도록 형성되는 스페이서 막(140)은 ONO층(120)의 트랩 질화막(124) 및 산화막(128)에 걸쳐 형성된다.Next, as shown in FIG. 2E, the spacer film 140 is formed to cover the gate 130 formed in each of the cell region and the peripheral region. At this time, the spacer film 140 is formed of a material of silicon nitride (SiN). Here, the spacer film 140 formed in the cell region is formed on the trap nitride film 124 in the ONO layer 120 in the cell region. At this time, the spacer film 140 formed to cover the gate 130 of the cell adjacent to the peripheral region is formed over the trap nitride film 124 and the oxide film 128 of the ONO layer 120.

이어, 도 3f에 도시된 바와 같이, 스페이서 식각(Spacer Etch) 공정을 통해 셀 영역의 터널링 산화막(122) 상에 패터닝된 트랩 질화막(124), 블록 산화막(126) 및 게이트(130)의 측벽에 스페이서(150) 및 주변 영역의 터널링 산화막(122) 상에 패터닝된 게이트(130)의 측벽에 스페이서(150)를 형성함과 동시에, 셀 영역의 셀 사이에 형성된 ONO층(120)의 트랩 질화막(124)을 제거한다. 즉, 셀 영역의 셀 사 이에 형성된 ONO층(120)의 트랩 질화막(124)은 스페이서 식각에 의해 제거된다.3F, a trap nitride film 124 patterned on the tunneling oxide film 122 of the cell region, a block oxide film 126, and a sidewall of the gate 130 are formed through a spacer etch process. The spacer 150 is formed on the sidewall of the gate 130 patterned on the spacer 150 and the tunneling oxide layer 122 of the peripheral region and the trap 150 of the ONO layer 120 formed between the cells of the cell region 124 are removed. That is, the trap nitride film 124 of the ONO layer 120 formed between the cells of the cell region is removed by spacer etching.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

도 1a 내지 도 1c는 종래의 소노스 메모리 셀의 제조방법에 있어서의 문제점을 설명하기 위한 도면들이고; 및FIGS. 1A to 1C are views for explaining problems in a conventional method of manufacturing a SONOS memory cell; FIG. And

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 비휘발성 메모리 소자의 제조방법을 단계적으로 나타내는 도면들이다.FIGS. 2A to 2F are views showing steps of a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention.

Claims (4)

셀 영역과 주변 영역을 포함하는 기판 상에 터널링 산화막, 트랩 질화막 및 블록 산화막을 순차적으로 형성하여 ONO층을 형성하는 단계;Forming an ONO layer by sequentially forming a tunneling oxide film, a trap nitride film, and a block oxide film on a substrate including a cell region and a peripheral region; 상기 셀 영역을 제외한 상기 주변 영역 상에 형성된 ONO층의 트랩 질화막 및 블록 산화막을 제거하는 단계;Removing the trap nitride layer and the block oxide layer of the ONO layer formed on the peripheral region excluding the cell region; 게이트 패터닝을 통해 상기 셀 영역의 각 셀에 대응되는 상기 ONO층 상에 게이트를 형성함과 동시에 상기 주변 영역 상의 터널링 산화막 상에 게이트를 형성하는 단계;Forming a gate on the ONO layer corresponding to each cell of the cell region through gate patterning and forming a gate on the tunneling oxide film on the peripheral region; 상기 셀 영역의 각 셀 사이의 상기 ONO층의 블록 산화막을 제거함과 동시에 상기 주변 영역의 터널링 산화막을 제거하는 단계;Removing the block oxide film of the ONO layer between each cell of the cell region and removing the tunneling oxide film of the peripheral region; 산화 공정을 통해 상기 주변 영역의 기판 상에 산화막을 형성하는 단계;Forming an oxide film on the substrate in the peripheral region through an oxidation process; 상기 셀 영역 및 상기 주변 영역 각각에 형성된 상기 게이트를 덮도록 스페이서 막을 형성하는 단계; 및Forming a spacer film to cover the gate formed in each of the cell region and the peripheral region; And 스페이서 식각(Spacer Etch) 공정을 통해 상기 셀 영역 및 상기 주변 영역의 각 셀에 스페이서를 형성함과 동시에 상기 셀 사이에 형성된 트랩 질화막을 제거하는 단계를 포함하며,Forming a spacer in each cell of the cell region and the peripheral region through a spacer etch process and removing a trap nitride film formed between the cells, 상기 셀 영역의 스페이서는 상기 터널링 산화막 상에 패터닝된 상기 트랩 질화막, 상기 블록 산화막 및 상기 게이트의 측벽 및 상기 산화막 상에 형성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.Wherein a spacer of the cell region is formed on the trapping nitride film, the block oxide film, the sidewall of the gate, and the oxide film patterned on the tunneling oxide film. 삭제delete 제 1 항에 있어서,The method according to claim 1, 상기 주변 영역의 스페이서는 상기 터널링 산화막 상에 패터닝된 상기 게이트의 측벽 및 상기 산화막 상에 형성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.Wherein the spacer in the peripheral region is formed on the sidewall of the gate patterned on the tunneling oxide film and on the oxide film. 제 1 항에 있어서,The method according to claim 1, 상기 스페이서 막의 재료는 실리콘 질화물인 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.And the material of the spacer film is silicon nitride.
KR1020070102525A 2007-10-11 2007-10-11 Method for manufacturing nonvolatile memory device KR100907886B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102525A KR100907886B1 (en) 2007-10-11 2007-10-11 Method for manufacturing nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102525A KR100907886B1 (en) 2007-10-11 2007-10-11 Method for manufacturing nonvolatile memory device

Publications (2)

Publication Number Publication Date
KR20090037095A KR20090037095A (en) 2009-04-15
KR100907886B1 true KR100907886B1 (en) 2009-07-15

Family

ID=40761902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102525A KR100907886B1 (en) 2007-10-11 2007-10-11 Method for manufacturing nonvolatile memory device

Country Status (1)

Country Link
KR (1) KR100907886B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073684A (en) * 1997-03-18 1998-11-05 윤종용 Manufacturing Method of Semiconductor Device
KR20000037634A (en) * 1998-12-01 2000-07-05 김영환 Method for manufacturing semiconductor device
JP2000515326A (en) * 1996-08-01 2000-11-14 シーメンス アクチエンゲゼルシヤフト Non-volatile memory cell
KR20030090116A (en) * 2002-05-21 2003-11-28 주식회사 하이닉스반도체 method for fabricating semiconductor device
JP2004515076A (en) * 2000-11-28 2004-05-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Simultaneous formation of charge storage region and separation of bit line and word line
KR20040108488A (en) * 2003-06-17 2004-12-24 삼성전자주식회사 Method for manufacturing of dram device
KR20050097119A (en) * 2004-03-31 2005-10-07 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
JP2007096038A (en) * 2005-09-29 2007-04-12 Ememory Technology Inc Nonvolatile memory element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515326A (en) * 1996-08-01 2000-11-14 シーメンス アクチエンゲゼルシヤフト Non-volatile memory cell
KR19980073684A (en) * 1997-03-18 1998-11-05 윤종용 Manufacturing Method of Semiconductor Device
KR20000037634A (en) * 1998-12-01 2000-07-05 김영환 Method for manufacturing semiconductor device
JP2004515076A (en) * 2000-11-28 2004-05-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Simultaneous formation of charge storage region and separation of bit line and word line
KR20030090116A (en) * 2002-05-21 2003-11-28 주식회사 하이닉스반도체 method for fabricating semiconductor device
KR20040108488A (en) * 2003-06-17 2004-12-24 삼성전자주식회사 Method for manufacturing of dram device
KR20050097119A (en) * 2004-03-31 2005-10-07 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
JP2007096038A (en) * 2005-09-29 2007-04-12 Ememory Technology Inc Nonvolatile memory element

Also Published As

Publication number Publication date
KR20090037095A (en) 2009-04-15

Similar Documents

Publication Publication Date Title
KR101094486B1 (en) Method of manufacturing patterns for a semiconductor device
US8936983B2 (en) Method of fabricating a semiconductor memory device
US20070026612A1 (en) Method of fabricating flash memory device having self-aligned floating gate
US7470592B2 (en) Method of manufacturing a SONOS device
KR100660283B1 (en) Split gate type non-volatile memory device and method of fabricating the same
KR100882741B1 (en) A non-volatile memory device and method of manufacturing the same
TWI233666B (en) Method of manufacturing non-volatile memory cell
US7172938B2 (en) Method of manufacturing a semiconductor memory device
JP2000114500A (en) Manufacture of flash memory device
US7183158B2 (en) Method of fabricating a non-volatile memory
KR100907886B1 (en) Method for manufacturing nonvolatile memory device
US6642111B1 (en) Memory device structure and method of fabricating the same
US7005355B2 (en) Method for fabricating semiconductor memories with charge trapping memory cells
KR100672717B1 (en) Method for fabricating non-volatile memory device
KR20090116129A (en) Semiconductor device and method of manufacturing a semiconductor device
KR101128697B1 (en) Method for manufacturing a non-volatile memory device
KR100851917B1 (en) Method for fabricating silicon-oxide-nitride-oxide-silicon device
US8723245B2 (en) Nonvolatile memory device
TWI433277B (en) Memory structure and fabricating method thereof
KR20050068901A (en) Method for fabricating a non-volatile memory device
KR101546301B1 (en) Method for fabricating non-volatile memory device
KR100654558B1 (en) Method for forming floating gate in flash memory device
KR100923850B1 (en) Method of manufacturing a flash memory device
TWI571973B (en) Method of manufacturing non-volatile memory
TWI517302B (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee