KR100904525B1 - 액정 표시 장치 및 그의 제조 방법 - Google Patents

액정 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100904525B1
KR100904525B1 KR20020088288A KR20020088288A KR100904525B1 KR 100904525 B1 KR100904525 B1 KR 100904525B1 KR 20020088288 A KR20020088288 A KR 20020088288A KR 20020088288 A KR20020088288 A KR 20020088288A KR 100904525 B1 KR100904525 B1 KR 100904525B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
region
gate
substrate
Prior art date
Application number
KR20020088288A
Other languages
English (en)
Other versions
KR20040061979A (ko
Inventor
김도성
김도연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20020088288A priority Critical patent/KR100904525B1/ko
Priority claimed from US10/658,385 external-priority patent/US7019805B2/en
Publication of KR20040061979A publication Critical patent/KR20040061979A/ko
Application granted granted Critical
Publication of KR100904525B1 publication Critical patent/KR100904525B1/ko

Links

Images

Abstract

본 발명은 광시야각을 구현하는 액정표시장치와 그 제조방법에 관한 것이다.
상세히는, 고 개구율 및 광시야각을 구현하기 위한 액정표시장치와 그 제조방법에 관한 것이다.
화소영역을 다중 영역(multi-domain)으로 분할하기 위해 화소영역에 다수의 슬릿패턴 또는 유기막 패턴을 형성하게 된다. 이때, 유기막 패턴 또는 슬릿패턴은 개구율을 저하하는 가장 큰 원인이 되고 있다.
이를 해결하기 위해, 상기 화소영역을 분할할 때 일부영역만 분할 하고 나머지 영역은 분할하지 않는다.
이러한 구성은 서로 대칭성을 가지는 도메인의 영역이 반드시 동일한 크기를 갖지 않아도 콘트라스트 또는 계조반전 특성에 영향을 받지 않기 때문에 가능하다.
따라서, 화소영역의 특정부분만 분할하고 나머지 영역은 상기 슬릿 패턴 또는 유기막 패턴을 구성하지 않음으로써, 고개구율을 확보할 수 있는 장점이 있다.

Description

액정 표시 장치 및 그의 제조 방법{liquid crystal display device and manufacturing method of the same}

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이고,

도 2는 종래에 따른 광시야각 모드를 구현하기 위한 액정표시장치용 어레이기판의 한 화소를 개락적으로 도시한 확대 평면도이고,

도 3은 도 2의 Ⅲ-Ⅲ`을 따라 절단한 단면도이고,

도 4는 본 발명의 제 1 시예에 따른 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,

도 5는 도 4의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단한 단면도이다.

도 6a 내지 도 6c는 도 4의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.

도 7은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 기판 102 : 게이트 배선

104 : 게이트 전극 110 : 액티브층

120 : 소스 전극 122 : 드레인 전극

124 : 데이터 배선 130 : 화소전극

208 : 유기막 패턴

본 발명은 액정 표시 장치에 관한 것으로서 특히, 광시야각(wide viewing angle) 및 고개구율을 구현하는 액정표시장치와 그 제조방법에 관한 것이다.

일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.

일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.

도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.

상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.

상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.

이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.

전술한 바와 같이 구성된 액정표시장치용 어레이기판은 기판의 상하로 분포한 전계에 의해 액정이 배향하는 특성을 가지므로, 특히 TN모드의 액정을 사용할 경우에는 시야각이 극히 좁다.

종래에는 이러한 문제를 해결하기 위해, 화소를 대칭성을 가지는 두 개의 영역으로 구성하여 각 영역에 대응하는 액정집단(이하, 도메인이라 칭함)의 배향 방향이 서로 대칭을 이루도록 하여 광시야각을 구현하는 방법이 제안되었다.

이하, 도 2와 도 3을 참조하여, 광시야각을 구현하는 종래에 따른 액정표시장치용의 구성을 설명한다.

이하, 도 2는 종래에 따른 액정표시장치용 어레이 구성을 개략적으로 도시한 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ`을 따라 절단하여, 이를 참고로 구성한 액정표시장치의 단면도이다.(편의상 도 2와 도 3을 동시에 참고하여 설명한다.)

도시한 바와 같이, 제 1 기판(50)과 제 2 기판(70)이 소정간격 이격 하여 구성되며, 상기 제 1 기판(50)의 마주보는 일면에는 서로 수직하게 교차하여 화소영역(P)을 정의하는 게이트 배선(52)과 데이터 배선(54)이 구성되고, 상기 두 배선(52,54)의 교차지점에는 게이트 전극(56)과 액티브층(58)과 소스 전극(60)과 드레인 전극(62)을 포함하는 박막트랜지스터(T)가 구성된다.

상기 화소 영역(P)에는 상기 드레인 전극(62)과 접촉하는 화소 전극(64)이 구성되며, 상기 화소 전극(64)의 가장자리에는 주변 전극(66)이 구성된다.

상기 제 2 기판(70)의 마주보는 일면에는 상기 박막트랜지스터(T)와 게이트 배선(52)과 데이터 배선(54)에 대응하여 블랙매트랙스(72)가 구성되고, 상기 화소 영역(P)에는 적색과 녹색과 청색을 표현하는 컬러필터(74a,b,c)가 구성된다.

상기 블랙매트릭스(72)와 컬러필터(74a,b,c)의 표면에는 투명한 공통전극(76)이 구성되고, 상기 공통전극(76)의 하부에는 상기 화소 영역(P)의 가로방향에 대응하여 구성된 유기막 패턴(78)이 구성된다.

전술한 구성에서, 상기 유기막 패턴(78)과 주변전극(66)은 상기 화소전극(64)과 공통전극(76)사이에 발생하는 전계(E)를 왜곡하는 프린지 필드(fringe field)를 형성하는 역할을 하게 된다.

따라서, 유기막 패턴(78)을 중심으로 액정(80)들이 서로 다른 배향성을 가지고 있기 때문에 액정의 초기배향을 결정하는 러빙 공정을 두 번 이상 하지않더라도 액정분자의 배향 방향이 다른 두 영역(A,B)을 형성할 수 있다.

그러나, 전술한 구성에서 상기 주변 전극(66)은 상기 화소 전극(64)과 동일층 동일물질로 구성되기 때문에, 공정 오차가 발생하였을 경우, 상기 화소 전극(64)과 주변전극(66)사이에 단락이 발생할 수 있다.

이러한 문제를 피하기 위해서는 상기 화소 및 주변 전극(64,66) 사이에 충분한 이격 거리를 두어야 한다.

그러나, 이와 같은 구성은 화소 영역(P)에 대하여 개구율을 잠식하는 구조이므로 액정표시장치의 개구율이 크게 저하되는 문제가 있다.

또한, 전술한 바와 같이 화소영역을 분할하여 광시야각을 확보하는 구성에서는 상기 영역을 다중 분할 할수록 안정된 동작을 하게 된다.

만약 이와 같이 한다면, 상기 영역을 다중 분할하기 위한 슬릿 패턴을 많이 사용하여야 하기 때문에 그만큼 개구율을 감소시키는 문제가 있다.

본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 화소영역의 특정한 부분만을 다중 분할하고 나머지 영역은 TN 모드를 사용하게 된다.

이는 다중 분할하는 수단인 슬릿패턴의 수를 줄여 개구율을 확보하기 위한 것을 목적으로 한다.

상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이기판은 서로 이격하여 구성되고 분할영역과 일반영역으로 구성된 화소영역이 정의된 기판과; 상기 기판 상에 상기 화소영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 수직하게 구성된 데이터 배선과; 상기 화소영역의 일 측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 분할영역 상에 구성된 주변전극과; 상기 드레인 전극과 접촉하면서 상기 화소영역에 위치하고, 상기 적어도 하나의 주변전극 부분에 대응하여 슬릿이 구성된 화소전극을 포함한다. 이때, 상기 주변전극은 지그재그 형상으로 구성할 수 있다.

상기 슬릿은 상기 지그재그 형상 중 대각선 방향으로 구성된 부분에 대응하 여 구성된다.

상기 드레인 전극은 화소영역의 가로방향으로 연장되어 구성된다.

상기 소스전극은 "U"형상이고, 상기 드레인 전극은 소스 전극 내에 이와 이격되어 구성된 막대 형상으로 구성한다.

상기 분할 영역은 전기장 왜곡방향이 서로 대칭되는 영역(2도메인 영역)으로 구성된다.

상기 게이트 배선은 상기 일반영역에서 발생하는 전계의 왜곡수단이다.

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 분할영역과 일반영역으로 구성된 화소영역을 정의하는 단계와; 상기 기판 상에 상기 화소영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 수직하게 구성된 데이터 배선을 형성하는 단계와; 상기 화소영역의 일 측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 분할영역에 대응하여, 주변전극을 형성하는 단계와; 상기 드레인 전극과 접촉하면서 상기 화소영역에 위치하고, 상기 적어도 하나의 주변전극 부분에 대응하여 슬릿이 구성된 화소전극을 형성하는 단계를 포함한다.

본 발명의 특징에 따른 액정표시장치는 서로 이격 하여 구성되고 분할영역과 일반영역으로 구성된 화소영역이 정의된 제 1 및 제 2 기판과; 상기 제 1 기판 상에 상기 화소영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 수직하게 구성된 데이터 배선과; 상기 화소영역의 일 측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 분할영역에 대응하여 구성된 주변전극과; 상기 드레인 전극과 접촉하면서 상기 화소영역에 위치하고, 상기 적어도 하나의 주변전극 부분에 대응하여 슬릿이 구성된 화소전극과;

상기 제 2 기판 상에 구성된 블랙매트릭스와; 상기 화소영역에 대응하여 구성된 컬러필터와; 상기 컬러필터의 상부에 구성된 공통전극과; 상기 공정 전극의 상부에 구성되고, 상기 슬릿이 구성되지 않은 주변전극에 대응하여 상기 분할영역의 둘레에 구성된 유기막 패턴을 포함한다.

상기 드레인 전극은 화소영역의 가로방향으로 연장되어 구성되며, 상기 소스전극은 "U"형상이고, 상기 드레인 전극은 소스 전극 내에 이와 이격되어 구성된 막대 형상이다.

본 발명의 특징에 따른 액정표시장치 제조방법은 서로 이격 하여 구성된 제 1 및 제 2 기판에 분할영역과 일반영역으로 구성된 화소영역을 정의하는 단계와; 상기 제 1 기판 상에 상기 화소영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 수직하게 제 2 데이터 배선을 형성하는 단계와; 상기 화소영역의 일 측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 분할영역에 대응하여 주변전극을 형성하는 단계와; 상기 드레인 전극과 접촉하면서 상기 화소영역에 위치하고, 상기 적어도 하나의 주변전극 부분에 대응하여 슬릿이 구성된 화소전극을 형성하는 단계와; 상기 제 2 기판 상에 블랙매트릭스를 형성하는 단계와; 상기 화소영역에 대응하여 컬러필터를 형성하는 단계와; 상기 컬러필터의 상부에 공통전극을 형성하는 단계와; 상기 공통 전극의 상부에 구성되고, 상기 슬릿이 구성되지 않은 주변전극에 대응하 여 상기 분할영역의 둘레에 유기막 패턴을 형성하는 단계를 포함한다.

본 발명의 다른 특징에 따른 액정표시장치는 서로 이격 하여 구성되고 분할영역과 일반영역으로 구성된 화소영역이 정의된 제 1 및 제 2 기판과; 상기 제 1 기판 상에 상기 화소영역의 일 측을 따라 연장된 게이트 배선과, 상기 게이트 배선과 수직하게 구성된 데이터 배선과; 상기 화소영역의 일 측에 위치하고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 분할영역에 대응하여, 가로방향으로 이격하여 구성된 가로 전극과, 가로 전극을 하나로 연결하면서 상기 데이터 배선의 하부에서 일방향으로 연장된 수직전극으로 구성된 주변전극과; 상기 드레인 전극과 접촉하면서 상기 화소영역에 위치하고, 상기 가로전극에 대응하여 슬릿이 구성된 화소전극과; 상기 제 2 기판 상에 구성된 블랙매트릭스와; 상기 화소영역에 대응하여 구성된 컬러필터와; 상기 컬러필터의 상부에 구성된 투명한 공통전극과; 상기 공통전극 상부에 구성되고, 상기 슬릿패턴의 이격된 영역 마다 대응되어 동일한 대각선 방향으로 구성된 유기막 패턴을 포함한다.

이하, 도 4와 도 5을 참조하여, 본 발명에 따른 액정 표시 장치의 구성에 대해 상세히 설명한다.

먼저, 도 4는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이다.(설명의 편의를 위해, 상부기판에 구성되는 유기막 패턴을 동시에 표현함)

도 4에 도시한 바와 같이, 기판(100) 상에 제 1 방향으로 연장된 게이트 배 선(102)을 형성하고, 상기 게이트 배선(102)과 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(124)을 제 2 방향으로 연장 형성한다.

상기 두 배선(102,124)의 교차지점에는 상기 게이트 배선(102)과 연결된 게이트전극(104)에 구성되고, 상기 데이터 배선의 하부로 연장된 액티브층(110)과, 상기 데이터 배선(124)과 연결된 소스 전극(120)과 이와 이격된 드레인 전극(122)을 포함하는 박막트랜지스터(T)를 형성한다.

이때, 상기 소스 전극(120)은 "U"형상으로 구성하고, 상기 드레인 전극(122)은 상기 소스 전극(120)의 내부에서 이와 평행하게 이격하여 구성함으로써, 상기 소스 및 드레인 전극(120,122)사이에 노출된 액티브층(110)은 "U"형상으로 구성된다.

이와 같은 형상은 액티브층의 너비대 길이비(W/L)를 크게하여, 캐리어의 이동도를 빠르게 할 수 있으므로 상기 박막트랜지스터(T)의 동작을 개선할 수 있다.

상기 화소영역(P)에는 상기 드레인 전극(122)과 접촉하는 화소전극(130)을 형성한다.

전술한 구성에서, 상기 화소영역의 특정한 부분(F2)만이 다중 영역으로 분할되고 나머지 영역(F1)은 일반적인 TN모드처럼 사용된다.

이때, 영역이 다중 분할되는 부분(F2)은 영역을 다중분할 하기 위해 주변전극(206)을 서로 다른 대각선 방향으로 연속하여 구성된 지그재그 형상으로 구성하고, 이중 서로 동일한 대각선 방향으로 기울어진 주변전극(106)에 대응하여 상기 화소전극의 일부를 제거한 슬릿(S)을 형성하고, 슬릿이 형성되지 않은 나머지 주변 전극에 대응하여는 상부기판에 유기막 패턴(208)을 구성한다.

또한, 상기 유기막 패턴(208)은 다중 분할되는 화소영역(F2)의 둘레에도 배치한다. 또한 상기 유기막 패턴(208)은 상기 데이터 배선(124)을 따라 연장된 형상으로 구성한다.

전술한 구성을 통해, 화소 영역(P)은 전계가 서로 대칭되는 방향으로 분포하는 다중분할 영역으로 구성될 수 있으며, 다중 분할되는 화소영역의 둘레에 상기 유기막 패턴(208)을 구성하는 것은 전계 왜곡 방향이 안정되도록 하기 위한 것이다.

전술한 바와 같이, 특정한 부분만을 다중 분할하는 방식은 개구율을 잠식한는 원인인 주변전극과 슬릿의 개수를 줄일 수 있기 때문에 그만큼 개구율을 확보 할 수 있다.

이러한 구성은, 거시적으로 화소영역(P)의 내부에 서로 대칭되는 영역의 면적이 비대칭적으로 구성되지만 이는 시야각 특성이나 계조 반전 특성에는 영향을 미치지 않기 때문에 이러한 구성이 가능하다.

전술한 구성에서, 특별히 표시는 하지 않았지만, 상기 화소전극(130)과 그 하부의 주변전극(106)은 보조 용량부를 구성한다.

이하, 도 5를 참조하여, 본 발명에 따른 액정표시장치의 단면 구성을 설명한다.

도 5는 도 4의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여, 이를 참조로 구성한 액정표시장치의 단면도이다.

도시한 바와 같이, 본 발명에 따른 액정표시장치(99)는 분할영역(F2)과 일반영역(F1)으로 구성된 화소영역(P)을 정의한 기판이 제 1 기판(100)과 제 2 기판(200)을 서로 이격하여 구성되고, 상기 제 1 기판(100)의 마주보는 일면에는 화소영역(P)의 일측에 게이트 전극(104)과 액티브층(110a)과 오믹 콘택층(110b)과 소스 전극(120)과 드레인 전극(122)을 포함하는 박막트랜지스터(T)를 구성한다.

상기 화소영역(P)중 분할영역(F2)에는 서로 대칭되는 대각선 방향으로 연속하여 구성된 지그재그 형상의 주변전극(106)을 구성한다.

상기 게이트 전극(104)과 연결되어 게이트 전극(104)에 신호를 절단하는 게이트배선(102)과 상기 주변전극(106)은 동일층 동일물질로 구성된다.

상기 게이트 배선(102)과 게이트 절연막(108)을 사이에 두고 수직하게 구성되는 데이터배선(124)을 화소영역(P)의 일측과 타측에 서로 평행하게 구성한다.

상기 박막트랜지스터(T)와 데이터 배선(124)의 전면에 보호막(126)을 형성하고, 상기 화소영역(P)에 대응하는 보호막(126)의 상부에 투명 화소전극(130)을 구성한다.

상기 화소전극(130)은 상기 드레인 전극(122)과 접촉하며, 상기 주변전극(106)에 대응하는 화소전극(130)을의 일부를 제거한 슬릿패턴(S)을 포함한다.

즉, 상기 슬릿패턴(S)은 상기 지그재그형상의 주변 전극 중 동일한 대각선 방향으로 기울어진 부분에 대응하여 구성한다.

이때, 슬릿 패턴은 화소영역의 일부 영역(F2)으로 제한하여 구성한다.

상기 제 2 기판(200)의 마주보는 일면에는 상기 박막트랜지스터(T)와 게이트 배선(102)과 데이터 배선(124)에 대응하여 블랙매트릭스(202)를 구성하고, 상기 화소영역(P)에 대응하는 면에는 컬러필터(204)를 구성한다.

상기 블랙매트릭스(202)와 컬러필터(204)의 전면에는 상기 화소전극(130)과 함께 전기장을 유도하는 투명 공통전극(206)을 구성한다.

상기 공통전극(206)의 상부에는 유기절연물질을 도포하고 패턴하여, 상기 슬릿패턴이 형성되지 않은 부분의 주변전극의 상부에 이와 동일한 기울기를 가지도록 유기막 패턴(208)을 구성하고, 동시에 분할영역(F2)의 주변영역에 대응하여 유기막 패턴(208)을 구성한다.

이로써, 상기 슬릿 패턴(S)과 유기막 패턴(208)과 주변전극(106)으로 인해 상기 전계분포의 왜곡방향이 서로 대칭성을 가지는 영역이 다수개 형성될 수 있다.

이때, 본 발명의 특징은 상기 다수의 분할영역을 유도하는 슬릿패턴(S)과 유기막 패턴(208)과 주변전극(106)의 구성을 일부 영역(F2)으로 제한하여 구성하고, 그 외의 영역(F1)은 슬릿패턴과 유기막 패턴을 제거하여 큰 면적으로 형성한다.

이하, 도 6a 내지 도 6c를 참조하여, 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.

도 6a에 도시한 바와 같이, 기판(100)상에 일반 영역(F1)과 분활영역(F2)으로 구성된 화소영역(P)을 정의한다.

상기 화소영역(P)이 정의된 기판(100)상에 화소영역의 일측을 지나 연장된 게이트 배선(102)과, 상기 게이트 배선(102)과 연결된 게이트 전극(104)을 형성한 다.

동시에, 상기 분할 영역(F2)내에 지그재그 형상으로 주변전극(106)을 형성한다.

즉, 서로 반대되는 대각선 방향으로 엇갈려 구성하되 서로 연결되도록 구성한다.

다음으로, 상기 게이트 배선(102)과 게이트 전극(104)과 주변전극(106)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(108)을 형성한다.

다음으로, 상기 게이트 절연막(108)의 상부에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 게이트 전극 (104)상부에 반도체층(110)을 형성한다.

상기 반도체층(110)은 이후 공정에서 형성될 데이터 배선 영역(D)으로 연장하여 형성한다.

이때, 상기 게이트 전극 상부의 반도체층(110)중 하부의 순수 비정질 실리콘층을 액티브층(110a)이라 하고, 상부의 불순물 비정질 실리콘층을 오믹 콘택층(110b)이라 한다.

다음으로, 도 6b에 도시한 바와 같이, 상기 반도체층(110)이 형성된 기판(100)의 전면에 텅스텐(W)과 크롬(Cr)과 몰리브덴(Mo)과 구리(Cu)를 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹 콘택층(110b)의 일측에 접촉하는 소스 전극(120)과 이와는 소정 간격 이격된 드레인 전극(122)과, 상기 소스 전극(120)과 접촉하는 데이터 배선(124)을 형성한다. 이때, 상기 데이터 배선(124)의 하부에는 앞서 형성한 반도체층(110)이 위치하게 된다.

다음으로, 상기 소스 및 드레인 전극(120,122)과 데이터 배선(124)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(126)을 형성한다.

상기 보호막(126)을 패턴하여, 상기 드레인 전극(122)의 일부를 노출하는 드레인 콘택홀(128)을 형성한다.

다음으로, 도 6c에 도시한 바와 같이, 상기 보호막(126)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(122)과 접촉하면서 화소영역(P)에 구성된 화소전극(130)을 형성한다.

이때, 상기 화소전극(130)의 하부에 위치하는 주변전극(106)에 대응하여 슬릿(S)을 구성하되, 지그재그 형상에서 동일한 각도로 기울어진 한쌍의 주변 전극 상부에만 이와 동일한 형상으로 슬릿(S)을 형성한다.

상기 슬릿(S)이 형성되지 않은 주변전극에 대응하여 앞서 도 5에서 설명한 바와 같이, 상부기판에 이와 동일한 기울기로 구성된 유기막 패턴을 형성한다.

전술한 바와 같은 공정으로 본 발명에 따른 광시야각 특성의 액정표시장치용 어레이기판을 제작할 수 있다.

이하, 제 2 실시예를 통해 제 1 실시예의 변형예를 설명한다.

-- 제 2 실시예 --

본 발명의 제 2 실시예는 분할 영역에 대응하여 가로방향의 슬릿을 구성하고, 슬릿의 하부에만 주변전극을 구성하는 것을 특징으로 한다.

도 7은 본 발명의 제 2 실시예에 따른 광시야각 특성의 액정표시장치용 어레이기판의 한 화소를 확대한 확대 평면도이다.

도시한 바와 같이, 기판(300)상에 소정의 비율로 분할영역(F2)과 일반영역(F1)으로 구성된 화소영역(P)을 정의한다.

상기 화소영역(P)의 일측을 지나 연장된 게이트 배선(302)과, 이와는 평행하지 않은 화소영역(P)의 타측을 지나 상기 게이트 배선(302)과 수직하게 교차하여 연장된 데이터 배선(304)을 구성한다.

상기 게이트 배선(302)과 데이터배선(304)의 교차지점에는 게이트 전극(306)과 액티브층(308)과 소스 전극(310)과 드레인 전극(312)을 포함하는 박막트랜지스터(T)를 구성한다.

이때, 상기 소스 전극(310)은 "U"형상으로 구성하고, 상기 드레인 전극(312)은 상기 소스 전극(310)의 내부에서 이와는 소정간격 평행하게 이격되도록 구성한다.

상기 분할영역(F2)에는 소정간격 이격하여 가로방향으로 형성된 가로전극(314a)과, 상기 가로전극(314a)을 하나로 연결하면서 데이터배선(304)의 하부에 일 방향으로 연장된 수직전극(314b)으로 구성된 주변전극(314)을 구성한다.

상기 화소영역에는 상기 드레인 전극(312)과 접촉하는 화소전극(314)을 구성하되, 상기 가로전극(312a)에 대응하여 슬릿(S)을 구성하고, 상기 슬릿의 이격된 공간 마다 대응하는 상부기판(미도시)에는 각각 동일한 대각선 방향으로 유기막 패턴(402)을 형성한다.

따라서, 상기 슬릿(S)과 유기막패턴(402)에 의해 상기 분할영역은 다수의 도메인으로 구성될 수 있다.

이때, 화소영역(P)의 상부와 하부에 정의되는 영역은 각각 게이트 배선(302)과 화소영역(P)으로 연장된 드레인 전극(312)이 주변전극의 역할을 한다.

전술한 제 1 실시예와 제 2 실시예를 통해 본 발명에 따른 광시야각 특성 및 고개구율 특성을 가지는 액정표시장치를 제작할 수 있다.

본 발명에 따른 광시야각 특성을 가진 액정표시장치는 화소영역의 일부만을 분할영역으로 정의하고, 이 부분에만 슬릿패턴과 유기막 패턴과 주변전극을 배치한다.

그리고, 상기 분할영역을 제외한 영역들은 상기 구성들을 생략하여 구성할 수 있기 때문에 고개구율 및 광시야각을 달성할 수 있는 효과가 있다.

Claims (21)

  1. 기판과;
    상기 기판 상의 일 방향으로 연장된 게이트 배선과;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점으로 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;
    상기 게이트 배선과는 평행하고 상기 데이터 배선과는 교차하는 방향으로 상기 화소 영역을 분할 영역과 일반 영역으로 구분하며, 상기 분할 영역에 대응 구성된 주변전극과;
    상기 드레인 전극과 접촉하고, 상기 화소 영역에 대응하여 상기 주변전극과 중첩된 위치로 슬릿이 구성된 화소 전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서.
    상기 주변전극은 지그재그 형상인 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 슬릿은 상기 지그재그 형상 중 대각선 방향으로 구성된 부분에 대응하 여 구정된 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 드레인 전극은 화소영역의 가로방향으로 연장되어 구성된 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 소스전극은 "U"형상이고, 상기 드레인 전극은 소스 전극 내에 이와 이격되어 구성된 막대 형상인 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 분할 영역은 전기장 왜곡방향이 서로 대칭되는 영역(2도메인 영역)으로 구성된 액정표시장치용 어레이기판.
  7. 제 1 항에 있어서,
    상기 게이트 배선은 상기 일반영역에서 발생하는 전계의 왜곡수단인 액정표 시장치용 어레이기판.
  8. 기판 상의 일 방향으로 연장된 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점으로 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 게이트 배선과는 평행하고 데이터 배선과는 교차하는 방향으로 상기 화소 영역을 분할 영역과 일반 영역으로 구분하며, 상기 분할 영역에 대응된 주변전극을 형성하는 단계와;
    상기 드레인 전극과 접촉하고, 상기 화소 영역에 대응하여 상기 주변전극과 중첩된 위치로 슬릿이 구성된 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판 제조방법.
  9. 대향 합착된 제 1 기판 및 제 2 기판과;
    상기 제 1 기판 상의 일 방향으로 연장된 게이트 배선과;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점으로 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;
    상기 게이트 배선과는 평행하고 상기 데이터 배선과는 교차하는 방향으로 상기 화소 영역을 분할 영역과 일반 영역으로 구분하며, 상기 분할 영역에 대응 구성된 주변전극과;
    상기 드레인 전극과 접촉하고, 상기 화소 영역에 대응하여 상기 주변전극과 중첩된 위치로 슬릿이 구성된 화소 전극과;
    상기 제 2 기판 상에 구성된 블랙매트릭스와;
    상기 화소영역에 대응하여 구성된 컬러필터와;
    상기 컬러필터의 상부에 구성된 공통전극과;
    상기 공통 전극의 상부에 구성되고, 상기 주변전극에 대응하여 상기 분할영역의 둘레에 구성된 유기막 패턴
    을 포함하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 드레인 전극은 화소영역의 가로방향으로 연장되어 구성된 액정표시장치.
  11. 제 9 항에 있어서,
    상기 소스전극은 "U"형상이고, 상기 드레인 전극은 소스 전극 내에 이와 이격되어 구성된 막대 형상인 액정표시장치.
  12. 제 9 항에 있어서,
    상기 분할 영역은 전기장 왜곡방향이 서로 대칭되는 영역(2도메인 영역)으로 구성된 액정표시장치.
  13. 제 9 항에 있어서,
    상기 게이트 배선은 상기 일반영역에서 발생하는 전계 왜곡수단인 액정표시장치.
  14. 제 1 기판 상의 일 방향으로 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점으로 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 게이트 배선과는 평행하고 상기 데이터 배선과는 교차하는 방향으로 상기 화소 영역을 분할 영역과 일반 영역으로 구분하며, 상기 분할 영역에 대응 구성된 주변전극을 형성하는 단계와;
    상기 드레인 전극과 접촉하고, 상기 화소 영역에 대응하여 상기 주변전극과 중첩된 위치로 슬릿이 구성된 화소 전극을 형성하는 단계와;
    상기 제 2 기판 상에 블랙매트릭스를 형성하는 단계와;
    상기 화소영역에 대응하여 컬러필터를 형성하는 단계와;
    상기 컬러필터의 상부에 공통전극을 형성하는 단계와;
    상기 공통 전극의 상부에 구성되고, 상기 주변전극에 대응하여 상기 분할영역의 둘레에 구성된 유기막 패턴을 형성하는 단계
    상기 제 1 기판과 제 2 기판을 합착하는 단계
    를 포함하는 액정표시장치 제조방법.
  15. 제 14 항에 있어서,
    상기 드레인 전극은 화소영역의 가로방향으로 연장되어 형성된 액정표시장치 제조방법.
  16. 제 14 항에 있어서,
    상기 소스전극은 "U"형상이고, 상기 드레인 전극은 소스 전극 내에 이와 이격되어 구성된 막대 형상인 액정표시장치 제조방법.
  17. 제 14 항에 있어서,
    상기 분할 영역은 전기장 왜곡방향이 서로 대칭되는 영역(2도메인 영역)으로 구성된 액정표시장치 제조방법.
  18. 제 14 항에 있어서,
    상기 게이트 배선은 상기 일반영역에서 발생하는 전계 왜곡수단인 액정표시장치 제조방법.
  19. 대향 합착된 제 1 기판 및 제 2 기판과;
    상기 제 1 기판 상의 일 방향으로 연장된 게이트 배선과;
    상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점으로 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;
    상기 게이트 배선과는 평행한 가로방향으로 이격 구성된 가로 전극과, 상기 가로 전극을 하나로 연결하면서 상기 데이터 배선의 하부에서 일 방향으로 연장된 수직전극을 포함하고, 상기 화소 영역을 분할 영역과 일반 영역으로 구분하며, 상기 분할 영역에 대응 구성된 주변전극과;
    상기 드레인 전극과 접촉하면서 상기 화소영역에 위치하고, 상기 가로전극에 대응하여 슬릿이 구성된 화소전극과;
    상기 제 2 기판 상에 구성된 블랙매트릭스와;
    상기 화소영역에 대응하여 구성된 컬러필터와;
    상기 컬러필터의 상부에 구성된 투명한 공통전극과;
    상기 공통전극 상부에 구성되고, 상기 슬릿패턴의 이격된 영역 마다 대응되어 동일한 대각선 방향으로 구성된 유기막 패턴;
    을 포함하는 액정표시장치.
  20. 제 19 항에 있어서,
    상기 분할 영역은 전기장 왜곡방향이 서로 대칭되는 영역(2도메인 영역)으로 구성된 액정표시장치.
  21. 제 17 항에 있어서,
    상기 게이트 배선은 상기 일반영역에서 발생하는 전계분포의 왜곡수단인 액정표시장치.
KR20020088288A 2002-12-31 2002-12-31 액정 표시 장치 및 그의 제조 방법 KR100904525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20020088288A KR100904525B1 (ko) 2002-12-31 2002-12-31 액정 표시 장치 및 그의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020088288A KR100904525B1 (ko) 2002-12-31 2002-12-31 액정 표시 장치 및 그의 제조 방법
US10/658,385 US7019805B2 (en) 2002-12-31 2003-09-10 Liquid crystal display device having a multi-domain structure and a manufacturing method for the same

Publications (2)

Publication Number Publication Date
KR20040061979A KR20040061979A (ko) 2004-07-07
KR100904525B1 true KR100904525B1 (ko) 2009-06-25

Family

ID=37353458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020088288A KR100904525B1 (ko) 2002-12-31 2002-12-31 액정 표시 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100904525B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222141B1 (ko) * 2006-09-12 2013-01-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010049146A (ko) * 1999-11-25 2001-06-15 구본준 멀티도메인 액정표시소자
KR20020076371A (ko) * 2001-03-28 2002-10-11 삼성전자 주식회사 액정 표시 장치
KR20020078148A (ko) * 2001-04-06 2002-10-18 삼성전자 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010049146A (ko) * 1999-11-25 2001-06-15 구본준 멀티도메인 액정표시소자
KR20020076371A (ko) * 2001-03-28 2002-10-11 삼성전자 주식회사 액정 표시 장치
KR20020078148A (ko) * 2001-04-06 2002-10-18 삼성전자 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20040061979A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
US9134583B2 (en) Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same
US8767158B2 (en) Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
US8717524B2 (en) Liquid crystal display device and method of manufacturing the same
US8373833B2 (en) Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same
US8264653B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JP5350191B2 (ja) 多重ドメイン液晶表示装置用薄膜トランジスタ表示板
JP5559099B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
US8835925B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
DE69434011T2 (de) Aktiv-Matrix-Flüssigkristallanzeigesystem
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
US6940573B2 (en) Liquid crystal display and thin film transistor array panel
US7764349B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7489380B2 (en) Thin film transistor substrate of horizontal electric field applying type and fabricating method thereof
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
KR100870701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100257369B1 (ko) 횡전계방식액정표시장치
JP5057500B2 (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
KR100322969B1 (ko) 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
US6839115B2 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
KR20140021105A (ko) 액정 표시 장치
KR100372577B1 (ko) 광시야각 액정 표시 장치
KR101019045B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7405794B2 (en) Substrate for in-plane switching mode liquid crystal display device with particular common electrodes on two layer levels and method for fabricating the same
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
KR100820646B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 11