KR100897190B1 - 레이크 수신기에서 지연 매칭을 위한 방법 및 시스템 - Google Patents

Abstract

레이크 수신기에서 지연 매칭을 위한 방법 및 시스템의 특정 측면들이 개시된다. 한 가지 방법의 측면들은, 레이크 수신기에서, 제어 채널 및 데이터 채널 중 적어도 하나 또는 둘 모두와 연관된 지연을, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 수신된 데이터의 개별적인 프로세싱 전에, 보상하는 것을 포함할 수 있다. 상기 데이터 채널 또는 전용 물리 채널(DPCH)은 예를 들어 공통 파일럿 제어 채널(CPICH)을 포함할 수 있는 상기 제어 채널과 관련하여 특정 시간 주기 만큼 지연될 수 있다.

Description

레이크 수신기에서 지연 매칭을 위한 방법 및 시스템{METHOD AND SYSTEM FOR DELAY MATCHING IN A RAKE RECEIVER}

본 발명의 몇몇 실시예들은 레이크(RAKE) 수신기에 관한 것이다. 더욱 상세하게는, 본 발명의 몇몇 실시예들은 레이크 수신기에서 지연 매칭(delay matching)을 위한 방법 및 시스템에 관한 것이다.

이동 통신은 사람들이 통신하는 방식을 바꾸었으며, 모바일 폰은 사치품에서 일상생활의 필수품으로 전환되었다. 음성 연결이 통신에 대한 기본적인 요구를 충족시키고, 이동 음성 연결이 일상 생활의 구조 속으로 계속해서 더욱더 침투하는 한편, 모바일 인터넷은 이동 통신 변혁에 있어서 다음 단계가 되었다. 모바일 인터넷은 일상 정보의 공통 원천이 될 준비를 하고 있으며, 이러한 데이터에의 쉽고 자유로운 모바일 접속이 당연한 일로 여겨질 것이다.

3 세대(3G) 셀룰러 네트워크는 특히 상기 모바일 인터넷의 이들 미래 요구사항들을 충족시키도록 설계되어 왔다. 이들 서비스들이 대중적으로 유용하게 성장함에 따라서, 네트워크 용량의 비용 효율 적정화 및 서비스 품질(quality of service; QoS)과 같은 요인들이 셀룰러 통신사들에게 오늘날보다 훨씬 더 필수적으 로 될 것이다. 이들 요인들은 주의 깊은 네트워크 계획과 조작, 전송 방식 개선 및 수신 기술의 진보를 통해 달성될 수 있다. 이를 위해, 통신업자들은, 다운링크(downlink) 처리량을 증가시키도록 하고, 다음에는 케이블 모뎀 및/또는 DSL 서비스 공급자들에 의해 전송되는 것에 필적하는 개선된 QoS 성능 및 속도를 제공하도록 하는 기술을 필요로 한다. 이와 관련하여, 광대역 코드분할 다중접속(WCDMA) 기술에 기초한 네트워크들이 오늘날의 무선 통신업자들을 위해 최종 사용자들에게 데이터를 전송하는 것을 더 실현 가능한 선택사양이 되게 할 수 있다.

GPRS(general packet radio service) 및 EDGE(enhanced data GSM environment) 기술들은 전 지구적 이동 통신 시스템(global system for mobile communications; GSM)과 같은 현 2세대(2G)의 데이터 처리량을 향상시키기 위해 이용될 수 있다. 상기 GSM 기술은 14.4 Kbps 까지 데이터 속도를 지원할 수 있으나, GPRS 기술은 시분할 다중접속(TDMA) 프레임당 8개까지의 데이터 타임 슬롯들을 허용함으로써 115 Kbps까지 데이터 속도를 지원할 수 있다. 대조적으로, 상기 GSM 기술은 TDMA 프레임당 하나의 데이터 타임 슬롯을 허용할 수 있다. EDGE 기술은 384 Kbps까지 데이터 속도를 지원할 수 있다. 상기 EDGE 기술은 GPRS 기술에 의해 달성될 수 있는 것보다 더 높은 데이터 속도를 제공하기 위해 8 위상 편이 방식(8 phase shift keying; 8-PSK) 변조를 이용할 수 있다. 상기 GPRS 및 EDGE 기술은 "2.5세대"(2.5G) 기술로 언급될 수 있다.

범용 이동 통신 시스템(universal mobile telecommunications systems; UMTS) 기술은, 이론적으로 2 Mbps 만큼 높은 데이터 속도를 구비하며, GSM에 의한 WCDMA 3G 시스템의 응용이다. UMTS 기술 시스템들에 의해 달성될 수 있는 높은 데이터 속도에 대한 하나의 이유는 200 KHz GSM 채널 대역폭 대비 5 MHz WCDMA 채널 대역폭에서 유래한다. 고속 다운링크 패킷 접속(high speed downlink packet access; HSDPA) 기술은 데이터 통신을 위한 인터넷 프로토콜(IP) 기반 서비스로, WCDMA가 10 Mbits/s의 위수(order)의 데이터 전송 속도를 지원하도록 한다. 3세대 국제 협력 프로젝트(3G Partnership Project; 3GPP) 그룹에 의해 개발되어, 상기 HSDPA 기술은 복수개의 방식을 통해 더 높은 데이터 속도를 달성한다. 예를 들면, 많은 송신 결정이, 이동 전화 교환국 또는 교환소에서 만들어지는 것에 반대되는 것으로서 사용자 장비에 훨씬 더 가까운 기지국 레벨에서 만들어질 수 있다. 이것은, 데이터가 재송신될 때 송신될 데이터의 스케줄에 대한 결정 및 송신 채널의 품질에 대한 평가를 포함한다. 상기 HSDPA 기술은 또한 가변 코딩 속도를 이용할 수 있다. 상기 HSDPA 기술은 또한 고속 다운링크 공용 채널(high-speed downlink shared channel; HS-DSCH)에 대해 16 레벨 직교 진폭 변조(16-level quadrature amplitude modulation; 16-QAM)를 지원할 수 있는데, 이는 복수의 사용자들이 무선 인터페이스 채널을 공유하도록 허용한다.

몇몇 예들에 있어서, HSDPA는 가장 앞선 3G 네트워크의 속도보다 (10 Mbits/s 이상의) 5배까지 더 높은 데이터 속도뿐만 아니라 네트워크 용량에서 이중의 개선을 제공할 수 있다. HSDPA는 또한, 다운링크 송신 지연에 있어서 편차를 감소시키면서, 네트워크와 단말 사이의 왕복 시간을 짧게 할 수 있다. 이들 성능 향상은 개선된 네트워크 성능 및 더 높은 가입자 만족으로 바로 전환될 수 있다. HSDPA는 GSM 군의 연장이기 때문에, 그것은 또한 세계의 가장 대중적인 모바일 기술에 의해 제공된 규모의 경제상에 구축된다. HSDPA는 WCDMA 네트워크 패킷 데이터 용량에 있어서 비약적인 향상, 강화된 스펙트럼 및 무선 접속 네트워크(radio access networks; RAN) 하드웨어 능률, 및 간소화된 네트워크 구현을 제공할 수 있다. 이러한 개선들은 비트당 저비용, 더 빠르고 유용한 서비스, 및 미래의 데이터 중심 시장에서 더 효과적으로 경쟁하도록 자리 잡은 네트워크로 바로 전환될 수 있다.

HSDPA의 용량, 품질 및 성능 대비 비용면의 장점들은 네트워크 통신사들에게, 그리고 다음에는 가입자들에게 상당한 이익을 준다. 통신사들에 대해서는, 현재의 WCDMA 네트워크로의 이 역호환성(backwards-compatible) 업그레이드가 네트워크 진화에 있어서 논리적이고 비용 효율이 높은 다음 단계이다. 효율적으로 활용될 때, HSDPA는 현재의 WCDMA 릴리스 99(WCDMA Release 99) 서비스와 동일한 통신장비 상에 공존할 수 있으며, 통신사들이 더 큰 용량과 더 높은 데이터 속도를 기존의 WCDMA 네트워크에 도입하게 할 수 있다. 통신사들은 단일의 무선 통신장비 상에서 상당히 많은 수의 높은 데이터 속도 사용자들을 지원하기 위해 이 해결책을 추진할 수 있다. HSDPA는 진정한 대량 판매용의 모바일 IP 멀티미디어를 가능하게 하고 대량 데이터(data-heavy) 서비스의 소비를 구동할 것이며, 동시에 서비스 전송의 비트당 비용을 절감하고, 따라서 총수입 및 실질적인 네트워크 수익을 증대시킬 것이다. 데이터를 갈망하는 모바일 가입자들에 대해서는, HSDPA의 성능 장점들이 더 짧은 서비스 응답 시간, 더 적은 지연 및 더 빠른 인지된 연결로 전환될 수 있다. 사 용자들은 또한 음성 통화를 하면서 동시에 HSDPA 상에서 패킷 데이터를 내려받을 수 있다.

HSDPA는 이전의 또는 다른 기술들과 대비될 때 다수의 중대한 성능 개선을 제공할 수 있다. 예컨대, HSDPA는 10 Mbps 까지 WCDMA 비트율을 늘리고, 고차 변조(16-QAM)에 의해 그리고 적응 코딩 및 변조 틀(schemes)에 의해 이론상으로 더 높은 피크율을 달성한다. 최대 직교 위상 편이 방식(quadrature phase shift keying; QPSK) 비트율은 5.3 Mbit/s이고 16-QAM에 의해 10.7 Mbit/s가 된다. 14.4 Mbit/s까지의 이론적인 비트율이 채널 코딩(channel coding) 없이 달성될 수 있다. 단말기 성능 등급은 QPSK 변조에 의해 900 kbit/s 내지 1.8 Mbit/s의 범위이고, 16-QAM 변조에 의해 3.6 Mbit/s 이상이다. 가장 높은 성능 등급은 최대 이론 비트율 14.4 Mbit/s를 지원한다.

그러나, WCDMA 및/또는 HSDPA와 같은 향상된 무선 기술을 구현하기 위해서는 여전히 몇 가지 구축 상의 장애를 극복하여야 한다. 예를 들면, 레이크(RAKE) 수신기는 주로 단순성 및 합리적인 성능에 기인하여 CDMA 시스템에서 가장 널리 사용되는 수신기이다. 레이크 수신기는 각각 개별적인 멀티패스(multipath)를 수신하는 확산 시퀀스 상관기들(spreading sequence correlators)의 뱅크를 포함한다. 레이크 수신기는 다중 개별 경로들(multiple discrete paths)을 처리한다. 수신된 멀티패스 신호들은 몇 가지 방식으로 결합될 수 있는데, 최대 비율 결합(maximum ratio combining; MRC)이 가간섭성의 수신기에서 선호된다. 그러나, 레이크 수신기는 많은 실제 시스템들에 있어서 차선책일 수 있다. 예를 들면, 그것의 성능이 다중 접 속 간섭(multiple access interference; MAI), 즉 네트워크 내의 다른 사용자들에 의해 유발된 간섭으로부터 악화될 수 있다.

WCDMA 다운링크의 경우, MAI는 셀간(intercell) 또는 셀내(intracell) 간섭에 기인할 수 있다. 이웃하는 기지국들에서 온 신호들은 셀간 간섭을 구성하고, 이는 바람직한 기지국 신호와 다른 불규칙한 코드들, 채널들 및 도래각들에 의해 특징 지어진다. 공간 등화(spatial equalization)가 셀간 간섭을 억제하기 위해 이용될 수 있다. 동기식 다운링크 적용에 있어서, 직교 확산 코드들을 채택함으로써, 셀내 간섭이 멀티패스 전파에 의해 유발될 수 있다. 몇몇 예들에 있어서, 셀내 간섭은 경로간 간섭(interpath interference; IPI)을 포함할 수 있다. 하나 또는 더 많은 경로들, 또는 레이크 "핑거들"이 상기 레이크 수신기 내의 다른 경로들과 간섭할 때, 생성된 레이크 핑거들 상에서 IPI가 발생할 수 있다. 임의의 시간 편이(time shifts)를 갖는 확산 시퀀스들 사이에서 0이 아닌 상호 상관에 기인하여, 역확산(despreading) 후에 전파 경로들 (또는 레이크 핑거들) 사이에서 간섭이 발생하고, MAI를 유발한다. 셀내 간섭 수준은 채널 응답에 강하게 의존한다. 거의 평탄 페이딩(flat fading) 채널들에 있어서, 물리적 채널들은 거의 완전히 직교하고, 셀내 간섭은 수신기 성능에 중대한 영향을 미치지 않는다. 반면에, 레이크 수신기의 성능은 주파수 선택성 채널들에서 셀내 간섭에 의해 심하게 손상될 수 있다. 주파수 선택성은 WCDMA 네트워크 내 채널들에 대해 일반적이다.

비선형 채널 등화기들(equalizers)이 WCDMA 다운링크에 적용될 때 당면하는 어려움에 기인하여, 비선형 등화기를 구비한 요구되는 물리적 채널의 검출은 간섭 상쇄기(interference canceller) 또는 최적 다중 사용자 수신기(optimal multi-user receiver)를 구현하는 결과를 낳을 수 있다. 수신기의 양 유형들은 이동 단말기들에 대해서 터무니없이 복잡할 수 있고, 이동 단말기에서 바로 사용할 수 없는 정보를 요구할 수 있다. 또는, 전체 기지국 신호가 바람직한 신호로 간주될 수 있다. 그러나, 비선형 등화기들은 바람직한 신호의 콘스텔레이션(constellation)에 대한 사전 지식에 의존하고, 이 정보는 WCDMA 단말기에서 즉시 사용할 수 없다. 전체 기지국 신호의 콘스텔레이션(constellation), 즉 모든 물리적 채널들의 합은 불규칙한 간격들을 갖는 고차 직교 진폭 변조(QAM) 콘스텔레이션이다. 상기 콘스텔레이션의 간격은 송신 전력 제어(transmission power control; TPC)와, 전용 물리적 채널들에 시간 다중화된(time-multiplexed) 제어 데이터 필드들 사이의 가능한 전력 오프셋에 기인하여 일정하게 바뀐다. 콘스텔레이션 순서 또한 불연속적인 송신에 기인하여 자주 바뀔 수 있다. 이는 콘스텔레이션(constellation)의 정확한 추정을 매우 어렵게 만든다.

이와 관련하여, 다중 송신 및/또는 수신 안테나의 사용이 전체 시스템 성능을 개선시킬 수 있다. 이들 다중 안테나 구성은, 스마트 안테나 기술로도 알려져 있는데, 신호 수신에 대해 멀티패스 및/또는 신호 간섭의 부정적인 효과를 덜기 위해 이용될 수 있다. 스마트 안테나 기술은 셀룰러 시스템에 있어서 기지국 기반구조 및 모바일 가입자 유닛 모두와 관련하여 이들 시스템상에 놓인 증가하는 용량 수요에 대처하기 위해 더욱더 이용될 것으로 예상된다. 이들 수요는 부분적으로 음성 기반 서비스로부터 음성, 영상 및 데이터 통신을 제공하는 차세대 무선 멀티미 디어로 진행하는 변화로부터 발생한다.

다중 송신 및/또는 수신 안테나의 이용은 다이버시티 이득(diversity gain)을 도입하고 신호 수신 과정에서 발생되는 간섭을 억제하도록 설계된다. 이러한 다이버시티 이득은, 수신된 신호 대 잡음비(signal-to-noise ratio)를 증가시킴으로써, 신호 간섭에 대해 더 강한 내성을 제공함으로써, 및/또는 고용량을 위해 더 많은 주파수 재사용을 허용함으로써 시스템 성능을 개선한다. 다중 안테나 수신기들을 포함하는 통신 시스템에 있어서, M 수신 안테나들의 세트(set)가, 예컨대, (M-1) 간섭의 효과를 없애기 위해 이용될 수 있다. 따라서, N 신호들이 N 송신 안테나들을 사용하여 동일한 대역폭 내에서 동시에 송신될 수 있으며, 송신된 신호는 그 후 수신기에 배치된 N 안테나들의 세트에 의해 N개의 각 신호들로 분리된다. 다중 송신 및 수신 안테나를 이용하는 시스템은 다중 입력 다중 출력(multiple-input multiple-output; MIMO) 시스템으로 불릴 수 있다. 다중 안테나 시스템, 특히 MIMO 시스템의 하나의 매력은 이들 송신 구성을 이용함으로써 달성될 수 있는 시스템 용량의 상당한 증가이다. 고정된 전체 송신 전력에 대해, MIMO 구성에 의해 제공된 용량은 증가된 신호 대 잡음비(SNR)에 비례한다. 예컨대, 페이딩 멀티패스 채널의 경우, MIMO 구성은 SNR에 있어서의 각 3-dB 증가에 대해 추가적으로 거의 M 비트/사이클(bits/cycle) 만큼 시스템 용량을 증가시킬 수 있다.

그러나, 무선 통신, 특히 무선 송수화기 장치에 있어서 널리 보급된 다중 안테나 시스템의 활용은 증가된 크기, 복잡성 및 전력 소모에 기인하는 비용 증가에 의해 제한되었다. 각 송신 및 수신 안테나에 대해 분리된 RF 체인(chain)을 제공하 는 것은 다중 안테나 시스템의 비용을 증가시키는 직접적인 요인이다. 송신 및 수신 안테나의 수가 증가함에 따라, 시스템의 복잡성, 전력 소모 및 전체 비용이 증가할 수 있다. 더욱이, 무선 통신 시스템의 수신기측에서 신호 처리하는 종래의 방법은 멀티패스 페이딩 환경 내에서 결과하는 IPI 뿐만 아니라 외부 간섭을 고려하지 않는다. 이는 모바일 시스템 설계 및 적용에 대해 문제들을 불러일으킨다.

종래의 통상적인 접근의 다른 제한들 및 단점들은 이러한 시스템을 도면을 참조하여 본 출원의 나머지 부분에서 언급되는 바와 같은 본 발명의 몇몇 태양들과 대비함으로써 당업자에게 자명하게 될 것이다.

본 발명이 해결하고자 하는 과제는 종래의 문제점(들)을 해결하기 위한 것으로, 특히 레이크 수신기에서 지연 매칭(delay matching)을 위한 방법 및 시스템을 제공하는 것이다.

도면들 중 적어도 하나에 도시되거나 그것과 관련하여 설명되고, 청구범위에 더 완전하게 언급되는 바와 같이, 레이크(rake) 수신기에서 지연 매칭을 위한 방법 및/또는 시스템이 제공된다.

본 발명의 일 측면에 따르면, 신호들을 처리하기 위한 방법이 제공되는데, 이 방법은,

레이크 수신기에서, 제어 채널(control channel) 및 데이터 채널(data channel) 중 적어도 하나 또는 둘 모두와 연관된 지연(delay)을, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 상기 수신된 데이터의 개별적인 프로세싱 전에, 보상하는 것을 포함한다.

바람직하게, 상기 데이터 채널은 상기 제어 채널과 관련하여 특정 시간 주기 만큼 지연된다.

바람직하게, 상기 제어 채널은 공통 파일럿 제어 채널(CPICH)이다.

바람직하게, 상기 데이터 채널은 전용 물리 채널(DPCH)이다.

바람직하게, 상기 방법은 상기 수신된 데이터를 다운 샘플링(down-sampling) 하는 것을 더 포함한다.

바람직하게, 상기 방법은 상기 데이터 채널과 연관된 상기 지연을 보상하기 위해 상기 다운 샘플링된 수신된 데이터를 버퍼링(buffering)하는 것을 더 포함한다.

바람직하게, 상기 방법은 상기 버퍼링된 다운 샘플링된 수신 데이터를 업 샘플링(up-sampling)하는 것을 더 포함한다.

바람직하게, 상기 방법은 상기 다운 샘플링된 수신된 데이터를 업 샘플링하는 것을 더 포함한다.

바람직하게, 상기 방법은 상기 레이크 수신기 내의 복수개의 데이터 채널들 각각에 대해 동작 모드를 선택하는 것을 더 포함한다.

바람직하게, 상기 방법은 상기 선택된 동작 모드에 기초하여 상기 레이크 수신기 내의 상기 복수개의 데이터 채널들 각각에 연관된 상기 지연을 개별적으로 보상하는 것을 더 포함한다.

바람직하게, 상기 선택된 동작 모드는 무선 자원 제어(radio resource control) 모드이다.

본 발명의 일 측면에 따르면, 신호들을 처리하기 위한 적어도 하나의 코드 섹션을 갖는 컴퓨터 프로그램을 저장한 기계-판독 스토리지(machine-readable storage)가 제공되는데, 상기 적어도 하나의 코드 섹션은 기계에 의해 실행되어 상기 기계로 하여금 단계들을 수행하도록 하고, 상기 단계들은,

레이크 수신기에서, 제어 채널 및 데이터 채널 중 적어도 하나 또는 둘 모두 와 연관된 지연을, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 상기 수신된 데이터의 개별적인 프로세싱 전에, 보상하는 것을 포함한다.

바람직하게, 상기 데이터 채널은 상기 제어 채널과 관련하여 특정 시간 주기 만큼 지연된다.

바람직하게, 상기 제어 채널은 공통 파일럿 제어 채널(CPICH)이다.

바람직하게, 상기 데이터 채널은 전용 물리 채널(DPCH)이다.

바람직하게, 상기 적어도 하나의 코드 섹션은 상기 수신된 데이터를 다운 샘플링(down-sampling)하기 위한 코드를 포함한다.

바람직하게, 상기 적어도 하나의 코드 섹션은 상기 데이터 채널과 연관된 상기 지연을 보상하기 위해 상기 다운 샘플링된 수신된 데이터를 버퍼링(buffering)하기 위한 코드를 포함한다.

바람직하게, 상기 적어도 하나의 코드 섹션은 상기 버퍼링된 다운 샘플링된 수신 데이터를 업 샘플링(up-sampling)하기 위한 코드를 포함한다.

바람직하게, 상기 적어도 하나의 코드 섹션은 상기 다운 샘플링된 수신된 데이터를 업 샘플링하기 위한 코드를 포함한다.

바람직하게, 상기 적어도 하나의 코드 섹션은 상기 레이크 수신기 내의 복수개의 데이터 채널들 각각에 대해 동작 모드를 선택하기 위한 코드를 포함한다.

바람직하게, 상기 적어도 하나의 코드 섹션은 상기 선택된 동작 모드에 기초하여 상기 레이크 수신기 내의 상기 복수개의 데이터 채널들 각각에 연관된 상기 지연을 개별적으로 보상하기 위한 코드를 포함한다.

바람직하게, 상기 선택된 동작 모드는 무선 자원 제어(radio resource control) 모드이다.

본 발명의 일 측면에 따르면, 신호들을 처리하기 위한 시스템이 제공되는데, 이 시스템은,

제어 채널 및 데이터 채널 중 적어도 하나 또는 둘 모두와 연관된 지연에 대해, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 상기 수신된 데이터의 개별적인 프로세싱 전에, 보상을 가능하게 하는 하나 또는 그 이상의 회로들을 레이크 수신기 내에 포함한다.

바람직하게, 상기 데이터 채널은 상기 제어 채널과 관련하여 특정 시간 주기 만큼 지연된다.

바람직하게, 상기 제어 채널은 공통 파일럿 제어 채널(CPICH)이다.

바람직하게, 상기 데이터 채널은 전용 물리 채널(DPCH)이다.

바람직하게, 상기 하나 또는 그 이상의 회로들은 상기 수신된 데이터의 다운 샘플링(down-sampling)을 가능하게 한다.

바람직하게, 상기 하나 또는 그 이상의 회로들은 상기 데이터 채널과 연관된 상기 지연을 보상하기 위해 상기 다운 샘플링된 수신된 데이터의 버퍼링(buffering)을 가능하게 한다.

바람직하게, 상기 하나 또는 그 이상의 회로들은 상기 버퍼링된 다운 샘플링된 수신 데이터의 업 샘플링(up-sampling)을 가능하게 한다.

바람직하게, 상기 하나 또는 그 이상의 회로들은 상기 다운 샘플링된 수신된 데이터의 업 샘플링을 가능하게 한다.

바람직하게, 상기 하나 또는 그 이상의 회로들은 상기 레이크 수신기 내의 복수개의 데이터 채널들 각각에 대해 동작 모드의 선택을 가능하게 한다.

바람직하게, 상기 하나 또는 그 이상의 회로들은 상기 선택된 동작 모드에 기초하여 상기 레이크 수신기 내의 상기 복수개의 데이터 채널들 각각에 연관된 상기 지연에 대해 개별적인 보상을 가능하게 한다.

바람직하게, 상기 선택된 동작 모드는 무선 자원 제어(radio resource control) 모드이다.

예시된 실시예의 상세한 내용뿐만 아니라 본 발명의 이들 및 다른 장점들, 측면들 및 새로운 특징들이 다음의 설명 및 도면들에 의해 더 완전하게 이해될 것이다.

본 발명의 실시예들에 따르면, 제어 채널 및/또는 데이터 채널과 연관된 지연을 보상함으로써 레이크 수신에서 지연 매칭을 이룰 수 있는 방법 및 시스템이 제공될 수 있다.

본 발명의 특정 실시예들은 레이크 수신기에서의 지연 매칭을 위한 방법 및 시스템에서 발견될 수 있다. 본 발명의 특정 측면들은 레이크 수신기에서 제어 채널(control channel) 및 데이터 채널(data channel) 중 적어도 하나 또는 둘 모두 와 연관된 지연을, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱(processing) 및 상기 제어 채널에 의해 수신된 데이터의 개별적인 프로세싱 전에, 보상하는 것을 포함할 수 있다. 상기 데이터 채널 또는 전용 물리 채널(DPCH)은 예를 들어 공통 파일럿 제어 채널(CPICH)을 포함할 수 있는 상기 제어 채널과 관련하여 특정 시간 주기(particular time period) 만큼 지연될 수 있다.

도 1a는 본 발명의 일 실시예에 따른 무선 통신 사용자 장비를 예시하는 블록도이다. 도 1a를 참조하면, 사용자 장비(UE, 60)가 도시되어 있다.

UE(60)는 호스트 인터페이스(62), 디지털 수신기 프로세싱 모듈(64), 아날로그 디지털 변환기(ADC, 66), 필터링/이득 모듈(68), 다운 컨버전 모듈(70), 저 잡음 증폭기(72), 수신기 필터 모듈(71), 송신기/수신기(Tx/Rx) 스위치 모듈(73), 국부 발진(local oscillation) 모듈(74), 메모리(75), 디지털 송신기 프로세싱 모듈(76), 디지털 아날로그 변환기(DAC, 78), 필터링/이득 모듈(80), 업 컨버전 모듈(82), 전력 증폭기(84), 송신기 필터 모듈(85), 및 도시된 바와 같이 동작가능하게 결합된 안테나(86)를 포함할 수 있다. 안테나(86)는 Tx/Rx 스위치 모듈(73)에 의해 조절됨으로써 송신 및 수신 경로들에 의해 공유될 수 있다.

디지털 수신기 프로세싱 모듈(64) 및 디지털 송신기 프로세싱 모듈(76)은, 메모리(75)에 저장된 수행 명령들과 결합되어, 각각 디지털 수신 기능 및 디지털 송신 기능을 수행하도록 작동될 수 있다. 디지털 수신 기능은 복조(demodulation), 콘스텔레이션 디매핑(constellation demapping), 디코딩, 및/또는 디스크램블링(descrambling)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 디지털 송신 기능은 스크램블링(scrambling), 코드화(encoding), 콘스텔레이션 매핑, 및 변조를 포함할 수 있으나, 이에 제한되는 것은 아니다. 디지털 수신기 및 송신기 프로세싱 모듈들(64, 76)은 각각 공유 프로세싱 장치, 개별 프로세싱 장치들 또는 복수개의 프로세싱 장치들, 예컨대, 마이크로프로세서, 마이크로-컨트롤러, 디지털 신호 프로세서, 마이크로컴퓨터, 중앙 프로세싱 유닛, FPGA(field programmable gate array), PLD(programmable logic device), 상태 기계, 로직 회로, 아날로그 회로, 디지털 회로, 및/또는 수행 명령들에 기초하여 신호들(아날로그 및/또는 디지털)을 다루는 어떠한 장치라도 사용하여 구현될 수 있다.

메모리(75)는 단일 메모리 장치 또는 복수개의 메모리 장치들일 수 있다. 예를 들어, 메모리(75)는 ROM, RAM, 휘발성 메모리, 비휘발성 메모리, 정적 메모리, 동적 메모리, 플래시 메모리, 및/또는 디지털 정보를 저장하는 임의의 장치일 수 있다. 디지털 수신기 프로세싱 모듈(64) 및/또는 디지털 송신기 프로세싱 모듈(76)이 상태 기계, 아날로그 회로, 디지털 회로, 및/또는 로직 회로를 통해 그 기능들 중 하나 이상을 수행할 때, 대응하는 수행 명령들을 저장하는 메모리는 상기 상태 기계, 아날로그 회로, 디지털 회로, 및/또는 로직 회로를 포함하는 회로와 함께 내장될 수 있다. 메모리(75)는 여기에 예시된 기능들 중 적어도 몇 가지에 대응하는 수행 명령들을 저장하도록 작동될 수 있으며, 디지털 수신기 프로세싱 모듈(64) 및/또는 디지털 송신기 프로세싱 모듈(76)은 그것들을 수행하도록 작동될 수 있다.

동작시, UE(60)는 호스트 인터페이스(62)를 통해 아웃바운드 데이터를 수신하도록 작동될 수 있다. 호스트 인터페이스(62)는 아웃바운드 데이터를 디지털 송 신기 프로세싱 모듈(76)로 라우팅하도록 작동될 수 있다. 디지털 송신기 프로세싱 모듈(76)은 특정 무선 통신 표준 또는 프로토콜, 예컨대, IEEE 802.11a, IEEE 802.11b, 및 블루투스(Bluetooth)에 따라 아웃바운드 데이터를 처리하여 디지털 송신 포맷 데이터를 생성하도록 작동될 수 있다. 디지털 송신 포맷 데이터는 디지털 베이스밴드 신호 또는 디지털 저IF(low IF) 신호일 수 있는데, 여기서 저IF는 예컨대 100 KHz 내지 수 MHz의 주파수 범위 내에 있을 수 있다.

디지털 아날로그 변환기(78)는 디지털 송신 포맷 데이터를 디지털 도메인(domain)으로부터 아날로그 도메인으로 변환하도록 작동할 수 있다. 필터링/이득 모듈(80)은 업 컨버전 모듈(82)에 제공하기 전에 아날로그 베이스밴드 신호의 이득을 필터링 및/또는 조정하도록 작동될 수 있다. 업 컨버전 모듈(82)은 아날로그 베이스밴드 신호 또는 저IF 신호를 국부 발진 모듈(74)에 의해 제공되는 송신기 국부 발진(83)에 기초하여 RF 신호로 직접 변환하도록 작동될 수 있다. 파워 증폭기(84)는 아웃바운드 RF 신호를 생성하기 위해 RF 신호의 증폭을 가능하게 할 수 있으며, 아웃바운드 RF 신호는 송신기 필터 모듈(85)에 의해 필터링될 수 있다. 안테나(86)는 아웃바운드 RF 신호를 기지국, 억세스 포인트(access point) 및/또는 또 다른 무선 통신 장치와 같은 목적지 장치로 송신하도록 작동될 수 있다.

UE(60)는 안테나(86)를 통해 인바운드(inbound) RF 신호를 수신하도록 작동될 수 있는데, 인바운드 RF 신호는 기지국, 억세스 포인트 또는 다른 무선 통신 장치에 의해 송신된 것이다. 안테나(86)는 인바운드 RF 신호를 Tx/Rx 스위치 모듈(73)을 통해 수신기 필터 모듈(71)로 통신하도록 작동될 수 있으며, Rx 필터 모 듈(71)은 인바운드 RF 신호를 대역통과 필터링한다. Rx 필터 모듈(71)은 필터링된 RF 신호를 저잡음 증폭기(72)로 통신하도록 작동될 수 있는데, 이 증폭기는 인바운드 RF 신호를 증폭하여 증폭된 인바운드 RF 신호를 생성한다. 저잡음 증폭기(72)는 증폭된 인바운드 RF 신호를 다운 컨버전 모듈(70)로 통신하도록 작동될 수 있으며, 다운 컨버전 모듈은 국부 발진 모듈(74)에 의해 제공된 수신기 국부 발진(81)에 기초하여 증폭된 인바운드 RF 신호를 인바운드 저IF 신호 또는 베이스밴드 신호로 직접 변환할 수 있다. 다운 컨버전 모듈(70)은 인바운드 저IF 신호 또는 베이스밴드 신호를 필터링/이득 모듈(68)로 통신하도록 작동될 수 있다. 필터링/이득 모듈(68)은 인바운드 저IF 신호 또는 인바운드 베이스밴드 신호를 필터링 및/또는 감쇠시키어 필터링된 인바운드 신호를 생성하도록 작동될 수 있다.

아날로그 디지털 변환기(66)는 디지털 수신 포맷 데이터를 생성하기 위해 필터링된 인바운드 신호를 아날로그 도메인으로부터 디지털 도메인으로 변환하도록 작동될 수 있다. 디지털 수신기 프로세싱 모듈(64)은 인바운드 데이터를 복원하기 위해 디지털 수신 포맷 데이터를 디코딩, 디스크램블링, 디매핑, 및/또는 복조하도록 작동될 수 있다. 호스트 인터페이스(62)는 복원된 인바운드 데이트를 무선 통신 호스트 장치로 통신하도록 작동될 수 있다.

국부 발진 모듈(74)은 수신된 국부 발진 신호의 출력 주파수를 조절하도록 작동될 수 있다. 국부 발진 모듈(74)은 주파수가 보정된 국부 발진 신호 출력을 생성하기 위해 출력 국부 발진 신호를 조절하기 위한 주파수 보정 입력을 수신하도록 작동될 수 있다.

도 1b는 본 발명의 일 실시예에 따른 전형적인 레이크(rake) 수신기의 블록도이다. 도 1b를 참조하면, 레이크 수신기(100)가 도시되어 있다. 레이크 수신기(100)는 복수개의 레이크 핑거들, 핑거 1(116), 핑거 2(118), 핑거 3(120)과 결합자(122)를 포함할 수 있다. 각 레이크 핑거, 예컨대 핑거 1(116)은 디스크램블러(106), DPCH 역확산기(despreader, 108), CPICH 역확산기(114), 채널 보상 블록(110) 및 지연 등화기(112)를 포함할 수 있다.

레이크 핑거들, 예컨대 핑거 1(116), 핑거 2(118) 및 핑거 3(120) 각각은 베이스밴드로부터 입력 신호를 수신하도록 작동될 수 있다. 디스크램블러(106)는 수신된 신호들에 스크램블링 코드 및 상기 스크림블링 코드의 지연된 버전들을 곱하도록 작동될 수 있는 적합한 로직(logic), 회로(circuitry) 및/또는 코드를 포함할 수 있다.

각각의 지연은 레이크 수신기(100)에 의해 결합될 수 있는 분리된 다중경로에 대응할 수 있다. DPCH 역확산기(108)는 디스크램블링된 데이터를 확산 코드와 곱함으로서 데이터 채널(data channel) 내에서 각 경로의 디스크램블링된 데이터를 역확산하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. CPICH 역확산기(114)는 디스크램블링된 데이터를 확산 코드와 곱함으로써 제어 채널(control channel) 내에서 각 경로의 디스크램블링된 데이터를 역확산하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다.

채널 보상 블록(110)은 디스크램블링된 신호들에 기초하여 각 채널에 대한 복수개의 생성된 채널 평가치들을 수신하고 지연 등화기(112)로 복수개의 역회전 된(derotated) 출력 신호들을 발생시키도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 지연 등화기(112)는 채널 보상 블록(110)으로부터 입력된 신호를 수신하고 각 핑거에서 심볼들(symbols)의 도착 시간들 차이에서 지연을 보상하기 위해 결합자(122)에 지연된 출력 신호를 발생시키도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 결합자(122)는 각 핑거, 예컨대, 핑거 1(116), 핑거 2(118) 및 핑거 3(120)으로부터 I 및 Q 신호들을 수신하고 결합 알고리즘, 예컨대 최대 비율 결합(maximum ratio combining)에 기초하여 수신된 신호들을 결합하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다.

레이크 수신기(100)는 복수개의 서브-수신기들을 사용함으로써 다중 경로 페이딩(multipath fading)의 효과를 저지하도록 설계될 수 있는 무선 수신기일 수 있다. 각 서브-수신기는 개별 다중경로 성분에 동조하기 위해 지연될 수 있다. 각 성분은 독립적으로 디코딩 및 결합될 수 있는데, 이는 다중 경로 환경에서 더 높은 신호 대 잡음 비(SNR)(또는 Eb/No)의 결과를 낳을 수 있다.

레이크 수신기(100)에서, 하나의 레이크 핑거가 각 다중경로에 할당될 수 있는데, 이는 수신된 신호의 에너지량을 최대화하는 결과를 낳을 수 있다. 이들 서로 다른 다중경로 신호들 각각은 단일 경로보다 충분히 더 양호한 특성들을 가질 수 있는 복합 신호(composite signal)를 형성하도록 결합될 수 있다. 수신된 신호는 복수개의 독립된 경로들로 분리될 수 있는데, 독립된 경로들은 그들의 대응하는 채널 평가치들과 결합될 수 있다.

도 2는 본 발명의 일 실시예에 따른 전형적인 CPICH 및 DPCH에서의 처리 대기 시간들(latencies)을 예시하는 블록도이다. 도 2를 참조하면, CPICH(201), 수신된 신호 코드 파워(received signal code power; RSCP) 블록(218) 및 DPCH(203)가 도시되어 있다. CPICH(201)는 수신기 프론트엔드 블록(202), 디스크램블러(204), 누산기(accumulator, 206), 및 IIR 필터(208)를 포함할 수 있다. DPCH(203)는 수신기 프론트엔드 블록(210), 데이터 채널 누산기(212), 및 채널 보상 및 디코딩 블록(214)을 포함할 수 있다.

복수개의 수신기 프론트엔드 블록들(202, 210)은 안테나로부터 수신된 RF 신호를 처리하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 복수개의 수신기 프론트엔드 블록들(202, 210)은 예컨대, 필터링, 증폭 및 아날로그 디지털(A/D) 변환 동작들을 수행할 수 있다. 복수개의 수신기 프론트엔드 블록들(202, 210)은 수신된 아날로그 RF 신호들을 베이스밴드로 증폭 및 하향 변환하도록 작동될 수 있다. 복수개의 수신기 프론트엔드 블록들(202, 210)은 각각 수신된 아날로그 베이스밴드 신호를 디지털화하기 위해 이용될 수 있는 아날로그 디지털(A/D) 변환기를 포함할 수 있다.

디스크램블러(204)는 수신된 신호들에 스크램블링 코드 및 상기 스크램블링 코드의 지연된 버전들을 곱하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 각각의 지연은 레이크 수신기(100)에 의해 결합될 수 있는 분리된 다중경로에 대응할 수 있다. 디스크램블러(204)는 디스크램블링된 데이터를 확산 코드와 곱함으로써 각 경로의 디스크램블링된 데이터를 역확산하도록 작동될 수 있다. 디스크램블러(204)는 또한 수신된 신호들에 스크램블링 코드 및/또는 직교 가변 확산 인자(orthogonal variable spreading factor; OVSF) 코드를 곱하도록 작동될 수 있다.

누산기(accumulator, 206)는 디스크램블러(204)로부터 디스크램블링된 신호들을 축적하도록 작동될 수 있다. 누산기(206)는 복수개의 신호들을 축적하도록 작동될 수 있으며, 대기 시간(latency) 또는 지연(delay)이 선택될 수 있는 특정 입수 모드(acquisition mode)에 기초하여 CPICH(201)에 도입될 수 있다. 예를 들어, 선택된 입수 모드가 1과 동일할 때, CPICH(201)에 도입되는 대기 시간 또는 지연은 256*N칩과 동일할 것이고, 여기서, N = 1,2,...,10이다. 유사하게, 예를 들어, 선택된 입수 모드가 0과 동일할 때, CPICH(201)에 도입되는 대기 시간 또는 지연은 128*N칩과 동일할 것이다. IIR 필터(208)는 누산기(206)로부터 수신된 신호 경로들을 IIR 필터링하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. IIR 필터(208)에 의해 도입된 대기 시간 또는 지연은 저 주파수들에 대해 예컨대 256*N칩 또는 128*N칩과 동일할 것이다. 상기 지연은 수신된 신호들의 주파수가 증가함에 따라 감소할 수 있다. 복조기(220)가 필터링된 수신 신호들을 복조하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. RSCP 블록(218)은 CPICH(201)의 필터링된 출력 신호의 수신 신호 코드 파워를 측정하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다.

데이터 채널 누산기(212)는 DPCH(203) 내에서 디스크램블링된 신호들을 축적하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 데이터 채널 누산기(212)는 복수개의 신호들을 축적하도록 작동될 수 있으며, 대기 시간 또는 지연이 DPCH(203)에 도입될 수 있다. DPCH(203)에서 지연은 수신된 신호들을 역확산하기 위해 사용되는 확산 인자(spreading factor, SF)에 기초할 수 있다. 예를 들어, 상기 지연은 SF 칩들과 동일할 수 있다.

채널 보상 및 디코딩(channel compensation and decoding) 블록(214)은 IIR 필터(208)로부터 수신된 채널 평가 데이터를 이용할 수 있으며, 상기 대응하는 채널 평가 데이터를 사용하여 다른 송신 안테나들을 통해 얻어진 심볼들을 결합하고 결합자에 출력 신호를 발생시킬 수 있다.

채널 평가치들(estimates)은 대응하는 DPCH 프로세싱에 의해 일치되지 않는 고유 지연을 수반할 수 있다. 축적 블록(206)은 예컨대 512-칩 축적을 이용하도록 작동될 수 있으며 512 칩들과 동일할 수 있는 지연을 도입할 수 있다. IIR 필터(208)는 예컨대 512-칩 샘플 간격으로 동작하도록 작동될 수 있으며, 대략 1 샘플(512 칩)의 대기시간을 가질 수 있다. CPICH(201)에 의해 도입되는 전체 대기시간은 예컨대, 약 1024 칩들일 수 있다. DPCH(203)는 CPICH(201)와 관련하여 예컨대, 약 (1024-SF) 칩들만큼 지연될 수 있다. DPCH(203)와 CPICH(201) 사이의 지연은, 예컨대, 사용자 장비(UE) 속도, 그룹 지연, 또는 주파수 편차에 기초할 수 있다.

도 3은 본 발명의 일 실시예에 따른 레이크 수신기에서의 전형적인 지연 매칭(delay matching)을 예시하는 블록도이다. 도 3을 참조하면, 다운-샘플러(down-sampler, 302), 복수개의 인터폴레이터(interpolator, 304, 310), 복수개의 지연 매칭 모듈들(306, 312), FIFO 버퍼(308), 복수개의 스위치들(324, 326, 328), 복수개의 데이터 채널 프로세싱 블록들, DPCH CH 0 프로세싱 블록(314), DPCH CH 1 프로세싱 블록(316), DPCH CH 2 프로세싱 블록(318) 및 DPCH CH N 프로세싱 블록(320)을 포함하는 레이크 수신기(300)가 도시되어 있다.

다운-샘플러(302)는 수신된 데이터를 예컨대 약 2배의 칩 레이트(rate)로 다운 샘플링하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 예를 들어 약 2배의 칩 레이트로 수신된 데이터를 다운 샘플링하는 것은, 예컨대 레이크 수신기 핑거 작동 상태를 지시하는 비트가 설정되어 있을 때에 기초할 수 있다. 수신된 데이터는 아날로그 디지털 변환기(ADC)에 의해 생성될 수 있으며, 예컨대 8배 칩-레이트 샘플링일 수 있다. 다운-샘플러(302)는 예컨대 4의 인수에 의해 수신된 데이터를 다운 샘플링하도록 작동될 수 있다. 그럼에도 불구하고, 다운-샘플러(302)는 다른 어떠한 적합한 인수에 의해서든 수신된 데이터를 다운 샘플링하도록 작동될 수 있다.

인터폴레이터(304)는 수신된 데이터를 재생시키기 위해 상기 수신된 다운 샘플링된 데이터를 업 샘플링하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. FIFO 버퍼(308)는 데이터 채널, 예컨대 DPCH(203)와 연관된 불일치된 지연을 보상하기 위해 상기 수신된 다운 샘플링된 데이터를 저장 및/또는 버퍼링함으로써 특정 시간 주기 동안 상기 수신된 다운 샘플링된 데이터를 지연시키도록 작동될 수 있다. 인터폴레이터(310)는 수신된 데이터를 재생시키기 위해 상기 지연된 다운 샘플링된 데이터를 업 샘플링하도록 작동될 수 있다.

다운 샘플링 모듈(312)은 상기 재생된 수신된 데이터를 수신하고 대응하는 데이터 프로세싱 채널, 예컨대, DPCH 0(314), DPCH 1(316), DPCH 2(318), 및/또는 DPCH N(320)에 칩 레이트 데이터를 출력하도록 작동될 수 있는 적합한 로직, 회로 및/또는 코드를 포함할 수 있다. 복수개의 지연 매칭 모듈들(312, 306)은 다음 중 적어도 하나 또는 그 이상과 연관된 지연 보상을 위해 다른 페이즈(phase) 또는 서브-칩 오프셋(offset)을 구비하는 칩 레이트와 같은 더 낮은 레이트로 상기 내삽된(interpolated) 데이터의 다운 샘플링을 작동시킬 수 있다: 제어 채널, 예컨대, CPICH(201), 및 데이터 채널, 예컨대, DPCH(203). CPICH(201) 및/또는 DPCH(203)에 대한 다운 샘플링은 다음 중 적어도 하나 또는 그 이상에 앞서 수행될 수 있다: 수신된 데이터의 제어 채널 프로세싱, 예컨대, CPICH 프로세싱 블록(322), 및 수신된 데이터의 데이터 채널 프로세싱, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320). 상기 데이터 채널, 예컨대, DPCH(203)는 상기 제어 채널, 예컨대, CPICH(201)와 관련하여 특정 시간 주기 만큼 지연될 수 있는데, 이는 FIFO 버퍼(308)의 크기에 의해 제어된다.

레이크 수신기(300)는 레이크 수신기(300) 내의 복수개의 데이터 채널들, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320) 각각에 대한 동작 모드를 선택하도록 작동될 수 있다. 다운샘플링 모듈(312)은 상기 선택된 동작 모드에 기초하여 레이크 수신기(300) 내의 복수개의 데이터 채널들, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320) 각각에 연관된 지연을 개별적으로 보상하도록 작동될 수 있다. 상기 선택된 동작 모드는 예컨대 무선 자원 제어(radio resource control; RRC) 동작 모드일 수 있다.

RRC 동작 모드가 선택될 때, 복수개의 스위치들(324, 326, 328)은 다운샘플링 모듈(312)로부터 수신된 데이터의 지연된 샘플들을 선택하도록 개별적으로 스위칭될 수 있다. 예를 들어, 스위치들(324, 326)은 다운샘플링 모듈(312)로부터 수신된 데이터의 지연된 샘플들을 선택하기 위해 대응하는 데이터 프로세싱 채널들, 예컨대, DPCH CH 0(314), 및 DPCH CH 1(316)에 스위칭될 수 있다. RRC 동작 모드가 선택되지 않으면, 수신된 데이터의 정시 샘플들(on-time samples)이 대응하는 데이터 프로세싱 채널에 출력될 수 있다. 예를 들어, DPCH CH N(320)이 다운샘플링 모듈(306)로부터 정시 샘플들을 수신하도록 작동될 수 있다.

다운샘플링 모듈(306)은 인터폴레이터(304)로부터 재생된 수신된 데이터를 수신하고 수신된 데이터의 정시 샘플들, 수신된 데이터의 빠른 샘플들(early samples) 및 수신된 데이터의 늦은 샘플들(late samples)을 생성하도록 작동될 수 있다. CPICH 프로세싱 블록(322)은, 수신된 데이터의 제어 채널 프로세싱 전에, 제어 채널, 예컨대 CPICH(201)와 연관된 지연을 보상하기 위해, 생성된 수신된 데이터의 정시 샘플들, 수신된 데이터의 빠른 샘플들 및 수신된 데이터의 늦은 샘플들을 수신하도록 작동될 수 있는데, 상기 빠른 샘플들 및 늦은 샘플들은 핑거 트래킹을 위해 사용될 수 있다.

도 4는 본 발명의 일 실시예에 따른 레이크 수신기에서의 지연 매칭을 위한 전형적인 단계들을 예시하는 흐름도이다. 도 4를 참조하면, 전형적인 단계들은 단계(402)에서 시작한다. 단계(404)에서, 다운-샘플러(302)가 수신된 데이터를 다운 샘플링하도록 작동될 수 있다. 단계(406)에서, 제어 채널 경로에 대해, 상기 수신된 다운 샘플링된 데이터가 상기 수신된 데이터를 재생하기 위해 업 샘플링될 수 있다. 단계(408)에서, 다운샘플링 모듈(306)이 인터폴레이터(304)로부터 재생된 수신된 데이터를 다운 샘플링하고 수신된 데이터의 정시 샘플들, 수신된 데이터의 빠른 샘플들 및 수신된 데이터의 늦은 샘플들을 생성하도록 작동될 수 있다. 단계(410)에서, CPICH 프로세싱 블록(322)이 상기 생성된 수신된 데이터의 정시 샘플들, 수신된 데이터의 빠른 샘플들 및 수신된 데이터의 늦은 샘플들을 수신하도록 작동될 수 있다.

단계(412)에서, 데이터 채널 경로에 대해, FIFO 버퍼(306)가 데이터 채널, 예컨대 DPCH(203)와 연관된 지연을 보상하기 위해 다운 샘플링된 수신된 데이터를 버퍼링하도록 작동될 수 있다. 단계(414)에서, 인터폴레이터(310)가 상기 버퍼링된 다운 샘플링된 수신 데이터를 업 샘플링하도록 작동될 수 있다. 단계(416)에서, 레이크 수신기가 특정 RRC 모드에서 동작하고 있는지 결정될 수 있다. 레이크 수신기가 특정 RRC 모드에서 동작하고 있지 않다면, 수신된 데이터의 정시 샘플들이 대응하는 데이터 프로세싱 채널에 출력될 수 있다. 단계(419)에서, 다운샘플링 모듈(306)의 출력이 제어 채널 프로세싱을 위해 이용될 수 있다. 단계(420)에서, DPCH CH N(320) 및 CPICH(322)가 다운샘플링 모듈(306)로부터 정시 샘플들을 수신 하도록 작동될 수 있다.

특정 RRC 동작 모드가 선택되면, 단계(418)로 넘어간다. 단계(418)에서, 복수개의 스위치들(324, 326, 328)이 다운샘플링 모듈(312)로부터 수신된 데이터의 지연된 샘플들을 선택하고 다운샘플러(302)의 출력을 이용하기 위해 개별적으로 스위칭될 수 있다. 예를 들어, 스위치들(324, 326)이 다운샘플링 모듈(312)로부터 수신된 데이터의 지연된 샘플들을 선택하기 위해 대응하는 데이터 프로세싱 채널들, 예컨대, DPCH CH 0(314), 및 DPCH CH 1(316)에 스위칭될 수 있다. 다운샘플링 모듈(312)은 레이크 수신기(300) 내의 복수개의 데이터 채널들, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320) 각각에 연관된 지연을 개별적으로 보상하도록 작동될 수 있다. 단계(420)에서, 레이크 수신기(300) 내의 복수개의 데이터 채널들, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320)이 수신된 데이터를 처리할 수 있다.

본 발명의 일 실시예에 따르면, 레이크 수신기에서 지연 매칭을 위한 방법 시스템은 다음 중 적어도 하나 또는 둘 모두와 연관된 지연에 대해 보상을 가능하게 할 수 있는 다운샘플링 모듈(306 또는 312)을 레이크 수신기(300) 내에 포함할 수 있다: 제어 채널, 예컨대, CPICH(201) 및 데이터 채널, 예컨대, DPCH(203). CPICH(201) 및/또는 DPCH(203)와 연관된 지연의 보상은 다음 중 적어도 하나 또는 둘 모두 이전에 수행될 수 있다: 수신된 데이터의 제어 채널 프로세싱, 예컨대, CPICH 프로세싱 블록(322) 및 수신된 데이터의 데이터 채널 프로세싱, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320). 상기 데이터 채널, 예컨대, DPCH(203)는 상기 제어 채널, 예컨대, CPICH(201)과 관련하여 특정 시간 주기 만큼 지연될 수 있다.

다운-샘플러(302)는 수신된 데이터를 다운 샘플링하도록 작동될 수 있다. FIFO 버퍼(306)는 데이터 채널, 예컨대, DPCH(203)와 연관된 지연을 보상하기 위해 다운샘플링된 수신된 데이터를 버퍼링하도록 작동될 수 있다. 인터폴레이터(310)는 버퍼링된 다운샘플링된 수신 데이터를 업 샘플링하도록 작동될 수 있다. 레이크 수신기(300)는 레이크 수신기(300) 내의 복수개의 데이터 채널들, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320) 각각에 대한 동작 모드를 선택하도록 작동될 수 있다. 다운샘플링 모듈(312)은 상기 선택된 동작 모드에 기초하여 레이크 수신기(300) 내의 복수개의 데이터 채널들, 예컨대, DPCH CH 0 프로세싱(314), DPCH CH 1 프로세싱(316), DPCH CH 2 프로세싱(318) 및/또는 DPCH CH N 프로세싱(320)을 다운 샘플링하도록 작동될 수 있다. 선택된 동작 모드는 예컨대 무선 자원 제어(radio resource control) 동작 모드일 수 있다.

본 발명의 또 다른 실시예는 기계에 의해 실행될 수 있는 적어도 하나의 코드 섹션을 갖는 컴퓨터 프로그램이 그 위에 저장된 기계-판독 스토리지(machine-readable storage)를 제공할 수 있으며, 그것에 의해 상기 기계로 하여금 레이크 수신기에서 지연 매칭을 위해 위에서 설명된 바와 같은 단계들을 수행하도록 한다.

따라서, 본 발명은 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조 합으로 실현될 수 있다. 본 발명은, 적어도 하나의 컴퓨터 시스템에 집중된 방식으로 또는 서로 다른 요소들이 몇개의 상호 연결된 컴퓨터 시스템들에 퍼져있는 분산된 방식으로 실현될 수 있다. 어떠한 종류의 컴퓨터 시스템이든 또는 여기에 설명된 방법들을 수행하기에 적합한 다른 장치들이든 적응된다. 하드웨어와 소프트웨어의 전형적인 조합은, 로딩되고 실행될 때, 여기에 설명된 방법들을 수행하도록 상기 컴퓨터 시스템을 제어하는 컴퓨터 프로그램을 구비하는 범용 컴퓨터 시스템일 수 있다.

본 발명은 또한 컴퓨터 프로그램 제품에 내장될 수 있는데, 이것은 여기에 설명된 방법들의 구현을 가능하게 하는 모든 특징들을 포함하고, 컴퓨터 시스템에서 로딩될 때, 이들 방법들을 수행할 수 있다. 본 내용에서 컴퓨터 프로그램은, 어떠한 언어로 되었든, 정보 처리 능력을 갖는 시스템으로 하여금 직접 또는 다음의 하나 또는 둘 이후에 특정 기능을 수행하도록 할 지시 세트의 표현식, 코드 또는 기호를 의미한다: a) 또 다른 언어, 코드 또는 기호로의 변환; b) 다른 유형의 형태로 재생산.

본 발명이 특정 실시예들을 참조하여 설명되었지만, 본 발명의 범위를 벗어나지 않으면서 다양한 변경이 이루어질 수 있으며 균등요소들이 대체될 수 있음이 당해 기술 분야에서 숙련된 자들에 의해 이해될 것이다. 이에 더하여, 본 발명의 범위를 벗어나지 않으면서, 특정 상황 또는 재료에 적합하도록 본 발명의 개시된 내용들에 많은 변형들이 이루어질 수 있다. 그러므로, 본 발명은 개시된 특정 실시예에 제한되지 않고, 본 발명은 부속된 청구범위의 범위 내에 들어가는 모든 실시 예들을 포함하도록 의도된다.

도 1a는 본 발명의 일 실시예에 따른 무선 통신 사용자 장비를 예시하는 블록도이다.

도 1b는 본 발명의 일 실시예에 따른 전형적인 레이크 수신기의 블록도이다.

도 2는 본 발명의 일 실시예에 따른 전형적인 CPICH 및 DPCH에서의 처리 대기 시간들(latencies)을 예시하는 블록도이다.

도 3은 본 발명의 일 실시예에 따른 레이크 수신기에서의 전형적인 지연 매칭을 예시하는 블록도이다.

도 4는 본 발명의 일 실시예에 따른 레이크 수신기에서의 지연 매칭을 위한 전형적인 단계들을 예시하는 흐름도이다.

Claims (10)

1. 신호들을 처리하기 위한 방법으로,

   레이크 수신기에서, 제어 채널 및 데이터 채널 중 적어도 하나 또는 둘 모두와 연관된 지연을, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 상기 수신된 데이터의 개별적인 프로세싱 전에, 보상하는 것을 포함하는 신호 처리 방법.
2. 청구항 1에 있어서, 상기 데이터 채널은 상기 제어 채널과 관련하여 특정 시간 주기 만큼 지연되는 신호 처리 방법.
3. 청구항 1에 있어서, 상기 제어 채널은 공통 파일럿 제어 채널(CPICH)인 신호 처리 방법.
4. 청구항 1에 있어서, 상기 데이터 채널은 전용 물리 채널(DPCH)인 신호 처리 방법.
5. 청구항 1에 있어서, 상기 수신된 데이터를 다운 샘플링(down-sampling)하는 것을 포함하는 신호 처리 방법.
6. 신호들을 처리하기 위한 적어도 하나의 코드 섹션을 갖는 컴퓨터 프로그램을 저장한 기계-판독 스토리지(machine-readable storage)로서, 상기 적어도 하나의 코드 섹션은 기계에 의해 실행되어 상기 기계로 하여금 단계들을 수행하도록 하고, 상기 단계들은,

   레이크 수신기에서, 제어 채널 및 데이터 채널 중 적어도 하나 또는 둘 모두와 연관된 지연을, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 상기 수신된 데이터의 개별적인 프로세싱 전에, 보상하는 것을 포함하는 기계-판독 스토리지.
7. 신호들을 처리하기 위한 시스템으로,

   제어 채널 및 데이터 채널 중 적어도 하나 또는 둘 모두와 연관된 지연에 대해, 상기 데이터 채널에 의해 수신된 데이터의 개별적인 프로세싱 및 상기 제어 채널에 의해 상기 수신된 데이터의 개별적인 프로세싱 전에, 보상을 가능하게 하는 하나 또는 그 이상의 회로들을 레이크 수신기 내에 포함하는 신호 처리 시스템.
8. 청구항 7에 있어서, 상기 데이터 채널은 상기 제어 채널과 관련하여 특정 시간 주기 만큼 지연되는 신호 처리 시스템.
9. 청구항 7에 있어서, 상기 제어 채널은 공통 파일럿 제어 채널(CPICH)인 신호 처리 시스템.
10. 청구항 7에 있어서, 상기 데이터 채널은 전용 물리 채널(DPCH)인 신호 처리 시스템.

Images