KR100895951B1 - 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기 - Google Patents

터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기 Download PDF

Info

Publication number
KR100895951B1
KR100895951B1 KR1020070077787A KR20070077787A KR100895951B1 KR 100895951 B1 KR100895951 B1 KR 100895951B1 KR 1020070077787 A KR1020070077787 A KR 1020070077787A KR 20070077787 A KR20070077787 A KR 20070077787A KR 100895951 B1 KR100895951 B1 KR 100895951B1
Authority
KR
South Korea
Prior art keywords
code
convolutional
value
polynomial
turbo
Prior art date
Application number
KR1020070077787A
Other languages
English (en)
Other versions
KR20090013550A (ko
Inventor
김대선
송홍엽
박원형
이동학
윤재연
유재황
임종태
Original Assignee
에스케이 텔레콤주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이 텔레콤주식회사, 연세대학교 산학협력단 filed Critical 에스케이 텔레콤주식회사
Priority to KR1020070077787A priority Critical patent/KR100895951B1/ko
Publication of KR20090013550A publication Critical patent/KR20090013550A/ko
Application granted granted Critical
Publication of KR100895951B1 publication Critical patent/KR100895951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 터보 부호를 구성하는 구성 부호화기의 길쌈 부호를 최적화하여 부호화 및 복호화 복잡도를 증가시키지 않고 성능을 향상 시키는 터보 부호화기를 위한 최적 길쌈 부호 설계 방법과 이를 이용한 구성 부호화기에 관한 것으로서, a) 설계 하고자 하는 조직형 길쌈 부호의 메모리 크기와 부호율을 임의로 설정하는 단계; b) a) 단계에서 설정된 메모리 크기에서 최적의
Figure 112007056518714-pat00001
(Effective Free Distance) 값을 갖는 연결 다항식의 최고차항 차수를 결정하는 단계; c) 최적의
Figure 112007056518714-pat00002
값을 가지는 복수의 부호 중 어느 하나를 최적의
Figure 112007056518714-pat00003
값을 가지는 부호로 결정하는 단계; 및 d) 최적의
Figure 112007056518714-pat00004
값을 가지는 연결 다항식에 대해서 입력정보 비트열의 일의 개수인
Figure 112007056518714-pat00005
의 작은 값으로부터 순차적으로 각각 최소 무게 값(
Figure 112007056518714-pat00006
)이 최대 값이 되고 최소 무게 값을 가지는 부호어의 개수(
Figure 112007056518714-pat00007
)가 최소 값을 가지는 부호를 최적화시켜 구성 부호화기에 적용될 순환 조직형 길쌈 부호를 설계하는 단계;를 포함하여, 순환 조직형 길쌈 부호 설계 방법으로 설계된 부호화기를 터보 부호의 구성 부호화기로 사용할 경우, 복호기의 복잡도를 전혀 증가시키지 않고도 높은 신호 대 잡음비에서 오류 마루 현상을 억제하여 성능을 향상시킬 수 있다는 효과가 있다.
터보 부호, 순환 조직형 길쌈 부호

Description

터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한 구성 부호화기{Design of Optimum Convolutional Codes for Turbo Codes, and Codes Apparatus Using the Same}
본 발명은 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한 구성 부호화기에 관한 것으로서, 보다 상세하게는 터보 부호를 구성하는 구성 부화기의 길쌈 부호를 최적화하여 부호화 및 복호화 복잡도를 증가시키지 않고 성능을 향상 시키는 터보 부호화기를 위한 최적 길쌈 부호 설계 방법과 이를 이용한 구성 부호화기에 관한 것이다.
터보 부호화기는 두 개의 순환 조직형 길쌈 부호(Recursive Systematic Convolutional Code)가 인터리버를 사이에 두고 병렬로 연접하여 구성되어 있으며, 복호기는 두 개의 복호기가 직렬로 연접되어 두 개의 복호기 사이에 정보를 송수신하면서 확률적 반복 복호화 알고리즘을 이용하여 섀넌 용량의 한계 (Shannon Limit)에 근접한 성능을 발휘한다.
도 1은 일반적인 터보 부호화기의 구성을 나타내는 도면이다.
도시하는 것과 같이, 터보 부호화기는 두 개의 순환 조직형 길쌈 부호가 병렬로 연결되어 있어, 입력 비트 열이 첫 번째 구성 부호화기(10)로 입력되면, 조직적 형태로 인하여 입력 비트 열과 시프트 레지스터를 통과한 패러티 비트 열이 출력된다. 입력 비트 열은 인터리버(30)를 통과함에 따라 입력 순서가 변경되어 두 번째 부호화기(20)로 입력된다. 이 때, 입력 비트 열은 첫 번째 부호화기(10)에서 이미 출력하였으므로 시프트 레지스터를 통과한 패러티 비트 열만 출력한다.
도 2는 일반적인 순환 조직형 길쌈 구성 부호화기 구성의 일 예를 나타내는 구성으로서, 부호율이 1/2인 순환 조직형 길쌈 구성 부호화기를 예로 들어 설명하기로 한다.
도시하는 것과 같이, 구성 부호화기는 순환 구조를 가지고 있는데, 이는 인터리버의 성능을 높여 주는 역할을 한다.
순환 조직형 길쌈 구성 부호화기의 발생 다항식은 수학식 1과 같다.
Figure 112007056518714-pat00008
여기에서,
Figure 112007056518714-pat00009
는 귀환 연결 다항식(Feedback Connection Polynomial)이며,
Figure 112007056518714-pat00010
은 피드포워드 연결 다항식(Feedforward Connection Polynomial)이다.
도 2의 경우, 귀환 연결 다항식은
Figure 112007056518714-pat00011
이며, 피드포워드 연결 다항식은
Figure 112007056518714-pat00012
이다. 다항식 중 가장 큰 최고 차 항의 차수가 해당 구성 부호화기가 사용하는 메모리의 크기가 된다.
구성 부호화기의 발생 다항식이 시간에 따라 변한다면 이를 시변 (time-variant) 부호화기라고 한다.
예를 들어, 시간이
Figure 112007056518714-pat00013
일 때 시변 부호화기의 발생 다항식을
Figure 112007056518714-pat00014
라고 가정하고, 시변 부호화기가 모든
Figure 112007056518714-pat00015
에 대하여
Figure 112007056518714-pat00016
를 만족하는
Figure 112007056518714-pat00017
가 존재 한다면, 이 부호화기를 주기
Figure 112007056518714-pat00018
를 가지는 시변 부호화기라고 한다. 여기에서,
Figure 112007056518714-pat00019
가
Figure 112007056518714-pat00020
이면 수학식 1과 같은 시 불변 부호화기가 된다.
Figure 112007056518714-pat00021
는 입력 정보 비트열의 일의 개수가
Figure 112007056518714-pat00022
일 때 출력 부호열 중 가장 작은 무게 값이라고 정의하고,
Figure 112007056518714-pat00023
는 구성 부호의 연결 다항식이 주기
Figure 112007056518714-pat00024
를 가지고 변경될 때
Figure 112007056518714-pat00025
를 가지는 부호어의 평균 개수라고 정의한다. 입력 정보 비트열의 일의 개수가 2일 경우 발생하는 출력 부호어 중 가장 작은 무게 값을
Figure 112007056518714-pat00026
(Effective Free Distance)라고 하는데, 이는 터보 부호의 성능에 영향을 주는 중요한 요소이다. 또한, 전체 출력 부호어 중 가장 작은 무게 값을
Figure 112007056518714-pat00027
(Free Distance)라 정의 한 다.
[문헌 1] A Search for Good Convolutional Codes to be Used in the Construction of Turbo Codes : S. Benedetto, R. Garello, and G. Montorosi, Sept. 1998, IEEE Transaction on communications, 1101~1105쪽
[문헌 2] Combined Turbo Codes and Interleaver Design : J. Yuan, B. Vucetic, and W. Feng, April 1999, IEEE Transaction on communications, 484~487쪽
[문헌 3] Time-Varying Turbo Codes : Fan Jiang, M. R. Becker, and L. C. Perez, Aug. 2004, IEEE Communications letters, 529~531쪽
한편, 문헌 1은 구성 길쌈 부호를 설계 하는 데에 있어서,
Figure 112007056518714-pat00028
가
Figure 112007056518714-pat00029
로부터
Figure 112007056518714-pat00030
까지
Figure 112007056518714-pat00031
가 큰 값을 가지고
Figure 112007056518714-pat00032
는 작은 값을 가지도록 순차적으로 최적화하여 구성 부호를 설계하는 방법이 기재되어 있다.
또한, 문헌 2는 낮은 신호 대 잡음 비에서 비트 오류율을 최소화 하는 부호를 설계하는 방법을 제안하고 있다.
터보 부호는 선형 블록 부호의 하나의 형태라고 볼 수 있기 때문에, 모든 부호어의 해밍 거리(Hamming Distance) 특성을 분석함으로써 성능을 예측할 수 있다. 최대 우도(Maximum Likelihood) 복호를 가정하였을 경우, 비트 오류율은 수학 식 2와 같다.
Figure 112007056518714-pat00033
여기에서,
Figure 112007056518714-pat00034
는 거리,
Figure 112007056518714-pat00035
은 부호율,
Figure 112007056518714-pat00036
는 가우시안(Gaussian) 분포를 갖는 잡음이 존재할 때 오류율을 계산하는 양을 의미한다. 상기,
Figure 112007056518714-pat00037
는 무게
Figure 112007056518714-pat00038
를 가진 부호어들이 비트 오류율에 영향을 결정하는 오류계수로서, 문헌 2에서는 이 값을 최소화하는 부호 설계 방법을 제안하고 있다.
터보 부호의 경우, 길쌈 부호 구성 부호화기의 메모리 크기가 4보다 커지는 경우 작은 신호 대 잡음 비에서 성능이 점점 더 열화 되는데, 이를 보안하기 위하여 BN-LD(Big Numerator Little Denominator) 부호가 제안되었으며, 문헌 3 (Time-Varying Turbo Codes, IEEE Communications letters)에서는 가장 큰
Figure 112007056518714-pat00039
를 가지는 부호와 BN-LD 부호를 매 시간 타임마다 번갈아 가며 부호화 하는 방법을 제안하고 있다.
연결 다항식 메모리 크기 (m) 주기 (T) 비 고
Figure 112007056518714-pat00040
Figure 112007056518714-pat00041
부호 1 23 37 4 1 문헌 1
부호 2 37 21 4 1 문헌 2
부호 3 7 143 6 2 문헌 3
117 155
부호 4 21 37 4 1 Berrou
표 1의 부호 1 내지 부호 3은 앞에서 언급한 종래 기술(문헌 1 ~ 3)에서 제안한 부호화기의 요소들을 나타낸 것이고, 부호 4는 Berrou 등이 터보 부호를 처음 발표 할 때 제안한 부호화기 요소이다. 여기에서, 연결 다항식은 8진수 형태로 표현하였으며, 가장 낮은 차수 비트가 오른쪽에 오도록 하였다.
도 3은 종래의 AWGN 채널에서의 FER 성능 그래프를 나타내는 도면으로, 표 1에 나온 부호들을 구성 부호로 사용하고 전체 부호율을 1/3, 인터리버의 블록 길이를 1000, s가 20인 S-랜덤 인터리버 (Semi-Random Interleaver)를 적용하는 경우, AWGN(Additive White Gaussian Noise) 채널에서의 FER(Frame Error Rate) 성능 그래프를 나타내는 것이다.
여기에서, S-랜덤 인터리버는 이전 구성 부호화기의 입력 심볼들 중 특정 s값 보다 적게 떨어져 있는 입력 심볼들이 인터리버를 통과하여 순서가 뒤섞인 후, 이후 구성 인터리버의 입력에서는 특정 s값 보다 더 크게 떨어지도록 하면서 랜덤하게 설계한 인터리버이다.
도 3은 s값이 20인 S-랜덤 인터리버 10개를 설계하여 설계된 10개의 인터리버에 대하여 평균 성능을 구한 그래프를 나타내는 것인 데, 상세히 살펴보면, 문헌 1(도 3의 부호 1)은 전체적으로 우수한 성능을 나타내고 있으며, 문헌 2(도 3의 부호 2)와 문헌 3(도 3의 부호 3)은 FER 성능 곡선에서 문헌 1에 비해 상대적으로 낮은 신호 대 잡음 비에서 낙수 지역이 나타나 좋은 성능을 보여 주고 있다. 상기, 낙수(Waterfall) 지역은 터보 부호의 성능 곡선에서 신호 대 잡음비가 증가함에 따라 성능이 급격하게 좋아지는 지역을 의미한다.
그러나, 문헌 2와 문헌 3은 FER 성능 곡선에서 오류 마루(Error Floor) 현상이 빨리 일어나며, 문헌 1은 메모리 크기가 4보다 낮은 신호 대 잡음 비에서 성능이 더 열화 되는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 터보 부호화기를 구성하고 있는 순환 조직형 길쌈 부호 설계 시, 모든 메모리 크기에서 최적화된 성능을 제공하는 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한 구성 부호화기를 제공하는데 그 기술적 과제가 있다.
또한, 본 발명은 메모리 크기가 증가하여도 터보 부호의 성능이 열화 되지 않는 순환 조직형 길쌈 부호를 설계하는 데 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 두 개의 순환 조직형 길쌈 부호를 인터리버를 사이에 두고 병렬로 연접하여 데이터를 전송하는 터보 부호를 위한 최적 길쌈 부호 설계 방법으로서,
a) 설계 하고자 하는 조직형 길쌈 부호의 메모리 크기와 부호율을 임의로 설정하는 단계; b) 상기 a) 단계에서 설정된 메모리 크기에서 최적의
Figure 112007056518714-pat00042
(Effective Free Distance) 값을 갖는 연결 다항식의 최고차항 차수를 결정하는 단계; c) 최적의
Figure 112007056518714-pat00043
값을 가지는 복수의 부호 중 어느 하나를 최적의
Figure 112007056518714-pat00044
값으로 결정하는 단계; 및 d) 최적의
Figure 112007056518714-pat00045
값을 가지는 연결 다항식에 대해서 입력정보 비트열의 일의 개수인
Figure 112007056518714-pat00046
의 작은 값으로부터 순차적으로 각각 최소 무게 값(
Figure 112007056518714-pat00047
) 이 최대 값이 되고 최소 무게 값을 가지는 부호어의 개수(
Figure 112007056518714-pat00048
)가 최소 값을 가지는 부호를 최적화시켜 구성 부호화기에 적용될 순환 조직형 길쌈 부호를 설계하는 단계;를 포함한다.
바람직하게는, 상기 c) 단계는, 해당 터보 부호에 대해 임의로 설정된 목표 성능에 따라 최적의
Figure 112007056518714-pat00049
를 결정하는 단계;인 것을 특징으로 한다.
또한, 상기 연결 다항식이 시 불변일 경우, 연결 다항식의 최고차항의 차수를 결정 할 때, 피드 포워드 연결 다항식과 귀환 연결 다항식이 서로 소이며, 피드포워드 연결 다항식의 차수는 구성 부호화기의 메모리 크기에 따라 결정하고, 귀환 연결 다항식의 차수는 최적의
Figure 112007056518714-pat00050
값을 가지도록 하는 것이 바람직하다.
이에 더하여, 상기 부호율이 1/2일 경우, 귀환 연결 다항식을 원시 다항식으로 적용하는 것이 바람직하다.
여기서, 상기 연결 다항식이 시 변일 경우, 연결 다항식의 최고차항의 차수를 결정할 때, 주기 T에 대해 첫 시간에서는 피드 포워드 연결 다항식과 귀환 연결 다항식이 서로 소이며, 피드 포워드 연결 다항식들의 차수는 구성 부호화기의 메모리에 따라 결정하고, 귀환 연결 다항식들의 차수는 최적의
Figure 112007056518714-pat00051
값을 가지도록 하는 것이 바람직하다.
또한, 상기 부호율이 1/2일 경우, 첫 시간귀환 연결 다항식을 원시 다항식으로 적용하는 것이 바람직하다.
또한, 상기 부호율이 1/2이며 메모리 크기가 4이상일 경우,
최적의
Figure 112007056518714-pat00052
를 12로 하고
Figure 112007056518714-pat00053
를 7로 설계하는 것이 바람직하다.
다른 본 발명은 두 개의 순환 조직형 길쌈 부호를 인터리버를 사이에 두고 병렬로 연접하여 데이터를 전송하는 터보 부호를 위한 최적 길쌈 부호 설계 방법으로 설계하는 구성 부호화기로서,
상기 구성 부호화기의 부호어는,
a) 설계 하고자 하는 조직형 길쌈 부호의 메모리 크기와 부호율을 임의로 설정하는 단계; b) 상기 a) 단계에서 설정된 메모리 크기에서 최적의
Figure 112007056518714-pat00054
(Effective Free Distance) 값을 갖는 연결 다항식의 최고차항 차수를 결정하는 단계; c) 최적의
Figure 112007056518714-pat00055
값을 가지는 복수의 부호 중 어느 하나를 최적의
Figure 112007056518714-pat00056
값으로 결정하는 단계; 및 d) 최적의
Figure 112007056518714-pat00057
값을 가지는 연결 다항식에 대해서 입력정보 비트열의 일의 개수인
Figure 112007056518714-pat00058
의 작은 값으로부터 순차적으로 각각 최소 무게 값(
Figure 112007056518714-pat00059
)이 최대 값이 되고 최소 무게 값을 가지는 부호어의 개수(
Figure 112007056518714-pat00060
)가 최소 값을 가지는 부호를 최적화시켜 구성 부호화기에 적용될 순환 조직형 길쌈 부호를 설계하는 단계;를 통해 설계되는 것이 바람직하다.
상술한 바와 같이 본 발명의 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한 구성 부호화기는 순환 조직형 길쌈 부호 설계 방법으로 설계된 부호화 기를 터보 부호의 구성 부호화기로 사용할 경우, 복호기의 복잡도를 전혀 증가시키지 않고도 높은 신호 대 잡음비에서 오류 마루 현상을 억제하여 성능을 향상시킬 수 있다는 효과가 있다.
또한, 본 발명은 구성 부호화기의 메모리 크기가 증가하여도 터보 부호의 성능이 열화 되지 않는다는 장점이 있다.
본 발명에서 개시하는 길쌈 부호 설계는 순환 조직형 길쌈 부호 설계를 의미한다.
또한, 본 발명에 개시하는 터보 부호는 터보 부호화기와 동일한 의미로, 설명의 편의를 위해 터보 부호 또는 터보 부호화기로 기재하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
본 발명의 순환 조직형 길쌈 부호 설계 방법을 대략적으로 설명하면, 부호 설계 장치(도시하지 않음)는 설계하고자 하는 부호화기의 메모리 크기
Figure 112007056518714-pat00061
과 부호율
Figure 112007056518714-pat00062
을 설정한 후, 해당 메모리 크기에서 최적의
Figure 112007056518714-pat00063
(Effective Free Distance)를 가지는 연결 다항식의 차수를 결정한다.
이후, 부호 설계 장치는 결정된 차수를 갖는 연결 다항식 중에서 임의로 설정된 목표 성능에 따라 최적의
Figure 112007056518714-pat00064
(Free Distance) 값을 정한 후, 결정된 조건을 만족하는 연결 다항식을 선택하여 부화하기를 설계한다.
여기에서, 부호 설계 장치는 상기 조건을 만족하는 다항식 중에서 적은 입력 무게 값 (
Figure 112007056518714-pat00065
)부터 부호어의 무게 값 (
Figure 112007056518714-pat00066
)이 크고
Figure 112007056518714-pat00067
가 작은 연결 다항식을 선택하여 부호화기에 적용될 순환 조직형 길쌈 부호를 설계한다. 상기,
Figure 112007056518714-pat00068
는 구성 부호의 연결 다항식이 주기
Figure 112007056518714-pat00069
를 가지고 변경될 때
Figure 112007056518714-pat00070
를 가지는 부호어의 평균 개수라고 정의한다.
상기, 순환 조직형 길쌈 부호는 일정한 주기를 가지고 연결 다항식을 바꾸는 시변 부호화기 형태로 변형할 수 있다.
한편, 터보 부호를 구성하고 있는 순환 조직형 길쌈 부호를 구성하는 데에 있어서 입력 비트열의 무게가 2일 때의
Figure 112007056518714-pat00071
는 터보 부호의 성능에 중요한 역할을 하는 요소이다. 도 2의 순환 조직형 길쌈 부호의 메모리 크기는 2이며
Figure 112007056518714-pat00072
는 6이다. 순환 조직형 길쌈 부호의 귀환 연결 다항식이 원시 다항식(primitive polynomial)이면, 메모리의 크기가 m이고, 입력 비트열의 무게가 2이며 두 비트가
Figure 112007056518714-pat00073
만큼 떨어져 있을 때 출력 부호열이 무게가 최대
Figure 112007056518714-pat00074
가 된다.
도 4와 도 5는 순환 조직형 길쌈 부호의 메모리 크기가 3인 경우, 터보 부호의 확장 정합 그래프(extended matching graph)로 노드
Figure 112007056518714-pat00075
(
Figure 112007056518714-pat00076
)와 노드
Figure 112007056518714-pat00077
는 각각 도 1의 첫 번째와 두 번째의 구성 순환 조직형 길쌈 부호에서
Figure 112007056518714-pat00078
번째 비트 입력 시 메모리 상태를 의미한다.
노드
Figure 112007056518714-pat00079
와 노드
Figure 112007056518714-pat00080
의 연결 선은 인터리버에 의해 정의되는 연결 구조를 의미하며, 노드
Figure 112007056518714-pat00081
에서 노드
Figure 112007056518714-pat00082
(
Figure 112007056518714-pat00083
)의 연결 선 또는 노드
Figure 112007056518714-pat00084
에서 노드
Figure 112007056518714-pat00085
의 연결 선은 무게 2인 입력 패턴으로 인해 각각 첫 번째와 두 번째의 순환 조직형 길쌈 부호의 메모리 상태가 0인 상태에서 벗어났다가 다시 0 상태로 돌아 오는 오류 사건(error event)을 의미한다(
Figure 112007056518714-pat00086
).
도 4는 입력 비트열의 무게가 2인 경우, 도 5는 입력 비트열의 무게가 4인 경우 입력 비트 열이 인터리버에 의해 순서가 섞인 후 다음 부호화기에서 1의 위치에 따라 발생 할 수 있는 다양한 경우 중 특별한 경우를 보여주고 있다.
도 4와 같이 첫 번째 구성 부호화기(10)에서 상대적인 일의 위치가
Figure 112007056518714-pat00087
만큼 떨어졌고 인터리버에 의해 순서가 바뀐 후에 두 번째 구성 부호화기(20)에서 일의 위치가
Figure 112007056518714-pat00088
만큼 떨어져 있을 때 전체 터보 부호의 부호어의 거리를 작게 만들며 오류 마루 현상의 원인이 된다.
이러한 현상은 하나의 일의 쌍에 의해서만 발생하는 것이 아니라 도 5와 같이 둘 이상의 일의 쌍이 결합하여 발생하기도 한다. 이러한 현상을 억제 하기 위해서는
Figure 112007056518714-pat00089
가 큰 값을 사용해야 한다.
하지만 구성 순환 조직형 부호화기의 메모리 크기가 5이상 증가 하게 되면, 최대
Figure 112007056518714-pat00090
가 매우 큰 값을 가지게 되며 메모리 크기가 6인 경우, 최대
Figure 112007056518714-pat00091
는 36이 되어 도 4와 도 5와 같은 형태로 발생할 수 있는 부호어의 무게가 터보 부호 의 최소 거리보다 훨씬 큰 값을 가지게 되고 터보 부호의 성능에 큰 영향을 주지 못한다. 이 때에는 오히려 구성 순환 조직형 부호화기의
Figure 112007056518714-pat00092
나 입력 무게가 작은 경우에 대한
Figure 112007056518714-pat00093
나
Figure 112007056518714-pat00094
가 더 큰 영향을 주게 된다.
또한, 터보 복호기는 두 개의 복호기가 서로 APP(A Posteriori Probability)값을 주고 받으며 반복 복호를 실시하게 되는데 메모리 크기가 증가함에 따라 서로 주고 받는 APP 값이 적어지게 되어 터보 부호의 성능을 열화 시킨다.
이를 해결하기 위하여 메모리 크기가 증가하는 경우, 수학식 2에서 피드포워드 연결 다항식
Figure 112007056518714-pat00095
의 최고차항 차수를 메모리 크기로 고정시키고 귀환 연결 다항식
Figure 112007056518714-pat00096
의 최고차항 차수를 변화시켜 가며 최적의 값을 가지는 부호를 구성 할 수 있다.
또한, 연결 다항식을 일정 주기를 가지고 바꾸어 가며 부호를 설계 할 수 있다. 메모리 크기가 6인 경우
Figure 112007056518714-pat00097
의 최고차항 차수에 따라 최대
Figure 112007056518714-pat00098
값을 가지는 부호들이 표 2에 나열 되어 있다.
도 6은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 일 예를 나타내는 도면으로, 표 2에 나온 부호들을 구성 부호로 사용하고, 전체 부호율 1/3, 인터리버의 블록 길이 1000인 S-랜덤 인터리버(semi-random interleaver) 10개에 대하여 AWGN(additive white Gaussian noise) 채널에서의 FER(frame error rate) 성능 그래프이다. 여기에서, 부호 1은 문헌 1에서 제안한 부호이다.
도 6에서 도시하는 것과 같이, 부호 6이 가장 좋은 성능을 보여주고 있으며 이 때의
Figure 112007056518714-pat00099
값이 12를 가지고 있다. 구성 순환 조직형 길쌈 부호의 메모리 크기가 5인 경우도 같은 결과 값을 보여 준다. 이로부터 부호율이 1/2인 경우 최적의
Figure 112007056518714-pat00100
값이 12라는 것을 알 수 있다.
연결 다항식 주기 (T)
Figure 112007056518714-pat00101
Figure 112007056518714-pat00102
Figure 112007056518714-pat00103
Figure 112007056518714-pat00104
Figure 112007056518714-pat00105
 차수
Figure 112007056518714-pat00106
 차수
부호 1 147 6 115 6 1 36 1 9 2
부호 2 45 5 173 6 1 23 1 9 2
부호 3 171 6 153 6 2 22 1 8 1
53 5 105 6
부호 4 31 4 165 6 1 14 1 8 3
부호 5 133 6 165 6 2 21 1 9 7/2
35 4 145 6
부호 6 13 3 157 6 1 12 1 7 1
부호 7 163 6 175 6 2 15 1 8 1
13 3 105 6
도 7은 본 발명에 의한 최적 길쌈 부호 설계 방법을 설명하기 위한 흐름도이다.
먼저, 부호 설계 장치(도시하지 않음)는 적용될 구성 부호화기의 순환 조직형 길쌈 부호를 설계하기 위해서 임의로 초기값을 설정한다(S101). 상기 초기값은 구성 순환 조직형 길쌈 부호의 부호율과 메모리 크기(
Figure 112007056518714-pat00107
)를 포함한다(S101).
이어서, 부호 설계 장치는 단계 S101에서 설정된 메모리 크기에서 최적의
Figure 112007056518714-pat00108
를 갖는 연결 다항식의 최고차항 차수를 결정한다(S103). 수학식 1에서 피드포워드 연결 다항식
Figure 112007056518714-pat00109
의 최고차항 차수는
Figure 112007056518714-pat00110
으로, 즉 메모리 크기를 의미한다.
보다 상세히 설명하면, 설계 하고자 하는 순환 조직형 길쌈 부호의 연결 다항식이 시 불변일 경우, 부호 설계 장치는 귀환 연결 다항식
Figure 112007056518714-pat00111
의 최고차항 차수를
Figure 112007056518714-pat00112
과 같거나 작게 설정 하고
Figure 112007056518714-pat00113
값을 조사하며, 조사된
Figure 112007056518714-pat00114
값이 최적의
Figure 112007056518714-pat00115
값보다 큰 경우, 귀환 연결 다항식
Figure 112007056518714-pat00116
의 최고차항 차수를 순차적으로 작게 적용하면서 연결 다항식의 차수에서 최적의
Figure 112007056518714-pat00117
값을 가지도록 한다.
여기에서, 피드포워드 연결 다항식
Figure 112007056518714-pat00118
과 귀환 연결 다항식
Figure 112007056518714-pat00119
는 서로 소(relatively prime) 조건을 만족해야 한다.
만약, 순환 조직형 길쌈 부호의 연결 다항식이 일정 주기를 가지고 시간에 따라 변하는 시 변인 경우, 부호 설계 장치는 시 불변 설계 방식과 같이 모든 주기에 대하여 귀환 연결 다항식
Figure 112007056518714-pat00120
의 최고차항 차수를 같이 변화 시키거나, 또는 주기 T에서 첫 번째 시간에 대한 귀환 연결 다항식
Figure 112007056518714-pat00121
의 최고차항 차수는
Figure 112007056518714-pat00122
의 최고차항 차수와 동일하게 설정하고 두 번째 이후의 귀환 연결 다항식의
Figure 112007056518714-pat00123
의 최고차항 차수를 변화 시킨다.
연결 다항식이 시 변인 경우의 두 번째 방식에서, 첫 번째 시간에 대하여 피드포워드 연결 다항식
Figure 112007056518714-pat00124
과 귀환 연결 다항식
Figure 112007056518714-pat00125
은 서로 소여야 하고, 두 번째 시간부터는 꼭 서로 소일 필요는 없다는 조건을 만족해야 한다.
부호 설계 장치는 최적의
Figure 112007056518714-pat00126
값을 가지는 복수의 부호 중 어느 하나를 최적의
Figure 112007056518714-pat00127
값으로 정한다(S105).
이 때, 최적의
Figure 112007056518714-pat00128
값은 해당 터보 부호에 대해 임의로 설정된 목표 성능에 따라 달라 질 수 있다. 이는, 큰
Figure 112007056518714-pat00129
값은 높은 신호 대 잡음비에서 좋은 성능을 보여주지만, 메모리 크기가 큰 경우 터보 복호기에서 구성 복호기가 주고 받는 APP(A Posteriori Probability)값이 적어지게 되어 낮은 신호 대 잡음비에서 터보 부호의 성능을 열화 시킬 수 있기 때문이다.
이후, 부호 설계 장치는 최적의
Figure 112007056518714-pat00130
값을 가지는 연결 다항식에 대해서 입력정보 비트열의 일의 개수인
Figure 112007056518714-pat00131
(3 ~6)의 작은 값으로부터 순차적으로 각각 최소 무게 값(
Figure 112007056518714-pat00132
)과 최소 무게 값을 가지는 부호어의 개수(
Figure 112007056518714-pat00133
)를 최적화시켜 구성 부호화기에 적용될 순환 조직형 길쌈 부호를 설계한다(S107).
예를 들어, 순환 조직형 길쌈 부호의 부호율이 1/2이고 메모리 크기가 4보다 작은 경우, 최대
Figure 112007056518714-pat00134
값이 12보다 작기 때문에, 최적의
Figure 112007056518714-pat00135
는 최대
Figure 112007056518714-pat00136
값이 되며, 4보다 크거나 같은 경우 12가 된다.
단계 S107에서, 귀환 연결 다항식
Figure 112007056518714-pat00137
를 원시 다항식(primitive polynomial)으로 할 경우 더 좋은 성능을 얻을 수 있다.
이후, 부호 설계 장치는 설계된 후보 부호들을 기 설정된 조건에 따라 검증 절차를 수행한다(S109). 여기에서, 부호 설계 장치는 컴퓨터 모의 실험 등을 통해 검증 절차를 수행한다.
이하에서는, 도 8 내지 도 11을 참조하여, 본 발명에 의해 설계된 순환 조직형 길쌈 부호의 성능에 대해 설명하기로 한다.
도 8은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 다른 예를 나타내는 도면이다.
도 8은 표 3에 나온 부호들을 구성 부호로 사용하고, 전체 부호율은 1/3이며, 인터리버의 블록 길이가 1000인 S-랜덤 인터리버 (semi-random interleaver) 10개에 대하여 AWGN(additive white Gaussian noise) 채널에서의 FER(frame error rate) 성능 그래프이다.
연결 다항식 주기 (T)
Figure 112007056518714-pat00138
Figure 112007056518714-pat00139
Figure 112007056518714-pat00140
Figure 112007056518714-pat00141
Figure 112007056518714-pat00142
 차수
Figure 112007056518714-pat00143
 차수
부호 1 23 4 37 4 1 12 1 7 2
부호 2 23 4 35 4 1 12 1 6 1
표 3은 메모리 크기가 4인 경우, 본 발명의 순환 조직형 길쌈 부호 설계 방법으로 설계한 부호 1와 문헌 1에서 제안한 부호 2를 비교하여 나타내는 것이다.
도시하는 것과 같이, 본 발명에서 설계한 부호는 문헌 1에서 제안된 부호 2와 비교하면
Figure 112007056518714-pat00144
는 12로 같은 값을 가지고 있으나,
Figure 112007056518714-pat00145
는 7로 더 큰 값을 가지고 있다.
도 8에서 도시하는 것과 같이, 본 발명에서 설계한 부호 1은 1.2 dB까지는 부호 2와 비슷한 성능을 보여주고 있지만 그 이상에서 오류 마루 현상이 일어 나지 않고 더 좋은 성능을 보여 주고 있다. 여기에서, 오류 마루 현상은 더 이상 성능이 향상되지 않고 성능곡선이 수평을 이루는 현상을 의미한다.
도 9는 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 또 다른 예를 나타내는 도면이다.
도 9는 표 4에 나온 부호들을 구성 부호로 사용하고, 전체 부호율은 1/3이며, 인터리버의 블록 길이가 1000인 S-랜덤 인터리버 (semi-random interleaver) 10개에 대하여 AWGN(additive white Gaussian noise) 채널에서의 FER(frame error rate) 성능 그래프이다.
연결 다항식 주기 (T)
Figure 112007056518714-pat00146
Figure 112007056518714-pat00147
Figure 112007056518714-pat00148
Figure 112007056518714-pat00149
Figure 112007056518714-pat00150
 차수
Figure 112007056518714-pat00151
 차수
부호 1 23 4 55 5 1 12 1 7 2
부호 2 45 5 57 5 2 12 1/2 8 3
33 4 77 5
부호 3 67 5 45 5 1 20 1 8 3
표 4는 메모리 크기가 5인 경우, 본 발명의 순환 조직형 길쌈 부호 설계 방법으로 설계한 부호 1과 부호 2 그리고 문헌 1에서 제안한 부호 3을 비교하여 나타낸 것이다.
본 발명에서 설계한 부호는 문헌 1에서 제안된 부호 2와 비교하면
Figure 112007056518714-pat00152
는 8로 같은 값을 가지거나 7로 작지만,
Figure 112007056518714-pat00153
가 12인 것을 확인할 수 있다.
도 9에서 도시하는 것과 같이, 본 발명에서 설계한 부호 1은 전체적으로 더 좋은 성능을 보여주고 있으며, 부호 2 또한 문헌 1에서 제안한 부호 보다 더 좋은 성능을 보여 주고 있다.
연결 다항식 주기 (T)
Figure 112007056518714-pat00154
Figure 112007056518714-pat00155
Figure 112007056518714-pat00156
Figure 112007056518714-pat00157
Figure 112007056518714-pat00158
 차수
Figure 112007056518714-pat00159
 차수
부호 1 23 4 107 5 1 12 1 7 1
부호 2 147 6 115 6 1 36 1 9 2
표 5는 메모리 크기가 6인 경우 본 발명의 순환 조직형 길쌈 부호 설계 방법으로 설계한 부호 1과 문헌 1에서 제안한 부호 2을 비교한 것이다.
본 발명에서 설계한 부호는
Figure 112007056518714-pat00160
는 7,
Figure 112007056518714-pat00161
는 12로 문헌 1에서 제안한 부호 2보다 더 작은 값을 가지고 있다.
도 10은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 또 다른 예를 나타내는 도면으로, 표 5에 나온 부호들의 성능 곡선을 나타낸다.
도시하는 것과 같이, 본 발명에서 설계한 부호 1은 전체적으로 문헌 1에서 제안한 부호 보다 더 좋은 성능을 보여준다.
도 11은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 또 다른 예를 나타내는 도면으로, 본 발명에서 제안하는 부호들의 성능 곡선을 나타낸다.
도시하는 것과 같이, 본 발명의 순환 조직형 길쌈 부호 설계 방법으로 설계한 부호는 종래의 설계 방법과 비교하여 더 좋은 성능을 가지고 있으며, 메모리 크기가 증가함에 따라 더 좋은 성능이 나타남을 확인할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상과 같이, 본 발명에 따른 최적 길쌈 부호 설계 방법은, 순환 조직형 길쌈 부호 설계 방법으로 설계된 부호화기를 터보 부호의 구성 부호화기로 사용하여, 복호기의 복잡도를 전혀 증가시키지 않고도 높은 신호 대 잡음비에서 오류 마루 현상을 억제하여 성능을 향상시킬 필요성이 높은 구성에 적합하다.
도 1은 일반적인 터보 부호화기의 구성을 나타내는 도면,
도 2는 일반적인 순환 조직형 길쌈 구성 부호화기 구성의 일 예를 나타내는 도면,
도 3은 종래의 AWGN 채널에서의 FER 성능 그래프를 나타내는 도면,
도 4는 터보 부호의 실시 예에 따른 도2의 순환 조직형 길쌈 부호로 도1의 터보 부호화기를 구성한 경우의 확장 정합 그래프의 일 예를 나타내는 도면,
도 5는 터보 부호의 실시 예에 따른 도2의 순환 조직형 길쌈 부호로 도1의 터보 부호화기를 구성한 경우의 확장 정합 그래프의 다른 예를 나타내는 도면,
도 6은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 일 예를 나타내는 도면,
도 7은 본 발명에 의한 최적 길쌈 부호 설계 방법을 설명하기 위한 흐름도,
도 8은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 다른 예를 나타내는 도면,
도 9는 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 또 다른 예를 나타내는 도면,
도 10은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 또 다른 예를 나타내는 도면,
도 11은 본 발명에 의한 AWGN 채널에서의 FER 성능 그래프의 또 다른 예를 나타내는 도면이다.

Claims (8)

  1. 두 개의 순환 조직형 길쌈 부호를 인터리버를 사이에 두고 병렬로 연접하여 데이터를 전송하는 터보 부호를 위한 최적 길쌈 부호 설계 방법으로서,
    (a) 설계 하고자 하는 조직형 길쌈 부호의 메모리 크기와 부호율을 임의로 설정하는 단계;
    (b) 상기 설정된 메모리 크기에서 특정
    Figure 112008086475361-pat00162
    (Effective Free Distance) 값을 갖는 연결 다항식의 최고차항 차수를 결정하는 단계;
    (c) 상기 특정
    Figure 112008086475361-pat00163
    값을 가지는 복수의 부호 중 어느 하나를 특정
    Figure 112008086475361-pat00164
    값으로 결정하는 단계; 및
    (d) 상기 특정
    Figure 112008086475361-pat00165
    값을 가지는 연결 다항식에 대해서 입력정보 비트열의 일의 개수인
    Figure 112008086475361-pat00166
    의 작은 값으로부터 순차적으로 각각 최소 무게 값(
    Figure 112008086475361-pat00167
    )이 최대 값이 되고 최소 무게 값을 가지는 부호어의 개수(
    Figure 112008086475361-pat00168
    )가 최소 값을 가지는 부호를 구성 부호화기에 적용될 순환 조직형 길쌈 부호로 설계하는 단계;
    를 포함하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  2. 제 1 항에 있어서,
    상기 (c) 단계는, 해당 터보 부호에 대해 임의로 설정된 목표 성능에 따라 상기 특정
    Figure 112008086475361-pat00169
    값을 결정하는 것을 특징으로 하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  3. 제 1 항에 있어서,
    상기 (d)에서 상기 연결 다항식이 시 불변일 경우, 상기 연결 다항식의 최고차항의 차수를 결정할 때, 피드 포워드 연결 다항식과 귀환 연결 다항식이 서로 소이며, 피드포워드 연결 다항식의 차수는 상기 구성 부호화기의 메모리 크기에 따라 결정하고, 상기 귀환 연결 다항식의 차수는 상기 특정
    Figure 112008086475361-pat00170
    값을 가지는 것을 특징으로 하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  4. 제 3 항에 있어서,
    상기 (d) 단계는 부호율이 1/2일 경우, 상기 귀환 연결 다항식을 원시 다항식으로 적용하는 것을 특징으로 하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  5. 제 1 항에 있어서,
    상기 (d) 단계에서 상기 연결 다항식이 시 변일 경우, 상기 연결 다항식의 최고차항의 차수를 결정할 때, 주기 T에 대해 첫 시간에서는 피드 포워드 연결 다항식과 귀환 연결 다항식이 서로 소이며, 상기 피드 포워드 연결 다항식들의 차수는 상기 구성 부호화기의 메모리에 따라 결정하고, 상기 귀환 연결 다항식들의 차수는 상기 특정
    Figure 112008086475361-pat00171
    값을 가지는 것을 특징으로 하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  6. 제 5 항에 있어서,
    상기 (d) 단계는 부호율이 1/2일 경우, 첫 시간귀환 연결 다항식을 원시 다항식으로 적용하는 것을 특징으로 하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    부호율이 1/2이며 메모리 크기가 4 이상일 경우, 상기 특정
    Figure 112008086475361-pat00172
    를 12로 하고 상기 특정
    Figure 112008086475361-pat00173
    를 7로 설계하는 것을 특징으로 하는 터보 부호를 위한 최적 길쌈 부호 설계 방법.
  8. 두 개의 순환 조직형 길쌈 부호를 인터리버를 사이에 두고 병렬로 연접하여 데이터를 전송하는 터보 부호를 위한 최적 길쌈 부호 설계 방법으로 설계하는 구성 부호화기로서,
    상기 구성 부호화기의 부호어는,
    (a) 설계 하고자 하는 조직형 길쌈 부호의 메모리 크기와 부호율을 임의로 설정하는 과정;
    (b) 상기 설정된 메모리 크기에서 특정
    Figure 112008086475361-pat00174
    (Effective Free Distance) 값을 갖는 연결 다항식의 최고차항 차수를 결정하는 과정;
    (c) 상기 특정
    Figure 112008086475361-pat00175
    값을 가지는 복수의 부호 중 어느 하나를 특정
    Figure 112008086475361-pat00176
    값으로 결정하는 과정; 및
    (d) 상기 특정
    Figure 112008086475361-pat00177
    값을 가지는 연결 다항식에 대해서 입력정보 비트열의 일의 개수인
    Figure 112008086475361-pat00178
    의 작은 값으로부터 순차적으로 각각 최소 무게 값(
    Figure 112008086475361-pat00179
    )이 최대 값이 되고 최소 무게 값을 가지는 부호어의 개수(
    Figure 112008086475361-pat00180
    )가 최소 값을 가지는 부호를 구성 부호화기에 적용될 순환 조직형 길쌈 부호로 설계하는 과정;
    을 통해 설계되는 것을 특징으로 하는 구성 부호화기.
KR1020070077787A 2007-08-02 2007-08-02 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기 KR100895951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070077787A KR100895951B1 (ko) 2007-08-02 2007-08-02 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077787A KR100895951B1 (ko) 2007-08-02 2007-08-02 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기

Publications (2)

Publication Number Publication Date
KR20090013550A KR20090013550A (ko) 2009-02-05
KR100895951B1 true KR100895951B1 (ko) 2009-05-07

Family

ID=40683972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077787A KR100895951B1 (ko) 2007-08-02 2007-08-02 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기

Country Status (1)

Country Link
KR (1) KR100895951B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000077350A (ko) * 1999-05-19 2000-12-26 윤종용 터보 인터리빙 장치 및 방법
KR20030085871A (ko) * 2002-05-02 2003-11-07 김환용 오류 정정 부호화 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000077350A (ko) * 1999-05-19 2000-12-26 윤종용 터보 인터리빙 장치 및 방법
KR20030085871A (ko) * 2002-05-02 2003-11-07 김환용 오류 정정 부호화 장치

Also Published As

Publication number Publication date
KR20090013550A (ko) 2009-02-05

Similar Documents

Publication Publication Date Title
KR100761306B1 (ko) 디코딩 방법 및 장치
US9214958B2 (en) Method and decoder for processing decoding
US6728927B2 (en) Method and system for high-spread high-distance interleaving for turbo-codes
JP3359913B1 (ja) 移動通信システムの直列鎖状コンボルーション符号化器に使用するためのインタリーバ及びそのインタリービング方法
CN108199723B (zh) 一种基于双递归的分组马尔可夫叠加编码方法
JP2001257601A (ja) 誤り訂正符号化タイプのデジタル送信方法
KR20050039873A (ko) 가변-길이 소프트-입력 코드워드 시퀀스를 소스 디코딩하는방법 및 디바이스
KR20090044178A (ko) 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
KR100895951B1 (ko) 터보 부호를 위한 최적 길쌈 부호 설계 방법과 이를 이용한구성 부호화기
JP4202161B2 (ja) 符号化装置および復号装置
KR20090091254A (ko) 터보 디코더 장치 및 방법
JP2006507736A (ja) Ｆｅｃ復号化における消失判定手順
Vardhan et al. Implementation of turbo codes using Verilog-HDL and estimation of its error correction capability
US9515683B2 (en) Forward error correction architecture and implementation for power/space efficient transmission systems
Belkasmi et al. Iterative threshold decoding of product codes constructed from majority logic decodable codes
Leroux et al. Turbo product code decoder without interleaving resource: From parallelism exploration to high efficiency architecture
CN108476027A (zh) 窗口交织的turbo(wi-turbo)码
CN108880569B (zh) 一种基于反馈分组马尔科夫叠加编码的速率兼容编码方法
Hedayat et al. Performance analysis and design criteria for finite-alphabet source-channel codes
Devamane et al. Performance evaluation of interleavers for Turbo codes
US8091012B2 (en) System and method for decreasing decoder complexity
Zheng et al. A Universal List Decoding Algorithm with Application to Decoding of Polar Codes
JP2005167513A (ja) 復号装置及び復号方法
Wintzell et al. Asymptotic analysis of superorthogonal turbo codes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170404

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee