KR100882647B1 - Phase shift circuit with external synchronization - Google Patents

Phase shift circuit with external synchronization Download PDF

Info

Publication number
KR100882647B1
KR100882647B1 KR1020070059776A KR20070059776A KR100882647B1 KR 100882647 B1 KR100882647 B1 KR 100882647B1 KR 1020070059776 A KR1020070059776 A KR 1020070059776A KR 20070059776 A KR20070059776 A KR 20070059776A KR 100882647 B1 KR100882647 B1 KR 100882647B1
Authority
KR
South Korea
Prior art keywords
signal
phase shift
pwm
frequency
shift circuit
Prior art date
Application number
KR1020070059776A
Other languages
Korean (ko)
Other versions
KR20080093842A (en
Inventor
김택수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US12/104,236 priority Critical patent/US7808216B2/en
Publication of KR20080093842A publication Critical patent/KR20080093842A/en
Application granted granted Critical
Publication of KR100882647B1 publication Critical patent/KR100882647B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/36—Controlling
    • H05B41/38—Controlling the intensity of light
    • H05B41/39—Controlling the intensity of light continuously
    • H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
    • H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
    • H05B41/3924—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by phase control, e.g. using a triac
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/36—Controlling
    • H05B41/38—Controlling the intensity of light
    • H05B41/39—Controlling the intensity of light continuously
    • H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
    • H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
    • H05B41/3925—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by frequency variation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/36—Controlling
    • H05B41/38—Controlling the intensity of light
    • H05B41/39—Controlling the intensity of light continuously
    • H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
    • H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
    • H05B41/3927—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by pulse width modulation

Abstract

본 발명은 외부 동기형 위상 시프트 회로에 관한 것으로서, 채널별로 동기화를 이루면서 위상 시프트를 이룰 수 있음을 특징으로 한다. 본 발명은 기준 동기신호를 주파수 체배시켜 구형파 신호로서 출력하는 주파수 체배기와, 상기 구형파 신호를 입력받아 삼각파 동기신호로 변환하는 주파수 동기부와, 상기 변환된 삼각파 동기신호를 입력받아 동기화를 이루며 위상 시프트된 다채널 FET 제어신호를 출력하는 PWM IC를 포함한다. 상기 주파수 동기부는, 상기 주파수 체배기에서 출력되는 구형파 신호를 직렬로 입력받아 상기 PWM IC로 출력하는 저항과, 상기 저항과 PWM IC의 사이에 병렬 연결된 커패시터를 포함한다.The present invention relates to an external synchronous phase shift circuit, characterized in that the phase shift can be achieved while synchronizing for each channel. The present invention provides a frequency multiplier for multiplying a reference synchronization signal by frequency multiplication to output a square wave signal, a frequency synchronizing unit for receiving the square wave signal and converting it into a triangular wave synchronization signal, and receiving and converting the converted triangular wave synchronization signal to achieve phase shift. And a PWM IC for outputting the multichannel FET control signal. The frequency synchronizing unit includes a resistor for receiving a square wave signal output from the frequency multiplier in series and outputting the serial wave signal to the PWM IC, and a capacitor connected in parallel between the resistor and the PWM IC.

다채널, 동기, PWM, 버스트, 디밍, 듀티, 체배기, 노이즈 Multichannel, Sync, PWM, Burst, Dimming, Duty, Multiplier, Noise

Description

외부 동기형 위상 시프트 회로{Phase shift circuit with external synchronization}Phase shift circuit with external synchronization

도 1은 1개의 PWM IC를 이용하여 다수의 채널을 형성한 모습을 도시한 그림이다.1 is a diagram illustrating a plurality of channels formed by using one PWM IC.

도 2는 동일 위상을 가지는 각 채널별 FET 제어신호를 도시한 그림이다.2 is a diagram illustrating a FET control signal for each channel having the same phase.

도 3은 위상을 서로 달리하는 각 채널별 FET 제어신호를 도시한 그림이다.3 is a diagram illustrating a FET control signal for each channel having different phases.

도 4는 본 발명의 실시 예에 따른 외부 동기형 위상 시프트 회로를 도시한 그림이다.4 is a diagram illustrating an external synchronous phase shift circuit according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시 예에 따라 PWM IC가 채널별 위상을 달리하여 3블록화하여 출력하는 모습을 도시한 그림이다.FIG. 5 is a diagram illustrating a state in which a PWM IC is output in three blocks by changing phases of channels according to an embodiment of the present invention.

도 6은 본 발명의 실시 예에 따라 각 저항값에 따른 삼각파 동기신호의 파형을 도시한 그래프이다.6 is a graph illustrating a waveform of a triangular wave synchronizing signal according to each resistance value according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시 예에 따라 최적의 저항값으로 설계 시에 구형파 동기신호 및 삼각파 동기신호의 파형을 도시한 그래프이다.7 is a graph illustrating waveforms of a square wave synchronizing signal and a triangular wave synchronizing signal at the time of designing an optimum resistance value according to an exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

40: 3배수 주파수 체배기 41: PWM IC40: Triplex Frequency Multiplier 41: PWM IC

42: 주파수 동기부42: frequency synchronizer

본 발명은 외부 동기형 위상 시프트 회로에 관한 것이다.The present invention relates to an external synchronous phase shift circuit.

일반적으로 LCD모니터나 TFT LCD모니터 등과 같은 모니터에는 백라이트를 점등시킬 수 있도록 승압용 권선 트랜스를 이용한 인버터가 구비된다. 상기 인버터는 단채널과 다채널을 구동할 수 있도록 구현되는데, 다채널의 경우 단채널 인버터를 채널수에 해당되는 만큼 사용하거나 또는 1개의 PWM IC(Pulse Width Modulation IC)를 이용하여 다수의 채널을 구현하는 방법이 있다.In general, a monitor such as an LCD monitor or a TFT LCD monitor is provided with an inverter using a step-up winding transformer to turn on a backlight. The inverter is implemented to drive a single channel and a multi-channel, in the case of a multi-channel using a single channel inverter as the number of channels or by using a single PWM IC (Pulse Width Modulation IC) There is a way to implement it.

도 1은 상기 1개의 PWM IC(10)를 이용하여 다수의 채널을 형성한 모습을 도시한 그림으로서, 1개의 PWM IC(10)는 각 채널마다의 FET 제어신호를 생성하여 각 채널에 제공한다. 상기 각 채널별 다채널 FWT 제어신호는 도 2와 같이 동일 위상을 갖도록 구현하거나 도 3과 같이 위상(phase) 시프트되어 위상을 서로 달리하도록 구현될 수 있다.FIG. 1 is a diagram illustrating a plurality of channels formed by using one PWM IC 10. One PWM IC 10 generates FET control signals for each channel and provides them to each channel. . The multi-channel FWT control signal for each channel may be implemented to have the same phase as shown in FIG. 2 or to be phase shifted as shown in FIG.

이를 위하여 PWM IC(10)는 메인컨트롤러(미도시)와 같은 외부 소자로부터 전압(예컨대, 3.3V~0V)을 듀티단자로 입력받은 후, 입력받은 각 전압별로 듀티비(duty rate)를 결정하여 PWM파형(duty:40~100%)을 결정하여 각 채널별로 위상 동 기 또는 위상을 서로 달리하는 다채널 FET 제어신호를 출력한다. 상기 듀티비에 따라 디밍(dimming) 제어되는 다채널 FET 제어신호를 출력하여 빛 밝기를 단계별로 조절할 수 있다. To this end, the PWM IC 10 receives a voltage (eg, 3.3 V to 0 V) from an external device such as a main controller as a duty terminal, and then determines a duty rate for each input voltage. It determines the PWM waveform (duty: 40 ~ 100%) and outputs the multi-channel FET control signal with phase synchronization or phase different for each channel. The brightness of light may be adjusted step by step by outputting a multi-channel FET control signal that is dimmed according to the duty ratio.

그런데, PWM IC가 상기와 같이 디밍 제어를 버스트 모드(버스트 디밍;Burst Dimming)로 구현할 시에 소음이 많이 발생하거나 물결노이즈(wave noise)가 발생하는 문제가 있다.However, when the PWM IC implements the dimming control in burst mode (Burst Dimming) as described above, there is a problem that a lot of noise occurs or wave noise occurs.

본 발명은 다채널 디밍 제어를 버스트 모드(버스트 디밍;Burst Dimming)로 구현할 시에 소음 및 물결노이즈를 개선시킬 수 있다.The present invention can improve noise and wave noise when implementing multi-channel dimming control in burst mode (Burst Dimming).

본 발명은 기준 동기신호를 주파수 체배시켜 구형파 신호로서 출력하는 주파수 체배기와, 상기 구형파 신호를 입력받아 삼각파 동기신호로 변환하는 주파수 동기부와, 상기 변환된 삼각파 동기신호를 입력받아 동기화를 이루며 위상 시프트된 다채널 FET 제어신호를 출력하는 PWM IC를 포함한다.The present invention provides a frequency multiplier for multiplying a reference synchronization signal by frequency multiplication to output a square wave signal, a frequency synchronizing unit for receiving the square wave signal and converting it into a triangular wave synchronization signal, and receiving and converting the converted triangular wave synchronization signal to achieve phase shift. And a PWM IC for outputting the multichannel FET control signal.

또한, 상기 기준 동기신호는 60Hz, 3.3V, 10uS 펄스 형태임을 특징으로 하며, 상기 구형파 신호 및 삼각파 동기신호는 180Hz를 가짐을 특징으로 한다. In addition, the reference synchronization signal is characterized in that the 60Hz, 3.3V, 10uS pulse form, the square wave signal and the triangular wave synchronization signal is characterized in that it has 180Hz.

또한, 상기 주파수 동기부는, 상기 주파수 체배기에서 출력되는 구형파 신호를 직렬로 입력받아 상기 PWM IC로 출력하는 저항과, 상기 저항과 PWM IC의 사이에 병렬 연결된 커패시터를 포함한다.The frequency synchronizing unit may include a resistor for receiving a square wave signal output from the frequency multiplier in series and outputting the serial wave signal to the PWM IC, and a capacitor connected in parallel between the resistor and the PWM IC.

또한, 상기 삼각파 동기신호의 동기 및 듀티가 변경되지 않도록 상기 저항의 저항값이 설정된다. In addition, the resistance value of the resistor is set so that the synchronization and duty of the triangle wave synchronization signal are not changed.

또한, 상기 삼각파 동기신호가 상기 PWM IC의 삼각파 입력단자(BCT)로 입력됨을 특징으로 하며, 상기 기준 동기신호는 리프레쉬(refresh) 신호인 것을 특징으로 한다.The triangular wave synchronizing signal may be input to a triangular wave input terminal (BCT) of the PWM IC, and the reference synchronizing signal may be a refresh signal.

또한, 상기 주파수 체배기는 기준 동기신호를 3배수 주파수 체배시키는 3배수 주파수 체배기인 것을 특징으로 한다.The frequency multiplier may be a triple frequency multiplier for multiplying the reference synchronization signal by a triple frequency.

이하, 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. Hereinafter, the detailed description of the preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the following description of the reference numerals to the components of the drawings it should be noted that the same reference numerals as possible even if displayed on different drawings.

도 4는 본 발명의 실시 예에 따른 외부 동기형 위상 시프트 회로를 도시한 그림이다.4 is a diagram illustrating an external synchronous phase shift circuit according to an exemplary embodiment of the present invention.

주파수 체배기는 입력받은 주파수 신호를 정수배하는 장치로서, 비직선 특성을 이용하여 파형을 일그러지게 한 다음 이 중에서 필요한 고조파를 끄집어내어 입력받은 주파수를 체배시켜 출력하는 기능을 수행한다. 주파수를 3배 체배시켜 출력하는 3배수 주파수 체배기(40)는 별도로 하드웨어 구성으로 구현할 수도 있지만, 메인 컨트롤러IC(main controller IC)와 같이 통합 제어 IC에서 3배 체배시켜 출력 하도록 구현할 수 있다.The frequency multiplier is a device for multiplying the received frequency signal by using a non-linear characteristic to distort the waveform, and then take out the required harmonics and multiply the received frequency and output it. Triplex frequency multiplier 40 to multiply the frequency 3 times output may be implemented in a separate hardware configuration, but may be implemented to multiply and output from the integrated control IC, such as the main controller IC (main controller IC).

따라서 본 발명의 3배수 주파수 체배기(40)는 본체로부터 오는 리프레쉬(refresh) 신호인 기준 동기신호(Sync_PWM)를 입력받아 이를 3배 체배시켜 구형파 신호로서 생성 출력한다. 상기 체배된 구형파 신호는 주파수 동기부(42)를 거쳐 PWM IC(41;Pulse Width Modulation)의 삼각파 입력단자(BCT)로 입력된다. Accordingly, the triple frequency multiplier 40 of the present invention receives the reference synchronization signal Sync_PWM, which is a refresh signal from the main body, and multiplies it by three times to generate and output a square wave signal. The multiplied square wave signal is input to a triangular wave input terminal BCT of a PWM IC 41 through a frequency synchronizer 42.

상술하면, 상기 3배수 주파수 체배기(40)가 기준 동기신호(Sync_PWM)로서 60Hz, 3.3V, 10uS 펄스 형태의 주파수 신호를 입력받게 되면, 이를 3배 체배시켜 180Hz, 5V, 50% 듀티를 갖는 180Hz의 구형파 신호로서 변환하여 출력하고, 상기 체배된 구형파 신호는 주파수 동기부(42)를 거쳐 180Hz의 삼각파 동기신호로 변환되어 PWM IC(41)의 삼각파 입력단자(BCT)로 입력된다.In detail, when the triple frequency multiplier 40 receives a frequency signal in the form of a 60 Hz, 3.3 V, or 10 uS pulse as the reference synchronization signal Sync_PWM, the tripled frequency multiplier 40 multiplies it to 180 Hz with 180 Hz, 5 V, and 50% duty. The square wave signal is converted into a square wave signal, and the multiplied square wave signal is converted into a triangular wave synchronizing signal of 180 Hz via the frequency synchronizing unit 42 and input to the triangular wave input terminal BCT of the PWM IC 41.

상기 PWM IC(41)는 삼각파 입력단자로 들어오는 3배수 체배된 180Hz의 삼각파 동기신호를 가지고서 각 채널별로 위상 동기(phase sync) 또는 위상 시프트(phase shift)된 버스트 모드의 다채널 FET 제어신호를 출력한다. 결국, 3배수 주파수 체배기(40)에서 출력되는 180Hz의 삼각파 동기신호를 이용하여 각 채널별 동기화가 가능하고 아울러 위상 시프트 기능도 구현할 수 있다. 예를 들어, 도 5에 도시한 바와 같이 PWM IC(41)가 채널별 위상을 달리하여 3블록화하여 출력하는 모습을 도시한 그림이다. 따라서 도 5에 도시한 바와 같이 180Hz의 삼각파 동기신호를 가지고서 각 채널별로 180Hz 동기화되고 0°, 180°, 100°로 위상 시프트된 다채널 FET제어신호를 출력하여 버스트 디밍 제어를 수행할 수 있게 된다.The PWM IC 41 outputs a multi-channel FET control signal in burst mode that is phase-synchronized or phase shifted for each channel with a triangular wave synchronization signal of 180 Hz multiplied by a triangular wave input terminal. do. As a result, by using the 180Hz triangular wave synchronization signal output from the triple frequency multiplier 40, it is possible to synchronize for each channel and also to implement a phase shift function. For example, as shown in FIG. 5, the PWM IC 41 outputs three blocks by changing the phase of each channel. Accordingly, as shown in FIG. 5, burst dimming control can be performed by outputting a multi-channel FET control signal 180 Hz synchronized and phase shifted to 0 °, 180 °, and 100 ° for each channel with a triangular wave synchronization signal of 180 Hz. .

한편, 3배수 주파수 체배기(40)에서 출력되는 3배 체배된 180Hz의 구형파 신호는 곧바로 PWM IC(41)의 삼각파 입력단자로 제공되는 것이 아니라, 주파수 동기부(42)를 거쳐 180Hz의 삼각파 동기신호로 변환된 후 PWM IC(41)의 삼각파 입력단자로 제공된다. 3배수 주파수 체배기(40)에서 3배 체배된 구형파 형태의 180Hz 신호가 저항(R)에 병렬로 연결된 커패시터(C)에서 충방전을 거침으로써, 삼각파 형태의 동기신호로서 PWM IC(41)의 삼각파 입력단자로 제공되는 것이다.On the other hand, the tripled 180Hz square wave signal output from the triplex frequency multiplier 40 is not directly provided to the triangular wave input terminal of the PWM IC 41, but is a triangular wave synchronization signal of 180Hz via the frequency synchronizer 42. Is converted into a triangular wave input terminal of the PWM IC 41. The square wave type 180Hz signal multiplied by 3 times in the multiplier frequency multiplier 40 undergoes charging and discharging in a capacitor C connected in parallel to the resistor R, thereby making the triangular wave of the PWM IC 41 a triangular wave type synchronization signal. It is provided as an input terminal.

이때, 저항값에 따라 PWM IC의 삼각파 입력단자로 제공되는 180Hz의 삼각파 동기신호의 전류량이 결정되는데, 전류량이 너무 클 시에는 각 채널별 듀티비가 서로 틀릴 수도 있고, 반면에 전류량이 너무 작을 시에는 동기신호가 풀리는 문제가 발생할 수 있다. 따라서 동기신호의 동기가 풀리지 않도록 저항값을 설정해야 한다.At this time, the current value of the 180Hz triangular wave synchronization signal provided to the triangular wave input terminal of the PWM IC is determined according to the resistance value.If the current amount is too large, the duty ratio of each channel may be different from each other. A problem may occur that the synchronization signal is released. Therefore, the resistance value should be set so that the synchronization of the synchronization signal is not released.

예들 들어, 도 6(a)에 도시한 바와 같이 저항값을 1M[Ω]으로 작게 설정할 시에는 동기는 확실하나 삼각파 모양으로 인해 각 채널별 듀티가 달라질 수 있고, 도 6(c)에 도시한 바와 같이 저항값을 10M[Ω]으로 크게 설정할 시에는 듀티는 확실하나 동기가 풀리는 문제가 발생한다. 반면에 도 6(b)에 도시한 바와 같이 최적의 저항값인 5M[Ω]으로 설정할 시에는 동기 및 듀티가 확실하게 보장된다. For example, as shown in FIG. 6 (a), when the resistance value is set to 1M [Ω], the synchronization is assured, but the duty of each channel may vary due to the triangular wave shape, as shown in FIG. 6 (c). As described above, when the resistance value is set to 10M [Ω], the duty is sure but the synchronization is released. On the other hand, as shown in Fig. 6 (b), when setting the optimum resistance value of 5M [Ω], the synchronization and duty are assuredly.

도 7은 PWM IC로 입력되는 동기신호의 동기가 풀리지 않도록 최적의 저항값을 설정(예컨대, R을 5M[Ω] 설정)하고 측정한 파형 그래프로서, 3배수 주파수 체배기(40)에서 출력되는 구형파 동기신호(71)에 맞추어 주파수 동기부(42)를 거친 삼각파 동기신호(72,73)가 동기화되어 있음을 알 수 있다. 또한, 이러한 삼각파 동 기신호(72,73)를 이용함으로써 플리커(flicker) 현상이 개선된다.FIG. 7 is a waveform graph measured by setting an optimum resistance value (for example, setting R to 5M [Ω]) to prevent synchronization of a synchronization signal input to a PWM IC, and a square wave output from a triple frequency multiplier 40. FIG. It can be seen that the triangular wave synchronizing signals 72 and 73 which have passed through the frequency synchronizing unit 42 according to the synchronizing signal 71 are synchronized. In addition, the flicker phenomenon is improved by using the triangular wave synchronization signals 72 and 73.

한편, 상기에서 설명한 바와 같이 PWM IC는 3배수 주파수 체배기에서 만들어지는 특정 주파수(예컨대, 180Hz)를 제공받아 PWM파형을 구현하는데, 제공되는 주파수가 실제로는 소정의 오차를 갖는 주파수(예컨대, 160~190Hz)를 가질 수 있다. 따라서 이를 고려하여 저항 및 커패시터를 설계하는데 참고할 수 있다.Meanwhile, as described above, the PWM IC receives a specific frequency (eg, 180 Hz) generated by the triplex frequency multiplier to implement a PWM waveform, and the provided frequency actually has a predetermined error (eg, 160 to 160). 190 Hz). Therefore, this can be taken into consideration when designing resistors and capacitors.

한편, 상기 설명에서는 3배수 주파수 체배기(40)를 이용해 3배 주파수 체배시키는 예를 들어 설명하겠으나, 이에 한정할 것이 아니라 다양한 배수로 체배시키는 주파수 체배기를 이용해 본 발명이 구현될 수 있을 것이다. 또한, 구형파 신호를 삼각파 동기신호로 변환하는 주파수 동기부(42)로 R-C 병렬필터를 적용하였으나, 이는 일 실시예로서, R-C 병렬필터로 한정할 것이 아니라 다양한 필터가 적용될 수 있다.Meanwhile, in the above description, an example of multiplying three times the frequency using the triple frequency multiplier 40 will be described. However, the present invention is not limited thereto, and the present invention may be implemented using a frequency multiplier that multiplies by various multiples. In addition, although the R-C parallel filter is applied to the frequency synchronizer 42 for converting the square wave signal into a triangular wave synchronizing signal, as an embodiment, various filters may be applied instead of being limited to the R-C parallel filter.

상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 특허 범위는 상기 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위뿐 아니라 균등 범위에도 미침은 자명할 것이다.In the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention is not to be determined by the embodiments described above, but will be apparent in the claims as well as equivalent scope.

상기에서 기술한 바와 같이 본 발명은, 동기를 시키면서도 위상 시프트 기능을 추가하여 버스트 디밍 파형 분산(3block)을 함으로써, 소음 개선 및 노이즈 문제를 해결하였다.As described above, the present invention solves the noise improvement and the noise problem by adding a phase shift function and performing burst dimming waveform dispersion (3 blocks) while synchronizing.

Claims (8)

펄스 형태의 기준 동기신호를 주파수 체배시켜 구형파 신호로서 출력하는 주파수 체배기와,A frequency multiplier for frequency multiplying a reference synchronization signal in pulse form and outputting it as a square wave signal; 상기 구형파 신호를 입력받아 삼각파를 동기시키는 주파수 동기부와,A frequency synchronizer configured to receive the square wave signal and synchronize a triangular wave; 상기 변환된 삼각파 동기신호를 입력받아, 이러한 삼각파 동기신호에 동기화된 n개의 위상 시프트된 다채널 FET 제어신호를 출력하는 PWM ICA PWM IC that receives the converted triangular wave synchronizing signal and outputs n phase shifted multi-channel FET control signals synchronized with the triangular wave synchronizing signal 를 포함하는 외부 동기형 위상 시프트 회로.External synchronous phase shift circuit comprising a. 제1항에 있어서, 상기 기준 동기신호는 60Hz, 3.3V, 10uS 펄스 형태임을 특징으로 하는 외부 동기형 위상 시프트 회로. The external synchronous phase shift circuit of claim 1, wherein the reference synchronization signal is in the form of a 60 Hz, 3.3 V, or 10 uS pulse. 제1항에 있어서, 상기 구형파 신호 및 삼각파 동기신호는 180Hz를 가짐을 특징으로 하는 외부 동기형 위상 시프트 회로. The external synchronous phase shift circuit according to claim 1, wherein the square wave signal and the triangular wave synchronizing signal have 180 Hz. 제1항에 있어서, 상기 주파수 동기부는, The method of claim 1, wherein the frequency synchronization unit, 상기 주파수 체배기에서 출력되는 구형파 신호를 직렬로 입력받아 상기 PWM IC로 출력하는 저항과,A resistor for receiving a square wave signal output from the frequency multiplier in series and outputting the serial wave signal to the PWM IC; 상기 저항과 PWM IC의 사이에 병렬 연결된 커패시터A capacitor connected in parallel between the resistor and the PWM IC 를 포함하는 외부 동기형 위상 시프트 회로. External synchronous phase shift circuit comprising a. 제1항에 있어서, 상기 삼각파 동기신호가 풀리지 않고 듀티가 변경되지 않도록 상기 저항의 저항값이 설정되는 외부 동기형 위상 시프트 회로. 2. The external synchronous phase shift circuit according to claim 1, wherein the resistance value of the resistor is set so that the triangle wave synchronization signal is not solved and the duty is not changed. 제1항에 있어서, 상기 삼각파 동기신호가 상기 PWM IC의 삼각파 입력단자(BCT)로 입력됨을 특징으로 하는 외부 동기형 위상 시프트 회로. The external synchronous phase shift circuit according to claim 1, wherein the triangular wave synchronizing signal is input to a triangular wave input terminal (BCT) of the PWM IC. 제1항에 있어서, 상기 기준 동기신호는 리프레쉬(refresh) 신호인 것을 특징으로 하는 외부 동기형 위상 시프트 회로.The external synchronous phase shift circuit according to claim 1, wherein the reference synchronization signal is a refresh signal. 제1항에 있어서, 상기 주파수 체배기는 기준 동기신호를 3배수 주파수 체배시키는 3배수 주파수 체배기인 것을 특징으로 하는 외부 동기형 위상 시프트 회로.The external synchronous phase shift circuit according to claim 1, wherein the frequency multiplier is a triple frequency multiplier for multiplying the reference synchronization signal by a triple frequency.
KR1020070059776A 2007-04-17 2007-06-19 Phase shift circuit with external synchronization KR100882647B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/104,236 US7808216B2 (en) 2007-04-17 2008-04-16 Phase shift circuit and backlight unit having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070037531 2007-04-17
KR20070037531 2007-04-17

Publications (2)

Publication Number Publication Date
KR20080093842A KR20080093842A (en) 2008-10-22
KR100882647B1 true KR100882647B1 (en) 2009-02-06

Family

ID=40154295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059776A KR100882647B1 (en) 2007-04-17 2007-06-19 Phase shift circuit with external synchronization

Country Status (1)

Country Link
KR (1) KR100882647B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0122403Y1 (en) * 1995-09-27 1998-10-01 김광호 Ac power circuit for electric equipments
JP2002354823A (en) 2001-05-18 2002-12-06 Advanced Display Inc Pwm system inverter
KR20030010288A (en) * 2001-07-26 2003-02-05 엘지.필립스 엘시디 주식회사 Apparatus and method for driving backlight of liquid crystal display device
KR20030030513A (en) * 2001-10-11 2003-04-18 삼성전기주식회사 Asynchronous driving circuit of back-light inverter for lcd panel
KR20030075626A (en) * 2002-03-20 2003-09-26 비오이 하이디스 테크놀로지 주식회사 A low noise backlight system for use in a display device and a method for driving this backlight system
KR20040045079A (en) * 2002-11-22 2004-06-01 엘지.필립스 엘시디 주식회사 Method and apparatus for driving of liquid crystal display
KR20060051198A (en) * 2004-09-13 2006-05-19 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Light source device
KR20070060489A (en) * 2005-12-08 2007-06-13 엘지.필립스 엘시디 주식회사 Apparatus and method for driving inverter, and image display apparatus using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0122403Y1 (en) * 1995-09-27 1998-10-01 김광호 Ac power circuit for electric equipments
JP2002354823A (en) 2001-05-18 2002-12-06 Advanced Display Inc Pwm system inverter
KR20030010288A (en) * 2001-07-26 2003-02-05 엘지.필립스 엘시디 주식회사 Apparatus and method for driving backlight of liquid crystal display device
KR20030030513A (en) * 2001-10-11 2003-04-18 삼성전기주식회사 Asynchronous driving circuit of back-light inverter for lcd panel
KR20030075626A (en) * 2002-03-20 2003-09-26 비오이 하이디스 테크놀로지 주식회사 A low noise backlight system for use in a display device and a method for driving this backlight system
KR20040045079A (en) * 2002-11-22 2004-06-01 엘지.필립스 엘시디 주식회사 Method and apparatus for driving of liquid crystal display
KR20060051198A (en) * 2004-09-13 2006-05-19 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Light source device
KR20070060489A (en) * 2005-12-08 2007-06-13 엘지.필립스 엘시디 주식회사 Apparatus and method for driving inverter, and image display apparatus using the same

Also Published As

Publication number Publication date
KR20080093842A (en) 2008-10-22

Similar Documents

Publication Publication Date Title
KR100494707B1 (en) A low noise backlight system for use in a display device and a method for driving this backlight system
CN109859696B (en) Synchronous backlight device and operation method thereof
EP2042003B1 (en) Device and method for addressing power to a load selected from a plurality of loads
US8704818B2 (en) Digital driving circuits, methods and systems for liquid crystal display devices
KR20080024001A (en) Brightness adjusting device and liquid crystal display
US20190110342A1 (en) Modular lighting application
US7200012B1 (en) Circuit utilizing a push-pull pulse width modulator to control a full-bridge inverter
KR200204617Y1 (en) Apparatus for control of vertical size in lcd monitor
US9542880B2 (en) Eliminating flicker in LED-based display systems
KR100882647B1 (en) Phase shift circuit with external synchronization
TW201241461A (en) Circuit, system and method for testing and controlling power suppliers
CN111540316B (en) Circuit device for controlling backlight source and operation method thereof
CN103390389A (en) Liquid crystal display device, panel drive device and control circuit
US7808216B2 (en) Phase shift circuit and backlight unit having the same
KR100910450B1 (en) Backlight unit synchronized with image signal for liquid crystal display
JP4550856B2 (en) LCD backlight drive circuit
WO2009122594A1 (en) Method of detecting fundamental wave beat component, sampling device for measured signal using the same, and waveform observation system
CN102903339A (en) Control method and device of backlight source of display device
JPH11122106A (en) Frequency synthesizer
Srinivasan et al. Effect of nonsinusoidal periodic forces in Duffing oscillator: Numerical and analog simulation studies
TW201342347A (en) Liquid crystal display device, panel driver and control circuit
KR100607707B1 (en) Driver IC power sequence control system and method thereof
KR100395094B1 (en) Asynchronous driving circuit of back-light inverter for lcd panel
CN108762372B (en) Driving signal generation system and method
EP3147932B1 (en) High-frequency voltage generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 11