KR100872174B1 - 센서 신호 처리 장치 및 이를 응용한 정보 보호 칩에서의 신뢰성 인증 방법 - Google Patents

센서 신호 처리 장치 및 이를 응용한 정보 보호 칩에서의 신뢰성 인증 방법 Download PDF

Info

Publication number
KR100872174B1
KR100872174B1 KR1020070019228A KR20070019228A KR100872174B1 KR 100872174 B1 KR100872174 B1 KR 100872174B1 KR 1020070019228 A KR1020070019228 A KR 1020070019228A KR 20070019228 A KR20070019228 A KR 20070019228A KR 100872174 B1 KR100872174 B1 KR 100872174B1
Authority
KR
South Korea
Prior art keywords
sensor
signal processing
comparator
voltage
sensor signal
Prior art date
Application number
KR1020070019228A
Other languages
English (en)
Other versions
KR20080035939A (ko
Inventor
박지만
전성익
박영수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to PCT/KR2007/005028 priority Critical patent/WO2008048024A1/en
Priority to US12/445,785 priority patent/US8098148B2/en
Publication of KR20080035939A publication Critical patent/KR20080035939A/ko
Application granted granted Critical
Publication of KR100872174B1 publication Critical patent/KR100872174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/20—AC or DC potentiometric measuring arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 다양한 센서에 적용이 가능하고 회로 자체가 간단하며 특성이 우수한 센서에 대한 인터페이스 기능을 갖는 센서 신호 처리 장치에 관한 것이다. 본 발명의 센서 신호 처리 장치는, 설정에 따라 일정한 전류를 생성하여 출력하는 전류 소스; 상기 전류 소스로부터 유입되는 전류를 이용하여 센서 전압을 생성하는 센서; 입력되는 명령에 따라 적분 전압을 생성 및 출력하는 램프 적분부; 상기 센서에서 생성한 센서 전압과 상기 램프 적분부에서 출력된 적분 전압을 문턱전압과 비교하여 그 결과를 출력하는 비교부; 및 상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함하며, 이에 의해, 센서 신호 처리 장치의 인터페이스 회로는 다양한 센서에 적용이 가능하고 회로 자체도 간단하며 특성도 우수한 특징을 가지고 있다.
용량 센서, 저항 센서, 센서 신호 처리, 계측, 정보보호

Description

센서 신호 처리 장치 및 이를 응용한 정보 보호 칩에서의 신뢰성 인증 방법{Sensor signal processor apparatus and reliability authentication method in information security chip using sensor signal processor apparatus}
도 1a는 본 발명의 제1 실시예에 따른 센서 신호 처리 장치를 도시한 블록도,
도 1b는 도 1a의 센서 신호 처리 장치를 복수개로 구현한 예를 도시한 도면,
도 2a 및 도 2b는 도 1의 센서 신호 처리 장치에 대한 회로 구성 예를 나타낸 회로도,
도 3a는 도 2b의 제어부의 구성 예를 도시한 도면,
도 3b는 도 2b에서 상기 수학식들에 의해 각 과정에서 출력되는 파형으로 나타낸 도면,
도 4a는 본 발명의 제2 실시예에 따른 저항형 센서를 측정하고자 하는 센서 신호 처리 장치를 도시한 블록도,
도 4b는 본 발명의 실시예에 따라 도 4a를 복수개로 구성한 예를 도시한 도면,
도 5a는 본 발명의 실시예에 따라 도 4a의 센서 신호 처리 장치를 회로로 구성한 예를 도시한 도면,
도 5b는 본 발명의 실시예에 따른 도 5a의 인터페이스 회로 2개 이용하여 센 서 신호 처리 장치를 구현하는 예를 도시한 도면,
도 5c는 본 발명의 실시예에 따라 도 5b의 제어부의 구성 예를 도시한 도면,
도 5d는 도 5b의 센서 신호 처리 장치의 각 처리 과정에서 출력되는 신호의 파형을 나타낸 도면,
도 6a는 본 발명의 제3 실시예에 따른 용량형 센서를 측정하고자 하는 센서 신호 처리 장치를 도시한 블록도,
도 6b는 본 발명의 실시예에 따른 도 6a를 여러 개로 구성한 센서 신호 처리 장치를 나타낸 도면,
도 7a는 도 6a의 센서 신호 처리 장치를 회로로 구성한 예를 도시한 도면,
도 7b는 본 발명의 실시예에 따라 도 7a의 인터페이스 회로 2개 이용하여 센서 신호 처리 장치를 구성한 회로를 도시한 도면,
도 8a는 도 7b에서 센서 신호 처리 장치의 내부 전압을 생성하기 위한 회로 구성 예를 도시한 도면,
도 8b는 도 7b의 센서 신호 처리 장치에서 출력되는 파형 신호를 나타낸 도면,
도 9a는 본 발명의 제4 실시예에 따른 용량형 센서를 측정하고자 하는 센서 신호 처리 장치를 도시한 블록도,
도 9b는 본 발명의 실시예에 따른 도 9a를 복수개로 구성한 센서 신호 처리 장치의 예를 도시한 도면,
도 10a는 본 발명의 실시예에 따라 도 9a의 센서 신호 처리 장치를 회로로 나타낸 도면,
도 10b는 도 10a에서 인터페이스 회로 2개 이용하여 센서 신호 처리 장치를 구성하는 예를 도시한 도면,
도 11a는 본 발명의 실시예에 따른 센서 신호 처리 장치를 구현하기 위한 단일 공급 전원 비교기를 도시한 도면,
도 11b는 도 11a의 2개의 전류원을 가진 단일 전원 비교기를 적용 예를 도시한 도면,
도 12a는 4개의 전류원을 가진 단일 전원 비교기의 회로 구성 예를 도시한 도면,
도 12b는 도 12a의 4개의 전류원을 가진 단일 전원 비교기를 적용 예를 도시한 도면,
도 13a 및 도 13b는 본 발명의 실시예에 따라 디지털 비교부의 구성 예를 도시한 도면,
도 14는 본 발명의 실시예에 따른 센서 신호 처리 장치에 각종 응용 장치를 연결한 예를 나타낸 도면,
도 15는 본 발명의 실시예에 따라 해당 칩에 센서 신호 처리 장치를 적용한 예들을 도시한 도면,
도 16a는 본 발명의 실시예에 따른 센서 신호 처리 장치를 정보보호 칩에 응용한 경우, 정보보호 칩과 단말기의 관계를 나타낸 도면, 그리고
도 16b는 본 발명의 실시예에 따라 단말기와 연동하지 않은 단독 정보 보호 칩에서 자체적으로 칩의 신뢰 여부를 판단하는 방법을 도시한 도면이다.
본 발명은 센서 신호 처리 장치에 관한 것으로, 보다 상세하게는, 각종 센서에 대하여 간단하게 용이한 인터페이스 접속이 가능하고 성능이 우수한 특성을 갖는 센서 신호 처리 장치 및 이를 용용한 정보 보호 칩에서의 신뢰성 인증 방법에 관한 것이다.
최근 들어, 주변 환경의 변화에 따라 해당 결과 정보를 얻고, 이를 통해 설정된 동작을 수행하도록 하는 방법이 요구되었다. 이에 부응하여 주변 환경에 대한 민감도를 측정하는 임의의 센서가 이용된다. 이렇게 센서를 통해 측정된 값을 이용하여 필요에 따라 해당 장치에 적용하여 필요한 용도로 이용할 수 있는 신호 처리 인터페이스를 제공하는 센서 신호 처리 장치가 개발되고 있다.
예를 들어, 온도 센서, 습도 센서, 및 속도 센서 등과 같은 각종 센서를 통해 측정된 센서 측정값을 센서 신호 처리 장치를 이용하여 필요한 용도에 따라 제공된 값을 통해 온도계, 습도계, 및 속도계 등으로 활용한다.
그런데 종래의 센서 신호 처리는 회로 구조가 매우 복잡하고, 이에 따른 성능에도 많은 문제를 가지고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은, 각종 센서에 대하여 그 구조가 간단하고 용이한 인터페이스 접속 기능을 제공할 수 있는 센서 신호 처리 장치를 제공하는 데 있다.
본 발명의 제2 목적은, 센서를 통해 감지되는 센서 측정값의 처리를 보다 민감하게 반응하여 그 처리 성능이 우수한 특성을 갖는 센서 신호 처리 장치를 제공하는 데 있다.
본 발명의 제3 목적은, 각종 센서와 연결되어 필요에 따라 다양한 응용 모듈에 응용이 가능한 센서 신호 처리 장치 및 이를 용용한 정보 보호 칩에서의 신뢰성 인증 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치는, 설정에 따라 일정한 전류를 생성하여 출력하는 전류 소스; 상기 전류 소스로부터 유입되는 전류를 이용하여 센서 전압을 생성하는 센서; 입력되는 명령에 따라 적분 전압을 생성 및 출력하는 램프 적분부; 상기 센서에서 생성한 센서 전압과 상기 램프 적분부에서 출력된 적분 전압을 문턱전압과 비교하여 그 비교 결과를 출력하는 비교부; 및 상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치는, 센서 저항을 갖는 센서; 상기 센서 저항에 따라 일정한 전류를 생성하는 전류 소스를 포함하고, 입력되는 명령에 따라 상기 전류에 기초한 적분 전압을 생성 및 출력하는 램프 적분부; 상기 램프 적분부에서 출력된 적분 전압을 문턱 전압과 비교하여 그 결과를 출력하는 디지털 비교부; 및 상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치는, 센서에 적분 전압을 형성하는 램프 적분부; 상기 램프 적분부의 적분 전압과 임의의 입력 전압을 비교하여 그 비교 결과를 출력하는 비교부 및 상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치는, 일정한 전류를 생성하는 전류 소스, 상기 전류 소스로부터 생성된 전류를 충전하는 용량형 센서, 및 상기 용량형 센서에 충전된 전압을 출력하는 스위치를 포함하여 구성되는 램프 적분부; 상기 램프 적분부에서 출력된 적분 전압을 문턱 전압과 비교하여 그 비교 결과를 출력하는 디지털 비교부; 및 상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치는, 차동 증폭기 및 공통 소스 증폭기로 동작하는 MOS 소자; 및 바이어스 회로로 동작하는 PMOS(MP1,MP2) 소자를 구비하고, 단일 전원(Vdd)과 접지(GND) 사이에 전류 전원 또는 저항을 이용하여 상기 PMOS를 바이어스 시키고, 차동단의 MOS 소자의 단자와 상기 PMOS 소자의 소스 단자가 직접 연결되는 비교기를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치를 용용한 정보 보호 칩에서의 신뢰성 인증 방법은, 센서 신호 처리 장치를 응용한 정보 보호 칩에서, 센서의 초기값을 측정하여 측정된 초기값을 저장하는 과정; 상기 저장된 초기값과 인증 시 센서 값을 비교하는 과정; 및 상기 비교 결과에 따라 상기 초기값과 상기 인증 시 센서 값의 일치 여부를 판단하여 자신의 신뢰성을 인증하는 과정을 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 센서 신호 처리 장치를 용용한 정보 보호 칩에서의 신뢰성 인증 방법은, 따른 센서 신호 처리 장치를 용용한 정보 보호 칩에서 연동하는 단말기의 신뢰성을 인증하는 방법으로서, 상기 단말기로부터 센서의 초기값 설정 요청을 받으면, 센서의 초기값을 측정하여 저장하는 과정; 상기 저장된 초기값을 상기 단말기로 전송하는 과정; 및 상기 초기값과 인증 시 센서 값을 비교하여 상기 초기값과 상기 인증 시 센서 값의 일치 여부를 판단하여 신뢰성을 인증하는 과정을 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명은 다양한 센서에 적용이 가능하고 회로 자체도 간단하며 특성도 우수한 특징을 갖는 인터페이스 기능의 센서 신호 처리 장치를 제안한다. 이러한 센서 신호 처리 장치는 센서가 용량, 저항형에 따라 인터페이스 회로를 그대로 또는 간단한 수정으로 사용 가능하도록 하며, 제어 파트와 연동하여 다양한 응용 분야를 가질 수 있다. 이에 따른 본 발명의 센서 신호 처리 장치 응용의 한 예로, 정보 보호를 요구하는 칩에 해킹을 방지하는 기술로 칩의 물리적 보안에 이용할 수 있다. 즉, 본 발명에서는 이러한 센서 신호 처리를 보안이 요구되는 칩에 사용하여, 칩의 물리적 해킹 여부를 판단하거나 칩이 물리적으로 해킹당했다고 판단될 경우 칩의 동작을 제어하는 데 사용할 수 있다.
도 1a는 본 발명의 제1 실시예에 따른 센서 신호 처리 장치를 도시한 블록도이다.
도시된 바와 같이, 센서 처리 장치는 전류 소스(current source)(110), 저항형 센서(resistance sensor)(120), 램프 적분부(ramp integrator)(130), 비교부(comparator)(140), 및 제어부(150)를 포함한다.
전류 소스(current source)(110)는 설정에 따라 일정한 전류를 생성하여 출력한다. 저항형 센서(resistance sensor)(120)는 전류 소스(110)로부터 유입되는 전류를 이용하여 센서 전압(VRS1)을 형성한다. 램프 적분부(ramp integrator)(130)는 제어부(150)의 제어에 따라 적분 전압(VSC)을 생성한다. 이때 램프 적분부(130)는 시-연속성을 갖는다.
비교부(comparator)(140)는 저항형 센서(120)에서 형성된 센서 전압(VRS1)과 램프 적분부(130)에서 생성된 적분 전압(VSC)의 크기를 비교하여 그 결과 전압(VC1) 을 출력한다.
제어부(150)는 비교부(140)의 출력 전압 신호(VC1)에 따라 제어 전압(VEN)을 이용하여, 램프 적분부(130)의 적분 전압의 출력을 제어한다. 이때 제어부(150)는 다양하게 구성될 수 있으며, 응용 시스템에 따라서는 'N' 비트 카운터와 클록(clock)을 가질 수 있다. 또는, 제어부(150)는 간단하게는 복수개의 게이트 로직으로 구성할 수도 있다.
본 발명의 실시예에 따라 도 1a에 도시된 저항형 센서(120)를 포함하는 센서 신호 처리 장치는 속도, 온도, 압력, 및 습도 등의 값을 측정하고자 할 때, 이들의 변화를 측정하는 해당 센서가 저항 값을 나타내는 것으로 그 회로를 보다 쉽고 간략하게 구성할 수 있다는 것을 보여주고 있다.
또한, 제어부(150)에서 저항형 센서(120)에 감지된 측정 값을 이용하여, 각종 응용 장치, 즉 디스플레이(display), 온도 측정기, 습도 측정기, 항온 항습기, 속도 측정기, 및 칩 보호 장치 등에 의하여 다양한 분야에 사용되도록 할 수 있다. 이러한 응용 분야는 크게 계측 시스템과, 정보보호 시스템 두 분야로 구분할 수 있다.
도 1b는 도 1a의 센서 신호 처리 장치를 복수개로 구현한 예를 도시한 도면이다.
도시된 바와 같이, 센서 신호 처리 장치는 복수개의 전류소스(111,112,...,115), 복수개의 저장형 센서(121,122,...,125), 램프 적분부(130), 복수개의 비교부(141,142,...,145), 및 제어부(150)를 포함하여 구성됨을 알 수 있다.
이때 도시된 센서 신호 처리 장치의 동작 특징은 도 1a와 동일하다. 이와 같이, 도 1b의 센서 신호 처리 장치를 통해 다양한 종류의 저항형 센서(121,122,...,125)를 이용하여 하나의 시스템 장치에서 동시에 서로 다른 종류 또는 같은 종류의 센서 값을 측정할 수 있다. 예를 들어, 센서 신호 처리 장치는 저장형 센서 1(121)을 온도 센서, 저장형 센서 2(122)를 습도 센서 등으로 다수의 저장형 센서(121,122,...,125)를 나열하여 측정할 때, 주변의 환경 변화를 저장형 센서(121,122,...,125)가 동시에 측정할 수 있다. 이렇게 측정된 값은 제어부(150)에 의해서 처리된다.
도 2a 및 도 2b는 도 1의 센서 신호 처리 장치에 대한 회로 구성 예를 나타낸 회로도이다.
도시된 바와 같이, 도 2a의 센서 신호 처리 장치는 그 회로 구성에 있어, 일정한 전류를 생성하는 전류 소스(I RS )(110), 전류 소스(110)로부터 전류를 받아들이는 저항형 센서(R S1 )(120), 시연속성을 가지는 램프 적분부(130), 저항형 센서(120)에 걸리는 전압(V RS1 )과 램프 적분부(130)에 생성되는 전압(V SC )을 비교하는 비교부(140), 및 비교부(140)의 출력 신호(V C1 )에 의해 제어 신호(V EN )를 통해 램프 적분부(130)의 온-오프를 제어하는 제어부(150)를 갖는다.
본 실시예에서, 램프 적분부(130)는 전류 소스(I RC )와 커패시터(C R ) 및 이 커패시터(C R )와 병렬로 연결된 스위치(S R )를 포함하여 구성된다. 이러한 특성을 갖는 도 2a의 센서 신호 처리 장치 회로에서 비교부(140)에 입력되는 두 단자의 전압은 수학적으로 아래 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
Figure 112007016652731-pat00001
,
Figure 112007016652731-pat00002
여기서, 비교부(140)가 두 전압(VRS1, VSC)을 비교하면서, 비교의 출력이 변하는 순간의 두 전압은 동일하게 된다(도 3b 참조). 도시된 비교부(140)에 의하면 비교 결과의 출력은 '1'에서 '0'으로 변하여 출력된다(도 3b 참조). 본 실시예에서 비교부(140)의 출력이 변이할 때의 시간이 'TC1'이다. 즉, 도 3b에서와 같이 시간
Figure 112007016652731-pat00003
에서 적분 전압(VSC)은 전압 크기가 '0'이지만, 시간이 지나면서 점점 전압이 증가한다는 것을 알 수 있다. 이는 아래 수학식 2와 같이 나타낼 수 있다.
[수학식 2]
Figure 112007016652731-pat00004
이와 같이, 본 발명은
Figure 112007016652731-pat00005
시간 동안 제어부(150)의 클록을 이용하여 카운팅하여 저항형 센서(120)의 값을 인식할 수 있다는 것을 보여준다. 이때 높은 주파수를 가진 클록을 이용할 경우, 분해능도 높일 수 있다.
또한, 수학식 2에서와 같이,
Figure 112008043237731-pat00006
전류비로
Figure 112008043237731-pat00007
시간을 조정할 수 있고,
Figure 112008043237731-pat00008
전류는 동일한 특징을 가진다는 것을 알 수 있다. 여기서, 전류 소스(110)는 MOS 트랜지스터, 바이폴라 트랜지스터 등의 반도체 소자로 구성될 수 있다.
도 2b는 도 2a의 센서 신호 처리 장치에서 인터페이스 기능을 2개 이용한 구성 예를 도시한 회로도이다.
도시된 센서 신호 처리 장치는 도 1a와 동일한 기능을 수행한다. 도시된 센서 신호 처리 장치는, 제1,2 전류 소스(I RS )(111,112), 제1,2 저항형 센서(R S1 , R S2 )(121,122), 램프 적분부(130), 제1,2 비교부(141,142), 및 제어부(150)를 갖는다.
본 도면의 실시예에서 제어부(150)의 구성에 따라 보다 더 정밀한 측정 회로를 구성할 수 있다. 도 3a는 도 2b의 제어부(150)의 구성 예를 도시한 도면이다. 도시된 제어부(150)는 'NAND'(152) 및 'EX-OR' 게이트(152)로 구성할 수 있으며, 이러한 구성의 회로를 동작 시키면 아래 수학식 3과 같은 수학적 모델을 얻을 수 있다. 또한, 이를 각각의 비교부(140)의 변이가 발생될 때의 시간을 아래 수학식 3과 같이 나타낼 수 있다.
[수학식 3]
Figure 112007016652731-pat00009
일 때,
Figure 112007016652731-pat00010
Figure 112007016652731-pat00011
일 때,
Figure 112007016652731-pat00012
본 발명은
Figure 112007016652731-pat00013
,
Figure 112007016652731-pat00014
시간 동안 제어부(150)의 클럭을 이용하여 카운팅(counting)하여 저항형 센서(120)의 값을 인식할 수 있다는 것을 보여준다. 수학식 3에 표현한 것처럼, 이 두 식을 각각의 시간을 이용하여 응용 시스템에 알맞은 제어부(150)를 구성할 수도 있지만, 여기서는 외부의 환경으로부터 영향을 받지 않는 정밀한 측정을 위해, 아래 수학식 4와 같이 두 변이 시간을 차로 나타낼 수도 있다.
[수학식 4]
Figure 112008043237731-pat00098
본 발명은
Figure 112007016652731-pat00016
시간 동안 제어부(150)의 클록을 이용하여 카운팅하여 저항형 센서(120)의 값을 인식할 있다는 것을 보여준다. 또한, 수학식 4에서 보듯이 전류비로
Figure 112007016652731-pat00018
시간을 조정할 수 있고, 센서 저항의 차로 인하여 성능에 영향을 미치는 환경 요소를 제거할 수 있다는 것을 보여준다. 도 3b는 도 2b에서 상기 수학식들에 의해 각 과정에서 출력되는 파형으로 나타낸 도면이다. 여기서 스위치의 온(on), 오프(off)는 제어부(150)에서 출력되는 제어 신호(VEN)에 따른 램프 적분부(130)의 스위치(SR) 온, 오프를 나타낸다.
도 4a는 본 발명의 제2 실시예에 따른 저항형 센서를 측정하고자 하는 센서 신호 처리 장치를 도시한 블록도이다.
도시된 바와 같이, 센서 신호 처리 장치는 저항형 센서(220), 저항형 센서(220)의 센서 저항에 따라 일정한 전류를 생성하는 전류 소스를 포함하는 램프 적분부(230), 램프 적분부(230)에서 생성된 전압(VCS1)을 비교하는 디지털 비교부(240), 및 디지털 비교부(240)의 출력 신호(VC1)를 통해 제어 신호(VEN)를 이용하여 램프 적분부(230)를 제어하는 제어부(250)를 포함한다. 여기서 디지털 비교부(240)는 디지털 슈미트 트리거(Digital Schmitt Trigger)가 적용된다.
도 4b는 본 발명의 실시예에 따라 도 4a를 복수개로 구성한 예를 도시한 도면이다.
도시된 바와 같이, 센서 신호 처리 장치는, 복수개의 저장형 센서(221,222,...,225), 전류 소스를 각각 구비하는 복수의 램프 적분부(231,232,...,235), 복수개의 디지털 비교부(241,242,...,245), 및 제어부(250)를 포함하여 구성됨을 알 수 있다.
도시된 센서 신호 처리 장치의 동작 특징은 도 4a와 동일하다. 이는 다양한 종류의 저항 센서를 이용하여 하나의 시스템 장치에서 동시에 서로 다른 센서의 센서 값을 측정할 수 있다는 것을 의미한다.
도 5a는 본 발명의 실시예에 따라 도 4a의 센서 신호 처리 장치를 회로로 구성한 예를 도시한 도면이다.
도시된 센서 신호 처리 장치는 램프 적분부(230)를 이용하고, 디지털 비교 부(240)로서 디지털 슈미트 트리거를 이용하여 인터페이스 기능을 구현한 것이다.
도시된 센서 신호 처리 장치는 저항형 센서(220), 전류 소스를 포함하는 램프 적분부(230), 램프 적분부(230)에 걸리는 전압(V SC )을 비교하는 디지털 비교부(240), 및 제어부(250)를 포함하여 구성됨을 알 수 있다.
여기서, 램프 적분부(230)는 저항형 센서(R S1 )(220)에 의하여 일정한 전류를 생성하는 전류 소스(I RS1 ), 전류 소스(I RS1 )로부터 전류를 받아들이는 커패시터(C R ), 및 커패시터(C R )의 전압을 충방전시키는 스위치(S R )를 포함하여 구성된다.
이러한 특성을 갖는 도 5a의 센서 신호 처리 장치 회로를 수학적 식으로 나타내면 도 2a의 수학식과 같이 아래 수학식 5와 같다.
[수학식 5]
Figure 112007016652731-pat00019
여기서, 디지털 비교부(240)는 하나의 입력 전압을 받아 들이는 디지털 비교기이다. 이러한 디지털 비교부(240)는 상위 문턱 전압(V thH )과 하위 문턱 전압(V thL )을 가진다. 디지털 비교부(240)는 상위 문턱 전압(V thH )과 램프 적분부(230)에 걸리는 전압(V SC )을 비교한다. 디지털 비교부(240)의 출력이 변하는 순간의 두 전압은 동일하다.
도 5d에서와 같이 디지털 비교부(240)의 출력은 '0'에서 '1'로 변하는 것을 알 수 있다. 디지털 비교부(240)의 출력이 변이할 때의 시간이
Figure 112007016652731-pat00020
이다. 즉, 시간
Figure 112007016652731-pat00021
에서
Figure 112007016652731-pat00022
는 전압이 '0'이지만, 시간이 지나면서 점점 전압이 증가한다는 것을 보여준다. 이를 수식으로 나타내면 아래 수학식 6과 같이 나타낼 수 있다.
[수학식 6]
Figure 112007016652731-pat00023
본 실시예에서
Figure 112007016652731-pat00024
시간 동안 제어부(250)의 클록을 이용하여 카운팅한 후 저항형 센서(220)의 값을 인식할 수 있다는 것을 보여준다. 높은 주파수를 가진 클록을 이용할 경우, 분해능도 높일 수 있다. 또한, 디지털 비교부(240)를 사용하므로 부가적인 비교 전압 전원(도 1a에서 V RS )이 필요 없다는 것을 알 수 있다.
도 5b는 본 발명의 실시예에 따른 도 5a의 인터페이스 회로 2개 이용하여 센서 신호 처리 장치를 구현하는 예를 도시한 도면이다.
도시된 센서 신호 처리 장치의 동작 및 수학적인 모델은 도 2b와 동일한 형태를 가지므로, 도 2b와 같이 동일한 방법으로 사용할 수 있다.
도시된 바와 같이, 센서 신호 처리 장치는, 2개의 저장형 센서(221,222), 전류소스를 각각 구비하는 2개의 램프 적분부(231,232), 2개의 디지털 비교부(241,242), 및 제어부(250)를 포함하여 구성됨을 알 수 있다.
도 5c는 본 발명의 실시예에 따라 도 5b의 제어부(250)의 구성 예를 도시한 도면이다.
도시된 바와 같이, 제어부(250)는 'AND'게이트(252) 및 EX-OR 게이트(254)를 포함하여 구성될 수 있다. 이는 아래 수학식 7과 같은 수학적 모델을 가지며, 이는 각각의 디지털 비교부(241,242)의 변이가 발생될 때의 시간으로 나타낼 수도 있다.
[수학식 7]
Figure 112007016652731-pat00025
일 때,
Figure 112007016652731-pat00026
Figure 112007016652731-pat00027
일 때,
Figure 112007016652731-pat00028
본 실시예에서
Figure 112007016652731-pat00029
,
Figure 112007016652731-pat00030
시간 동안 제어부(250)의 클록을 이용하여 카운팅하여 저항형 센서(221,222)의 값을 인식할 수 있다는 것을 보여준다. 수학식 7에 표현한 것처럼, 이 두 식을 각각의 시간을 이용하여 응용 시스템에 알맞은 제어부(250)를 구성할 수도 있지만, 여기서는 외부의 환경으로부터 영향을 받지 않는 정밀한 측정을 위해, 아래 수학식 8과 같이 두 변이 시간을 차로 나타낼 수도 있다.
[수학식 8]
Figure 112007016652731-pat00031
여기서,
Figure 112007016652731-pat00032
는 환경(온도, 등)의 비선형 계수이다.
본 실시예에서
Figure 112007016652731-pat00033
시간 동안 제어부(250)의 클록을 이용하여 카운팅하여 저항형 센서(221,222)의 값을 인식할 있다는 것을 보여준다. 이는 센서 저항의 차로 인 하여 성능에 영향을 미치는 환경 요소를 제거할 수 있다는 것을 보여준다. 이러한 수학적인 모델을 통해 도 5b의 센서 신호 처리 장치의 각 처리 과정에서 출력되는 신호의 파형은 도 5d와 같이 나타낼 수 있다.
도 6a는 본 발명의 제3 실시예에 따른 용량형 센서를 측정하고자 하는 센서 신호 처리 장치를 도시한 블록도이다.
도시된 바와 같이, 센서 신호 처리 장치는 램프 적분부(330), 비교부(340), 및 제어부(350)를 포함하여 구성된다.
여기서, 램프 적분부(330)는 일정한 전류를 생성하는 전류 소스(도 7a에서 ICS), 전류 소스(ICS)로부터 전류를 받아 들이는 커패시터(도 7a에서 CS1), 커패시터(CS1)의 전압을 충방전시키는 스위치(SR)로 구성된다.
비교부(340)는 램프 적분부(330)에 생성되는 전압과, 외부 전압 또는 내부로부터의 생성 전압, 즉 이러한 두 개의 전압을 비교한다.
제어부(350)는 비교부(340)의 출력 신호에 따라 제어 신호(VEN)를 이용하여 램프 적분부(330)의 동작을 제어한다.
여기서 제어부(350)는 다양하게 구성될 수 있으며, 'N' 비트 카운터와 응용 시스템에서 요구하는 클록을 가질 수 있다. 간단하게는 몇 개의 게이트 로직으로 구성할 수도 있다.
본 발명에서 속도, 온도, 압력, 습도 등의 값을 측정하고자 할 때, 이들의 변화를 측정하는 센서가 용량 값을 나타내면 회로를 쉽고 간략하게 구성할 수 있다는 것을 보여준다. 또한, 제어부(350)에 감지된 측정 값을 각종 응용 장치, 즉 디스플레이, 온도 측정기, 습도 측정기, 항온항습기, 속도 측정기, 칩 보호 장치 등에 의하여 다양한 분야에 사용할 수 있다. 이와 같이 센서 신호 처리 장치의 응용 분야는 크게 계측 시스템과 정보보호 시스템 분야로 그 활용 분야를 분류할 수 있다.
도 6b는 본 발명의 실시예에 따른 도 6a를 여러 개로 구성한 센서 신호 처리 장치를 나타낸 도면이다.
도시된 바와 같이, 센서 신호 처리 장치는, 복수개의 램프 적분부(331,332,...,335), 외부 또는 자체적으로 발생되어 입력되는 전압(VSR)과 복수개의 램프 적분부(331,332,...,335)로부터 입력되는 전압(VCS1,VCS2,...,VCSn)을 비교하는 복수개의 비교부(341,342,...,345), 및 제어부(350)를 포함하여 구성됨을 알 수 있다.
이는 다양한 종류의 저항의 센서를 이용하여 하나의 시스템 장치에서 동시에 센서 값을 측정할 수 있는 것을 의미한다. 예를 들어, 센서 1을 온도 센서, 센서 2를 습도 센서 등으로 나열하여 측정할 때, 주변의 변화를 센서가 동시에 측정할 수 있다. 이렇게 측정된 값은 제어부(350)에 의해서 처리된다는 것을 보여준다.
도 7a는 도 6a의 센서 신호 처리 장치를 회로로 구성한 예를 도시한 도면이다.
도시된 바와 같이, 센서 신호 처리 장치는, 일정한 전류를 생성하는 전류 소스(ICS)와 전류 소스(ICS)로부터 전류를 받아들이는 용량형 센서인 커패시터(CS1), 커패시터(CS1)의 전압을 충/방전시키는 스위치(SR)를 포함하는 램프 적분부(330), 램프 적분부(330)에 생성되는 전압(VCS1)과 외부 전압 또는 내부로부터 생성된 생성 전압(VSR)을 비교하는 비교부(340), 및 비교부(340)의 출력 신호에 따라 제어 신호(VEN)를 이용하여 램프 적분부(330)의 동작을 제어하는 제어부(350)를 포함한다.
본 실시예의 특징은 램프 적분부(330)를 이용하여 센서 신호 처리 인터페이스를 수행하는 것이다.
이러한 회로적 특징을 갖는 센서 신호 처리 장치를 수학적으로 나타내면 아래 수학식 9와 같다.
[수학식 9]
Figure 112007016652731-pat00034
이때 회로의 특성을 개선시키기 위해, 내부로부터의 생성되는 전압(V SR )을 하나의 전류 소스와 저항으로 생성하면 아래 수학식 10과 같이 나타낼 수 있다.
[수학식 10]
Figure 112007016652731-pat00035
이에 대한 회로 구성을 도 8a와 같이 나타낼 수 있다.
여기서, 비교부(340)가 두 전압(VCS1, VSR)을 비교하면서, 비교의 출력이 변하 는 순간의 두 전압은 동일하게 된다(도 8b). 이때 비교부(340)의 출력은 '1'에서 '0'으로 변하는 것을 알 수 있다. 즉, 시간
Figure 112007016652731-pat00036
에서
Figure 112007016652731-pat00037
는 전압이 '0'이지만, 시간이 지나면서 점점 전압이 증가하게 된다. 이를 수식으로 표현하면 아래 수학식 11과 같다.
[수학식 11]
Figure 112007016652731-pat00038
본 발명은
Figure 112007016652731-pat00039
시간 동안 제어부(450)의 클록을 이용하여 카운팅하여 저항형 센서의 값을 인식할 있다는 것을 보여준다. 또한, 수학식 11에서 보듯이
Figure 112007016652731-pat00040
전류비로
Figure 112007016652731-pat00041
시간을 조정할 수 있고,
Figure 112007016652731-pat00042
전류는 동일한 특징을 가진다는 것을 보여준다. 여기서, 전류 소스(ICS)는 MOS 트랜지스터, 바이폴라 트랜지스터 반도체 소자로 구성될 수 있다.
도 7b는 본 발명의 실시예에 따라 도 7a의 인터페이스 회로 2개 이용하여 센서 신호 처리 장치를 구성한 회로를 도시한 도면이다.
도시된 바와 같이, 센서 신호 처리 장치는 도 7a의 구성을 갖는 램프 적분부(331,332), 비교부(341,342), 및 제어부(350)를 포함하여 구성된다.
도시된 센서 신호 처리 장치의 동작에 따른 수학적인 모델은 도 7a와 동일하다. 하지만, 제어부(350)의 구성에 따라 보다 더 정밀한 측정 회로를 구성할 수 있다. 이에 제어부(350)는 도 3a의 'NAND' 게이트(152) 및 'EX-OR' 게이트(154)를 추가하여 구성할 수 있다. 이에 대한 수학적 모델을 비교부(341,342)의 변이가 발생될 때의 시간에 대하여 정리하면, 아래 수학식 12와 같다.
[수학식 12]
Figure 112007016652731-pat00043
이 두 식을 통해 각각의 시간을 이용하여 응용 시스템에 알맞은 제어부(350)를 구성할 수도 있지만, 여기서는 외부 불완전한 환경으로부터 영향을 받지 않는 정밀한 측정을 위해, 아래 수학식 13과 같이 두 변이 시간차를 나타낸다.
[수학식 13]
Figure 112007016652731-pat00044
본 발명은
Figure 112007016652731-pat00045
시간 동안 제어부(350)의 클록을 이용하여 카운팅하여 저항형 센서의 값을 인식할 있다는 것을 보여준다. 또한, 수학식 13에서 보듯이
Figure 112007016652731-pat00046
전류비로
Figure 112007016652731-pat00047
시간을 조정할 수 있고, 센서 저항의 차로 인하여 성능에 영향을 미치는 환경 요소를 제거할 수 있다는 것을 보여준다. 수학식 13을 통해 센서 신호 처리 장치에서 출력되는 파형 신호는 도 8b와 같이 나타낼 수 있다.
도 9a는 본 발명의 제4 실시예에 따른 용량형 센서를 측정하고자 하는 센서 신호 처리 장치를 도시한 블록도이다.
도시된 바와 같이, 센서 신호 처리 장치는 램프 적분부(430), 디지털 비교 부(440), 및 제어부(450)를 포함한다.
램프 적분부(430)는 일정한 전류를 생성하는 전류 소스, 전류 소스로부터 전류를 받아들이는 용량형 센서, 및 용량형 센서에 걸리는 전압을 충/방전시키는 스위치를 포함하여 구성된다.
디지털 비교부(440)는 램프 적분부(430)에 생성되는 전압을 비교하며, 디지털 슈미트트리거로 구성된다.
제어부(450)는 디지털 비교부(440)의 출력 신호에 따라 제어 신호(VEN)를 이용하여 램프 적분부(430)를 제어한다.
도 9b는 본 발명의 실시예에 따른 도 9a를 복수개로 구성한 센서 신호 처리 장치의 예를 도시한 도면이다.
도시된 센서 신호 처리 장치의 동작 특징은 도 9a와 동일하다. 이는 다양한 종류의 용량형 센서를 이용하여 하나의 시스템 장치에서 동시에 센서 값을 측정할 수 있음을 의미한다.
도시된 바와 같이, 센서 신호 처리 장치는, 복수개의 램프 적분부(431,432,...,435), 복수개의 램프 적분부(331,332,...,335)로부터 입력되는 전압(VCS1,VCS2,...,VCSn)을 비교하는 복수개의 디지털 비교부(441,442,...,445), 및 제어부(450)를 포함하여 구성된다.
도 10a는 본 발명의 실시예에 따라 도 9a의 센서 신호 처리 장치를 회로로 나타낸 도면이다.
본 실시예의 특징은 램프 적분부(430)와 디지털 비교부(440)를 이용하여 센서 신호 처리 인터페이스 구현하는 것이다.
도 10a의 회로는 일정한 전류를 생성하는 전류 소스(I CS ), 전류 소스(I CS )로부터 전류를 받아들이는 용량형 센서(C S1 ), 용량형 센서(C S1 )에 걸리는 전압을 충/방전시키는 스위치(S R )로 구성된 램프 적분부(430), 램프 적분부(430)에 걸리는 전압(V SC )을 비교하는 디지털 비교부(440), 및 디지털 비교부(440)의 출력 신호(V C1 )와 램프 적분부(430)를 온-오프 제어해 주는 제어 신호(V EN )를 출력하는 제어부(450)를 포함하여 구성된다.
도 10a의 회로를 수학적 식으로 나타내면 도 7a와 같이 아래 수학식 14와 동일한 형태로 나타난다. 다만, 디지털 비교부(440)의 2개의 문턱 전압(V thH ,V thL )과 비교하여 디지털 비교부(430)의 출력 신호가 변이를 일으킨다.
[수학식 14]
Figure 112007016652731-pat00048
여기서, 디지털 비교부(440)는 상위 문턱 전압(V thH )과 하위 문턱 전압((V thL )을 가진다. 디지털 비교부(440)는 상위 문턱 전압(V thH )과 램프 적분부(430)에 걸리는 전압(V SC1 )을 비교한다.
디지털 비교부(440)의 출력이 변하는 순간의 두 전압은 동일하다. 디지털 비교부(440)의 출력은 '0'에서 '1'로 변하는 것을 알 수 있다. 디지털 비교부(440)의 출력이 변이할 때의 시간이
Figure 112007016652731-pat00049
이다. 즉, 시간
Figure 112007016652731-pat00050
에서
Figure 112007016652731-pat00051
는 전압이 '0'이지만, 시간이 지나면서 점점 전압이 증가한다는 것을 보여준다. 이를 수학적으로 나타내면 아래 수학식 15와 같다.
[수학식 15]
Figure 112007016652731-pat00052
,
Figure 112007016652731-pat00053
본 발명은
Figure 112007016652731-pat00054
시간 동안 제어부(450)의 클록을 이용하여 카운팅하여 용량형 센서의 값을 인식할 수 있다는 것을 보여준다. 높은 주파수를 가진 클록을 이용할 경우, 분해능도 높일 수 있다. 또한, 디지털 비교부(440)를 사용하므로 부가적인 비교 전압 전원(V SR )이 필요 없다는 것을 알 수 있다.
도 10b는 도 10(a)에서 인터페이스 회로 2개 이용하여 센서 신호 처리 장치를 구성하는 예를 도시한 도면이다.
도시된 바와 같이, 센서 신호 처리 장치는 도 10a의 구성을 갖는 램프 적분부(431,432), 디지털 비교부(441,442), 및 제어부(450)를 포함하여 구성된다.
이러한 구성의 센서 신호 처리 장치에 대한 동작의 수학적인 모델은 도 10a와 동일하다. 하지만, 제어부(450)의 구성에 따라 보다 정밀한 측정 회로를 구성할 수 있다. 이에 제어부(450)는 도 5c의 'AND' 게이트(252) 및 EX-OR 게이트(254)로 구성될 수 있다. 이를 수학적 모델로 나타내면 아래 수학식 16과 같고, 각각의 디지털 비교부(442, 444)의 변이가 발생될 때의 시간에 대해 정리할 수 있다.
[수학식 16]
Figure 112007016652731-pat00055
Figure 112007016652731-pat00056
본 실시예에서
Figure 112007016652731-pat00057
,
Figure 112007016652731-pat00058
시간 동안 제어부(450)의 클록을 이용하여 카운팅하여 저항형 센서의 값을 인식할 수 있다는 것을 보여준다. 수학식 16에 표현한 것처럼, 이 두 식을 각각의 시간을 이용하여 응용 시스템에 알맞은 제어부(450)를 구성할 수도 있지만, 여기서는 외부의 환경으로부터 영향을 받지 않는 정밀한 측정을 위해, 아래 수학식 17과 같이 시간차로 나타낼 수도 있다.
[수학식 17]
Figure 112007016652731-pat00059
여기서, 본 발명은
Figure 112007016652731-pat00060
시간 동안 제어부(450)의 클럭을 이용하여 카운팅하여 저항형 센서의 값을 인식할 있다는 것을 보여준다. 센서 저항의 차로 인하여 성능에 영향을 미치는 환경 요소를 제거할 수 있다는 것을 보여준다. 수학식 16의 수학적인 모델을 통해 출력되는 파형은 도 8b와 동일한 형태를 갖는다. 그러나
Figure 112007016652731-pat00061
파형이 디지털 비교부(441,442) 때문에 반전 모양을 갖는다.
본 발명의 센서 신호 처리를 실현하기 위해서는 비교기가 필요하다. 회로의 구성상 다양한 비교기를 사용할 수 있다. 특히, 공급 전원에서 바라보면, '+' 공급 전원과 '―' 공급 전원에 의하여 구동되는 비교기, 둘 중 하나의 공급 전원으로 구동하는 비교기로 구분할 수 있을 것이다. 응용 시스템에 따라 두 개의 공급 전원을 가지는 비교기를 사용할 수도 있고, 단일 공급 전원을 사용하는 비교기를 사용할 수도 있다.
도 11a는 본 발명의 실시예에 따른 센서 신호 처리 장치를 구현하기 위한 단일 공급 전원 (또는 양 전원(+,-) GND를 -전원을 인가하면, 두 개의 전원을 가지는 비교기가 된다) 비교기를 도시한 도면이다.
도시된 비교기(140)는 단일 공급 전원을 요구하는 센서 신호 처리에 매우 폭 넓게 사용할 수 있을 것이다. 본 발명의 회로는 간단하며, 반도체 소자로 쉽게 구현할 수 있다. 본 발명의 단일 전원의 비교기(140)에 가장 큰 특징은 PMOS 소자를 이용하여 입력 신호를 바이어스 시켰다는 것이 가장 큰 특징 중에 하나이다. 도 11a의 회로는 MOS 소자인 M1~M5가 차동증폭기로 동작하고, MOS 소자인 M6~M7이 공통-소스 증폭기로 동작하며, PMOS 소자인 Mp1 및 Mp2가 소자와 Is 전류 원이 바이어스 회로로 동작한다. 이러한 비교기(140)의 수학적 모델은 입력 신호인 V IN1 + 과 V IN1-을 PMOS 소자와 전류원으로 바이어스 시키면 아래 수학식 18과 같이 나타낼 수 있다.
[수학식 18]
Figure 112007016652731-pat00062
Figure 112007016652731-pat00063
이렇게 바이어스된 입력 신호는 차동 증폭기와 공-소스 증폭기를 통과하여 아래 수학식 19와 같은 출력 신호를 출력한다.
[수학식 19]
Figure 112007016652731-pat00064
Figure 112007016652731-pat00065
비교기(140)는 입력단이 높은 임피던스를 가지며, 회로가 간단한 특징을 갖고 있다. 또한, MOS, 바이폴라, 등등의 반도체 소자로 쉽게 구현할 수 있다.
도 11b는 도 11a의 2개의 전류원을 가진 단일 전원 비교기를 적용 예를 도시한 도면이다.
도 12a는 4개의 전류원을 가진 단일 전원 비교기의 회로 구성 예를 도시한 도면이고, 도 12b는 도 12a의 4개의 전류원을 가진 단일 전원 비교기를 적용 예를 도시한 도면이다.
도 12a는 도 11a와 수학적인 모델은 동일하지만, 회로에서 저항을 사용하지 않고 구성한 단일 공급 전원을 가지는 비교기이다.
도 13a 및 도 13b는 본 발명의 실시예에 따라 디지털 비교부의 구성 예를 도시한 도면이다.
도시된 비교기(440)의 특징은 단일 입력 신호와 단일 출력 신호를 가지면서, 상위 문턱 전압과 하위 문턱 전압을 가지는 디지털 비교기이다. 도면은 디지털 비교기를 이용하여, 센서 신호 처리 장치에 이용한 것을 보여 준다. 디지털 비교기(440)를 이용할 경우, 비교기 자체가 비교 능력을 기능을 가지고 있으므로, 두 개의 입력 신호를 가지는 비교기에 비해, 부가적인 공급 전원을 필요하지 않는다.
도 14는 본 발명의 실시예에 따른 센서 신호 처리 장치에 각종 응용 장치를 연결한 예를 나타낸 도면이다.
도시된 바와 같이, 센서(120), 인터페이스부(170), 및 제어부(150)를 포함하는 센서 신호 처리 장치(100)를 응용 장치(180)에 연결하여, 필요에 따라 해당 기능을 갖는 응용 장치(180)에 필요한 센서 처리 기능을 수행할 수 있다.
본 발명의 센서 신호 처리 장치를 이용할 경우, 계측 시스템 및 정보보호 시스템을 보다 쉽고 간략하게 실현할 수 있다. 이는 센서가 온도 센서이면 응용 장치를, 디스플레이 장치로 하면 온도계를 쉽게 구현할 수 있다는 것을 보여준다. 응용 장치(180)가 보안 칩이면 정보보호 칩으로 구현할 수 있다.
도 15는 본 발명의 실시예에 따라 해당 칩에 센서 신호 처리 장치를 적용한 예들을 도시한 도면이다.
도시된 바와 같이, 본 실시예에서는 칩(1100,1200,1300,1400) 안에 센서 신호 처리 장치를 삽입할 수도 있고, 센서(120)만 외부에 나둘 수도 있다.
도 15의 a는 센서 신호 처리 장치를 구성하는 제어부(150), 인터페이스부(170), 및 센서(120)가 칩(1100) 내부에 삽입된 예를 나타내고 있다. 도 15의 b는 센서 신호 처리 장치를 구성하는 제어부(150), 인터페이스부(170), 및 센서(120) 중 센서(120)가 칩(1100) 외내부에 배치된 예를 나타내고 있다.
도 15의 c는 센서 신호 처리 장치를 구성하는 제어부(150), 인터페이스부(171,175), 및 센서(121,125)가 칩(1100) 내부에 삽입된 예를 나타내고 있다.
도 15의 a는 센서 신호 처리 장치를 구성하는 제어부(150), 인터페이스부(171,175), 및 센서(121,125) 중 센서(121,125)가 칩(1100) 외부에 배치된 예를 나타내고 있다.
도 16a는 본 발명의 실시예에 따른 센서 신호 처리 장치를 정보보호 칩에 응용한 경우, 정보보호 칩과 단말기의 관계를 나타낸 도면이다.
도면은 각종 단말기의 신뢰성을 보장하기 위해, 정보보호 칩(100)을 단말기(1800)에 내장한 경우이다.
도시된 바와 같이, 정보보호 칩(100)이 내장된 단말기(1800)의 정보 보호를 위해, 센서 보안 장치가 내장된 단말기를 제작하는 단계(S100), 및 사용자에 의한 센서 보안 장치가 내장된 단말기(1800)의 신뢰성을 인증하는 단계(S200)를 포함하여 구성된다.
이를 구체적으로 설명하면, 먼저 단말기(1800)는 단말기의 초기 값 설정을 요청한다(S110). 단말기 제조업체는 단말기(1800)의 요청에 따라 단말기(1800)에 정보보호 칩(100)을 내장하여 센서의 초기 값을 설정하여 정보보호 칩(100)에서 초 기 값을 측정하고 측정한 초기 값을 저장한다(S120).
이때 단말기 제조업체는 저장된 처리 결과를 단말기(1800)에 전송한다(S130). 이에 따라, 단말기(1800)는 제공된 초기값에 따라 초기값 설정을 완료한다(S140).
이렇게 설정이 완료된 단말기(1800)는 사용자에게 판매된다. 판매된 정보보호 칩(100)이 내장된 단말기(1800)를 사용자가 안전하게 사용하기 위해, 사용자가 단말기 신뢰 인증을 요청하면(S210), 단말기(1800)의 정보보호 칩(100)은 센서의 초기 값(Si)과 인증 시 센서 값(SA)을 비교한다(S220). 이에 정보 보호 칩(100)은 비교 결과에 따라 칩 상태를 분석하고, 분석된 처리 결과를 단말기(1800)에 알려준다(S230). 이에 따라, 단말기(1800)는 신뢰 인증 여부를 판단하여 사용자에게 알려 준다(S240).
도 16b는 본 발명의 실시예에 따라 단말기와 연동하지 않은 단독 정보 보호 칩에서 자체적으로 칩의 신뢰 여부를 판단하는 방법을 도시한 도면이다.
도시된 정보보호 칩(100)은 스마트카드 칩에 삽입되어 보다 물리적으로 안전한 칩으로 구현될 수 있다.
먼저, 사용자는 센서 보안 장치가 내장된 정보보호 칩(100)을 제작한다(S300). 이를 위해, 사용자는 센서의 초기값을 측정하여 저장한다(S310).
이후, 사용자에 의한 센서 보안 장치가 정보보호 칩(100)의 신뢰성을 인증한다(S400).
이를 위해, 센서 보안 장치가 초기 센서 값(Si)과 인증 센서값(SA)을 비교하 여(S410), 비교 결과에 따른 정보보호 칩(100)의 해킹 여부를 판단한다(S420).
이상에서는 본 발명에서 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였다. 그러나 본 발명은 상술한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 및 균등한 타 실시가 가능할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부한 특허청구범위에 의해서만 정해져야 할 것이다.
상술한 본 발명에 따르면, 센서 신호 처리 장치의 인터페이스 회로는 다양한 센서에 적용이 가능하고 회로 자체도 간단하며 특성도 우수한 특징을 가지고 있다. 또한, 센서가 용량, 저항형에 따라 인터페이스 회로를 그대로 또는 간단한 수정으로 사용 가능하다.
뿐만 아니라, 본 발명의 센서 신호 처리 장치는 응용 방법에 따라 계측 시스템 및 정보보호 시스템에 쉽게 접근이 가능하고, 이에 따른 성능도 우수하며 반도체 기술의 발전에 의한 칩으로 제작하기에도 유리한 특성을 갖는다.

Claims (23)

  1. 설정에 따라 일정한 전류를 생성하여 출력하는 전류 소스;
    상기 전류 소스로부터 유입되는 전류를 이용하여 센서 전압을 생성하는 센서;
    입력되는 명령에 따라 적분 전압을 생성 및 출력하는 램프 적분부;
    상기 센서에서 생성한 센서 전압과 상기 램프 적분부에서 출력된 적분 전압을 문턱전압과 비교하여 그 비교 결과를 출력하는 비교부; 및
    상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함하는 것을 특징으로 하는 센서 신호 처리 장치.
  2. 제1항에 있어서,
    상기 비교부는 2개의 전류원을 가진 단일 전원을 이용하여 입력 신호 전원을 바이어스 시키기 위해 2개의 피엠오에스(PMOS) 또는 피엔피(PNP) 트랜지스터가 적용되는 것을 특징으로 하는 센서 신호 처리 장치.
  3. 제2항에 있어서,
    상기 비교부는 피엠오에스(PMOS) 트랜지스터의 소스 단자 또는 피엔피(PNP) 트랜지스터의 에미터 단자와 구동 전원(Vdd) 사이에 저항을 이용하는 것을 특징으로 하는 센서 신호 처리 장치.
  4. 제2항에 있어서,
    상기 비교부는 피엠오에스(PMOS) 트랜지스터의 소스 단자 또는 피엔피(PNP) 트랜지스터의 에미터 단자와 구동 전원(Vdd) 사이에 저항과 피엠오에스(PMOS) 트랜지스터의 드레인 단자 또는 피엔피(PNP) 트랜지스터의 컬렉터 단자와 접지 사이에 저항을 이용하는 것을 특징으로 하는 센서 신호 처리 장치.
  5. 제1항에 있어서,
    상기 전류 소스, 상기 센서, 및 상기 비교부는 복수의 개수로 구성되는 것을 특징으로 하는 센서 신호 처리 장치.
  6. 센서 저항을 갖는 센서;
    상기 센서 저항에 따라 일정한 전류를 생성하는 전류 소스를 포함하고, 입력되는 명령에 따라 상기 전류에 기초한 적분 전압을 생성 및 출력하는 램프 적분부;
    상기 램프 적분부에서 출력된 적분 전압을 문턱전압과 비교하여 그 비교 결과를 출력하는 디지털 비교부; 및
    상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함하는 것을 특징으로 하는 센서 신호 처리 장치.
  7. 제6항에 있어서,
    상기 센서, 상기 램프 적분부, 및 상기 디지털 비교부는 복수의 개수로 구성되는 것을 특징으로 하는 센서 신호 처리 장치.
  8. 제1항 또는 제6항에 있어서,
    상기 센서는 서로 다른 정보의 수집이 가능한 저항 센서, 커패시터 센서, 인덕터 센서 중 어느 하나인 것을 특징으로 하는 센서 신호 처리 장치.
  9. 센서에 적분 전압을 형성하는 램프 적분부;
    상기 램프 적분부의 적분 전압과 임의의 입력 전압을 비교하여 그 비교 결과를 출력하는 복수의 비교부; 및
    상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함하는 것을 특징으로 하는 센서 신호 처리 장치.
  10. 제9항에 있어서,
    상기 램프 적분부는,
    상기 일정한 전류를 생성하는 전류 소스;
    상기 전류 소스로부터 생성된 전류를 유입하여 충전하는 커패시터; 및
    상기 커패시터에 전압을 충전 및 방전 시키는 스위치를 포함하는 것을 특징으로 하는 센서 신호 처리 장치.
  11. 제9항에 있어서,
    상기 램프 적분부 및 상기 비교부는 복수의 개수로 구성되는 것을 특징으로 하는 센서 신호 처리 장치.
  12. 제9항에 있어서,
    상기 복수의 비교부로 입력되는 상기 임의의 입력 전압은 동일한 크기의 공통 전압인 것을 특징으로 하는 센서 신호 처리 장치.
  13. 제1항 또는 제9항에 있어서,
    상기 제어부는,
    상기 비교부 출력 신호를 입력으로 받아서 펄스폭 신호를 생성하는 Ex-OR 게이트; 및
    커패시터와 병렬로 연결된 스위치를 제어하는 NAND 또는 AND 게이트를 포함하여 구성되는 것을 특징으로 하는 센서 신호 처리 장치.
  14. 일정한 전류를 생성하는 전류 소스, 상기 전류 소스로부터 생성된 전류를 충전하는 용량형 센서, 및 상기 용량형 센서에 전압을 충전 및 방전시키는 스위치를 포함하여 구성되는 램프 적분부;
    상기 램프 적분부에서 출력된 적분 전압을 문턱전압과 비교하여 그 비교 결과를 출력하는 디지털 비교부; 및
    상기 비교부로부터 출력되는 상기 비교 결과에 따라 상기 램프 적분부의 상기 적분 전압의 생성 및 방출을 제어하는 제어부를 포함하는 것을 특징으로 하는 센서 신호 처리 장치.
  15. 제6항 또는 제14항에 있어서,
    상기 디지털 비교부는, 아날로그 슈미트 트리거 또는 디지털 슈미트 트리거로 적용되는 것을 특징으로 하는 센서 신호 처리 장치.
  16. 제14항에 있어서,
    상기 램프 적분부 및 상기 디지털 비교부가 복수개로 구성되는 것을 특징으로 하는 센서 신호 처리 장치.
  17. 제6항 또는 제14항에 있어서,
    상기 제어부는,
    상기 비교부의 출력 신호를 입력으로 받아서 펄스폭 신호를 생성하는 Ex-OR 게이트; 및
    커패시터와 병렬로 연결된 스위치를 제어하는 AND 또는 NAND 게이트를 포함하여 구성되는 것을 특징으로 하는 센서 신호 처리 장치.
  18. 제1항, 제6항, 제9항 및 제14항 중 어느 한 항에 있어서,
    상기 램프 적분부는, 커패시터와 스위치가 병렬로 구성되며, 상기의 커패시터에 전류 전원의 전류가 유입되어 적분 전압을 생성하는 것을 특징으로 하는 센서 신호 처리 장치.
  19. 삭제
  20. 제1항, 제6항 및 제9항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 비교부의 출력 신호를 입력으로 받아서 펄스폭 신호를 생성하는 논리 게이트들 중 하나 이상을 포함하고, 커패시터와 병렬로 연결된 스위치를 제어하는 논리 게이트들 중 하나 이상을 포함하여 구성됨을 특징으로 하는 센서 신호 처리 장치.
  21. 차동 증폭기 및 공통 소스 증폭기로 동작하는 MOS 소자; 및
    바이어스 회로로 동작하는 PMOS(MP1,MP2) 소자를 구비하고,
    단일 전원(Vdd)과 접지(GND) 사이에 전류 전원 또는 저항을 이용하여 상기 PMOS를 바이어스 시키고, 차동단의 MOS 소자의 단자와 상기 PMOS 소자의 소스 단자가 직접 연결되는 비교기를 포함하는 것을 특징으로 하는 센서 신호 처리 장치.
  22. 센서 신호 처리 장치를 응용한 정보 보호 칩에서, 센서의 초기값을 측정하여 측정된 초기값을 저장하는 과정;
    상기 저장된 초기값과 인증 시 센서 값을 비교하는 과정; 및
    상기 비교 결과에 따라 상기 초기값과 상기 인증 시 센서 값의 일치 여부를 판단하여 자신의 신뢰성을 인증하는 과정을 포함하는 것을 특징으로 하는 센서 신호 처리 장치를 용용한 정보 보호 칩에서의 신뢰성 인증 방법.
  23. 센서 신호 처리 장치를 용용한 정보 보호 칩에서 연동하는 단말기의 신뢰성을 인증하는 방법에 있어서,
    상기 단말기로부터 센서의 초기값 설정 요청을 받으면, 상기 센서의 초기값을 측정하여 저장하는 과정;
    상기 저장된 초기값을 상기 단말기로 전송하는 과정; 및
    상기 초기값과 인증 시 센서 값을 비교하여 상기 초기값과 상기 인증 시 센서 값의 일치 여부를 판단하여 신뢰성을 인증하는 과정을 포함하는 것을 특징으로 하는 센서 신호 처리 장치를 용용한 정보 보호 칩에서의 신뢰성 인증 방법.
KR1020070019228A 2006-10-20 2007-02-26 센서 신호 처리 장치 및 이를 응용한 정보 보호 칩에서의 신뢰성 인증 방법 KR100872174B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2007/005028 WO2008048024A1 (en) 2006-10-20 2007-10-15 Sensor signal processor apparatus
US12/445,785 US8098148B2 (en) 2006-10-20 2007-10-15 Sensor signal processor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060102249 2006-10-20
KR1020060102249 2006-10-20

Publications (2)

Publication Number Publication Date
KR20080035939A KR20080035939A (ko) 2008-04-24
KR100872174B1 true KR100872174B1 (ko) 2008-12-09

Family

ID=39574642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019228A KR100872174B1 (ko) 2006-10-20 2007-02-26 센서 신호 처리 장치 및 이를 응용한 정보 보호 칩에서의 신뢰성 인증 방법

Country Status (2)

Country Link
US (1) US8098148B2 (ko)
KR (1) KR100872174B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101724092B1 (ko) * 2010-12-23 2017-04-07 삼성전자주식회사 램프신호 발생기, 이를 구비한 ａ/ｄ 컨버터 및 이미지 센서
US20160025678A1 (en) 2013-04-03 2016-01-28 University Of Massachusetts Electrochemical Tongue
TWI514104B (zh) * 2014-07-11 2015-12-21 Novatek Microelectronics Corp 用於穩壓器之電流源及其穩壓器
US9374101B2 (en) 2014-10-21 2016-06-21 Electronics And Telecommunications Research Institute Sensor device including high-resolution analog to digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0510791A (ja) * 1990-07-30 1993-01-19 Yamatake Honeywell Co Ltd 予測平均温感演算方法および装置
KR20040092104A (ko) * 2003-04-25 2004-11-03 엄장필 거리 및 기후 데이터 시스템 및 전송 방법
JP2005003491A (ja) * 2003-06-11 2005-01-06 Hitachi Electronics Service Co Ltd 気象情報等に応じた機器の作動時間制御システム用気象情報等測定装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3876933A (en) * 1973-12-28 1975-04-08 Itt Resistance measuring instrument with linearized digital readout
US4020357A (en) * 1976-01-29 1977-04-26 Metrologic Instruments, Inc. Signal processing for print scanners
US4337456A (en) * 1979-04-16 1982-06-29 Leeds & Northrup Company Analog to digital converter with offset error correction
EP0495118A4 (en) 1990-07-30 1993-02-03 Yamatake-Honeywell Co. Ltd. Method and device for computing estimated mean temperature sensation
KR100477158B1 (ko) * 2001-12-18 2005-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서
US7352216B2 (en) * 2005-06-28 2008-04-01 Teridian Semiconductor Corporation High speed ramp generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0510791A (ja) * 1990-07-30 1993-01-19 Yamatake Honeywell Co Ltd 予測平均温感演算方法および装置
KR20040092104A (ko) * 2003-04-25 2004-11-03 엄장필 거리 및 기후 데이터 시스템 및 전송 방법
JP2005003491A (ja) * 2003-06-11 2005-01-06 Hitachi Electronics Service Co Ltd 気象情報等に応じた機器の作動時間制御システム用気象情報等測定装置

Also Published As

Publication number Publication date
US20100315194A1 (en) 2010-12-16
KR20080035939A (ko) 2008-04-24
US8098148B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
JP6668365B2 (ja) 感知素子からの電流読み出しを備える容量性指紋感知装置
EP1164697B1 (en) Glass touch sensing circuit
US20030091220A1 (en) Capacitive sensor device
US20070150225A1 (en) Thermal sensing method and system
CN104596659B (zh) 显示器的温度感测电路、显示器及其操作方法
KR100872174B1 (ko) 센서 신호 처리 장치 및 이를 응용한 정보 보호 칩에서의 신뢰성 인증 방법
KR101810543B1 (ko) 동기신호 입력부를 갖는 지문센서
KR20100009269A (ko) 온도 감지 장치 및 그것을 포함하는 전자 장치
US20100066582A1 (en) Current mode double-integration conversion apparatus
KR102176201B1 (ko) 인체 검출 장치
US8156354B2 (en) Power-saving system and method for computer
CN108960176B (zh) 指纹感测面板及其指纹感测器
US7141910B2 (en) Transconductance circuit for piezoelectric transducer
Kim et al. RF sensor-based liveness detection scheme with loop stability compensation circuit for a capacitive fingerprint system
KR101133494B1 (ko) 터치센서의 정전용량 측정 장치 및 방법, 정전용량 측정 회로
WO2008048024A1 (en) Sensor signal processor apparatus
US5874790A (en) Method and apparatus for a plurality of modules to independently read a single sensor
EP1050751A1 (en) Determination of an ambient temperature through the comparison of divided voltages
KR100431750B1 (ko) 정전용량식 반도체 지문감지센서의 단위화소 및 그를이용한 지문감지장치
KR20190124006A (ko) 위조 지문 감지가 가능한 지문 인식 장치 및 이의 구동 방법
Lee et al. RC PUF: A low-cost and an easy-to-design PUF for resource-constrained IoT devices
JP2000028311A (ja) 表面形状認識用センサ回路
KR100443584B1 (ko) 온도검출장치 및 방법
JP2002062108A (ja) 表面形状認識センサ装置
CN103109167A (zh) 具有经改善的热稳定性的引脚兼容性红外光检测器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 11