KR100870499B1 - Liquid crystal display and driving method thereof - Google Patents
Liquid crystal display and driving method thereof Download PDFInfo
- Publication number
- KR100870499B1 KR100870499B1 KR1020070030454A KR20070030454A KR100870499B1 KR 100870499 B1 KR100870499 B1 KR 100870499B1 KR 1020070030454 A KR1020070030454 A KR 1020070030454A KR 20070030454 A KR20070030454 A KR 20070030454A KR 100870499 B1 KR100870499 B1 KR 100870499B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- voltage
- circuit
- pcb
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 콘트롤 PCB를 간소화하도록 한 액정표시장치와 그 구동방법에 관한 것이다. The present invention relates to a liquid crystal display device and a driving method thereof for simplifying a control PCB.
이 액정표시장치는 제1 및 제2 데이터라인군과, 상기 데이터라인군들과 분리된 LOG 배선을 포함한 액정표시패널; 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러; 구동전압을 발생하는 전원 발생회로; 상기 타이밍 콘트롤러와 상기 전원 발생회로가 실장된 콘트롤 PCB; 상기 구동전압을 분압하여 감마보상전압들을 발생하는 제1 분압회로를 각각 포함하여 상기 제1 데이터라인군에 공급될 데이터전압을 발생하는 제1 데이터 IC들을 포함한 제1 데이터 회로군; 상기 제1 데이터 회로군이 접속된 제1 소스 PCB; 상기 LOG 배선을 경유하여 상기 타이밍 제어신호, 상기 데이터, 상기 구동전압을 공급받고, 상기 LOG 배선을 통해 공급된 구동전압을 분압하여 감마보상전압들을 발생하는 제2 분압회로를 각각 포함하여 상기 제2 데이터라인군에 공급될 데이터전압을 발생하는 제2 데이터 IC들을 포함한 제2 데이터 회로군; 상기 제2 데이터 회로군이 접속되는 제2 소스 PCB; 및 상기 싱글 출력포트와 상기 전원 발생회로의 출력단을 상기 제1 소스 PCB에 전기적으로 연결하기 위한 연결부를 구비하고; 상기 제2 분압회로는 분압용 저항 스트링만을 가지는 반면, 상기 제1 분압회로는 분압용 저항 스트링 및 상기 저항 스트링과 병렬로 접속되어 상기 LOG 배선에서의 전압 강하분을 보상하기 위한 보상 저항을 가진다.The liquid crystal display device comprises: a liquid crystal display panel including first and second data line groups and a LOG wiring separated from the data line groups; A timing controller configured to output a timing control signal and data through a single output port; A power generation circuit for generating a driving voltage; A control PCB on which the timing controller and the power generation circuit are mounted; A first data circuit group including first data ICs each generating a data voltage to be supplied to the first data line group, each including a first voltage divider circuit for dividing the driving voltage to generate gamma compensation voltages; A first source PCB to which the first data circuit group is connected; A second voltage divider circuit configured to receive the timing control signal, the data, and the driving voltage through the LOG wiring, and divide the driving voltage supplied through the LOG wiring to generate gamma compensation voltages, respectively; A second data circuit group including second data ICs for generating a data voltage to be supplied to the data line group; A second source PCB to which the second data circuit group is connected; And a connection portion for electrically connecting the single output port and the output terminal of the power generation circuit to the first source PCB; The second voltage divider circuit has only a voltage divider resistor string, while the first voltage divider circuit is connected in parallel with the voltage divider resistor string and the resistance string to have a compensation resistor for compensating a voltage drop in the LOG wiring.
Description
도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.1 is an equivalent circuit diagram showing a liquid crystal cell of a liquid crystal display device.
도 2는 싱글 소스 PCB를 가지는 액정표시장치를 나타내는 도면. 2 shows a liquid crystal display device having a single source PCB.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도. 3 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
도 4는 도 3에 도시된 타이밍 콘트롤러와 데이터 IC들의 접속 구조를 상세히 나타내는 도면. FIG. 4 is a diagram showing in detail the connection structure of the timing controller and data ICs shown in FIG. 3; FIG.
도 5는 소스 COF에 형성된 더미 배선들과 액정표시패널의 기판 상에 형성된 LOG 배선들을 나타내는 평면도. FIG. 5 is a plan view illustrating dummy wirings formed in a source COF and LOG wirings formed on a substrate of a liquid crystal display panel. FIG.
도 6은 도 3 및 도 4에 도시된 타이밍 콘트롤러의 데이터 처리부를 상세히 나타내는 블록도.6 is a block diagram illustrating in detail a data processor of the timing controller illustrated in FIGS. 3 and 4.
도 7 및 도 8은 도 6에 도시된 데이터 변조부의 출력 예를 나타내는 파형도.7 and 8 are waveform diagrams illustrating an output example of the data modulator shown in FIG. 6;
도 9는 도 4에 도시된 타이밍 콘트롤러와 데이터 IC들 사이의 신호 전송경로를 나타내는 도면. FIG. 9 is a diagram illustrating a signal transmission path between the timing controller and data ICs shown in FIG. 4; FIG.
도 10은 도 4에 도시된 데이터 IC를 상세히 나타내는 블록도.FIG. 10 is a block diagram showing in detail the data IC shown in FIG. 4; FIG.
도 11은 도 10에 도시된 감마보상전압 발생부를 상세히 나타내는 회로도.FIG. 11 is a circuit diagram illustrating in detail a gamma compensation voltage generation unit illustrated in FIG. 10.
도 12는 도 10에 도시된 DAC를 상세히 나타내는 회로도.12 is a circuit diagram showing in detail the DAC shown in FIG.
도 13 및 도 14는 소스 PCB를 분리하고 타이밍 콘트롤러의 출력포트를 더블 출력포트로 구성한 예를 나타내는 도면들.13 and 14 illustrate an example in which a source PCB is separated and an output port of a timing controller is configured as a double output port.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
30 : 액정표시패널 31 : 타이밍 콘트롤러30 liquid
32 : 데이터 구동회로 33 : 게이트 구동회로 32: data driving circuit 33: gate driving circuit
40 : 콘트롤 PCB 41A, 41B, 131A, 131B : 소스 PCB 40: Control PCB 41A, 41B, 131A, 131B: Source PCB
42 : 소스 COF 43, 113A, 113B : FFC42:
44, 114A, 114B : 연결 배선 61, 121 : 2 포트 확장부44, 114A, 114B:
62, 122 : 데이터 변조부 63 : 싱글 출력포트62, 122: data modulator 63: single output port
91 : 쉬프트 레지스터 92 : 데이터 복원부91: shift register 92: data recovery unit
93, 94 : 래치 95 : 감마보상전압 발생부93, 94: latch 95: gamma compensation voltage generator
96 : DAC 97: 차지쉐어회로 96: DAC 97: Charge Share Circuit
98 : 출력회로 101 : P-디코더98: output circuit 101: P-decoder
102 : N-디코더 103 : 멀티플렉서102: N-decoder 103: multiplexer
120 : 좌/우 데이터 분리부 141, 142 : 더블 출력포트120: left /
본 발명은 액정표시장치에 관한 것으로, 특히 콘트롤 인쇄회로보드(Printed Circuit Board 이하 "PCB"라 함)를 간소화하도록 한 액정표시장치와 그 구동방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof for simplifying a control printed circuit board (hereinafter referred to as "PCB").
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor 이하 "TFT"라 함)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'DL'은 데이터전압이 공급되는 데이터라인, 그리고 'GL'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.The liquid crystal display device displays an image by adjusting light transmittance of liquid crystal cells according to a video signal. The active matrix type liquid crystal display device switches the data voltage supplied to the liquid crystal cells by using a thin film transistor (hereinafter referred to as TFT) formed for each liquid crystal cell Clc as shown in FIG. 1. By actively controlling data, the display quality of moving images can be improved. In FIG. 1, reference numeral “Cst” denotes a storage capacitor Cst for maintaining a data voltage charged in a liquid crystal cell Clc, “DL” denotes a data line to which a data voltage is supplied, and “GL”. Denotes a gate line to which a scan voltage is supplied.
액정표시장치는 최근의 텔레비젼이나 모니터가 대화면화되면서 소형뿐만 아니라 중대형 모델의 개발이 진행되고 있다. 이러한 액정표시장치는 도 2와 같이 콘트롤 PCB(20), 소스 PCB(22), 소스 PCB(22)와 콘트롤 PCB(20)에 연결된 케이블(21), 소스 PCB(22)와 액정표시패널(25)에 연결된 다수의 소스 COF(Chip on film : 24)를 구비한다. In recent years, LCDs have been developed in large and medium sized models as well as small and large TVs and monitors. 2, the
소스 COF(24)는 소스 PCB(22)와 액정표시패널(25)의 데이터패드들에 전기적으로 접속된다. 이 소스 COF(24)에는 데이터 집적회로(Integrated Circuit 이하 "IC"라 함)(23)가 실장된다.The
소스 PCB(22)에는 콘트롤 PCB(20)로부터의 디지털 비디오 데이터들과 타이밍 제어신호들을 전송하기 위한 신호배선들이 형성된다.
콘트롤 PCB(20)에는 제어회로와 데이터 전송회로 등이 실장된다. 이 콘트롤 PCB(20)는 소스 PCB(22)의 데이터 IC들(23)에 데이터를 공급하고 데이터 IC들(23)의 동작을 제어하기 위한 타이밍 제어신호들을 케이블(21)을 통해 소스 PCB(22)에 공급한다. The
도 2와 같은 액정표시장치에서 액정표시패널(25)이 커지게 되면 그만큼 데이터라인들과 소스 COF들(24)이 많아지고 그 결과, 소스 PCB(22)도 커지게 된다. 이 경우에, 소스 PCB(22)와 소스 COF(24)의 정렬(align)이 어렵게 된다. 소스 PCB(22)가 커지면 기존 SMT(Surface Mount Technology) 장비와 같은 자동화 실장장치는 상대적으로 작은 크기의 소스 PCB(22)를 기준으로 설계되었기 때문에 큰 소스 PCB(22)를 다룰 수 없다. 또한, 액정표시장치가 대형화될 수록 메모리와 같은 회로소자들이 많아지고 출력핀수가 증가함으로써 콘트롤 PCB(20) 제작시 단가가 상승하는 문제점이 있다.In the liquid crystal display device of FIG. 2, when the liquid
따라서, 본 발명의 목적은 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 소스 PCB를 분할하고 콘트롤 PCB의 크기와 출력핀 수를 줄이도록 한 액정표시장치와 그 구동방법을 제공함에 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of driving the same, which divides the source PCB and reduces the size of the control PCB and the number of output pins.
본 발명의 다른 목적은 분할된 소스 PCB들 사이에서 구동전압의 편차를 최소화하도록 한 액정표시장치와 그 구동방법을 제공함에 있다.Another object of the present invention is to provide a liquid crystal display device and a method of driving the same to minimize the variation of the driving voltage between the divided source PCBs.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 제1 및 제2 데이터라인군과, 상기 데이터라인군들과 분리된 LOG 배선을 포함한 액정표시패널; 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러; 구동전압을 발생하는 전원 발생회로; 상기 타이밍 콘트롤러와 상기 전원 발생회로가 실장된 콘트롤 PCB; 상기 구동전압을 분압하여 감마보상전압들을 발생하는 제1 분압회로를 각각 포함하여 상기 제1 데이터라인군에 공급될 데이터전압을 발생하는 제1 데이터 IC들을 포함한 제1 데이터 회로군; 상기 제1 데이터 회로군이 접속된 제1 소스 PCB; 상기 LOG 배선을 경유하여 상기 타이밍 제어신호, 상기 데이터, 상기 구동전압을 공급받고, 상기 LOG 배선을 통해 공급된 구동전압을 분압하여 감마보상전압들을 발생하는 제2 분압회로를 각각 포함하여 상기 제2 데이터라인군에 공급될 데이터전압을 발생하는 제2 데이터 IC들을 포함한 제2 데이터 회로군; 상기 제2 데이터 회로군이 접속되는 제2 소스 PCB; 및 상기 싱글 출력포트와 상기 전원 발생회로의 출력단을 상기 제1 소스 PCB에 전기적으로 연결하기 위한 연결부를 구비하고; 상기 제2 분압회로는 분압용 저항 스트링만을 가지는 반면, 상기 제1 분압회로는 분압용 저항 스트링 및 상기 저항 스트링과 병렬로 접속되어 상기 LOG 배선에서의 전압 강하분을 보상하기 위한 보상 저항을 가진다.In order to achieve the above object, a liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel including a first and second data line group, and a LOG wiring separated from the data line group; A timing controller configured to output a timing control signal and data through a single output port; A power generation circuit for generating a driving voltage; A control PCB on which the timing controller and the power generation circuit are mounted; A first data circuit group including first data ICs each generating a data voltage to be supplied to the first data line group, each including a first voltage divider circuit for dividing the driving voltage to generate gamma compensation voltages; A first source PCB to which the first data circuit group is connected; A second voltage divider circuit configured to receive the timing control signal, the data, and the driving voltage through the LOG wiring, and divide the driving voltage supplied through the LOG wiring to generate gamma compensation voltages, respectively; A second data circuit group including second data ICs for generating a data voltage to be supplied to the data line group; A second source PCB to which the second data circuit group is connected; And a connection portion for electrically connecting the single output port and the output terminal of the power generation circuit to the first source PCB; The second voltage divider circuit has only a voltage divider resistor string, while the first voltage divider circuit is connected in parallel with the voltage divider resistor string and the resistance string to have a compensation resistor for compensating a voltage drop in the LOG wiring.
삭제delete
삭제delete
상기 제1 및 제2 데이터 회로군 각각은, 더미 배선이 형성된 COF(Chip on film)와 더미 배선이 형성된 TCP(Tape Carrier Package) 중 어느 하나를 구비한다.Each of the first and second data circuit groups includes any one of a chip on film (COF) with dummy wiring and a tape carrier package (TCP) with dummy wiring.
상기 더미배선은 상기 연결부와 상기 LOG 배선 사이에서 상기 데이터, 상기 타이밍 제어신호 및 상기 구동전압을 전송한다.The dummy wiring transfers the data, the timing control signal, and the driving voltage between the connection portion and the LOG wiring.
상기 연결부는, 상기 제1 소스 PCB와 상기 콘트롤 PCB를 전기적으로 연결하기 위한 케이블; 및 상기 콘트롤 PCB 상에 형성되어 상기 싱글 출력포트와 상기 전원 발생회로의 출력단을 상기 케이블에 전기적으로 연결하기 위한 연결 배선을 구비한다.The connection unit, a cable for electrically connecting the first source PCB and the control PCB; And a connection line formed on the control PCB to electrically connect the single output port and the output terminal of the power generation circuit to the cable.
상기 타이밍 콘트롤러는, 입력 주파수로 입력되는 상기 데이터를 기수 화소 데이터와 우수 화소 데이터로 분리하여 그 데이터들을 상기 입력 주파수의 1/2 주파수로 출력하는 2 포트 확장부; 및 상기 2 포트 확장부로부터의 데이터들을 변조하여 상기 싱글 출력포트를 통해 출력되는 데이터의 스윙폭을 줄이고 상기 입력 주파수 대비 2배 높은 주파수로 상기 데이터를 출력하는 데이터 변조부를 구비한다.The timing controller may include: a two-port expansion unit for dividing the data input at an input frequency into odd pixel data and even pixel data, and outputting the data at a half frequency of the input frequency; And a data modulator for modulating data from the two-port expansion unit to reduce a swing width of data output through the single output port and output the data at a frequency twice as high as the input frequency.
상기 데이터 변조부는, mini LVDS(low-voltage differential signaling) 방식과 RSDS(Reduced Swing Differential Signaling) 방식 중 어느 하나로 상기 데이터를 변조한다. The data modulator modulates the data using any one of a mini low-voltage differential signaling (LVDS) scheme and a reduced swing differential signaling (RSDS) scheme.
상기 데이터 IC들 각각은 상기 변조된 데이터를 복원하는 데이터 복원부를 구비한다.Each of the data ICs includes a data recovery unit for recovering the modulated data.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 구동방법은 분압용 저항 스트링과 이 저항 스트링에 병렬 접속된 보상 저항을 가진 제1 분압회로가 각각 포함된 제1 데이터 IC들을 통해 구동전압을 분압하여 감마보상전압들을 발생하고, 이 감마보상전압들을 이용하여 데이터를 변환함으로써 생성된 데이터전압을 제1 소스 PCB에 접속된 제1 데이터 회로군에서 제1 데이터라인군으로 공급하는 제1 단계; 콘트롤 PCB로부터 발생된 타이밍 제어신호, 상기 데이터, 상기 구동전압을 상기 제1 소스 PCB 및 LOG 배선을 경유하여 제2 소스 PCB로 전송하는 제2 단계; 및 분압용 저항 스트링을 가진 제2 분압회로가 포함된 제2 데이터 IC들을 통해 상기 LOG 배선으로부터의 구동전압을 분압하여 감마보상전압들을 발생하고, 이 감마보상전압들을 이용하여 상기 데이터를 변환함으로써 생성된 데이터전압을 상기 제2 소스 PCB에 접속된 제2 데이터 회로군에서 제2 데이터라인군으로 공급하는 제 3 단계를 포함하고; 상기 보상 저항은 상기 LOG 배선에서의 전압 강하분을 보상하기 위한 것이며, 상기 타이밍 제어신호와 데이터는 상기 콘트롤 PCB에 실장된 타이밍 콘트롤러의 싱글 출력포트를 통해 출력된다.In order to achieve the above object, a driving method of a liquid crystal display according to an embodiment of the present invention includes first data ICs each including a voltage divider resistor string and a first voltage divider circuit having a compensation resistor connected in parallel to the resistor string. Generating a gamma compensation voltage by dividing the driving voltage, and supplying the generated data voltage from the first data circuit group connected to the first source PCB to the first data line group by converting the data using the gamma compensation voltages. First step; A second step of transmitting the timing control signal, the data, and the driving voltage generated from the control PCB to the second source PCB via the first source PCB and the LOG wiring; And dividing the driving voltage from the LOG wiring through second data ICs including a second voltage divider circuit having a voltage divider resistor string to generate gamma compensation voltages, and converting the data using the gamma compensation voltages. Supplying the supplied data voltage from the second data circuit group connected to the second source PCB to the second data line group; The compensation resistor is for compensating voltage drop in the LOG wiring, and the timing control signal and data are output through a single output port of the timing controller mounted on the control PCB.
이하, 도 3 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 14.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(30), 타이밍 콘트롤러(31), 데이터 구동회로(32), 및 게이트 구동회로(33)를 구비한다. Referring to FIG. 3, the liquid crystal display according to the exemplary embodiment includes a liquid
액정표시패널(30)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(30)은 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다. In the liquid
액정표시패널(30)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라 인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터(Cst) 등이 형성된다. 이 액정표시패널(30)의 하부 유기기판에는 후술하는 소스 COF들 사이에서 데이터, 데이터 타이밍 제어신호, 구동전압 등을 전송하는 라인 온 글라스(Lines On Glass 이하, "LOG"라 함) 배선들이 형성된다. The lower glass substrate of the liquid
액정표시패널(30)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(30)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. The black matrix, the color filter, and the
타이밍 콘트롤러(31)는 수직/수평 동기신호, 데이터인에이블, 클럭신호 등의 타이밍신호를 입력받아 데이터 구동회로(32)와 게이트 구동회로(33)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등의 게이트 타이밍 제어신호들을 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)는 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간 에 대응하는 펄스폭으로 발생된다. 게이트 출력 신호(GOE)는 게이트 구동회로(33)의 출력을 지시한다. 또한, 타이밍 제어신호들은 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이블신호(SOE), 극성제어신호(POL) 등을 포함한 데이터 타이밍 제어신호들을 포함한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(32) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(32)의 출력을 지시한다. 극성제어신호(Polarity : POL)는 액정표시패널(30)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 또한, 타이밍 콘트롤러(31)는 디지털 비디오 데이터를 기수 화소 데이터들(RGBodd)과 우수 화소 데이터들(RGBeven)로 분리하고 그 데이터들을 데이터 구동회로(32)에 공급한다. 데이터의 전송경로 상에서 EMI와 데이터전압의 스윙폭을 줄이기 위하여, 타이밍 콘트롤러(31)는 데이터를 mini LVDS(low-voltage differential signaling) 방식 또는 RSDS(Reduced Swing Differential Signaling) 방식으로 변조하여 데이터 구동회로(32)에 공급한다. The
데이터 구동회로(32)는 타이밍 콘트롤러(31)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBeven)를 래치한다. 그리고 데이터 구동회로(32)는 디지털 비디오 데이터를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. The
게이트 구동회로(33)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액 정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 IC들로 구성된다. 이 게이트 구동회로(33)는 스캔펄스들을 순차적으로 출력한다. 이러한 게이트 구동회로(33)의 IC들은 COF 또는 TCP(Tape Carrier Package)에 실장되어 ACF(anisotropic conductive film)로 액정표시패널(30)의 하부 유리기판에 형성된 게이트 패드들에 접속된다. 또한 게이트 구동회로(33)는 게이트 인 패널(Gate In Panel) 공정을 이용하여 화소 어레이에 형성된 데이터라인(D1 내지 Dm), 게이트라인(G1 내지 Gn) 및 TFT들과 동시에 액정표시패널(30)의 하부 유리기판 상에 직접 형성될 수 있다. 또한, 게이트 구동회로(33)의 IC는 칩온글래스(Ghip On Galss) 방식으로 액정표시패널(30)의 하부 유리기판 상에 직접 접착될 수도 있다. The
도 4는 도 3에 도시된 액정표시패널(30), 데이터 구동회로(32) 및 타이밍 콘트롤러(31)의 조립상태를 나타내는 도면이다. 도 5는 소스 COF에 형성된 더미 배선들과 액정표시패널(30)의 기판 상에 형성된 LOG 배선들을 나타내는 도면이다. FIG. 4 is a view showing an assembled state of the liquid
도 4 및 도 5를 참조하면, 데이터 구동회로(32)는 다수의 제1 및 제2 데이터 IC들(32a,32b)을 포함한다. 4 and 5, the
다수의 데이터 IC들(32a,32b)은 소스 COF들(42)에 각각 실장된다. 소스 COF(42)는 소스 TCP(Tape Carrier Package)로 대신될 수 있다. 소스 COF(42)들은 두 개로 분할된 제1 및 제2 소스 PCB들(41A, 41B)에 나누어 연결된다. 소스 COF들(42)의 입력단자들은 제1 및 제2 소스 PCB들(41A, 41B)의 출력단자들에 전기적으로 접속되고, 소스 COF들(42)의 출력단자들은 ACF를 통해 액정표시패널(30)의 하부 유리기판에 형성된 데이터 패드들에 전기적으로 접속된다. 소스 COF들(42)에는 도 5와 같이 디지털 비디오 데이터(RGBodd, RGBeven)와 캐리신호를 포함한 데이터 타이밍 제어신호를 전송함과 아울러 고전위 전원전압(Vdd), 저전위 전압전원(Vss), 및 감마기준전압(Gamma reference voltages) 등의 구동전압을 전송하는 더미배선들(51)이 형성된다. 제1 소스 PCB(41A)에 연결된 소스 COF들(42) 중에서 제2 소스 PCB(41B)와 이웃하는 소스 COF(42)와, 제2 소스 PCB(41B)에 연결된 소스 COF들(42) 중에서 제1 소스 PCB(41A)와 이웃하는 소스 COF들(42) 사이에서, 액정표시패널(30)의 하부 유리기판에는 그 소스 COF들(42) 사이에서 데이터, 캐리신호를 포함한 데이터 타이밍 제어신호 및 구동전압을 전송하는 LOG 배선들(45)이 형성된다. LOG 배선들(45)은 공정 특성상 큰 라인저항을 가지며, 라인저항들의 합은 도 5의 점선 부분에 도시된 바와 같은 등가저항(Rlog)으로 대체될 수 있다. 이 등가저항(Rlog)으로 인한 전압강하에 의해 제2 소스 PCB(41B)로부터 공급되는 구동전압의 크기는 제1 소스 PCB(41A)로부터 공급되는 구동전압의 크기에 비해 감소하게 된다. 따라서, 제1 소스 PCB(41A)에 연결된 소스 COF들(42) 각각에 실장된 제1 데이터 IC들(32a)에는 제1 소스 PCB(41A)로부터 공급되는 구동전압을 낮추기 위해 보상저항(Rc)이 연결된다. 이 보상저항(Rc)에 의해 제1 소스 PCB(41A)에 접속된 데이터 IC들(32a)로 공급되는 구동전압의 크기와 제2 소스 PCB(41B)에 접속된 데이터 IC들(32b)로 공급되는 구동전압의 크기가 동일하게 된다. 이에 대해서는 도 10 및 도 11을 참조하여 상세히 후술하기로 한다.
제1 및 제2 소스 PCB들(41A, 41B)에는 디지털 비디오 데이터들(RGBodd, RGBeven)이 전송되는 버스배선들, 데이터 타이밍 제어신호들이 전송되는 버스배선들, 구동전압들이 전송되는 버스배선들이 형성된다. The first and
제1 소스 PCB(41A)의 입력단자들은 FFC(Flexible Flat Cable)(43)를 경유하여 콘트롤 PCB(40) 상에 형성된 연결 배선들(44)에 전기적으로 접속된다. 제2 소스 PCB(41B)는 콘트롤 PCB(40)에 연결되지 않는다. 분할된 소스 PCB들(41A, 41B)은 LOG 배선들과 소스 COF들(42)을 경유하여 전기적으로 접속된다. 따라서, 제1 소스 PCB(41A)는 콘트롤 PCB(40)에 형성된 연결배선들(44)을 경유하여 콘트롤 PCB(40)로부터 디지털 비디오 데이터(RGBodd, RGBeven), 데이터 타이밍 신호 및 구동전압들을 공급받고, 제2 소스 PCB(41B)는 LOG 배선들(45)과 소스 COF들(42)을 경유하여 제1 소스 PCB(41A)로부터 디지털 비디오 데이터(RGBodd, RGBeven), 데이터 타이밍 신호 및 구동전압들을 공급받는다. The input terminals of the
콘트롤 PCB(40)에는 타이밍 콘트롤러(31), EEPROM(31a), 액정표시패널(30)의 구동전압을 발생하기 위한 직류-직류 변환기(DC-DC Converter) 등의 회로와 함께, 연결 배선들(44)이 형성된다. 직류-직류 변환기에서 생성되는 구동전압은 게이트하이전압(Vgh), 게이트로우전압(Vgl), 공통전압(Vcom), 고전위전원전압(Vdd), 저전위전원전압(Vss), 고전위전원전압(Vdd)과 저전위전원전압(Vss) 사이에서 분압되는 다수의 감마기준전압(Gamma reference voltages) 등을 포함한다. 감마기준전압들은 디지털 비디오 데이터들(RGBodd, RGBeven)의 비트수로 표현 가능한 계조 수 만큼 데이터 IC들(32a,32b) 내에서 각 계조에 해당하는 아날로그 감마보상전압으로 세분화된다. 게이트하이전압(Vgh), 게이트로우전압(Vgl)은 스캔펄스의 스윙전압이다. EEPROM(31a)은 타이밍 콘트롤러(31)로부터 생성되는 타이밍 제어신호들에 대한 파형 옵션정보가 다수의 모드별로 저장되어 사용자로부터의 명령에 따라 해당 모드에서 파형 정보를 타이밍 콘트롤러(31)에 공급한다. 타이밍 콘트롤러(31)는 EEPROM(31a)으로부터의 파형 옵션정보에 따라 각각의 모드에서 서로 다른 형태로 타이밍 제어신호들을 생성한다. The
콘트롤 PCB(40)에 형성된 연결 배선들(44)은 도 6에 도시된 타이밍 콘트롤러(31)의 싱글 출력포트(63)를 FFC(43)에 연결한다. 이 연결 배선들(44)을 통해 타이밍 콘트롤러(31)로부터 생성된 디지털 비디오 데이터들(RGBodd, RGBeven) 및 타이밍 제어신호들과 , 직류-직류 변환기로부터 생성된 구동전압들이 FFC(43)에 전달된다. The
도 6은 타이밍 콘트롤러(31)에서 데이터 처리부분을 나타내는 도면이다. 6 is a diagram illustrating a data processing portion in the
도 6을 참조하면, 타이밍 콘트롤러(31)는 2 포트 확장부(61)와 데이터 변조부(62)를 구비한다. Referring to FIG. 6, the
2 포트 확장부(61)는 시스템의 메인보드로부터 소정의 입력 주파수(f)로 입력되는 디지털 비디오 데이터(RGB)를 기수 화소 데이터(RGBodd)와 우수 화소 데이터(RGBeven)로 분리하여 그 데이터들(RGBodd, RGBeven)을 1/2 주파수(1/2 f)로 데이터 변조부(62)에 공급한다. 여기서, 주파수를 1/2로 줄이는 이유는 EMI(Electromagnetic Interference)를 줄이기 위함이다. 2 포트 확장부(61)로부터 출력되는 데이터들(RGBodd, RGBeven)의 스윙폭은 TTL(transistor-to-transistor) 레벨인 3.3V 정도로 비교적 높다. The two-
데이터 변조부(62)는 mini LVDS 방식으로 데이터를 변조하여 2 포트 확장부(61)로부터의 데이터들(RGBodd, RGBeven)의 스윙폭을 300mV~600mV 정도로 낮추고 4 배속 mini LVDS 클럭에 따라 데이터의 주파수를 입력 주파수(f) 대비 2배(2f)로 높인다. 데이터 변조부(62)로부터 출력되는 데이터의 주파수가 입력 주파수(f) 대비 2배(2f)로 높아지더라도 데이터들(RGBodd, RGBeven)의 스윙폭이 상술한 바와 같이 300mV~600mV 정도로 대폭적으로 낮아지므로 EMI는 거의 증가되지 않는다. 데이터 변조부(62)로부터 출력되는 신호들은 3쌍(RGB)의 기수 화소 데이터들(RGBodd), 3쌍의 우수 화소 데이터(RGBeven) 및 1쌍의 mini 클럭(mini CLK)을 포함한다. 각 쌍들은 정극성 신호와 부극성 신호를 포함한다. 한편, 데이터 변조부(62)는 RSDS 방식으로 데이터를 변조할 수도 있다. The data modulator 62 modulates the data using the mini LVDS method to reduce the swing width of the data RGBodd and RGBeven from the 2-
도 7 및 도 8은 데이터 변조부(62)로부터 출력되는 데이터의 일예를 나타내는 것으로, mini LVDS 방식으로 변조된 데이터의 일예이다. 7 and 8 illustrate an example of data output from the
도 7에서, "Data CLK"은 시스템의 메인보드로부터 생성되는 데이터 클럭이며, "mini LVDS CLK"은 데이터 변조부(62)로부터 생성되어 데이터와 함께 전송되는 클럭이다. 그리고 "mini LVDS RGB"는 리셋파형을 포함하여 데이터 변조부(62)에 의해 변조된 정극성 데이터파형이다. 데이터 변조부(62)는 정극성 데이터파형의 역위상으로 부극성 데이터파형을 생성하고, 각각 도 8과 같이 정극성 데이터파형(P)과 부극성 데이터파형(N)을 포함한 6 쌍의 데이터들과 한 쌍의 mini LVDS 클럭을 데이터 IC들(32a,32b)에 전송한다. 첫 번째 데이터를 샘플링하는 데이터 IC 는 리셋파형에 이어서 발생하는 스타트펄스(start)를 데이터 샘플링시작 시점으로 인식하여 스타트펄스(start)에 이어서 공급되는 데이터들을 샘플링하기 시작한다. 따라서, 타이밍 콘트롤러(31)는 별도의 배선을 통해 소스 스타트 펄스(Source Start Pulse, SSP)를 발생하지 않는다. In FIG. 7, "Data CLK" is a data clock generated from the main board of the system, and "mini LVDS CLK" is a clock generated from the
도 9는 타이밍 콘트롤러(31)와 데이터 IC(32a,32b)들 사이의 신호전송 경로를 나타낸다. 9 shows a signal transmission path between the timing
도 9를 참조하면, 타이밍 콘트롤러(31)에 의해 mini LVDS 방식 또는 RSDS 방식으로 변조된 디지털 비디오 데이터들 중에서 우측 데이터들(RGBodd, RGBeven)은 타이밍 콘트롤러(31)의 싱글 출력포트(63), 연결 배선(44), 및 FFC(43)를 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 우측 데이터들(RGBodd, RGBeven)은 액정표시패널(30)의 우반부 화면에 표시될 데이터들이다. 타이밍 콘트롤러(31)에 의해 mini LVDS 방식 또는 RSDS 방식으로 변조된 좌측 데이터들(RGBodd, RGBeven)은 타이밍 콘트롤러(31)의 싱글 출력포트(63), 연결 배선(44), 제1 소스 PCB(41A), 소스 COF(42)의 더미배선(51), 및 액정표시패널(30)의 LOG 배선(45)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다. 좌측 데이터들(RGBodd, RGBeven)은 액정표시패널(30)의 좌반부 화면에 표시될 데이터들이다. 9, among the digital video data modulated by the mini LVDS method or the RSDS method by the
타이밍 콘트롤러(31)에서 발생되는 데이터 타이밍 제어신호들은 데이터와 함께 타이밍 콘트롤러(31)의 싱글 출력포트(63), 연결 배선(44), 및 FFC(43)를 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 또한, 데이 터 타이밍 제어신호들은 타이밍 콘트롤러(31)의 싱글 출력포트(63), 연결 배선(44), 제1 소스 PCB(41A), 소스 COF(42)의 더미배선(51), 및 액정표시패널(30)의 LOG 배선(45)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다. The data timing control signals generated by the
첫 번째 데이터를 샘플링하는 최좌측의 데이터 IC(32b)는 도 7 및 도 8에서 스타트펄스 이후의 데이터를 자신의 출력채널 수만큼 샘플링한 후에 그 다음 데이터의 샘플링 타이밍을 지시하는 캐리신호(carry)를 발생하여 우측으로 바로 이웃하는 데이터 IC(32b)에 공급한다. 마찬가지로, 캐리신호(carry)는 이웃한 데이터 IC들(32b)에 순차적으로 전달된다. 제1 및 제2 소스 PCB들(41B) 사이에서 캐리신호(carry)는 액정표시패널(30)에 형성된 LOG 배선(45)을 통해 전송된다. 한편, 데이터 IC들(32a,32b)의 데이터 샘플링방향은 반대로 조정될 수 있다. 이 경우, 제1 및 제2 소스 PCB들(41B) 사이에서 캐리신호(carry)는 반대방향으로 전송된다. The
콘트롤 PCB(40) 상에 실장된 직류-직류 변환기로부터 발생되는 구동전압들은 직류-직류 변환기의 출력단자, 연결 배선(44) 및 FFC(43)를 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 또한, 구동전압들은 직류-직류 변환기의 출력단자, 연결 배선(44), 제1 소스 PCB(41A), 소스 COF(42)의 더미배선(51), 및 액정표시패널(30)의 LOG 배선(45)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다. The driving voltages generated from the DC-DC converter mounted on the
도 10 내지 도 12는 제1 데이터 IC(32a)를 상세히 나타내는 회로도이다. 10 to 12 are circuit diagrams showing the
도 10 내지 도 12를 참조하면, 제1 데이터 IC(32a) 각각은 쉬프트 레지스 터(91), 데이터 복원부(92), 제1 래치 어레이(93), 제2 래치 어레이(94), 감마보상전압 발생부(95), 디지털/아날로그 변환기(이하, "DAC"라 한다)(96), 차지쉐어회로(Charge Share Circuit)(97) 및 출력회로(98)를 포함한다. 10 to 12, each of the
데이터 복원부(92)는 타이밍 콘트롤러(31)에 의해 분리된 기수 화소 데이터(RGBodd)와 우수 화소 데이터(RGBeven)를 일시 저장하고 타이밍 콘트롤러(31)에 의해 변조방식에 대응하는 복조방식으로 변조된 데이터를 복원한다. 예컨대, 데이터 복원부(92)는 도 8과 같이 정극성 데이터가 하이 논리일 때 '1'을 발생하고, 정극성 데이터가 로우 논리일 때 '0'을 발생하여 데이터를 복원한다. 그리고 데이터 복원부(92)는 복원된 데이터들(RGBodd,RGBeven)을 제1 래치 어레이(93)에 공급한다. The
쉬프트레지터(91)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트 레지지터(91)는 제1 래치 어레이(93)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry)를 발생한다. 첫 번째 데이터를 샘플링하는 제1 데이터 IC(32a)의 쉬프트레지스터(91)는 데이터버스를 통해 데이터에 앞서 공급되는 리셋신호와 스타트펄스에 이어서 공급되는 데이터를 첫 번째 샘플링할 데이터로 판단한다. The
제1 래치 어레이(93)는 쉬프트 레지스터(91)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 복원부(92)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘플링하고, 그 데이터들(RGBeven, RGBodd)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다. The
제2 래치 어레이(94)는 제1 래치 어레이(93)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 IC들의 제2 래치 어레이(94)와 동시에 래치된 디지털 비디오 데이터들(RGBeven, RGBodd)을 출력한다. The
감마보상전압 발생부(95)는 도 11과 같이 공통전압(Vcom)을 사이에 두고 고전위 전원전압(Vdd)과 저전위 전원전압(Vss) 사이에서 분압되는 다수의 감마기준전압들을 디지털 비디오 데이터들(RGBodd, RGBeven)의 비트수로 표현 가능한 계조 수(i) 만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH0 내지 VGH(i-1))과 부극성 감마보상전압들(VGL0 내지 VGL(i-1))을 발생한다. 이를 위해 감마보상전압 발생부(95)는 고전위 전원전압(Vdd)과 저전위 전원전압(Vss) 사이에서 서로 직렬로 접속된 다수의 분압용 저항들(R01 내지 Ri1, R02 내지 Ri2)을 포함하는 저항 스트링(String)을 구비한다. 저항 스트링에 병렬로 연결된 보상저항(Rc)은 정극성 감마보상전압들(VGH0 내지 VGH(i-1))과 부극성 감마보상전압들(VGL0 내지 VGL(i-1))의 크기를 낮추는 역할을 한다. 이 보상저항(Rc)은 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)의 각각의 저항 스트링에 병렬로 연결된다. 이 보상저항(Rc)의 크기는 도 5의 LOG 배선들(45)의 등가저항(Rlog)으로 인한 전압강하분을 고려하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a) 각각으로부터 발생되는 감마보상전압들의 크기와 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b) 각각으로부터 발생되는 감마보상전압들의 크기가 서로 동일 계조의 데이터에서 같게 되도록 설정됨이 바람직하다.The gamma compensation
DAC(96)는 도 12와 같이 정극성 감마보상전압(VGH)이 공급되는 P-디코더(PDEC)(101), 부극성 감마보상전압(VGL)이 공급되는 N-디코더(NDEC)(102), 극성제어신호들(POL)에 응답하여 P-디코더(101)의 출력과 N-디코더(102)의 출력을 선택하는 멀티플렉서(103)를 포함한다. P-디코더(101)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGBeven, RGBodd)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더(102)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGBeven, RGBodd)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서(103)는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다. The
차지쉐어회로(97)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐어전압으로 출력하거나, 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다. The
출력회로(98)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.The
한편, 제2 데이터 IC(32b)는 감마보상전압 발생부(95)를 제외하면 제1 데이터 IC(32a)와 실질적으로 동일한 구성을 가진다. 도면에 도시하지는 않았지만, 제2 데이터 IC(32b)의 감마보상전압 발생부는 분압용 저항 스트링으로 구성되며 저항 스트링에 병렬로 연결된 보상저항을 필요로 하지 않는다.On the other hand, the
한편, 도 13와 같이 소스 PCB들(131A, 131B)을 두 개로 분리하고 타이밍 콘트롤러(111)의 출력포트를 두 개로 분리하여 더블 출력포트로 구성함으로써 양 소스 PCB들(131A, 131B) 사이에서 감마보상전압의 편차를 없애는 방법도 고려할 수 있으나, 이 경우에 타이밍 콘트롤러(111)와 콘트롤 PCB(110)가 커질 수 밖에 없다. Meanwhile, as shown in FIG. 13, the
이를 상세히 설명하면 다음과 같다. This will be described in detail as follows.
타이밍 콘트롤러(111)의 출력포트가 2 개로 분리된다고 가정할 때 타이밍 콘트롤러(111)는 도 14와 같이 좌/우 데이터 분리부(120), 2 포트 확장부(121) 및 데이터 변조부(122)를 구비한다. Assuming that the output ports of the
좌/우 데이터 분리부(120)는 프레임 메모리를 이용하여 입력 주파수(f)로 입력되는 입력 디지털 비디오 데이터(RGB)를 좌측 데이터(RGBl)와 우측 데이터(RGBr)로 분리한다. 좌/우 데이터 분리부(120)로부터 출력되는 데이터들(RGBl, RGBr)은 입력 주파수의 1/2 주파수(f/2)로 2 포트 확장부(121)에 공급된다. The left /
이러한 좌/우 데이터 분리부(120)와 두 개의 FFC(113A, 113B)로 인하여, 타이밍 콘트롤러(111)의 출력포트를 더블 출력포트(141, 142)로 분리하면 타이밍 콘트롤러(111)의 크기가 커질 수 밖에 없다. Due to the left /
2 포트 확장부(121)는 좌/우 데이터 분리부(120)로부터 1/2 주파수(f/2)로 입력되는 좌/우 데이터들(RGBl, RGBr)을 기수 화소 데이터(RGBlodd, RGBrodd)와 우수 화소 데이터(RGBleven, RGBreven)로 분리하여 그 데이터들(RGBodd, RGBeven)을 1/4 주파수(f/4)로 데이터 변조부(122)에 공급한다. The two-
데이터 변조부(122)는 mini LVDS 방식으로 데이터를 변조하는 경우에 4 배속 mini LVDS 클럭에 따라 2 포트 확장부(121)로부터의 데이터들(RGBlodd, RGBrodd, RGBleven, RGBreven)의 주파수를 높여 입력 주파수와 같은 주파수(f)로 좌측 데이터(RGBlodd, RGBleven)와 우측 데이터(RGBrodd, RGBreven)를 서로 다른 출력포트(141, 142)로 분할 출력한다. 좌측 데이터(RGBlodd, RGBleven)와 우측 데이터(RGBrodd, RGBreven) 각각은 3쌍의 기수 화소 데이터들, 3쌍의 우수 화소 데이터들 및 1쌍의 mini 클럭을 포함하므로 타이밍 콘트롤러(111)의 출력핀들의 수는 전술한 본 발명의 실시예에 비하여 2 배 이상 필요하게 된다. 우측 데이터(RGBrodd, RGBreven)는 타이밍 콘트롤러(111)의 제1 출력포트(141), 제1 연결배선(114A), 및 제1 FFC(113A)를 경유하여 제1 소스 PCB(131A)에 전송된다. 좌측 데이터(RGBlodd, RGBleven)는 타이밍 콘트롤러(111)의 제2 출력포트(142), 제2 연결배선(114B), 및 제2 FFC(113B)를 경유하여 제2 소스 PCB(131B)에 전송된다. The data modulator 122 increases the frequency of the data (RGBlodd, RGBrodd, RGBleven, RGBreven) from the two-
결과적으로, 소스 PCB를 분리하는 경우에 타이밍 콘트롤러와 그 출력핀 수를 줄이고 콘트롤 PCB의 크기를 줄이기 위해서는 타이밍 콘트롤러의 출력포트를 싱글포트로 구성하는 것이 바람직하다.As a result, when separating the source PCB, it is preferable to configure the output port of the timing controller as a single port in order to reduce the number of timing controllers and their output pins and to reduce the size of the control PCB.
상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 소스 PCB를 분할하고 타이밍 콘트롤러의 출력포트를 싱글 출력포트로 구성하여 콘트롤 PCB의 크기와 출력핀 수를 줄일 수 있다. As described above, the LCD and the driving method thereof according to the present invention can reduce the size of the control PCB and the number of output pins by dividing the source PCB and configuring the output port of the timing controller as a single output port.
나아가, 본 발명에 따른 액정표시장치와 그 구동방법은 액정표시패널에 형성된 LOG 배선을 이용하여 하나의 FFC를 제거함으로써 소스 PCB와 콘트롤 PCB의 접속 구조를 단순화할 수 있고 부품 수를 줄일 수 있다. Furthermore, the liquid crystal display device and the driving method thereof according to the present invention can simplify the connection structure between the source PCB and the control PCB and reduce the number of parts by removing one FFC by using the LOG wiring formed on the liquid crystal display panel.
더 나아가, 본 발명에 따른 액정표시장치와 그 구동방법은 FFC를 통해 직접 콘트롤 PCB로부터 구동신호를 공급받는 제1 소스 PCB의 데이터 IC들 내에 각각 보상저항을 분압용 저항 스트링과 병렬로 연결함으로써, 제1 소스 PCB 와 LOG 배선을 통해 구동신호를 공급받는 제2 소스 PCB 사이의 감마보상전압의 편차를 없앨 수 있다.Furthermore, the liquid crystal display and the driving method thereof according to the present invention connect the compensation resistors in parallel with the voltage dividing resistor strings in the data ICs of the first source PCB, which receives the driving signal directly from the control PCB through the FFC. The deviation of the gamma compensation voltage between the first source PCB and the second source PCB supplied with the driving signal through the LOG wiring can be eliminated.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (13)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070030454A KR100870499B1 (en) | 2007-03-28 | 2007-03-28 | Liquid crystal display and driving method thereof |
US12/003,584 US8289258B2 (en) | 2007-03-16 | 2007-12-28 | Liquid crystal display |
JP2007341171A JP4750780B2 (en) | 2007-03-16 | 2007-12-28 | Liquid crystal display |
CN2007101606945A CN101266762B (en) | 2007-03-16 | 2007-12-29 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070030454A KR100870499B1 (en) | 2007-03-28 | 2007-03-28 | Liquid crystal display and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080088076A KR20080088076A (en) | 2008-10-02 |
KR100870499B1 true KR100870499B1 (en) | 2008-11-26 |
Family
ID=40150414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070030454A KR100870499B1 (en) | 2007-03-16 | 2007-03-28 | Liquid crystal display and driving method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100870499B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101641362B1 (en) * | 2009-12-29 | 2016-07-20 | 엘지디스플레이 주식회사 | Liquid crystal display device |
KR101129242B1 (en) * | 2010-05-18 | 2012-03-26 | 주식회사 실리콘웍스 | Liquid crystal display device using chip on glass method |
KR102476183B1 (en) | 2018-02-19 | 2022-12-09 | 삼성디스플레이 주식회사 | Display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000065858A (en) * | 1999-04-09 | 2000-11-15 | 윤종용 | Flat panel Display System having an LCD Panel |
KR20020046598A (en) * | 2000-12-15 | 2002-06-21 | 구본준, 론 위라하디락사 | Liquid Crystal Display Device having a Fine controlling Apparatus |
KR20040100756A (en) * | 2003-05-24 | 2004-12-02 | 삼성전자주식회사 | Liquid crystal display device and method for assembling liquid crystal display device |
-
2007
- 2007-03-28 KR KR1020070030454A patent/KR100870499B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000065858A (en) * | 1999-04-09 | 2000-11-15 | 윤종용 | Flat panel Display System having an LCD Panel |
KR20020046598A (en) * | 2000-12-15 | 2002-06-21 | 구본준, 론 위라하디락사 | Liquid Crystal Display Device having a Fine controlling Apparatus |
KR20040100756A (en) * | 2003-05-24 | 2004-12-02 | 삼성전자주식회사 | Liquid crystal display device and method for assembling liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR20080088076A (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100874639B1 (en) | LCD Display | |
KR100864926B1 (en) | Liquid crystal display | |
US8289258B2 (en) | Liquid crystal display | |
CN106842656B (en) | Display device and method for measuring contact resistance of display device | |
KR101286541B1 (en) | Liquid crystal display | |
US8009130B2 (en) | Liquid crystal display device and method of driving the same | |
JPH10340070A (en) | Liquid crystal display device | |
US8760378B2 (en) | Liquid crystal display for reducing distortion of common voltage | |
JP2009145874A (en) | Liquid crystal display device | |
KR20170062573A (en) | Display device | |
KR101633103B1 (en) | Liquid crystal display device | |
KR100870498B1 (en) | Liquid crystal display | |
KR100870499B1 (en) | Liquid crystal display and driving method thereof | |
KR100864976B1 (en) | Liquid crystal display | |
KR100855502B1 (en) | Liquid crystal display and driving method thereof | |
KR20090061554A (en) | Liquid crystal display | |
KR20030061552A (en) | Apparatus and method for transfering data | |
KR101615765B1 (en) | Liquid crystal display and driving method thereof | |
KR20080100044A (en) | Liquid crystal display | |
KR100555302B1 (en) | Liquid crystal display device unified control signal generater and driving circuit | |
KR101761407B1 (en) | Liquid Crystal Display Device | |
KR20090093180A (en) | Liquid crystal display device | |
KR20110064131A (en) | Liquid crystal display | |
KR20100123269A (en) | Liquid crystal display | |
KR20080067515A (en) | Driving circuit for liquid crystal display device and liquid crystal display device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 12 |