KR100834852B1 - Insert for test handler - Google Patents
Insert for test handler Download PDFInfo
- Publication number
- KR100834852B1 KR100834852B1 KR1020070036212A KR20070036212A KR100834852B1 KR 100834852 B1 KR100834852 B1 KR 100834852B1 KR 1020070036212 A KR1020070036212 A KR 1020070036212A KR 20070036212 A KR20070036212 A KR 20070036212A KR 100834852 B1 KR100834852 B1 KR 100834852B1
- Authority
- KR
- South Korea
- Prior art keywords
- insert
- block
- latch
- latch block
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67706—Mechanical details, e.g. roller, belt
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
Description
도1은 일반적인 테스트트레이에 대한 개략도이다.1 is a schematic diagram of a general test tray.
도2 및 도3은 선행기술2의 문제점을 설명하기 위한 참조도이다.2 and 3 are reference diagrams for explaining the problem of the prior art 2.
도4는 본 발명의 실시예에 따른 인서트에 대한 평면도이다.4 is a plan view of an insert according to an embodiment of the present invention.
도5는 도4의 인서트를 I-I방향에서 절개하여 A방향에서 바라본 단면도이다.FIG. 5 is a cross-sectional view of the insert of FIG. 4 viewed in the direction A by cutting in the direction I-I. FIG.
도6은 도4의 인서트를 J-J방향에서 절개하여 B방향에서 바라본 단면도이다.FIG. 6 is a cross-sectional view of the insert of FIG. 4 viewed in the direction B by cutting in the J-J direction. FIG.
도7은 도4의 인서트의 조립상태를 표현한 단면도이다.7 is a cross-sectional view showing the assembled state of the insert of FIG.
도8 및 도9는 도4의 인서트에서 변형된 또 다른 인서트에 대한 평면도 및 단면도이다.8 and 9 are plan and cross-sectional views of yet another insert modified from the insert of FIG.
*도면의 주요부위에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
400, 400' : 인서트400, 400 ': Insert
410, 410' : 인서트바디410, 410 ': Insert Body
411 : 안착공간411: seating space
412 : 블럭수용홈412: Block receiving groove
412a : 걸림홈412a: Hanging groove
412a-1 : 걸림턱412a-1: Jamming Jaw
420, 420' : 래치블럭420, 420 ': Latch Block
421 : 걸림부421: catching part
421a : 걸림핀돌기421a: locking pin projection
421' : 볼트 421 ': Bolt
본 발명은 테스트핸들러용 인서트에 관한 것으로, 보다 상세히는 인서트에 안착된 반도체소자의 안착상태를 유지시키는 기술에 관한 것이다.The present invention relates to an insert for a test handler, and more particularly, to a technique for maintaining a seating state of a semiconductor device mounted on an insert.
테스트핸들러라 함은 생산된 반도체소자의 출하에 앞서 그 양부를 테스터에 의해 테스트하고자 할 경우, 테스터에 반도체소자를 공급한 후 테스트 완료된 반도체소자를 그 테스트 결과에 따라서 분류하는 장치로서, 그에 대한 자세한 기술적 사항은 대한민국 등록특허공보 등록번호 10-0553992호 등과 같은 다수의 공개문서들을 통해 이미 공개되어 있다.The test handler is a device that classifies the tested semiconductor device according to the test result after supplying the semiconductor device to the tester if the tester wants to test the quality of the semiconductor device before shipment. Technical matters are already disclosed through a number of public documents such as Korean Patent Publication No. 10-0553992.
일반적으로 테스트핸들러는, 로딩위치에서 고객트레이에 적재된 반도체소자들을 테스트트레이로 로딩시킨 후, 테스트위치에서 테스트트레이에 적재된 상태의 반도체소자들을 테스터에 공급하고, 언로딩위치에서 테스트가 완료된 반도체소자들을 테스트트레이로부터 고객트레이로 언로딩시키도록 되어 있다. 이를 위해 테스트핸들러는 로딩위치, 테스트위치 및 언로딩위치를 포함하는 순환경로로 테스트트레이를 순환시키기 위한 장치적 구성을 가진다.In general, the test handler loads the semiconductor devices loaded in the customer tray into the test tray at the loading position, and then supplies the semiconductor devices loaded in the test tray to the tester at the test position, and the semiconductor is tested at the unloading position. The devices are to be unloaded from the test tray into the customer tray. To this end, the test handler has a device configuration for circulating the test tray in a circulation path including a loading position, a test position and an unloading position.
도1은 일반적인 테스트트레이에 대한 개략도로서, 도1에서 참조되는 바와 같 이, 일반적인 테스트트레이(10)는 복수의 인서트(11, 캐리어모듈이라고 명명하기도 함)들이 행렬형태로 프레임(12)에 장착되는 구조를 가지고 있으며, 하나의 인서트(11)에는 하나 또는 둘 이상의 반도체소자들을 안착시킬 수 있도록 되어 있다. 참고로 도1의 테스트트레이는 하나의 인서트(11)에 하나의 반도체소자가 안착되는 예를 표현하고 있다.FIG. 1 is a schematic diagram of a general test tray. As shown in FIG. 1, a
한편, 테스트트레이는 상기한 바와 같이 일정한 순환경로를 순환하도록 되어 있기 때문에, 인서트에 안착된 반도체소자의 안착상태가 안정적으로 유지될 수 있도록 반도체소자를 고정시키는 장치(이하, '래치장치'라 함)가 인서트에 구성되어 있다. 래치장치에 관한 기술과 관련하여서는 대한민국 공개특허공보 공개번호 10-2006-0003893호(발명의 명칭 : 전자부품 핸들링 장치용 인서트, 트레이, 및 전자부품핸들링 장치)에 개시된 기술(이하 '종래기술1'이라 함) 및 대한민국 공개특허공보 공개번호 10-2006-0125136호(발명의 명칭 : 반도체 소자 테스트 핸들러용 캐리어 모듈)에 개시된 기술(이하 '종래기술2'라 함) 등이 있다.On the other hand, since the test tray is configured to circulate a constant circulation path as described above, the device for fixing the semiconductor device so that the seating state of the semiconductor device seated on the insert can be stably maintained (hereinafter referred to as a latch device). ) Is configured on the insert. Regarding the technology related to the latch device, the technology disclosed in Korean Laid-Open Patent Publication No. 10-2006-0003893 (name of the invention: an insert, a tray, and an electronic part handling device for an electronic part handling device) (hereinafter referred to as 'prior art 1') And Korean Patent Laid-Open Publication No. 10-2006-0125136 (name of the invention: a carrier module for a semiconductor device test handler) (hereinafter referred to as "prior art 2").
먼저 종래기술1을 살펴보면, 종래기술1이 개시된 공개특허공보의 도면8 및 도면8을 인용하는 설명에서 참조되는 바와 같이 래치(164) 및 래치를 작동시키기 위한 구성을 가지는 래치장치가 각 구성부품별로 나뉘어 인서트에 설치되어 있는 것을 알 수 있다.First, referring to the
그런데 종래기술1과 같은 경우에는 다음과 같은 문제가 따른다.However, in the case of the
테스트될 반도체소자가 바뀌어 인서트의 안착공간(종래기술1에는 IC 수납부- 도면부호 19-로 명명됨)이 바뀐 반도체소자의 사이즈에 적절하지 않은 경우 인서트 를 교체하거나 테스트트레이 전체를 교체하여야 하는 데, 테스트트레이 전체를 교체하는 경우에는 프레임 및 인서트라는 자원을 낭비하는 것이 되고, 인서트만을 교체하는 경우에도 인서트라는 자원을 낭비하는 것이 된다.If the semiconductor device to be tested has changed and the seating space of the insert (
보통 인서트의 생산단가는, 사출에 의해 성형되는 인서트바디(종래기술1에서는 인서트본체-도면부호 161 및 161'-로 명명됨)의 단가, 래치장치의 단가, 래치장치를 이루는 래치 및 래치를 작동시키기 위한 구성부품을 인서트바디에 수작업으로 조립시키기 위한 조립단가 등에 의해 정해진다.The production cost of inserts is usually the unit cost of the insert body (named insert body-161 and 161 '-in prior art 1), the unit price of the latch device, the latches and latches that make up the latch device. To be assembled by hand into the insert body.
따라서 종래기술1과 같은 인서트를 사용할 시에, 테스트될 반도체소자가 바뀌게 되어 인서트를 교체해야 될 필요성이 있는 경우, 래치장치를 이루는 개별구성 부품을 재활용하려면 개별구성 부품의 해체와 재조립과정을 가져야만 한다. 이러한 경우 부품 해체 시의 부품 손상, 해체 및 재조립의 곤란성에 따른 교체시간의 증가, 교체시간 증가에 따른 테스트핸들러의 가동률 제한이라는 문제점들이 있어서, 실질적으로 자원의 재활용이 곤란하여 자원의 낭비를 초래한다는 문제점이 있다.Therefore, when using an insert such as the
다음으로, 종래기술2를 살펴보면, 종래기술2가 개시된 공개특허공보의 도면4 및 도면4를 인용하는 설명에서 참조되는 바와 같이, 종래기술2는 래치(종래기술2에는 랫치-도면부호 130-로 명명됨)와 래치를 작동시키는 래치 작동부재가 인서트바디(종래기술2에는 캐리어 본체-도면부호 120-로 명명됨)와 별개로 구분되어 프레임(종래기술2의 도면부호 110)에 장착되는 기술임을 알 수 있다. 즉, 종래기술2에 의하면 래치와 래치 작동부재가 인서트바디와는 별개로 분리되어 프레임에 장착됨으로써 인서트바디의 교체 시에도 래치와 래치 작동부재가 재활용될 수 있게 되어 있다.Next, referring to the prior art 2, as referred to in the description referring to the drawings 4 and 4 of the prior art 2 disclosed in the prior art 2, the prior art 2 is referred to as a latch (lattice-reference numeral 130- in the prior art 2). And the latch operating member for actuating the latch are separately mounted to the insert body (formerly known as carrier body-reference numeral 120-) and mounted on the frame (reference numeral 110 of the prior art 2). Able to know. That is, according to the related art 2, the latch and the latch operating member are separated from the insert body and mounted on the frame so that the latch and the latch operating member can be recycled even when the insert body is replaced.
그러나 종래기술2 또한 다음의 점에서 문제점을 가지고 있다.However, the prior art 2 also has problems in the following points.
먼저 테스트될 반도체소자의 사이즈가 작아질 경우, 기존의 래치와 래치 작동부재에 의해서는 사이즈가 작아진 반도체소자를 유지시키기가 곤란해진다. 왜냐하면 종래기술2에 의하는 경우에는 래치가 안착공간(종래기술2에는 안착홈 또는 캐비티-도면부호 122-로 혼용되어 사용되고 명명됨)으로 돌출되는 정도가 정해져 있기 때문에, 도2에서 참조되는 바와 같이 새로이 테스트될 반도체소자의 사이즈가 작아졌을 때(반도체소자가 D1에서 D2로 교체되었을 때)는 기존의 래치(21) 및 래치 작동부재가 반도체소자D2를 유지하는 기능을 상실하게 된다.When the size of the semiconductor device to be tested first becomes small, it becomes difficult to maintain the semiconductor device which has been reduced in size by the existing latch and the latch operating member. In the case of the prior art 2, the degree of protruding the latch into the seating space (formerly known as the seating groove or the cavity-reference numeral 122- is defined and used in the prior art 2) is determined. When the size of the semiconductor device to be newly tested becomes small (when the semiconductor device is replaced from D 1 to D 2 ), the existing
또한, 종래기술2에 의하는 경우 테스트될 반도체소자의 사이즈가 커질 경우에도 푸셔와 관련하여 문제점이 발생할 수 있다. 푸셔는 테스트사이트에 있는 반도체소자를 테스터의 테스트소켓에 밀어주는 부품인데, 푸셔의 단면적은 반도체소자의 단면적과 거의 동일하게 되어 있는 것이 일반적이다. 왜냐하면 반도체소자의 일부분만을 가압하도록 하면 푸셔의 가압력에 의해 반도체소자에 미세한 균열이 생길 수 있기 때문이다. 그런데 도3에서 참조되는 바와 같이 반도체소자의 크기가 커지게 되면(반도체소자가D1에서 D3로 교체되었을 때) 래치(21)와의 간섭으로 인하여 푸셔(P)가 반도체소자의 가장자리 부근을 가압하지 못할 수 있게 된다. In addition, according to the related art 2, a problem may occur with respect to the pusher even when the size of the semiconductor device to be tested is increased. The pusher is a component that pushes the semiconductor device at the test site to the test socket of the tester. The pusher has a cross-sectional area that is almost the same as that of the semiconductor device. This is because if only a part of the semiconductor device is pressed, fine cracks may occur in the semiconductor device due to the pressing force of the pusher. However, as shown in FIG. 3, when the size of the semiconductor device becomes large (when the semiconductor device is replaced from D 1 to D 3 ), the pusher P presses near the edge of the semiconductor device due to the interference with the
그리고, 종래기술2에 의하면 테스트될 반도체소자의 사이즈가 커지는 경우, 특히 사이즈변화가 클 경우는 반도체소자를 안착공간에 안착시키지 못하게 될 수도 있다. 반도제소자의 크기가 커서 정해진 래치의 위치를 침범하는 경우 래치로 인해 반도체소자를 안착공간에 안착시키지 못하는 것이다. 이 경우 다른 사이즈의 래치와 래치 작동부재로 교체하는 것은 필수적이다.In addition, according to the related art 2, when the size of the semiconductor device to be tested is increased, especially when the size change is large, the semiconductor device may not be seated in the seating space. If the size of the semiconductor device is so large that the location of the latch is invaded, the latch does not allow the semiconductor device to be placed in the seating space. In this case, it is essential to replace the latch with the latch operation member of a different size.
따라서 종래기술2에 의하는 경우에는 반도체소자의 사이즈가 변화되면, 래치 및 래치 작동부재를 교체하여야 한다는 부담이 여전히 있게 되며, 이때에도 마찬가지로 래치 및 래치 작동부재를 이루는 각 구성부품별로 일일이 교체하여야 하는 번거로움을 수반한다는 문제점이 있게 된다.Therefore, according to the related art 2, when the size of the semiconductor device is changed, there is still a burden of replacing the latch and the latch operating member, and in this case, the components of the latch and the latch operating member must be replaced by one. There is a problem that it is accompanied by a hassle.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 인서트바디에 블럭화된 래치블럭을 탈착 가능하게 결합시킬 수 있는 기술을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a technique capable of detachably coupling a blocked latch block to an insert body.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러용 인서트는, 반도체소자가 안착될 수 있는 안착공간을 가지는 인서트바디; 및 블럭화되어 상기 인서트바디에 탈착 가능하게 결합됨으로써 상기 안착공간에 안착되는 반도체소자의 안착상태를 유지시키는 적어도 하나의 래치블럭; 을 포함하는 것을 특징으로 한다.An insert for a test handler according to the present invention for achieving the above object, the insert body having a seating space on which the semiconductor device can be mounted; And at least one latch block which is blocked and detachably coupled to the insert body to maintain a seating state of a semiconductor device seated in the seating space. Characterized in that it comprises a.
상기 인서트바디에는 상기 래치블럭이 수용될 수 있는 블럭수용홈이 형성되 어 있고, 상기 래치블럭은 상기 블럭수용홈에 수용될 수 있도록 되어 있는 것을 또 하나의 특징으로 한다.The insert body is characterized in that the block receiving groove is formed to accommodate the latch block, the latch block is to be accommodated in the block receiving groove is another feature.
상기 인서트바디에는 상기 블럭수용홈의 내벽면으로 걸림턱이 형성되어 있고, 상기 래치블럭에는 상기 블럭수용홈에 수용되었을 시에 상기 걸림턱에 걸려 상기 래치블럭의 이탈이 방지될 수 있도록 하는 탄성유동이 가능한 걸림핀돌기가 마련된 것을 또 하나의 특징으로 한다.The insert body has a locking jaw formed on the inner wall surface of the block receiving groove, and the latch block has an elastic flow that is caught by the locking jaw when it is accommodated in the block receiving groove to prevent the latch block from being separated. It is another feature that the possible locking pin protrusion is provided.
상기 래치블럭은 결합부재를 개재하여 상기 인서트바디에 탈착 가능하게 결합되는 것을 또 하나의 특징으로 한다.The latch block is another feature that is detachably coupled to the insert body via a coupling member.
상기 결합부재는 볼트인 것을 더 구체적인 특징으로 한다.The coupling member is characterized in that the bolt is more specific.
상기 적어도 하나의 래치블럭은 각각 다른 규격의 반도체소자가 안착될 수 있는 안착공간을 가지는 다양한 인서트바디와 결합될 수 있는 것을 또 하나의 특징으로 한다.In another aspect, the at least one latch block may be combined with various insert bodies having a seating space in which semiconductor devices of different sizes may be seated.
이하에서는 상술한 바와 같은 본 발명에 따른 테스트핸들러용 인서트에 관하여 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an insert for a test handler according to the present invention as described above will be described in detail with reference to the accompanying drawings.
도4는 본 발명의 실시예에 따른 인서트(400)의 인서트바디(410) 및 래치블럭(420)에 관한 평면도이고, 도5는 도4의 인서트바디(410) 및 래치블럭(420)의 I-I선을 절개하여 A방향에서 바라본 단면도이며, 도6은 도4의 인서트바디(410) 및 래치블럭(420)을 J-J방향에서 절개하여 B방향에서 바라본 단면도이다.4 is a plan view of the
도4 내지 도6에서 참조되는 바와 같이, 본 실시예에 따른 인서트(400)는 인 서트바디(410) 및 래치블럭(420)을 포함하여 구성된다.4 to 6, the
인서트바디(410)는 반도체소자가 안착될 수 있는 안착공간(411)을 가지고 있으며, 래치블럭(420)이 수용될 수 있는 블럭수용홈(412)이 상하방향 및 안착공간(411) 측으로 개방되도록 안착공간(411)의 양 옆에 각각 형성되어 있다. 그리고 블럭수용홈(412)은 안착공간(411) 측을 제외한 3개의 측면에 후술될 래치블럭(420)의 걸림부(421)가 출납될 수 있도록 걸림홈(412a)이 확장되어 있으며, 도5에서 자세히 보여 지는 바와 같이 걸림홈(412a)의 벽면은 단차를 둠으로써 걸림턱(412a-1)을 이루도록 되어 있다. 또한 블럭수용홈(412)의 하측에는 블럭수용홈(412)에 수용된 래치블럭(420)이 하방으로 이탈되지 않도록 래치블럭(420)의 저면을 거는 하방턱(413)이 형성되어 있다.The
래치블럭(420)은 안착공간(411)에 안착된 반도체소자를 유지시키기 위한 래치와 래치를 작동시키기 위한 구성부품들이 일체로 조립되어 블럭화되어 있는 것으로, 인서트바디(410)의 래치수용홈(412)에 수용된다.The
래치블럭(420)에는 안착공간(411) 측 방향을 제외한 3개의 측면에 걸림부(421)가 형성되어 있고, 도5에서 자세히 참조되는 바와 같이 걸림부(421)에는 상기한 걸림턱(412a-1)에 탄성유동이 가능하도록 걸리는 걸림핀돌기(421a)가 구비되어 있다. 참고로 본 실시예에서는 하나의 래치블럭(420)에 3개의 걸림부(421)가 마련되는 구성을 가지고 있지만, 실시하기에 따라서 하나 이상만 구비하면 충분함을 알 수 있을 것이다.In the
따라서 도5와 같이 인서트바디(410) 및 래치블럭(420)으로 분리된 상태에서 조립자가 래치블럭(420)을 블럭수용홈(412)에 삽입하는 것으로 도7과 같은 상태로 인서트(100)에 대한 조립이 완성된다. 이 때, 조립자가 래치블럭(420)을 블럭수용홈(412)에 삽입하게 되면, 래치블럭(420)의 저면은 하방턱(413)에 걸리고 걸림핀돌기(421a)가 걸림턱(412a-1)에 걸리게 됨으로써 도7에서 표현되는 바와 같이 래치블럭(420)이 인서트바디(410)에 상방 또는 하방으로의 이탈이 방지되도록 안정적으로 결합될 수 있게 되는 것이다.Therefore, as shown in FIG. 5, the assembler inserts the
차후 반도체소자를 교체할 필요가 있어서 인서트(400)를 교체해야 될 경우 교체자는 블럭수용홈(412)의 하방향에서 핀이나 지그 등을 이용하여 걸림핀돌기(421a)의 걸림을 걸림턱(4121a-1)으로부터 해제시킨 후 래치블럭(420)을 블럭수용홈(412)으로부터 간편하게 탈거시킬 수 있게 된다. 그리고 탈거된 래치블럭(420)을 새로이 적용되는 인서트바디에 결합시켜 사용할 수 있게 된다.If it is necessary to replace the
즉, 본 실시예에 따르면 인서트바디(410)의 블럭수용홈(412)을 표준화시킴으로써, 블록수용홈(412)이 표준화된 다양한 규격의 인서트바디들에 래치블럭(420)을 적용시킬 수 있게 되어 래치블럭(420)의 재활용 및 교체가 간단히 이루어질 수 있게 되는 것이다.That is, according to the present embodiment, by standardizing the
위의 실시예는 래치블럭(420) 및 인서트바디(410)에 탈착구조를 적용하고 있지만, 별도의 결합부재, 예를 들면, 도8 및 도9에 도시된 바와 같이 볼트(421')라는 제3의 구성을 통해 래치블럭(420')이 인서트바디(410')에 탈착 가능하게 결합될 수 있도록 하는 변형예도 가능함을 알 수 있다.In the above embodiment, although the detachable structure is applied to the
이상에서는 본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 설명하였지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.In the above description of the preferred embodiment of the present invention with reference to the accompanying drawings, but the above-described embodiment is only described with a preferred example of the present invention, it is understood that the present invention is limited only to the above embodiment The scope of the invention should be understood by the claims and equivalent concepts described below.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 블럭화된 래치블럭을 통해 안착공간에 안착된 반도체소자를 유지시키고 래치블럭 자체가 인서트바디에 탈착 가능하게 결합되기 때문에, 그 교체가 간단하면서도 반도체소자의 사이즈 변화에 관계없이 래치블럭이 재활용될 수 있기 때문에 자원의 낭비를 방지할 수 있는 효과가 있다.As described in detail above, according to the present invention, since the semiconductor device seated in the seating space is held through the blocked latch block, and the latch block itself is detachably coupled to the insert body, the size of the semiconductor device is simple to replace. Regardless of the change, the latch block can be recycled, thereby preventing the waste of resources.
Claims (6)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070036212A KR100834852B1 (en) | 2007-04-13 | 2007-04-13 | Insert for test handler |
US12/100,729 US8496113B2 (en) | 2007-04-13 | 2008-04-10 | Insert for carrier board of test handler |
TW097113286A TWI365295B (en) | 2007-04-13 | 2008-04-11 | Insert for carrier board of test handler |
JP2008104477A JP5624710B2 (en) | 2007-04-13 | 2008-04-14 | Insert for test handler carrier board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070036212A KR100834852B1 (en) | 2007-04-13 | 2007-04-13 | Insert for test handler |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100834852B1 true KR100834852B1 (en) | 2008-06-03 |
Family
ID=39769912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070036212A KR100834852B1 (en) | 2007-04-13 | 2007-04-13 | Insert for test handler |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100834852B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100983395B1 (en) * | 2010-02-17 | 2010-09-20 | 이우교 | A carrier module of a handler equipment to test a semiconductor element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130801A (en) * | 1993-10-29 | 1995-05-19 | Advantest Corp | Handler measuring socket in semiconductor ic tester |
KR19990084809A (en) * | 1998-05-11 | 1999-12-06 | 정문술 | Carrier module of test tray for semiconductor device test |
KR20040003937A (en) * | 2002-07-05 | 2004-01-13 | (주)티에스이 | Carrier module for a semiconductor device test apparatus |
-
2007
- 2007-04-13 KR KR1020070036212A patent/KR100834852B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130801A (en) * | 1993-10-29 | 1995-05-19 | Advantest Corp | Handler measuring socket in semiconductor ic tester |
KR19990084809A (en) * | 1998-05-11 | 1999-12-06 | 정문술 | Carrier module of test tray for semiconductor device test |
KR20040003937A (en) * | 2002-07-05 | 2004-01-13 | (주)티에스이 | Carrier module for a semiconductor device test apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100983395B1 (en) * | 2010-02-17 | 2010-09-20 | 이우교 | A carrier module of a handler equipment to test a semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5624710B2 (en) | Insert for test handler carrier board | |
JP5456345B2 (en) | Test tray insert opening unit and semiconductor element mounting method using the same | |
KR100849276B1 (en) | Substrate carrier | |
KR100652404B1 (en) | Test tray for handler | |
TW200805545A (en) | Method for handling and transferring a wafer case, and holding part used therefor | |
KR100834852B1 (en) | Insert for test handler | |
US8523163B2 (en) | Insert for carrier board of test handler | |
US6237783B1 (en) | Apparatus for storing customer trays | |
KR20080004866U (en) | Insert for test handler | |
KR100807317B1 (en) | Test tray for semiconductor chip package and method for moving semiconductor chip package | |
KR20210119344A (en) | Insert for test handler | |
KR20060096641A (en) | Test tray for probing semiconductor device with independent latch plate | |
KR20090010338A (en) | Manufacturing method of insert body of test tray for test handler | |
US8523158B2 (en) | Opener and buffer table for test handler | |
KR100945215B1 (en) | Test Handler | |
KR102198301B1 (en) | Socket board assembly | |
JP5403886B2 (en) | Semiconductor package mounting unit, package size conversion adapter, auto handler, and semiconductor package mounting method | |
KR100950330B1 (en) | Test supporting method of test handler | |
KR20190125727A (en) | Test head for testing semiconductor devices | |
KR20080114134A (en) | Container module for test target used in test handler | |
JP6826004B2 (en) | Board storage container and its RF tag mounting method | |
KR19980078959A (en) | Semiconductor Device Inspection Tray | |
KR20090083535A (en) | Insert for semiconductor package | |
KR100290033B1 (en) | method and apparatus for loading device on Burn-In board connector | |
KR20230005509A (en) | System for inspecting multiple wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130522 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150521 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160519 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190507 Year of fee payment: 12 |