KR100827516B1 - RFID device having back-side antenna pad electrode - Google Patents

RFID device having back-side antenna pad electrode Download PDF

Info

Publication number
KR100827516B1
KR100827516B1 KR20070039303A KR20070039303A KR100827516B1 KR 100827516 B1 KR100827516 B1 KR 100827516B1 KR 20070039303 A KR20070039303 A KR 20070039303A KR 20070039303 A KR20070039303 A KR 20070039303A KR 100827516 B1 KR100827516 B1 KR 100827516B1
Authority
KR
South Korea
Prior art keywords
antenna
pad
forming
substrate
electrode
Prior art date
Application number
KR20070039303A
Other languages
Korean (ko)
Other versions
KR20070104295A (en
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20060036277 priority Critical
Priority to KR1020060036277 priority
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20070104295A publication Critical patent/KR20070104295A/en
Application granted granted Critical
Publication of KR100827516B1 publication Critical patent/KR100827516B1/en

Links

Images

Abstract

본 발명은 RFID 장치는 웨이퍼(wafer) 상의 RFID 회로 레이아웃 면적 감소와 기생 캐패시턴스(capacitance) 또는 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있다. The present invention can be RFID device and reduces the operation speed to improve RFID circuit reduces the layout area and parasitic capacitance (capacitance) or resistance on the wafer (wafer) to implement a lower power. 이를 위해, RFID 장치는 실리콘 쓰루 홀(through hole) 패드 전극 기술을 이용하여 기판 후면(back side)에 그라운드 전극 패드를 형성하고, 기판 전면(front side)의 실리콘 상부에 회로 공정을 완료한 후에 신호 입력 패드를 형성하는 것을 특징으로 한다. To this end, RFID devices are silicon through hole (through hole) the rear substrate using a pad electrode technique (back side) signal after forming a ground electrode pad and complete the circuit process on the silicon upper portion of the front (front side) substrate It characterized by forming the input pad.
RFID, 쓰루 홀, 실리콘 쓰루 트랜치 패드 전극, 태그 RFID, the through hole, the through silicon pad electrode trench, tags

Description

백 사이드 안테나 패드 전극을 사용한 RFID 장치{RFID device having back-side antenna pad electrode} RFID device using the back-side antenna pad electrode {RFID device having back-side antenna pad electrode}

도 1은 본 발명에 따른 RFID 장치를 나타낸 블록도이다. Figure 1 is a block diagram showing an RFID system according to the present invention.

도 2는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드(through-trench pad) 형성 기술의 실리콘 웨이퍼 상태를 나타낸 단면도이다. Figure 2 is a sectional view of the silicon wafer state of the RFID tag through the trench pad (through-trench pad) forming techniques in accordance with the present invention.

도 3은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 버퍼 층(buffer layer) 형성 공정(후면 공정)을 나타낸 단면도이다. 3 is a cross-sectional view showing a buffer layer of the RFID tag through the pad trench formation techniques (buffer layer) formation process (back step) in accordance with the present invention.

도 4는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 하부 안테나 패드 전극 형성 공정(후면 공정)을 나타낸 단면도이다. Figure 4 is a cross-sectional view of the lower antenna pad electrode formation process (step back) of the RFID tag through the pad trench formation techniques according to the present invention.

도 5는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 CMOS 공정 및 메탈 라인 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 5 is a cross-sectional view of a CMOS process and a metal line forming step (front step) of the RFID tag through the pad trench formation techniques according to the present invention.

도 6은 본 발명에 다른 RFID 태그 쓰루 트랜치 패드 형성 기술의 실리콘 쓰루 트랜치 홀(through-trench hole) 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 6 is a cross-sectional view of the silicon trench through-hole (through-hole trench) formed in step (front step) of the other RFID tag through a trench formed in the pad described in this invention.

도 7은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 플러그 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 7 is a cross-sectional view of a plug forming step (front step) of the RFID tag through the pad trench formation techniques according to the present invention.

도 8은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 그라운드 전원 상호 접속(ground power interconnection) 공정(전면 공정)을 나타낸 단면도 이다. Figure 8 is a cross-sectional view of the RFID tag through the trench to form a ground pad of the power interconnect technology (ground power interconnection) step (front step) according to the present invention.

도 9는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 상부 안테나 패드 전극 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 9 is a cross-sectional view of the upper antenna pad electrode formation process (step front) of the RFID tag through the pad trench formation techniques according to the present invention.

도 10a는 본 발명에 따른 안테나 연결 방법을 나타낸 개념도이다. Figure 10a is a conceptual diagram showing the antenna connection method according to the invention.

도 10b는 본 발명에 따른 RFID 태그 칩과 안테나가 연결된 실제 제품을 나타낸 사진도이다. Figure 10b is a picture diagram showing the actual product, the RFID tag chip and the antenna are connected in accordance with the present invention.

본 발명은 RFID 장치에 관한 것으로, 특히 웨이퍼(wafer) 상의 RFID 회로 레이아웃 면적 감소와 기생 캐패시턴스(capacitance) 또는 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있는 RFID 장치에 관한 것이다. The invention will be improved, in particular RFID circuit layout area and reduced operating speed by reducing the parasitic capacitance (capacitance) or resistance on the wafer (wafer) on the RFID device, and relates to a RFID device that can implement a low-power.

최근에 RFID(Radio Frequency Identification) 장치는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 분야에 이용되고 있다. Latest RFID (Radio Frequency Identification) device on are being used in various fields such as logistics management systems, user authentication systems, electronic money systems, transportation systems.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. For example, in the distribution management system using a delivery slip or tag (tag) a (Integrated Circuit) IC data is written in place of the tag it has been made, such as classification or inventory management of goods.

한편, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다. On the other hand, in the user authentication system performs a room entrance management using the IC card recording the information such as an individual.

또한, RFID 장치에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용된다. In addition, a non-volatile ferroelectric random access memory is used as a memory used in the RFID device.

일반적으로 불휘발성 강유전체 메모리(FeRAM; Ferro-electric Random Access Memory)은 디램(DRAM; Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원이 차단되어도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다. In general, the non-volatile ferroelectric random access memory is attracting attention as a next generation memory element because of having a data rate of about;; (Dynamic Random Access Memory DRAM), attributes that if the power is cut off data is preserved (FeRAM Ferro-electric Random Access Memory) is a dynamic random access memory have.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로서, 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극 특성을 이용한 것이다. The FeRAM is a memory using a device having a substantially similar structure as the DRAM, the high residual polarization characteristic of the ferroelectric properties by using the ferroelectric material in the capacitor. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다. Due to this characteristic, such as residual polarization even when removing the electric field is not cleared, the data.

한편, 최근에는 실리콘 쓰루 홀(through-hole) 전극을 형성하여 칩의 상단에서 하단으로 전송 경로를 만드는 기술이 주목받고 있다. On the other hand, in recent years, under the noted technique to create a transmission path from the top to the bottom of the chip to form silicon through-hole (through-hole) electrode.

와이어 본딩(wire bonding)이나 플립 칩(flip chip) 등의 기존의 연결 방식은 RFID 태그 칩에서의 면적을 줄이는데, 패드 면적에 의한 한계가 발생한다. Conventional joining methods, such as the wire bonding (wire bonding) or flip-chip (flip chip) is to reduce the area of ​​the RFID tag chip, and is limited by the area of ​​the pad occurs. 즉, 웨이퍼 전면(front side)에 다수의 패드를 형성하기 위한 별도의 레이아웃 공간 면적이 필요하다. That is, a separate layout space area for forming a plurality of pads on the wafer front side (front side) is required.

본 발명의 목적은 웨이퍼 전면에서 패드를 구현하지 않아 레이아웃 면적을 넓히는 것이다. An object of the present invention is to widen the layout area does not implement the keyboard on the front wafer.

또한, 본 발명의 목적은 기생 캐패시턴스 및 저항을 줄여 동작 속도를 향상 시키고 저전력을 구현하는 것이다. It is also an object of the invention to enhance the operation speed by reducing the parasitic capacitance and resistance and the low-power implementation.

상기한 목적을 달성하기 위한 본 발명의 RFID 장치는 외부 리더기/라이터기와 데이터를 주고받는 안테나; RFID device of the present invention for achieving the above object includes an antenna to send and receive the external reader / rayiteogi with data; 아날로그 블록; Analog block; 디지털 플록; Digital flock; 및 강유전체 메모리를 포함하는 RFID 장치에 있어서, And in the RFID device including a ferroelectric memory,

그라운드 안테나 전극 패드에 접속되는 기판 후면에 형성된 쓰루 트랜치 패드; Through trench pads formed on the back substrate to be connected to the antenna ground electrode pad; And

기판 전면에 상기 아날로그 블록, 디지털 블록 및 강유전체 메모리가 형성된 회로 층 상부에 형성되어 안테나 신호 입력단자에 접속되는 상부 안테나 패드를 포함하는 것을 특징으로 한다. The analog block over the entire surface of the substrate, the digital block and the ferroelectric memory is formed on the upper circuit layer is formed is characterized in that it comprises an upper antenna pad that is connected to the antenna signal input.

상기한 목적을 달성하기 위한 본 발명의 RFID 장치 형성 방법은 기판 후면에 버퍼 층(buffer layer)을 형성하는 단계; RFID devices forming method of the present invention for achieving the above object comprises the steps of forming a buffer layer (buffer layer) on the rear substrate;

상기 버퍼 층 상부에 안테나의 하부 패드 전극을 형성하는 단계; Forming a lower electrode pads of the antenna on the buffer layer;

상기 기판 전면에 RFID 태그 회로를 구현하는 그라운드 전원 메탈 라인 및 신호 입력 메탈 라인을 형성하는 단계; Forming a ground power supply metal line and the signal input line for metal implementing the RFID tag circuit on the front substrate;

상기 기판에 상기 그라운드 전원 메탈 라인을 상기 하부 패드 전극에 접속하기 위한 쓰루 홀을 형성하는 단계; Forming a through hole for connection to the ground power supply metal line in the lower-pad electrode on the substrate;

상기 쓰루 홀을 전도성 물질로 매립하여 플러그를 형성하는 단계; Forming a plug by filling the through hole with a conductive material;

상기 그라운드 전원 메탈 라인과 상기 플러그를 전기적으로 연결하는 단계; The step of electrically connecting the ground power supply metal line and the plug; And

상기 기판 전면에 형성된 하부 구조물 상부에 상기 안테나의 신호 입력 단자에 상기 신호 입력 메탈 라인을 접속하기 위한 상부 패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. And the lower structure formed on the upper substrate surface characterized in that comprises the step of forming the upper electrode pad for connecting the input signal metal line to the signal input terminal of the antenna.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Reference to the accompanying drawings, will be described a preferred embodiment of the present invention; 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. However, the present invention may be embodied in different forms and should not be limited to the embodiments set forth herein. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. Rather, the embodiments are described here examples are provided for the technical features of the present invention is a thorough and complete disclosure to the teachings of the present invention to those skilled in the art will fully convey. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다. In addition, the same reference numerals throughout the specification denote like components.

도 1은 본 발명에 따른 RFID 장치를 나타낸 블록도이다. Figure 1 is a block diagram showing an RFID system according to the present invention.

RFID 장치는 안테나(ANT), 아날로그 블록(ANALOG), 디지털 블록(DIGITAL) 및 강유전체 메모리(FeRAM)를 포함한다. The RFID device includes an antenna (ANT), analogue block (ANALOG), digital block (DIGITAL) and the ferroelectric memory (FeRAM).

안테나(ANT)는 외부 리더기/라이터기와 데이터를 주고받는다. An antenna (ANT) is a send and receive external reader / rayiteogi and data.

아날로그 블록(ANALOG)은 전송 주파수에 의해 RFID의 전원 VDD을 생성하는 전압 멀티플라이어(voltage multiplier), 전원 전압 VDD의 크기를 제한하는 전압 리미터(voltage limiter), RFID 전원전압 VDD을 감지하여 리셋 신호 POR를 발생하는 파워 온 리셋부(power on reset), 디지털 블록(DIGITAL)의 동작 클럭 CLK을 발생하는 클럭 발생기(clock generator), 전송 주파수 신호에서 동작 명령 신호(Command)를 검출하는 디모듈레이터(demodulator) 및 RFID 응답 데이터(Response)를 안테나(ANT)에 전송하는 모듈레이터(modulator)를 포함한다. Analog block (ANALOG) is a voltage multiplier for generating a power supply VDD of the RFID by the transmission frequency (voltage multiplier), by detecting the voltage limiter (voltage limiter), RFID supply voltage VDD, which limits the size of the power supply voltage VDD reset signal POR the power-on reset part which generates a (power on reset), a clock generator (clock generator) that generates the operating clock CLK of the digital block (dIGITAL), demodulators for detecting the operation command signal (command) from the transmission frequency signal (demodulator) and and a modulator (modulator) for transmitting RFID data response (response) to the antenna (ANT).

디지털 블록(DIGITAL)은 아날로그 블록(ANALOG)과의 전원 및 데이터 전송을 위한 신호인 VDD, Response, POR, CLK, Command를 처리하여, 강유전체 메모리(FeRAM)와 교신하기 위해 어드레스 신호 ADD(x5), 데이터 버스 신호 I/O(x8), 제어 신호 CTR(x3), 클럭 신호 CLK를 강유전체 메모리(FeRAM)에 전송한다. Digital block (DIGITAL) are the address signals ADD (x5) to process the signal of VDD, Response, POR, CLK, Command for power and data transfer between the analog block (ANALOG), in communication with a ferroelectric memory (FeRAM), data bus signal I / O (x8), control signals CTR (x3), and transmits the clock signal CLK to the ferroelectric memory (FeRAM).

도 2는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드(through-trench pad) 형성 기술의 실리콘 웨이퍼 상태를 나타낸 단면도이다. Figure 2 is a sectional view of the silicon wafer state of the RFID tag through the trench pad (through-trench pad) forming techniques in accordance with the present invention. 여기서, 실리콘 웨이퍼(Silicon Wafer)는 P 형 기판(P-type Substrate)을 사용한다. Here, a silicon wafer (Silicon Wafer) is a P-type substrate (P-type Substrate).

먼저, RFID 태그 쓰루 트랜치 패드(through-trench pad) 형성 공정이 시작되기 전에 후면(back-side) 공정을 수행하기 위해 웨이퍼(p type substrate)의 후면을 공정 진행 상태로 놓는다. First, place the back side of the wafer (p type substrate) in the process progress to carry out the back (back-side) processing before the RFID tag through the trench pad (through-trench pad) forming process starts.

도 3은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 버퍼 층(buffer layer) 형성 공정(후면 공정)을 나타낸 단면도이다. 3 is a cross-sectional view showing a buffer layer of the RFID tag through the pad trench formation techniques (buffer layer) formation process (back step) in accordance with the present invention.

P 형 기판에 안테나 패드를 형성하기 위한 버퍼 층(buffer layer)을 형성한다. To form a buffer layer (buffer layer) for forming the antenna pads on the P-type substrate. 여기서, 버퍼 층은 도전성 또는 부 도전성 층이 사용가능하다. Here, the buffer layer is available for the conductive layer or the conductive portion. 왜냐하면, 도전성이라도 하부 패드(bottom pad)를 그라운드(ground) 신호로 사용하기 때문에 P 형 기판 전압과 같기 때문이다. This is because even the lower conductive pad (bottom pad) to the ground (ground) using a signal equal to the voltage due to the substrate P-type.

도 4는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 하부 안테나 패드 전극 형성 공정(후면 공정)을 나타낸 단면도이다. Figure 4 is a cross-sectional view of the lower antenna pad electrode formation process (step back) of the RFID tag through the pad trench formation techniques according to the present invention.

도 4를 참조하면, 기판 후면(back side)에 안테나의 하부 패드 전극을 형성한다. 4, forms the lower electrode pads of the antenna on the back substrate (back side).

도 5는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 CMOS 공정 및 메탈 라인 형성 공정(전면(front side) 공정)을 나타낸 단면도이다. Figure 5 is a cross-sectional view of a CMOS process and a metal line forming step (the front (front side) step) of the RFID tag through the pad trench formation techniques according to the present invention.

도 5를 참조하면, 기판 전면(front side)에 RFID 태그 회로 공정을 진행하기 위한 CMOS 및 메탈 형성 공정을 수행한다. 5, performs a CMOS and a metal forming process for the processing of the RFID tag circuit process on the front (front side) substrate.

도 6은 본 발명에 다른 RFID 태그 쓰루 트랜치 패드 형성 기술의 실리콘 쓰루 트랜치 홀(through-trench hole) 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 6 is a cross-sectional view of the silicon trench through-hole (through-hole trench) formed in step (front step) of the other RFID tag through a trench formed in the pad described in this invention.

도 6을 참조하면, 하부 안테나 전극과 RFID 회로의 그라운드 전원을 연결하기 위한 플러그(plug) 형성을 위한 실리콘 쓰루 트랜치 홀(Silicon Through-Trench hole) 형성 공정을 수행한다. 6, performs a plug for connection to a ground power supply of the lower electrode and the RFID antenna circuit (plug) silicon-through holes for forming the trench (Silicon Trench Through-hole) formation step.

도 7은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 플러그 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 7 is a cross-sectional view of a plug forming step (front step) of the RFID tag through the pad trench formation techniques according to the present invention.

도 7을 참조하면, 하부 안테나 전극과 RFID 회로의 그라운드 전원을 연결하기 위해 메탈로 실리콘 쓰루 트랜치 홀을 매립한 플러그 형성 공정을 수행한다. 7, performs the lower electrode and the RFID antenna circuit ground plug forming step by embedding the silicon trench through hole with metal to connect the power.

도 8은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 그라운드 전원 상호 접속(GND power interconnection) 공정(전면 공정)을 나타낸 단면도이다. Figure 8 is a cross-sectional view of the RFID tag through the trench to form a ground pad of the power interconnection technologies (power GND interconnection) step (front step) according to the present invention.

도 8을 참조하면, RFID 회로의 그라운드 전원 메탈 라인과 플러그 메탈(Plug)을 연결하기 위한 공정을 수행한다. 8, performs a process for connecting the ground power supply metal line and a metal plug (Plug) of the RFID circuit.

도 9는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 상부 안테나 패드 전극 형성 공정(전면 공정)을 나타낸 단면도이다. Figure 9 is a cross-sectional view of the upper antenna pad electrode formation process (step front) of the RFID tag through the pad trench formation techniques according to the present invention.

도 9를 참조하면, 안테나의 또 다른 단자인 신호 입력단자를 연결할 수 있는 상부 안테나 패드(Top Antenna Pad) 전극을 형성하는 공정을 수행한다. 9, and performs a top that can be connected to another terminal of the signal input terminal of the antenna the antenna pad (Top Antenna Pad) step of forming an electrode.

도 10a는 본 발명에 따른 안테나 연결 방법을 나타낸 개념도이다. Figure 10a is a conceptual diagram showing the antenna connection method according to the invention.

도 10a를 참조하면, 상부 안테나 패드에는 신호 입력 신호 단자(Antenna node(Signal input))가 연결되고, 하부 안테나 패드에는 그라운드 단자(Antenna node(GND))가 연결된다. Referring to Figure 10a, the upper antenna pad, the signal input terminal (Antenna node (Signal input)) is connected to the lower antenna pad is a ground terminal (Antenna node (GND)) connection.

도 10b는 본 발명에 따른 RFID 태그 칩과 안테나가 연결된 실제 제품을 나타낸 사진도이다. Figure 10b is a picture diagram showing the actual product, the RFID tag chip and the antenna are connected in accordance with the present invention.

상기한 바와 같이, 본 발명은 실리콘 쓰루 홀 패드 전극 기술을 이용하여 후면에 그라운드 안테나 전극 패드를 형성하고 전면에는 실리콘 위에 회로 공정을 완료한 후에 안테나 입력 패드를 형성하는 것을 특징으로 한다. The present invention is characterized by forming a silicon pad through-hole by using the electrode technology after forming the antenna ground electrode pad on the back, and completes the process circuit on the silicon front antenna input pad, as described above.

따라서, 종래의 패드 구성에서와 같은 웨이퍼 상에 전면에 복수 개의 패드 구성을 위한 별도의 레이아웃 공간 면적이 불필요하게 된다. Therefore, a separate layout space area for the plurality of pads configured on the entire surface of the wafer as in the conventional configuration of the pad is not required. 즉, 한 개의 안테나 패드는 후면의 실리콘에 형성되고 쓰루 트랜치 플러그 전극이 형성됨으로써 전면의 실리콘 회로에 안테나 신호를 공급한다. That is, the antenna pads are supplied to the antenna signal to the front silicon circuit being formed on the back of the silicon and the through trench plug electrode is formed.

따라서, 웨이퍼 상의 RFID 회로 레이아웃 면적 감소와 기생 캐패시턴스 또는 저항을 줄여 회로 속도를 향상시키고 저전력을 구현할 수 있다. Therefore, it is possible to improve the RFID circuit layout area and reduced circuit speed by reducing a parasitic capacitance or resistance on a wafer and realize a low power.

이상에서 설명한 바와 같이, 본 발명에 따른 RFID 장치는 다음과 같은 효과가 있다. As described above, RFID devices according to the invention has the following advantages.

첫째, 웨이퍼 전면에서 패드를 구현하지 않아 레이아웃 면적을 넓힐 수 있는 효과가 있다. First, it does not implement the pad in front of the wafer there is an effect that can widen the area of ​​the layout.

둘째, 기생 캐패시턴스 및 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있는 효과가 있다. Second, increasing the operation speed by reducing the parasitic capacitance and resistance and the effect that can be implemented for low power.

Claims (4)

  1. 외부 리더기/라이터기와 데이터를 주고받는 안테나; An antenna for communicating external reader / rayiteogi with data; 아날로그 블록; Analog block; 디지털 플록; Digital flock; 및 강유전체 메모리를 포함하는 RFID 장치에 있어서, And in the RFID device including a ferroelectric memory,
    그라운드 안테나 전극 패드에 접속되는 기판 후면에 형성된 쓰루 트랜치 패드; Through trench pads formed on the back substrate to be connected to the antenna ground electrode pad; And
    기판 전면에 상기 아날로그 블록, 디지털 블록 및 강유전체 메모리가 형성된 회로 층 상부에 형성되어 안테나 신호 입력단자에 접속되는 상부 안테나 패드를 포함하는 것을 특징으로 하는 RFID 장치. It is formed on the entire surface of the analog blocks and digital blocks, and the ferroelectric memory is an upper circuit layer formed on the substrate RFID device comprising an upper antenna pad that is connected to the antenna signal input.
  2. 제 1 항에 있어서, 상기 쓰루 트랜치 패드는 The method of claim 1, wherein said through trenches pads
    버퍼 층; A buffer layer;
    상기 안테나의 상기 그라운드 안테나 전극 패드에 전속되는 하부 패드 전극; The ground antenna pad lower electrode that is exclusive to the electrode pads of the antenna; And
    기판 전면에 형성된 그라운드 전원을 연결하기 위한 메탈 라인과 상기 하부 패드 전극을 연결하는 플러그를 포함하는 것을 특징으로 하는 RFID 장치. RFID device comprises a plug connecting the pad electrode and the lower metal line for connecting the ground power source is formed over the entire surface of the substrate.
  3. 제 2 항에 있어서, 3. The method of claim 2,
    상기 버퍼 층은 도전성 또는 부도전성 층으로 형성되는 것을 특징으로 하는 RFID 장치. The buffer layer is an RFID device, characterized in that formed in a conductive or non-conductive layer default.
  4. 기판 후면에 버퍼 층(buffer layer)을 형성하는 단계; Forming a buffer layer (buffer layer) on the rear substrate;
    상기 버퍼 층 상부에 안테나의 하부 패드 전극을 형성하는 단계; Forming a lower electrode pads of the antenna on the buffer layer;
    상기 기판 전면에 RFID 태그 회로를 구현하는 그라운드 전원 메탈 라인 및 신호 입력 메탈 라인을 형성하는 단계; Forming a ground power supply metal line and the signal input line for metal implementing the RFID tag circuit on the front substrate;
    상기 기판에 상기 그라운드 전원 메탈 라인을 상기 하부 패드 전극에 접속하기 위한 쓰루 홀을 형성하는 단계; Forming a through hole for connection to the ground power supply metal line in the lower-pad electrode on the substrate;
    상기 쓰루 홀을 전도성 물질로 매립하여 플러그를 형성하는 단계; Forming a plug by filling the through hole with a conductive material;
    상기 그라운드 전원 메탈 라인과 상기 플러그를 전기적으로 연결하는 단계; The step of electrically connecting the ground power supply metal line and the plug; And
    상기 기판 전면에 형성된 하부 구조물 상부에 상기 안테나의 신호 입력 단자에 상기 신호 입력 메탈 라인을 접속하기 위한 상부 패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 RFID 장치 형성 방법. The method of forming an RFID device comprising the step of the lower structure formed on the substrate upper front forming the upper electrode pad for connecting the input signal metal line to the signal input terminal of the antenna.
KR20070039303A 2006-04-21 2007-04-23 RFID device having back-side antenna pad electrode KR100827516B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20060036277 2006-04-21
KR1020060036277 2006-04-21

Publications (2)

Publication Number Publication Date
KR20070104295A KR20070104295A (en) 2007-10-25
KR100827516B1 true KR100827516B1 (en) 2008-05-06

Family

ID=38818381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070039303A KR100827516B1 (en) 2006-04-21 2007-04-23 RFID device having back-side antenna pad electrode

Country Status (1)

Country Link
KR (1) KR100827516B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102682B1 (en) * 2009-12-23 2012-01-05 주식회사 하이닉스반도체 Antenna of RFID device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037268A (en) * 2002-10-08 2004-05-06 가부시키가이샤 히타치세이사쿠쇼 An ic card and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037268A (en) * 2002-10-08 2004-05-06 가부시키가이샤 히타치세이사쿠쇼 An ic card and method of manufacturing the same

Also Published As

Publication number Publication date
KR20070104295A (en) 2007-10-25

Similar Documents

Publication Publication Date Title
US6998721B2 (en) Stacking and encapsulation of multiple interconnected integrated circuits
US7003678B2 (en) IC card and IC chip module
EP1317713B1 (en) Method and device for signaling data transfer between a usb port and a usb smart card module
US7750862B2 (en) Broadband antenna for a transponder of a radio frequency identification system
JP5024372B2 (en) Wireless IC device
CN102150258B (en) Signal delivery in stacked device
CN102270317B (en) Semiconductor device and method of working
CN1169091C (en) IC card
JP5063052B2 (en) Chip-to-chip ESD protection structure for high speed and high frequency devices
CN1595442B (en) Memory card
US6249227B1 (en) RFID integrated in electronic assets
US20050116331A1 (en) Stacked chip semiconductor device
EP1148440B1 (en) Device with semiconductor chip
US6837438B1 (en) Non-contact information medium and communication system utilizing the same
US6168083B1 (en) Chip-card with mode switching between contactless and contact-coupled mode
US7442959B2 (en) Semiconductor device having identification number, manufacturing method thereof and electronic device
US7084770B2 (en) Combination radio frequency identification transponder (RFID tag) and magnetic electronic article surveillance (EAS) tag
US8191790B2 (en) Apparatus and method for initializing an IC card
US20100090805A1 (en) Electronic device and management of competing contactless communication of such a device and a host equipment
US7389937B2 (en) Card-shaped memory device incorporating IC card function
KR101683814B1 (en) Semiconductor apparatus having through vias
CN100511301C (en) Integrated circuit with enhanced coupling
US6370029B1 (en) Method and system for creating and using an electrostatic discharge (ESD) protected logotype contact module with a smart card
US6246327B1 (en) Radio frequency identification tag circuit chip having printed interconnection pads
US7579906B2 (en) System and method for providing a low power low voltage data detection circuit for RF AM signals in EPC0 compliant RFID tags

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee