KR100827516B1 - RFID device having back-side antenna pad electrode - Google Patents
RFID device having back-side antenna pad electrode Download PDFInfo
- Publication number
- KR100827516B1 KR100827516B1 KR1020070039303A KR20070039303A KR100827516B1 KR 100827516 B1 KR100827516 B1 KR 100827516B1 KR 1020070039303 A KR1020070039303 A KR 1020070039303A KR 20070039303 A KR20070039303 A KR 20070039303A KR 100827516 B1 KR100827516 B1 KR 100827516B1
- Authority
- KR
- South Korea
- Prior art keywords
- antenna
- pad
- forming
- substrate
- metal line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
Abstract
본 발명은 RFID 장치는 웨이퍼(wafer) 상의 RFID 회로 레이아웃 면적 감소와 기생 캐패시턴스(capacitance) 또는 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있다. 이를 위해, RFID 장치는 실리콘 쓰루 홀(through hole) 패드 전극 기술을 이용하여 기판 후면(back side)에 그라운드 전극 패드를 형성하고, 기판 전면(front side)의 실리콘 상부에 회로 공정을 완료한 후에 신호 입력 패드를 형성하는 것을 특징으로 한다.According to the present invention, an RFID device can reduce an RFID circuit layout area on a wafer and reduce parasitic capacitance or resistance, thereby improving operation speed and realizing low power. To do this, the RFID device forms ground electrode pads on the back side of the substrate using silicon through hole pad electrode technology, and then completes the circuit process on top of the silicon on the front side of the signal. An input pad is formed.
RFID, 쓰루 홀, 실리콘 쓰루 트랜치 패드 전극, 태그 RFID, Through Hole, Silicon Through Trench Pad Electrode, Tag
Description
도 1은 본 발명에 따른 RFID 장치를 나타낸 블록도이다. 1 is a block diagram showing an RFID device according to the present invention.
도 2는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드(through-trench pad) 형성 기술의 실리콘 웨이퍼 상태를 나타낸 단면도이다.2 is a cross-sectional view showing a silicon wafer state of the RFID tag through-trench pad forming technology according to the present invention.
도 3은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 버퍼 층(buffer layer) 형성 공정(후면 공정)을 나타낸 단면도이다.3 is a cross-sectional view illustrating a buffer layer forming process (rear process) of the RFID tag through trench pad forming technique according to the present invention.
도 4는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 하부 안테나 패드 전극 형성 공정(후면 공정)을 나타낸 단면도이다.4 is a cross-sectional view showing a lower antenna pad electrode forming process (rear process) of the RFID tag through trench pad forming technology according to the present invention.
도 5는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 CMOS 공정 및 메탈 라인 형성 공정(전면 공정)을 나타낸 단면도이다.5 is a cross-sectional view showing a CMOS process and a metal line forming process (front process) of the RFID tag through trench pad forming technology according to the present invention.
도 6은 본 발명에 다른 RFID 태그 쓰루 트랜치 패드 형성 기술의 실리콘 쓰루 트랜치 홀(through-trench hole) 형성 공정(전면 공정)을 나타낸 단면도이다.6 is a cross-sectional view showing a silicon through trench hole forming process (front process) of the RFID tag through trench pad forming technique according to the present invention.
도 7은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 플러그 형성 공정(전면 공정)을 나타낸 단면도이다.7 is a cross-sectional view showing the plug forming process (front process) of the RFID tag through trench pad forming technique according to the present invention.
도 8은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 그라운드 전원 상호 접속(ground power interconnection) 공정(전면 공정)을 나타낸 단면도 이다.8 is a cross-sectional view illustrating a ground power interconnection process (front process) of an RFID tag through trench pad forming technique according to the present invention.
도 9는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 상부 안테나 패드 전극 형성 공정(전면 공정)을 나타낸 단면도이다.9 is a cross-sectional view showing an upper antenna pad electrode forming process (front process) of the RFID tag through trench pad forming technique according to the present invention.
도 10a는 본 발명에 따른 안테나 연결 방법을 나타낸 개념도이다.10A is a conceptual diagram illustrating an antenna connection method according to the present invention.
도 10b는 본 발명에 따른 RFID 태그 칩과 안테나가 연결된 실제 제품을 나타낸 사진도이다.FIG. 10B is a photograph showing an actual product to which an RFID tag chip and an antenna are connected according to the present invention.
본 발명은 RFID 장치에 관한 것으로, 특히 웨이퍼(wafer) 상의 RFID 회로 레이아웃 면적 감소와 기생 캐패시턴스(capacitance) 또는 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있는 RFID 장치에 관한 것이다.TECHNICAL FIELD The present invention relates to an RFID device, and more particularly, to an RFID device capable of improving operation speed and realizing low power by reducing an area of an RFID circuit layout on a wafer and reducing parasitic capacitance or resistance.
최근에 RFID(Radio Frequency Identification) 장치는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 분야에 이용되고 있다.Recently, RFID (Radio Frequency Identification) devices have been used in various fields such as logistics management systems, user authentication systems, electronic money systems, and transportation systems.
예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다.For example, in the logistics management system, cargo classification or inventory management is performed using an integrated circuit (IC) tag in which data is recorded instead of a delivery slip or a tag.
한편, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다. On the other hand, in the user authentication system, entrance management and the like are performed using an IC card that records personal information and the like.
또한, RFID 장치에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용된다.In addition, a nonvolatile ferroelectric memory is used as a memory used in an RFID device.
일반적으로 불휘발성 강유전체 메모리(FeRAM; Ferro-electric Random Access Memory)은 디램(DRAM; Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원이 차단되어도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.In general, Ferro-electric Random Access Memory (FeRAM) is attracting attention as a next-generation memory device because of its data processing speed as much as DRAM (DRAM) and data retention even when power is cut off. have.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로서, 캐패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극 특성을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.Such a FeRAM is a memory device having a structure substantially similar to that of a DRAM, and uses a ferroelectric material as a capacitor material and utilizes high residual polarization characteristics, which are characteristics of the ferroelectric material. Due to this residual polarization characteristic, data is not erased even when the electric field is removed.
한편, 최근에는 실리콘 쓰루 홀(through-hole) 전극을 형성하여 칩의 상단에서 하단으로 전송 경로를 만드는 기술이 주목받고 있다.Meanwhile, recently, a technique of forming a through-hole electrode and forming a transmission path from the top to the bottom of the chip has been attracting attention.
와이어 본딩(wire bonding)이나 플립 칩(flip chip) 등의 기존의 연결 방식은 RFID 태그 칩에서의 면적을 줄이는데, 패드 면적에 의한 한계가 발생한다. 즉, 웨이퍼 전면(front side)에 다수의 패드를 형성하기 위한 별도의 레이아웃 공간 면적이 필요하다.Conventional connection methods such as wire bonding or flip chip reduce the area of the RFID tag chip, and there is a limit due to the pad area. In other words, a separate layout space area is required for forming a plurality of pads on the wafer front side.
본 발명의 목적은 웨이퍼 전면에서 패드를 구현하지 않아 레이아웃 면적을 넓히는 것이다.An object of the present invention is to widen the layout area by not implementing a pad in front of the wafer.
또한, 본 발명의 목적은 기생 캐패시턴스 및 저항을 줄여 동작 속도를 향상 시키고 저전력을 구현하는 것이다.In addition, an object of the present invention is to reduce the parasitic capacitance and resistance to improve the operating speed and to implement a low power.
상기한 목적을 달성하기 위한 본 발명의 RFID 장치는 외부 리더기/라이터기와 데이터를 주고받는 안테나; 아날로그 블록; 디지털 플록; 및 강유전체 메모리를 포함하는 RFID 장치에 있어서, The RFID device of the present invention for achieving the above object is an antenna for exchanging data with an external reader / writer; Analog blocks; Digital flocs; And a ferroelectric memory, comprising:
그라운드 안테나 전극 패드에 접속되는 기판 후면에 형성된 쓰루 트랜치 패드; 및A through trench pad formed on the back side of the substrate connected to the ground antenna electrode pad; And
기판 전면에 상기 아날로그 블록, 디지털 블록 및 강유전체 메모리가 형성된 회로 층 상부에 형성되어 안테나 신호 입력단자에 접속되는 상부 안테나 패드를 포함하는 것을 특징으로 한다.And an upper antenna pad formed over the circuit layer on which the analog block, the digital block, and the ferroelectric memory are formed on the front surface of the substrate and connected to the antenna signal input terminal.
상기한 목적을 달성하기 위한 본 발명의 RFID 장치 형성 방법은 기판 후면에 버퍼 층(buffer layer)을 형성하는 단계;According to another aspect of the present invention, there is provided a method of forming an RFID device, comprising: forming a buffer layer on a rear surface of a substrate;
상기 버퍼 층 상부에 안테나의 하부 패드 전극을 형성하는 단계;Forming a lower pad electrode of the antenna on the buffer layer;
상기 기판 전면에 RFID 태그 회로를 구현하는 그라운드 전원 메탈 라인 및 신호 입력 메탈 라인을 형성하는 단계;Forming a ground power metal line and a signal input metal line implementing an RFID tag circuit on the front surface of the substrate;
상기 기판에 상기 그라운드 전원 메탈 라인을 상기 하부 패드 전극에 접속하기 위한 쓰루 홀을 형성하는 단계;Forming a through hole in the substrate for connecting the ground power metal line to the lower pad electrode;
상기 쓰루 홀을 전도성 물질로 매립하여 플러그를 형성하는 단계;Filling the through hole with a conductive material to form a plug;
상기 그라운드 전원 메탈 라인과 상기 플러그를 전기적으로 연결하는 단계; 및Electrically connecting the ground power metal line and the plug; And
상기 기판 전면에 형성된 하부 구조물 상부에 상기 안테나의 신호 입력 단자에 상기 신호 입력 메탈 라인을 접속하기 위한 상부 패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.And forming an upper pad electrode for connecting the signal input metal line to the signal input terminal of the antenna on an upper portion of the lower structure formed on the front surface of the substrate.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the spirit of the present invention is thoroughly and completely disclosed, and the spirit of the present invention to those skilled in the art will be fully delivered. Also, like reference numerals denote like elements throughout the specification.
도 1은 본 발명에 따른 RFID 장치를 나타낸 블록도이다. 1 is a block diagram showing an RFID device according to the present invention.
RFID 장치는 안테나(ANT), 아날로그 블록(ANALOG), 디지털 블록(DIGITAL) 및 강유전체 메모리(FeRAM)를 포함한다.The RFID device includes an antenna ANT, an analog block ANALOG, a digital block DIGITAL, and a ferroelectric memory FeRAM.
안테나(ANT)는 외부 리더기/라이터기와 데이터를 주고받는다.The antenna ANT exchanges data with an external reader / writer.
아날로그 블록(ANALOG)은 전송 주파수에 의해 RFID의 전원 VDD을 생성하는 전압 멀티플라이어(voltage multiplier), 전원 전압 VDD의 크기를 제한하는 전압 리미터(voltage limiter), RFID 전원전압 VDD을 감지하여 리셋 신호 POR를 발생하는 파워 온 리셋부(power on reset), 디지털 블록(DIGITAL)의 동작 클럭 CLK을 발생하는 클럭 발생기(clock generator), 전송 주파수 신호에서 동작 명령 신호(Command)를 검출하는 디모듈레이터(demodulator) 및 RFID 응답 데이터(Response)를 안테나(ANT)에 전송하는 모듈레이터(modulator)를 포함한다.The analog block (ANALOG) detects the voltage multiplier that generates the power supply VDD of the RFID by the transmission frequency, the voltage limiter that limits the magnitude of the power supply voltage VDD, and the reset signal POR by detecting the RFID power supply voltage VDD. A power on reset unit generating a power on reset, a clock generator generating an operating clock CLK of the digital block DIGITAL, a demodulator detecting an operation command signal from a transmission frequency signal, and It includes a modulator for transmitting the RFID response data (Response) to the antenna (ANT).
디지털 블록(DIGITAL)은 아날로그 블록(ANALOG)과의 전원 및 데이터 전송을 위한 신호인 VDD, Response, POR, CLK, Command를 처리하여, 강유전체 메모리(FeRAM)와 교신하기 위해 어드레스 신호 ADD(x5), 데이터 버스 신호 I/O(x8), 제어 신호 CTR(x3), 클럭 신호 CLK를 강유전체 메모리(FeRAM)에 전송한다.The digital block DIGITAL processes VDD, Response, POR, CLK, and Command, signals for power and data transmission with the analog block ANALOG, and communicates with the address signal ADD (x5), to communicate with the ferroelectric memory (FeRAM). The data bus signal I / O (x8), control signal CTR (x3), and clock signal CLK are transferred to the ferroelectric memory (FeRAM).
도 2는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드(through-trench pad) 형성 기술의 실리콘 웨이퍼 상태를 나타낸 단면도이다. 여기서, 실리콘 웨이퍼(Silicon Wafer)는 P 형 기판(P-type Substrate)을 사용한다.2 is a cross-sectional view showing a silicon wafer state of the RFID tag through-trench pad forming technology according to the present invention. Here, a silicon wafer uses a P-type substrate.
먼저, RFID 태그 쓰루 트랜치 패드(through-trench pad) 형성 공정이 시작되기 전에 후면(back-side) 공정을 수행하기 위해 웨이퍼(p type substrate)의 후면을 공정 진행 상태로 놓는다.First, the back surface of a wafer (p type substrate) is placed in a process state to perform a back-side process before the RFID tag through-trench pad forming process is started.
도 3은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 버퍼 층(buffer layer) 형성 공정(후면 공정)을 나타낸 단면도이다.3 is a cross-sectional view illustrating a buffer layer forming process (rear process) of the RFID tag through trench pad forming technique according to the present invention.
P 형 기판에 안테나 패드를 형성하기 위한 버퍼 층(buffer layer)을 형성한다. 여기서, 버퍼 층은 도전성 또는 부 도전성 층이 사용가능하다. 왜냐하면, 도전성이라도 하부 패드(bottom pad)를 그라운드(ground) 신호로 사용하기 때문에 P 형 기판 전압과 같기 때문이다.A buffer layer for forming an antenna pad on a P-type substrate is formed. Here, the buffer layer may be a conductive or secondary conductive layer. This is because the bottom pad is used as the ground signal even when the conductivity is the same as the P-type substrate voltage.
도 4는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 하부 안테나 패드 전극 형성 공정(후면 공정)을 나타낸 단면도이다.4 is a cross-sectional view showing a lower antenna pad electrode forming process (rear process) of the RFID tag through trench pad forming technology according to the present invention.
도 4를 참조하면, 기판 후면(back side)에 안테나의 하부 패드 전극을 형성한다.Referring to FIG. 4, the lower pad electrode of the antenna is formed on the back side of the substrate.
도 5는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 CMOS 공정 및 메탈 라인 형성 공정(전면(front side) 공정)을 나타낸 단면도이다.5 is a cross-sectional view illustrating a CMOS process and a metal line forming process (front side process) of the RFID tag through trench pad forming technology according to the present invention.
도 5를 참조하면, 기판 전면(front side)에 RFID 태그 회로 공정을 진행하기 위한 CMOS 및 메탈 형성 공정을 수행한다.Referring to FIG. 5, a CMOS and a metal forming process for performing an RFID tag circuit process on a front side of a substrate are performed.
도 6은 본 발명에 다른 RFID 태그 쓰루 트랜치 패드 형성 기술의 실리콘 쓰루 트랜치 홀(through-trench hole) 형성 공정(전면 공정)을 나타낸 단면도이다.6 is a cross-sectional view showing a silicon through trench hole forming process (front process) of the RFID tag through trench pad forming technique according to the present invention.
도 6을 참조하면, 하부 안테나 전극과 RFID 회로의 그라운드 전원을 연결하기 위한 플러그(plug) 형성을 위한 실리콘 쓰루 트랜치 홀(Silicon Through-Trench hole) 형성 공정을 수행한다.Referring to FIG. 6, a silicon through trench hole forming process for forming a plug for connecting the lower antenna electrode and the ground power source of the RFID circuit is performed.
도 7은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 플러그 형성 공정(전면 공정)을 나타낸 단면도이다.7 is a cross-sectional view showing the plug forming process (front process) of the RFID tag through trench pad forming technique according to the present invention.
도 7을 참조하면, 하부 안테나 전극과 RFID 회로의 그라운드 전원을 연결하기 위해 메탈로 실리콘 쓰루 트랜치 홀을 매립한 플러그 형성 공정을 수행한다.Referring to FIG. 7, a plug forming process of filling a silicon through trench hole with a metal is performed to connect a lower antenna electrode and a ground power source of an RFID circuit.
도 8은 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 그라운드 전원 상호 접속(GND power interconnection) 공정(전면 공정)을 나타낸 단면도이다.8 is a cross-sectional view illustrating a ground power interconnection process (front process) of an RFID tag through trench pad forming technique according to the present invention.
도 8을 참조하면, RFID 회로의 그라운드 전원 메탈 라인과 플러그 메탈(Plug)을 연결하기 위한 공정을 수행한다.Referring to FIG. 8, a process for connecting a ground power metal line and a plug metal of an RFID circuit is performed.
도 9는 본 발명에 따른 RFID 태그 쓰루 트랜치 패드 형성 기술의 상부 안테나 패드 전극 형성 공정(전면 공정)을 나타낸 단면도이다.9 is a cross-sectional view showing an upper antenna pad electrode forming process (front process) of the RFID tag through trench pad forming technique according to the present invention.
도 9를 참조하면, 안테나의 또 다른 단자인 신호 입력단자를 연결할 수 있는 상부 안테나 패드(Top Antenna Pad) 전극을 형성하는 공정을 수행한다.Referring to FIG. 9, a process of forming a top antenna pad electrode capable of connecting a signal input terminal which is another terminal of the antenna is performed.
도 10a는 본 발명에 따른 안테나 연결 방법을 나타낸 개념도이다.10A is a conceptual diagram illustrating an antenna connection method according to the present invention.
도 10a를 참조하면, 상부 안테나 패드에는 신호 입력 신호 단자(Antenna node(Signal input))가 연결되고, 하부 안테나 패드에는 그라운드 단자(Antenna node(GND))가 연결된다.Referring to FIG. 10A, a signal input signal terminal (Signal input) is connected to an upper antenna pad, and a ground terminal (Antenna node (GND)) is connected to a lower antenna pad.
도 10b는 본 발명에 따른 RFID 태그 칩과 안테나가 연결된 실제 제품을 나타낸 사진도이다.FIG. 10B is a photograph showing an actual product to which an RFID tag chip and an antenna are connected according to the present invention.
상기한 바와 같이, 본 발명은 실리콘 쓰루 홀 패드 전극 기술을 이용하여 후면에 그라운드 안테나 전극 패드를 형성하고 전면에는 실리콘 위에 회로 공정을 완료한 후에 안테나 입력 패드를 형성하는 것을 특징으로 한다.As described above, the present invention is characterized in that the ground antenna electrode pads are formed on the rear surface using silicon through hole pad electrode technology and the antenna input pads are formed on the front surface after completing the circuit process on the silicon.
따라서, 종래의 패드 구성에서와 같은 웨이퍼 상에 전면에 복수 개의 패드 구성을 위한 별도의 레이아웃 공간 면적이 불필요하게 된다. 즉, 한 개의 안테나 패드는 후면의 실리콘에 형성되고 쓰루 트랜치 플러그 전극이 형성됨으로써 전면의 실리콘 회로에 안테나 신호를 공급한다.Thus, a separate layout space area for a plurality of pad configurations on the front surface of the wafer as in the conventional pad configuration is unnecessary. That is, one antenna pad is formed in the silicon on the rear side and a through trench plug electrode is formed to supply the antenna signal to the silicon circuit on the front side.
따라서, 웨이퍼 상의 RFID 회로 레이아웃 면적 감소와 기생 캐패시턴스 또는 저항을 줄여 회로 속도를 향상시키고 저전력을 구현할 수 있다.As a result, the RFID circuit layout area on the wafer and the parasitic capacitance or resistance can be reduced to improve circuit speed and realize low power.
이상에서 설명한 바와 같이, 본 발명에 따른 RFID 장치는 다음과 같은 효과가 있다. As described above, the RFID device according to the present invention has the following effects.
첫째, 웨이퍼 전면에서 패드를 구현하지 않아 레이아웃 면적을 넓힐 수 있는 효과가 있다.First, there is an effect that the layout area can be increased by not implementing the pad on the front of the wafer.
둘째, 기생 캐패시턴스 및 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있는 효과가 있다.Second, the parasitic capacitance and resistance can be reduced to increase the operation speed and achieve low power.
Claims (4)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060036277 | 2006-04-21 | ||
| KR1020060036277 | 2006-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070104295A KR20070104295A (en) | 2007-10-25 |
| KR100827516B1 true KR100827516B1 (en) | 2008-05-06 |
Family
ID=38818381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070039303A KR100827516B1 (en) | 2006-04-21 | 2007-04-23 | RFID device having back-side antenna pad electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100827516B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102682B1 (en) | 2009-12-23 | 2012-01-05 | 주식회사 하이닉스반도체 | Antenna of RFID device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040037268A (en) * | 2002-10-08 | 2004-05-06 | 가부시키가이샤 히타치세이사쿠쇼 | An ic card and method of manufacturing the same |
-
2007
- 2007-04-23 KR KR1020070039303A patent/KR100827516B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040037268A (en) * | 2002-10-08 | 2004-05-06 | 가부시키가이샤 히타치세이사쿠쇼 | An ic card and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070104295A (en) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8286886B2 (en) | LED package and RFID system including the same | |
| US7389937B2 (en) | Card-shaped memory device incorporating IC card function | |
| EP1513043B1 (en) | Memory card | |
| KR101102682B1 (en) | Antenna of RFID device | |
| CN101512559A (en) | IC card and IC card socket | |
| CN101149818A (en) | Semiconductor device | |
| CN108256618B (en) | Semiconductor integrated circuit card and communication system including the same | |
| JP2011060303A (en) | Device with integrated circuit made secure by attenuation of electronic signatures | |
| US20120140929A1 (en) | Integrated circuits secure from invasion and methods of manufacturing the same | |
| US20200042853A1 (en) | Semiconductor integrated circuit cards and communication systems including the same | |
| KR100827516B1 (en) | RFID device having back-side antenna pad electrode | |
| US20110025472A1 (en) | Connection port system | |
| TW200811930A (en) | Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having the semiconductor device | |
| JP2003529986A (en) | Output stage for communication contacts for data carriers | |
| KR20020011361A (en) | Integrated Circuit Card and Circuit Board Suitable For Use in the IC Card | |
| KR100696776B1 (en) | Voltage multiplier in RFID with non-volatile ferroelectric memory | |
| KR101076792B1 (en) | Semiconductor device and method for manufacturing thereof | |
| KR20070104186A (en) | Integrated circuit | |
| KR100966996B1 (en) | RFID device | |
| CN102043979B (en) | Interface IC and memory card including the same | |
| JP2011175549A (en) | Ic module, and ic card with the same | |
| KR101102722B1 (en) | LED package and RFID system including the same | |
| TWI313510B (en) | Power supply circuit in ic chip for non-contact ic card | |
| KR101043380B1 (en) | ESD charging circuit, RFID device including the same, and mobile system including the same | |
| KR101102653B1 (en) | LED package and RFID system including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120323 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |