KR100823844B1 - Method for forming a pattern of semiconductor device - Google Patents

Method for forming a pattern of semiconductor device Download PDF

Info

Publication number
KR100823844B1
KR100823844B1 KR1020060131439A KR20060131439A KR100823844B1 KR 100823844 B1 KR100823844 B1 KR 100823844B1 KR 1020060131439 A KR1020060131439 A KR 1020060131439A KR 20060131439 A KR20060131439 A KR 20060131439A KR 100823844 B1 KR100823844 B1 KR 100823844B1
Authority
KR
South Korea
Prior art keywords
oxide film
etching
forming
material
line
Prior art date
Application number
KR1020060131439A
Other languages
Korean (ko)
Inventor
정은수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060131439A priority Critical patent/KR100823844B1/en
Application granted granted Critical
Publication of KR100823844B1 publication Critical patent/KR100823844B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Abstract

A method for forming a pattern of a semiconductor device is provided to form a pattern with a line width of a several nanometer unit by forming a pattern having 1/2 of a minimum line width. An etch material(201) is selectively removed to form a first etch material line(203) having a uniform interval having a predetermined depth from the surface. An oxide layer is formed on the resultant structure. A planarization process is performed on the front surface of the oxide layer by using the upper surface of the etch material as a target. The first etch material line is removed by using a mask as the oxide layer remaining between the first etch material lines. The thinner portion of the oxide layer is eliminated. By using a mask as the oxide layer from which the thin portion is removed, the etch material is selectively removed to form a second etch material line having a uniform interval with a predetermined depth from the surface. The oxide layer can be formed by performing a wet oxidation process on the etch material in furnace equipment.

Description

반도체 소자의 패턴 형성방법{METHOD FOR FORMING A PATTERN OF SEMICONDUCTOR DEVICE} Pattern forming method of the semiconductor device {METHOD FOR FORMING A PATTERN OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도 Figure 1a to 1c are sectional views illustrating the pattern forming method of the semiconductor device according to the prior art

도 2a 내지 도 2h는 본 발명의 제 1 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도 Figure 2a to Figure 2h is a sectional view showing the pattern forming method of the semiconductor device according to a first embodiment of the present invention

도 3a 내지 도 3h는 본 발명의 제 2 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도 Figure 3a to Figure 3h is a sectional view showing the pattern forming method of the semiconductor device according to a second embodiment of the present invention

도 4a 내지 도 4h는 본 발명의 제 3 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도 Figure 4a to Figure 4h is a sectional view showing the pattern forming method of the semiconductor device according to a third embodiment of the present invention

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 미세패턴을 형성하도록 한 반도체 소자의 패턴 형성방법에 관한 것이다. The present invention relates to that, in particular, a pattern forming method for a semiconductor device to form a fine pattern with a method of manufacturing a semiconductor device.

일반적으로 반도체 소자의 고집적화와 고속도화에 따른 패턴 롤의 미세화가 요망되고 있는 가운데, 현재 범용 기술로서 사용되고 있는 광 노광에서는 노광의 파장에 유래하는 본질적인 해상도의 한계에 근접하고 있다. Among which generally it has been desired to achieve a finer pattern roll according to the higher integration and operating speeds in semiconductor devices, and approaches the limit of the intrinsic resolution of the optical exposure used today as a generic technology originated in the exposure wavelength. g선(436㎚) 또는 i선(365㎚)을 광원으로 하는 광 노광에서는 일반적으로 0.5㎛의 패턴 롤이 한계로 되어 있고, 이것을 사용하여 제작한 반도체 소자의 집적도는 16M 비트 DRAM에 상당한다. The g-ray exposure to the light (436㎚) or i-line (365㎚) as a light source and a generally 0.5㎛ of the pattern roll is at the limit, the degree of integration of a semiconductor device produced by using this is equivalent to the 16M bit DRAM.

그러나 LSI의 양산은 이미 이 단계까지 와 있어 더 나은 미세화 기술의 개발이 급선무가 되고 있다. However, mass production of LSI and has already got to this stage, the development of better refining technologies become imperative.

이와 같은 배경에 이해 차세대의 미세 가공 기술로서 원자외선 리소그래피가 유망시되고 있다. Understanding this background the deep-ultraviolet lithography is thought to hold particular promise as the next generation in microfabrication technology. 원자외선 리소그래피는 0.2 내지 0.4㎛의 가공도 가능하며, 광흡수가 낮은 레지스터 재료를 사용했을 경우, 기판에 대하여 수직에 가까운 측벽을 갖는 패턴 형성이 가능해진다. Deep-ultraviolet lithography is also possible processing of 0.2 to 0.4㎛, when the light absorption is to use a low resistor material, it is possible to form a pattern having a side wall close to the perpendicular to the substrate.

최근 원자외선을 광원으로 하여 고휘도의 KrF 엑시머 레이저를 이용하는 기술이 주목받고 있다. Recent ultraviolet rays as a light source by getting the attention of the high-intensity KrF techniques using the excimer laser.

한편, 반도체 소자가 점차로 고집적화 됨에 따라 그에 따른 여러 가지 방법 중 소자 격리영역과 소자형성영역 즉, 활성영역의 크기를 축소하는 방법들이 제안되고 있다. On the other hand, it is as highly integrated semiconductor devices gradually isolated elements of several methods accordingly region and the element formation region that is, how to reduce the size of the active area have been proposed.

일반적으로 집적회로, 트랜지스터, 액정 또는 다이오드 등의 제조 프로세스에서, 미세한 패턴을 형성하기 위한 포토리소그래피 공정 및/또는 이에 접속하는 전극패턴을 형성하기 위한 에칭공정에서 사용되고 있다. In general, an integrated circuit, in the manufacturing process of the transistor, such as a liquid crystal or LED, is used in the etching process for forming a photolithography process and / or an electrode pattern for connecting thereto to form a fine pattern.

예를 들면, 반도체 기판위에 원하는 패턴의 반도체층을 형성하는 경우, 우선 반도체 기판 위에 절연막, 배선층 등을 형성하고, 세정한 후, 그 패턴에 적합한 포 토레지스트를 도포한다. For example, in the case of forming a semiconductor layer of a desired pattern on a semiconductor substrate, first to form an insulating film, wiring layers, etc. on a semiconductor substrate washed, then, applies a capsule suitable for the photoresist pattern.

여기서 포토레지스트의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 가장 일반적이다. Here, the application of the photoresist, a spin coating, spray coating, but a method such as dip coating, spin coating is most common in that the stability and uniformity of the wafer chuck by a vacuum, while high-speed rotation.

다음에, 원하는 패턴에 대응한 포토 마스크를 포토레지스트상에 배치해서 자외선을 조사해서 노광(露光)한다. Next, the irradiated ultraviolet light exposure (露 光) by placing a photo mask corresponding to the desired pattern on the photoresist. 계속해 현상공정을 통해 소망하는 포토레지스트 패턴을 형성한다. Sequentially forming a photoresist pattern over a desired developing process.

여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. Wherein the developing method, there is by spray as by immersion. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. The electron temperature, concentration, and with time (經 時) are difficult to manage such changes, however, in the latter case administration is relatively easy. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된다. Currently, the apparatus in-line to the spray screen is widely used.

그리고 상기 포토레지스트 패턴을 마스크로 이용하여 상기 층을 선택적으로 제거함으로써 원하는 패턴을 형성할 수 있다. And it is possible to form a desired pattern by selectively removing the layer using the photoresist pattern as a mask.

이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 패턴 형성방법을 설명하면 다음과 같다. Reference to the accompanying drawings, will be described the pattern forming method of the semiconductor device according to the prior art as follows.

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 패턴 형성방법을 나타낸 단면도이다. Figure 1a to 1c is a cross-sectional view showing the pattern forming method of the semiconductor device according to the prior art.

도 1a에 도시한 바와 같이, 반도체 기판(20)상에 절연막 또는 금속막 등의 식각 물질(30)을 형성하고, 상기 식각 물질(30)상에 포토레지스트(40)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(40)를 선택적으로 패터닝하여 패턴 형성 영역을 정의한다. As shown in Figure 1a, after the formation of the etching material 30, such as on a semiconductor substrate 20, an insulating film or a metal film, applying a photoresist (40) on said etch material 30, it is exposed and selectively patterned in the photoresist 40 in a development step to define a pattern-forming region.

도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(40)를 마스크로 이용하여 노출된 상기 식각 물질(30)을 선택적으로 제거하여 물질 패턴(30a)을 형성한다. As it is shown in Figure 1b, by selectively removing the patterned photoresist 40 as a mask by using the exposure the etch material 30 forms the pattern material (30a).

도 1c에 도시한 바와 같이, 상기 물질 패턴(30a)을 형성하기 위해 사용된 포토레지스트(40)를 제거하고, 상기 반도체 기판(20)에 세정 공정을 실시하여 식각 공정시 발생된 이물질 등을 제거한다. As shown in Figure 1c, the substance pattern (30a) by removing the photoresist 40 used to form, and subjected to the cleaning step in the semiconductor substrate 20, removing the foreign matter generated during the etching process, do.

종래의 ArF, KrF, F 2 등의 광원과 포토레지스트의 패터닝을 통해 이루어지는 포토리소그래피(photolithography) 공정은 게이트(gate)와 같은 미세패턴을 구현하는 데는 여러 가지 한계가 있었다. Photolithography (photolithography) formed through a patterning process of a conventional ArF, KrF, F 2 and so on of the light source and the photoresist had a number of limitations There implementing a fine pattern such as the gate (gate). 광학계의 한계와 포토레지스트 폴리머 자체의 해상력의 한계 등으로 인해 수 ㎚의 단위의 선폭을 구현하기는 매우 힘든 상황이다. To implement the width of the unit can ㎚ because of the limits of the limit of the optical system and the photoresist polymer itself, such as the resolving power is a very difficult situation.

본 발명은 수 ㎚ 단위의 선폭을 형성하도록 한 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다. The present invention provides a pattern forming method of a semiconductor device to form a line width of the unit can ㎚ it is an object.

본 발명의 반도체 소자의 패턴 형성 방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; Pattern forming method of the semiconductor device of the present invention comprises the steps of: forming a first etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; Forming an oxide film on the entire surface of the etching materials, including the first etching material line; 상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the oxide film; 상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; Removing the first etching material line by using the oxide film remaining between the first etch material line as a mask; 상기 산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the oxide film to remove the thin portion; 상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다. And characterized in that it is formed by forming a second etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material using the oxide film is the thickness of the thin part is removed as a mask.

본 발명의 반도체 소자의 패턴 형성방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; Pattern forming method of the semiconductor device of the present invention comprises the steps of: forming a first etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 제1산화막을 형성하는 단계; Forming a first oxide film on the entire surface of the etching materials, including the first etching material line; 상기 식각 물질의 상부 표면을 타겟을 상기 제1산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the first oxide film; 상기 제 1 식각 물질 라인 사이에 잔류하는 제1산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; Removing the first etching material line using the first oxide layer remaining between said first etching material line as a mask; 상기 제1산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the first oxide film to remove the thin portion; 상기 두께가 얇은 부분이 제거된 제1산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계; Forming a second etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etching material using a first oxide film is thin, the thickness is partially removed as a mask; 상기 제 2 식각 물질 라인을 포함한 식각 물질의 전면에 제2산화막을 형성하는 단계; Forming a second oxide film on the entire surface of the etching materials, including the second etching material line; 상기 식각 물질의 상부 표면을 타겟을 상기 제2산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the second oxide film; 상기 제 2 식각 물질 라인 사이에 잔류하는 제2산화막을 마스크로 이용하여 상기 제 2 식각 물질 라인을 제거하는 단계; And removing the second etching material line by using the second oxide layer remaining between said second material etched line as a mask; 상기 제2산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the second oxide film to remove the thin portion; 상기 두께가 얇은 부분이 제거된 제2산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 3 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다. Characterized in that the forming including forming a third etch materials lines having a predetermined distance to a predetermined depth from the surface by selectively removing the etching material using a second oxide film has the thickness of the thin part is removed as a mask, do.

본 발명의 반도체 소자의 패턴 형성방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; Pattern forming method of the semiconductor device of the present invention comprises the steps of: forming a first etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; Forming an oxide film on the entire surface of the etching materials, including the first etching material line; 상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the oxide film; 상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 상기 산화막이 형성된 위치보다 더 깊게 식각하는 단계; Wherein the second etching deeper than the first etch material using the oxide film remaining between the mask lines to the first oxide film formed above the etching material line position; 상기 산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the oxide film to remove the thin portion; 상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다. And characterized in that it is formed by forming a second etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material using the oxide film is the thickness of the thin part is removed as a mask.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 패턴 형성방법을 보다 상세히 설명하면 다음과 같다. Referring now be described in more detail by the pattern forming method of the semiconductor device according to the present invention, to the accompanying drawings as follows.

도 2a 내지 도 2h는 본 발명의 제 1 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다. Figure 2a to 2h are sectional views illustrating the pattern forming method of the semiconductor device according to a first embodiment of the present invention.

도 2a에 도시한 바와 같이, 절연막 또는 도전막 등의 식각 물질(101)상에 반사 방지막(도시되지 않음)을 형성하고, 상기 반사 방지막상에 포토레지스트(102)를 2500~3000Å 두께로 도포한다. As shown in Figure 2a, (not shown), the anti-reflection film on an etching material 101, such as an insulating film or conductive film in the formation, and applying a photoresist 102 on the anti-reflection film as 2500 ~ 3000Å ​​thick .

도 2b에 도시한 바와 같이, 상기 포토레지스트(102)에 ArF 장비를 활용하여 120㎚ 정도의 덴스 라인(dense line)을 구현하도록 노광하고, 상기 노광된 포토레 지스트(102)를 현상하여 패터닝한다. As shown in Figure 2b, by use of ArF equipment on the photoresist 102 exposed to implement the dense lines (dense line) of 120㎚ degree, is patterned by the exposure develops the photoresist 102 .

도 2c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(102)를 마스크로 이용하여 상기 노출된 식각 물질(101)을 RIE(Recess Ion Etching) 혹은 DRIE(Deep silicon etcher using a RIE) 방식을 이용하여 선택적으로 식각하여 제 1 식각 물질 라인(103)을 형성한다. As shown in Figure 2c, by using the (Recess Ion Etching), the using the patterned photoresist 102 as a mask, the exposed etching material (101) RIE or DRIE (Deep silicon etcher using a RIE) method selectively etched to form a first etching material line 103.

여기서, 상기 식각 물질(101)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 101 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 2d에 도시한 바와 같이, 상기 포토레지스트(102)를 제거하고, 상기 제 1 식각 물질 라인(103)을 포함한 식각 물질(101)의 전면에 산화막(104)을 형성한다. As it is shown in Figure 2d, removing the photoresist 102, and form an oxide film 104 on the entire surface of the etch material 101, including the first etching material line 103.

여기서, 상기 산화막(104)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(101)상에 형성한다. Here, the oxide film 104 is formed on the etch material 101 is subjected to wet oxidation process using a furnace (furnace) equipment.

한편, 상기 퍼니스 장비에서 산화막(104)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다. On the other hand, the formation of the oxide film 104 in the furnace equipment is 60 minutes at a temperature of 800 ℃, pressure is maintained to a normal pressure, with H 9slm, O 7.5slm, HCL 0.6 slm, the thickness of the gas is to be 3000 ± 300Å.

도 2e에 도시한 바와 같이, 상기 제 1 식각 물질 라인(103)의 상부 표면을 타겟으로 상기 산화막(104)의 전면에 CMP 공정을 실시하여 상기 산화막(104)이 제 1 식각 물질 라인(103)사이에만 남도록 한다. As shown in Figure 2e, the first by performing a CMP process on the entire surface of the oxide film 104 is first etched material line 103 of the etching material line 103, the oxide film 104, an upper surface of a target of to remain only between the.

도 2f에 도시한 바와 같이, 상기 제 1 식각 물질 라인(103) 사이에 잔류하는 산화막(104)을 마스크로 이용하여 상기 제 1 식각 물질 라인(103)을 제거한다. As it is shown in Figure 2f, with the oxide film 104 remaining between the first etch material line 103 as a mask, removing the first etching material line 103.

여기서, 상기 산화막(104)을 마스크로 이용한 상기 제 1 식각 물질 라 인(103)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다. Here, the etching of the first etching material is La (103) using the oxide film 104 as a mask is carried out through the deep (deep) (Front End Processor) FEP to less than 10 seconds.

도 2g에 도시한 바와 같이, 상기 산화막(104)을 RIE 통해 두께가 얇은 덴스 라인의 상부를 식각하여 제거한다. As shown in Figure 2g, it is removed by the RIE through the thickness of the oxide film 104, etching the upper portion of the thin dense lines.

이때 상기 산화막(104)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF 3 50sccm, O 2 20sccm, 시간 18 ~ 28sec로 진행한다. The choice of the etching conditions, the oxide film 104 advances to the gap (gap) in 27㎜, pressure 55mTorr, RF power 600W, CHF 3 50sccm, O 2 20sccm, time 18 ~ 28sec.

도 2h에 도시한 바와 같이, 상기 잔류한 산화막(104)을 마스크로 이용하여 상기 식각 물질(101)을 선택적으로 제거하여 제 2 식각 물질 라인(105)을 형성한다. Also form a, the residual oxide film 104, the second etching material line 105 used as a mask, by selectively removing the etch material 101, as shown in the 2h.

여기서, 상기 식각 물질(101)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 101 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 3a 내지 도 3n는 본 발명의 제 2 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다. Figures 3a-3n are cross-sectional views illustrating the pattern forming method of the semiconductor device according to a second embodiment of the present invention.

도 3a에 도시한 바와 같이, 절연막 또는 도전막 등의 식각 물질(201)상에 반사 방지막(도시되지 않음)을 형성하고, 상기 반사 방지막상에 포토레지스트(202)를 2500~3000Å 두께로 도포한다. As shown in Figure 3a, (not shown), the anti-reflection film on an etching material 201, such as an insulating film or conductive film in the formation, and applying a photoresist 202 on the anti-reflection film as 2500 ~ 3000Å ​​thick .

도 3b에 도시한 바와 같이, 상기 포토레지스트(202)에 ArF 장비를 활용하여 120㎚ 정도의 덴스 라인(dense line)을 구현하도록 노광하고, 상기 노광된 포토레지스트(202)를 현상하여 패터닝한다. As shown in Figure 3b, by using the ArF equipment on the photoresist 202 exposed to implement the dense lines (dense line) of 120㎚ degree it is patterned by developing the exposed photoresist 202.

도 3c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(202)를 마스크로 이용하여 상기 노출된 식각 물질(201)을 RIE(Recess Ion Etching) 혹은 DRIE(Deep silicon etcher using a RIE) 방식을 이용하여 선택적으로 식각하여 제 1 식각 물질 라인(203)을 형성한다. As it is shown in Figure 3c, using the (Recess Ion Etching), the using the patterned photoresist 202 as a mask, the exposed etching material (201) RIE or DRIE (Deep silicon etcher using a RIE) method selectively etched to form a first etching material line 203.

여기서, 상기 식각 물질(201)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 201 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 3d에 도시한 바와 같이, 상기 포토레지스트(202)를 제거하고, 상기 제 1 식각 물질 라인(203)을 포함한 식각 물질(201)의 전면에 제1산화막(204)을 형성한다. Also as it is shown in 3d, removing the photoresist 202, forming a first oxide film 204 on the entire surface of the etch material 201, including the first etching material line 203.

여기서, 상기 제1산화막(204)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(201)상에 형성한다. Here, the first oxide film 204 is formed on the etch material 201 is subjected to wet oxidation process using a furnace (furnace) equipment.

한편, 상기 퍼니스 장비에서 제1산화막(204)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다. On the other hand, the formation of the first oxide film 204 in the furnace equipment is 60 minutes at a temperature of 800 ℃, the atmospheric pressure is maintained, 9slm H, O 7.5slm, HCL 0.6 slm, a thickness of 3000 ± 300Å in gas .

도 3e에 도시한 바와 같이, 상기 제 1 식각 물질 라인(203)의 상부 표면을 타겟으로 상기 제1산화막(204)의 전면에 CMP 공정을 실시하여 상기 제1산화막(204)이 제 1 식각 물질 라인(203)사이에만 남도록 한다. One, is subjected to a CMP process on the entire surface of the first oxide film 204 is first etched material of the first oxide film 204, an upper surface of the first etch material line 203 to the target as shown in Figure 3e to remain only between the line 203.

도 3f에 도시한 바와 같이, 상기 제 1 식각 물질 라인(203) 사이에 잔류하는 제1산화막(204)을 마스크로 이용하여 상기 제 1 식각 물질 라인(203)을 제거한다. As it is shown in Fig. 3f, using the first oxide layer 204 that remains between said first material etched line 203 as a mask, removing the first etching material line 203.

여기서, 상기 제1산화막(204)을 마스크로 이용한 상기 제 1 식각 물질 라 인(203)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다. Here, the etching of the first etching material is La (203) using the first oxide film 204 as a mask is carried out through the FEP (Front End Processor) deep (deep) to less than 10 seconds.

도 3g에 도시한 바와 같이, 상기 제1산화막(204)을 RIE 통해 덴스 라인의 상부를 식각하여 제거한다. As shown in Fig. 3g, it is removed by etching the upper portion of the dense line RIE through the first oxide film 204.

이때 상기 제1산화막(204)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF 3 50sccm, O 2 20sccm, 시간 18 ~ 28sec로 진행한다. The choice of the etching conditions of the first oxide film 204 advances the gap (gap) in 27㎜, pressure 55mTorr, RF power 600W, CHF 3 50sccm, O 2 20sccm, time 18 ~ 28sec.

도 3h에 도시한 바와 같이, 상기 잔류한 제1산화막(204)을 마스크로 이용하여 상기 식각 물질(201)을 선택적으로 제거하여 제 2 식각 물질 라인(205)을 형성한다. Also forms a, the remaining one first oxide film etching the second material line 205 (204) using a mask by selectively removing the etch material 201, as shown in 3h.

여기서, 상기 식각 물질(201)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 201 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 3i에 도시한 바와 같이, 상기 제1산화막(204)을 제거한다. As it is shown in Fig. 3i, and removing the first oxide film 204.

그리고, 도 3j에 도시된 바와 같이, 상기 제 2 식각 물질 라인(205)을 포함한 식각 물질(201)의 전면에 제2산화막(206)을 형성한다. And, as shown in Figure 3j, to form a second oxide film 206 on the entire surface of the etch material 201, including the second etching material line 205.

여기서, 상기 제2산화막(206)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(201)상에 형성한다. The second oxide film 206 is formed on the etch material 201 is subjected to wet oxidation process using a furnace (furnace) equipment.

한편, 상기 퍼니스 장비에서 제2산화막(206)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다. On the other hand, the formation of the second oxide film 206 in the furnace equipment is 60 minutes at a temperature of 800 ℃, the atmospheric pressure is maintained, 9slm H, O 7.5slm, HCL 0.6 slm, a thickness of 3000 ± 300Å in gas .

도 3k에 도시한 바와 같이, 상기 제 2 식각 물질 라인(205)의 상부 표면을 타겟으로 상기 제2산화막(206)의 전면에 CMP 공정을 실시하여 상기 제2산화막(206)이 제 2 식각 물질 라인(205)사이에만 남도록 한다. Also, the second is subjected to a CMP process on the entire surface of the second oxide film 206, the second etching material of the second oxide film 206, an upper surface of the etching material line 205 to the target as shown in 3k to remain only between the line 205.

도 3l에 도시한 바와 같이, 상기 제2산화막(206)을 RIE 통해 덴스 라인의 상부를 식각하여 제거한다. As shown in Fig. 3l, it is removed by etching the upper portion of the dense line RIE through the second oxide film 206.

이때 상기 제2산화막(206)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF 3 50sccm, O 2 20sccm, 시간 18 ~ 28sec로 진행한다. The choice of the etching conditions, the second oxide film 206 advances to the gap (gap) in 27㎜, pressure 55mTorr, RF power 600W, CHF 3 50sccm, O 2 20sccm, time 18 ~ 28sec.

도 3m에 도시한 바와 같이, 상기 제 2 식각 물질 라인(205) 사이에 잔류하는 제2산화막(206)을 마스크로 이용하여 상기 제 2 식각 물질 라인(205)을 제거한다. As it is shown in Fig. 3m, using the second oxide film 206 remaining between the second etching material line 205 as a mask, removing the second etching material line 205.

여기서, 상기 제2산화막(206)을 마스크로 이용한 상기 제 2 식각 물질 라인(205)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다. Here, the etching of the second etching material line 205 using the second oxide film 206 as a mask is carried out through the deep (deep) (Front End Processor) FEP to less than 10 seconds.

도 3n에 도시한 바와 같이, 상기 잔류한 제2산화막(206)을 마스크로 이용하여 상기 식각 물질(201)을 선택적으로 제거하여 제 3 식각 물질 라인(207)을 형성한다. Also forms a, the remaining one second oxide film etching the third material line 207, 206 using a mask by selectively removing the etch material 201, as shown in 3n.

여기서, 상기 식각 물질(201)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 201 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 4a 내지 도 4h는 본 발명의 제 3 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다. Figure 4a-4h are cross-sectional views illustrating the pattern forming method of the semiconductor device according to a third embodiment of the present invention.

도 4a에 도시한 바와 같이, 절연막 또는 도전막과 같은 식각 물질(301)상에 반사 방지막(도시되지 않음)을 형성하고, 상기 반사 방지막상에 포지티브 포토레지스트(302)를 2000 ~ 3000Å의 두께로 도포한 후, ArF 장비를 활용하여 노광 및 현상 공정을 통해 상기 포지티브 포토레지스트(302)를 100㎚이하의 덴스 라인(dense line)을 갖도록 패터닝한다. As shown in Figure 4a, the etching material a positive photoresist 302 (not shown), the anti-reflection film on the (301) is formed, and to prevent the reflective film such as an insulating film or conductive film with a thickness of 2000 ~ 3000Å utilizing after coating, ArF equipment by patterned exposure and developing the positive photoresist (302) over the process so as to have a dense lines (dense line), the following 100㎚.

도 4b에 도시한 바와 같이, 상기 패터닝된 포지티브 포토레지스트(302)를 포함한 식각 물질(301)의 전면에 네거티브 포토레지스트(303)를 도포한 후, 상기 포지티브 포토레지스트(302)를 노광할 때 사용된 마스크와 동일한 마스크를 사용하여 노광하고 현상하여 상기 네거티브 포토레지스트(303)가 상기 포지티브 포토레지스트(302) 사이에 잔류하도록 패터닝한다. And then as shown in Fig. 4b, applying a negative photoresist (303) on the entire surface of the etch material 301, including the patterned positive photoresist (302), is used to expose the positive photoresist 302 It exposed using the same mask as a mask, and developing to pattern the negative photoresist 303 so as to remain between the positive photoresist (302).

도 4c에 도시한 바와 같이, 상기 패터닝된 포지티브 포토레지스트(302)와 네거티브 포토레지스트(303)를 마스크로 이용하여 RIE 혹은 DRIE 공정을 통해 상기 식각 물질(301)을 선택적으로 식각하여 제 1 식각 물질 라인(304)을 형성한다. One, the patterned using positive photo selectively etching the resist 302 and the etch material for negative photoresist 303 through RIE or DRIE process using a mask 301, a first etching material as shown in Figure 4c to form a line 304.

여기서, 상기 식각 물질(301)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 301 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 4d에 도시한 바와 같이, 상기 포지티브 포토레지스트(302)와 네거티브 포토레지스트(303)를 제거하고, 상기 제 1 식각 물질 라인(304)을 포함한 식각 물질(301)의 전면에 산화막(305)을 형성한다. As shown in Figure 4d, an oxide film 305 on the entire surface of the positive photoresist 302 and the negative photoresist 303 is removed, and the first etch material 301, including the etched material line 304 forms.

여기서, 상기 산화막(305)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(301)상에 형성한다. Here, the oxide film 305 formed on the etch material 301 is subjected to wet oxidation process using a furnace (furnace) equipment.

한편, 상기 퍼니스 장비에서 산화막(305)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다. On the other hand, the formation of the oxide film 305 in the furnace equipment is 60 minutes at a temperature of 800 ℃, pressure is maintained to a normal pressure, with H 9slm, O 7.5slm, HCL 0.6 slm, the thickness of the gas is to be 3000 ± 300Å.

도 4e에 도시한 바와 같이, 상기 식각 물질(301)의 상부 표면을 타겟으로 상기 산화막(305)의 전면에 CMP 공정을 실시하여 상기 산화막(305)이 상기 제 1 식각 물질 라인(304) 사이에만 남도록 한다. As shown in Figure 4e, to target the upper surface of the etch material 301 is subjected to a CMP process on the entire surface of the oxide film 305. The oxide film 305 is only between the first etch material line 304 It should remain.

도 4f에 도시한 바와 같이, 상기 제 1 식각 물질 라인(304) 사이에 잔류하는 산화막(305)을 마스크로 이용하여 상기 제 1 식각 물질 라인(304)을 식각하여 제거한다. As shown in Figure 4f, it is removed by using the oxide layer 305 that remains between said first material etched line 304 as a mask, etching the first etching material line 304.

이때 상기 제 1 식각 물질 라인(304)을 제거할 때 오버 식각을 통해 상기 식각 물질(301)도 소정깊이까지 식각이 진행된다. At this time, the etching of the first material 301 from the over-etching to remove the etching material line 304 is also the etching proceeds to a predetermined depth.

여기서, 상기 산화막(305)을 마스크로 이용한 상기 제 1 식각 물질 라인(301)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다. Here, the etching of the first etching material line 301 with the oxide film 305 as a mask is carried out through the deep (deep) (Front End Processor) FEP to less than 10 seconds.

도 4g에 도시한 바와 같이, 상기 산화막(305)을 RIE 통해 덴스 라인의 상부를 식각하여 제거한다. As shown in Fig. 4g, it is removed by etching the upper portion of the dense line through RIE the oxide film 305.

이때 상기 산화막(305)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF 3 50sccm, O 2 20sccm, 시간 18 ~ 28sec로 진행한다. The choice of the etching conditions, the oxide film 305 advances to the gap (gap) in 27㎜, pressure 55mTorr, RF power 600W, CHF 3 50sccm, O 2 20sccm, time 18 ~ 28sec.

이어서, 상기 잔류한 산화막(305)을 마스크로 이용하여 상기 식각 물질(301)을 선택적으로 제거하여 제 2 식각 물질 라인(306)을 형성한다. Subsequently, by selectively removing the oxide film by using the remaining one (305) as a mask, the etch material 301 to form a second etching material line 306. The

여기서, 상기 식각 물질(301)의 식각 공정 조건은 CF 4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다. Here, the etching process condition of the etch material 301 proceeds to CF 4 50sccm, pressure 4mTorr, RF power sources 500W, and bias power 40W, time 10sec.

도 4h에 도시한 바와 같이, 상기 마스크로 사용된 산화막(305)을 제거한다. As shown in Fig. 4h, to remove the oxide film 305 used as the mask.

한편, 본 발명의 각 실시예서는 일반적인 포토 공정을 통해 형성하는 선폭의 1/2로 하는 선폭을 갖는 패턴을 형성하는 방법을 설명하고 있지만, 산화막의 형성, CMP 공정, 식각 공정 등을 복수회 반복하여 1/4, 1/8 선폭을 갖는 패턴을 형성할 수도 있다. On the other hand, although the respective embodiments clerical script of the invention describes a method of forming a pattern having a line width of a half of the line width to form over the common photo process, a plurality of times repeatedly, such as formation of an oxide film, CMP process, etching process, to 1/4, it is also possible to form a pattern having a line width of 1/8.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the embodiment example described above and the accompanying drawings, conventional in the art that that various changes and modifications may be made without departing from the scope of the present invention to which the invention pertains have the knowledge to those will be obvious.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 패턴 형성방법은 다음과 같은 효과가 있다. Pattern forming method of the semiconductor device according to the present invention as described above has the following advantages.

즉, 포토 및 식각 공정을 통해 패턴을 형성하는 것보다 최소 선폭의 1/2의 선폭을 갖는 패턴을 형성함으로써 수 ㎚단위의 선폭을 갖는 패턴을 형성할 수 있다. In other words it is possible to form a pattern having a line width of the unit can ㎚, by ​​forming a pattern having a line width of a half of the minimum line width than that of forming a pattern through photo and etching processes.

Claims (6)

  1. 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; Forming a first etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material;
    상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; Forming an oxide film on the entire surface of the etching materials, including the first etching material line;
    상기 식각 물질의 상부 표면을 타겟으로 하여 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; A step of etching the top surface of the material as a target subjected to the flattening process on the entire surface of the oxide film;
    상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; Removing the first etching material line by using the oxide film remaining between the first etch material line as a mask;
    상기 산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the oxide film to remove the thin portion;
    상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법. Semiconductor, characterized in that the forming by forming a second etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material using the oxide film is the thickness of the thin part is removed as a mask, method of forming patterns of the device.
  2. 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; Forming a first etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material;
    상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 제1산화막을 형성하는 단계; Forming a first oxide film on the entire surface of the etching materials, including the first etching material line;
    상기 식각 물질의 상부 표면을 타겟을 상기 제1산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the first oxide film;
    상기 제 1 식각 물질 라인 사이에 잔류하는 제1산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; Removing the first etching material line using the first oxide layer remaining between said first etching material line as a mask;
    상기 제1산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the first oxide film to remove the thin portion;
    상기 두께가 얇은 부분이 제거된 제1산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계; Forming a second etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etching material using a first oxide film is thin, the thickness is partially removed as a mask;
    상기 제 2 식각 물질 라인을 포함한 식각 물질의 전면에 제2산화막을 형성하는 단계; Forming a second oxide film on the entire surface of the etching materials, including the second etching material line;
    상기 식각 물질의 상부 표면을 타겟을 상기 제2산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the second oxide film;
    상기 제 2 식각 물질 라인 사이에 잔류하는 제2산화막을 마스크로 이용하여 상기 제 2 식각 물질 라인을 제거하는 단계; And removing the second etching material line by using the second oxide layer remaining between said second material etched line as a mask;
    상기 제2산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the second oxide film to remove the thin portion;
    상기 두께가 얇은 부분이 제거된 제2산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 3 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법. Characterized in that the forming including forming a third etch materials lines having a predetermined distance to a predetermined depth from the surface by selectively removing the etching material using a second oxide film has the thickness of the thin part is removed as a mask, method of forming patterns of semiconductor devices.
  3. 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; Forming a first etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material;
    상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; Forming an oxide film on the entire surface of the etching materials, including the first etching material line;
    상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; Step for applying a planarization process to target the upper surface of the etching material on the front surface of the oxide film;
    상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 상기 산화막이 형성된 위치보다 더 깊게 식각하는 단계; Wherein the second etching deeper than the first etch material using the oxide film remaining between the mask lines to the first oxide film formed above the etching material line position;
    상기 산화막 중 두께가 얇은 부분을 제거하는 단계; The method comprising the thickness of the oxide film to remove the thin portion;
    상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법. Semiconductor, characterized in that the forming by forming a second etching material line having a predetermined distance to a predetermined depth from the surface by selectively removing the etch material using the oxide film is the thickness of the thin part is removed as a mask, method of forming patterns of the device.
  4. 제 1항 또는 제 2항에 있어서, According to claim 1 or 2,
    상기 제 1 식각 물질 라인은 상기 식각 물질상에 포토레지스트를 형성하고 상기 포토레지스트를 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법. The first etching material is a line pattern forming method of the semiconductor device characterized in that it is formed by forming a photoresist on the etching material, and removing the etching material using said photoresist as a mask, selectively.
  5. 제 3항에 있어서, 4. The method of claim 3,
    상기 상기 제 1 식각 물질 라인은 상기 식각 물질상에 일정한 간격을 갖도록 포지티브 포토레지스트와 네거티브 포토레지스트를 교번하여 형성하고 상기 포지티브 포토레지스트와 네거티브 포토레지스트를 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법. The first etching material line is formed by alternating a positive photoresist and a negative photoresist to have a constant interval on the etching material, and selectively removing the etch material by using the positive photoresist and a negative photoresist as a mask. method of forming patterns of semiconductor devices, characterized in that to form.
  6. 제 1항 또는 제 3항에 있어서, According to claim 1,
    상기 산화막은 상기 식각 물질을 퍼니스 장비에서 습식 산화 처리하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법. The oxide film pattern forming method of the semiconductor device characterized in that it is formed by wet oxidation treatment to the etch material from the furnace equipment.
KR1020060131439A 2006-12-20 2006-12-20 Method for forming a pattern of semiconductor device KR100823844B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131439A KR100823844B1 (en) 2006-12-20 2006-12-20 Method for forming a pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131439A KR100823844B1 (en) 2006-12-20 2006-12-20 Method for forming a pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR100823844B1 true KR100823844B1 (en) 2008-04-21

Family

ID=39572076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131439A KR100823844B1 (en) 2006-12-20 2006-12-20 Method for forming a pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR100823844B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052353A (en) * 2002-12-16 2004-06-23 동부전자 주식회사 Fabricating method of semiconductor device
KR20050002055A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming stack type gate electrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052353A (en) * 2002-12-16 2004-06-23 동부전자 주식회사 Fabricating method of semiconductor device
KR20050002055A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming stack type gate electrode

Similar Documents

Publication Publication Date Title
US10096483B2 (en) Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
CN100505152C (en) Method for forming micro pattern in semiconductor device
KR100828781B1 (en) Method of plasma etching a chromium layer through a carbon hardmask suitable for photomask fabrication
TWI224829B (en) Method for reducing pitch in semiconductor fabrication
KR20110055912A (en) Method for forming fine pattern in semiconductor device
JP2009218556A (en) Method of lithography patterning
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
JP4420592B2 (en) Method for forming fine pattern of semiconductor element
DE60106229T2 (en) Ozone-reinforced silylation process for increasing the resistance of thin resistant layers
KR20020095050A (en) Method for forming a thin-film transistor
CN101889326A (en) Method for forming high density patterns
US7105442B2 (en) Ashable layers for reducing critical dimensions of integrated circuit features
CN1453638A (en) Method for producing sub-photoetching dimensional line and space pattern of pressing & printing nano-photoetching
KR20040045276A (en) Method for manufacturing semiconductor device
JP2004134574A (en) Manufacturing method of semiconductor device
DE102010000033A1 (en) Method for producing a semiconductor component
CN1933109A (en) Method of forming micro patterns in semiconductor devices
KR20070076793A (en) Method for forming micro pattern in semiconductor device
US6153361A (en) Method of removing photoresist at the edge of wafers
CN1199257C (en) Fine graphic forming method and method for making semiconductor device using the same
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
US6764946B1 (en) Method of controlling line edge roughness in resist films
KR100550640B1 (en) A forming method of pattern using ArF photolithography
CN1681084B (en) Method for creating a pattern in a material and semiconductor structure processed therewith
DE10225925B4 (en) Etching process using a photoresist etching barrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee