KR100793361B1 - 에러 증폭기 및 그 증폭 방법 - Google Patents

에러 증폭기 및 그 증폭 방법 Download PDF

Info

Publication number
KR100793361B1
KR100793361B1 KR1020070119617A KR20070119617A KR100793361B1 KR 100793361 B1 KR100793361 B1 KR 100793361B1 KR 1020070119617 A KR1020070119617 A KR 1020070119617A KR 20070119617 A KR20070119617 A KR 20070119617A KR 100793361 B1 KR100793361 B1 KR 100793361B1
Authority
KR
South Korea
Prior art keywords
control signal
voltage
switch
output
vmax
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070119617A
Other languages
English (en)
Inventor
소슬이
소명진
Original Assignee
주식회사 룩센테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 룩센테크놀러지 filed Critical 주식회사 룩센테크놀러지
Priority to KR1020070119617A priority Critical patent/KR100793361B1/ko
Application granted granted Critical
Publication of KR100793361B1 publication Critical patent/KR100793361B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 에러 증폭기의 기준 전압과 비교 전압의 차이를 증폭하고, 그 차이가 최대 전압을 초과하면 차이 값 대신에 증폭기의 기 설정된 최대값으로 출력하고, 그 차이가 최소값보다 작으면 증폭기의 출력값으로 설정된 최소값을 출력시키며, 그 차이가 최대값과 최소값 사이에 존재할 경우에 그 차이 값을 증폭하여 출력시키는, 에러 증폭기 및 그 증폭 방법에 관한 것이다.
본 발명에 따른 에러 증폭기는, 입력전압(Vin)을 기준전압(Vref)과 비교한 차전압(Ve)을 증폭하여 출력하는 차동 증폭부; 상기 차동 증폭부로부터 출력된 상기 차전압(Ve)을 최대값 전압(Vmax) 또는 최소값 전압(Vmin)과 비교하여 제어신호를 출력하는 제어신호 발생부; 및 상기 제어신호 발생부로부터 상기 제어신호를 근거로 스위칭 동작하여 에러전압(Ve)이나 최대값 전압(Vmax) 또는 최소값 전압(Vmin) 중 어느 하나의 전압을 출력하는 출력부를 포함한다.
에러증폭기, 차동증폭기, 비교기, 기준전압, 스위치, MOSFET, 트랜지스터

Description

에러 증폭기 및 그 증폭 방법{Error amplifier and amplifying method thereof}
본 발명은 최대 전압과 최저 전압을 갖는 에러 증폭기 및 그 증폭 방법에 관한 것으로서, 더욱 상세하게는 에러 증폭기의 기준 전압과 비교 전압의 차이를 증폭하고, 그 차이가 설정된 최대 전압을 초과하면 차이 값 대신에 증폭기의 기 설정된 최대값으로 출력하고, 그 차이가 최소값보다 작으면 증폭기의 출력값으로 설정된 최소값을 출력시키며, 그 차이가 최대값과 최소값 사이에 존재할 경우에 비교된 차이 값을 증폭하여 출력시키는, 에러 증폭기 및 그 증폭 방법에 관한 것이다.
일반적으로, 기준전압(Vref)과 입력전압(Vin)의 차를 증폭하여 출력하는 에러 증폭기(Error Amplifier)는 DC(Direct Current)/DC 변환기에 사용되고 있다.
도 1은 종래 DC/DC 변환기에 사용되고 있는 에러 증폭기의 구성을 나타낸 구성도이다.
도 1을 참조하면, 종래 에러 증폭기(100)는 연산 증폭기(Operational Amplifier: OP-Amp)(110)와, 제1 비교기(comparator 1 : Comp1)(120), 제2 비교기(Comp2)(122), 제1 트랜지스터(MOSFET1: M1)(130), 제2 트랜지스터(M2)를 포함한다.
여기서, 연산 증폭기(110)의 출력단(Ve)은 제1 비교기(120)의 정극성(+) 단자에 연결됨과 더불어 제2 비교기(122)의 부극성(+) 단자에 연결되며, 출력 단자(Vout)에 연결된다.
또한, 출력 단자(Vout)는 제1 트랜지스터(M1)의 소스(Source)에 연결됨과 더불어 제2 트랜지스터(M2)의 드레인(Drain)에 연결된다.
그리고, 제1 비교기(120)의 출력단은 제1 트랜지스터(130)의 게이트(Gate)에 연결되고, 제2 비교기(122)의 출력단은 제2 트랜지스터(132)의 게이트에 연결된다.
도 1에서, 에러 증폭기(100)는 연산 증폭기(110)의 부극성(-) 단자에 기준전압(Vref)이 입력되고, 정극성(+) 단자에 비교전압(Vin)이 입력되며, 연산 증폭기(110)의 출력전압(Ve)이 제1 비교기(120)의 정극성(+) 단자에 입력됨과 동시에 제2 비교기(122)의 부극성(-) 단자에 입력된다.
이때, 제1 비교기(120)의 부극성(-) 단자에는 최대값(Vmax) 단자가 연결되고, 제2 비교기(122)의 정극성(+) 단자에는 최소값(Vmin) 단자가 연결되며, 연산 증폭기(110)의 출력전압(Ve)이 출력단자(Vout)에 연결되어 있다.
따라서, 연산 증폭기(110)의 출력전압(Ve)은 제1 비교기(120)의 정극성(+) 단자와, 제2 비교기(122)의 부극성(-) 단자 및 출력단자(Vout)로 동시에 인가된다.
전술한 구성으로, 최대값 및 최소값을 갖는 에러 증폭기(100)에서는 비교전 압(Vin)과 기준전압(Vref)의 차이가 연산 증폭기(110)에서 증폭되어 에러 전압(Ve)으로 출력된다.
이때, 에러전압(Ve)이 최대값(Vmax)보다 크면, 제1 비교기(120)의 출력은 하이(High)레벨 신호를 출력하여, 이 하이레벨 신호가 제1 트랜지스터(130)의 게이트로 인가되어 제1 트랜지스터(130)를 온(On) 시키고, 제1 트랜지스터(130)가 온(On)이 되면 출력단자(Vout)는 제1 트랜지스터(130)를 통하여 최대값(Vmax)이 출력된다.
한편, 에러전압(Ve)이 최소값(Vmin)보다 작으면, 제2 비교기(122)의 출력은 하이(High)레벨 신호를 출력하여, 이 하이레벨 신호가 제2 트랜지스터(132)의 게이트로 인가되어 제2 트랜지스터(132)를 온(On) 시키게 되므로 출력단자(Vout)는 최소값(Vmin)이 출력된다.
또한, 에러전압(Ve)이 최대값(Vmax)보다 작고 최소값(Vmin) 보다 큰 값이면, 제1 비교기(120)와 제2 트랜지스터(132)는 오프(Off) 상태가 되므로 출력단자(Vout)는 에러전압(Ve)이 출력된다.
하지만, 이러한 종래의 에러 증폭기(100)는 최대값(Vmax)과, 최소값(Vmin), 그리고 스위칭 기능을 하는 제1 및 제2 트랜지스터(130, 132)가 이상적인 동작을 할 경우에만 전술한 바와 같이 설명한 동작을 하게 된다. 다시 말하면 최대값(Vmax)과 최소값(Vmin)은 이상적인 전압원(전원전압의 내재된 저항이 없는 경우)이고, 스위치 기능을 하는 제1 및 제2 트랜지스터(130, 132)의 온(On) 상태의 저항이 제로(zero)일 경우에 해당한다. 그렇지 않고 최대값(Vmax)이나 최소값(Vmin)이 전원전압 발생기(바이어스 회로)에 의해 발생된 전압 값이라면 전원전압에 내재된 소스(source) 저항값이 유한하게 존재하고, 또한 제1 및 제2 트랜지스터(130, 132)의 온(On) 상태 저항이 수십 옴(Ohm)에서 수 킬로 옴(Ohm)이 되어, 위에서 설명한 에러 증폭기(100)로써의 원활한 동작을 하지 않게 된다.
좀더 구체적으로 예를 들면, 에러전압(Ve)이 최대값(Vmax) 보다 크게 되어 제1 비교기(120)의 출력이 하이(High)레벨 상태가 되어 제1 트랜지스터(130)가 온(On) 되었을 때 회로의 구성은 연산 증폭기(110)의 출력단자, 제1 비교기(120), 제1 트랜지스터(130)로 구성되며, 에러전압(Ve)이 최대값(Vmax) 보다 클 경우이므로 제1 트랜지스터(130)에 의해 에러전압(Ve)과 최대전압(Vmax)이 직접 연결됨을 의미하게 되고, 이 때 출력단자(Vout)는 출력전압(Vout)이 최대값(Vmax)이 되기를 기대하고 있으나, 연산 증폭기(110)의 출력전압(Ve=Vout)의 강도(strength)와 최대값(Vmax)의 강도(strength)에 따라 출력전압(Vout)이 결정된다.
만일, 에러전압(Ve)의 강도가 최대값(Vmax) 전압의 강도 보다 크게 되면, 출력전압(Vout)은 최대값(Vmax)이 아니라 에러전압(Ve)이 되고, 반대로 최대값(Vmax)의 강도가 에러전압(Ve)보다 크고 제1 트랜지스터(130)의 온(On) 상태 저항이 매우 작으면 출력전압(Vout)은 최대값(Vmax)에 근접하게 된다.
이것은 출력전압(Vout)이 언제나 에러전압(Ve)과 최대값(Vmax) 전압 사이에서 제1 트랜지스터(130)의 온(On) 상태 저항을 사이에 두고 경합하는 형태로, 원래 증폭기의 목적전압인 "출력전압(Vout)=최대값(Vmax)"으로 실현되기가 어렵게 된다. 여기서 최대값(Vmax)이 이상적인 전원이고 제1 트랜지스터(130)의 온(On) 상태 저 항이 제로(zero)라면 출력전압(Vout)은 당연히 최대값(Vmax) 전압이 됨을 알 수 있다. 또한, 에러전압(Ve)이 설정된 최소값(Vmin) 보다 작은 경우는 최대값(Vmax) 보다 큰 경우의 반대되는 동작에 의해 "출력전압(Vout)=최소값(Vmin)"이 실현되기 어렵게 된다.
한편, 에러전압(Ve)이 최대값(Vmax) 보다 작고 최소값(Vmin) 보다 큰 경우, 출력전압(Vout)은 에러전압(Ve)이 출력되어야 하는데, 이때에는 제1 및 제2 트랜지스터(130, 132)가 완전히 오프(Off) 상태가 되어야 하며, 출력전압(Vout)이 에러전압(Ve)이 되는데 어떠한 영향도 주지 않아야 한다. 하지만 종래의 에러 증폭기(100)에서와 같이 출력전압(Vout)이 제1 비교기(120)와 제1 트랜지스터(130)의 게이트-소스(gate-source)간 캐패시터(capacitive) 결합이 되어 있으며, 또한 출력전압(Vout)은 제2 비교기(122)와 제2 트랜지스터(132)를 통하여서도 게이트-드레인(gate-drain)간 캐패시터(capacitive) 결합으로 인하여 에러전압(Ve)이 최대값(Vmax)과 최소값(Vmin) 사이에서 변화할 때 에러전압(Ve)이 정확히 나타나지 않게 된다. 제1 및 제2 트랜지스터(130, 132)가 이상적인 스위치이고, 따라서 에러전압(Ve)이 최대값(Vmax)과 최소값(Vmin) 사이일 때 제1 및 제2 트랜지스터(130, 132)가 완전히 오프(Off) 상태가 되면 출력전압(Vout)은 에러전압(Ve)과 직접 연결되어 있는 상태이므로 출력전압(Vout)은 에러전압(Ve)이 된다. 그러나 에러 증폭기(100)를 실제 반도체 회로로 구현 시 전술한 설명과 같은 문제로 인하여 적절히 동작하지 않게 되는 문제점이 있었다.
전술한 문제점을 해결하기 위해 본 발명은, 기준전압(Vref)과 입력전압(Vin)의 차이전압(Ve)이 설정된 최대값 전압(Vmax)보다 크면 최대값 전압으로 출력하고, 차이전압(Ve)이 설정된 최소값 전압(Vmin)보다 작으면 최소값 전압으로 출력하며, 차이전압(Ve)이 최대값과 최소값 사이의 전압이면 차이전압(Ve)으로 출력되도록 하는, 에러 증폭기 및 그 증폭 방법을 제공함에 목적이 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 에러 증폭기는, 입력전압(Vin)을 기준전압(Vref)과 비교한 차전압(Ve)을 증폭하여 출력하는 차동 증폭부; 상기 차동 증폭부로부터 출력된 상기 차전압(Ve)을 최대값 전압(Vmax) 또는 최소값 전압(Vmin)과 비교하여 제어신호를 출력하는 제어신호 발생부; 및 상기 제어신호 발생부로부터 상기 제어신호를 근거로 스위칭 동작하여 에러전압(Ve)이나 최대값 전압(Vmax) 또는 최소값 전압(Vmin) 중 어느 하나의 전압을 출력하는 출력부를 포함한다.
또한, 상기 제어신호 발생부는, 상기 제어신호를 상기 출력부로 인가하기 위해, 상기 차전압(Ve)과 상기 최대값 전압(Vmax)을 비교하여 제1 제어신호를 출력하는 제1 비교기; 상기 차전압과(Ve)과 상기 최소값 전압(Vmin)을 비교하여 제2 제어신호를 출력하는 제2 비교기; 상기 제1 제어신호를 전환하여 제3 제어신호를 출력 하는 제1 인버터; 및 상기 제2 제어신호를 전환하여 제4 제어신호를 출력하는 제2 인버터를 더 포함한다.
또한, 상기 출력부는, 상기 제1 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제1 스위치; 상기 제2 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제2 스위치; 상기 제3 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제3 스위치; 상기 제2 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제4 스위치; 상기 제3 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제5 스위치; 및 상기 제4 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제6 스위치를 더 포함한다.
또한, 상기 출력부는, 상기 제1 스위치와 상기 제2 스위치가 직렬로 연결되고, 상기 제3 스위치와 상기 제4 스위치가 직렬로 연결되며, 상기 제5 스위치와 상기 제6 스위치가 직렬로 연결되며, 상기 제1 스위치의 다른 단자에 상기 최대값 전압(Vmax)이 인가되며, 상기 제3 스위치의 다른 단자에 상기 에러전압(Ve)이 인가되며, 상기 제5 스위치의 다른 단자에 상기 최소값 전압(Vmin)이 인가되며, 상기 제2 스위치와 상기 제4 스위치 및 상기 제6 스위치의 다른 단자가 하나의 출력단자(Vout)로 연결된다.
또한, 상기 제1 스위치와 상기 제2 스위치 및 상기 제3 스위치는 제어신호가 “high” 에서 “on” 되는 N 형(n-type) 트랜지스터이고, 상기 제2 스위치와 상기 제4 스위치 및 상기 제6 스위치는 제어신호가 “low”일 때 “on”되는 P 형(p-type) 트랜지스터이다.
또한, 상기 차전압(Ve)이 상기 최대값 전압(Vmax)보다 큰 경우에, 상기 출력부는 상기 제1 제어신호를 "High"로 인가받고, 상기 제2 제어신호를 "Low"로 인가받으며, 상기 제3 제어신호를 "Low"로 인가받으며, 상기 제4 제어신호를 "High"로 인가받아서, 상기 제1 스위치 및 상기 제2 스위치가 온 동작함에 따라 상기 출력단자(Vout)로 상기 최대값 전압(Vmax)을 출력하게 된다.
또한, 상기 차전압(Ve)이 상기 최대값 전압(Vmax)과 상기 최소값 전압(Vmin) 사이의 값일 경우에, 상기 출력부는 상기 제1 제어신호를 "Low"로 인가받고, 상기 제3 제어신호를 "High"로 인가받으며, 상기 제2 제어신호를 "Low"로 인가받으며, 상기 제4 제어신호를 "High"로 인가받아서, 상기 출력단자(Vout)로 상기 에러전압(Ve)을 출력하게 된다.
그리고, 상기 차전압(Ve)이 상기 최소값 전압(Vmin)보다 작은 경우에, 상기 출력부는 상기 제1 제어신호를 "Low"로 입력받고, 상기 제3 제어신호를 "High"로 인가받으며, 상기 제2 제어신호를 "High"로 인가받으며, 상기 제4 제어신호를 "Low"로 인가받아서, 상기 출력단자(Vout)로 상기 최소값 전압(Vmin)을 출력하게 된다.
한편, 전술한 목적을 달성하기 위한 본 발명에 따른 에러 증폭기의 증폭 방법은, (a) 입력전압(Vin)을 기준전압(Vref)과 비교하여 얻은 차전압(Ve)을 증폭 출력하는 단계; (b) 상기 차전압(Ve)을 최대값 전압(Vmax)과 비교하거나, 최소값 전압(Vmin)과 비교하여 제어신호를 출력하는 단계; 및 (c) 상기 제어신호를 근거로 상기 최대값 전압(Vmax)과, 상기 최소값 전압(Vmin) 및 상기 차전압(Ve) 중 하나의 전압을 출력하는 단계를 포함한다.
또한, 상기 (b) 단계는, 상기 차전압(Ve)을 상기 최대값 전압(Vmax)과 비교하여 얻은 제1 제어신호와, 상기 제1 제어신호를 역전환하여 얻은 제2 제어신호를 출력함과 더불어, 상기 차전압(Ve)을 상기 최소값 전압(Vmin)과 비교하여 얻은 제3 제어신호 및 상기 제3 제어신호를 역전환하여 얻은 제4 제어신호를 출력하게 된다.
또한, 상기 차전압(Ve)이 상기 최대값 전압(Vmax)보다 큰 경우에, 상기 (b) 단계는 상기 제1 제어신호를 "High"로 출력하고, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제3 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력하며, 상기 (c) 단계는 상기 제1 제어신호와 상기 제2 제어신호, 상기 제3 제어신호 및 상기 제4 제어신호를 근거로 스위칭 동작하여 상기 최대값 전압(Vmax)을 출력하게 된다.
또한, 상기 차전압(Ve)이 상기 최대값 전압(Vmax)과 상기 최소값 전압(Vmin) 사이의 값일 경우에, 상기 (b) 단계는 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력하며, 상기 (c) 단계는 상기 제1 제어신호와 상기 제2 제어신호, 상기 제3 제어신호 및 상기 제4 제어신호를 근거로 스위칭 동작하여 상기 에러전압(Ve)을 출력하게 된다.
그리고, 상기 차전압(Ve)이 상기 최소값 전압(Vmin)보다 작은 경우에, 상기 (b) 단계는 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "High"로 출력하며, 상기 제4 제어신호를 "Low"로 출력하며, 상기 (c) 단계는 상기 제1 제어신호와 상기 제2 제어신호, 상기 제3 제어신호 및 상기 제4 제어신호를 근거로 스위칭 동작하여 상기 최소값 전압(Vmin)을 출력하게 된다.
다른 한편, 전술한 목적을 달성하기 위한 본 발명에 따른 에러 증폭기는, 차동 증폭기(Amp1)의 부입력단자(-)에 기준전압(Vref)이 입력되고, 정입력단자(+)에 비교전압 (Vin)이 입력되며, 상기 차동 증폭기(Amp1)의 출력단자(Ve)에 제1 비교기(Comp1)의 정입력 단자(+)가 연결됨과 더불어 제2 비교기(Comp2)의 부입력단자(-)가 동시에 연결되며, 상기 제1 비교기(Comp1)의 부입력단자(-)에 최대값(Vmax) 전압이 입력되고, 상기 제2 비교기(Comp2)의 정입력 단자(+)에는 최소값(Vmin) 전압이 입력되며, 상기 제1 비교기(Comp1)의 출력(C1)은 제1 인버터(INV1)에 연결됨과 더불어 제1 스위치(SW1)에 연결되며, 상기 제1 인버터(INV1)의 출력(C1B)은 제3 스위치(SW3)에 연결됨과 더불어 제5 스위치(SW5)에 연결되며, 상기 제2 비교기(Comp2)의 출력(C2)은 제2 인버터(INV2)에 연결됨과 더불어 제2 스위치(SW2) 및 제4 스위치(SW4)에 연결되고, 상기 제2 인버터(INV2)의 출력(C2B)은 제6 스위치(SW6)에 연결되며, 상기 제1 스위치(SW1)와 상기 제2 스위치(SW2)가 직렬로 연결되고, 상기 제1 스위치(SW1)의 다른 한쪽 단자에 상기 최대값 전압(Vmax)이 인가되며, 상기 제3 스위치(SW3)와 상기 제4 스위치(SW4)가 직렬로 연결되고, 상기 제3 스위치(SW3)의 다른 한쪽 단자에 상기 차동 증폭기(Amp1)의 출력단자(Ve)가 연결되 며, 상기 제5 스위치(SW5)와 상기 제6 스위치(SW6)가 직렬로 연결되고, 상기 제5 스위치(SW5)의 다른 한쪽 단자에 상기 최소값 전압(Vmin)이 인가되며, 상기 제2 스위치(SW2)와 상기 제4 스위치(SW4) 및 상기 제6 스위치(SW6)의 각각 연결되지 않은 단자를 공통으로 묶어서 출력단자(Vout)와 연결한다.
여기서, 상기 제1 스위치와 상기 제2 스위치 및 상기 제3 스위치는 제어신호가 “high” 에서 “on” 되는 N 형(n-type) 트랜지스터이고, 상기 제2 스위치와 상기 제4 스위치 및 상기 제6 스위치는 제어신호가 “low”일 때 “on”되는 P 형(p-type) 트랜지스터이다.
또한, 상기 차동 증폭기를 통해 상기 기준전압(Vref)과 비교전압(Vin)을 비교한 차전압(Ve)을 얻고, 상기 제1 비교기(Comp1)를 통해 상기 차전압(Ve)과 상기 최대값 전압(Vmax)을 비교하여 제1 제어신호를 출력하며, 상기 제2 비교기(Comp2)를 통해 상기 차전압과(Ve)과 상기 최소값 전압(Vmin)을 비교하여 제2 제어신호를 출력하며, 제1 인버터(INV1)를 통해 상기 제1 제어신호를 역전환하여 제3 제어신호를 출력하며, 상기 제2 인버터(INV2)를통해 상기 제2 제어신호를 역전환하여 제4 제어신호를 출력하게 된다.
또한, 상기 차전압(Ve)이 상기 최대값 전압(Vmax)보다 큰 경우에, 상기 제1 제어신호를 "High"로 출력하고, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제3 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력해서, 상기 제1 스위치 및 상기 제2 스위치가 온 동작함에 따라 상기 출력단자(Vout)로 상기 최대값 전압(Vmax)을 출력하게 된다.
또한, 상기 차전압(Ve)이 상기 최대값 전압(Vmax)과 상기 최소값 전압(Vmin) 사이의 값일 경우에, 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력해서, 상기 출력단자(Vout)로 상기 에러전압(Ve)을 출력하게 된다.
그리고, 상기 차전압(Ve)이 상기 최소값 전압(Vmin)보다 작은 경우에, 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "High"로 출력하며, 상기 제4 제어신호를 "Low"로 출력해서, 상기 출력단자(Vout)로 상기 최소값 전압(Vmin)을 출력하게 된다.
본 발명에 의하면, 증폭기에 설정한 최대값과 최소값 및 에러전압을 출력전압으로 정확히 출력할 수 있다.
또한, 에러전압을 출력시킬 때 최대값과 최소값에 연결된 스위치들의 기생 캐패시터들에 의한 영향을 최소화하고, 에러전압이 출력될 때 최대값과 최소값에 연결된 스위치들은 출력단자와 완전히 분리시킬 수 있다.
그리고, 정확한 에러전압이 출력전압으로 출력되게 함으로써 에러 증폭기의 정밀도를 획기적으로 높일 수 있다.
본 발명의 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항 은 본 발명의 명세서에 첨부된 도면에 의거한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 에러 증폭기의 구성을 나타낸 구성도이다.
도 2를 참조하면, 본 발명에 따른 에러 증폭기(200)는 차동 증폭부(210), 제어신호 발생부(220) 및 출력부(230)를 포함한다.
차동 증폭부(210)는 기준전압(Vref)과 입력전압(Vin)의 차전압(Ve)을 증폭하여 에러전압(Ve)으로 출력한다.
제어신호 발생부(220)는 차동 증폭부(210)로부터 출력된 차전압(Ve)을 최대값 전압(Vmax) 또는 최소값 전압(Vmin)과 비교하여 에러전압(Ve)이나 최대값 전압(Vmax) 또는 최소값 전압(Vmin)을 제어신호로 출력한다.
출력부(230)는 제어신호 발생부(220)로부터 인가된 비교전압(Ve)이나 최대값 전압(Vmax) 또는 최소값 전압(Vmin) 중 어느 하나의 전압을 스위칭 동작에 따라 출력한다.
여기서, 차동 증폭부(210)는 증폭기(Amp1)의 마이너스(-) 입력단자에 기준전압(Vref)이 입력되고, 플러스(+) 입력단자에 비교전압 (Vin)이 입력된다.
또한, 차동 증폭부(210)에서 증폭기 (Amp1)의 출력(Out) 단자는 제어신호 발생부(220)의 제1 비교기(Comp1)의 플러스(+) 입력 단자에 연결됨과 더불어 제2 비교기(Comp2)의 마이너스(-) 입력단자에 동시에 직접 연결된다.
한편, 제어신호 발생부(220)는 제1 비교기(Comp1)의 마이너스(-) 입력단자에 최대값(Vmax) 전압이 입력되고, 제2 비교기(Comp2)의 플러스(+) 단자에는 최소값(Vmin) 전압이 입력된다.
또한, 제1 비교기(Comp1)의 출력(C1)은 제1 인버터(INV1)에 연결되며, 제1 인버터(INV1)의 출력(C1B)은 출력부(230)로 인가된다. 또한, 제2 비교기(Comp2)의 출력(C2)은 제2 인버터(INV2)에 연결되고, 제2 인버터(INV2)의 출력(C2B)도 출력부(230)로 인가된다.
다른 한편, 출력부(230)는 제1 스위치(SW1)와 제2 스위치(SW2)가 직렬로 연결되고, 제1 스위치(SW1)의 다른 한쪽 단자에는 최대값 전압(Vmax)이 인가된다.
또한, 출력부(230)는 제3 스위치(SW3)와 제4 스위치(SW4)가 직렬로 연결되고, 제3 스위치(SW3)의 다른 한쪽 단자는 차동 증폭부(210)의 증폭기(Amp1)의 출력 전압(Ve)이 인가된다.
또한, 출력부(230)는 제5 스위치(SW5)와 제6 스위치(SW6)가 직렬로 연결되고, 제5 스위치(SW5)의 다른 한쪽 단자에는 최소값 전압(Vmin)이 인가된다.
그리고, 출력부(230)에서 제2 스위치(SW2)와, 제4 스위치(SW4), 및 제6 스위치(SW6)의 각각 연결되지 않은 단자를 공통으로 묶어서 출력부(230)의 출력단자(Vout)가 된다.
한편, 제어신호 발생부(220)에서 발생되는 C1, C1B, C2, C2B는 출력부(230)의 각 스위치의 제어신호로써 출력부(230)로 인가되어, 출력부(230)의 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), 제4 스위치(SW4), 제5 스위치(SW5), 제6 스위치(SW6)를 “On” 또는 “Off” 시키는 역할을 한다.
출력부(230)의 제1 스위치(SW1)에는 C1 신호가 인가되고, 제2 스위치(SW2)에는 C2 신호가 인가되며, 제3 스위치(SW3)에는 C1B 신호가 인가된다. 또한, 제4 스위치(SW4)에는 C2 신호가 인가되고, 제5 스위치(SW5)에는 C1B 신호가 인가되며, 제6 스위치(SW6)에는 C2B 신호가 각각 제어신호로 인가된다.
또한, 출력부(230)는 전반부 스위치들 제1 스위치(SW1), 제3 스위치(SW3), 제5 스위치(SW5)는 제어신호가 “high” 에서 “on” 되는 N 형(n-type) 트랜지스터들이고, 후반부 스위치들 제2 스위치(SW2), 제4 스위치(SW4), 제6 스위치(SW6)는 제어신호가 제어신호가 “low”일 때 “on”되는 P 형(p-type) 트랜지스터로 구성된다.
도 3은 본 발명에 따른 출력부의 구성의 한 예를 나타낸 도면이다. 도 3에 도시된 바와 같이 출력부(230)의 각각의 스위치를 MOSFET로 구현할 수 있으며, 전반부 스위치들에 해당하는 제1 스위치(SW1), 제3 스위치(SW3), 제5 스위치(SW5)는 N 형 MOSFET로 구현하고, 후반부 스위치들에 해당하는 제2 스위치(SW2), 제4 스위치(SW4), 제6 스위치(SW6)는 P 형 MOSFET로 구현할 수 있다.
본 발명은 이에 한정하지 않고 하이(High) 또는 로우(Low) 신호에 의해 온 또는 오프되는 J-FET, Bipolar Transistor 등을 포함하는 모든 스위칭 소자로 구현할 수 있다.
도 2에서, 출력부(230)는 차동 증폭부(210)의 출력전압 Ve가 최대값 Vmax보다 큰 값이면, 제어신호 C1은 “high”, C2는 “low”가 되며, 제어신호 C1B, C2B는 C1, C2의 반대 극성이 되므로 제어신호 C1B는 “low”, 제어신호 C2B는 “high ”가 된다. 이때, 제1 스위치 SW1은 n-type 스위치로서 제어신호 C1이 “high”이므로 “on”이 되고, 제2 스위치 SW2는 p-type 스위치로서 제어신호 C2가 “low”이므로 “on”이 된다. 따라서, 출력전압 Vout은 최대값 Vmax에 직접 연결되므로 최대값 Vmax가 출력된다.
한편, 제어신호 C1이 “high,” 제어신호 C2가 “low”일 때, 제3 스위치 SW3 및 제5 스위치 SW5는 n-type 스위치들로서 제어신호 C1B가 low이므로 off 상태가 되어, 차동 증폭부(210)의 출력전압 Ve와 최소값 Vmin은 출력전압 Vout과 절연된다.
또한, 차동 증폭부(210)의 출력전압 Ve가 최소값 Vmin보다 작으면 제어신호 C1은 “low”, 제어신호 C1B는 “high”, 제어신호 C2는 “high”, 제어신호 C2B는 “low”가 된다. 이때, 출력부(230)의 각 스위치들의 동작은 제3 스위치 SW3, 제5 스위치 SW5, 제6 스위치 SW6는 “on,” 나머지 제1 스위치 SW1, 제2 스위치 SW2, 제4 스위치 SW4는 “off”가 된다. 따라서 출력전압 Vout은 최소값 Vmin이 출력된다.
그리고, 차동 증폭부(210)의 출력전압 Ve가 최대값 Vmax보다 작고, 최소값 Vmin보다 큰 경우에, 제어신호 C1은 “low”, 제어신호 C1B는 “high”, 제어신호 C2는 “low”, 제어신호 C2B는 “high”가 된다. 이때, 출력부(230)의 각 스위치들의 동작은 제3 스위치 SW3, 제4 스위치 SW4, 제5 스위치 SW5는 “on” 이고, 나머지 제1 스위치 SW1, 제2 스위치 SW2, 제6 스위치 SW6은 “off”되어, 출력단자 Vout에는 에러 전압 Ve만이 직접 연결되고, 따라서 에러 전압 Ve가 출력된다.
따라서, 차동 증폭부(210)의 입력전압 Vin과 기준전압 Vref와 차이전압 Ve가 최대값 Vmax보다 크면 출력전압 Vout은 최대값 Vmax가 출력되고, 차이전압 Ve가 최소값 Vmin보다 작으면 최소값 Vmin이 출력되며, 차이전압 Ve가 최대값 Vmax와 최소값 Vmin 사이 값이면 출력전압 Vout은 차이전압 Ve가 그대로 출력되게 된다.
도 4는 본 발명의 실시예에 따른 에러 증폭기의 증폭 방법을 설명하기 위한 흐름도이다.
도 4를 참조하면, 차동 증폭부(210)의 부입력 단자(-)에 기준전압(Vref)이 인가되고, 정입력 단자(+)에 입력전압(Vin)이 인가되며, 차동 증폭부(210)는 입력전압(Vin)을 기준전압(Vref)과 비교하고(S402), 차이전압(Ve)을 증폭하여 에러전압(Ve)으로 출력한다(S404).
차동 증폭부(210)로부터 출력된 차이전압(Ve), 즉 에러전압(Ve)은 다음 수학식 1과 같이 나타낼 수 있다.
Figure 112007084025921-pat00001
여기서, A는 차동 증폭부(210)의 증폭도(gain)을 나타낸다.
차동 증폭부(210)로부터 출력된 에러전압(Ve)은 제어신호 발생부(220)의 제1 비교기(Comp1) 및 제2 비교기(Comp2)로 인가된다(S406).
에러전압(Ve)은 제어신호 발생부(220)에 있는 제1 비교기(Comp1)의 정입력 단자(+)에 인가됨과 더불어 제2 비교기(Comp2)의 부입력 단자(-)에 인가된다.
이때, 제1 비교기(Comp1)의 부입력 단자(-)에는 최대값 전압(Vmax)이 인가되고, 제2 비교기(Comp2)의 정입력 단자(+)에는 최소값 전압(Vmin)이 인가된다.
제어신호 발생부(220)의 제1 비교기(Comp1)에서, 에러전압(Ve)이 최대값 전압(Vmax)보다 더 큰 경우에(S408), 제1 비교기(Comp1)의 출력값 C1은 “High”가 되고, 인버터1(INV1)을 통과한 C1B는 "Low"가 된다. 반대로 에러전압(Ve)이 최대값 전압(Vmax)보다 작으면 출력값 C1은 “Low”가 되고, 인버터1(INV1)를 통과한 C1B는 “High”가 된다.
제2 비교기(Comp2)의 경우, 부입력 단자(-)에 에러전압(Ve)이 연결되고, 정입력 단자(+)에 최소값 전압(Vmin)이 연결되므로, 에러전압(Ve)이 최대값 전압(Vmax)보다 클 때는 출력값 C1이 "High"가 되고 출력값 C1B가 "Low" 가 되며 동시에 출력값 C2가 "Low"가 되고 인버터2(INV2)를 통한 출력값 C2B가 "high"가 된다.
따라서, 제어신호 발생부(220)는 출력값 C1, C1B, C2, C2B 값을 출력부(230)로 인가한다. 출력부(230)에서, 제1 스위치(SW1)와 제2 스위치(SW2)는 직렬로 연결되어 제1 스위치(SW1)의 한 단자는 최대값 전압(Vmax)에 연결되고, 제2 스위치(SW2)의 한 단자는 출력전압(Vout)에 연결되어 있다.
이에 따라, 출력부(230)에서는 입력값 C1이 "High"가 되고 입력값 C1B가 "Low" 가 되며 동시에 입력값 C2가 "Low"가 되고 입력값 C2B가 "high"가 되므로, 직렬 연결된 제1 스위치(SW1)와 제2 스위치(SW2)는 동시에 “On”되어 출력단자 Vout은 최대값 전압(Vmax)이 출력된다(S410).
한편, 차동 증폭부(210)로부터 출력된 에러전압(Ve)이 최소값 전압(Vmin)보다 작은 경우에(S412), 제어신호 발생부(220)에 있는 제2 비교기(Comp2)의 출력값 C2는 “High” 가 출력되고, 인버터2(INV2)를 통과한 C2B는 “Low”가 된다.
이때, 제1 비교기(Comp1)의 출력값 C1은 "Low"가 되고, 인버터1(INV1)을 통과한 출력값 C1B는 "High"가 된다.
따라서, 제어신호 발생부(220)는 출력값 C1, C1B, C2, C2B 값을 출력부(230)로 인가한다.
이에 따라, 출력부(230)에서는 입력값 C1은 "Low"가 되고, 입력값 C1B는 "High"가 되며, 입력값 C2는 “High” 가 되고, 입력값 C2B는 “Low”가 되므로, 직렬 연결된 제5 스위치(SW5) 및 제6 스위치(SW6)가 동시에 "On"되어 출력단자 Vout은 최소값 전압(Vmin)이 출력된다(S414).
다른 한편, 차동 증폭부(210)로부터 출력된 에러전압(Ve)이 최대값 전압(Vmax)보다 작고 최소값 전압(Vmin)보다 큰 값, 즉 에러전압(Ve)이 최대값 전압(Vmax)과 최소값 전압(Vmin) 사이의 값일 경우에(S416), 제어신호 발생부(22)에 있는 제1 비교기(Comp1)과 제2 비교기(Comp2)의 출력전압 C1과 C2는 모두 “Low”가 된다. 이때, 인버터1(INV1)을 통한 출력값 C1B와 인버터2(INV2)를 통한 출력값 C2B는 모두 "High"가 된다.
따라서, 제어신호 발생부(220)는 출력값 C1, C1B, C2, C2B 값을 출력부(230)로 인가한다.
이에 따라, 출력부(230)에서는 입력값 C1은 "Low"가 되고, 입력값 C1B는 "High"가 되며, 입력값 C2는 “Low” 가 되고, 입력값 C2B는 “High”가 되므로, 직렬 연결된 제3 스위치(SW3) 및 제4 스위치(SW4)가 동시에 "On"되어 출력단자 Vout은 에러전압(Ve)이 출력된다(S418).
전술한 바와 같이, 차동 증폭부(210)로부터 출력된 에러전압(Ve)의 값에 따라 출력값 C1과 출력값 C2 및 출력전압 Vout은 다음 표 1과 같이 정리할 수 있다.
구 분 C1 C2 Vout
Ve > Vmax High Low Vmax
Vmax > Ve > Vmin Low Low Ve
Ve < Vmin Low High Vmin
표 1에 나타낸 바와 같이, 에러전압(Ve)이 최대값 전압(Vmax)보다 큰 경우에, 출력값 C1이 "High"가 되고 출력값 C2가 "Low"가 되며, 출력전압 Vout은 최대값 전압(Vmax)이 된다. 또한, 에러전압(Ve)이 최대값 전압(Vmax)과 최소값 전압(Vmin) 사이의 값일 경우에, 출력값 C1이 "Low"가 되고 출력값 C2가 "Low"가 되며, 출력전압 Vout은 에러전압(Ve)이 된다. 그리고, 에러전압(Ve)이 최소값 전압(Vmin)보다 작은 경우에, 출력값 C1이 "Low"가 되고 출력값 C2가 "High"가 되며, 출력전압 Vout은 최소값 전압(Vmin)이 된다.
에러 증폭기를 도 1의 종래와 같이 구성하는 경우에, 출력전압(Vout)이 제1 비교기(120)와 제1 트랜지스터(130)의 게이트-소스(gate-source)간 캐패시터(capacitive) 결합이 되어 있으며, 또한 출력전압(Vout)은 제2 비교기(122)와 제2 트랜지스터(132)를 통하여서도 게이트-드레인(gate-drain)간 캐패시터(capacitive) 결합으로 인하여 에러전압(Ve)이 최대값(Vmax)과 최소값(Vmin) 사이에서 변화할 때 에러전압(Ve)이 정확히 나타나지 않게 되고, 도 5에 도시된 (가)와 같은 결과를 얻을 수 있다. 도 5는 기준전압과 입력전압 및 출력전압 간의 관계를 나타낸 그래프이다.
그러나, 에러 증폭기를 본 발명에 따른 도 2와 같이 구성하는 경우에, 기준전압(Vref)과 입력전압(Vin)의 차이전압(Ve)이 설정된 최대값 전압(Vmax)보다 크면 최대값 전압으로 출력하고, 차이전압(Ve)이 설정된 최소값 전압(Vmin)보다 작으면 최소값 전압으로 출력하며, 차이전압(Ve)이 최대값과 최소값 사이의 전압이면 차이전압(Ve)으로 출력되도록 함으로써, 도 5에 도시된 (나)와 같은 결과를 얻을 수 있다.
전술한 바와 같이 본 발명에 의하면, DC/DC 컨버터(Converter) 등과 같은 장치에서 최대값과 최소값을 설정하고, 최대값과 최소값에서 동작하는 에러전압을 그대로 출력시키되, 에러전압이 최대값보다 크면 최대값을 출력시키고, 최소값보다 작으면 최소값을 출력시키는 에러 증폭기로서, 전원전압 및 설정된 최대값과 최소값이 실제로 사용하는 회로 구성으로 안정되게 동작되도록 하는, 에러 증폭기 및 그 증폭 방법을 실현할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 입력 전압을 가변하여 출력하는 DC/DC 변환기에 적용할 수 있으며, 입력전압을 기준전압과 비교한 차이전압에 따라 가변된 출력전압을 얻도록 하는 증폭기에 적용할 수 있다.
도 1은 종래 DC/DC 변환기에 사용되고 있는 에러 증폭기의 구성을 나타낸 구성도,
도 2는 본 발명의 실시예에 따른 에러 증폭기의 구성을 나타낸 구성도,
도 3은 본 발명에 따른 출력부의 구성의 한 예를 나타낸 도면,
도 4는 본 발명의 실시예에 따른 에러 증폭기의 증폭 방법을 설명하기 위한 흐름도, 그리고
도 5는 기준전압과 입력전압 및 출력전압 간의 관계를 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 종래의 에러 증폭기 110 : 연산 증폭기
120 : 제1 비교기 122 : 제2 비교기
M1, M2 : 트랜지스터 200 : 본 발명의 에러 증폭기
210 : 차동 증폭부 220 : 제어신호 발생부
230 : 출력부 Vref : 기준전압
Vin : 입력전압 Ve : 차전압
Vmax : 최대값 전압 Vmin : 최소값 전압
Vout : 출력전압 Comp1, Comp2 : 비교기
Amp1 : 차동 증폭기 INV1, INV2 : 인버터
SW1, SW2, SW3, SW4, SW5, SW6 : 스위치
C1, C1B, C2, C2B : 제어신호

Claims (19)

  1. 입력전압(Vin)을 기준전압(Vref)과 비교한 차전압(Ve)을 증폭하여 출력하는 차동 증폭부;
    상기 차동 증폭부로부터 출력된 상기 차전압(Ve)을 최대값 전압(Vmax) 또는 최소값 전압(Vmin)과 비교하여 제어신호를 출력하는 제어신호 발생부; 및
    상기 제어신호 발생부로부터 상기 제어신호를 근거로 스위칭 동작하여 에러전압(Ve)이나 최대값 전압(Vmax) 또는 최소값 전압(Vmin) 중 어느 하나의 전압을 출력하는 출력부;
    를 포함하는 에러 증폭기.
  2. 제 1 항에 있어서,
    상기 제어신호 발생부는, 상기 제어신호를 상기 출력부로 인가하기 위해,
    상기 차전압(Ve)과 상기 최대값 전압(Vmax)을 비교하여 제1 제어신호를 출력하는 제1 비교기;
    상기 차전압과(Ve)과 상기 최소값 전압(Vmin)을 비교하여 제2 제어신호를 출력하는 제2 비교기;
    상기 제1 제어신호를 전환하여 제3 제어신호를 출력하는 제1 인버터; 및
    상기 제2 제어신호를 전환하여 제4 제어신호를 출력하는 제2 인버터;
    를 더 포함하는 것을 특징으로 하는 에러 증폭기.
  3. 제 2 항에 있어서,
    상기 출력부는,
    상기 제1 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제1 스위치;
    상기 제2 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제2 스위치;
    상기 제3 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제3 스위치;
    상기 제2 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제4 스위치;
    상기 제3 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제5 스위치; 및
    상기 제4 제어신호를 근거로 온(On) 또는 오프(Off) 동작하는 제6 스위치;
    를 더 포함하는 것을 특징으로 하는 에러 증폭기.
  4. 제 3 항에 있어서,
    상기 출력부는, 상기 제1 스위치와 상기 제2 스위치가 직렬로 연결되고,
    상기 제3 스위치와 상기 제4 스위치가 직렬로 연결되며,
    상기 제5 스위치와 상기 제6 스위치가 직렬로 연결되며,
    상기 제1 스위치의 다른 단자에 상기 최대값 전압(Vmax)이 인가되며,
    상기 제3 스위치의 다른 단자에 상기 에러전압(Ve)이 인가되며,
    상기 제5 스위치의 다른 단자에 상기 최소값 전압(Vmin)이 인가되며,
    상기 제2 스위치와 상기 제4 스위치 및 상기 제6 스위치의 다른 단자가 하나의 출력단자(Vout)로 연결된 것을 특징으로 하는 에러 증폭기.
  5. 제 4 항에 있어서,
    상기 제1 스위치와 상기 제2 스위치 및 상기 제3 스위치는 제어신호가 “high” 에서 “on” 되는 N 형(n-type) 트랜지스터이고,
    상기 제2 스위치와 상기 제4 스위치 및 상기 제6 스위치는 제어신호가 “low”일 때 “on”되는 P 형(p-type) 트랜지스터인 것을 특징으로 하는 에러 증폭기.
  6. 제 4 항에 있어서,
    상기 차전압(Ve)이 상기 최대값 전압(Vmax)보다 큰 경우에, 상기 출력부는 상기 제1 제어신호를 "High"로 인가받고, 상기 제2 제어신호를 "Low"로 인가받으며, 상기 제3 제어신호를 "Low"로 인가받으며, 상기 제4 제어신호를 "High"로 인가받아서, 상기 제1 스위치 및 상기 제2 스위치가 온 동작함에 따라 상기 출력단자(Vout)로 상기 최대값 전압(Vmax)을 출력하는 것을 특징으로 하는 에러 증폭기.
  7. 제 4 항에 있어서,
    상기 차전압(Ve)이 상기 최대값 전압(Vmax)과 상기 최소값 전압(Vmin) 사이의 값일 경우에, 상기 출력부는 상기 제1 제어신호를 "Low"로 인가받고, 상기 제3 제어신호를 "High"로 인가받으며, 상기 제2 제어신호를 "Low"로 인가받으며, 상기 제4 제어신호를 "High"로 인가받아서, 상기 출력단자(Vout)로 상기 에러전압(Ve)을 출력하는 것을 특징으로 하는 에러 증폭기.
  8. 제 4 항에 있어서,
    상기 차전압(Ve)이 상기 최소값 전압(Vmin)보다 작은 경우에, 상기 출력부는 상기 제1 제어신호를 "Low"로 입력받고, 상기 제3 제어신호를 "High"로 인가받으며, 상기 제2 제어신호를 "High"로 인가받으며, 상기 제4 제어신호를 "Low"로 인가받아서, 상기 출력단자(Vout)로 상기 최소값 전압(Vmin)을 출력하는 것을 특징으로 하는 에러 증폭기.
  9. (a) 입력전압(Vin)을 기준전압(Vref)과 비교하여 얻은 차전압(Ve)을 증폭 출력하는 단계;
    (b) 상기 차전압(Ve)을 최대값 전압(Vmax)과 비교하거나, 최소값 전압(Vmin) 과 비교하여 제어신호를 출력하는 단계; 및
    (c) 상기 제어신호를 근거로 상기 최대값 전압(Vmax)과, 상기 최소값 전압(Vmin) 및 상기 차전압(Ve) 중 하나의 전압을 출력하는 단계;
    를 포함하는 에러 증폭기의 증폭 방법.
  10. 제 9 항에 있어서,
    상기 (b) 단계는, 상기 차전압(Ve)을 상기 최대값 전압(Vmax)과 비교하여 얻은 제1 제어신호와, 상기 제1 제어신호를 역전환하여 얻은 제2 제어신호를 출력함과 더불어, 상기 차전압(Ve)을 상기 최소값 전압(Vmin)과 비교하여 얻은 제3 제어신호 및 상기 제3 제어신호를 역전환하여 얻은 제4 제어신호를 출력하는 것을 특징으로 하는 에러 증폭기의 증폭 방법.
  11. 제 9 항에 있어서,
    상기 차전압(Ve)이 상기 최대값 전압(Vmax)보다 큰 경우에,
    상기 (b) 단계는 상기 제1 제어신호를 "High"로 출력하고, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제3 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력하며,
    상기 (c) 단계는 상기 제1 제어신호와 상기 제2 제어신호, 상기 제3 제어신 호 및 상기 제4 제어신호를 근거로 스위칭 동작하여 상기 최대값 전압(Vmax)을 출력하는 것을 특징으로 하는 에러 증폭기의 증폭 방법.
  12. 제 9 항에 있어서,
    상기 차전압(Ve)이 상기 최대값 전압(Vmax)과 상기 최소값 전압(Vmin) 사이의 값일 경우에,
    상기 (b) 단계는 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력하며,
    상기 (c) 단계는 상기 제1 제어신호와 상기 제2 제어신호, 상기 제3 제어신호 및 상기 제4 제어신호를 근거로 스위칭 동작하여 상기 에러전압(Ve)을 출력하는 것을 특징으로 하는 에러 증폭기의 증폭 방법.
  13. 제 9 항에 있어서,
    상기 차전압(Ve)이 상기 최소값 전압(Vmin)보다 작은 경우에,
    상기 (b) 단계는 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "High"로 출력하며, 상기 제4 제어신호를 "Low"로 출력하며,
    상기 (c) 단계는 상기 제1 제어신호와 상기 제2 제어신호, 상기 제3 제어신호 및 상기 제4 제어신호를 근거로 스위칭 동작하여 상기 최소값 전압(Vmin)을 출력하는 것을 특징으로 하는 에러 증폭기의 증폭 방법.
  14. 차동 증폭기(Amp1)의 부입력단자(-)에 기준전압(Vref)이 입력되고, 정입력단자(+)에 비교전압 (Vin)이 입력되며,
    상기 차동 증폭기(Amp1)의 출력단자(Ve)에 제1 비교기(Comp1)의 정입력 단자(+)가 연결됨과 더불어 제2 비교기(Comp2)의 부입력단자(-)가 동시에 연결되며,
    상기 제1 비교기(Comp1)의 부입력단자(-)에 최대값(Vmax) 전압이 입력되고, 상기 제2 비교기(Comp2)의 정입력 단자(+)에는 최소값(Vmin) 전압이 입력되며,
    상기 제1 비교기(Comp1)의 출력(C1)은 제1 인버터(INV1)에 연결됨과 더불어 제1 스위치(SW1)에 연결되며, 상기 제1 인버터(INV1)의 출력(C1B)은 제3 스위치(SW3)에 연결됨과 더불어 제5 스위치(SW5)에 연결되며,
    상기 제2 비교기(Comp2)의 출력(C2)은 제2 인버터(INV2)에 연결됨과 더불어 제2 스위치(SW2) 및 제4 스위치(SW4)에 연결되고, 상기 제2 인버터(INV2)의 출력(C2B)은 제6 스위치(SW6)에 연결되며,
    상기 제1 스위치(SW1)와 상기 제2 스위치(SW2)가 직렬로 연결되고, 상기 제1 스위치(SW1)의 다른 한쪽 단자에 상기 최대값 전압(Vmax)이 인가되며,
    상기 제3 스위치(SW3)와 상기 제4 스위치(SW4)가 직렬로 연결되고, 상기 제3 스위치(SW3)의 다른 한쪽 단자에 상기 차동 증폭기(Amp1)의 출력단자(Ve)가 연결되며,
    상기 제5 스위치(SW5)와 상기 제6 스위치(SW6)가 직렬로 연결되고, 상기 제5 스위치(SW5)의 다른 한쪽 단자에 상기 최소값 전압(Vmin)이 인가되며,
    상기 제2 스위치(SW2)와 상기 제4 스위치(SW4) 및 상기 제6 스위치(SW6)의 각각 연결되지 않은 단자를 공통으로 묶어서 출력단자(Vout)와 연결한 것을 특징으로 하는 에러 증폭기.
  15. 제 14 항에 있어서,
    상기 제1 스위치와 상기 제2 스위치 및 상기 제3 스위치는 제어신호가 “high” 에서 “on” 되는 N 형(n-type) 트랜지스터이고,
    상기 제2 스위치와 상기 제4 스위치 및 상기 제6 스위치는 제어신호가 “low”일 때 “on”되는 P 형(p-type) 트랜지스터인 것을 특징으로 하는 에러 증폭기.
  16. 제 14 항에 있어서,
    상기 차동 증폭기를 통해 상기 기준전압(Vref)과 비교전압(Vin)을 비교한 차전압(Ve)을 얻고,
    상기 제1 비교기(Comp1)를 통해 상기 차전압(Ve)과 상기 최대값 전압(Vmax) 을 비교하여 제1 제어신호를 출력하며,
    상기 제2 비교기(Comp2)를 통해 상기 차전압과(Ve)과 상기 최소값 전압(Vmin)을 비교하여 제2 제어신호를 출력하며,
    제1 인버터(INV1)를 통해 상기 제1 제어신호를 역전환하여 제3 제어신호를 출력하며,
    상기 제2 인버터(INV2)를통해 상기 제2 제어신호를 역전환하여 제4 제어신호를 출력하는 것을 특징으로 하는 에러 증폭기.
  17. 제 16 항에 있어서,
    상기 차전압(Ve)이 상기 최대값 전압(Vmax)보다 큰 경우에, 상기 제1 제어신호를 "High"로 출력하고, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제3 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력해서, 상기 제1 스위치 및 상기 제2 스위치가 온 동작함에 따라 상기 출력단자(Vout)로 상기 최대값 전압(Vmax)을 출력하는 것을 특징으로 하는 에러 증폭기.
  18. 제 16 항에 있어서,
    상기 차전압(Ve)이 상기 최대값 전압(Vmax)과 상기 최소값 전압(Vmin) 사이의 값일 경우에, 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "Low"로 출력하며, 상기 제4 제어신호를 "High"로 출력해서, 상기 출력단자(Vout)로 상기 에러전압(Ve)을 출력하는 것을 특징으로 하는 에러 증폭기.
  19. 제 16 항에 있어서,
    상기 차전압(Ve)이 상기 최소값 전압(Vmin)보다 작은 경우에, 상기 제1 제어신호를 "Low"로 출력하고, 상기 제3 제어신호를 "High"로 출력하며, 상기 제2 제어신호를 "High"로 출력하며, 상기 제4 제어신호를 "Low"로 출력해서, 상기 출력단자(Vout)로 상기 최소값 전압(Vmin)을 출력하는 것을 특징으로 하는 에러 증폭기.
KR1020070119617A 2007-11-22 2007-11-22 에러 증폭기 및 그 증폭 방법 Expired - Fee Related KR100793361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070119617A KR100793361B1 (ko) 2007-11-22 2007-11-22 에러 증폭기 및 그 증폭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070119617A KR100793361B1 (ko) 2007-11-22 2007-11-22 에러 증폭기 및 그 증폭 방법

Publications (1)

Publication Number Publication Date
KR100793361B1 true KR100793361B1 (ko) 2008-01-11

Family

ID=39217384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119617A Expired - Fee Related KR100793361B1 (ko) 2007-11-22 2007-11-22 에러 증폭기 및 그 증폭 방법

Country Status (1)

Country Link
KR (1) KR100793361B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287924A (ja) * 1988-09-22 1990-03-28 Nec Ic Microcomput Syst Ltd 過電圧保護回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287924A (ja) * 1988-09-22 1990-03-28 Nec Ic Microcomput Syst Ltd 過電圧保護回路

Similar Documents

Publication Publication Date Title
US7636015B2 (en) Differential amplifier and sampling and holding circuit
US20140111173A1 (en) Low drop-out regulator
CN101110575A (zh) 输出级电路、功率放大电路及电信号的处理方法
WO2020006990A1 (en) Stacked power amplifiers using core devices
US20240267013A1 (en) Signal processing circuit
JP2007166444A (ja) 過電流検出回路及びスイッチング回路
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
CN116388763A (zh) 一种兼容电压/电流输出的dac
CN111213389A (zh) 开关放大器输出处的电流测量
CN101043208B (zh) 放大电路及其增益控制方法
CN114866049A (zh) 放大电路
US10855239B2 (en) Amplifier class AB output stage
JP2013524665A (ja) レール・ツー・レール入力電圧範囲を有する差動増幅器
US7868695B2 (en) Differential amplifier
US8502605B2 (en) Acoustic pseudo-triode characteristic amplification device and acoustic pseudo-triode characteristic push-pull amplification device
US8742849B1 (en) Linear source follower amplifier
KR100793361B1 (ko) 에러 증폭기 및 그 증폭 방법
US9374047B2 (en) Buffer circuit
US7816989B2 (en) Differential amplifier
US9281746B1 (en) System and method for a diagnostic circuit
JP2012114610A (ja) 電子回路
CN102055421A (zh) 具有增益控制的差动转单端放大器
CN107112986A (zh) 差分比较器
US10175271B2 (en) Apparatus for differencing comparator and associated methods
US20250141332A1 (en) Signal Conversion Apparatus and Control Method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150104

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150104

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000