KR100785807B1 - Method of fabricating a phase change memory device for enabling high integration without gap fill process - Google Patents

Method of fabricating a phase change memory device for enabling high integration without gap fill process Download PDF

Info

Publication number
KR100785807B1
KR100785807B1 KR1020060122550A KR20060122550A KR100785807B1 KR 100785807 B1 KR100785807 B1 KR 100785807B1 KR 1020060122550 A KR1020060122550 A KR 1020060122550A KR 20060122550 A KR20060122550 A KR 20060122550A KR 100785807 B1 KR100785807 B1 KR 100785807B1
Authority
KR
South Korea
Prior art keywords
phase change
electrode
layer
method
change memory
Prior art date
Application number
KR1020060122550A
Other languages
Korean (ko)
Inventor
박영삼
유병곤
윤성민
이남열
이승윤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060122550A priority Critical patent/KR100785807B1/en
Application granted granted Critical
Publication of KR100785807B1 publication Critical patent/KR100785807B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/06Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/12Details
    • H01L45/122Device geometry
    • H01L45/1233Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/143Selenides, e.g. GeSe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/144Tellurides, e.g. GeSbTe

Abstract

A method of fabricating a phase change memory device for obtaining high integration without a gap fill process is provided to reduce a manufacturing cost by reducing the number of processes without increasing the gap-fill process. A lower electrode(102) is formed on an upper surface of a semiconductor substrate(100). A heating electrode(104) is formed on an upper surface of the lower electrode. An intermediate insulating layer higher than a top part of the heating electrode is formed on a front surface of the semiconductor substrate having the lower electrode and the heating electrode. A buried insulating layer(106a) is formed by planarizing the interlayer dielectric in order to expose the heating electrode. A phase change layer(108) is formed on the heating electrode. An upper electrode(116) is formed on the phase change layer.

Description

갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의 제조방법{Method of fabricating a phase change memory device for enabling high integration without gap fill process} Gaeppil method of manufacturing a phase change memory element that can be highly integrated without step {Method of fabricating a phase change memory device for enabling high integration without gap fill process}

도 1 내지 도 5는 본 발명에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다. 1 to 5 are sectional views for explaining a method of manufacturing a phase change memory device according to the present invention.

도 6 내지 도 10은 본 발명과 비교를 위한 일반적인 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다. 6 to 10 are sectional views illustrating a manufacturing method of a general phase change memory element for this invention and the comparison.

* 도면의 주요부분에 대한 부호의 설명 * * Description of the Related Art *

100: 반도체 기판, 102: 하부 전극, 104: 발열 전극, 106a: 매몰 절연층, 108: 상변화층, 112: 비어홀, 114: 비어, 116: 상부 전극 100: semiconductor substrate 102: a lower electrode, 104: heat generating electrode, 106a: buried insulating layer, 108: a phase change layer, 112: via hole, 114: via, 116: upper electrode

본 발명은 상변화 메모리 소자의 제조방법에 관한 것으로, 보다 자세하게는 갭필 공정을 생략하여 고집적화할 수 있는 상변화 메모리 소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a phase change memory device, particularly, to a method of manufacturing a phase change memory element that can be highly integrated to omit the process gaeppil more.

정보를 저장한 후, 전원을 차단하더라도 저장된 정보가 사라지지 않고 보존 되는 특징을 가지고 있는 비휘발성 메모리 소자는 최근의 휴대용 개인 단말 기기의 폭발적인 수요 증가와 함께 비약적인 기술의 발전을 이루고 있다. After saving the information, a non-volatile memory device which, even if cut off the power to have the characteristics that preserve the stored information does not disappear is forms the rapid development of technology with the recent explosive increase in demand for portable personal terminal device. 현재 모바일(mobile) 기기용 비휘발성 메모리 소자 시장의 대부분은 플래쉬 메모리 소자가 점하고 있는 실정이다. Most of the non-volatile memory devices for current market mobile (mobile) devices is a situation that the flash memory device points. 이는 플래쉬 메모리 소자가 기존의 실리콘 반도체 공정을 기반으로 저비용 및 고집적도의 장점을 십분 발휘하고 있기 때문이다. This is because the flash memory element We are fully demonstrate the advantages of low cost and high integration based on the conventional silicon semiconductor manufacturing process.

하지만, 플래쉬 메모리 소자는 정보의 저장에 비교적 높은 전압을 사용해야 한다는 점과 정보의 반복 저장 횟수가 제한된다는 점 때문에 이를 극복하기 위한 차세대 비휘발성 메모리 소자에 대한 연구 개발이 활발히 진행되고 있다. However, flash memory devices have been actively research and development of next-generation non-volatile memory device to overcome this by the fact that the repeating storing the number of points and the information that you need to use a relatively high voltage to the storage of information is limited. 차세대 비휘발성 메모리 소자로써 상변화 메모리 소자가 제안되고 있다. The phase change memory element as a next-generation non-volatile memory devices have been proposed.

상변화 메모리 소자는 결정 상태에 따라 저항값이 바뀌는 상변화층을 이용한다. The phase change memory element utilizes a phase change layer and the resistance value changes based on the crystalline state. 상변화 메모리 소자는 상변화층에 적절한 조건의 전류 또는 전압을 인가하여 전기적 주울열(joule-heat)에 의해 상변화층의 결정 상태를 제어하는 방법으로 정보를 저장한다. The phase change memory element stores information in a manner to apply a current or a voltage of appropriate conditions the phase change layer to control the crystal state of the phase change layer by an electric Joule heat (joule-heat). 상변화 메모리 소자는 고저항의 비정질 상태의 상변화층으로부터 저저항의 결정 상태의 상변화층으로 변화시켜 셋(SET, 온 상태, 논리값 "0") 동작을 수행하고, 저저항의 결정 상태의 상변화층으로부터 고저항의 비정질 상태의 상변화층으로 변화시켜 리셋(RESET, 오프 상태, 논리값 "1") 동작을 수행한다. The phase change memory device and by changing the phase-change layer in the crystalline state of low resistance from the phase change layer in the amorphous state of the resistance set performing (SET, the ON state, the logic value "0") operation, and the determination of the low resistance state and from the phase-change layer was changed in the phase change layer in the amorphous state of the reset resistance is performed (rESET, the oFF state, the logic value "1") operation. 상변화 메모리 소자는 상변화층의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판독한다. The phase change memory element reads out the type of information stored from a change in resistance value corresponding to the determined state of the phase change layer.

상변화 메모리 소자는 DRAM 및 플래쉬 메모리 소자의 성능을 통합할 차세대 메모리 소자로 고려되고 있고 고집적화에 다른 재료 특성의 열화가 전혀 없는 새로 운 차원의 메모리로 여겨지고 있다. The phase change memory device is believed to be a new dimension is no degradation of other material properties to be considered as a next generation memory device to integrate the performance of the DRAM and flash memory devices and highly integrated memory. 상변화 메모리 소자는 현재까지 CD-RW나 DVD 등의 광저장 정보 장치에 주로 사용되어 오던 칼코게나이드 금속 합금계의 상변화 재료를 그대로 사용할 수 있으며, 제조 공정이 기존의 실리콘 기반 소자 제작 공정과 잘 정합하기 때문에 DRAM과 동등한 정도 이상의 집적도를 쉽게 구현할 수 있다. The phase change memory element may be used as a phase change material of the type CD-RW or a DVD such as an optical storage chalcogenide metal alloy ohdeon is mainly used for information devices to date, the manufacturing process making conventional silicon based device process and since good matching can easily be achieved by the integration degree equal to or more DRAM.

상변화 메모리 소자는 구조적으로 비교적 간단한 적층 구조로 제작이 용이하고, 제조 공정이 단순하고 셀 크기를 기존의 메모리 소자에 비해 크게 줄일 수 있다는 장점을 가지고 있다. The phase change memory device has the advantage that the production is easy with a relatively simple structure laminated in structure and the manufacturing process is simple and can reduce the cell size larger than the conventional memory device. 또한, 상변화 메모리 소자는 경쟁 기술인 MRAM 및 FRAM 등에 비해 용량 대비 저가격화 달성이 용이하다. In addition, phase-change memory device is easy compared to the cost reduction achieved capacity than competing technologies such as MRAM and FRAM. 따라서, 상변화 메모리 소자는 지금까지의 기술 개발 상황으로 보아 현재의 플래쉬 메모리 소자를 대체할 수 있는 가장 유력한 차세대 비휘발성 메모리 소자의 후보로서 큰 주목을 모으고 있다. Thus, phase change memory element is a technology developed to date with how the bore has attracted a lot of attention as a candidate of the dominant next-generation non-volatile memory device that can replace the current of the flash memory device.

상변화 메모리 소자는 주울열을 이용하기 때문에 필연적으로 많은 전력을 소모하기 때문에 소비 전류, 예컨대 리셋 전류를 줄여야만 한다. The phase change memory device must be reduced inevitably due to consume a lot of power supply current, for example, the reset current due to use Joule heat. 리셋 전류를 줄이기 위해서는 디자인 룰을 낮추어 고집적화된 상변화 메모리 소자를 제조하여야 한다. In order to reduce the reset current to be manufacturing a phase change memory element by lowering the degree of integration the design rules. 그런데, 일반적인 상변화 메모리 소자의 제조방법은 콘택홀에 발열 전극을 매립하는 갭필(gap fill) 공정을 수행한 후, 발열 전극 상에 상변화층을 형성한다. By the way, a typical phase-change method of manufacturing the memory element is formed after performing a gaeppil (gap fill) the step of embedding the heat generating electrode in the contact hole, the phase change layer on the heating electrode. 이렇게 상변화 메모리 소자의 제조방법에서 갭필 공정을 포함할 경우 발열 전극이 콘택홀에 갭필되지 않을 수 있고 고집적화를 이루는데 불리하다. This case comprise a gaeppil step in the manufacturing method of a phase change memory element may not be a heat generating electrode gaeppil the contact hole is disadvantageous in achieving a higher integration.

따라서, 본 발명이 이루고자 하는 기술적 과제는 갭필 공정 없이 고집적화할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다. Accordingly, the object of the present invention is to provide a method of manufacturing a phase change memory element that can be highly integrated without gaeppil process.

상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상에 하부 전극을 형성하는 것을 포함한다. To an aspect, a method of a phase change memory device according to the present invention includes forming a bottom electrode over a semiconductor substrate. 하부 전극 상에 발열 전극을 형성한다. To form a heating electrode on the lower electrode. 발열 전극은 반도체 기판 상에 도전막을 형성한 후 사진식각공정으로 패터닝하여 형성할 수 있다. Heating electrode may be formed by patterning with a photolithography process after forming a conductive film on a semiconductor substrate.

하부 전극 및 발열 전극이 형성된 반도체 기판의 전면에 발열 전극의 최상부의 높이보다 두껍게 층간 절연층을 형성한다. The entire surface of the semiconductor substrate the lower electrode and the heating electrode is formed thicker than the uppermost height of the heating electrode to form an interlayer insulating layer. 발열 전극이 노출되도록 층간 절연층을 평탄화하여 매몰 절연층을 형성한다. Planarizing the inter-layer insulating layer to heat the electrode is exposed to form the buried insulating layer. 층간 절연층의 평탄화에 의해 매몰 절연층은 발열 전극의 양측의 하부 전극 및 반도체 기판 상에 형성될 수 있다. The buried insulating layer by the planarization of the interlayer insulating layer may be formed on the lower electrode and the semiconductor substrate of the electrode of the heat generating side. 발열 전극 상에 발열 전극에 접하여 상변화층을 형성한다. To form a phase change layer in contact with the heating electrode on the heating electrode. 상변화층 상에 상부 전극을 형성한다. And forming an upper electrode on the phase change layer. 상변화층 상에 비어를 형성하여 상부 전극은 비어를 통하여 상변화층과 연결될 수 있다. To form a blank on the phase change layer and the upper electrode may be connected to the phase-change layer through a via. 이상과 같은 본 발명은 콘택홀에 매립하는 갭필 공정의 어려움 없이 상변화 메모리 소자를 안정적으로 제조할 수 있다. The present invention as described above can be stably produced in a phase change memory element without the gaeppil step of embedding the contact holes difficult.

이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. With reference to the accompanying drawings, a description will be given of an embodiment of the present invention; 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. However, embodiments of the invention illustrated in the following can be modified in many different forms, but the scope of the present invention is not limited to the embodiments described in the following. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. Embodiment of the invention is that are provided to more fully illustrate the present invention to those having ordinary skill in the art. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. Size or thickness of layers or regions in the drawings are exaggerated for clarity.

도 1 내지 도 5는 본 발명에 따른 상변화 메모리 소자의 제조방법을 설명하 기 위한 단면도들이다. 1 to 5 are sectional views group and a manufacturing method of a phase change memory device according to the present invention.

도 1을 참조하면, 반도체 기판(100), 예컨대 실리콘 기판 상에 하부 전극(102)을 형성한다. Referring to Figure 1, a semiconductor substrate 100, for example, the lower electrode 102 on the silicon substrate. 하부 전극은 반도체 기판(100) 상에 하부 전극용 도전막(미도시)을 형성한 후 사진식각공정으로 패터닝하여 형성한다. The lower electrode is formed by patterning by photolithography process after forming the (not shown) for the lower electrode conductive layer on a semiconductor substrate 100. 하부 전극(102)은 단위 상변화 메모리 소자의 하부 단자 역할을 하며 저저항의 금속막으로 형성한다. The lower electrode 102 and the lower port role of the unit phase change memory element is formed of a metal film having a low resistance. 하부 전극(102)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W) 등의 금속 물질, 실리콘, 이러한 물질들의 금속 합금 또는 이러한 물질들의 금속 화합물로 형성한다. The lower electrode 102 is formed of a metallic compound of aluminum (Al), copper (Cu), titanium (Ti), tungsten (W) metal material, silicon, a metal alloy or such materials of these materials and the like.

도 2를 참조하면, 하부 전극(102) 상에 발열 전극(104)을 형성한다. Referring to Figure 2, on the lower electrode 102 form a heating electrode (104). 발열 전극(104)은 하부 전극(102) 상에 발열 전극용 도전막(미도시)을 형성한 후, 사진식각공정으로 패터닝하여 형성한다. Heating electrode 104 after forming the lower electrode (not shown) for heating the conductive film on the electrode 102, is formed by patterning by photolithography. 발열 전극(104)의 길이(X1)는 100nm 이하, 바람직하게는 50nm 이하, 더욱 바람직하게는 10 내지 50nm 이하의 크기로 형성한다. The length (X1) of the heating electrode 104, and more preferably 100nm or less, preferably not more than 50nm is formed in a size of 10 to less than 50nm. 발열 전극(104)은 후에 형성되는 상변화층과의 접촉 부분에서 상변화층의 결정 상태를 변화시키기에 충분한 열을 발생시키는 역할을 한다. Heating electrode 104 serves to generate sufficient heat to changing the crystalline state of the phase change layer in the contact portion between the phase change layer to be formed later. 이것은 하부 전극(102)을 통해 공급된 전류에 의해 달성되며, 따라서 발열 전극(104)의 저항은 일반적인 금속 전극에 비해 높은 물질을 이용한다. This is achieved by the current supplied through the lower electrode 102, and thus the resistance of the heating electrode 104 is used in a high material than the common metal electrode.

발열 전극(104)은 Ti계 물질층, 예컨대 티탄질화물(TiN), 티탄산질화물(TiON), 티탄알루미늄질화물(TiAlN), Ta계 물질층, 예컨대 탄탈알루미늄질화물(TaAlN), 탄탈실리콘질화물(TaSiN), SiGe계 물질층 및 그 조합층중에서 선택된 어느 하나의 물질층으로 형성한다. Heating electrode 104 are Ti-based material layer, such as titanium nitride (TiN), titanate nitride (TiON), titanium aluminum nitride (TiAlN), Ta-based material layer, for example, tantalum aluminum nitride (TaAlN), tantalum silicon nitride (TaSiN) to form a SiGe-based material layer and the one material layer selected from the group consisting of a combination layer. 특히, 발열 전극(104)은 하나의 막질로도 형성할 수 있고, 복수개의 막질로도 형성할 수 있다. In particular, the heating electrode 104 may be formed as a single film quality, it is also possible to form a plurality of film quality.

도 3을 참조하면, 하부 전극(102) 및 발열 전극(104)이 형성된 반도체 기판(100)의 전면에 층간 절연층(106)을 형성한다. Referring to Figure 3, the entire surface of the lower electrode 102 and the heating electrode semiconductor substrate 100, 104 is formed in an interlayer insulating layer 106. 즉, 발열 전극(104)의 최상부 높이 이상, 즉 발열 전극(104)의 최상부보다 두껍게 층간 절연층(106)을 형성한다. That is, over the top height of the heating electrode 104, that is thicker than the top of the heating electrode 104, an interlayer insulating layer 106. 층간 절연층(106)은 실리콘 산화막이나 실리콘 질화막 등의 절연 특성을 갖는 막질로 형성한다. An interlayer insulating layer 106 is formed of a film quality having an insulating property such as silicon oxide film or a silicon nitride film.

도 4를 참조하면, 발열 전극(104)의 표면이 노출되도록 층간 절연층(106)을 평탄화시킨다. 4, thereby so that the surface of the heating electrode 104 is exposed to planarize the interlayer insulating layer 106. 이렇게 되면, 발열 전극(104)과, 발열 전극(104)의 양측의 하부 전극(102) 및 반도체 기판(100) 상에 매몰 절연층(106a)이 형성된다. When this happens, the heating electrode 104 and heat generating electrode buried insulation layer (106a) on the lower electrode 102 and the semiconductor substrate 100 on both sides of the 104 is formed. 매몰 절연층(106a)으로 인하여 하부 전극(102), 발열 전극(204)이 다른 물질층과 절연된다. The buried insulation layer (106a) due to the lower electrode 102, the heating electrode 204 is insulated from the other layer of material. 이와 같이, 본 발명의 발열 전극(104)의 형성 과정은 콘택홀에 매립하는 갭필 공정을 이용하지 않고 사진식각공정으로 수행하여 보다 용이하게 고집적화된 상변화 메모리 소자를 안정적으로 제조할 수 있다. In this way, the formation of the heating electrode 104 according to the present invention can be used without the gaeppil step of embedding the contact holes performed in the photolithography process for stably producing the phase-change memory device of high integration and more easily.

도 5를 참조하면, 발열 전극(104) 및 매몰 절연층(106a) 상에 상변화층(108)을 형성한다. 5, to form a phase change layer 108 on the heating electrode 104 and the buried insulation layer (106a). 상변화층(108)은 상변화 메모리 소자를 구성하는 가장 핵심적인 재료이다. A phase-change layer 108 is the core material of the phase change memory element. 상변화층(108)은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 형성한다. A phase-change layer 108 is formed of a chalcogenide containing at least one Group VI material in the periodic table. 상변화층(108)을 구성하는 칼코게나이드 계열 금속 원소의 예는, Ge, Se, Sb, Te, Sn, As 등이며, 이 원소들의 적절한 조합에 의해 칼코게나이드 상변화 재료가 형성된다. Examples of the chalcogenide-based metal elements constituting the phase-change layer 108, and the like Ge, Se, Sb, Te, Sn, As, to form the chalcogenide phase change material by the appropriate combination of these elements.

예를 들어, 상변화층(108)은 GaSb, InSb, InSe, Sb 2 Te, SbSe, GeTe, Ge 2 Sb 2 Te 5 , InSbTe, GaSeTe, SnSb 2 Te, IhSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe) 및 Te 81 GeI 5 Sb 2 S 2 중에 선택된 적어도 하나의 물질일 수 있다. For example, the phase-change layer 108 is GaSb, InSb, InSe, Sb 2 Te, SbSe, GeTe, Ge 2 Sb 2 Te 5, InSbTe, GaSeTe, SnSb 2 Te, IhSbGe, AgInSbTe, (GeSn) SbTe, GeSb (SeTe) and Sb 2 Te 5 GeI 81 may be at least one material selected in S 2. 아울러, 상변화층(108)의 특성 향상을 위해서는 칼코게나이드계 금속 원소의 조합 이외에, Ag, In, Bi, Pb 등의 원소가 혼합될 수 있다. Further, in addition to the combination of chalcogenide-based metal element in order to improve characteristics of the phase change layer 108, the element such as Ag, In, Bi, Pb may be mixed.

특히, 광저장 장치의 응용예에서 폭넓게 사용되는 재료로는, Ge, Sb, Te이 2:2:5 의 비율로 조합된 Ge 2 Sb 2 Te 5 가 가장 일반적이며, 상변화 메모리 소자의 제조에도 이 재료를 사용할 수 있다. In particular, a material widely used in the applications of the optical storage apparatus, Ge, Sb, Te of 2: 2: Ge 2 Sb 2 Te 5 in combination at a ratio of 5, and most typically, in the manufacture of phase change memory element You can use this material. 상변화층(108)의 형성 방법으로는 다원계 스퍼터링 성막법 또는 일원계 전자빔 증착법 등을 사용할 수 있다. A method of forming a phase change layer 108 may be a multi-element sputtering deposition method or a member-based electron-beam evaporation.

계속하여, 상변화층(108)이 형성된 반도체 기판(100)의 전면에 평탄화 절연층(110)을 형성한다. Subsequently, to form a front planarization insulating layer 110 of the phase change layer in the semiconductor substrate 100, 108 is formed. 평탄화 절연층(110) 내의 상변화층(108) 상에 비어홀(112) 및 비어(114)를 형성한다. To form the via hole 112 and the via 114 on the phase-change layer 108 in the planarization insulating layer 110. 이어서, 비어(112) 상에 상부 전극(116)을 형성하여 상변화 메모리 소자의 제조방법을 완성한다. Then, on the blank 112 to form an upper electrode 116, thereby completing a method for manufacturing a phase change memory element. 상부 전극(116)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W) 등의 금속 물질, 실리콘, 이러한 물질들의 금속 합금 또는 이러한 물질들의 금속 화합물로 형성한다. The upper electrode 116 is formed of a metallic compound of aluminum (Al), copper (Cu), titanium (Ti), tungsten (W) metal material, silicon, a metal alloy or such materials of these materials and the like.

한편, 상변화층(108) 상에 필요에 따라 저저항 연결을 위해 배리어층(미도시)이 형성될 수 있다. A barrier layer (not shown) to a low resistance connection, depending on the other hand, required in the phase change layer 108 may be formed. 이에 따라, 배리어층 상에 비어(114) 및 상부 전극(116)이 형성될 수 있다. Accordingly, a blank for the barrier layer 114 and the upper electrode 116 can be formed. 배리어층은 하나 이상의 물질층으로 형성할 수 있다. The barrier layer can be formed by a layer of one or more materials. 배리어층은 Ti계 물질층, 예컨대 Ti층, TiAlN층, TiSiN층 및 TiN층중에서 선택된 어느 하나의 물질층 또는 그 조합층을 이용하여 형성할 수 있다. The barrier layer can be formed by using a Ti-based material layer, such as a Ti layer, layer TiAlN, TiSiN layer and the one material layer or a combination layer selected from TiN layer. 그리고, 본 실시예에서는 상변 화층(108)을 비어(114)를 통하여 상부 전극(116)과 연결하였으나, 상변화층(108) 상에 상부 전극(116)을 바로 연결할 수도 있다. And, in the present embodiment it may be connected directly to the upper hwacheung 108 via the upper electrode 116 on the phase-change layer 108, but through 114 connected to the upper electrode 116.

다음에는, 도 1 내지 도 5의 본 발명의 상변화 메모리 소자의 제조방법과 비교를 위한 비교예를 설명한다. Next will be described a comparative example for comparison with the method of manufacturing a phase change memory element of the present invention of Figures 1 to 5.

도 6 내지 도 10은 본 발명과 비교를 위한 일반적인 상변화 메모리 소자의 제조방법을 설명하기 위한 단면도들이다. 6 to 10 are sectional views illustrating a manufacturing method of a general phase change memory element for this invention and the comparison.

도 6을 참조하면, 반도체 기판(200), 예컨대 실리콘 기판 상에 하부 전극(202)을 형성한다. Referring to Figure 6, a semiconductor substrate 200, for example, the lower electrode 202 on the silicon substrate. 반도체 기판(200) 및 하부 전극(202)은 본 발명의 반도체 기판(100) 및 하부 전극(102)에 해당된다. A semiconductor substrate 200 and the lower electrode 202 corresponds to the semiconductor substrate 100 and the lower electrode 102 of the present invention. 하부 전극은 반도체 기판(200) 상에 하부 전극용 도전막(미도시)을 형성한 후 사진식각공정으로 패터닝하여 형성한다. The lower electrode is formed by patterning by photolithography process after forming the (not shown) for the lower electrode conductive layer on a semiconductor substrate 200.

이어서, 하부 전극(202)의 양측에 콘택홀(205)을 갖는 매몰 절연층(206a)을 형성한다. Then, to form the buried insulation layer (206a) having a contact hole 205 at both sides of the lower electrode 202. 콘택홀(205)을 갖는 매몰 절연층(206)은 반도체 기판(100)의 전면에 층간 절연층(미도시)을 형성한 후, 사진식각공정을 통하여 형성한다. The buried insulating layer having contact holes 205, 206 formed through the front and then forming an interlayer insulating layer (not shown), a photolithography process of a semiconductor substrate 100. 콘택홀(205)의 크기(X1)는 본 발명의 실시예와 비교를 위하여 100nm 이하, 바람직하게는 50nm 이하로 형성한다. Size (X1) of the contact hole 205 to 100nm or less, and preferably to a comparison with the embodiment of the present invention forms less than 50nm. 매몰 절연층(206a)은 본 발명의 매몰 절연층(106a)에 해당된다. The buried insulation layer (206a) are buried in the insulation layer (106a) of the present invention.

도 7을 참조하면, 콘택홀(205) 내에 발열 전극용 제1 도전막(204a)을 형성한다. 7, to form a contact hole electrode heating the first conductive film (204a), into (205). 제1 도전막(204a)은 콘택홀(205)을 충분히 매립하지 못하고 콘택홀 내에 제1 리세스(207)가 형성된다. A first conductive layer (204a) has a first recess (207) in the not fully embedded in the contact hole for the contact hole 205 is formed.

도 8을 참조하면, 콘택홀(205) 내에 제1 리세스(207)가 형성된 제1 도전막(204a) 상에 다시 발열 전극용 제2 도전막(204b)을 형성한다. 8, to form a contact hole 205. The first recess 207 is formed in the first conductive film heat generating electrode, the second conductive layer (204b) on the back for (204a) in the. 제2 도전막(204b) 도 콘택홀(205)을 충분히 매립하지 못하고 콘택홀(205) 내에 제2 리세스(209)가 형성된다. A second conductive layer (204b) is also the second recess (209) in the not fully embedded in the contact hole 205, a contact hole 205 is formed.

도 9를 참조하면, 콘택홀(205) 내에 제2 리세스(209)가 형성된 제2 도전막(204a) 상에 다시 발열 전극용 제3 도전막(204c)을 형성한다. 9, to form a contact hole 205. The second recess 209 is formed in the second conductive film electrode heating third conductive film (204c) for back on (204a) in the. 제3 도전막(204c)은 콘택홀(205)을 충분히 매립하게 된다. A third conductive film (204c) is sufficiently buried in the contact holes 205. 본 비교예에서는, 발열 전극용 도전막을 3회 반복하여 콘택홀(205)을 매립하였지만 통상적으로는 수회 반복하여야 한다. In this comparative example, by heating the conductive film electrode repeated three times but for filling the contact holes 205 typically is to be repeated several times. 물론, 상변화 메모리 소자가 고집적화될수록 콘택홀(205)에 발열 전극용 도전막(204a, 204b, 204c)을 매립하는 것이 어렵고, 거의 불가능하게 된다. Of course, it is difficult to have a phase change memory element embedded in a heat conductive film electrode (204a, 204b, 204c) for the contact hole 205. The more highly integrated, it is almost impossible.

도 10을 참조하면, 발열 전극용 제3 도전막(204c)을 평탄화하여 발열 전극(204d)을 형성한다. 10, and flattening the third conductive film (204c) for heating the electrodes to form a heating electrode (204d). 발열 전극(204d)은 본 발명의 발열 전극(104)에 해당하는 것이다. Heating electrodes (204d) is to correspond to the heating electrode 104 according to the present invention. 이어서, 발열 전극(204d) 상에 상변화층(미도시)과 상부 전극(미도시)을 형성하여 상변화 메모리 소자의 제조방법을 완성한다. Then, by forming a heating electrode (204d), the phase change layer (not shown) and an upper electrode (not shown) on to complete the preparation of phase-change memory device.

이상과 같이, 도 1 내지 도 5의 본 발명은 도 6 내지 도 10의 비교예와 비교할 때 콘택홀에 매립하는 갭필 공정을 이용하지 않고 사진식각공정으로 발열 전극을 형성한다. As described above, the present invention is also of 1 to 5 to form a heat generating electrode by photolithography without using gaeppil step of embedding the contact holes as compared with the comparative examples 6 to 10. 따라서, 본 발명은 갭필 공정의 어려움 없이 상변화 메모리 소자를 제조할 수 있다. Accordingly, the present invention may be manufactured a phase change memory element without difficulty gaeppil process. 또한, 본 발명의 상변화 메모리 소자는 갭필 공정 없이 제조하기 때문에 고집화에 매우 유리하다. Further, the phase change memory device of the present invention is very advantageous in manufacturing because the stuck screen without gaeppil process.

더하여, 도 1 내지 도 5의 본 발명은 도 6 내지 도 10의 비교예와 비교할 때 마스크의 수를 증가시키지 않으면서 공정수를 줄일 수 있어서 상변화 메모리 소자의 제조원가를 낮출 수 있다. In addition, the invention is also from 1 to 5 can reduce the manufacturing cost of the phase change memory device, for reducing the number of steps up without increasing the number of masks as compared with the comparative examples 6 to 10.

상술한 바와 같이 본 발명은 콘택홀에 매립하는 갭필 공정 없이 사진식각공정으로 발열 전극을 형성한다. As described above, the present invention forms an electrode by photolithography without heating gaeppil step of embedding the contact holes. 따라서, 본 발명은 갭필 공정의 어려움 없이 상변화 메모리 소자를 안정적으로 제조할 수 있다. Accordingly, the present invention can be stably produced in a phase change memory element without difficulty gaeppil process.

본 발명의 상변화 메모리 소자는 갭필 공정 없이 제조하기 때문에 고집화에 매우 유리하다. The phase change memory device of the present invention is very advantageous in manufacturing because the stuck screen without gaeppil process.

또한, 본 발명은 마스크의 수를 증가시키지 않으면서 공정수를 줄일 수 있어서 상변화 메모리 소자의 제조원가를 낮출 수 있다. In addition, the present invention can be reduced in the number of steps without increasing the number of masks to lower the manufacturing cost of the phase change memory element.

Claims (6)

  1. 반도체 기판 상에 하부 전극을 형성하는 단계; Forming a lower electrode on a semiconductor substrate;
    상기 하부 전극 상에 발열 전극을 형성하는 단계; Forming a heating electrode on the lower electrode;
    상기 하부 전극 및 발열 전극이 형성된 반도체 기판의 전면에 상기 발열 전극의 최상부의 높이보다 두껍게 층간 절연층을 형성하는 단계; The method comprising the entire surface of the semiconductor substrate on which the lower electrode and the heating electrode is formed thicker than the uppermost height of the heat-generating electrode forming an interlayer insulating layer;
    상기 발열 전극이 노출되도록 상기 층간 절연층을 평탄화하여 매몰 절연층을 형성하는 단계; Forming a buried insulating layer to planarize the interlayer insulating layer such that the heating electrode is exposed;
    상기 발열 전극 상에 상기 발열 전극에 접하여 상변화층을 형성하는 단계; Forming a phase change layer in contact with the heating electrode on the heating electrode; And
    상기 상변화층 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 상변화 메모리 소자의 제조방법. Method of manufacturing a phase change memory element comprising the steps of: forming a top electrode on the phase change layer.
  2. 제1항에 있어서, 상기 발열 전극은 상기 반도체 기판 상에 도전막을 형성한 후 사진식각공정으로 패터닝하여 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법. The method of claim 1, wherein the heating electrode is a method of manufacturing a phase change memory device characterized in that it is formed by patterning by photolithography process after forming a conductive film on the semiconductor substrate.
  3. 제1항에 있어서, 상기 층간 절연층의 평탄화에 의해 상기 매몰 절연층은 상기 발열 전극의 양측의 하부 전극 및 상기 반도체 기판 상에 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법. The method of claim 1, wherein the buried insulating layer by the planarization of the interlayer-insulating layer is manufactured of a phase change memory element, characterized in that formed on the lower electrode and the semiconductor substrate on both sides of the heat-generating electrode.
  4. 제1항에 있어서, 상기 발열 전극은 Ti계 물질층, Ta계 물질층, SiGe계 물질층 및 그 조합층 중에서 선택된 어느 하나의 물질층으로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법. The method of claim 1, wherein the heating electrode is a method of manufacturing a phase change memory element, characterized in that to form the one material layer selected from the group consisting of Ti-based material layer, Ta-based material layer, SiGe-based material layer and the combined layers.
  5. 제1항에 있어서, 상기 상변화층은 주기율표에서 VI족 물질을 적어도 하나 이상 포함하는 칼코게나이드로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법. The method of claim 1, wherein the method for manufacturing a phase change memory element, characterized in that for forming a chalcogenide comprising the phase-change layer is at least one Group VI material in the periodic table.
  6. 제1항에 있어서, 상기 상변화층 상에 비어를 형성하여 상기 상부 전극은 상기 비어를 통하여 상기 상변화층과 연결하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법. The method of claim 1, wherein the upper electrode by forming a blank on the phase change layer is prepared of a phase change memory element characterized in that connected to the phase-change layer through the via.
KR1020060122550A 2006-12-05 2006-12-05 Method of fabricating a phase change memory device for enabling high integration without gap fill process KR100785807B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060122550A KR100785807B1 (en) 2006-12-05 2006-12-05 Method of fabricating a phase change memory device for enabling high integration without gap fill process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060122550A KR100785807B1 (en) 2006-12-05 2006-12-05 Method of fabricating a phase change memory device for enabling high integration without gap fill process

Publications (1)

Publication Number Publication Date
KR100785807B1 true KR100785807B1 (en) 2007-12-13

Family

ID=39141059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122550A KR100785807B1 (en) 2006-12-05 2006-12-05 Method of fabricating a phase change memory device for enabling high integration without gap fill process

Country Status (1)

Country Link
KR (1) KR100785807B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129806B2 (en) 2009-01-21 2012-03-06 Samsung Electronics Co., Ltd. Magnetic memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104834A (en) * 2003-06-04 2004-12-13 삼성전자주식회사 Phase random access memory with high dencity
KR20050087154A (en) * 2004-02-25 2005-08-31 삼성전자주식회사 Phase-changeable memory device and method of manufacturing the same
KR20060002132A (en) * 2004-07-01 2006-01-09 주식회사 하이닉스반도체 Phase-change random access memory device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104834A (en) * 2003-06-04 2004-12-13 삼성전자주식회사 Phase random access memory with high dencity
KR20050087154A (en) * 2004-02-25 2005-08-31 삼성전자주식회사 Phase-changeable memory device and method of manufacturing the same
KR20060002132A (en) * 2004-07-01 2006-01-09 주식회사 하이닉스반도체 Phase-change random access memory device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129806B2 (en) 2009-01-21 2012-03-06 Samsung Electronics Co., Ltd. Magnetic memory device

Similar Documents

Publication Publication Date Title
US6613604B2 (en) Method for making small pore for use in programmable resistance memory element
KR100689831B1 (en) Phase change memory cells having a cell diode and a bottom electrode self-aligned with each other and methods of fabricating the same
KR100568109B1 (en) Phase change memory devices and methods of forming the same
CN102097587B (en) Memory device having wide area phase change element and small electrode contact area
US7417245B2 (en) Phase change memory having multilayer thermal insulation
CN100544016C (en) Thin film fuse phase change cell with thermal isolation pad and manufacturing method
KR100486306B1 (en) Phase-change memory device having self-heater structure
US6864503B2 (en) Spacer chalcogenide memory method and device
KR100668846B1 (en) Method of manufacturing phase change RAM device
US7635855B2 (en) I-shaped phase change memory cell
CN100502080C (en) Memory and method for manufacturing memory device
TWI321355B (en) Vacuum jacket for phase change memory element
CN101447502B (en) Non-volatile memory devices and methods of fabricating and using the same
US7696077B2 (en) Bottom electrode contacts for semiconductor devices and methods of forming same
KR100504701B1 (en) Phase change memory device and method for forming the same
CN100502029C (en) Phase change memory element and its forming method
US7317201B2 (en) Method of producing a microelectronic electrode structure, and microelectronic electrode structure
US7105396B2 (en) Phase changeable memory cells and methods of fabricating the same
KR100564608B1 (en) Phase-change memory device
US7531825B2 (en) Method for forming self-aligned thermal isolation cell for a variable resistance memory array
CN100593865C (en) Thermal isolation for an active-sidewall phase change memory cell
US20070246699A1 (en) Phase change memory cell with vacuum spacer
CN100573898C (en) Self-aligned planerized bottom electrode phase change memory and manufacturing method
US7067837B2 (en) Phase-change memory devices
US20110031461A1 (en) Phase change memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee