KR100781375B1

KR100781375B1 - 예비 비트를 이용한 데이터 패킷 구성 방법

Info

Publication number: KR100781375B1
Application number: KR20050096119A
Authority: KR
Inventors: 김해식; 공준진; 노재호
Original assignee: 삼성전자주식회사
Priority date: 2005-10-12
Filing date: 2005-10-12
Publication date: 2007-11-30
Also published as: US20070081532A1; EP1775871A2; JP2007110729A; KR20070040597A

Abstract

본 발명은 초광대역(UWB:Ultra Wide Band) 통신에서 전송할 데이터 패킷을 구성할 경우에, 데이터 패킷의 예비 비트들(Reserved bits) 중에서 일부 예비 비트를 테일비트로 설정하여, 데이터 패킷 구성에 필요한 양의 테일비트를 충분히 확보함으로써 데이터 패킷의 신뢰성을 높이도록 하는 예비 비트를 이용한 데이터 패킷 구성 방법에 관한 것으로서,

본 발명에 의하면, 비터비 디코더에서 데이터 패킷을 디코딩할 경우에 Minimum State Finder를 줄일 수 있으며, 데이터 패킷에 테일비트를 충분히 확보할 수 있다. 또한, PHY 헤더에 CRC를 사용하여 데이터 패킷의 신뢰도를 향상시킬 수 있다.

UWB, Tail Bits, 예비 비트, PHY 헤더, CRC, PLCP

Description

예비 비트를 이용한 데이터 패킷 구성 방법{Data packet constructing method using Reserved bits}

도 1은 초광대역 통신에서 MB-OFDM 방식에 따라 송수신되는 PLCP 헤더의 패킷 구조를 나타낸 도면,

도 2는 본 발명의 제1 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면,

도 3은 본 발명의 제2 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면,

도 4는 본 발명의 제3 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면, 그리고

도 5는 본 발명의 제4 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

110, 120 : 기존 6 비트 테일비트 130 : 기존 4 비트 테일비트

210, 310, 520 : 제1 테일비트 220 : 제3 테일비트

310 : 제1 테일비트 320, 530 : 제2 테일비트

330 : 제3 테일비트 410 : 제1 CRC 비트

420 : 제2 CRC 비트 430 : 테일비트

510 : CRC 비트

본 발명은 예비 비트를 이용한 데이터 패킷 구성 방법에 관한 것으로서, 더욱 상세하게는 초광대역(UWB:Ultra Wide Band) 통신에서 전송할 데이터 패킷을 구성할 경우에, 데이터 패킷의 예비 비트들(Reserved bits) 중에서 일부 예비 비트를 테일비트로 설정하여, 데이터 패킷 구성에 필요한 양의 테일비트를 충분히 확보함으로써 데이터 패킷의 신뢰성을 높이도록 하는 예비 비트를 이용한 데이터 패킷 구성 방법에 관한 것이다.

최근에 부각되고 있는 초광대역(Ultra Wide Band : UWB) 무선 기술은 수백 메가 헤르츠 대역을 이용해 고속 데이터 전송을 가능케 해준다. 이러한 초광대역 통신을 구현하기 위한 근간이 되는 기술 중 하나가 OFDM(orthogonal frequency-division multiplexing : 직교 주파수 분할 다중)이다. OFDM 은 서로 다른 수십 또는 수백 가지 주파수의 하위 반송파(sub-carrier)를 사용함으로써 디지털 데이터 전송 시스템보다 많은 정보를 각 심볼 구간(symbol period)에 압축하여 전송할 수 있다. 이에 따라, OFDM은 다른 디지털 전송 시스템에서보다 심볼을 보다 적게 사용하면서 동일한 초당 비트 수를 전송할 수 있게 된다.

한편, 도 1은 초광대역 통신에서 MB-OFDM 방식에 따라 송수신되는 PLCP 헤더의 패킷 구조를 나타낸 도면이다.

도 1에 도시된 바와 같이, PLCP(Physical Layer Convergence Procedure) 헤더는 PHY(Physical) 헤더(40 bits), 제1 테일(Tail) 비트(6bits), 스크램블 MAC(Media Access Control) 헤더/HCS(Header Check Sequence)(96 bits), 제2 테일비트(6 bits), Reed-Solomon Parity Bytes(48 bits), 제3 테일비트(4 bits) 등으로 구성된다.

즉, PHY 헤더는 총 200 비트로 이루어지고, 이 중 제1 및 제2 테일비트는 6 비트로 구성되나, 끝 부분의 제3 테일비트는 200 비트에 맞추기 위해 4 비트로 이루어짐을 알 수 있다. 여기서, 테일비트는 디코더 과정을 돕기 위해 트렐리스(Trellis)를 잘 알려진 상태로 초기화시키려고 사용된다.

그런데, 데이터 패킷을 컨볼루션 코드(Convolution code)를 이용하여 인코딩(Encoding)할 경우, 데이터 패킷의 끝 부분에서 Constraint Length(K) 만큼의 테일비트가 필요하나, 200 비트로 한정된 데이터 패킷 사이즈로 인해 테일비트를 충분히 확보하지 못하게 되는 문제점이 있다.

또한, 기존 16 비트의 테일비트로는 콘볼루션 코드의 State를 Known State로 수렴시키지 못하게 된다. 따라서, PLCP 헤더 구조에서 Traceback Start Point를 설 정할 때, 다수의 State 중 한 State를 선택해서 Traceback을 수행해야 하므로, Minimum State Finder가 필요하게 되는 문제점이 있다.

상기 문제점을 해결하기 위해 본 발명은, 초광대역(UWB) 통신에서 전송할 데이터 패킷을 구성할 경우에, 데이터 패킷의 예비 비트들 중에서 일부 예비 비트를 테일비트로 설정하여, 데이터 패킷 구성에 필요한 양의 테일비트를 충분히 확보함으로써 데이터 패킷의 신뢰성을 높이도록 하는 예비 비트를 이용한 데이터 패킷 구성 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 예비 비트를 이용한 데이터 패킷 구성 방법은, 헤더 내에, 제1 테일비트(Tail bits)와, 제2 테일비트, 및 제3 테일비트를 포함하여 구성하는 단계; 및 물리 계층(PHY) 헤더의 예비 비트 중 끝부분 2 비트를 상기 제1 테일비트로 구성하는 단계;를 포함하는 것을 특징으로 한다.

상기 제1 테일비트는 4 비트, 상기 제2 테일비트는 6 비트, 및 상기 제3 테일비트는 6 비트로 구성하는 것을 특징으로 한다.

상기 제1 테일비트는 5 비트, 상기 제2 테일비트는 5 비트, 및 상기 제3 테일비트는 6 비트로 구성하는 것을 특징으로 한다.

상기 제1 테일비트는 제1 CRC 비트이고, 상기 제2 테일비트는 제2 CRC 비트 인 것을 특징으로 한다.

상기 제1 CRC 비트는 5 비트, 상기 제2 CRC 비트는 5 비트이며, 상기 제1 테일비트는 하나의 CRC 비트이며, 상기 하나의 CRC 비트는 4 비트인 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.

또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

먼저, 본 발명에 대한 이해를 돕기 위해, 본 발명에 따른 패킷 구조가 이루어지는 PLCP 헤더에 대해, Wimedia PHY의 규격을 예로 들어 설명한다. 이에 따라, 통상적인 UWB 송수신기의 구성은 생략한다.

초광대역 통신에 이용되는 데이터 패킷은 PLCP 프리앰블(Preamble), PHY 헤더, MAC(Media Access Controll) 헤더, HCS(Head Check Sequence), 테일비트, 프레임 페이로드(Frame Payload), FCS(Frame Check Sequence), 테일비트 및 패드비트 (Pad bits)가 전송 순서를 따라 순차적으로 배열되는 구조를 갖는다.

PHY 헤더는 데이터 전송 속도 정보를 나타내는 Rate와, 여분으로 배치되는 Reserved, 프레임 길이 정보를 나타내는 Length, 그리고 스크램블 방식 정보를 나타내는 Scrambler Init가 순차적으로 배열되는 구조를 갖는다.

PLCP 프리앰블은 패킷 동기 시퀀스(Packet Sync. Sequence), 프레임 동기 시퀀스(Frame Sync. Sequence), 및 채널 추정 시퀀스(Channel Est. Sequence)가 순차적으로 배열된 구조를 갖는다.

즉, PLCP 패킷의 선두에는 패킷의 존재를 나타내기 위한 프리앰블이 부가되어 있으며, 프리앰블에는 심볼 패턴이 정의되어 있다. 프리앰블에 이어, 신호 필드가 정의되고 있으며, 신호 필드에는 패킷의 정보부(Payload)를 복호화하는데 필요한 정보가 포함되어 있다. PLCP 헤더를 포함하고 있는 신호부는 잡음에 강한 부호화가 시행되고 있어 39.4 Mbps 상당으로 전송된다.

서비스 필드가 포함되는 정보부의 패킷은 수신기의 SNR 등에 따라서 가능한 한 에러가 생기지 않는 범위에서 가장 높은 비트 속도가 제공되는 전송 속도 모드에서 전송된다. 정보부는 PSDU(Physical Layer Service Data Unit)로서 상위 층인 링크층으로 주고 받아진다.

MB-OFDM 방식의 경우, 데이터 패킷의 전송 과정에서 손실될 신호의 복구를 위하여 채널 코딩부가 비트 스트림에 비트들을 추가한다. 바람직하게는 신호가 특정 패턴을 갖는 것을 방지하기 위해 비트 스트림의 순서를 섞고(Scramble), 콘볼루션 코딩을 수행한다. 추가된 비트들의 비율이 많으면 많을수록 채널 전송 중에 발 생되는 에러를 복구할 수 있는 가능성이 커진다.

콘볼루션 코딩시, PLCP 헤더 내에 있는 테일비트에 대하여도 수행하게 되는데, 이때 테일비트가 6 비트일 경우에 콘볼루션 코드의 State를 확실한 Known State, 즉 '0'인 상태로 할 수 있다. 따라서, PLCP 헤더에 있는 3 개의 테일비트가 6 비트씩 총 18 비트일 경우에 3 개의 테일비트를 모두 사용할 수 있다.

본 발명에서는 기존 16 비트의 테일비트로는 콘볼루션 코드의 State를 Known State로 하지 못하기 때문에, Wimedia PHY 규격에 있는 테일비트 16 비트와 PLCP 헤더 200 비트를 유지하면서 콘볼루션 코드의 State를 Known State로 전환하기 위해, PHY 헤더에 이어지는 제1 테일비트의 크기를 줄이고, Parity Bytes에 이어지는 제3 테일비트의 크기를 원래의 크기로 늘리며, 제1 테일비트에 부족한 비트를 PHY 헤더 내에 있는 Reserved Bits로 충당하도록 하는 것이다.

도 2는 본 발명의 제1 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면이다.

도 2에 도시된 본 발명의 제1 실시예에 따른 데이터 패킷은, PLCP 헤더 패킷에서 물리 계층(PHY) 헤더에 이어진 제1 테일비트(210)를 4 비트로 구성하고, 끝 부분의 제3 테일비트(220)를 6 비트로 구성하며, PHY 헤더에 포함되어 있는 예비 비트들 중에서 2 비트(230)를 제1 테일비트(210)로 설정하여 구성한다. 여기서, 제2 테일비트는 그대로 6 비트로 두게 된다.

즉, 도 2에 도시된 바와 같이, 40 비트로 구성된 PHY 헤더에서 다섯번째 바 이트에 해당하는 끝 부분의 39번째 비트와 40번째 비트 2 비트(230)를 테일비트로 설정하여, 이 2 비트의 테일비트가 PHY 헤더에 이어진 제1 테일비트(210)와 합하여짐으로써, 6 비트의 제1 테일비트(210)를 구성하게 되는 것이다. PLCP 헤더에서는 6 비트로 이루어진 테일비트 3 개를 포함하게 된다.

또한, PLCP 헤더의 경우, 테일비트를 경계로 패킷을 나누어 사용할 수 있는데, 3 개의 테일비트가 구성되므로 헤더 패킷을 3 개의 부분으로 나누어 사용할 수 있게 된다.

도 3은 본 발명의 제2 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면이다.

도 3에 도시된 본 발명의 제2 실시예에 따른 데이터 패킷은, PLCP 헤더에서 원래 테일비트가 차지한 16 비트 구성을 그대로 유지하기 위해, PHY 헤더에 이은 제1 테일비트(310)를 5 비트로 구성하고, 중간에 위치한 제2 테일비트(320)를 5 비트로 구성하며, 끝 부분에 위치한 제3 테일비트(330)를 6 비트로 구성한다. 즉, PHY 헤더에서 40번째 비트 1비트를 테일비트로 설정하여, 이 1비트의 테일비트가 제1 테일비트(310)에 합하여짐으로써, 5비트의 제1 테일비트(310)를 구성하게 되는 것이다. 따라서, 원래 테일비트의 구성이 차지하는 16 비트를 유지할 수 있게 된다.

이렇게 테일비트를 각각 5 비트로 구성할 경우에 콘볼루션 코딩시에 사용할 수 없지만 Traceback Start Point를 2 State 중 하나만 선택해도 되기 때문에 Maximum State Finder 하나만 사용하면 되는 장점이 있다.

도 4는 본 발명의 제3 실시예에 따른 예비 비트를 이용한 데이터 패킷 구성 방법을 설명하기 위한 패킷 구조를 나타낸 도면이다.

도 4에 도시된 본 발명의 제3 실시예에 따른 데이터 패킷은, PLCP 헤더에서 물리 계층(PHY) 헤더에 이어 제1 테일비트 위치에 5 비트의 제1 CRC(Cyclic Redundancy Check) 비트(410)와, 제2 테일비트 위치에 5 비트의 제2 CRC 비트(420)를 구성하고, 끝 부분에 위치한 제3 테일비트 위치에 하나의 테일비트(430)를 6 비트로 구성한다. 즉, 5비트의 제1 및 제2 테일비트 대신에 제1 및 제2 테일비트 위치에 5비트의 제1 및 제2 CRC 비트를 삽입한다.

따라서, Systematic Code로 인코딩된 데이터 패킷에서 오류 정정을 위한 CRC 비트를 데이터 패킷 중간에 구성시킴으로써, PLCP 헤더에서 미리 오류 정정을 수행하고, 다시 시스템 본래의 CRC 비트에서 오류 정정을 수행하게 되므로, 데이터 패킷의 신뢰도를 높이게 되는 것이다.

한편, PLCP 패킷의 전송시에, 전송 데이터는 PHY 헤더 생성기와 MAC 헤더 생성기, 데이터+FCS(Frame Check Sequence) 생성기로 입력된다. PHY 헤더 생성기는 입력되는 데이터에 상응하게 PHY 헤더, 즉 스크램블러 시드 정보와, MAC 프레임의 전송 속도 및 데이터 길이 등에 대한 정보를 포함하는 PHY 헤더를 생성한 후 다중화기(MUX)로 출력한다. MAC 헤더 생성기는 입력되는 데이터에 상응하게 MAC 헤더, 즉 프레임 조정 신호와, PicoNet ID, Destination ID, Source ID, Fragmentation Control 정보 및 스트림 인덱스 정보를 포함하는 MAC 헤더를 생성한 후 다중화기(MUX)로 출력한다. 데이터+FCS 생성기는 입력되는 데이터에 상응하게 데이터+FCS를 생성한 후 다중화기(MUX)로 출력한다. 여기서, 데이터+FCS 생성기는 생성된 데이터와 전송 데이터에 상응하게 32 비트 순환 리던던시 검사(CRC)인 FCS를 삽입하여 출 력하게 된다.

다중화기(MUX)는 PHY 헤더 생성기와 MAC 헤더 생성기에서 출력한 신호들을 물리 계층 프레임 구조에 상응하게 다중화한 후 HCS(Head Check Sequence) 생성기로 출력한다. HCS 생성기는 PHY 헤더와 MAC 헤더에 상응하게 HCS를 생성한 후 다중화기로 출력한다. 다중화기는 MAC 헤더 생성기와 데이터+FCS 생성기에서 출력한 신호를 물리 계층 프레임 구조에 상응하게 다중화한 후 스크램블러(Scrambler)로 출력한다. 스크램블러는 다중화기에서 출력한 신호를 입력하여 미리 설정되어 있는 스크램블러 시드 정보를 가지고 스크램블링한 후 다중화기로 출력한다. 다중화기는 PHY 헤더 생성기에서 출력한 신호와, 스크램블러에서 출력한 신호들을 PHY 계층 프레임 구조에 상응하게 다중화하여 출력한다.

테일 생성기는 트렐리스 초기 상태를 나타내기 위해 테일 심볼을 생성한 후 다중화기로 출력한다. 다중화기는 각 구성에서 출력한 신호와 테일 생성기에서 출력한 신호를 PHY 계층 프레임 구조에 상응하게 다중화한 후 변조기(Modulator)로 출력한다. 따라서, 변조기는 OFDM 변조 방식에 상응하게 변조한 후 출력하게 된다.

도 5에 도시된 본 발명의 제4 실시예에 따른 데이터 패킷은, PLCP 헤더 구성에서 PHY 헤더에 이어 제1 테일비트의 위치에 4 비트의 CRC 비트(510)를 구성하고, 제2 테일비트의 위치에 6 비트의 제1 테일비트(520)를 구성하며, 제3 테일비트의 위치에 6 비트의 제2 테일비트(530)를 구성하는 것이다. 즉, 도 2의 경우에 4비트의 제1 테일비트 대신에 제1 테일비트 위치에 4비트의 CRC비트를 삽입하는 것이다

따라서, Systematic Code로 인코딩된 데이터 패킷에서, 데이터 패킷 중간에 오류 정정을 위한 CRC와, 트렐리스 초기 상태를 위한 테일비트를 함께 사용함으로써, Information의 신뢰도를 높임과 동시에 Information 비트와 패러티(Parity) 비트를 분리해 낼 수 있게 된다.

전술한 바와 같이 본 발명에 의하면, 초광대역(UWB) 통신에서 전송할 데이터 패킷을 구성할 경우에, 데이터 패킷의 예비 비트들 중에서 일부 예비 비트를 테일비트로 설정하여, 데이터 패킷 구성에 필요한 양의 테일비트를 충분히 확보함으로써 데이터 패킷의 신뢰성을 높이도록 하는 예비 비트를 이용한 데이터 패킷 구성 방법을 실현할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.

따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.

본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해 석되어야 할 것이다.

이상에서 설명한 바와 같이 본 발명에 의하면, 비터비 디코더에서 데이터 패킷을 디코딩할 경우에 Minimum State Finder를 줄일 수 있으며, 데이터 패킷에 테일비트를 충분히 확보할 수 있다. 또한, PHY 헤더에 CRC를 사용하여 데이터 패킷의 신뢰도를 향상시킬 수 있다.

Claims

PLCP(Physical Layer Convergence Procedure) 헤더 내에, 제1 테일비트(Tail bits)와, 제2 테일비트, 및 제3 테일비트를 포함하여 구성하는 단계; 및

상기 제3 테일비트를 6비트로 구성하는 단계;를 포함하는 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.
제 1 항에 있어서,

상기 제1 테일비트는 4 비트, 상기 제2 테일비트는 6 비트로 구성하는 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.
제 1 항에 있어서,

상기 제1 테일비트는 5비트, 상기 제2 테일비트는 5비트로 구성하는 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.
제 1 항에 있어서,

상기 제1 테일비트는 제1 CRC비트, 상기 제2 테일비트는 제2 CRC비트로 구성하는 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.
제 4 항에 있어서,

상기 제1 CRC 비트는 5 비트, 상기 제2 CRC 비트는 5 비트인 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.
제 1 항에 있어서,

상기 제1 테일비트는 하나의 CRC비트로 구성하는 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.
제 6 항에 있어서,

상기 하나의 CRC 비트는 4 비트인 것을 특징으로 하는 예비 비트를 이용한 데이터 패킷 구성 방법.