KR100777739B1 - A thin film transistor, a method for prepairng the same and a flat panel display device - Google Patents

A thin film transistor, a method for prepairng the same and a flat panel display device Download PDF

Info

Publication number
KR100777739B1
KR100777739B1 KR1020060047539A KR20060047539A KR100777739B1 KR 100777739 B1 KR100777739 B1 KR 100777739B1 KR 1020060047539 A KR1020060047539 A KR 1020060047539A KR 20060047539 A KR20060047539 A KR 20060047539A KR 100777739 B1 KR100777739 B1 KR 100777739B1
Authority
KR
South Korea
Prior art keywords
insulating layer
organic insulating
plasma
polymer
gate electrode
Prior art date
Application number
KR1020060047539A
Other languages
Korean (ko)
Inventor
박용우
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060047539A priority Critical patent/KR100777739B1/en
Application granted granted Critical
Publication of KR100777739B1 publication Critical patent/KR100777739B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Abstract

A thin film transistor, a method for preparing the same, and a flat panel display device are provided to enhance reliability by suppressing damage of a layer to be attached to an organic insulating layer in an adhering process of the organic insulating layer. Source and drain electrodes(14a,14b) are isolated from a gate electrode(12). A semiconductor layer(15) is isolated from the gate electrode. The semiconductor layer comes in contact with the source and drain electrodes. An organic insulating layer(13) is formed to isolate the gate electrode from the source and drain electrodes or the semiconductor layer. The organic insulating layer includes a remote plasma region or a pulse plasma region(16) which is formed on a surface thereof. The organic insulating layer is formed with one or more elements selected from a group including a styrene-based polymer, a phenol-based polymer, an acrylic-based polymer, an amide-based polymer, an imide-based polymer, an alkyl-ether-based polymer, an aryl-ether-based polymer, a vinyl-alcohol-based polymer, a vinyl-based polymer, a parylene-based polymer, a cellulose-based polymer, a poly-ketone-based polymer, a polyester-based polymer, a poly-norbornene-based polymer, and a fluorine-based polymer.

Description

박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치{A thin film transistor, a method for prepairng the same and a flat panel display device} A thin film transistor, a method for manufacturing the same, and a flat panel display device having the thin film transistor.

도 1은 본 발명을 따르는 박막 트랜지스터의 일 실시예를 개략적으로 도시한 단면도이고, 1 is a cross-sectional view schematically showing an embodiment of a thin film transistor according to the present invention,

도 2는 리모트 플라즈마 반응기의 일 구현예를 개략적으로 설명한 것이고,2 schematically illustrates one embodiment of a remote plasma reactor,

도 3은 펄스 플라즈마 반응기의 일 구현예를 개략적으로 설명한 것이고,3 schematically illustrates an embodiment of a pulsed plasma reactor,

도 4a 및 4b는 상기 도 1에 도시된 박막 트랜지스터 중 플라즈마 처리 전후의 유기 절연층 표면을 개략적으로 도시한 단면도이고,4A and 4B are cross-sectional views schematically illustrating surfaces of an organic insulating layer before and after plasma processing among the thin film transistors illustrated in FIG. 1;

도 5a는 에틸렌-테트라플루오로에틸렌으로 이루어진 유기층을 관찰한 AFM(Atomic Force Microscopy) 사진이고, 5A is an Atomic Force Microscopy (AFM) photograph of an organic layer made of ethylene-tetrafluoroethylene,

도 5b는 에틸렌-테트라플루오로에틸렌으로 이루어진 유기층 표면을 리모트 플라즈마 처리한 후 관찰한 AFM 사진이고, 5B is an AFM photograph of a surface of an organic layer made of ethylene-tetrafluoroethylene after remote plasma treatment.

도 5c는 에틸렌-테트라플루오로에틸렌으로 이루어진 유기층 표면을 다이렉츠 플라즈마 처리한 후 관찰한 AFM 사진이고,5C is an AFM photograph of a surface of an organic layer composed of ethylene-tetrafluoroethylene after DirectX plasma treatment.

도 6은 본 발명을 따르는 박막 트랜지스터의 다른 일 실시예를 개략적으로 도시한 단면도이고,6 is a cross-sectional view schematically showing another embodiment of a thin film transistor according to the present invention;

도 7a 및 도 7b는 상기 도 6에 도시된 박막 트랜지스터 중 플라즈마 처리 전후의 유기 절연층 표면을 개략적으로 도시한 단면도이고, 7A and 7B are cross-sectional views schematically illustrating surfaces of an organic insulating layer before and after plasma treatment among the thin film transistors illustrated in FIG. 6.

도 8은 본 발명을 따르는 박막 트랜지스터의 다른 일 실시예를 개략적으로 도시한 단면도이고,8 is a cross-sectional view schematically showing another embodiment of a thin film transistor according to the present invention;

도 9는 도 1에 도시된 바와 같은 박막 트랜지스터를 구비한 유기 발광 표시장치를 개략적으로 도시한 단면도이다.FIG. 9 is a schematic cross-sectional view of an organic light emitting diode display including a thin film transistor as illustrated in FIG. 1.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

11, 21 : 기판 12, 22 : 게이트 전극11, 21: substrate 12, 22: gate electrode

13, 23 : 유기 절연층 15, 25 : 반도체층13, 23: organic insulating layer 15, 25: semiconductor layer

14a, 14b, 24a, 24b : 소스 및 드레인 전극14a, 14b, 24a, 24b: source and drain electrodes

16, 26 : 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역16, 26: the area where the surface of the organic insulating layer is remote plasma or pulsed plasma treatment

본 발명은 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 유기 절연층 및 유기 절연층 하부에 위치한 층의 손상없이, 상기 유기 절연층과 접촉하는 다른 층과 유기 절연층 사이의 접착력을 향상시키기 위하여, 유기 절연층 상부에 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역을 구비한 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, a method for manufacturing the same, and a flat panel display device having the thin film transistor, and more particularly, to contact the organic insulating layer without damaging the organic insulating layer and a layer under the organic insulating layer. In order to improve the adhesive force between the other layer and the organic insulating layer, a thin film transistor having a region where the surface of the organic insulating layer is remote plasma or pulse plasma treated on the organic insulating layer, a manufacturing method thereof, and a flat panel display having the thin film transistor Relates to a device.

액정 표시 장치나 유기 발광 표시 장치 또는 무기 발광 표시 장치 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin Film Transistors (hereinafter referred to as TFTs) used in flat panel display devices, such as liquid crystal display devices, organic light emitting display devices or inorganic light emitting display devices, are referred to as TFTs and switching elements to control the operation of each pixel. Used as

이러한 TFT는 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다. 상기 반도체층은 실리콘 등과 같은 무기물로 이루지거나, 펜타센 등과 같은 유기물로 이루어질 수 있다. 상기 유기 박막 트랜지스터는 예를 들면, 대한민국 특허 공개번호 제2004-0012212호에 개시되어 있다.Such a TFT has a semiconductor layer having a source / drain region and a channel region formed between the source / drain regions, a gate electrode insulated from the semiconductor layer and positioned in a region corresponding to the channel region, and the source / drain region. It has source / drain electrodes that respectively contact the drain regions. The semiconductor layer may be made of an inorganic material such as silicon, or an organic material such as pentacene. The organic thin film transistor is disclosed, for example, in Korean Patent Publication No. 2004-0012212.

상기 박막 트랜지스터 중, 소스 및 드레인 전극과 반도체층은 각각 게이트 전극과 절연되어야 한다. 이를 위하여, 반도체층과 게이트 전극 사이, 소스 및 드레인 전극과 게이트 전극 사이에 절연층이 구비될 수 있다. 상기 절연층을 이루는 물질로는 통상적으로 실리콘 산화물, 실리콘 질화물 등과 같은 무기물이 사용되어 왔다.Of the thin film transistors, the source and drain electrodes and the semiconductor layer should be insulated from the gate electrode, respectively. To this end, an insulating layer may be provided between the semiconductor layer and the gate electrode, and between the source and drain electrodes and the gate electrode. As the material of the insulating layer, inorganic materials such as silicon oxide and silicon nitride have been generally used.

최근에는 플렉서블 특성 및 공정 비용 등을 고려하여 상기 절연층을 유기물을 이용하여 형성하는 연구가 활발히 진행되고 있다. 그러나, 유기물로 이루어진 절연층의 경우, 상기 절연층과 상기 절연층 상부에 형성되는 층들 사이의 접착력이 열악하다는 문제점이 있어, 이의 개선이 시급하다.Recently, researches for forming the insulating layer using organic materials in consideration of flexible characteristics and process cost have been actively conducted. However, in the case of the insulating layer made of an organic material, there is a problem in that the adhesive force between the insulating layer and the layers formed on the insulating layer is poor, the improvement is urgent.

본 발명은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로, 유기 절연층 및 유기 절연층 하부에 위치하는 층이 손상없이도, 상기 유기 절연층과 접촉하는 다른 층과 유기 절연층 사이의 접착력이 향상된 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는 것을 목적으로 한다.The present invention has been devised to solve the above problems, and the thin film transistor having improved adhesion between the organic insulating layer and another layer in contact with the organic insulating layer without damaging the organic insulating layer and the layer under the organic insulating layer is damaged. Another object of the present invention is to provide a manufacturing method thereof and a flat panel display device including the thin film transistor.

상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 반도체층과, 상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 반도체층과 절연시키는 유기 절연층을 구비하고, 상기 유기 절연층 상부에 유기 절연층 표면이 리모트 플라즈마(remote plasma) 또는 펄스 플라즈마(pulse plasma) 처리된 영역을 구비한 박막 트랜지스터를 제공한다.In order to achieve the above object of the present invention, a first aspect of the present invention is a semiconductor layer insulated from a gate electrode, a source and drain electrode insulated from the gate electrode, and insulated from the gate electrode and in contact with the source and drain electrodes, respectively. And an organic insulating layer that insulates the gate electrode from the source and drain electrodes or the semiconductor layer, wherein the surface of the organic insulating layer has a remote plasma or pulse plasma treatment on the organic insulating layer. A thin film transistor having a region is provided.

상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 기판 상에 형성된 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계와, 상기 반도체층을 덮도록 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계와, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록, 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.In order to achieve the above object of the present invention, the second aspect of the present invention, forming a semiconductor layer on the source and drain electrodes formed on the substrate, and forming an organic insulating layer to cover the semiconductor layer; And remote plasma or pulse plasma treating the surface of the organic insulating layer, and forming a gate electrode such that the surface of the organic insulating layer contacts the remote plasma or pulse plasma treated region. to provide.

상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 기판 상에 형성된 게이트 전극 상부에 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계와, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.In another aspect of the present invention, there is provided a third aspect of the present invention, forming an organic insulating layer on a gate electrode formed on a substrate, and performing a remote plasma or pulse plasma treatment on the surface of the organic insulating layer. And forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode such that the surface of the organic insulating layer contacts a remote plasma or pulsed plasma treated region, and a semiconductor on the source and drain electrodes. A method of manufacturing a thin film transistor including forming a layer is provided.

상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제4태양은, 기판 상에 형성된 게이트 전극 상부에 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계와, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록 반도체층을 형성하는 단계와, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a fourth aspect of the present invention, forming an organic insulating layer on a gate electrode formed on a substrate, and performing a remote plasma or pulse plasma treatment on the surface of the organic insulating layer. And forming a semiconductor layer such that the surface of the organic insulating layer contacts a remote plasma or pulse plasma treated region, and forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode. Provided is a method of manufacturing a thin film transistor.

상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제5태양은, 전술한 바와 같은 박막 트랜지스터를 구비한 평판표시장치를 제공한다.In order to achieve the another object of the present invention, the fifth aspect of the present invention provides a flat panel display device having the thin film transistor as described above.

본 발명을 따르는 박막 트랜지스터는 유기 절연층 및 유기 절연층 하부에 위치한 층의 손상없이도, 상기 유기 절연층과 접촉하는 다른 층과 유기 절연층 사이의 접착력이 향상될 수 있으므로, 이를 이용하면 신뢰성이 향상된 평판 표시장치를 얻을 수 있다.In the thin film transistor according to the present invention, the adhesion between the organic insulating layer and another layer in contact with the organic insulating layer may be improved without damaging the organic insulating layer and the layer under the organic insulating layer. A flat panel display can be obtained.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.

도 1에는 본 발명을 따르는 박막 트랜지스터(10)의 일 구현예로서 기판(11), 소스 및 드레인 전극(14a, 14b), 반도체층(15), 유기 절연층(13), 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16) 및 게이트 전극(12)가 순서대로 구비된 박막 트랜지스터가 도시되어 있다.1 illustrates the substrate 11, the source and drain electrodes 14a and 14b, the semiconductor layer 15, the organic insulating layer 13, and the surface of the organic insulating layer as one embodiment of the thin film transistor 10 according to the present invention. A thin film transistor is shown which is provided with a remote plasma or pulsed plasma treated region 16 and a gate electrode 12 in this order.

도 1 중, 기판(11)으로서는 글라스 기판, 플라스틱 기판 또는 금속 기판이 사용될 수 있다. 상기 플라스틱 기판은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등으로 이루어질 수 있다. 한편, 상기 금속 기판은 금속제 호일로 구비될 수 있는데, 철, 크롬, 니켈, 탄소 및 망간으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으며, 보다 구체적으로, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.In FIG. 1, a glass substrate, a plastic substrate, or a metal substrate may be used as the substrate 11. The plastic substrate is polyethersulphone (PES), polyacrylate (PAR, polyacrylate), polyether imide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalate (PET, polyethyeleneterepthalate) , Polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose tri acetate (TAC), cellulose acetate propinonate (CAP) Or the like. On the other hand, the metal substrate may be provided with a metal foil, it may include one or more selected from the group consisting of iron, chromium, nickel, carbon and manganese, more specifically, stainless steel, Ti, Mo, Invar alloy, Inconel alloys, Kovar alloys, and the like may be used, but are not limited thereto.

상기 기판(11) 상부에는 소스 및 드레인 전극(14a, 14b)이 구비되어 있다. 상기 소스 및 드레인 전극(14a, 14b)은 통상적으로 반도체층을 이루는 물질과의 일 함수를 고려하여 5.0eV 이상의 귀금속(noble metal) 등을 사용할 수 있다. 이를 고려한 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os과 이의 합금이 현재 사용 가능한 물질이며, 이 중 Au, Pd, Pt, Ni 등이 바람직하다.Source and drain electrodes 14a and 14b are provided on the substrate 11. The source and drain electrodes 14a and 14b may typically use a noble metal of 5.0 eV or more in consideration of a work function with a material forming a semiconductor layer. As a non-limiting example of a material in consideration of this, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os and alloys thereof are currently available, of which Au, Pd, Pt, Ni and the like are preferred.

상기 소스 및 드레인 전극(14a, 14b)의 상부로는 반도체층(15)이 구비되어 있다. The semiconductor layer 15 is provided on the source and drain electrodes 14a and 14b.

상기 반도체층(15)은 유기물로 이루어질 수 있는데, 예를 들면, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체 및 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 뿐만 아니라, 상기 반도체층(15)을 이루는 물질로서 비정질 실리콘 또는 결정질 실리콘 등이 이용될 수도 있다.The semiconductor layer 15 may be formed of an organic material. For example, pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4- Thiophene, perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetra Perylene tetracarboxylic dianhydride and its derivatives, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophene Vinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, with or without metalsPhthalocyanine and derivatives thereof, pyromellitic dianhydride and derivatives thereof, pyromellitic diimide and derivatives thereof and the like can be used. In addition, amorphous silicon, crystalline silicon, or the like may be used as a material forming the semiconductor layer 15.

상기 반도체층(15) 상부에는 유기 절연층(13)이 형성되는데, 상기 유기 절연층(13) 상부에는 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16)이 구비되어 있다. 도 1 중, "유기 절연층"은 참조번호 13으로 표시되어 있고, "유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역"은 참조번호 16으로 표시되어 있으나, "유기 절연층 표면이 리모트 플라즈마 또는 플라즈마 플라즈마 처리된 영역"(16)은, 유기 절연층(13) 표면 중 리모트 플라즈마 또는 펄스 플라즈마 처리되어 화학적 및/또는 물리적으로 개질된 영역을 표시하기 위하여 편의상 본 명세서에 도입된 것으로서, 실질적으로 "유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역"(16)은 "유기 절연층"(13)에 포함된다고 해석될 수 있다. 이는 도 1 내지 6에 대하여 모두 동일하게 적용된다.An organic insulating layer 13 is formed on the semiconductor layer 15, and the organic insulating layer 13 is provided with a remote plasma or pulse plasma-treated region 16 on the organic insulating layer 13. In Fig. 1, "organic insulating layer" is indicated by reference numeral 13, and "region in which the surface of the organic insulating layer is remote plasma or pulsed plasma treatment" is indicated by reference numeral 16, but "organic insulating layer surface is remote plasma" Or plasma plasma treated region "16 is introduced herein for convenience to indicate a region that is chemically and / or physically modified by remote or pulsed plasma treatment on the surface of the organic insulating layer 13, and is substantially It can be interpreted that the " organic insulating layer surface-treated remote plasma or pulse plasma treated region " 16 is included in the " organic insulating layer &quot; This applies equally to all of FIGS. 1 to 6.

상기 유기 절연층(13)은 절연성 유기물로 이루어질 수 있다. 보다 구체적으로, 상기 유기 절연층(13)은 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 이 중, 불소계 고분자는 예를 들면, 대한민국 특허 등록번호 제100097415호, 대한민국 특허 공개번호 제2004-0027518호, 제2003-0076660호, 제1999-0063162호, 제2004-0063175호 및 제2003-0055318호에 기재되어 있으며, 상기 특허는 인용되어 본 명세서에 통합되어 있다. The organic insulating layer 13 may be formed of an insulating organic material. More specifically, the organic insulating layer 13 is a styrene polymer, a phenolic polymer, an acrylic polymer, an amide polymer, an imide polymer, an alkyl ether polymer, an aryl ether polymer, a vinyl alcohol polymer, a vinyl polymer, Parylene-based polymers, cellulose-based polymers, polyketones, polyesters, polynorbornenes, and fluorine-based polymers may be made of one or more selected from the group, but is not limited thereto. Among these, the fluorine-based polymer is, for example, Republic of Korea Patent Registration No. 100097415, Republic of Korea Patent Publication No. 2004-0027518, 2003-0076660, 1999-0063162, 2004-0063175 and 2003-0055318 Which is incorporated herein by reference.

보다 구체적으로, 상기 유기 절연층(13)은 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌(Ethylene-TetraFluoroEthylene : ETFE) 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.More specifically, the organic insulating layer 13 is polystyrene, styrene-butadiene copolymer, polyvinylphenol, polyphenol, polyacrylate, polymethylmethacrylate, polyacrylamide, aliphatic polyamide, aliphatic-aromatic polyamide , Aromatic polyamide, polyamideimide, polyimide, polyacetal, polyethylene glycol, polypropylene glycol, epoxy resin, polyphenylene oxide, polyphenylene sulfide, polyvinyl alcohol, polyvinylidene, benzocyclobutene, parylene, Cyanocellulose, poly (ether ether) ketone, polyethylene terephthalate, polybutylene terephthalate, polydihydroxymethylcyclohexyl terephthalate, cellulose ester, polycarbonate, polytetrafluoroethylene, tetrafluoroethylene / perfluoro Furnace (alkyl vinyl ether) copolymer, tetrafluoroethyl Ethylene / hexafluoropropylene copolymer, perfluorophenylene, perfluorobiphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene (Ethylene-TetraFluoroEthylene (ETFE)) and poly (vinylidene fluoride) It may be made of one or more selected from the group, but is not limited thereto.

이 중, 상기 유기 절연층(13)은 내열성, 내화학 약품성, 저에너지 표면 특성, 절연성 등이 우수한 불소계 고분자로 이루어지는 것이 바람직하다.Among these, the organic insulating layer 13 is preferably made of a fluorine-based polymer excellent in heat resistance, chemical resistance, low energy surface properties, insulation.

상기 유기 절연층(13)은 이를 이루는 유기물의 특성 상, 상기 유기 절연층(13)과 상기 유기 절연층(13) 상부의 다른 층과의 접착력이 불량할 수 있다. 특히, 상기 유기 절연층(13)이 불소계 고분자로 이루어질 경우, 불소계 고분자의 저에너지 표면 특성 및 내화학 약품성 등으로 인하여, 불소계 고분자와 다른 물질과의 복합화가 곤란할 수 있다. 예를 들어, 도 1에서 상기 불소계 고분자로 이루어진 유기 절연층(13) 상부에 게이트 전극(12)을 형성할 경우, 상기 불소계 고분자의 저에너지 표면 특성으로 인하여, 유기 절연층(13)과 게이트 전극(12) 사이의 접착력이 약화될 수 있다.The organic insulating layer 13 may have poor adhesive strength between the organic insulating layer 13 and another layer on the organic insulating layer 13 due to the characteristics of the organic material forming the organic insulating layer 13. In particular, when the organic insulating layer 13 is made of a fluorine-based polymer, it may be difficult to complex the fluorine-based polymer with another material due to the low energy surface characteristics and chemical resistance of the fluorine-based polymer. For example, when the gate electrode 12 is formed on the organic insulating layer 13 made of the fluorine-based polymer in FIG. 1, due to the low energy surface characteristics of the fluorine-based polymer, the organic insulating layer 13 and the gate electrode ( The adhesion between the 12) may be weakened.

이를 해결하기 위하여, 본 발명을 따르는 박막 트랜지스터의 유기 절연층(13)은 유기 절연층(13) 상부에 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16)을 구비한다. 상기 유기 절연층(13) 상부에 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16)을 구비함으로써, 상기 유기 절연층(13)과 게이트 전극(12)과의 접착력이 향상될 수 있어, 신뢰성이 향상된 박막 트랜지스터를 얻을 수 있다.In order to solve this problem, the organic insulating layer 13 of the thin film transistor according to the present invention includes a region 16 in which the surface of the organic insulating layer is remote plasma or pulse plasma treated on the organic insulating layer 13. Since the surface of the organic insulating layer 13 is provided with a remote plasma or pulse plasma treated region 16 on the organic insulating layer 13, the adhesion between the organic insulating layer 13 and the gate electrode 12 may be improved. Thus, a thin film transistor with improved reliability can be obtained.

리모트(remote) 플라즈마 또는 펄스(pulse) 플라즈마 처리는 다이렉트(direct) 플라즈마 처리와 반대되는 개념으로서, 리모트 플라즈마 처리는 플라즈마 발생 위치와 플라즈마 처리 대상을 일정 거리로 이격시킨 상태에서 플라즈마 처리하는 것이고, 펄스 플라즈마 처리는 소정의 펄스에 의해 불연속적으로 플라즈마를 발생시키는 플라즈마 처리 장치를 이용하여 플라즈마 처리하는 것이다. 본 발명에 따라 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리할 경우, 유기 절연층 표면에 대한 플라즈마 중 전자 또는 이온의 충돌이 최소화되어 유기 절연층 및 유기 절연층 하부의 층(도 1의 경우, 반도체층(15))의 손상이 방지될 수 있어, 신뢰성이 향상된 박막 트랜지스터를 얻을 수 있다.Remote plasma or pulse plasma processing is a concept opposite to direct plasma processing. Remote plasma processing is to perform plasma processing in a state where a plasma generating position and a plasma processing object are spaced apart from each other by a distance. Plasma processing is plasma processing using a plasma processing apparatus that generates plasma discontinuously by a predetermined pulse. According to the present invention, when the surface of the organic insulating layer is remote plasma or pulsed plasma treatment, collision of electrons or ions in the plasma to the surface of the organic insulating layer is minimized, so that the organic insulating layer and the layer under the organic insulating layer (in FIG. Damage to the semiconductor layer 15 can be prevented, whereby a thin film transistor with improved reliability can be obtained.

도 2는 리모트 플라즈마 반응기의 일 구현예를 개략적으로 나타낸 도면이다. 도 2에 따르면, RF 발생기(RF generator)와 연결된 매칭 박스(matching box)와 각각 연결된 전극 사이의 플라즈마 발생 위치로부터 플라즈마 처리 대상이 이격되도 록 놓인다. 도 2 중, 이격 거리(d)는 플라즈마 처리 대상을 이루는 물질 등등에 따라 상이하다. 예를 들어, 상기 이격 거리(d)는 약 10cm 내지 100cm, 바람직하게는 약 20cm 내지 90cm, 보다 바람직하게는 80cm일 수 있으나, 이에 한정되는 것은 아니다. 다이렉트 플라즈마 처리의 경우, 플라즈마 처리 대상은 플라즈마 발생 위치에 놓인다(즉, 도 2 중, 이격 거리(d)는 0cm임). 본 발명을 따르는 리모트 플라즈마 처리의 조건은 유기 절연층(13)을 이루는 물질에 따라 상이하나, 예를 들면, 13.56MHz의 RF(Radio Frequency), 25W 내지 100W의 RF 전력, 1sccm 내지 100sccm, 바람직하게는 10sccm의 가스 유입 속도, 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직하게는 1.3 x 10-2Pa의 반응기 내 압력, 1초 내지 180초의 플라즈마 노출 시간일 수 있으나, 이에 한정되는 것은 아니다.2 is a view schematically showing an embodiment of a remote plasma reactor. According to FIG. 2, a plasma processing object is spaced apart from a plasma generating position between a matching box connected to an RF generator and an electrode respectively connected to the RF generator. In FIG. 2, the separation distance d varies depending on the material constituting the plasma treatment object and the like. For example, the separation distance d may be about 10 cm to 100 cm, preferably about 20 cm to 90 cm, more preferably 80 cm, but is not limited thereto. In the case of direct plasma processing, the plasma processing object is placed at the plasma generating position (ie, the distance d in FIG. 2 is 0 cm). The conditions of the remote plasma treatment according to the present invention are different depending on the material forming the organic insulating layer 13, for example, 13.56 MHz of RF (Radio Frequency), 25W to 100W of RF power, 1sccm to 100sccm, preferably May be a gas inflow rate of 10 sccm, a pressure in the reactor of 1.3 x 10 -3 Pa to 1.3 x 10 -1 Pa, preferably 1.3 x 10 -2 Pa, plasma exposure time of 1 second to 180 seconds, but is not limited thereto. It is not.

도 3은 펄스 플라즈마 반응기의 일 구현예를 개략적으로 나타낸 도면이다. 도 3에 따르면, RF 발생기에 함수 발생기(function generator)를 연결하여, 플라즈마가 소정의 펄스 사이클에 따라 불연속적으로 발생하도록 한다. 본 발명을 따르는 펄스 플라즈마 처리의 조건은 유기 절연층(13)을 이루는 물질에 따라 상이하나, 예를 들면, 13.56MHz의 RF(Radio Frequency), 75W 내지 400W의 RF 전력, 1sccm 내지 100sccm, 바람직하게는 10sccm의 가스 유입 속도, 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직하게는 1.3 x 10-2Pa의 반응기 내 압력, 30/170㎲, 30/270㎲, 30/570㎲, 30/2970㎲의 펄스 사이클일 수 있으나, 이에 한정되는 것은 아니다.3 is a schematic view of one embodiment of a pulsed plasma reactor. According to FIG. 3, a function generator is connected to the RF generator so that the plasma is discontinuously generated according to a predetermined pulse cycle. Conditions of the pulsed plasma treatment according to the present invention are different depending on the material of the organic insulating layer 13, for example, 13.56MHz of RF (Radio Frequency), 75W to 400W of RF power, 1sccm to 100sccm, preferably Is a gas inflow rate of 10 sccm, pressure in the reactor from 1.3 x 10 -3 Pa to 1.3 x 10 -1 Pa, preferably from 1.3 x 10 -2 Pa, 30/170 kPa, 30/270 kPa, 30/570 kPa, It may be a pulse cycle of 30/2970 ms, but is not limited thereto.

상기 유기 절연층 표면이 플라즈마 처리된 영역(16)의 두께는 유기 절연층(13)을 이루는 유기물의 종류, 유기 절연층(13) 상부에 형성되는 막의 재료 등에 따라 상이할 것이나, 예를 들면, 10Å 내지 1000Å, 바람직하게는 10Å 내지 500Å일 수 있다. 상기 유기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 10Å 미만인 경우, 유기 절연층(13) 상부에 형성되는 층들과의 접착력이 만족스러운 정도로 이루어질 수 없다는 문제점이 있고, 상기 유기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 1000Å을 초과하는 경우, 유기 절연층(13)의 막 특성, 예를 들면 절연성, 내화학성 등등이 전체적으로 변화되어, 박막 트랜지스터(10)에 부적합한 절연층이 될 수 있기 때문이다.The thickness of the region 16 in which the surface of the organic insulating layer is plasma treated will vary depending on the type of organic material forming the organic insulating layer 13, the material of the film formed on the organic insulating layer 13, or the like. 10 kV to 1000 kV, preferably 10 kV to 500 kV. When the surface of the organic insulating layer 16 has a thickness less than 10 μs, the adhesiveness with the layers formed on the organic insulating layer 13 may not be satisfactorily achieved. When the thickness of the plasma-treated region 16 exceeds 1000 GPa, the film properties of the organic insulating layer 13, for example, the insulating property, the chemical resistance, and the like, are changed entirely, so that an insulating layer unsuitable for the thin film transistor 10 is formed. Because it can be.

상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역은 H2, N2, NH3, O2 또는 Ar 플라즈마를 이용하여 형성될 수 있다.The region where the surface of the organic insulating layer is treated with the remote plasma or the pulse plasma may be formed using H 2 , N 2 , NH 3 , O 2, or Ar plasma.

상기 유기 절연층 표면이 리모트 플라즈마 처리 또는 펄스 플라즈마 처리된 영역은 그 상부에 위치하게 될 게이트 전극(12)을 이루는 물질과 이온 착물(ionic complex)을 형성할 수 있는 작용기를 포함할 수 있다. 이로써, 유기 절연층(13)과 게이트 전극(12) 간의 접착력이 향상될 수 있다.The region where the surface of the organic insulating layer is subjected to the remote plasma treatment or the pulse plasma treatment may include a functional group capable of forming an ionic complex with a material forming the gate electrode 12 to be positioned thereon. As a result, the adhesive force between the organic insulating layer 13 and the gate electrode 12 may be improved.

특히, 상기 유기 절연층(13)이 불소계 고분자로 이루어지고, N2 플라즈마 또는 NH3 플라즈마를 이용할 경우, 유기 절연층(13)의 플라즈마 처리 전후의 개략적인 부분 단면도는 도 4a 및 4b를 참조한다. 도 4a는 반도체층(15) 상부에 형성된 불소계 고분자로 이루어진 유기 절연층(13)을 도시한 것으로서, 유기 절연층(13) 표 면에 다수의 플루오르기가 노출되어 있는 것을 알 수 있다. 상기 유기 절연층(13) 표면의 다수의 플루오르기에 의하여 유기 절연층(13) 상부에 성막되는 막(도 1의 경우, 게이트 전극(12))과 유기 절연층(13)과의 접착력이 저하될 수 있다. 도 4a에 도시된 유기 절연층(13)에 대하여 N2 플라즈마 또는 NH3 플라즈마를 이용하여 리모트 플라즈마 또는 펄스 플라즈마 처리(19)를 수행한 결과, 도 4b에 도시된 바와 같이 유기 절연층(13) 표면의 플루오로기는 -NH 또는 -NH2기 또는 라디칼로 치환될 수 있다. 따라서, 유기 절연층(13)과 유기 절연층(13) 상부에 형성되는 막, 특히 도 1의 경우 게이트 전극(12)과의 접착력이 향상될 수 있다. In particular, when the organic insulating layer 13 is made of a fluorine-based polymer, and N 2 plasma or NH 3 plasma is used, a schematic partial cross-sectional view of the organic insulating layer 13 before and after plasma treatment will be described with reference to FIGS. 4A and 4B. . 4A illustrates an organic insulating layer 13 made of a fluorine-based polymer formed on the semiconductor layer 15, and it can be seen that a large number of fluorine groups are exposed on the surface of the organic insulating layer 13. The adhesion between the film (the gate electrode 12 in FIG. 1) and the organic insulating layer 13 deposited on the organic insulating layer 13 by a plurality of fluorine groups on the surface of the organic insulating layer 13 may be reduced. Can be. As a result of performing a remote plasma or pulsed plasma treatment 19 on the organic insulating layer 13 shown in FIG. 4A using N 2 plasma or NH 3 plasma, the organic insulating layer 13 is shown in FIG. 4B. The fluoro groups on the surface may be substituted with —NH or —NH 2 groups or radicals. Therefore, the adhesion between the organic insulating layer 13 and the film formed on the organic insulating layer 13, in particular, the gate electrode 12 in the case of FIG. 1 may be improved.

이와 같이 유기 절연층 표면이 리모트 플라즈마 처리 또는 펄스 플라즈마 처리된 경우, 유기 절연층(13) 자체 및 유기 절연층(13)의 하부에 위치한 막(도 1에 따르면, 반도체층(15)은 실질적으로 손상되지 않는다. 이는 에틸렌-테트라플루오로에틸렌(ETFE)으로 이루어진 유기막 표면을 관찰한 AFM 사진인 도 5a, 본 발명을 따르는 리모트 플라즈마 처리된 에틸렌-테트라플루오로에틸렌으로 이루어진 유기막 표면을 관찰한 AFM 사진인 도 5b 및 다이렉트 플라즈마 처리된 에틸렌-테트라플루오로에틸렌으로 이루어진 유기막 표면을 관찰한 AFM 사진인 도 5c로부터 확인할 수 있다. 도 5a 및 도 5b를 비교해 보면, 리모트 플라즈마 처리된 ETFE막 표면은 플라즈마 처리를 수반하지 않은 ETFE막 표면과 거의 유사한 표면 상태를 갖는 바, 리모트 플라즈마 처리된 ETFE막은 그 표면만 화학적으로 개질되고 ETFE막 자체는 손상되지 않음을 알 수 있다. 그러나, 도 5c를 살펴보면, 다이렉트 플라즈마 처리에 의하여, ETFE막 자체가 손상되었음을 알 수 있다.When the surface of the organic insulating layer is subjected to the remote plasma treatment or the pulse plasma treatment as described above, the organic insulating layer 13 itself and the film located under the organic insulating layer 13 (in accordance with FIG. 1, the semiconductor layer 15 is substantially This is an AFM photograph of the surface of the organic film made of ethylene-tetrafluoroethylene (ETFE), FIG. 5A, the surface of the organic film made of ethylene-tetrafluoroethylene treated with remote plasma according to the present invention. 5B, which is an AFM photograph, and FIG. 5C, which is an AFM photograph of the surface of an organic film made of ethylene-tetrafluoroethylene treated with a direct plasma, is compared with FIGS. 5A and 5B. The silver had a surface state almost similar to that of the ETFE film which did not involve plasma treatment. Is modified to dwell chemical ETFE film itself, it can be seen that not damaged, but it can be seen that Referring to Figure 5c,, damage the ETFE film itself by the direct plasma treatment.

상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16) 상부로는 소정 패턴의 게이트 전극(12)이 구비되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 특히, N2 플라즈마 또는 NH3 플라즈마를 이용하여 유기 절연층 표면을 리모트 플라즈마 처리 또는 펄스 플라즈마 처리할 경우, 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리한 영역은 -NH 또는 -NH2를 가질 수 있는 바, 상기 작용기는 게이트 전극(12)를 이루는 금속 또는 합금과 이온 착물을 형성할 수 있어, 유기 절연층(13)과 게이트 전극(12) 간의 접착력이 향상될 수 있다. 이 때, 게이트 전극(12)을 Cu로 형성하면 특히 우수한 접착력 향상 효과를 얻을 수 있다.The gate electrode 12 having a predetermined pattern is provided on the region 16 on which the surface of the organic insulating layer is subjected to the remote plasma or pulse plasma treatment. The gate electrode 12 may be made of, for example, a metal or an alloy of a metal such as Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, or Al: Nd, Mo: W alloy, but is not limited thereto. It doesn't happen. In particular, when the surface of the organic insulating layer is remote plasma treated or pulsed plasma treated using N 2 plasma or NH 3 plasma, a region in which the surface of the organic insulating layer is remote plasma or pulse plasma treated may have -NH or -NH 2 . As such, the functional group may form an ion complex with a metal or an alloy constituting the gate electrode 12, thereby improving adhesion between the organic insulating layer 13 and the gate electrode 12. At this time, when the gate electrode 12 is formed of Cu, a particularly excellent adhesive force improvement effect can be obtained.

도 6에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 기판(11)으로는 글라스 기판, 플라스틱 기판 또는 금속 기판이 사용될 수 있다. 상기 플라스틱 기판 또는 금속 기판에 대한 상세한 설명은 도 1 중 기판 설명 부분을 참조한다.6 shows another embodiment of a thin film transistor according to the present invention. As the substrate 11, a glass substrate, a plastic substrate, or a metal substrate may be used. For a detailed description of the plastic substrate or the metal substrate, refer to the substrate description of FIG. 1.

상기 기판 상에는 소정 패턴의 게이트 전극(12)이 구비되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.The gate electrode 12 of a predetermined pattern is provided on the substrate. The gate electrode 12 may be made of, for example, a metal or an alloy of a metal such as Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, or Al: Nd, Mo: W alloy, but is not limited thereto. It doesn't happen.

상기 게이트 전극(12)을 덮도록 유기 절연층(13)이 형성되는데, 상기 유기 절연층(13) 상부에는 유기 절연층 표면이 플라즈마 처리된 영역(16)이 구비되어 있다.An organic insulating layer 13 is formed to cover the gate electrode 12, and an area 16 on which the surface of the organic insulating layer is plasma-treated is provided on the organic insulating layer 13.

상기 유기 절연층(13)은 절연성 유기물로 이루어질 수 있다. 보다 구체적으로, 상기 유기 절연층(13)은 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 이 중, 불소계 고분자의 구체적인 예는 상기 도 1 중 불소계 고분자에 관하여 인용한 특허 문헌들을 참조한다. The organic insulating layer 13 may be formed of an insulating organic material. More specifically, the organic insulating layer 13 is a styrene polymer, a phenolic polymer, an acrylic polymer, an amide polymer, an imide polymer, an alkyl ether polymer, an aryl ether polymer, a vinyl alcohol polymer, a vinyl polymer, Parylene-based polymers, cellulose-based polymers, polyketones, polyesters, polynorbornenes, and fluorine-based polymers may be made of one or more selected from the group, but is not limited thereto. Among these, specific examples of the fluorine-based polymer refer to the patent documents cited for the fluorine-based polymer in FIG. 1.

보다 구체적으로, 상기 유기 절연층(13)은 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테 트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.More specifically, the organic insulating layer 13 is polystyrene, styrene-butadiene copolymer, polyvinylphenol, polyphenol, polyacrylate, polymethylmethacrylate, polyacrylamide, aliphatic polyamide, aliphatic-aromatic polyamide , Aromatic polyamide, polyamideimide, polyimide, polyacetal, polyethylene glycol, polypropylene glycol, epoxy resin, polyphenylene oxide, polyphenylene sulfide, polyvinyl alcohol, polyvinylidene, benzocyclobutene, parylene, Cyanocellulose, poly (ether ether) ketone, polyethylene terephthalate, polybutylene terephthalate, polydihydroxymethylcyclohexyl terephthalate, cellulose ester, polycarbonate, polytetrafluoroethylene, tetrafluoroethylene / perfluoro Furnace (alkyl vinyl ether) copolymer, tetrafluoro Ethylene / hexafluoropropylene copolymer, perfluorophenylene, perfluorobiphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene and poly (vinylidene fluoride) It may be, but is not limited thereto.

이 중, 상기 유기 절연층(13)은 내열성, 내화학 약품성, 저에너지 표면 특성, 절연성 등이 우수한 불소계 고분자로 이루어지는 것이 바람직하다.Among these, the organic insulating layer 13 is preferably made of a fluorine-based polymer excellent in heat resistance, chemical resistance, low energy surface properties, insulation.

상기 유기 절연층(13)이 절연성 유기물로 이루어질 경우, 상기 유기 절연층과 상기 유기 절연층(13) 상부의 유기 절연층을 이루는 물질과는 상이한 물질로 이루어진 다른 막과의 접착력이 약화될 수 있다. 특히, 상기 유기 절연층(13)이 불소계 고분자로 이루어질 경우, 불소계 고분자의 저에너지 표면 특성 및 내화학 약품성 등으로 인하여, 불소계 고분자와 다른 물질과의 복합화가 곤란할 수 있다. 예를 들어, 도 6에서 상기 불소계 고분자로 이루어진 유기 절연층(13) 상부에 소스 및 드레인 전극(14a, 14b) 및 반도체층(15)(보다 구체적으로, 유기 절연층(13)과 접촉하는 반도체층(15)의 영역은 채널 영역에 해당함)를 형성할 경우, 상기 불소계 고분자의 저에너지 표면 특성으로 인하여, 유기 절연층(13)과 소스 및 드레인 전극(14a, 14b) 및/또는 반도체층(15) 사이의 접착력이 약화될 수 있다.When the organic insulating layer 13 is made of an insulating organic material, adhesion between the organic insulating layer and another film made of a material different from the material forming the organic insulating layer on the organic insulating layer 13 may be weakened. . In particular, when the organic insulating layer 13 is made of a fluorine-based polymer, it may be difficult to complex the fluorine-based polymer with another material due to the low energy surface characteristics and chemical resistance of the fluorine-based polymer. For example, in FIG. 6, the source and drain electrodes 14a and 14b and the semiconductor layer 15 (more specifically, the semiconductor in contact with the organic insulating layer 13) are formed on the organic insulating layer 13 made of the fluorine-based polymer. When the region of the layer 15 corresponds to a channel region), the organic insulating layer 13 and the source and drain electrodes 14a and 14b and / or the semiconductor layer 15 may be due to the low energy surface characteristics of the fluorine-based polymer. Adhesion between) may weaken.

이를 해결하기 위하여, 본 발명을 따르는 박막 트랜지스터(10)의 유기 절연층(13)은 유기 절연층(13) 상부에 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16)을 구비한다. 상기 유기 절연층(13) 상부에 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16)을 구비함으로써, 상 기 유기 절연층(13)과 소스 및 드레인 전극(14a, 14b) 및/또는 반도체층(15)과의 접착력이 향상될 수 있어, 신뢰성이 향상된 박막 트래지스터를 얻을 수 있다.In order to solve this problem, the organic insulating layer 13 of the thin film transistor 10 according to the present invention includes a region 16 on which the surface of the organic insulating layer is disposed on the organic insulating layer 13 by a remote plasma or pulse plasma treatment. The organic insulating layer 13 and the source and drain electrodes 14a and 14b and / or the organic insulating layer 13 are disposed on the organic insulating layer 13 by the remote plasma or pulse plasma treated region 16. Adhesion with the semiconductor layer 15 can be improved, whereby a thin film transistor with improved reliability can be obtained.

상기 리모트 플라즈마 및 펄스 플라즈마에 대한 설명은 도 2 및 3과 전술한 바를 참조한다.The description of the remote plasma and the pulsed plasma refer to FIGS. 2 and 3 and the foregoing description.

도 6 중, 상기 유기 절연층 표면이 플라즈마 처리된 영역(16)의 두께는 유기 절연층(13)을 이루는 유기물의 종류, 유기 절연층(13) 상부에 형성되는 막의 재료 등에 따라 상이할 것이나, 예를 들면, 10Å 내지 1000Å, 바람직하게는 10Å 내지 500Å일 수 있다. 상기 유기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 10Å 미만인 경우, 유기 절연층(13) 상부에 형성되는 층들과의 접착력이 만족스러운 정도로 이루어질 수 없다는 문제점이 있고, 상기 유기 절연층 표면이 플라즈마 처리된 영역(16)의 두께가 1000Å을 초과하는 경우, 유기 절연층(13)의 막 특성, 예를 들면 절연성, 내화학성 등등이 전체적으로 변화되어, 박막 트랜지스터(10)에 부적합한 절연층이 될 수 있기 때문이다.In FIG. 6, the thickness of the region 16 in which the surface of the organic insulating layer is plasma treated will vary depending on the type of organic material forming the organic insulating layer 13, the material of the film formed on the organic insulating layer 13, or the like. For example, it may be 10 kPa to 1000 kPa, preferably 10 kPa to 500 kPa. When the surface of the organic insulating layer 16 has a thickness less than 10 μs, the adhesiveness with the layers formed on the organic insulating layer 13 may not be satisfactorily achieved. When the thickness of the plasma-treated region 16 exceeds 1000 GPa, the film properties of the organic insulating layer 13, for example, the insulating property, the chemical resistance, and the like, are changed entirely, so that an insulating layer unsuitable for the thin film transistor 10 is formed. Because it can be.

상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16)은 H2, N2, NH3, O2 또는 Ar 플라즈마를 이용하여 형성될 수 있다.The region 16 on which the surface of the organic insulating layer is remote or pulsed plasma may be formed using H 2 , N 2 , NH 3 , O 2, or Ar plasma.

상기 유기 절연층 표면이 리모트 플라즈마 처리 또는 펄스 플라즈마 처리된 영역은 그 상부에 위치하게 될 소스 및 드레인 전극(14a, 14b) 및/또는 반도체층(15)을 이루는 물질과 이온 착물(ionic complex)을 형성할 수 있는 작용기를 포함할 수 있다. 이로써, 유기 절연층(13)과 소스 및 드레인 전극(14a, 14b) 및/또 는 반도체층(15) 간의 접착력이 향상될 수 있다.The region where the surface of the organic insulating layer is remotely plasma treated or pulsed plasma treated may include an ionic complex with a material forming the source and drain electrodes 14a and 14b and / or the semiconductor layer 15 to be positioned thereon. It may include functional groups that can be formed. As a result, adhesion between the organic insulating layer 13 and the source and drain electrodes 14a and 14b and / or the semiconductor layer 15 may be improved.

특히, 상기 유기 절연층(13)이 불소계 고분자로 이루어지고, N2 플라즈마 또는 NH3 플라즈마를 이용할 경우, 유기 절연층(13)의 플라즈마 처리 전후의 개략적인 부분 단면도는 도 7a 및 7b를 참조한다. 도 7a는 게이트 전극(12) 상부에 형성된 불소계 고분자로 이루어진 유기 절연층(13)을 도시한 것으로서, 유기 절연층(13) 표면에 다수의 플루오르기가 노출되어 있는 것을 알 수 있다. 상기 유기 절연층(13) 표면의 다수의 플루오르기에 의하여 유기 절연층(13) 상부에 성막되는 막(도 1의 경우, 소스 및 드레인 전극(14a, 14b) 및/또는 반도체층(15))과 유기 절연층(13)과의 접착력이 저하될 수 있다. 도 7a에 도시된 유기 절연층(13)에 대하여 N2 플라즈마 또는 NH3 플라즈마를 이용하여 리모트 플라즈마 또는 펄스 플라즈마 처리(19)를 수행한 결과, 도 7b에 도시된 바와 같이 유기 절연층(13) 표면의 플루오로기는 -NH 또는 -NH2기 또는 라디칼로 치환될 수 있다. 따라서, 유기 절연층(13)과 유기 절연층(13) 상부에 형성되는 막, 특히 도 6의 경우 소스 및 드레인 전극(14a, 14b) 및/또는 반도체층(15)와의 접착력이 향상될 수 있다. In particular, when the organic insulating layer 13 is made of a fluorine-based polymer, and N 2 plasma or NH 3 plasma is used, a schematic partial cross-sectional view of the organic insulating layer 13 before and after plasma treatment is described with reference to FIGS. 7A and 7B. . FIG. 7A illustrates an organic insulating layer 13 made of a fluorine-based polymer formed on the gate electrode 12, and it can be seen that a large number of fluorine groups are exposed on the surface of the organic insulating layer 13. A film formed on the organic insulating layer 13 by a plurality of fluorine groups on the surface of the organic insulating layer 13 (in the case of FIG. 1, the source and drain electrodes 14a and 14b and / or the semiconductor layer 15). Adhesion with the organic insulating layer 13 may decrease. As a result of performing a remote plasma or pulsed plasma treatment 19 on the organic insulating layer 13 shown in FIG. 7A using N 2 plasma or NH 3 plasma, the organic insulating layer 13 is shown in FIG. 7B. The fluoro groups on the surface may be substituted with —NH or —NH 2 groups or radicals. Therefore, the adhesion between the organic insulating layer 13 and the film formed on the organic insulating layer 13, in particular, the source and drain electrodes 14a and 14b and / or the semiconductor layer 15 in FIG. 6 may be improved. .

이와 같이 유기 절연층 표면이 리모트 플라즈마 처리 또는 펄스 플라즈마 처리된 경우, 유기 절연층(13) 자체 및 유기 절연층(13)의 하부에 위치한 막은 실질적으로 손상되지 않는다.When the surface of the organic insulating layer is subjected to the remote plasma treatment or the pulse plasma treatment in this manner, the organic insulating layer 13 itself and the film located under the organic insulating layer 13 are not substantially damaged.

상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(16) 상부로는 소스 및 드레인 전극(14a, 14b) 및/또는 반도체층(15)이 형성된 다. 상기 소스 및 드레인 전극(14a, 14b) 및 반도체층(15)에 관한 상세한 설명은 도 1 중, 소스 및 드레인 전극과 반도체층에 관한 설명을 참조한다.The source and drain electrodes 14a and 14b and / or the semiconductor layer 15 are formed on the region 16 on which the surface of the organic insulating layer is remote or pulsed plasma treated. Detailed descriptions of the source and drain electrodes 14a and 14b and the semiconductor layer 15 refer to the description of the source and drain electrodes and the semiconductor layer in FIG. 1.

도 8에는 본 발명을 따르는 박막 트랜지스터의 또 다른 구현예가 도시되어 있다. 도 8에 도시된 박막 트랜지스터는 유기 절연층(13) 상부에 반도체층(15)이 구비되어 있고, 게이트 전극(12) 양단의 소정의 위치에 대응되도록 반도체층(15) 상부에 소스 및 드레인 전극(14a, 14b)이 형성되어 있다는 점을 제외하고는 도 6에 도시된 박막 트랜지스터와 동일한 구조를 갖는다. 도 8 중, 절연층 표면이 플라즈마 표면처리된 영역(16)에 의하여 유기 절연층(13)과 반도체층(15) 사이의 접착력이 향상될 수 있다.8 shows another embodiment of a thin film transistor according to the present invention. In the thin film transistor illustrated in FIG. 8, the semiconductor layer 15 is provided on the organic insulating layer 13, and the source and drain electrodes are disposed on the semiconductor layer 15 so as to correspond to a predetermined position at both ends of the gate electrode 12. It has the same structure as the thin film transistor shown in FIG. 6 except that 14a and 14b are formed. In FIG. 8, the adhesion between the organic insulating layer 13 and the semiconductor layer 15 may be improved by the region 16 on which the insulating layer surface is plasma-treated.

본 발명의 박막 트랜지스터의 구조는 도 1, 6 및 8에 도시된 박막 트랜지스터를 예로 하여 설명하였으나, 이 밖에도 다양한 변형예가 가능함은 물론이다.The structure of the thin film transistor of the present invention has been described with reference to the thin film transistors shown in FIGS. 1, 6, and 8 as an example, but various modifications are possible.

본 발명의 박막 트랜지스터 제조 방법의 일 구현예는, 기판 상에 형성된 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계와, 상기 반도체층을 덮도록 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계와, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록, 게이트 전극을 형성하는 단계를 포함할 수 있다. 이에 따르면, 예를 들어, 도 1에 도시된 바와 같은 박막 트랜지스터를 제조할 수 있다.One embodiment of the method of manufacturing a thin film transistor of the present invention, forming a semiconductor layer on the source and drain electrodes formed on a substrate, forming an organic insulating layer to cover the semiconductor layer, and the organic insulating layer Remote plasma or pulse plasma treating the surface, and forming a gate electrode such that the surface of the organic insulating layer contacts the remote plasma or pulse plasma treated region. According to this, for example, a thin film transistor as shown in FIG. 1 can be manufactured.

본 발명의 박막 트랜지스터 제조 방법의 다른 구현예는, 기판 상에 형성된 게이트 전극 상부에 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 리 모트 플라즈마 또는 펄스 플라즈마 처리하는 단계와, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계를 포함한다. 이에 따르면, 에를 들어, 도 6에 도시된 바와 같은 박막 트랜지스터를 제조할 수 있다.Another embodiment of the method of manufacturing a thin film transistor of the present invention includes forming an organic insulating layer on a gate electrode formed on a substrate, performing a remote plasma or pulse plasma treatment on the surface of the organic insulating layer, and Forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode so that the layer surface is in contact with the remote plasma or pulsed plasma treated region, and forming a semiconductor layer on the source and drain electrodes It includes. According to this, for example, a thin film transistor as shown in FIG. 6 can be manufactured.

본 발명의 박막 트랜지스터 제조 방법의 또 다른 구현예는, 기판 상에 형성된 게이트 전극 상부에 유기 절연층을 형성하는 단계와, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계와, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록 반도체층을 형성하는 단계와, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계를 포함한다. 이에 따르면, 도 8에 도시된 바와 같은 박막 트랜지스터를 제조할 수 있다.Another embodiment of the method of manufacturing a thin film transistor of the present invention includes forming an organic insulating layer on a gate electrode formed on a substrate, subjecting the organic insulating layer surface to a remote plasma or pulsed plasma treatment, and Forming a semiconductor layer such that the surface of the layer is in contact with a remote plasma or pulsed plasma treated region, and forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode. According to this, a thin film transistor as shown in FIG. 8 can be manufactured.

상기 본 발명의 박막 트랜지스터 제조 방법 중, 유기 절연층 형성 방법, 반도체층 형성 방법, 소스 및 드레인 형성 방법, 게이트 전극 형성 방법은 공지된 박막 형성 방법, 예를 들면 열증착법 등과 같은 증착법, 도포법(예를 들면, 스핀 코팅법, 딥코팅법, 잉크젯 프린팅법 등) 등을 다양하게 이용할 수 있으며, 이는 유기 절연층, 반도체층, 소스 및 드레인 전극, 게이트 전극을 이루는 재료에 따라 상이할 수 있다. 또한, 유기 절연층, 반도체층, 소스 및 드레인 전극 및 게이트 전극에 관한 설명은 전술한 바를 참조한다.Among the methods for manufacturing the thin film transistor of the present invention, the organic insulating layer forming method, the semiconductor layer forming method, the source and drain forming method, and the gate electrode forming method are known thin film forming methods, for example, a deposition method such as a thermal deposition method, a coating method ( For example, a spin coating method, a dip coating method, an inkjet printing method, or the like) may be variously used, which may be different depending on the material of the organic insulating layer, the semiconductor layer, the source and drain electrodes, and the gate electrode. In addition, the description of the organic insulating layer, the semiconductor layer, the source and drain electrodes and the gate electrode is referred to above.

상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단 계는 유기 절연층을 이루는 재료, 유기 절연층의 두께, 유기 절연층 상부에 형성될 층에 따라 다양한 방법을 이용할 수 있다. 예를 들면, H2, N2, NH3, O2 또는 Ar 플라즈마를 이용하여 수행할 수 있다.The remote plasma or pulse plasma treatment of the surface of the organic insulating layer may use various methods depending on the material of the organic insulating layer, the thickness of the organic insulating layer, and the layer to be formed on the organic insulating layer. For example, it may be performed using H 2 , N 2 , NH 3 , O 2 or Ar plasma.

상기 유기 절연층 표면을 리모트 플라즈마 처리할 경우, 플라즈마 처리 조건은 유기 절연층을 이루는 물질 및 유기 절연층 두께에 따라 상이할 것이나, 예를 들면, 플라즈마 발생 위치와 플라즈마 처리 대상이 서로 약 10cm 내지 100cm, 바람직하게는 약 20cm 내지 90cm, 보다 바람직하게는 80cm 정도 이격되도록 배치할 수 있다. 한편, 13.56MHz의 RF(Radio Frequency), 25W 내지 100W의 RF 전력, 1sccm 내지 100sccm, 바람직하게는 10sccm의 가스 유입 속도, 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직하게는 1.3 x 10-2Pa의 반응기 내 압력, 1초 내지 180초의 플라즈마 노출 시간 하에서 리모트 플라즈마 처리를 수행할 수 있으나, 이에 한정되는 것은 아니다.In the case of remote plasma treatment of the surface of the organic insulating layer, the plasma treatment conditions may be different depending on the material of the organic insulating layer and the thickness of the organic insulating layer. Preferably, it may be arranged to be spaced apart from about 20cm to 90cm, more preferably about 80cm. Meanwhile, a radio frequency (RF) of 13.56 MHz, an RF power of 25 W to 100 W, a gas inflow rate of 1 sccm to 100 sccm, preferably 10 sccm, 1.3 x 10 -3 Pa to 1.3 x 10 -1 Pa, preferably 1.3 x Remote plasma treatment may be performed under a reactor pressure of 10 −2 Pa and a plasma exposure time of 1 second to 180 seconds, but is not limited thereto.

상기 유기 절연층 표면을 펄스 플라즈마 처리할 경우, 플라즈마 처리 고전은 유기 절연층을 이루는 물질 및 유기 절연층 두께에 따라 상이할 수 있다. 예를 들면, 13.56MHz의 RF(Radio Frequency), 75W 내지 400W의 RF 전력, 1sccm 내지 100sccm, 바람직하게는 10sccm의 가스 유입 속도, 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직하게는 1.3 x 10-2Pa의 반응기 내 압력, 30/170㎲, 30/270㎲, 30/570㎲, 30/2970㎲의 펄스 사이클 조건 하에서 펄스 플라즈마 처리를 수행할 수 있으나, 이 에 한정되는 것은 아니다.When pulsed plasma treatment is performed on the surface of the organic insulating layer, the plasma treatment classical may differ depending on the material of the organic insulating layer and the thickness of the organic insulating layer. For example, a radio frequency (RF) of 13.56 MHz, an RF power of 75 W to 400 W, a gas inflow rate of 1 sccm to 100 sccm, preferably 10 sccm, 1.3 x 10 -3 Pa to 1.3 x 10 -1 Pa, preferably Pulse plasma treatment may be performed under a reactor pressure of 1.3 × 10 −2 Pa, pulse cycle conditions of 30/170 kPa, 30/270 kPa, 30/570 kPa, 30/2970 kPa, but is not limited thereto. .

상기와 같은 구조의 박막 트랜지스터 및 전술한 바와 같은 방법으로 제조되는 박막 트랜지스터는 LCD 또는 유기 발광 표시장치와 같은 평판 표시 장치에 구비될 수 있다. The thin film transistor having the above structure and the thin film transistor manufactured by the method described above may be provided in a flat panel display such as an LCD or an organic light emitting display.

도 9는 본 발명을 따르는 평판 표시 장치의 한 구현예인 유기 발광 표시 장치에 상기 TFT를 적용한 것을 나타낸 것으로서, 유기 발광 표시 장치 중 하나의 부화소를 도시한 것이다. 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다. 9 illustrates the application of the TFT to an organic light emitting diode display, which is an embodiment of a flat panel display according to the present invention, and illustrates one subpixel of the organic light emitting diode display. Each of these subpixels is provided with an organic light emitting element as a self-luminous element, and at least one thin film transistor is provided. Although not shown in the drawings, a separate capacitor is further provided.

이러한 유기 발광 표시장치는 유기 발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.The organic light emitting diode display has various pixel patterns according to the color of light emitted from the organic light emitting diode, and preferably includes red, green, and blue pixels.

도 9에서 볼 수 있듯이, 기판(21)상에 전술한 바와 같은 박막 트랜지스터(20)가 구비된다. As can be seen in FIG. 9, the thin film transistor 20 as described above is provided on the substrate 21.

도 9에 도시된 바와 같이, 기판(21) 상에는 소정 패턴의 소스 및 드레인 전극(14a, 14b)이 형성되어 있고, 상기 소스 및 드레인 전극(14a, 14b) 상부로는 반도체층(25)가 형성되어 있다. 상기 반도체층(25)을 덮도록 유기 절연층(23)이 구비되어 있는데, 상기 유기 절연층 상부로는 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(26)이 구비되어 있다. 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(26)을 사이에 두고, 게이트 전극(22)이 형성되어 있는데, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역(26)으로 인하여, 유기 절연층(23)과 게이트 전극(22) 간의 접착력이 향상될 수 있다. 상기 박막 트랜지스터를 이루는 각 층에 대한 상세한 설명은 전술한 바를 참조한다.As shown in FIG. 9, the source and drain electrodes 14a and 14b having a predetermined pattern are formed on the substrate 21, and the semiconductor layer 25 is formed on the source and drain electrodes 14a and 14b. It is. The organic insulating layer 23 is provided to cover the semiconductor layer 25. The organic insulating layer 23 is provided with a remote plasma or pulse plasma-treated region 26 on the organic insulating layer. A gate electrode 22 is formed with the surface of the organic insulating layer having a remote plasma or pulse plasma treatment region 26 therebetween, and the surface of the organic insulating layer is with a remote plasma or pulse plasma treatment region 26. Therefore, the adhesive force between the organic insulating layer 23 and the gate electrode 22 can be improved. Detailed description of each layer constituting the thin film transistor is described above.

게이트 전극(22)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(27)이 형성되는 데, 이 패시베이션층(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다. After the gate electrode 22 is formed, a passivation layer 27 is formed to cover the thin film transistor 20. The passivation layer 27 is formed in a single layer or a plurality of layers, and includes organic, inorganic, Or organic / inorganic composites.

이 후, 유기 발광 소자(30)이 형성된다. 상기 유기 발광 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 발광 표시 장치의 구조가 그대로 적용될 수 있음은 물론이다. Thereafter, the organic light emitting element 30 is formed. The organic light emitting element 30 emits red, green, and blue light in accordance with the flow of current to display predetermined image information. The organic light emitting element 30 is one of the source and drain electrodes 24a and 24b of the thin film transistor 20. The pixel electrode 31 connected to the electrode, the counter electrode 33 provided to cover all the pixels, and the organic light emitting film 32 disposed between the pixel electrode 31 and the counter electrode 33 to emit light. It is composed. The present invention is not necessarily limited to the above structure, and the structure of various organic light emitting display devices may be applied as it is.

상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하 이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다. The organic light emitting film 32 may be a low molecular or polymer organic film. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) may be used. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다. The organic layer as described above is not necessarily limited thereto, and various embodiments may be applied.

상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다. The pixel electrode 31 functions as an anode electrode, and the counter electrode 33 functions as a cathode electrode. Of course, the polarities of the pixel electrode 31 and the counter electrode 33 may be reversed. .

액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다. In the case of the liquid crystal display, unlike this, a lower alignment layer (not shown) covering the pixel electrode 31 is formed, thereby completing the manufacture of the lower substrate of the liquid crystal display.

이렇게 본 발명에 따른 박막 트랜지스터는 도 9에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다. As described above, the thin film transistor according to the present invention may be mounted in each subpixel as shown in FIG. 9, or may be mounted in a driver circuit (not shown) in which an image is not implemented.

본 발명을 따르는 박막 트랜지스터를 구비한 평판 표시장치로서, 전술한 바와 같이 유기 발광 표시장치를 예로 들어 설명하였으나, 이에 한정되지 않음은 물론이다.As the flat panel display device including the thin film transistor according to the present invention, the organic light emitting display device has been described as an example, but is not limited thereto.

이하, 실시예를 통하여, 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to Examples.

[실시예]EXAMPLE

Al 소스 및 드레인 전극이 형성된 기판을 준비한 다음, 상기 Al 소스 및 드레인 전극을 덮도록 펜타센 반도체층을 형성하였다. 상기 펜타센 반도체층 상부에 폴리(비닐리덴 플루오라이드)로 이루어진 유기 절연층을 스핀 코팅법을 이용하여 형성하였다. 상기 Al 소스 및 드레인 전극, 펜타센 반도체층 및 폴리(비닐리덴 플루오라이드) 절연층이 차례로 형성된 기판을 도 2에 도시된 바와 같은 구조를 갖는 리모트 플라즈마 반응기의 플라즈마 처리 대상의 장착 위치에 장착하였다. 이 때, 플라즈마 발생 위치와 플라즈마 처리 대상의 장착 위치는 서로 80cm 이격되도록 하였다. 이 후, 13.56MHz의 RF(Radio Frequency), 25W 내지 100W의 RF 전력, 10sccm의 가스 유입 속도, 1.3 x 10-2Pa의 반응기 내 압력, 10초 내지 180초의 플라즈마 노출 시간의 조건 하에서 N2 플라즈마 처리를 수행하였다. 이 후, 상기 플라즈마 처리된 영역을 사이에 두고 상기 절연층 상부에 Cu로 이루어진 게이트 전극을 형성하여, 도 1에 도시된 바와 같은 박막 트랜지스터를 완성하였다.After preparing a substrate on which Al source and drain electrodes were formed, a pentacene semiconductor layer was formed to cover the Al source and drain electrodes. An organic insulating layer made of poly (vinylidene fluoride) was formed on the pentacene semiconductor layer by spin coating. A substrate on which the Al source and drain electrodes, the pentacene semiconductor layer, and the poly (vinylidene fluoride) insulating layer were sequentially formed was mounted at a mounting position of a plasma treatment object of a remote plasma reactor having a structure as shown in FIG. At this time, the plasma generation position and the mounting position of the plasma treatment object were spaced apart from each other by 80 cm. Thereafter, N 2 plasma under conditions of 13.56 MHz Radio Frequency (RF), 25 W to 100 W RF power, 10 sccm gas inlet rate, 1.3 x 10 -2 Pa reactor pressure, 10 seconds to 180 seconds plasma exposure time Treatment was carried out. Thereafter, a gate electrode made of Cu was formed on the insulating layer with the plasma treated region interposed therebetween to complete the thin film transistor as shown in FIG. 1.

상기한 바와 같은 본 발명에 따르면, 유기 절연층 및 유기 절연층의 하부에 위치하는 다른 막의 손상없이도, 상기 유기 절연층과 접촉하는 다른 층과 유기 절연층 사이의 접착력이 향상된 박막 트랜지스터를 얻을 수 있으므로, 이를 이용하면 신뢰성이 향상된 평판 표시장치를 얻을 수 있다.According to the present invention as described above, a thin film transistor having improved adhesion between the organic insulating layer and the other layer in contact with the organic insulating layer can be obtained without damaging the organic insulating layer and other films located under the organic insulating layer. By using this, a flat panel display device having improved reliability can be obtained.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.

Claims (21)

게이트 전극; A gate electrode; 상기 게이트 전극과 절연된 소스 및 드레인 전극; Source and drain electrodes insulated from the gate electrode; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 반도체층; 및 A semiconductor layer insulated from the gate electrode and in contact with the source and drain electrodes, respectively; And 상기 게이트 전극을 상기 소스 및 드레인 전극 또는 상기 반도체층과 절연시키는 유기 절연층을 구비하고, An organic insulating layer which insulates the gate electrode from the source and drain electrodes or the semiconductor layer, 상기 유기 절연층 상부에 유기 절연층 표면이 리모트 플라즈마(remote plasma) 또는 펄스 플라즈마(pulse plasma) 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.And a region on which the surface of the organic insulating layer is treated with a remote plasma or a pulse plasma, on the organic insulating layer. 제1항에 있어서,The method of claim 1, 상기 유기 절연층이 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터.The organic insulating layer is a styrene polymer, a phenolic polymer, an acrylic polymer, an amide polymer, an imide polymer, an alkyl ether polymer, an aryl ether polymer, a vinyl alcohol polymer, a vinyl polymer, a parylene polymer, a cellulose polymer And at least one selected from the group consisting of polyketones, polyesters, polynorbornenes, and fluorine-based polymers. 제1항에 있어서,The method of claim 1, 상기 유기 절연층이 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터.The organic insulating layer may be polystyrene, styrene-butadiene copolymer, polyvinylphenol, polyphenol, polyacrylate, polymethylmethacrylate, polyacrylamide, aliphatic polyamide, aliphatic-aromatic polyamide, aromatic polyamide, polyamide. Mid, polyimide, polyacetal, polyethylene glycol, polypropylene glycol, epoxy resin, polyphenylene oxide, polyphenylene sulfide, polyvinyl alcohol, polyvinylidene, benzocyclobutene, parylene, cyanocellulose, poly (ether Ethers) ketones, polyethylene terephthalates, polybutylene terephthalates, polydihydroxymethylcyclohexyl terephthalates, cellulose esters, polycarbonates, polytetrafluoroethylene, tetrafluoroethylene / perfluoro (alkyl vinyl ether) Copolymer, Tetrafluoroethylene / hexafluoroprop Thin film comprising at least one selected from the group consisting of propylene copolymer, perfluorophenylene, perfluorobiphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene and poly (vinylidene fluoride) transistor. 제1항에 있어서, The method of claim 1, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역의 두께가 10Å 내지 1000Å인 것을 특징으로 하는 것을 특징으로 하는 박막 트랜지스터.And the thickness of the region where the surface of the organic insulating layer is subjected to the remote plasma or the pulse plasma is 10 mW to 1000 mW. 제1항에 있어서,The method of claim 1, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역 은 게이트 전극 또는 소스 및 드레인 전극을 이루는 물질과 이온 착물(ionic complex)을 형성할 수 있는 작용기를 포함하는 것을 특징으로 하는 박막 트랜지스터.And the region where the surface of the organic insulating layer is remote plasma or pulse plasma treated comprises a functional group capable of forming an ionic complex with a material forming a gate electrode or a source and drain electrode. 제5항에 있어서,The method of claim 5, 상기 작용기가 -NH2인 것을 특징으로 하는 박막 트랜지스터.A thin film transistor, wherein the functional group is -NH 2 . 제1항에 있어서,The method of claim 1, 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역은 H2, N2, NH3, O2 또는 Ar 플라즈마를 이용하여 형성된 것을 특징으로 하는 박막 트랜지스터.And the region where the surface of the organic insulating layer is remote plasma or pulsed plasma treated is formed using H2, N2, NH3, O2 or Ar plasma. 제1항에 있어서,The method of claim 1, 상기 소스 및 드레인 전극, 반도체층, 유기 절연층 및 게이트 전극이 순서대로 적층되어 있고, 상기 유기 절연층과 상기 게이트 전극이 접촉된 계면에 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.The source and drain electrodes, the semiconductor layer, the organic insulating layer, and the gate electrode are stacked in this order, and a region where the surface of the organic insulating layer is remote or pulsed plasma is treated at an interface between the organic insulating layer and the gate electrode. A thin film transistor comprising: 제1항에 있어서,The method of claim 1, 상기 게이트 전극, 유기 절연층, 소스 및 드레인 전극 및 반도체층이 순서대로 적층되어 있고, 상기 유기 절연층과 소스 및 드레인 전극이 접촉된 계면에 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.An area in which the gate electrode, the organic insulating layer, the source and drain electrodes, and the semiconductor layer are stacked in this order, and the surface of the organic insulating layer is remote or pulsed plasma treated at an interface between the organic insulating layer and the source and drain electrodes. A thin film transistor comprising: 제1항에 있어서,The method of claim 1, 상기 게이트 전극, 유기 절연층, 반도체층 및 소스 및 드레인 전극이 순서대로 적층되어 있고, 상기 유기 절연층과 반도체층이 접촉된 계면에 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역을 구비한 것을 특징으로 하는 박막 트랜지스터.The gate electrode, the organic insulating layer, the semiconductor layer, and the source and drain electrodes are stacked in this order, and the organic insulating layer surface is provided with a remote plasma or pulse plasma treatment region at an interface between the organic insulating layer and the semiconductor layer. A thin film transistor comprising one. 기판 상에 형성된 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계;Forming a semiconductor layer over the source and drain electrodes formed on the substrate; 상기 반도체층을 덮도록 유기 절연층을 형성하는 단계;Forming an organic insulating layer to cover the semiconductor layer; 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계; 및Remote or pulsed plasma treatment of the surface of the organic insulating layer; And 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록, 게이트 전극을 형성하는 단계;Forming a gate electrode such that the surface of the organic insulating layer contacts a remote plasma or pulsed plasma treated region; 를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Method of manufacturing a thin film transistor comprising a. 기판 상에 형성된 게이트 전극 상부에 유기 절연층을 형성하는 단계;Forming an organic insulating layer on the gate electrode formed on the substrate; 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계;Remote or pulsed plasma treatment of the surface of the organic insulating layer; 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록, 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 및Forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode such that the surface of the organic insulating layer contacts the remote plasma or pulse plasma treated region; And 상기 소스 및 드레인 전극 상부에 반도체층을 형성하는 단계;Forming a semiconductor layer on the source and drain electrodes; 를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Method of manufacturing a thin film transistor comprising a. 기판 상에 형성된 게이트 전극 상부에 유기 절연층을 형성하는 단계;Forming an organic insulating layer on the gate electrode formed on the substrate; 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계;Remote or pulsed plasma treatment of the surface of the organic insulating layer; 상기 유기 절연층 표면이 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역과 접촉하도록 반도체층을 형성하는 단계; 및Forming a semiconductor layer such that the surface of the organic insulating layer contacts a remote plasma or pulse plasma treated region; And 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계;Forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode; 를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Method of manufacturing a thin film transistor comprising a. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 유기 절연층이 스티렌계 고분자, 페놀계 고분자, 아크릴계 고분자, 아미드계 고분자, 이미드계 고분자, 알킬 에테르계 고분자, 아릴 에테르계 고분자, 비닐알콜계 고분자, 비닐계 고분자, 파릴렌계 고분자, 셀룰로오스계 고분자, 폴리케톤류, 폴리에스테르류, 폴리노보르넨류 및 불소계 고분자로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The organic insulating layer is a styrene polymer, a phenolic polymer, an acrylic polymer, an amide polymer, an imide polymer, an alkyl ether polymer, an aryl ether polymer, a vinyl alcohol polymer, a vinyl polymer, a parylene polymer, a cellulose polymer And polyketones, polyesters, polynorbornenes, and fluorine-based polymers. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 유기 절연층이 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트, 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The organic insulating layer may be polystyrene, styrene-butadiene copolymer, polyvinylphenol, polyphenol, polyacrylate, polymethylmethacrylate, polyacrylamide, aliphatic polyamide, aliphatic-aromatic polyamide, aromatic polyamide, polyamide. Mid, polyimide, polyacetal, polyethylene glycol, polypropylene glycol, epoxy resin, polyphenylene oxide, polyphenylene sulfide, polyvinyl alcohol, polyvinylidene, benzocyclobutene, parylene, cyanocellulose, poly (ether Ethers) ketones, polyethylene terephthalates, polybutylene terephthalates, polydihydroxymethylcyclohexyl terephthalates, cellulose esters, polycarbonates, polytetrafluoroethylene, tetrafluoroethylene / perfluoro (alkyl vinyl ether) Copolymer, Tetrafluoroethylene / hexafluoroprop Thin film comprising at least one selected from the group consisting of propylene copolymer, perfluorophenylene, perfluorobiphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene and poly (vinylidene fluoride) Method of manufacturing a transistor. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계를 H2, N2, NH3, O2 또는 Ar 플라즈마를 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of manufacturing a thin film transistor, characterized in that for performing a plasma or pulsed plasma treatment of the surface of the organic insulating layer using H 2 , N 2 , NH 3 , O 2 or Ar plasma. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 유기 절연층 표면을 리모트 플라즈마 처리하는 단계를, 플라즈마 발생 위치와 유기 절연층 표면 사이를 10cm 내지 100cm로 이격시킨 상태에서 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Remote plasma treatment of the surface of the organic insulating layer, the manufacturing method of the thin film transistor, characterized in that the space between the plasma generating position and the surface of the organic insulating layer spaced from 10cm to 100cm. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 유기 절연층 표면을 펄스 플라즈마 처리하는 단계를, 펄스 사이클을 30/170㎲, 30/270㎲, 30/570㎲, 30/2970㎲로 조절하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.And performing a pulse plasma treatment on the surface of the organic insulating layer by adjusting a pulse cycle to 30/170 ms, 30/270 ms, 30/570 ms, 30/2970 ms. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 유기 절연층 표면을 리모트 플라즈마 또는 펄스 플라즈마 처리하는 단계로부터 형성된 리모트 플라즈마 또는 펄스 플라즈마 처리된 영역의 두께가 10Å 내지 1000Å인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.And the thickness of the remote plasma or pulse plasma treated region formed from the step of remote plasma or pulse plasma treatment on the surface of the organic insulating layer is 10 mW to 1000 mW. 제1항 내지 제10항 중 어느 한 항의 박막 트랜지스터 및 발광 소자를 구비한 것을 특징으로 하는 평판표시장치.A flat panel display device comprising the thin film transistor and the light emitting element according to any one of claims 1 to 10. 제20항에 있어서,The method of claim 20, 상기 발광 소자가 유기 발광 소자인 것을 특징으로 하는 평판표시장치.And the light emitting element is an organic light emitting element.
KR1020060047539A 2006-05-26 2006-05-26 A thin film transistor, a method for prepairng the same and a flat panel display device KR100777739B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060047539A KR100777739B1 (en) 2006-05-26 2006-05-26 A thin film transistor, a method for prepairng the same and a flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047539A KR100777739B1 (en) 2006-05-26 2006-05-26 A thin film transistor, a method for prepairng the same and a flat panel display device

Publications (1)

Publication Number Publication Date
KR100777739B1 true KR100777739B1 (en) 2007-11-19

Family

ID=39080201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047539A KR100777739B1 (en) 2006-05-26 2006-05-26 A thin film transistor, a method for prepairng the same and a flat panel display device

Country Status (1)

Country Link
KR (1) KR100777739B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045440A (en) * 1999-11-05 2001-06-05 구본준 Liquid Crystal Display Device and Method of Fabricating the Same
JP2003179234A (en) 2001-09-05 2003-06-27 Konica Corp Organic semiconductor element and manufacturing method thereof
KR20040028010A (en) * 2002-09-28 2004-04-03 삼성전자주식회사 Organic Gate Insulating Film And Organic Thin Film Transistor Using The Same
KR20060024940A (en) * 2004-09-15 2006-03-20 엘지.필립스 엘시디 주식회사 Organic thin film transistor and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045440A (en) * 1999-11-05 2001-06-05 구본준 Liquid Crystal Display Device and Method of Fabricating the Same
JP2003179234A (en) 2001-09-05 2003-06-27 Konica Corp Organic semiconductor element and manufacturing method thereof
KR20040028010A (en) * 2002-09-28 2004-04-03 삼성전자주식회사 Organic Gate Insulating Film And Organic Thin Film Transistor Using The Same
KR20060024940A (en) * 2004-09-15 2006-03-20 엘지.필립스 엘시디 주식회사 Organic thin film transistor and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100768199B1 (en) Organic thin film transistor and organic light emitting display device comprising the same
KR100683766B1 (en) Flat panel display and method for fabricating the same
KR100647710B1 (en) A thin film transistor, a method for preparing the same and a flat panel display comprising the same
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
US7601567B2 (en) Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
JP4425774B2 (en) Vertical field effect transistor, vertical field effect transistor manufacturing method therefor, and flat panel display device including the same
KR100683778B1 (en) Thin film transistor and fabrication method thereof
US20080012014A1 (en) Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor
US7960207B2 (en) Organic thin film transistor and method of fabricating the same
KR100858812B1 (en) A method for preparing an organic thin film transistor, organic thin film transistor and organic light emitting display device
KR100777739B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
KR100751360B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100719569B1 (en) Flat display apparatus
KR100670349B1 (en) Flat panel display and method for fabricating the same
KR100659119B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100787440B1 (en) Organic thin film transistor, method for prepairng the same and flat display device comprising the same
KR100787430B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
KR100741099B1 (en) Flat panel display and method for fabricating the same
KR100730188B1 (en) Method of manufacturing organic thin film transistor and organic thin film transistor manufactured by the method
KR100777741B1 (en) A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method
KR100730185B1 (en) Method for preparing an organic thin film transistor, organic thin film transistor and flat panel display device comprising the same
KR100659122B1 (en) Organic tft, flat panel display therewith, and manufacturing method of the organic tft
KR100730193B1 (en) Method of manufacturing organic light emitting display apparatus
KR100637250B1 (en) Organic light emitting display apparatus and method of manufacturing the same
KR100708735B1 (en) Organic light emitting display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee