KR100772560B1 - On die thermal sensor of semiconductor memory device and method thereof - Google Patents

On die thermal sensor of semiconductor memory device and method thereof Download PDF

Info

Publication number
KR100772560B1
KR100772560B1 KR20060051145A KR20060051145A KR100772560B1 KR 100772560 B1 KR100772560 B1 KR 100772560B1 KR 20060051145 A KR20060051145 A KR 20060051145A KR 20060051145 A KR20060051145 A KR 20060051145A KR 100772560 B1 KR100772560 B1 KR 100772560B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
die
thermal
device
sensor
method
Prior art date
Application number
KR20060051145A
Other languages
Korean (ko)
Other versions
KR20070036648A (en )
Inventor
정춘석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 메모리 장치의 온도 정보 출력 장치(ODTS - On Die Thermal Sensor)의 자동 보상 구조에 관한 것으로, 특히 공정변화 등에 의해 발생한 전압의 오차를 온도 정보 출력 장치(ODTS)의 자동 보상을 통해 조정하는 회로 및 방법에 관한 것이다. The present invention is a memory device temperature information output device-adjusting with automatic compensation of the present invention relates to automatic compensation structure (ODTS On Die Thermal Sensor), in particular the error of the voltage temperature information output generated by a step change device (ODTS) It relates to a circuit and method.
TCRS, ODTS, 조정 정보 신호, 온도 정보 신호 TCRS, ODTS, adjust the information signal, the temperature information signal

Description

반도체 메모리 소자의 온도 정보 출력 장치 및 방법{ON DIE THERMAL SENSOR OF SEMICONDUCTOR MEMORY DEVICE AND METHOD THEREOF} Temperature information output apparatus and method of the semiconductor memory device {ON DIE THERMAL SENSOR OF SEMICONDUCTOR MEMORY DEVICE AND METHOD THEREOF}

도 1은 종래 반도체 메모리 소자의 온도 정보 출력 장치를 도시한 블록도. Figure 1 is a block diagram illustrating a temperature information output apparatus of a conventional semiconductor memory device.

도 2은 온도 감지수단에서 공정별 온도에 대한 출력전압의 변화와 온도의 변화에 대한 출력전압을 도시한 도면. Figure 2 is a diagram illustrating the output voltage with respect to changes in temperature and changes in the output voltage of the step-temperature from the temperature sensing means.

도 3는 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치를 도시한 블록도. Figure 3 is a block diagram illustrating a temperature information output from the semiconductor memory device according to an embodiment of the present invention.

도 4는 도 3에서 도시한 반도체 메모리 소자의 온도 정보 출력 장치에서 전위결정부의 실시 예를 도시한 상세회로도. Figure 4 is a detailed circuit diagram showing an example potential determination section at a temperature information output apparatus of a semiconductor memory element shown in FIG.

도 5는 도 3에서 도시한 반도체 메모리 소자의 온도 정보 출력 장치에서 변동결정부의 실시 예를 도시한 상세회로도. Figure 5 is a detailed circuit diagram showing an example fluctuation determination section at a temperature information output apparatus of a semiconductor memory element shown in FIG.

도 6은 본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치를 도시한 블록도. 6 is a diagram illustrating a temperature information output apparatus of a semiconductor memory device according to another embodiment of the present invention.

도 7은 본 발명의 실시 예에 따라 구성한 회로의 시뮬레이션(simulation) 파형을 도시한 도면. Figure 7 is a view showing a simulation (simulation) the waveform of the circuit configured according to an embodiment of the invention.

본 발명은 메모리 장치의 온도 정보 출력 장치(ODTS - On Die Thermal Sensor)의 자동 보상 구조에 관한 것으로, 특히 공정변화 등에 의해 발생한 전압의 오차를 온도 정보 출력 장치(ODTS)의 자동 보상을 통해 조정하는 회로 및 방법에 관한 것이다. The present invention is a memory device temperature information output device-adjusting with automatic compensation of the present invention relates to automatic compensation structure (ODTS On Die Thermal Sensor), in particular the error of the voltage temperature information output generated by a step change device (ODTS) It relates to a circuit and method.

디램 셀(DRAM cell)은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 커패시터로 구성되어 있다. Dynamic random access memory cell (DRAM cell) is composed of a capacitor for storing the role of the switch transistor and the charge (data). 메모리 셀 내의 커패시터에 전하가 있는가 없는가에 따라, 즉 커패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이', '로우'를 구분한다. Depending on the capacitor in the memory cell whether or not there is a charge, that is, distinguish between 'high', 'low' of data according to nateunga nopeunga the terminal voltage of the capacitor.

데이터의 보관은 커패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. Storage of the data because that is in which the charge accumulated in the capacitor type in principle, there is no consumption of electric power. 그러나 MOS 트랜지스터의 PN 결합 등에 의한 누설전류가 있어서 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. However, since the leakage current due to PN bond of the MOS transistor of the initial amount of charge stored in destroyed data it can be lost. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량으로 재충전해 주어야 한다. In order to avoid this by reading the data in the memory cell before losing the data it must recharge it again in the normal charge according to the read out information.

이 동작을 주기적으로 반복해야만 데이터의 기억이 유지된다. I had to repeat this operation periodically the stored data is maintained. 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 부르며, 리프레쉬 제어는 일반적으로 디램 제어기(DRAM controller)에서 이루어진다. This is called a refill procedure refresh (refresh) operation of the cell charge, and regeneration control is usually carried out in a DRAM controller (DRAM controller). 그러한 리프레쉬(refresh) 동작의 필요에 기인하여 디램에서는 리프레쉬 전력이 소모된다. In due to the need of such a refresh (refresh) operation the DRAM refresh power is consumed. 보다 저전력을 요구 하는 배터리 오퍼레이티드 시스템(battery operated system)에서 전력 소모를 줄이는 것은 매우 중요하며 크리티컬(critical)한 이슈이다. It is very important and an issue critical (critical) than to reduce power consumption in battery offers federated system (battery operated system) that require low power.

리프레쉬(refresh)에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬(refresh) 주기를 온도에 따라 변화시키는 것이다. One attempt to reduce power consumption required to refresh (refresh) is to change according to a refresh (refresh) period temperature. 디램(DRAM)에서의 데이터 보유 타임은 온도가 낮아질수록 길어진다. Data retention time of the dynamic random access memory (DRAM) is the longer the higher the temperature is lowered. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도 영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어 주면 전력의 소모는 줄어들 것임에 틀림없다. Therefore, with the divided temperature regions with different areas in the main surface area, low temperature by lowering the frequency of the refresh clock relative to the power consumption is there must be reduced. 따라서, 디램(DRAM) 내부에 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다. Thus, a DRAM (DRAM) requires a device that can accurately detect the temperature therein, and outputs the information of the sensed temperature.

또한, 반도체 메모리 소자는 그 집적 레벨 및 동작 속도가 증가함에 따라 반도체 메모리 소자 자체에서 많은 열을 발생한다. In addition, the semiconductor memory device is integrated, as the level, and the operation speed increases, generating a lot of heat in the semiconductor memory device itself. 이렇게 발생한 열은 반도체 메모리 소자의 내부 온도를 상승시켜 정상적인 동작을 방해하고, 자칫 반도체 메모리 소자의 불량을 초래한다. Thus generated heat will interfere with the normal operation by raising the interior temperature of the semiconductor memory device, and liable to result in defects in the semiconductor memory device. 따라서, 반도체 메모리 소자의 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다. Therefore, an apparatus which can accurately detect the temperature of the semiconductor memory device, and outputs information of the detected temperature is required.

도 1은 종래 반도체 메모리 소자의 온도 정보 출력 장치를 도시한 블록도이다. Figure 1 is a block diagram illustrating a temperature information output apparatus of a conventional semiconductor memory device.

도 1을 참조하면, 종래의 반도체 메모리 소자의 온도 정보 출력 장치는 온도 감지부(10), 디지털-아날로그 컨버팅 조정부(20), 전압 비교부(30), 코드 카운터부(40), 조정부(50), 디코딩(Decoding)부(60)으로 구성되어 있다. 1, the temperature information output apparatus of a conventional semiconductor memory device is a temperature sensing section 10, a digital-to-analog-converted adjustment section 20, a voltage comparator 30, the cord counter 40, the adjustment element (50 ), and it consists of the decoding (decoding) unit 60.

구체적으로 온도 감지부(10)는 반도체 메모리 소자의 온도나 전원전압의 변화에 영향을 받지 않는 밴드갭(Bandgap) 회로 중에서 바이폴라 접합 트랜지스 터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용함으로써 반도체 메모리 소자의 온도를 감지한다. Specifically, the temperature sensing unit 10 is a bipolar junction transistor emitter in temperature and is not affected by changes in the power supply voltage band gap (Bandgap) circuit of the semiconductor memory device comprising: a base of (BJT Bipolar Junction Transistor) - emitter voltage ( by using the fact that the change in the Vbe) of about -1.8mV / ℃ senses the temperature of the semiconductor memory device. 그리고 미세하게 변동하는 바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)을 증폭함으로써 온도에 1:1 대응하는 제1전압(Vptat)을 출력한다. And a bipolar junction transistor to finely change: the base (BJT Bipolar Junction Transistor) - 1 already in temperature by amplifying the emitter voltage (Vbe): outputs a first voltage corresponding to one (Vptat). 즉, 반도체 메모리 소자의 온도가 높을수록 낮은 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)을 출력한다. That is, the higher the temperature of the semiconductor memory element of the base of the lower bipolar junction transistor (BJT) - and outputs emitter voltage (Vbe).

또한, 디지털-아날로그 컨버팅 조정부(20)는 디지털-아날로그 변환기(DAC : Digital Analog Converter)로서 디코딩(Decoding)부(60)에서 출력되는 디지털 값인 온도 제어 코드(temp_code)에 응답하여 아날로그 값인 제2전압(VpDAC)으로 바꾸어서 출력한다. In addition, the digital-to-analog-converted adjustment section 20 is a digital-to-analog converter (DAC: Digital Analog Converter) to a response to decoding (Decoding) unit 60, a digital value of the temperature control code (temp_code) output from the analog value of the second voltage changing the outputs (VpDAC). 이때, 제2전압(VpDAC)은 조정부(50)에서 출력되는 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)에 따라서 결정된다. At this time, the second voltage (VpDAC) is determined according to the maximum voltage variation (DAC_HI) and the minimum voltage change (DAC_LOW) output from the adjustment section 50. The

그리고, 전압 비교부(30)는 제1전압(Vptat)와 제2전압(VpDAC)를 비교하여 제1전압(Vptat)의 전위레벨이 제2전압(VpDAC)의 전위레벨보다 작은 전위레벨일 경우 코드 카운터부(40)에서 미리 설정된 디지털 코드를 감소시키도록 하는 제어신호(INC_DEC_CON)가 출력되고, 제1전압(Vptat)의 전위레벨이 제2전압(VpDAC)의 전위레벨보다 큰 전위레벨일 경우 코드 카운터부(40)의 미리 설정된 디지털 코드를 증가시키도록 하는 제어신호(INC_DEC_CON)가 출력된다. And if, the voltage comparator 30 has a first voltage (Vptat) and the second voltage (VpDAC) comparison by the first voltage (Vptat) potential level is less potential level than the voltage level of the second voltage (VpDAC) of when the code counter 40, a preset control signal (INC_DEC_CON) that to reduce the digital code is output, the larger the potential level is the potential level of the first voltage (Vptat) than the potential level of the second voltage (VpDAC) in and a control signal (INC_DEC_CON) to so as to increase the pre-set digital code in the code counter 40 is output.

또한, 코드 카운터부(40)는, 전압 비교부(30)으로부터 제어신호(INC_DEC_CON)를 입력받아서 내부에 미리 설정된 디지털 값을 증가시키거나 감소시켜서 온도 정보를 가지고 있는 디지털 코드(Thermal code)를 출력한다. Further, the code counter 40, the voltage comparator 30, a digital code (Thermal code) that has a temperature information by a predetermined increase in the digital value, or decrease the internal receiving input control signals (INC_DEC_CON) from the output do.

그리고, 조정부(50)는 반도체 메모리 소자의 온도나 전원전압의 변화에 영향을 받지 않는 밴드갭(Bandgap) 회로에서 출력되는 기준전압을 입력받아 반도체 메모리 소자의 온도나 전원전압의 변화에 영향을 받지 않는 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)을 출력한다. Then, the adjustment section 50 receives the reference voltage outputted from the temperature and the band gap (Bandgap) that is not affected by the change in the circuit of the power source voltage of a semiconductor memory device independent of the change in temperature or supply voltage of the semiconductor memory device that outputs the maximum voltage variation (DAC_HI) and the minimum voltage change (DAC_LOW). 이때, 반도체 메모리 소자는 생산과정에서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 전압범위가 다르기 때문에 온도 보상의 정확도를 높이기 위해서 조정코드(TRIMMING CODE)를 외부에서 입력하여 최대변동전압(DAC_HI)의 전위레벨과 최소변동전압(DAC_LOW)의 전위레벨을 제어한다. At this time, the semiconductor memory device is a bipolar junction transistor to a temperature in the production process in each die (die): base of (BJT Bipolar Junction Transistor) - in order to increase the accuracy of temperature compensation are different, the voltage range of the emitter voltage (Vbe) the input control code (cODE TRIMMING) from the outside to control the potential level of the potential level and the minimum voltage change (DAC_LOW) of the maximum voltage variation (DAC_HI). 여기서, 최대변동전압(DAC_HI)의 전위레벨과 최소변동전압(DAC_LOW)는 일정한 전압 차이를 가지고 같이 바뀐다. Here, the potential level and the minimum voltage change (DAC_LOW) of the maximum voltage variation (DAC_HI) is changed as to have a predetermined voltage difference.

또한, 디코딩(decoding)부(60)는 코드 카운터부(40)에서 출력되는 온도 정보 코드(Thermal code)를 피드백(feedback)을 통해 다시 디지털-아날로그 컨버팅 조정부(20)에 전달할 때, 전송의 시간 차로 인해 발생할 수 있는 오류를 제거하기 위해 온도 정보 코드(Thermal code)를 디코딩(decoding)하여 온도 제어 코드(temp_code)로서 출력한다. Further, the decoding (decoding) unit 60, a code counter 40, temperature information code (Thermal code), the feedback (feedback) again digitally over the output from - when passing the analog-converted adjustment section 20, the time of transmission decoding (decoding) the temperature information code (Thermal code) in order to remove any errors that may occur due to the difference and outputs it as a temperature control code (temp_code). 여기서, 전송의 시간 차로 인해 발생할 수 있는 오류는 디지털-아날로그 컨버팅 조정부(20)이 전송의 시간 차보다 민감하게 반응하여 제2전압(VpDAC)를 출력할 경우 잘못된 정보가 전압 비교부(30)으로 입력되는 오류 등을 말한다. Here, the error that may occur due to the difference in transmission time of digital-to analog converting adjusting section 20 is a voltage comparator 30 is invalid information if the sensitive than the time difference between the transmission output a second voltage (VpDAC) It refers to such an input error.

도 2은 온도 감지수단에서 공정별 온도에 대한 출력전압의 변화와 온도의 변화에 대한 출력전압을 도시한 도면이다. Figure 2 is a diagram illustrating the output voltage with respect to changes in temperature and changes in the output voltage of the step-temperature from the temperature sensing means.

도 2를 참조하면, 전술한 온도 감지부(10)의 바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)이 반도체 메모리 소자의 온도변동에 따라 선형적으로 변하는 것을 알 수 있다. 2, the bipolar junction transistor of the above-described temperature-sensing portion 10: base of (BJT Bipolar Junction Transistor) - emitter voltage (Vbe) is found that linearly varies according to the temperature variation of the semiconductor memory device have.

그런데, 상기와 같은 구성요소를 가지는 종래의 반도체 메모리 소자의 온도 정보 출력 장치와 같이 반도체 메모리 소자의 생산과정에서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)의 전압범위가 다른 것을 만회하고 온도 보상의 정확도를 높이기 위해서 디지털-아날로그 컨버팅 조정부(20)에서 출력되는 제2전압(VpDAC)의 전위레벨을 제어하는 조정부(50)의 최대변동전압(DAC_HI)의 전위레벨과 최소변동전압(DAC_LOW)의 전위레벨을 외부에서 조정코드(TRIMMING CODE)를 입력하여 제어하는 것은 다음과 같은 문제점을 가진다. However, the base of the bipolar junction transistor (BJT) with respect to temperature for each die (die) in a production process of a semiconductor memory device such as a temperature information output apparatus of a conventional semiconductor memory device, having the components as above-emitter voltage ( voltage range is offset to digital in order to increase the accuracy of temperature compensation to the other of Vbe) - maximum change the voltage of the adjusting unit (50) for controlling a potential level of the second voltage (VpDAC) output from the analog-converted adjustment element (20) (DAC_HI It is) controlled by the input control code (cODE TRIMMING) the potential level and the potential level of the minimum voltage change (DAC_LOW) externally it has the following problems.

온도 보상의 정확도를 높이기 위해서는 온도 감지부(10)에서 출력되는 제1전압(Vptat)의 전위레벨과 디지털-아날로그 컨버팅 조정부(20)에서 출력되는 제2전압(VpDAC)의 전위레벨이 어느 정도인지를 알아내야 하는데, 일반적으로 외부에서 전압을 측정하는 장비를 이용해서 측정한다. In order to increase the accuracy of the temperature compensation temperature sensing unit 10, a first voltage (Vptat) potential level and the digital output from - either the potential level of the second voltage (VpDAC) output from the analog-converted adjustment section 20, the degree that the to find out, it is generally measured using a device that measures the voltage from the outside. 그런데, 이렇게 외부에서 측정하게 되면 측정하는 장비의 오프셋(offset)에 의해서 오류가 발생할 소지가 있다. By the way, it is thus in possession of a failure by an offset (offset) of the equipment to measure when measured from the outside.

또한, 측정 장비를 이용하여 측정한 내부의 전위레벨에 따라서 외부에서 조정 코드(TRIMMING CODE)를 입력하여 내부의 전압을 조정하고, 그에 따라 내부에서 정확한 전위레벨이 출력되었는지를 확인하는 작업이 필요한데, 이때에도 외부에서 내부전압의 전위레벨을 측정해야 하므로, 측정하는 장비의 오프셋(offset)에 의해서 오류가 발생할 소지가 있다. Further, depending on the built-in potential level of the measured with the measuring equipment requires the operation to enter the control code (TRIMMING CODE) from the outside to adjust the internal voltage, and ensure that the correct potential level is output from the internal accordingly, in this case also, because from the outside to measure the potential level of the internal voltage, the possession of an error caused by the offset (offset) of the measuring equipment.

예를 들어, 반도체 메모리 소자와 측정장비 간에 발생하는 오류에 의해 온도 감지부(10)에서 출력되는 제1전압(Vptat)의 전위레벨과 디지털-아날로그 컨버팅 조정부(20)에서 출력되는 제2전압(VpDAC)의 전위레벨 전압차이가 20mV가 생긴다면, 실제 출력되는 온도 정보 신호에서는 약 10℃의 온도 에러 값을 갖게 된다. For example, a semiconductor memory device and temperature detecting section 10, the potential level of the first voltage (Vptat) and the digital output from by the error arising between the measurement equipment - the second voltage output from the analog-converted adjustment section 20 ( If the potential level of the voltage difference VpDAC) 20mV is caused, the actual temperature information signal output will have a temperature error value of about 10 ℃.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 메모리 소자 칩 내부에서 온도 보정 과정을 수행하는 반도체 메모리 소자의 온도 정보 출력 장치 및 방법을 제공하는데 그 목적이 있다. An object of the present invention is to provide a temperature information output apparatus and method of the semiconductor memory device to perform the temperature correction process in that, a semiconductor memory device-chip proposed in order to solve the problems of the prior art.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 온도 변화에 응답하여 제1전압의 전위레벨을 변동하여 출력하는 온도 감지수단; According to an aspect of the invention an aspect of the, temperature-sensing means in response to the temperature change and outputting a change in potential level of the first voltage; 상기 제1전압을 제2전압의 전위레벨과 비교한 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 조정코드로서 출력하는 비교수단; Comparison means for outputting a control code to the first voltage the increase or decrease the set value in response to a digital code value and compare the potential level of the second voltage; 및 상기 조정코드에 응답하여 상기 제2전압이 최대로 변동할 수 있는 전위레벨과 최소로 변동할 수 있는 전위레벨을 결정하고, 그에 따라 상기 제2전압의 전위레벨을 조정하여 출력하는 전위레벨 조정수단을 구비하는 반도체 메모리 소자의 온도 정보 출력 장치가 제공된다. And a potential level adjustment of said second voltage determines the potential level and the potential level to the minimum variations in which can change a maximum, and the output to adjust a potential level of the second voltage in response thereto in response to the control code a temperature information output apparatus of a semiconductor memory device having a means.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 온도 변화에 응답하여 제1전압의 전위레벨을 변동하여 출력하는 온도 감지수단; According to another aspect of the present invention to an aspect of the, temperature-sensing means in response to the temperature change and outputting a change in potential level of the first voltage; 상기 제1전압을 제2전압의 전위레벨과 비교한 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 제1테스트 모드에서 제1조정 코드로서 출력하고, 제2테스트 모드에서 온도 정보 코드로서 출력하는 비교수단; By the first voltage reducing agents increase the set digital code values ​​in response to the value compared with the potential level of the second voltage or to output a first control code in a first test mode, first as a temperature information code in the second test mode comparison means for outputting; 제1테스트 모드에서 상기 제1조정 코드에 응답하고, 제2테스트 모드에서 설정된 제2조정 코드에 응답하여 상기 제2전압이 최대로 변동할 수 있는 전위레벨과 최소로 변동할 수 있는 전위레벨을 결정하고, 그에 따라 상기 제2전압의 전위레벨을 조정하여 출력하는 전위레벨 조정수단; Claim the potential level to the second voltage is the maximum variation in the potential level and the minimum that can change in response to the first control code, and the second response to the second control code set in the second test mode in the first test mode determined, and the first potential level adjusting means for adjusting and outputting the potential level of the second voltage in response thereto; 및 제1테스트 모드에서 설정된 온도 코드를 디코딩(Decoding)하여 온도 제어 코드로서 출력하고, 제2테스트 모드에서 상기 온도 정보 코드를 디코딩(Decoding)하여 상기 온도 제어 코드로서 출력하는 디코딩(Decoding) 선택수단을 구비하는 반도체 메모리 소자의 온도 정보 출력 장치가 제공된다. And a decoding and outputting as a temperature code, a decoding (Decoding) temperature control code set in the first test mode, the decoding (Decoding) the temperature information code output as said temperature control codes in the second test mode (Decoding) selection means a temperature information output apparatus of a semiconductor memory device is provided comprising a.

상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 온도가 변하는 것을 감지한 값에 응답하여 제1전압의 전위레벨을 변동하여 출력하는 제1단계; In accordance with another aspect of the present invention to an aspect of the first step to the temperature in response to a detected value that changes the output to change the potential level of the first voltage; 설정된 온도 코드를 디코딩한 코드에 응답하여 제2전압의 초기 전위레벨을 결정하여 출력하는 제2단계; A second step in response to a decode the set temperature code to output to determine the initial potential level of the second voltage; 상기 제1전압와 상기 제2전압의 전위레벨을 비교하고, 그 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 조정 코드로서 출력하는 제3단계; A third step of comparing the voltage level of the first jeonapwa the second voltage, and to increase or decrease the digital code value set in response to the output value as a control code; 상기 조정 코드에 응답하여 상기 제2전압이 최대로 변동할 수 있는 전위레벨을 갖는 최대변동전압과 최소로 변동할 수 있는 전위레벨을 갖는 최소변동전압을 생성하는 제4단계; A fourth step of generating the first minimum voltage variation having a potential level that can change the maximum and minimum voltage variation having a potential level to a second voltage with a maximum variation in response to the control codes; 및 상기 최대변동전압과 상기 최소변동전압에 따라서 상기 제2전압의 전위레벨이 상기 제1전압의 전위레벨과 같아지도록 상기 제2전압의 전위레벨을 변동하는 제6단계를 포함하는 반도체 메모리 소자의 온도 정보 출력 방법이 제공된다. And the semiconductor memory device of a sixth step of the potential level of the second voltage according to the maximum variation voltage and the minimum variation voltage is changed to the potential level of the second voltage to be equal to the potential level of the first voltage the temperature information output method is provided.

본 발명에서는 반도체 메모리 소자의 생산과정에서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)의 전압범위가 다른 것을 만회하고 반도체 온도 정보 출력회로에서 온도 보상의 정확도를 높이기 위해서 칩 내부의 전위레벨을 외부에서 조정코드를 입력하여 제어해야 하는 경우에, 칩 내부에서 발생하는 디지털 코드를 조정코드로서 대신 사용함으로써, 칩 내부의 전위레벨을 외부에서 측정하고 조정코드를 입력하는 과정을 생략할 수 있다. In the present invention, each die (die) for each of the bipolar junction transistor (BJT) for the temperature base in the production process of a semiconductor memory device - already make up the other, the voltage range of the emitter voltage (Vbe) and temperature compensation in a semiconductor temperature information output circuit if the order of greater accuracy must be controlled by entering the control codes to the potential level of the chip from the outside, by using instead of a digital code generated inside the chip as a control code, measure and adjust the potential level of the chip from the outside it is possible to omit the process of entering a code. 이를 위해서는 종래의 반도체 온도 정보 출력회로 내부에서 발생하는 디지털 코드를 조정코드로서 사용하는 구조가 필요하다. The structure of using the digital code generated inside the conventional semiconductor circuit temperature information output as a control code is necessary.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 소개하기로 한다. In the following, the invention will be introduced to a preferred embodiment of the present invention self to more easily carry out the present invention one of ordinary skill in the art belong.

본 발명에서는 반도체 메모리 소자의 생산과정에서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)의 전압범위가 다른 것을 만회하고 반도체 온도 정보 출력회로에서 온도 보상의 정확도를 높이기 위해서 칩 내부의 전위레벨을 외부에서 조정코드를 입력하여 제어해야 하는 경우에, 칩 내부에서 발생하는 디지털 코드를 조정코드로서 대신 사용함으로써, 칩 내부의 전위레벨을 외부에서 측정하고 조정코드를 입력하는 과정을 생략할 수 있다. In the present invention, each die (die) for each of the bipolar junction transistor (BJT) for the temperature base in the production process of a semiconductor memory device - already make up the other, the voltage range of the emitter voltage (Vbe) and temperature compensation in a semiconductor temperature information output circuit if the order of greater accuracy must be controlled by entering the control codes to the potential level of the chip from the outside, by using instead of a digital code generated inside the chip as a control code, measure and adjust the potential level of the chip from the outside it is possible to omit the process of entering a code. 이를 위해서는 종래의 반도체 온도 정보 출력회로 내부에서 발생하는 디지털 코드를 조정코드로서 사용하는 구조가 필요하다. The structure of using the digital code generated inside the conventional semiconductor circuit temperature information output as a control code is necessary.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 소개하기로 한다. In the following, the invention will be introduced to a preferred embodiment of the present invention self to more easily carry out the present invention one of ordinary skill in the art belong.

도 3는 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치를 도시한 블록도이다. Figure 3 is a block diagram illustrating a temperature information output apparatus of a semiconductor memory device according to an embodiment of the present invention.

도 3를 참조하면, 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000)는, 온도 변화에 응답하여 제1전압(Vptat)의 전위레벨을 변동하여 출력하는 온도 감지부(1200)와, 제1전압(Vptat)과 제2전압(VpDAC)의 전위레벨을 비교한 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 조정코드(TRIMMING CODE)로서 출력하는 비교부(1400), 및 조정코드(TRIMMING CODE)에 응답하고, 기준전압(Vref)에 따라서 제2전압(VpDAC)이 최대로 변동할 수 있는 전위레벨과 최소로 변동할 수 있는 전위레벨을 결정하고, 그에 따라 제2전압(VpDAC)의 전위레벨을 조정하여 출력하는 전위레벨 조정부(1600)을 구비한다. Referring to Figure 3, the temperature information output apparatus 1000 of the semiconductor memory device according to an embodiment of the present invention, a temperature sensing unit (1200, in response to the temperature change and outputting the change of the potential level of the first voltage (Vptat) ), a first voltage (comparison unit (1400 for outputting a control code (TRIMMING cODE) Vptat) and in response to a value compared to the potential level of the second voltage (VpDAC) to increase or decrease the set digital code value) , and control code in response to (TRIMMING cODE), and a reference voltage (Vref) according to the second voltage (VpDAC) determines the potential level and the potential level to the minimum variations in which can change a maximum, and therefore the adjusting the potential level of the second voltage (VpDAC) will be provided with a potential level adjustment section 1600 to output.

또한, 설정된 온도 코드(TCAL code)를 디코딩(Decoding)하여 온도 제어 코드(temp_code)로서 출력하는 제1디코딩(Decoding)부(1700)를 더 구비한다. In addition, the set temperature code (TCAL code) decoding (Decoding) further comprise a first decoding (Decoding) unit 1700 for outputting the temperature as a control code (temp_code).

구체적으로, 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000)에서 전위레벨 조정부(1600)는, 조정코드(TRIMMING CODE)에 응답하고, 기준전압(Vref)에 따라서 제2전압(VpDAC)이 최대로 변동할 수 있는 전위레벨을 갖는 최대변동전압(DAC_HI)과 최소로 변동할 수 있는 전위레벨을 갖는 최소변동전압(DAC_LOW)을 결정하여 출력하는 조정부(1620) 및 설정된 온도 코드(TCAL code) 또는 온도 제어 코드(temp_code)에 응답하고, 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)에 따라서 제2전압(VpDAC)의 전위레벨을 결정하는 디지털-아날로그 컨 버팅 조정부(1640, DAC)를 포함한다. Specifically, the temperature information output potential level controller 1600 from the apparatus 1000 of the semiconductor memory device according to an embodiment of the invention, and in response to the control code (TRIMMING CODE), a second voltage according to the reference voltage (Vref) maximum variation voltage (DAC_HI) and by having a potential level that can change the minimum determines the minimum variation voltage (DAC_LOW), the power adjusting section 1620 and the set temperature code (VpDAC) having a potential level to fluctuate by up to (TCAL code) or the temperature control code (temp_code) in response to, and the maximum variation voltage (DAC_HI) and a minimum variation voltage (DAC_LOW) Thus the digital to determine the potential level of the second voltage (VpDAC) - analog container inverting adjusting (1640 , a DAC).

여기서, 디지털-아날로그 컨버팅 조정부(1640)는 설정된 온도 코드(TCAL code) 또는 온도 제어 코드(temp_code)를 입력받아 제2전압(VpDAC)의 전위레벨을 결정할 수 있는데, 이는 디지털-아날로그 컨버팅 조정부(1640)로 입력되는 코드는 디코딩(Decoding)부(1700)를 거치지 않고 입력되어도 상관없다는 뜻이다. Here, the digital-to-analog-converted adjustment section 1640 is there receives the set temperature code (TCAL code) or the temperature control code (temp_code) to determine the potential level of the second voltage (VpDAC), which digital-to-analog converting adjusting (1640 ) code that is input to the means does not matter even if the input without passing through the decoding (decoding) unit (1700).

도 4는 도 3에서 도시한 반도체 메모리 소자의 온도 정보 출력 장치에서 전위결정부의 실시 예를 도시한 상세회로도이다. 4 is a detailed circuit diagram showing an example potential determination section at a temperature information output apparatus of a semiconductor memory element shown in FIG.

도 4를 참조하면, 본 발명의 실시 예에 따른 디지털-아날로그 컨버팅 조정부(1640)는, 제1출력전압(OUT_1)의 전위레벨과 최소변동전압(DAC_LOW)의 전위레벨을 비교하고, 그 값에 따라 제1바이어스 전압(BIAS1)의 전위레벨을 결정하며, 제1출력전압(OUT_1)의 전위레벨은 제1바이어스 전압(BIAS1)의 전위레벨에 따라 변동하는 제1바이어스 결정부(1642)와, 제2출력전압(OUT_2)의 전위레벨과 최대변동전압(DAC_HI)의 전위레벨을 비교하고, 그 값에 따라 제2바이어스 전압(BIAS2)의 전위레벨을 결정하며, 제2출력전압(OUT_2)의 전위레벨은 제2바이어스 전압(BIAS2)의 전위레벨에 따라 변동하는 제2바이어스 결정부(1644), 및 온도 코드(TCAL code : SW<0>,…,SW<N>) 또는 온도 제어 코드(temp_code : SW<0>,…,SW<N>)에 응답하여 제2전압(VpDAC)의 전위레벨을 조정하고, 제1바이어스 전압(BIAS1)과 제2바이어스 4, the digital in accordance with an embodiment of the present invention-to-analog-converted adjustment section 1640 is, to the potential level and the value compared to the potential level, and a minimum variation voltage (DAC_LOW) of the first output voltage (OUT_1) and in accordance with the first to determine the potential level of the bias voltage (BIAS1), a first output voltage potential level of (OUT_1) has a first determining a first bias which varies depending on the potential level of the bias voltage (BIAS1) unit 1642, the comparison of the potential level of the second output voltage (OUT_2) potential level and the maximum variation voltage (DAC_HI) of and, determines the potential level of the second bias voltage (BIAS2) in accordance with the value, the second output voltage (OUT_2) the potential level of the second bias determination unit (1644), and a temperature code that varies in accordance with the potential level of the second bias voltage (BIAS2) (TCAL code: SW <0>, ..., SW <N>) or temperature control code ( temp_code: SW <0>, ..., in response to the SW <N>) adjust the electric potential level of the second voltage (VpDAC), and the first bias voltage (BIAS1) and the second bias 전압(BIAS2)에 따라 변동가능한 전위레벨이 결정된 제2전압 결정부(1646)를 포함한다. And a second voltage variation determination determined the possible potential level unit (1646) according to the voltage (BIAS2).

여기서, 제1바이어스 결정부(1642)는, 제1바이어스 전압(BIAS1)의 전위레벨 에 응답하여 제1출력전압(OUT_1)의 전위레벨을 변동하는 제1커런트-미러(current-mirror) 회로(1642b) 및 제1출력전압(OUT_1)의 전위레벨과 최소변동전압(DAC_LOW)의 전위레벨을 비교하고, 그 값에 따라 제1바이어스 전압(BIAS1)의 전위레벨을 변동하는 제1비교기(1642a)를 구비한다. Here, the first bias determining unit 1642 is, the first current to the first response to the potential level of the bias voltage (BIAS1) varies the potential level of the first output voltage (OUT_1) - mirror (current-mirror) circuit ( 1642b) and a first comparator (1642a) to the potential level of the output voltage (OUT_1) and comparing the voltage level of the minimum variation voltage (DAC_LOW), and varies the potential level of the first bias voltage (BIAS1) accordingly and a.

또한, 제2바이어스 결정부(1644)는, 제2바이어스 전압(BIAS2)의 전위레벨에 응답하여 제2출력전압(OUT_2)의 전위레벨을 변동하는 제2커런트-미러(current-mirror) 회로(1644b) 및 제2출력전압(OUT_2)의 전위레벨과 최대변동전압(DAC_HI)의 전위레벨을 비교하고, 그 값에 따라 제2바이어스 전압(BIAS2)의 전위레벨을 변동하는 제2비교기(1644a)를 구비한다. In addition, the second bias determination unit (1644) is a second current which varies the potential level of the second output voltage (OUT_2) to 2 in response to the potential level of the bias voltage (BIAS2) - mirror (current-mirror) circuit ( 1644b) and a second comparator (1644a) to the potential level of the output voltage (OUT_2) and compares the potential level of the maximum variation voltage (DAC_HI), and varies the potential level of the second bias voltage (BIAS2) accordingly and a.

또한, 제2전압 결정부(1646)는, 제1바이어스 전압(BIAS1)과 제2바이어스 전압(BIAS2)에 따라 결정된 변동가능한 전위레벨 내에서 온도 코드(TCAL code : SW<0>,…,SW<N>) 또는 온도 제어 코드(temp_code : SW<0>,…,SW<N>)에 응답하여 제2전압(VpDAC)의 전위레벨을 조정하는 제3커런트-미러(current-mirror) 회로를 구비한다. In addition, the second voltage determining unit (1646) is the temperature code in the determined flexible potential level according to the first bias voltage (BIAS1) and the second bias voltage (BIAS2) (TCAL code: SW <0>, ..., SW a mirror (current-mirror) circuit - SW <0>, ..., a third current for adjusting the potential level of the second voltage (VpDAC) in response to the SW <N>): <N>) or temperature control code (temp_code and a.

즉, 온도 코드(TCAL code : SW<0>,…,SW<N>) 또는 온도 제어 코드(temp_code : SW<0>,…,SW<N>)의 값이 모두 '1'이면 최대변동전압(DAC_HI)과 같은 전위레벨을 갖는 제2전압(VpDAC)이 출력된다. That is, a temperature code (TCAL code: SW <0>, ..., SW <N>) or temperature control code (temp_code: SW <0>, ..., SW <N>), a value of all "1" of maximum variation voltage the second voltage (VpDAC) having a potential level, such as (DAC_HI) is output. 마찬가지로 온도 코드(TCAL code : SW<0>,…,SW<N>) 또는 온도 제어 코드(temp_code : SW<0>,…,SW<N>)의 값이 모두 '0'이면 최소변동전압(DAC_LOW)과 같은 전위레벨을 갖는 제2전압(VpDAC)이 출력된다. Similarly, temperature codes (TCAL code: SW <0>, ..., SW <N>) or temperature control code (temp_code: SW <0>, ..., SW <N>) minimum variation voltage when both the value of '0' ( the DAC_LOW) a second voltage (VpDAC) having a potential level, such as is output.

도 5는 도 3에서 도시한 반도체 메모리 소자의 온도 정보 출력 장치에서 변동결정부의 실시 예를 도시한 상세회로도이다. Figure 5 is a detailed circuit diagram showing an example fluctuation determination section at a temperature information output apparatus of the semiconductor memory device shown in FIG.

도 5를 참조하면, 조정부(1620)는, 조정코드(TRIMMING CODE)를 입력받아 디코딩(Decoding)하여 변동조정코드(D 0 ~D N -1 )를 생성하는 제2디코딩(Decoding)부(1622)와, 기준전압(Vref)과 분배전압(divi_Vol_2)을 비교하여, 그 결과에 따라 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 생성을 제어하는 비교제어부(1624), 및 변동조정코드(D 0 ~D N-1 )에 응답하여 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 전위레벨을 조정하고, 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 전위레벨에 대응하여 분배전압(DIVI_VOL)의 전위레벨을 조정하는 전위조정부(1626)를 구비한다. 5, the adjustment section 1620, control code receives the (TRIMMING CODE) decoding (Decoding) by adjusting variable code second decoding (Decoding) unit (1622 for generating a (D 0 ~ D N -1) ) and a reference voltage (Vref) and the distribution voltage (divi_Vol_2) for the, as a result, the maximum variation voltage (DAC_HI) and a comparison control unit 1624, and variable control code for controlling the generation of the minimum variation voltage (DAC_LOW) in accordance with the comparison in response to (D 0 ~ D N-1 ) by adjusting the potential level of the maximum variation voltage (DAC_HI) and a minimum variation voltage (DAC_LOW) and, corresponding to the potential level of the maximum variation voltage (DAC_HI) and a minimum variation voltage (DAC_LOW) It will be provided with the voltage adjusting section 1626 for adjusting the potential level of the voltage distribution (DIVI_VOL).

여기서, 전위조정부(1626)는, 비교제어부(1624)의 출력신호에 응답하여 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 생성을 제어하는 출력제어부(1626a)와, 변동조정코드(D 0 ~D N -1 )에 응답하여 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 전위레벨을 조정하는 변동전압 조정부(1626b), 및 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 전위레벨에 대응하여 분배전압(DIVI_VOL)의 전위레벨을 조정하는 분배전압조정부(1626c)를 구비한다. Here, the electric potential adjusting portion 1626 is provided with an output control unit (1626a) for controlling the generation of a maximum variation voltage (DAC_HI) and a minimum variation voltage (DAC_LOW) in response to the output signal of the comparison control unit 1624, the variation control code (D 0 ~ D N -1) in response to variation voltage adjustment section adjusting the potential level of the maximum voltage variation (DAC_HI) and the minimum voltage change (DAC_LOW) (1626b on), and the maximum voltage variation (DAC_HI) and the minimum voltage change (DAC_LOW) in response to the potential level of the distribution and a voltage adjustment (1626c) for adjusting the potential level of the voltage distribution (DIVI_VOL).

전위조정부(1626)의 구성요소 중 출력제어부(1626a)는 게이트(gate)로 입력받은 비교제어부(1624)의 출력신호에 응답하여 드레인(drain)-소스(source) 경로에 접속된 전원전압(VDD)과 변동전압 조정부(1626b)가 연결되는 것을 제어하는 제 1PMOS트랜지스터(P1)를 구비한다. Potential configuration the output of the element the control of the adjustment element (1626), (1626a) has a gate (gate) and in response to the output signal of the comparison control unit 1624 receives input drain (drain) - source (source), a power supply voltage (VDD connected to the path ) and a second 1PMOS transistor (P1) for controlling and varying the voltage adjustment section (1626b) is connected.

전위조정부(1626)의 구성요소 중 변동전압 조정부(1626b)는, 직렬로 연결된 복수 개의 저항(R_2 1 ,R_2 2 ,…,R_2 N )과, 변동조정코드(D 0 ~D N -1 )에 응답하여 온/오프 (On/Off)제어되고, 복수 개의 저항(R_2 1 ,R_2 2 ,…,R_2 N )과 일 대 일로 병렬 접속된 복수 개의 스위칭부(SW_2 1 ,SW_2 2 ,…,SW_2 N )를 구비한다. To change the voltage regulating section (1626b), the plurality of resistors connected in series (R_2 1, R_2 2, ..., N R_2) and a change control code (D 0 ~ D N -1) of the components of the electric potential adjusting portion 1626 in response to on / off (on / off) is controlled and a plurality of resistors (R_2 1, R_2 2, ... , R_2 N) and one-to-date in parallel a plurality of switching connection portion (SW_2 1, SW_2 2, ... , SW_2 N ) and a.

전위조정부(1626)의 구성요소 중 분배전압조정부(1626c)는 복수 개의 저항(R_2 1 ,R_2 2 ,…,R_2 N )에 의해 가변저항의 효과를 내는 변동전압 조정부(1626b)에 대응하여 설정된 고정저항을 구비함으로써 분배전압(DIVI_VOL)의 전위레벨을 조정한다. Configuration distribution voltage adjustment (1626c) of the elements of the electric potential adjusting portion 1626 is fixed is set in response to the variation voltage adjustment section (1626b) that the effect of the variable resistor by a plurality of resistors (R_2 1, R_2 2, ... , R_2 N) It adjusts the potential level of the voltage distribution (DIVI_VOL) by providing the resistor.

즉, 조정코드(TRIMMING CODE)의 값에 따라 복수 개의 저항(R_2 1 ,R_2 2 ,…,R_2 N )이 부하로서 작용하는 것을 제어함으로써 최소변동전압(DAC_LOW)의 전위레벨을 결정하고 최소변동전압(DAC_LOW)과 일정한 차이를 갖는 최대변동전압(DAC_HI)의 전위레벨을 결정한다. That is, the control code (TRIMMING CODE) a plurality of resistors according to the value of (R_2 1, R_2 2, ... , R_2 N) determines the potential level of the minimum variation voltage (DAC_LOW) by controlling to the minimum variation voltage acts as a load It determines the potential level of the maximum voltage variation (DAC_HI) having a constant difference between the (DAC_LOW).

그리고, 최소변동전압(DAC_LOW)과 최대변동전압(DAC_HI)의 전위레벨을 결정하기 위해 필요한 기준전압(Vref)은 밴드 갭 회로에서 출력되는 전압으로써 PVT(PROCESS, VOLTAGE, TEMPERATURE)의 변동에 거의 영향을 받지않는다. And, little effect on the variation of the reference voltage (Vref) is as voltage output from the band gap circuit PVT (PROCESS, VOLTAGE, TEMPERATURE) necessary for determining the potential level of the minimum variation voltage (DAC_LOW) and maximum change voltage (DAC_HI) the do not receive. 하지만, 전술한 온도 정보 출력장치는 종래기술에서 설명한 바와 같이 바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용하여 온도를 감지하므로 즉, 매우 민감하므로 반도체 공정변화에서 발생하는 약간의 차이 - 예를 들어, 10mV정도 - 에도 온도를 감지한 값과 실제 출력 값 사이에는 많은 차이가 발생한다. However, the above-mentioned temperature information output device is a bipolar junction transistor, as described in the prior art: the base (BJT Bipolar Junction Transistor) - the change in the emitter voltage (Vbe) sense the temperature by using the approximately -1.8mV / ℃ that is because, very sensitive because a slight difference that occurs in the semiconductor process variation - and there occurs a large difference between the actual output value to a value of the detected temperature, for example, about 10mV. 때문에 본 발명에서는 자세히 나와있지 않지만, 본 발명에서 사용된 기준전압(Vref)은 외부장치를 통해 밴드 갭 회로의 공정변화에서 발생하는 차이를 미리 조정한 전압이다. Although not described in detail since according to the present invention, the reference voltage (Vref) used in the present invention is a pre-adjusted voltage difference generated in the process of changing the band gap circuit by an external device.

또한, 외부장비를 이용하여 밴드 갭 회로의 공정변화에서 발생하는 전압차이를 조정하였다고 하더라도, 밴드 갭 회로를 제외한 나머지 부분의 공정변화에서 발생하는 전압차이는 남아있다. In addition, even if hayeotdago using an external device to adjust the voltage difference generated in the process variations of the bandgap circuit, the voltage difference generated in the process variations of the remaining portion other than the band-gap circuit can remain. 즉, 본 발명의 자동보상 구조는 출력되는 온도 정보의 정확성을 늘리기 위해 후자 - 밴드 갭 회로를 제외한 나머지 부분의 공정변화에서 발생하는 전압차이 - 의 전압차이를 온도 정보 회로(ODTS)의 자동보상을 통해서 조정한다. That is, the automatic compensation structure of the invention the latter to increase the accuracy of the temperature information output - automatic compensation of the voltage difference between the temperature information circuit (ODTS) - voltage difference generated in the process change the exception of the band gap circuit part It is adjusted through.

이상에서 살펴본 바와 같이 본 실시 예를 적용하면, 반도체 메모리 소자의 생산과정에서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 전압범위가 다른 것에 대하여 미리 설정된 온도 코드(TCAL code)를 온도 정보 출력 장치에 적용함으로써 온도 보상의 정확도를 높이기 위한 조정 코드(TRIMMING CODE)를 칩 내부에서 만들어내서 사용하므로 종래의 기술과 같이 외부장비를 이용하여 내부의 전압을 측정하지 않고도 정확한 온도 보상이 가능하게 할 수 있다. Applying the present embodiment As described above, a bipolar junction of the temperature in each die (die) in the production process of the semiconductor memory element transistors: the base of the (BJT Bipolar Junction Transistor) - voltage range of the emitter voltage (Vbe) is created, take use of control codes (TRIMMING cODE) for improving the accuracy of temperature compensated by applying a pre-set temperature code (TCAL code) on the temperature information output device with respect to the other inside the chip because the use of external equipment, such as the prior art without having to measure the internal voltage it may enable an accurate temperature compensation. 즉, 종래기술의 문제점이었던 외부에서 측정하는 장비의 오프셋(offset)에 의해서 오류가 발생하는 것을 방지할 수 있다. That is, it is possible to prevent an error caused by the offset (offset) of the equipment for measuring in the outer were problems with the prior art.

도 2를 다시 참조하여, 전술한 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 방법은 다음과 같다. Referring to FIG. 2 again, the temperature information output method of the semiconductor memory device according to an embodiment of the present invention described above is as follows.

온도가 변하는 것을 감지한 값에 응답하여 제1전압(Vptat)의 전위레벨을 변동하여 출력하는 제1단계와, 설정된 온도 코드(TCAL code)를 디코딩한 코드(temp_code)에 응답하여 제2전압(VpDAC)의 초기 전위레벨을 결정하여 출력하는 제2단계와, 제1전압(Vptat)과 제2전압(VpDAC)의 전위레벨을 비교하고, 그 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 조정 코드(TRIMMING CODE)로서 출력하는 제3단계와, 조정 코드(TRIMMING CODE)에 응답하여 제2전압(VpDAC)이 최대로 변동할 수 있는 전위레벨을 갖는 최대변동전압(DAC_HI)과 최소로 변동할 수 있는 최소변동전압(DAC_LOW)을 출력하는 제4단계, 및 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)에 따라서 제2전압(VpDAC)의 전위레벨이 제1전압(Vptat)과 같아지도록 제2전압(VpDAC)의 전위레벨을 변동하는 제6단계를 포함한다. Second voltage with a first step to the temperature in response to the value detected that varying and outputting change the potential level of the first voltage (Vptat), in response to a set temperature code (temp_code) decoding the (TCAL code) ( to a second step of determining and outputting an initial potential level, comparing the voltage level of the first voltage (Vptat) and a second voltage (VpDAC), increase the digital code value set in response to the value or the reduction of VpDAC) by adjusting cord (TRIMMING cODE) in a third stage, a control code maximum variation voltage (DAC_HI) and a minimum in response to a (TRIMMING cODE) having a potential level to a second voltage (VpDAC) variations with up to be printed for the a fourth step of outputting a minimum variation voltage (DAC_LOW) which can change, and the maximum variation voltage (DAC_HI) and a minimum variation voltage (DAC_LOW) Therefore, the potential level of the second voltage (VpDAC) the first voltage (Vptat) and is equal such that a sixth step of changing the potential level of the second voltage (VpDAC).

또한, 전술한 제3단계, 제4단계, 제5단계, 제6단계는 제1전압(Vptat)과 제2전압(VpDAC) 같은 전위레벨이 될 때까지 반복한다. Further, the third step described above, the first step, a fifth step 4, step 6 is repeated until the potential level of the first voltage (Vptat) and a second voltage (VpDAC).

또한, 전술한 제2단계는 생략가능하다. Also, the above-described second step may be omitted. 즉, 설정된 온도 코드(TCAL code)에 응답하여 제2전압(VpDAC)의 초기 전위레벨을 결정할 수도 있다. That is, it is also in response to a code-set temperature (TCAL code) to determine the initial potential level of the second voltage (VpDAC).

도 6은 본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치를 도시한 블록도이다. 6 is a diagram illustrating a temperature information output apparatus of a semiconductor memory device according to another embodiment of the present invention.

도 6을 참조하면, 본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000a)는, 온도 변화에 응답하여 제1전압(Vptat)의 전위레벨을 변동하여 출력하는 온도 감지부(1200)와, 제1전압(Vptat)와 제2전압(VpDAC)의 전위레벨을 비교한 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 제1테스트 모드에서 제1조정 코드(1st TRIMMING CODE)로서 출력하거나, 제2테스트 모드에서 온도 정보 코드(Thermal code)로서 출력하는 비교부(1400)와, 제1테스트 모드에서 제1조정 코드(1st TRIMMING CODE)에 응답하거나, 제2테스트 모드에서 설정된 제2조정 코드(2nd TRIMMING CODE)에 응답하여 제2전압(VpDAC)이 최대로 변동할 수 있는 전위레벨과 최소로 변동할 수 있는 전위레벨을 결정하고, 그에 따라 제2전압(VpDAC)의 전위레벨을 조절하여 출력하는 전위레벨 조절부(16 6, a temperature sensing unit for temperature information output apparatus (1000a) of the semiconductor memory device according to another embodiment of the present invention, in response to temperature changes varies the potential level of the first voltage (Vptat) output ( 1200), a first voltage (Vptat) and a first adjustment in response to the value compared to the potential level of the second voltage (VpDAC) and to increase or decrease the set digital code values ​​in the first test mode code (1st TRIMMING cODE ) outputs, the second and the comparison unit 1400 to output a temperature information code (Thermal code) in the test mode, in the first test mode, the first control code (in response to the 1st TRIMMING cODE) or, in a second test mode, as set the second control code (2nd TRIMMING cODE) in response to the second voltage (VpDAC) determines the potential level and the potential level to the minimum variations in which can change the maximum and the second voltage (VpDAC) accordingly potential for adjusting the output level of the potential level adjusting unit (16 00a), 및 제1테스트 모드에서 설정된 온도 코드(TCAL code)를 디코딩(Decoding)하거나, 제2테스트 모드에서 온도 정보 코드(Thermal code)를 디코딩(Decoding)하여 온도 제어 코드(temp_code)로서 출력하는 디코딩(Decoding) 선택부(1700a)을 구비한다. To 00a), and a first temperature code (TCAL code) set in the test mode, decoding (Decoding), or the second decoding (Decoding) the temperature information code (Thermal code) in the test mode to output a temperature control code (temp_code) and a selection decoding (decoding) unit (1700a).

본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000a)는 제1테스트 모드에서 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000)와 같은 동작을하고, 제2테스트 모드에서 종래의 종래 반도체 메모리 소자의 온도 정보 출력 장치와 같은 동작을 한다. Temperature information output apparatus (1000a) of the semiconductor memory device according to another embodiment of the present invention and the behavior, such as temperature information output apparatus 1000 of the semiconductor memory device according to an embodiment of the present invention in a first test mode, the in the second test mode, an operation such as a conventional temperature information output apparatus of a conventional semiconductor memory device.

때문에 구체적인 설명은 본 발명의 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000) 및 종래의 종래 반도체 메모리 소자의 온도 정보 출력 장치와 다른 구성을 갖는 부분만을 설명하도록 하겠다. Since it will be detailed description illustrate only portions having different configurations and temperature information output apparatus of a semiconductor memory device temperature information output apparatus 1000 and a conventional prior art semiconductor memory device according to an embodiment of the invention.

먼저, 본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000a)에서 전위레벨 조절부(1600a)의 조정부(1620a)는 제1테스트 모드에서 제1조정 코드(1st TRIMMING CODE)를 입력받아 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 전위레벨을 결정하거나, 제2테스트 모드에서는 제2조정 코드(2nd TRIMMING CODE)를 입력받아 최대변동전압(DAC_HI)과 최소변동전압(DAC_LOW)의 전위레벨을 결정한다. First, the adjustment section (1620a) is a first control code (1st TRIMMING CODE) in a first test mode, the potential level on the temperature information output apparatus (1000a) of a semiconductor memory device control portion (1600a) according to another embodiment of the present invention input received determines the potential level of the maximum variation voltage (DAC_HI) and a minimum variation voltage (DAC_LOW), or the second test mode, the second arbitration code maximum variation voltage (DAC_HI) and a minimum variation voltage receives the (2nd TRIMMING cODE) ( It determines the potential level of DAC_LOW). 즉, 온도 보상의 정확도를 높이기 위한 조정코드(TRIMMING CODE)를 제1테스트 모드에서는 회로 내부에서 출력되는 코드를 이용하거나, 제2테스트 모드에서는 외부에서 입력되는 코드를 이용하는 방식이다. That is, in the control code (CODE TRIMMING) for improving the accuracy of temperature compensated first test mode, using the code that is output from the internal circuit or the second test mode is a method of using a code input from the outside.

그리고, 본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 온도 정보 출력 장치(1000a) 중 디코딩(Decoding) 선택부(1700a)는, 선택신호(Control Signal)에 응답하여 설정된 온도 코드(TCAL code) 또는 온도 정보 코드(Thermal code) 중 어느 하나의 코드를 선택하여 출력하는 멀티플렉싱(Multiplexing) 부(1720)와, 선택신호(Control Signal)에 응답하여 제1테스트 모드일 때 제1조정 코드(1 st TRIMMING CODE)를 출력하거나, 제2테스트 모드일 때 온도 정보 코드(Thermal code)를 출력하는 디 멀티플렉싱(De-Multiplexing) 부(1740)와, 멀티플렉싱(Multiplexing) 부(1720)에서 출력되는 코드를 디코딩(Decoding)하여 온도 제어 코드(temp_code)로서 출력하는 디코딩(Decoding) 부(1760)를 구비한다. And, decoding (Decoding) selecting unit (1700a) of the temperature information output apparatus (1000a) of the semiconductor memory device according to another embodiment of the invention, the selection signal (Control Signal) temperature code (TCAL code) is set in response to, or temperature information code (Thermal code) of one and the multiplexed (multiplexing) unit 1720 for selecting and outputting the code, when in response to a selection signal (Control signal), a first test mode, the first control code (1 st TRIMMING cODE), an output, or decoding the second test mode, the temperature information demultiplex (de-multiplexing) unit 1740, a code that is output from the multiplexed (multiplexing) unit 1720 for outputting the code (Thermal code) ( decoding) and provided with a decoding (decoding) unit (1760) for outputting a temperature control code (temp_code).

여기서, 디 멀티플렉싱(De-Multiplexing) 부(1740)는, 비교부(1400)의 출력코드를 입력받아 제1테스트 모드일 때 제1조정 코드(1st TRIMMING CODE)를 전위레벨 조절부(1600a)로 출력하거나, 제2테스트 모드일 때 온도 정보 코드(Thermal code)를 멀티플렉싱(Multiplexing) 부로 출력한다. Here, the demultiplexing (De-Multiplexing) unit 1740, receives the output code of the comparing unit 1400, when the first test mode, the first control code (1st TRIMMING CODE) the voltage level control unit (1600a) a temperature information code (Thermal code) when the output or the second test mode is output to the multiplexed (multiplexing).

또한, 선택신호(control signal)는, 제1테스트 모드에서 활성화되거나, 제2 테스트 모드에서 비 활성화된다. Further, the selection signal (control signal), the first or activated in the test mode, the ratio is active in the second test mode.

즉, 전술한 일 실시 예에서는 설정된 온도 코드를 온도 정보 출력 장치에 적용함으로써 온도 보상의 정확도를 높이기 위한 조정 코드(TRIMMING CODE)를 칩 내부에서 만들어내는 방법만을 사용했지만, 본 실시 예에서는 제1테스트 모드와 제2테스트 모드를 나누어서 제1테스트 모드는 설정된 온도 코드를 온도 정보 출력 장치에 적용함으로써 온도 보상의 정확도를 높이기 위한 제1조정 코드(TRIMMING CODE_in)를 칩 내부에서 만들어내서 사용하는 본 발명의 일 실시 예에서 사용한 방법과 동일하고, 제2테스트 모드는 외부에서 제2조정 코드(TRIMMING CODE_ext)를 사용하는 종래기술에서 사용한 방법과 동일하게 구성하여 선택신호(Control_signal)를 제어함으로써 제1테스트 모드와 제2테스트 모드를 사용자가 선택하여 사용할 수 있도록 하였다. That is, in the above-described one example by applying a predetermined temperature code to the temperature information output apparatus a control code (TRIMMING CODE) for improving the accuracy of temperature compensation but only way to create inside the chip, this embodiment first tests mode of the present invention to the second use by dividing the test mode a first test mode, take created inside a first modulation code (TRIMMING CODE_in) for improving the accuracy of temperature compensation by applying the set temperature code to the temperature information output device chip the same as the method used in one embodiment, the second test mode, first test mode, by the same way as the configuration and method used in the prior art using a second modulation code (TRIMMING CODE_ext) outside the control of the selection signal (Control_signal) and a second test mode was so that the user can be selected.

도 7은 본 발명의 실시 예에 따라 구성한 회로의 시뮬레이션(simulation) 파형을 도시한 도면이다. 7 is a view showing a simulation (simulation) the waveform of the circuit configured according to an embodiment of the invention.

도 7을 참조하면, 특정한 온도(Tcal)에서 온도 감지부에서 출력된 전압(Vptat)에 따라서 온도 정보 출력 장치 내부에서 출력되는 전압(DAC)이 온도 감지부에서 출력된 전압(Vptat)과 같은 전압이 될 때까지 증가하는 것을 나타낸다. 7, such as a particular temperature (Tcal) a temperature sensor voltage (Vptat) Thus the temperature information output voltage (Vptat) output voltage (DAC) from the temperature sensing unit that is output from the apparatus to the output from the voltage indicates that the increase until the.

그리고, 온도 정보 출력 장치 내부에서 출력되는 전압(DAC)의 전위레벨이 온도 감지부에서 출력된 전압(Vptat)의 전위레벨과 같게 되면, 출력되던 디지털 코드(TRIM_CODE<0>, TRIM_CODE<1>, TRIM_CODE<2>, TRIM_CODE<3>, TRIM_CODE<4>)를 유효한 조정 코드(TRIMMING CODE is valid)로 인정하여 조정작업을 거쳐 온도 정보를 가진 신호로 출력한다. Then, when the potential level of the voltage (DAC) that is output from the internal temperature of the information output apparatus is equal to the potential level of the voltage (Vptat) output from the temperature sensor, the release of the output digital code (TRIM_CODE <0>, TRIM_CODE <1>, TRIM_CODE <2>, TRIM_CODE <3>, in recognition of the TRIM_CODE <4>) as a valid control code (cODE TRIMMING is valid), and outputs a signal with the temperature information via the adjustment operation.

이상에서 살펴본 바와 같이 본 실시 예를 적용하면, 반도체 메모리 소자의 생산과정에서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT : Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 전압범위가 다른 것에 대하여 미리 설정된 온도 코드를 온도 정보 출력 장치에 적용함으로써 온도 보상의 정확도를 높이기 위한 제1조정 코드(TRIMMING CODE_in)를 칩 내부에서 만들어내서 사용하므로 종래의 기술과 같이 외부장비를 이용하여 내부의 전압을 측정하지 않고도 정확한 온도 보상이 가능하게 할 수도 있을 뿐만 아니라, 종래기술과 본 발명을 사용자가 선택하여 사용할 수 있다. Applying the present embodiment As described above, a bipolar junction of the temperature in each die (die) in the production process of the semiconductor memory element transistors: the base of the (BJT Bipolar Junction Transistor) - voltage range of the emitter voltage (Vbe) inside a so make take use a first modulation code (TRIMMING CODE_in) for improving the accuracy of temperature compensated by applying a pre-set temperature of the code with respect to the other on the temperature information output apparatus in an internal chip with an external equipment, such as the prior art the only voltage to the correct temperature compensation can be done without measurements, as well, may be used in the user selects the related art and the present invention. 즉, 종래기술의 문제점이었던 외부에서 측정하는 장비의 오프셋(offset)에 의해서 오류가 발생하는 것을 방지할 수 있다. That is, it is possible to prevent an error caused by the offset (offset) of the equipment for measuring in the outer were problems with the prior art.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다. The present invention described above is not limited by the embodiments described above and the accompanying drawings, it is that various changes and modifications may be made without departing from the scope of the present invention in the art got to those of ordinary skill will be obvious.

예컨대, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다. For example, a logic gate and a transistor exemplified in the above-described embodiment is to be implemented differently so that its position and type depending on the polarity of the incoming signal.

온도 정보 출력 장치를 포함하는 반도체 메모리 소자를 생산할 때 각 다이(die)마다 온도에 대해서 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전 압(Vbe)범위가 다르게 된다. When producing a semiconductor memory device including a temperature information output device, a base of a bipolar junction transistor (BJT) with respect to temperature for each die (die) - emitter voltage (Vbe) range is different. 때문에 전술한 본 발명은 온도 정보 출력 장치에서 온도 보상 정확도를 높이기 위해 미리 설정된 온도 코드를 온도 정보 출력 장치에 적용함으로써 조정 코드(TRIMMING CODE)를 칩 내부에서 만들어내서 사용한다. Since the present invention described above is a control code (CODE TRIMMING) by applying a pre-set temperature code to increase the accuracy of temperature compensation in a temperature information output apparatus to the temperature information output apparatus uses Guide made inside the chip. 이러한 경우 조정 코드(TRIMMING CODE)를 외부에서 입력할 때 외부장비의 사용으로 인해 발생하는 전압의 오차를 줄일 수 있다. In this case it is possible to reduce the error of the voltage resulting from the use of external equipment to the input control code (CODE TRIMMING) from the outside. 마찬가지로, 외부장비를 이용하여 내부의 전압을 측정하면서 생기는 전압의 오차를 줄일 수 있다. Similarly, it is possible to use external equipment to reduce the voltage error caused by measuring internal voltages.

Claims (28)

  1. 온도 변화에 응답하여 제1전압의 전위레벨을 변동하여 출력하는 온도 감지수단; Temperature sensing means in response to the temperature change and outputting a change in potential level of the first voltage;
    상기 제1전압을 제2전압의 전위레벨과 비교한 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 조정코드로서 출력하는 비교수단; Comparison means for outputting a control code to the first voltage the increase or decrease the set value in response to a digital code value and compare the potential level of the second voltage; And
    상기 조정코드에 응답하여 상기 제2전압이 최대로 변동할 수 있는 전위레벨과 최소로 변동할 수 있는 전위레벨을 결정하고, 그에 따라 상기 제2전압의 전위레벨을 조정하여 출력하는 전위레벨 조정수단 In response to the control code the first potential level adjusting means to the second voltage determines the potential level and the potential level to the minimum variations in which can change a maximum, and the output to adjust a potential level of the second voltage in response thereto
    을 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device having a.
  2. 제1항에 있어서, According to claim 1,
    설정된 온도 코드를 디코딩(Decoding)하여 온도 제어 코드로서 출력하는 제1디코딩(Decoding) 수단을 더 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. First decoding (Decoding) temperature information output from the semiconductor memory device further comprising means for decoding device (Decoding) the set temperature code must be printed for the temperature control code.
  3. 제1항 또는 제2항에 있어서, According to claim 1 or 2,
    상기 전위레벨 조정수단은, The potential level adjustment means comprises:
    상기 조정코드에 응답하고, 설정된 기준전압에 따라서 상기 제1전압을 트랙킹(tracking)하기 위해 상기 제2전압이 최대로 변동할 수 있는 전위레벨을 갖는 최대변동전압과 최소로 변동할 수 있는 전위레벨을 갖는 최소변동전압을 생성하는 조정수단 The adjusted responsive to the code, the potential level that can change the maximum variation voltage and at least having a potential level to the second voltage is changed to the maximum to the tracking (tracking) the first voltage according to the reference voltage set adjusted to generate a minimum voltage variation means having
    디지털 값인 설정된 온도 코드 또는 상기 온도 제어 코드에 응답하여 아날로그 값인 상기 제2전압의 전위레벨을 조정하고, 상기 제2전압의 전위레벨은 상기 최소전위레벨과 상기 최대전위레벨 사이에서 조정되는 디지털-아날로그 컨버팅 조정수단 Digital value set temperature code, or in response to said temperature control codes to adjust the potential level of the second voltage analog value, and the potential level of the second voltage is a digital to be adjustable between the minimum potential level and said maximum voltage level to-analog converting the adjustment means
    을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  4. 제3항에 있어서, 4. The method of claim 3,
    상기 조정수단은, The adjusting means,
    상기 조정코드를 입력받아 디코딩(Decoding)하여 변동조정코드를 생성하는 제2디코딩(Decoding)수단; Second decoding (Decoding) means for receiving the adjusted code generates a fluctuation control code for decoding (Decoding);
    상기 기준전압과 분배전압을 비교하여, 그 결과에 따라 상기 최대변동전압과 최소변동전압의 생성을 제어하는 비교제어수단; Comparing the reference voltage and the distribution voltage, the comparison control means for controlling the generation of the maximum voltage change and the minimum voltage variation according to the result; And
    상기 변동조정코드에 응답하여 상기 최대변동전압과 최소변동전압의 전위레벨을 조정하고, 상기 최대변동전압과 최소변동전압의 전위레벨에 대응하여 상기 분배전압의 전위레벨을 조정하는 전위조정수단 In response to the fluctuation control code and adjust a potential level of the maximum voltage change and the minimum voltage change, the voltage adjusting means for adjusting the potential level of the voltage distribution in response to the potential level of the variation maximum voltage and the minimum voltage variation
    를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  5. 제4항에 있어서, 5. The method of claim 4,
    상기 전위조정수단은, It said potential adjusting means includes:
    상기 비교제어수단의 출력신호에 응답하여 상기 최대변동전압과 최소변동전압의 생성을 제어하는 출력제어수단; Output control means for controlling the generation of the maximum variation and a minimum voltage variation voltage in response to the output signal of the comparison control means;
    상기 변동조정코드에 응답하여 상기 최대변동전압과 최소변동전압의 전위레벨을 조정하는 변동전압 조정수단; Fluctuation voltage regulating means responsive to the fluctuation control code to adjust the potential level of the variation maximum voltage and the minimum voltage variation; And
    상기 최대변동전압과 최소변동전압의 전위레벨에 대응하여 상기 분배전압의 전위레벨을 조정하는 분배전압조정수단 The maximum voltage distribution adjusting means in response to the voltage variation and the potential level of the minimum voltage variation for adjusting the potential level of the voltage distribution
    을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  6. 제5항에 있어서, 6. The method of claim 5,
    상기 출력제어수단은, It said output control means includes:
    게이트로 입력받은 상기 비교제어수단의 출력신호에 응답하여 드레인-소스 경로에 접속된 전원전압과 상기 변동전압 조정수단이 연결되는 것을 제어하는 제1PMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. A drain in response to the output signal of the comparison control means for receiving input to the gate of the power supply voltage connected to the source path and the temperature of the semiconductor memory device, comprising a step of having a first 1PMOS transistor for controlling that the variation voltage control means is connected the information output apparatus.
  7. 제5항에 있어서, 6. The method of claim 5,
    상기 변동전압 조정수단은, The variation voltage adjustment means,
    직렬로 연결된 복수 개의 저항; A plurality of resistors connected in series;
    상기 변동조정코드에 응답하여 온/오프 제어되고, 상기 복수 개의 저항과 일 대 일로 병렬 접속된 복수 개의 스위칭수단 In response to the fluctuation control code on / off control and the plurality of resistors and one day a plurality of switching means are connected in parallel
    을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  8. 제3항에 있어서, 4. The method of claim 3,
    상기 디지털-아날로그 컨버팅 조정수단은, The digital-to-analog converting means is adjusted,
    제1출력전압의 전위레벨과 상기 최소변동전압의 전위레벨을 비교하고, 그 값에 따라 제1바이어스 전압의 전위레벨을 결정하며, 상기 제1출력전압의 전위레벨은 상기 제1바이어스 전압의 전위레벨에 따라 변동하는 제1바이어스 결정수단; First comparing the first output voltage potential level and the potential level of the minimum change voltage and, accordingly determines the potential level of the first bias voltage, the potential level of the first output voltage potential of the first bias voltage first bias means for determining variations in accordance with the level;
    제2출력전압의 전위레벨과 상기 최대변동전압의 전위레벨을 비교하고, 그 값에 따라 제2바이어스 전압의 전위레벨을 결정하며, 상기 제2출력전압의 전위레벨은 상기 제2바이어스 전압의 전위레벨에 따라 변동하는 제2바이어스 결정수단; First comparing the second output voltage potential level and the potential level of the maximum variation voltage, and accordingly determines the potential level of the second bias voltage, the potential level of the second output voltage potential of the second bias voltage second bias means for determining variations in accordance with the level; And
    상기 온도 코드 또는 상기 온도 제어 코드에 응답하여 상기 제2전압의 전위레벨을 조정하고, 상기 제1바이어스 전압과 상기 제2바이어스 전압에 따라 변동가능한 전위레벨이 결정된 제2전압 결정수단 The temperature code or a control code in response to the temperature and adjust the potential level of the second voltage, the first bias voltage and the second voltage a second predetermined potential level is flexible according to the bias voltage determining means
    을 포함하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising a.
  9. 제8항에 있어서, The method of claim 8,
    상기 제1바이어스 결정수단은, The first bias determining means,
    상기 제1바이어스 전압의 전위레벨에 응답하여 상기 제1출력전압의 전위레벨을 변동하는 제1커런트-미러(current-mirror) 회로; A first current that varies the potential level of the first output voltage in response to the potential level of the first bias voltage - a mirror (current-mirror) circuit; And
    상기 제1출력전압의 전위레벨과 상기 최소변동전압의 전위레벨을 비교하고, 그 값에 따라 상기 제1바이어스 전압의 전위레벨을 변동하는 제1비교기 A first comparator for comparing the potential level and the potential level of the minimum voltage change of the first output voltage, and varies the potential level of the first bias voltage in accordance with the value
    를 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device provided with a.
  10. 제8항에 있어서, The method of claim 8,
    상기 제2바이어스 결정수단은, The second bias determining means,
    상기 제2바이어스 전압의 전위레벨에 응답하여 상기 제2출력전압의 전위레벨을 변동하는 제2커런트-미러(current-mirror) 회로; A second current which varies the potential level of the second output voltage in response to the potential level of the second bias voltage - a mirror (current-mirror) circuit; And
    상기 제2출력전압의 전위레벨과 상기 최대변동전압의 전위레벨을 비교하고, 그 값에 따라 상기 제2바이어스 전압의 전위레벨을 변동하는 제2비교기 A second comparator for comparing the potential level and the potential level of the maximum variation voltage of the second output voltage, and varies the potential level of the second bias voltage according to the value
    를 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device provided with a.
  11. 제8항에 있어서, The method of claim 8,
    상기 제2전압 결정수단은, Second voltage determination means comprises:
    상기 제1바이어스 전압과 상기 제2바이어스 전압에 따라 결정된 변동가능한 전위레벨 내에서 상기 온도 코드 또는 상기 온도 제어 코드에 응답하여 상기 제2전압의 전위레벨을 조정하는 제3커런트-미러(current-mirror) 회로 A third current for adjusting the potential level of the second voltage in response to the temperature code, or the temperature control codes in the first bias voltage and the second potential change determined by the bias voltage potential level-mirror (current-mirror ) Circuit
    를 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device provided with a.
  12. 제1항에 있어서, According to claim 1,
    상기 비교수단은, It said comparing means,
    상기 제1전압과 상기 제2전압의 전위레벨을 비교한 값에 응답하여 코드 제어신호를 출력하는 전압 비교수단; Voltage comparing means for outputting a code control signal in response to the comparison value to the potential level of the first voltage and the second voltage; And
    상기 코드 제어신호에 응답하여 설정된 디지털 코드값을 감소시키거나 증가시켜서 조정 코드로서 출력하는 코드 카운터수단 Code counter means for outputting a control code by reducing the digital code value set in response to said code control signal or increase
    을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  13. 온도 변화에 응답하여 제1전압의 전위레벨을 변동하여 출력하는 온도 감지수단; Temperature sensing means in response to the temperature change and outputting a change in potential level of the first voltage;
    상기 제1전압을 제2전압의 전위레벨과 비교한 값에 응답하고, 설정된 디지털 코드값을 변동하여 제1테스트 모드시 제1조정 코드로서 출력하거나 제2테스트 모드시 온도 정보 코드로서 출력하는 비교수단; Comparison responsive to the first voltage to a value compared with the potential level of the second voltage, and outputs, or output as a temperature information code when the second test mode to vary the set digital code value as the first control code when the first test mode Way;
    상기 제1테스트 모드시 상기 제1조정 코드에 응답하거나 상기 제2테스트 모드시 설정된 제2조정 코드에 응답하여 상기 제2전압이 최대로 변동할 수 있는 전위레벨과 최소로 변동할 수 있는 전위레벨을 결정하고, 그에 따라 상기 제2전압의 전위레벨을 조정하여 출력하는 전위레벨 조정수단; The first test mode when the potential level in the first to respond to the first control code, or the second test mode in response to a second control code set variations to the potential level and the minimum to the second voltage is changed to the maximum and the crystals were, the first potential level adjustment for adjusting and outputting the potential level of the second voltage means accordingly; And
    상기 제1테스트 모드시 설정된 온도 코드를 디코딩(Decoding)하거나 상기 제2테스트 모드시 상기 온도 정보 코드를 선택하여 디코딩(Decoding)하여 온도 제어 코드로서 출력하는 디코딩(Decoding) 선택수단 Decoding the code set temperature during the first test mode (Decoding), or the second test mode, the decoding (Decoding) selection means for outputting a temperature control code for decoding (Decoding) by selecting the temperature information code
    을 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device having a.
  14. 제13항에 있어서, 14. The method of claim 13,
    상기 전위레벨 조정수단은, The potential level adjustment means comprises:
    제1테스트 모드에서 상기 제1조정 코드에 응답하거나 제2테스트 모드에서 상기 제2조정 코드에 응답하며, 설정된 기준전압에 따라서 상기 제1전압을 트랙킹(tracking)하기 위해 상기 제2전압이 최대로 변동할 수 있는 전위레벨을 갖는 최대변동전압과 최소로 변동할 수 있는 전위레벨을 갖는 최소변동전압을 생성하는 조정수단 In a first test mode in the first control code response or second test mode in the second and in response to the control code, the first voltage according to the set reference voltage tracking (tracking) and the second voltage to the maximum in order to adjustment means for generating a minimum voltage changes with a change in potential level that can change the maximum and minimum voltage variation having a potential level that can be
    디지털 값인 상기 온도 제어 코드에 응답하여 아날로그 값인 상기 제2전압의 전위레벨을 조정하고, 상기 제2전압의 전위레벨은 상기 최소전위레벨과 상기 최대전위레벨 사이에서 조정되는 디지털-아날로그 컨버팅 조정수단 The digital value in response to said temperature control codes and adjust the potential level of the second analog voltage value, the potential level of the second digital voltage is adjusted between the minimum potential level and the maximum potential level-converted analog adjustment means
    을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  15. 제14항에 있어서, 15. The method of claim 14,
    상기 조정수단은, The adjusting means,
    제1테스트 모드에서 상기 제1조정 코드를 디코딩(Decoding)하거나, 제2테스트 모드에서 상기 제2조정 코드를 디코딩(Decoding)하여 변동조정코드를 생성하는 디코딩(Decoding)수단; The decoding (Decoding) generating the first control code for decoding (Decoding), or the second variable decoding (Decoding) on ​​the second control code on the test mode control code in the first test mode means;
    상기 기준전압과 분배전압을 비교하여, 그 결과에 따라 상기 최대변동전압과 최소변동전압의 생성을 제어하는 비교제어수단; Comparing the reference voltage and the distribution voltage, the comparison control means for controlling the generation of the maximum voltage change and the minimum voltage variation according to the result; And
    상기 변동조정코드에 응답하여 상기 최대변동전압과 최소변동전압의 전위레벨을 조정하고, 상기 최대변동전압과 최소변동전압의 전위레벨에 대응하여 상기 분배전압의 전위레벨을 조정하는 전위조정수단 In response to the fluctuation control code and adjust a potential level of the maximum voltage change and the minimum voltage change, the voltage adjusting means for adjusting the potential level of the voltage distribution in response to the potential level of the variation maximum voltage and the minimum voltage variation
    를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  16. 제15항에 있어서, 16. The method of claim 15,
    상기 전위조정수단은, It said potential adjusting means includes:
    상기 비교제어수단의 출력신호에 응답하여 상기 최대변동전압과 최소변동전압의 생성을 제어하는 출력제어수단; Output control means for controlling the generation of the maximum variation and a minimum voltage variation voltage in response to the output signal of the comparison control means;
    상기 변동조정코드에 응답하여 상기 최대변동전압과 최소변동전압의 전위레벨을 조정하는 변동전압 조정수단; Fluctuation voltage regulating means responsive to the fluctuation control code to adjust the potential level of the variation maximum voltage and the minimum voltage variation; And
    상기 최대변동전압과 최소변동전압의 전위레벨에 대응하여 상기 분배전압의 전위레벨을 조정하는 분배전압조정수단 The maximum voltage distribution adjusting means in response to the voltage variation and the potential level of the minimum voltage variation for adjusting the potential level of the voltage distribution
    을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  17. 제16항에 있어서, 17. The method of claim 16,
    상기 출력제어수단은, It said output control means includes:
    게이트로 입력받은 상기 비교제어수단의 출력신호에 응답하여 드레인-소스 경로에 접속된 전원전압과 상기 변동전압 조정수단이 연결되는 것을 제어하는 제1PMOS트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. A drain in response to the output signal of the comparison control means for receiving input to the gate of the power supply voltage connected to the source path and the temperature of the semiconductor memory device, comprising a step of having a first 1PMOS transistor for controlling that the variation voltage control means is connected the information output apparatus.
  18. 제16항에 있어서, 17. The method of claim 16,
    상기 변동전압 조정수단은, The variation voltage adjustment means,
    직렬로 연결된 복수 개의 저항; A plurality of resistors connected in series;
    상기 변동조정코드에 응답하여 온/오프 제어되고, 상기 복수 개의 저항과 일 대 일로 병렬 접속된 복수 개의 스위칭수단 In response to the fluctuation control code on / off control and the plurality of resistors and one day a plurality of switching means are connected in parallel
    을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  19. 제14항에 있어서, 15. The method of claim 14,
    상기 디지털-아날로그 컨버팅 조정수단은, The digital-to-analog converting means is adjusted,
    제1출력전압의 전위레벨과 상기 최소변동전압의 전위레벨을 비교하고, 그 값에 따라 제1바이어스 전압의 전위레벨을 결정하며, 상기 제1출력전압의 전위레벨은 상기 제1바이어스 전압의 전위레벨에 따라 변동하는 제1바이어스 결정수단; First comparing the first output voltage potential level and the potential level of the minimum change voltage and, accordingly determines the potential level of the first bias voltage, the potential level of the first output voltage potential of the first bias voltage first bias means for determining variations in accordance with the level;
    제2출력전압의 전위레벨과 상기 최대변동전압의 전위레벨을 비교하고, 그 값에 따라 제2바이어스 전압의 전위레벨을 결정하며, 상기 제2출력전압의 전위레벨은 상기 제2바이어스 전압의 전위레벨에 따라 변동하는 제2바이어스 결정수단; First comparing the second output voltage potential level and the potential level of the maximum variation voltage, and accordingly determines the potential level of the second bias voltage, the potential level of the second output voltage potential of the second bias voltage second bias means for determining variations in accordance with the level; And
    상기 온도 제어 코드에 응답하여 상기 제2전압의 전위레벨을 조정하고, 상기 제1바이어스 전압과 상기 제2바이어스 전압에 따라 변동가능한 전위레벨이 결정된 제2전압 결정수단 The temperature control in response to the code, and adjusts the electric potential level of the second voltage, the first bias voltage and the second voltage a second predetermined potential level is flexible according to the bias voltage determining means
    을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  20. 제19항에 있어서, 20. The method of claim 19,
    상기 제1바이어스 결정수단은, The first bias determining means,
    상기 제1바이어스 전압의 전위레벨에 응답하여 상기 제1출력전압의 전위레벨을 변동하는 제1커런트-미러(current-mirror) 회로; A first current that varies the potential level of the first output voltage in response to the potential level of the first bias voltage - a mirror (current-mirror) circuit; And
    상기 제1출력전압의 전위레벨과 상기 최소변동전압의 전위레벨을 비교하고, 그 값에 따라 상기 제1바이어스 전압의 전위레벨을 변동하는 제1비교기 A first comparator for comparing the potential level and the potential level of the minimum voltage change of the first output voltage, and varies the potential level of the first bias voltage in accordance with the value
    를 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device provided with a.
  21. 제19항에 있어서, 20. The method of claim 19,
    상기 제2바이어스 결정수단은, The second bias determining means,
    상기 제2바이어스 전압의 전위레벨에 응답하여 상기 제2출력전압의 전위레벨을 변동하는 제2커런트-미러(current-mirror) 회로; A second current which varies the potential level of the second output voltage in response to the potential level of the second bias voltage - a mirror (current-mirror) circuit; And
    상기 제2출력전압의 전위레벨과 상기 최대 전위레벨을 비교하고, 그 값에 따라 상기 제2바이어스 전압의 전위레벨을 변동하는 제2비교기 A second comparator for comparing the potential levels and up to the potential level of the second output voltage, and varies the potential level of the second bias voltage according to the value
    를 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device provided with a.
  22. 제19항에 있어서, 20. The method of claim 19,
    상기 제2전압 결정수단은, Second voltage determination means comprises:
    상기 제1바이어스 전압과 상기 제2바이어스 전압에 따라 결정된 변동가능한 전위레벨 내에서 상기 온도 제어 코드에 응답하여 상기 제2전압의 전위레벨을 조정하는 제3커런트-미러(current-mirror) 회로 The first bias voltage and the second in the flexible potential level determined according to a second bias voltage to a third current for adjusting the potential level of the second voltage in response to said temperature control codes - the mirror (current-mirror) circuit
    를 구비하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device provided with a.
  23. 제13항에 있어서, 14. The method of claim 13,
    상기 디코딩(Decoding) 선택수단은, The decoding (Decoding) selection means,
    선택신호에 응답하여 설정된 온도 코드 또는 상기 온도 정보 코드 중 어느 하나의 코드를 선택하여 출력하는 멀티플렉싱(Multiplexing) 수단; It is set in response to the selection signal the temperature or code multiplexed (Multiplexing) for outputting by selecting either a code of said temperature information encoding means;
    상기 선택신호에 응답하여 제1테스트 모드일 때 상기 제1조정 코드를 출력하거나, 제2테스트 모드일 때 상기 온도 정보 코드를 출력하는 디 멀티플렉싱(De-Multiplexing) 수단; Demultiplex (De-Multiplexing) means for outputting the temperature information code when the when the first test mode in response to the select signal and outputting the first control code, or the second test mode;
    상기 멀티플렉싱(Multiplexing) 수단에서 출력되는 코드를 디코딩(Decoding)하여 상기 온도 제어 코드로서 출력하는 디코딩(Decoding) 수단 Decoding by decoding (Decoding) code output from the multiplexed (Multiplexing) unit output as the temperature control code (Decoding) unit
    를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  24. 제23항에 있어서, 24. The method of claim 23,
    디 멀티플렉싱(De-Multiplexing) 수단은, Demultiplex (De-Multiplexing) unit,
    상기 비교수단의 출력코드를 입력받아 제1테스트 모드일 때 상기 제1조정 코드를 상기 전위레벨 조정수단으로 출력하거나, 제2테스트 모드일 때 상기 온도 정보 코드를 상기 멀티플렉싱(Multiplexing) 수단으로 출력하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. When the first test mode, receives the output code of the comparison means outputs said first control code to the potential level adjusting means or the second test mode, when outputting the temperature information code with the multiplexed (Multiplexing) unit temperature information output apparatus of a semiconductor memory device, characterized in that.
  25. 제23항에 있어서, 24. The method of claim 23,
    상기 선택신호는, The selection signal,
    제1테스트 모드에서 활성화되거나, 제2테스트 모드에서 비 활성화되는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. First or activated in the test mode, the second temperature information output from the semiconductor memory device characterized in that the non-active in test mode device.
  26. 제13항에 있어서, 14. The method of claim 13,
    상기 비교수단은, It said comparing means,
    상기 제1전압과 상기 제2전압의 전위레벨을 비교한 값에 응답하여 코드 제어신호를 출력하는 전압 비교수단; Voltage comparing means for outputting a code control signal in response to the comparison value to the potential level of the first voltage and the second voltage; And
    상기 코드 제어신호에 응답하여 설정된 디지털 코드값을 감소시키거나 증가시켜서 조정 코드로서 출력하는 코드 카운터수단 Code counter means for outputting a control code by reducing the digital code value set in response to said code control signal or increase
    을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 장치. Temperature information output apparatus of a semiconductor memory device comprising: a.
  27. 온도가 변하는 것을 감지한 값에 응답하여 제1전압의 전위레벨을 변동하여 출력하는 제1단계; The first step to the temperature in response to a detected value that changes the output to change the potential level of the first voltage;
    설정된 온도 코드를 디코딩한 코드에 응답하여 제2전압의 초기 전위레벨을 결정하여 출력하는 제2단계; A second step in response to a decode the set temperature code to output to determine the initial potential level of the second voltage;
    상기 제1전압와 상기 제2전압의 전위레벨을 비교하고, 그 값에 응답하여 설정된 디지털 코드값을 증가시키거나 감소시켜 조정 코드로서 출력하는 제3단계; A third step of comparing the voltage level of the first jeonapwa the second voltage, and to increase or decrease the digital code value set in response to the output value as a control code;
    상기 조정 코드에 응답하여 상기 제2전압이 최대로 변동할 수 있는 전위레벨을 갖는 최대변동전압과 최소로 변동할 수 있는 전위레벨을 갖는 최소변동전압을 생성하는 제4단계; A fourth step of generating the first minimum voltage variation having a potential level that can change the maximum and minimum voltage variation having a potential level to a second voltage with a maximum variation in response to the control codes; And
    상기 최대변동전압과 상기 최소변동전압에 따라서 상기 제2전압의 전위레벨이 상기 제1전압의 전위레벨과 같아지도록 상기 제2전압의 전위레벨을 변동하는 제6단계 According to the maximum variation voltage and the minimum voltage variation sixth step of the potential level of the second voltage change the potential level of the second voltage to be equal to the potential level of the first voltage
    를 포함하는 반도체 메모리 소자의 온도 정보 출력 방법. Temperature information output method for a semiconductor memory device comprising a.
  28. 제27항에 있어서, 28. The method of claim 27,
    상기 제1전압과 상기 제2전압이 같은 전위레벨이 될 때까지 상기 제3단계 내지 제6단계를 반복하는 제7단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 온도 정보 출력 방법. Temperature information output method of the semiconductor memory device further comprising a seventh step of repeating the third step to the sixth step until the first voltage and the second voltage potential levels such.
KR20060051145A 2005-09-29 2006-06-07 On die thermal sensor of semiconductor memory device and method thereof KR100772560B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20050091666 2005-09-29
KR1020050091666 2005-09-29

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11527849 US7451053B2 (en) 2005-09-29 2006-09-26 On die thermal sensor of semiconductor memory device and method thereof
JP2006269942A JP4981396B2 (en) 2005-09-29 2006-09-29 ODTS and execution method of a semiconductor memory device
JP2006302553A JP2007327932A (en) 2006-06-07 2006-11-08 Temperature information output device and its execution method of semiconductor memory element
US12290034 US7953569B2 (en) 2005-09-29 2008-10-24 On die thermal sensor of semiconductor memory device and method thereof

Publications (2)

Publication Number Publication Date
KR20070036648A true KR20070036648A (en) 2007-04-03
KR100772560B1 true KR100772560B1 (en) 2007-11-02

Family

ID=38158775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060051145A KR100772560B1 (en) 2005-09-29 2006-06-07 On die thermal sensor of semiconductor memory device and method thereof

Country Status (1)

Country Link
KR (1) KR100772560B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003120B1 (en) 2008-12-23 2010-12-22 주식회사 하이닉스반도체 Digital temperature information generator of semiconductor integrated circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851989B1 (en) 2006-10-12 2008-08-13 주식회사 하이닉스반도체 Circuit and Method for Outputting Temperature Data of Semiconductor Memory Apparatus
US7863965B2 (en) 2007-06-27 2011-01-04 Hynix Semiconductor Inc. Temperature sensor circuit and method for controlling the same
KR100899390B1 (en) * 2007-06-27 2009-05-27 주식회사 하이닉스반도체 Temperature sensor circuit and method thereof
KR100983700B1 (en) * 2008-04-18 2010-09-24 주식회사 하이닉스반도체 Radio Frequency Identification Device
KR101069678B1 (en) 2009-06-16 2011-10-05 주식회사 하이닉스반도체 Temperature Detection Circuit of a Semiconductor Memory Apparatus
KR101131561B1 (en) * 2010-08-31 2012-04-04 주식회사 하이닉스반도체 Voltage Generating Circuit of a Semiconductor Memory Apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004962A (en) * 1992-08-24 1994-03-16 유채환 Signal correcting device of the sensing device
KR20040013885A (en) * 2002-08-09 2004-02-14 삼성전자주식회사 Temperature sensor having shifting temperature detection circuit for use in high speed test and method for detecting shifting temperature

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009922B1 (en) * 1992-08-24 1995-09-01 유재환 Apparatus of signal compensation for detectors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004962A (en) * 1992-08-24 1994-03-16 유채환 Signal correcting device of the sensing device
KR19990048860A (en) * 1997-12-11 1999-07-05 김영환 A temperature sensing circuit of a semiconductor memory device
KR20040013885A (en) * 2002-08-09 2004-02-14 삼성전자주식회사 Temperature sensor having shifting temperature detection circuit for use in high speed test and method for detecting shifting temperature

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003120B1 (en) 2008-12-23 2010-12-22 주식회사 하이닉스반도체 Digital temperature information generator of semiconductor integrated circuit

Also Published As

Publication number Publication date Type
KR20070036648A (en) 2007-04-03 application

Similar Documents

Publication Publication Date Title
US6140860A (en) Thermal sensing circuit
US7532056B2 (en) On chip temperature detector, temperature detection method and refresh control method using the same
US6801454B2 (en) Voltage generation circuitry having temperature compensation
US5899570A (en) Time-based temperature sensor system and method therefor
US5563546A (en) Selector circuit selecting and outputting voltage applied to one of first and second terminal in response to voltage level applied to first terminal
US6469573B2 (en) Semiconductor integrated circuit
US7127368B2 (en) On-chip temperature sensor for low voltage operation
US5552740A (en) N-channel voltage regulator
Krummenacher et al. Smart temperature sensor in CMOS technology
US7038968B2 (en) Self-refresh control circuit
US20070252573A1 (en) Reference voltage generator circuit
US20050248755A1 (en) Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
US6870421B2 (en) Temperature characteristic compensation apparatus
US7009904B2 (en) Back-bias voltage generator with temperature control
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US20070036015A1 (en) Semiconductor device temperature sensor and semiconductor storage device
US6055489A (en) Temperature measurement and compensation scheme
US7266031B2 (en) Internal voltage generator with temperature control
US20090121699A1 (en) Bandgap reference voltage generation circuit in semiconductor memory device
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
US20050141311A1 (en) Semiconductor memory device with optimum refresh cycle according to temperature variation
US7177218B2 (en) DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic
US6252806B1 (en) Multi-generator, partial array Vt tracking system to improve array retention time
US7075847B2 (en) Semiconductor memory device having optimum refresh cycle according to temperature variation
US20040024561A1 (en) Method and apparatus for temperature throttling the access frequency of an integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 11