KR100760911B1 - Method for manufacturing maskrom - Google Patents

Method for manufacturing maskrom Download PDF

Info

Publication number
KR100760911B1
KR100760911B1 KR1020050133489A KR20050133489A KR100760911B1 KR 100760911 B1 KR100760911 B1 KR 100760911B1 KR 1020050133489 A KR1020050133489 A KR 1020050133489A KR 20050133489 A KR20050133489 A KR 20050133489A KR 100760911 B1 KR100760911 B1 KR 100760911B1
Authority
KR
South Korea
Prior art keywords
gate
coding
forming
insulating film
open region
Prior art date
Application number
KR1020050133489A
Other languages
Korean (ko)
Other versions
KR20070070678A (en
Inventor
김흥진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133489A priority Critical patent/KR100760911B1/en
Publication of KR20070070678A publication Critical patent/KR20070070678A/en
Application granted granted Critical
Publication of KR100760911B1 publication Critical patent/KR100760911B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

본 발명은 마스크롬의 제조방법에 관한 것으로, 반도체 기판에 게이트 산화막과 게이트를 형성하는 단계, 상기 게이트 사이를 절연막으로 매립하는 단계, 상기 게이트 및 절연막 상에 코딩용 절연막을 형성하는 단계, 상기 코딩용 절연막을 선택적으로 제거하여 상기 게이트 상면만 노출되도록 개방 영역을 형성하는 단계, 상기 개방 영역의 측벽에 스페이서를 형성하는 단계, 상기 개방 영역을 통해 상기 게이트와 중첩되는 상기 반도체 기판 내의 특정 채널 영역에 도펀트 이온을 주입하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 마스크롬의 코드 공정에서 베이스 어레이를 형성하는 레이어를 형성하지 않음으로써 공정을 단순화하고 공정비용을 절감할 수 있는 효과가 있다.The present invention relates to a method for manufacturing a mask rom, the method comprising: forming a gate oxide film and a gate on a semiconductor substrate, filling a gap between the gates with an insulating film, and forming an insulating film for coding on the gate and the insulating film, the coding Selectively removing the insulating layer to form an open region to expose only the upper surface of the gate; forming a spacer on a sidewall of the open region; and forming a spacer in a specific channel region in the semiconductor substrate overlapping the gate through the open region. And implanting dopant ions. According to the present invention, it is possible to simplify the process and reduce the process cost by not forming a layer forming the base array in the mask process.

반도체, 마스크롬, 코드 주입 Semiconductor, Mask ROM, Code Injection

Description

마스크롬의 제조방법{METHOD FOR MANUFACTURING MASKROM}Manufacturing method of mask rom {METHOD FOR MANUFACTURING MASKROM}

도 1은 종래의 마스크롬 제조방법으로 형성된 마스크롬을 도시한 단면도.1 is a cross-sectional view showing a mask rom formed by a conventional mask rom manufacturing method.

도 2 내지 도 5는 본 발명의 구현예에 따른 마스크롬의 제조방법을 도시한 공정별 단면도.2 to 5 is a cross-sectional view showing a process for producing a mask rom according to an embodiment of the present invention.

도 6은 본 발명의 변형 구현예에 따른 마스크롬의 제조방법을 도시한 단면도.6 is a cross-sectional view showing a method of manufacturing a mask rom according to a modified embodiment of the present invention.

< 도면의 주요부호에 대한 설명 ><Description of Major Symbols in Drawing>

100; 반도체 기판 110; 게이트 산화막100; A semiconductor substrate 110; Gate oxide

120; 게이트 130; 게이트 스페이서120; Gate 130; Gate spacer

140; 절연막 150; 코딩용 산화막140; Insulating film 150; Coding Oxide

160; 포토레지스트 패턴 170; 노출 영역160; Photoresist pattern 170; Exposed area

180; 개방 영역 190; 스페이서180; Open area 190; Spacer

200; 채널 영역200; Channel area

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더 상세하게는 마스크롬 의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a mask.

일반적으로, 마스크롬(MASKROM) 셀은 두 비트 데이터를 저장하도록 프로그램된다. 즉, 마스크 롬 셀의 프로그램에서, 데이터는 "0" 또는 "1"로 저장되는데 채널 영역에 도펀트 이온이 주입되었느냐에 따라 데이터 값이 달라진다. 특정 채널 영역에 도펀트 이온을 주입하는 것을 코드 주입(code implantation)이라고 한다.In general, a maskrom cell is programmed to store two bits of data. That is, in the program of the mask ROM cell, data is stored as "0" or "1", but the data value varies depending on whether dopant ions are implanted in the channel region. Implanting dopant ions in a specific channel region is called code implantation.

도 1은 종래 기술에 따른 마스크롬의 제조방법을 나타내는 단면도이다. 도 1을 참조하면, 게이트(12)와 산화막(13)이 형성된 실리콘 기판(10)에 베이스 어레이 형성용 절연막(14)을 형성한다. 절연막(14)의 형성에는 절연막 증착과, 평탄화와, 베이스 어레이 포토 및 에칭과, 코드 포토 및 주입 공정이 필요하다. 이상과 같이, 종래의 플랫 셀 타입의 마스크롬의 코딩방법은 베이스 어레이를 형성한 후 코드 포토와 주입를 통해 이루어진다. 이러한 베이스 어레이 형성은 포토 및 에칭 공정을 통해 구현되는데, 이러한 베이스 어레이를 통해 셀의 코딩시 불량(disturb)을 최소화하게 된다.1 is a cross-sectional view showing a method for manufacturing a mask rom according to the prior art. Referring to FIG. 1, an insulating film 14 for forming a base array is formed on a silicon substrate 10 on which a gate 12 and an oxide film 13 are formed. Formation of the insulating film 14 requires deposition of an insulating film, planarization, base array photo and etching, and code photo and injection processes. As described above, the conventional method of coding a mask rom of a flat cell type is formed by forming a base array and injecting a code photo. This base array formation is implemented through a photo and etching process, which minimizes the disturbance in coding of the cell.

그런데, 종래의 반도체 소자의 제조방법에서는 베이스 어레이 자체를 형성하기 위한 포토 및 에칭 싸이클이 있어야 하므로 공정이 복잡하고 이로 말미암아 공정비용이 늘어나는 문제점이 있었다.However, the conventional method of manufacturing a semiconductor device has a problem in that the process is complicated because of the photo and etching cycles for forming the base array itself, thereby increasing the process cost.

본 발명은 상술한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 공정을 단순화할 수 있는 마스크롬의 제조방법을 제공함에 있다.The present invention has been made to solve the above-described problems in the prior art, an object of the present invention to provide a method for producing a mask rom that can simplify the process.

상기 목적을 달성하기 위한 본 발명에 따른 마스크롬의 제조방법은 베이스 어레이를 없애어 공정을 단순화한 것을 특징으로 한다.Method for manufacturing a mask rom according to the present invention for achieving the above object is characterized in that the process is simplified by eliminating the base array.

상기 특징을 실현할 수 있는 본 발명의 구현예에 따른 마스크롬의 제조방법은, 반도체 기판에 게이트 산화막과 게이트를 형성하는 단계, 상기 게이트 사이를 절연막으로 매립하는 단계, 상기 게이트 및 절연막 상에 코딩용 절연막을 형성하는 단계, 상기 코딩용 절연막을 선택적으로 제거하여 상기 게이트 상면만 노출되도록 개방 영역을 형성하는 단계, 상기 개방 영역의 측벽에 스페이서를 형성하는 단계, 상기 개방 영역을 통해 상기 게이트와 중첩되는 상기 반도체 기판 내의 특정 채널 영역에 도펀트 이온을 주입하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a mask rom, including forming a gate oxide film and a gate on a semiconductor substrate, filling a gap between the gates with an insulating film, and coding on the gate and the insulating film. Forming an insulating layer, selectively removing the coding insulating layer to form an open region to expose only the upper surface of the gate, forming a spacer on a sidewall of the open region, and overlapping the gate through the open region And implanting dopant ions into a specific channel region in the semiconductor substrate.

상기 개방 영역의 측벽에 스페이서를 형성하는 단계를 더 포함하며 상기 코딩용 절연막을 선택적으로 제거하여 상기 게이트 상면만 노출되도록 개방 영역을 형성하는 단계는, 상기 코딩용 절연막 상에 상기 코딩용 절연막 일부를 노출시키는 포토레지스트 패턴을 형성하는 단계, 상기 노출된 코딩용 절연막에 도펀트 이온을 주입하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 상기 게이트의 상면만이 노출되도록 상기 코딩용 절연막을 선택적으로 제거하는 단계를 포함한다.The method may further include forming spacers on sidewalls of the open region, and selectively removing the coding insulating layer to form an open region to expose only an upper surface of the gate. Forming an exposed photoresist pattern, implanting dopant ions into the exposed coding insulation film, removing the photoresist pattern, and selectively removing the coding insulation film so that only an upper surface of the gate is exposed. Steps.

상기 노출된 코딩용 절연막에 도펀트 이온을 주입하는 단계는, 1.0 × 1015 이온수(ions)/㎠ 의 고농도의 비소 이온(As+)을 주입하는 단계를 포함한다.Injecting the dopant ions into the exposed coding insulating film, a step of implanting a high concentration of arsenic ions (As +) of 1.0 × 10 15 ions / ㎠.

상기 게이트의 상면만이 노출되도록 상기 코딩용 절연막을 선택적으로 제거하는 단계는 습식에칭 공정을 사용한다.Selectively removing the coding insulating layer to expose only the top surface of the gate uses a wet etching process.

본 발명에 의하면, 절연막 증착후 선택적 습식에칭을 이용하여 종래의 베이 스 어레이를 형성할 필요가 없어진다. 또한, 코드 주입를 위한 개방영역을 더 작게 형성시킴으로써 디스터브(disturb) 특성을 향상시킬 수 있게 된다. According to the present invention, there is no need to form a conventional base array by using selective wet etching after the deposition of the insulating film. In addition, it is possible to improve the disturb characteristics by making the open area for cord injection smaller.

(구현예)(Example)

이하 도면을 참조하여 본 발명의 구현예에 대해 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 2 내지 도 5는 본 발명의 구현예에 따른 마스크롬의 제조방법을 나타내는 공정별 단면도이다.2 to 5 are cross-sectional views of processes illustrating a method of manufacturing a mask rom according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 구현예에 따른 마스크롬의 제조방법은 먼저 실리콘과 같은 반도체 기판(100) 상에 가령 열산화 공정으로 게이트 산화막(110)을 형성하고, 폴리실리콘과 같은 도전체의 증착과 패터닝으로 게이트(120)를 형성한다. 게이트(120)는 어느 한 방향, 가령 도면에서 앞뒤방향으로 배치된 워드라인과 연결되고, 도면에는 자세히 도시되지 아니하였지만, 워드라인(120)과 직교하는 방향인 좌우방향으로 연장하는 비트라인이 워드라인(120) 아래에 반도체 기판(100) 상에 형성되어 있다고 가정한다.Referring to FIG. 2, in the method of manufacturing a mask rom according to an embodiment of the present invention, a gate oxide layer 110 is first formed on a semiconductor substrate 100 such as silicon by a thermal oxidation process, and a conductor such as polysilicon is formed. The gate 120 is formed by deposition and patterning. The gate 120 is connected to a word line arranged in one direction, for example, a front and back direction in the drawing, and although not shown in detail, the bit line extending in the left and right directions orthogonal to the word line 120 is a word. Assume that it is formed on the semiconductor substrate 100 under the line 120.

도 3을 참조하면, 절연막의 증착과 패터닝으로 게이트(120) 측면에 게이트 스페이서(130)를 형성하고 절연막(140)을 형성한다. 절연막(140)은 게이트(120)를 덮지 않고 게이트(120) 사이의 갭을 매립한다. 일례로, 절연막(140)은 반도체 기판(100)에 게이트(120)를 덮도록 블랭킷 절연막(미도시)을 증착하고 화학기계적 연마 공정으로 게이트(120) 상면이 노출되도록 평탄화함으로써 형성될 수 있다.Referring to FIG. 3, the gate spacer 130 is formed on the side of the gate 120 and the insulating layer 140 is formed by deposition and patterning of the insulating layer. The insulating layer 140 fills the gap between the gates 120 without covering the gates 120. For example, the insulating layer 140 may be formed by depositing a blanket insulating layer (not shown) on the semiconductor substrate 100 to cover the gate 120 and planarizing the upper surface of the gate 120 by a chemical mechanical polishing process.

도 4를 참조하면, 반도체 기판(100)에 자기정렬(Self-aligned) 코딩용 절연 막(150)을 형성한다. 코딩용 절연막(150)은 워드라인의 연장방향과 직교하는 방향으로 연장되도록 가령 산화막으로 형성한다. 산화막(150) 상에는 코드 포토(Code Photo) 공정으로 포토레지스트 패턴(160)을 형성한다. 코드 포토 공정후에는 주입 공정을 진행한다. 여기서의 주입 공정은 후술하는 코드 주입(Code Implant) 공정과 무관한 것으로 산화막(150)의 선택적인 습식에칭(Wet Etching)을 위해 진행하는 주입이다. 예로서, 1.0 × 1015 이온수(ions)/㎠ 정도의 고농도의 비소 이온(As+)을 주입한다. 여기서의 주입 공정에 의해서 산화막(150) 중에서 포토레지스트 패턴(160)에 의해 노출된 특정 부분(170)에서 실리콘과 산소와의 결합이 상당히 높은 수준으로 깨진다. 따라서, 후술하는 습식에칭시 선택비를 상당히 높게 제어할 수 있다.Referring to FIG. 4, an insulating film 150 for self-aligned coding is formed on the semiconductor substrate 100. The coding insulating layer 150 is formed of, for example, an oxide film so as to extend in a direction orthogonal to the extending direction of the word line. The photoresist pattern 160 is formed on the oxide film 150 by a code photo process. After the cord photo process, an injection process is performed. The implantation process herein is irrelevant to the code implantation process described below, and is an implantation process for selective wet etching of the oxide film 150. For example, a high concentration of arsenic ions (As +) of about 1.0 × 10 15 ions / cm 2 is implanted. By the implantation process, the bond between silicon and oxygen is broken to a considerably high level in the specific portion 170 of the oxide film 150 exposed by the photoresist pattern 160. Therefore, the selectivity during wet etching described later can be controlled to be quite high.

도 5를 참조하면, 포토레지스트 패턴(160)을 스트립하고, 산화막(150)을 습식에칭으로 선택적으로 제거한다. 산화막(150)의 선택적 에칭에 의해 채널 영역 위에 위치하는 게이트(120)를 노출시키는 개방 영역(180)이 형성된다. 게이트(120)를 노출시키는 개방 영역(180)이 형성되면 코드 주입를 진행하여 특정 채널 영역(200)을 도펀트 이온을 주입함으로써 특정 셀을 "0" 또는 "1"의 데이터를 저장한다.Referring to FIG. 5, the photoresist pattern 160 is stripped, and the oxide layer 150 is selectively removed by wet etching. Selective etching of the oxide layer 150 forms an open region 180 that exposes the gate 120 positioned over the channel region. When the open region 180 exposing the gate 120 is formed, code implantation is performed to implant dopant ions into the specific channel region 200 to store data of a “0” or “1” in a specific cell.

(변형 구현예)(Variant embodiment)

도 6은 본 발명의 변형 구현예에 따른 마스크롬의 제조방법을 나타내는 단면도이다. 본 발명의 변형 구현예는 앞서의 구현예와 대동소이하므로 여기서는 상이 한 점에 대해서 설명하며 동일한 점에 대해서는 자세한 설명은 생략하기로 한다.6 is a cross-sectional view showing a method of manufacturing a mask rom according to a modified embodiment of the present invention. Since the modified embodiment of the present invention is almost the same as the previous embodiment, a different point will be described herein, and detailed descriptions on the same point will be omitted.

본 발명의 구현예에 따른 마스크롬의 제조방법은 도 2 내지 도 4에서 설명한 일련의 공정을 그대로 사용한다. 도 2 내지 도 4에서 설명한 바와 같이, 산화막(150)의 특정 부분에 대해 주입를 하고난 후 포토레지스트 패턴(160)을 스트립한다.The method of manufacturing a mask rom according to the embodiment of the present invention uses the series of processes described with reference to FIGS. As described with reference to FIGS. 2 to 4, after implanting a specific portion of the oxide film 150, the photoresist pattern 160 is stripped.

도 6을 참조하면, 산화막(150)을 습식에칭하여 게이트(120)를 노출시키는 개방 영역(180)을 형성한다. 산화막(150) 중에서 습식에칭으로 형성된 개방 영역(180)의 측벽에 스페이서(190)를 형성한다. 스페이서(190) 형성후, 코드 주입를 진행하여 특정의 채널 영역(200)에 도펀트 이온을 주입함으로써 특정 셀을 "0" 또는 "1"의 데이터를 저장한다. 여기서, 스페이서(190)의 형성에 의해 개방 영역(180)은 좀더 면적이 축소됨으로써 상대적으로 디스터브(disturb) 특성이 개선되는 장점이 있다. Referring to FIG. 6, the oxide layer 150 is wet-etched to form an open region 180 that exposes the gate 120. The spacer 190 is formed on sidewalls of the open region 180 formed by wet etching in the oxide film 150. After the spacer 190 is formed, code implantation is performed to implant dopant ions into a specific channel region 200 to store data of "0" or "1" in a specific cell. In this case, the area of the open region 180 is further reduced by the formation of the spacer 190, so that the disturb characteristic is improved.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 마스크롬의 코드 공 정에서 베이스 어레이를 형성하는 레이어를 형성하지 않으므로써 공정을 단순화시키고 공정비용을 절감할 수 있는 효과가 있다. 선택적으로, 코드 주입를 위한 개방영역을 더 작게 형성시킴으로써 디스터브(disturb) 특성을 향상시킬 수 있는 효과가 있다. As described in detail above, according to the present invention, there is an effect that can simplify the process and reduce the process cost by not forming a layer forming the base array in the mask process code. Optionally, there is an effect that the disturb characteristics can be improved by making the open area for cord injection smaller.

Claims (5)

반도체 기판에 게이트 산화막과 게이트를 형성하는 단계;Forming a gate oxide film and a gate on the semiconductor substrate; 상기 게이트 사이를 절연막으로 매립하는 단계;Filling an insulating film between the gates; 상기 게이트 및 절연막 상에 코딩용 절연막을 형성하는 단계;Forming an insulating film for coding on the gate and the insulating film; 상기 코딩용 절연막을 선택적으로 제거하여 상기 게이트 상면만 노출되도록 개방 영역을 형성하는 단계;Selectively removing the coding insulating layer to form an open region to expose only an upper surface of the gate; 상기 개방 영역의 측벽에 스페이서를 형성하는 단계;Forming a spacer on a sidewall of the open area; 상기 개방 영역을 통해 상기 게이트와 중첩되는 상기 반도체 기판 내의 특정 채널 영역에 도펀트 이온을 주입하는 단계;Implanting dopant ions into a specific channel region in the semiconductor substrate overlapping the gate through the open region; 를 포함하는 것을 특징으로 하는 마스크롬의 제조방법.Method for producing a mask rom, characterized in that it comprises a. 삭제delete 제1항에서,In claim 1, 상기 코딩용 절연막을 선택적으로 제거하여 상기 게이트 상면만 노출되도록 개방 영역을 형성하는 단계는,Selectively removing the coding insulating layer to form an open region to expose only the upper surface of the gate; 상기 코딩용 절연막 상에 상기 코딩용 절연막 일부를 노출시키는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern exposing a portion of the coding insulating film on the coding insulating film; 상기 노출된 코딩용 절연막에 도펀트 이온을 주입하는 단계;Implanting dopant ions into the exposed coding insulating film; 상기 포토레지스트 패턴을 제거하는 단계; 및Removing the photoresist pattern; And 상기 게이트의 상면만이 노출되도록 상기 코딩용 절연막을 선택적으로 제거하는 단계;Selectively removing the coding insulating layer to expose only an upper surface of the gate; 를 포함하는 것을 특징으로 하는 마스크롬의 제조방법.Method for producing a mask rom, characterized in that it comprises a. 제3항에서,In claim 3, 상기 노출된 코딩용 절연막에 도펀트 이온을 주입하는 단계는, 1.0 × 1015 이온수(ions)/㎠ 의 고농도의 비소 이온(As+)을 주입하는 단계를 포함하는 것을 특징으로 하는 마스크롬의 제조방법.Implanting dopant ions into the exposed coding insulating layer comprises implanting a high concentration of arsenic ions (As +) of 1.0 × 10 15 ions / cm 2. 제3항에서,In claim 3, 상기 게이트의 상면만이 노출되도록 상기 코딩용 절연막을 선택적으로 제거하는 단계는, 습식에칭 공정을 사용하는 것을 특징으로 하는 마스크롬의 제조방법.Selectively removing the insulating film for coding such that only the top surface of the gate is exposed, using a wet etching process.
KR1020050133489A 2005-12-29 2005-12-29 Method for manufacturing maskrom KR100760911B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133489A KR100760911B1 (en) 2005-12-29 2005-12-29 Method for manufacturing maskrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133489A KR100760911B1 (en) 2005-12-29 2005-12-29 Method for manufacturing maskrom

Publications (2)

Publication Number Publication Date
KR20070070678A KR20070070678A (en) 2007-07-04
KR100760911B1 true KR100760911B1 (en) 2007-09-21

Family

ID=38505944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133489A KR100760911B1 (en) 2005-12-29 2005-12-29 Method for manufacturing maskrom

Country Status (1)

Country Link
KR (1) KR100760911B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215891B1 (en) * 1996-12-26 1999-08-16 구본준 Coding method of mask rom
KR20020032077A (en) * 2000-10-25 2002-05-03 박종섭 Method for forming the Mask ROM
KR20030000969A (en) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 Method for manufacturing mask rom
KR20030056663A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 Method for manufacturing flat cell mask rom
KR20040015900A (en) * 2002-08-14 2004-02-21 삼성전자주식회사 Semiconductor Device Having electrically erasable programmable read-only memory(EEPROM) And Mask-ROM And Method Of Fabricating The Same
KR20040023312A (en) * 2002-09-11 2004-03-18 주식회사 하이닉스반도체 The Mask ROM and method for forming thereof
KR20050064464A (en) * 2003-12-23 2005-06-29 매그나칩 반도체 유한회사 Method for manufacturing mask rom

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215891B1 (en) * 1996-12-26 1999-08-16 구본준 Coding method of mask rom
KR20020032077A (en) * 2000-10-25 2002-05-03 박종섭 Method for forming the Mask ROM
KR20030000969A (en) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 Method for manufacturing mask rom
KR20030056663A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 Method for manufacturing flat cell mask rom
KR20040015900A (en) * 2002-08-14 2004-02-21 삼성전자주식회사 Semiconductor Device Having electrically erasable programmable read-only memory(EEPROM) And Mask-ROM And Method Of Fabricating The Same
KR20040023312A (en) * 2002-09-11 2004-03-18 주식회사 하이닉스반도체 The Mask ROM and method for forming thereof
KR20050064464A (en) * 2003-12-23 2005-06-29 매그나칩 반도체 유한회사 Method for manufacturing mask rom

Also Published As

Publication number Publication date
KR20070070678A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
EP3017476B1 (en) Formation of self-aligned source for split-gate non-volatile memory cell
US6468864B1 (en) Method of fabricating silicon nitride read only memory
US20050281125A1 (en) Split gate type flash memory device and method for manufacturing same
JP4390452B2 (en) Method for manufacturing nonvolatile memory
JP4283763B2 (en) Manufacturing method of split gate type flash memory device
KR20020043279A (en) Fabrication method of isolation region for semiconductor devices
US7368350B2 (en) Memory cell arrays and methods for producing memory cell arrays
KR100760911B1 (en) Method for manufacturing maskrom
KR100549010B1 (en) Methods Of Forming Transistor Having A Channel Region At A Predetermined Sidewall Of A Channel-Portion Hole
CN1574294A (en) Semiconductor memory device, memory cell programming method thereof, and covering screen type read-only memory
KR20060088637A (en) Flash memory device having peripheral transistor and method the same
JP2007519255A (en) Floating gate memory cell structure with low VSS resistance and reduced drain-induced barrier height effect and method of manufacturing the same
JP2006310484A (en) Method for manufacturing semiconductor device
KR100652349B1 (en) Method for manufacturing self-align sonos memory cell
KR100800467B1 (en) Method for manufacturing split gate flash memory device
KR100486120B1 (en) Method for forming of mos transistor
KR100862145B1 (en) Flash memory device and method for manufacturing the same
KR100277885B1 (en) Nonvolatile memory device and method for fabricating the same
KR100456579B1 (en) Mask Read-Only Memory(ROM) Devices And Method Of Fabricating The Same
KR100444841B1 (en) Flash memory cell fabrication method for forming smoothly floating gate on source/drain region
KR100577011B1 (en) Method for forming the semiconductor device
KR100698065B1 (en) MaskROM, Method for Fabricating the Same and Method for Coding
KR100689674B1 (en) Method for fabricating of semiconductor device
KR20040019118A (en) Method for forming the flash EPROM cell
KR100353559B1 (en) Flash rom cell and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee