KR100739998B1 - Phase locked loop with autocalibration device of voltage controlled oscillator - Google Patents

Phase locked loop with autocalibration device of voltage controlled oscillator Download PDF

Info

Publication number
KR100739998B1
KR100739998B1 KR1020010081697A KR20010081697A KR100739998B1 KR 100739998 B1 KR100739998 B1 KR 100739998B1 KR 1020010081697 A KR1020010081697 A KR 1020010081697A KR 20010081697 A KR20010081697 A KR 20010081697A KR 100739998 B1 KR100739998 B1 KR 100739998B1
Authority
KR
South Korea
Prior art keywords
voltage
frequency
controlled oscillator
current
phase
Prior art date
Application number
KR1020010081697A
Other languages
Korean (ko)
Other versions
KR20030051976A (en
Inventor
최준혁
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010081697A priority Critical patent/KR100739998B1/en
Publication of KR20030051976A publication Critical patent/KR20030051976A/en
Application granted granted Critical
Publication of KR100739998B1 publication Critical patent/KR100739998B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 검출기(Phase Detectot; PD), 루프필터(Loop Filter), 전압제어 발진기(Voltage Controlled Oscillator) 및 N-분주기로 구성되는 종래의 위상동기루프(PLL)에 있어서, 파워 업(Power Up) 초기에 중심주파수(fc)를 맞추도록 보정하는 루프를 추가하여, 칩 상에 형성된 위상동기루프(PLL)의 전압제어 발진기(VCO)를 사용할 때, 공정이나 온도에 민감하게 반응하여 중심주파수를 맞추지 못할 때 생겨날 수 있는 PLL 클럭 회복 에러를 막을 수 있다.
The present invention relates to a phase-locked loop (PLL) including a phase detector (PD), a loop filter, a voltage-controlled oscillator, and a N- ) When a voltage-controlled oscillator (VCO) of a phase-locked loop (PLL) formed on a chip is used by adding a loop that corrects the center frequency fc to be initially set, the center frequency It is possible to prevent PLL clock recovery errors that can occur when it can not be met.

위상동기루프, 전압제어 발진기, 클럭 멀티플라이어, 자동보정장치Phase-Locked Loop, Voltage Controlled Oscillator, Clock Multiplier, Automatic Compensation Device

Description

전압제어발진기의 자동보정장치를 구비한 위상동기루프{PHASE LOCKED LOOP WITH AUTOCALIBRATION DEVICE OF VOLTAGE CONTROLLED OSCILLATOR} [0001] PHASE LOCKED LOOP WITH AUTOCALIBRATION DEVICE OF VOLTAGE CONTROLLED OSCILLATOR [0002]             

도 1은 종래의 일반적인 위상동기루프의 기본구성을 도시한 블럭도,FIG. 1 is a block diagram showing a basic configuration of a conventional conventional phase-

도 2는 도 1의 전압제어 발진기(VCO)의 입력전압과 출력주파수의 관계를 나타내는 그래프,FIG. 2 is a graph showing the relationship between the input voltage and the output frequency of the voltage-controlled oscillator (VCO) of FIG. 1,

도 3은 본 발명에 따른 위상동기루프(PLL)의 개략적인 블럭도3 is a schematic block diagram of a phase-locked loop (PLL) according to the present invention.

도 4는 전류제어 발진기의 입력전류에 비례하는 주파수 특성을 보여주는 그래프.
4 is a graph showing frequency characteristics proportional to the input current of a current controlled oscillator.

*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

300 : 위상 검출기 310 : 차지펌프300: phase detector 310: charge pump

320 : 루프필터 330 : 전압제어 발진기(VCO)320: Loop filter 330: Voltage controlled oscillator (VCO)

340 : N-분주기 350 : 기준주파수 유니트340: N-frequency divider 350: reference frequency unit

360 : 기준전압 유니트 370 : 비교기360: reference voltage unit 370: comparator

380 : 축차근사 유니트 390 : 디지털-아날로그 변환기(DAC)
380: approximate conversion unit 390: digital-to-analog converter (DAC)

본 발명은 위상동기루프(Phase Locked Loop; 이하 PLL이라 한다) 회로에 관한 것으로서, 특히 위상동기루프(PLL) 회로에서 중심주파수 편이 현상을 보정하기 위한 전압제어 발진기(Voltage Controlled Oscillator; 이하 VCO라 한다)의 자동 보정 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase locked loop (PLL) circuit, and more particularly, to a voltage controlled oscillator (VCO) for correcting a center frequency shift phenomenon in a phase locked loop The present invention also relates to an automatic correction apparatus for the same.

위상동기루프(PLL)란 기준이 되는 입력신호와 피드백된 전압제어 발진기(VCO)의 발진 출력의 위상차를 검출하여 전압제어 발진기(VCO)의 주파수, 위상을 결정하는 회로를 말한다.A phase locked loop (PLL) is a circuit that determines the frequency and phase of a voltage controlled oscillator (VCO) by detecting the phase difference between the reference input signal and the oscillation output of the feedback voltage controlled oscillator (VCO).

첨부된 도면 도 1은 종래의 일반적인 위상동기루프의 기본구성을 도시한 블럭도이다.FIG. 1 is a block diagram showing a basic configuration of a conventional conventional phase-locked loop.

도 1을 참조하면, 위상동기루프는 위상 검출기(100), 차지펌프(110), 루프필터(120), 전압제어 발진기(130) 및 피드백 분주기(140)로 이루어져 있다.Referring to FIG. 1, the phase locked loop includes a phase detector 100, a charge pump 110, a loop filter 120, a voltage controlled oscillator 130, and a feedback frequency divider 140.

위상 검출기(100)는 입력 주파수(fin)와 피드백 분주기(140)의 피드백 주파수(ffb)를 비교한다. 입력 주파수(fin)와 피드백 주파수(ffb) 사이의 위상차에 따라 위상검출기는 업(Up) 및 다운(Down) 신호를 차지펌프(110) 회로에 보낸다. 차지펌프(110)는 업(Up) 및 다운(Down) 신호에 따라 일정한 출력 전압을 만들어 루프필터(120)에 보낸다. 루프필터(120)는 로우 패스 필터로서 차지펌프(110)의 출력 전 압을 필터링하여 고주파 성분을 제거하고 전압제어 발진기(130)를 제어하기 위한 전압제어 발진기의 입력전압(Vin_VCO)을 출력한다. 전압제어 발진기(130)는 입력전압에 비례하는 주파수를 출력하는 발진기이다. 전압제어 발진기(130)의 출력주파수(fout)는 피드백 경로에 포함된 N-분주기(140)에 의해 외부에서 설정 조정이 가능한 N 값으로 분주된 후, 기준 입력 신호와 비교되기 위해 다시 위상 검출기(100)의 한 단자로 입력되게 된다.The phase detector 100 compares the input frequency f in with the feedback frequency f fb of the feedback divider 140. The phase detector sends an up and down signal to the charge pump 110 circuit according to the phase difference between the input frequency f in and the feedback frequency f fb . The charge pump 110 generates a constant output voltage according to the up and down signals and sends it to the loop filter 120. The loop filter 120 filters the output voltage of the charge pump 110 as a low pass filter to remove the high frequency component and outputs the input voltage Vin_VCO of the voltage controlled oscillator 130 for controlling the voltage controlled oscillator 130. The voltage controlled oscillator 130 is an oscillator that outputs a frequency proportional to the input voltage. The output frequency f out of the voltage controlled oscillator 130 is divided by the N-divider 140 included in the feedback path to an externally adjustable N value, And is input to one terminal of the detector 100.

위상동기루프는 반도체 장치에서 광범위하게 사용된다. 예를 들면 클록 발생기, 클럭 멀티플라이어, 주파수 합성기 등에 응용된다.Phase locked loops are widely used in semiconductor devices. For example, clock generators, clock multipliers, frequency synthesizers, and the like.

이 중 클럭 멀티플라이어(clock multiplier)는 각각의 시스템이 데이타를 주고 받을 때 서로 동기를 맞추어 클럭 회복(clock recovery)을 하면서 각각 시스템의 클럭을 몇 배로 하여 내부적으로 사용 가능하도록 만든 것이다.Among them, a clock multiplier synchronizes with each other when data is exchanged between the two systems, and clock recovery is performed, thereby making the clock of the system several times as much as the clock multiplier.

여기서 출력 주파수 신호의 위상은 동기가 이루어지게 되고, 입력 주파수에 N을 곱하여 얻을 수 있다. 따라서 fout=N*fin이다.Here, the phase of the output frequency signal is synchronized and can be obtained by multiplying the input frequency by N. [ Therefore, f out = N * f in .

예를 들면, 클럭 멀티플라이어의 입력 주파수가 1MHz를 가지고 N=3이면 원하는 출력의 VCO주파수는 5MHz 내지 15MHz가 되며, 이 때 VCO의 중심주파수(fc)를 10MHz에 맞추고 5MHz 내지 15MHz 까지 변하도록 설계할 것이다.For example, if the input frequency of the clock multiplier is 1 MHz and N = 3, the VCO frequency of the desired output is 5 MHz to 15 MHz, where the center frequency fc of the VCO is set to 10 MHz and designed to vary from 5 MHz to 15 MHz something to do.

그러나, 칩 상에 형성된 VCO(On chip VCO)는 공정이나 온도에 따라서 주파수 특성이 변하게 된다.However, the on-chip VCO (on-chip VCO) formed on the chip changes frequency characteristics depending on the process and the temperature.

첨부된 도면 도 2는 도 1의 전압제어 발진기의 입력전압(Vin_VCO)과 출력주 파수(fout)의 관계를 나타내는 그래프이다.2 is a graph showing the relationship between the input voltage Vin_VCO and the output frequency fout of the voltage controlled oscillator of FIG.

도 2를 참조하면, 주파수 특성 그래프가 공정이나 온도 등의 주변환경에 따라 원하는 선(0)에서 원하지 않는 선(1,2)으로 옮겨갈 수 있으며, 이 때 전압제어 발진기의 입력전압(Vin_VCO)에 대하여 원하는 출력주파수(fout)를 얻을 수 없게 된다. 다시 말하면, 전압제어 발진기의 입력전압(Vin_VCO)에 대한 출력주파수(fout) 범위가 변하게 되는 것이다.Referring to FIG. 2, the frequency characteristic graph can be shifted from the desired line 0 to the undesired line 1 or 2 according to the surrounding environment such as process or temperature. At this time, the input voltage Vin_VCO of the voltage- The desired output frequency f out can not be obtained. In other words, the range of the output frequency f out with respect to the input voltage Vin_VCO of the voltage-controlled oscillator is changed.

결과적으로, VCO의 특성이 원하는 선(0)에서 원하지 않는 선(1)으로 이동하면 fmax는 얻을 수 있으나 fmin을 얻을 수 없고, 원하지 않는 선(2)로 이동하면 fmin은 얻을 수 있으나 fmax를 얻을 수 없는 문제점이 있다.
As a result, if the characteristic of the VCO moves from the desired line (0) to the undesired line (1), fmax can be obtained but fmin can not be obtained and fmin can be obtained by moving to the undesired line (2) There is no problem.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 위상동기루프(PLL)의 파워 업(Power Up) 초기에 중심주파수(fc)를 맞추도록 보정(calibration)하는 장치를 구비한 위상동기루프 장치를 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a phase locked loop (PLL) having a device for calibrating a center frequency fc at an early stage of power up of a PLL, The purpose of the device is to provide.

상기 목적을 달성하기 위한 본 발명의 위상동기루프 장치는, 입력신호와 전압제어 발진기 출력으로부터 피드백된 신호의 주파수와 위상을 비교하여 그 차를 검출하는 위상검출기; 상기 위상검출기의 신호에 따라 그에 해당하는 차지펌프 전압을 출력하는 차지펌프; 상기 차지펌프로부터 신호를 입력받아 이를 필터링하는 루프필터; 상기 루프필터를 통해 출력된 전압에 의해 출력주파수가 제어되는 전압제어발진기; 상기 전압제어 발진기의 출력주파수를 N 분주하여 피드백시키는 N-분주기; 및 상기 전압제어 발진기의 중심주파수 편이현상을 보정하기 위하여 중심주파수 보정장치를 포함하며, 상기 중심주파수 보정장치는 파워 업 초기에 작동하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a phase-locked loop apparatus including: a phase detector for comparing a frequency and a phase of a feedback signal from an input signal and a voltage-controlled oscillator output to detect a difference therebetween; A charge pump for outputting a charge pump voltage corresponding to the signal of the phase detector; A loop filter for receiving a signal from the charge pump and filtering the signal; A voltage controlled oscillator whose output frequency is controlled by a voltage output through the loop filter; A N-divider for dividing the output frequency of the voltage-controlled oscillator by N and feeding back the divided frequency; And a center frequency correction device for correcting a center frequency shift phenomenon of the voltage controlled oscillator, wherein the center frequency correction device operates at the initial stage of power up.

본 발명에 있어서, 상기 중심주파수 보정장치는, 중심주파수를 발생시키는 기준주파수 유니트; 상기 중심주파수에 대응되는 기준전압을 발생하는 기준전압 유니트; 상기 기준전압과 상기 차지펌프 전압을 비교하는 비교기; 상기 비교기 출력을 축차근사하여 2진 비트를 형성하는 축차근사 유니트; 및 상기 2진 비트에 대하여 비트 가중치에 비례하는 튜닝전류를 생성시키는 디지털-아날로그 컨버터를 포함하는 것이 바람직하다.In the present invention, the center frequency correction device may include: a reference frequency unit generating a center frequency; A reference voltage unit for generating a reference voltage corresponding to the center frequency; A comparator for comparing the reference voltage and the charge pump voltage; A successive approximation unit for approximating the output of the comparator to form a binary bit; And a digital-to-analog converter for generating a tuning current proportional to the bit weight for the binary bits.

본 발명에 있어서, 상기 전압제어발진기는 칩 상에 형성된 링 발진기(On chip Ring Oscillator)인 것이 바람직하다.In the present invention, it is preferable that the voltage-controlled oscillator is an on-chip ring oscillator formed on a chip.

또한, 상기 목적을 달성하기 위한 본 발명의 위상동기루프에서의 중심주파수 보정방법은, 기준주파수를 발진하는 단계; 기준전압에서 변환된 기준전류를 발생하는 단계; 상기 기준전류를 보정하기 위한 튜닝전류를 형성하는 단계; 상기 기준전류와 튜닝전류를 가산하여 전류제어 발진기의 입력전류를 형성하는 단계; 상기 전류제어 발진기의 입력전류에 의존하는 출력주파수를 발진하는 단계; 상기 출력주파 수를 소정 분주비에 따라 분주하여 피드백 주파수를 발진하는 단계; 상기 피드백 주파수와 상기 기준주파수의 위상을 비교하여 위상차 신호를 출력하는 단계; 및 상기 위상차 신호에 의하여 일정한 차지펌프 전압을 출력하는 단계를 포함하며 상기 단계들이 반복되어 상기 차지펌프 전압이 기준전압과 동일하게 되며, 상기 기준주파수와 피드백 주파수가 동일하게 되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method for correcting a center frequency in a phase locked loop, comprising: oscillating a reference frequency; Generating a reference current converted from a reference voltage; Forming a tuning current for correcting the reference current; Adding the reference current and the tuning current to form an input current of the current controlled oscillator; Oscillating an output frequency dependent on the input current of the current controlled oscillator; Oscillating the feedback frequency by dividing the output frequency according to a predetermined frequency division ratio; Comparing the feedback frequency with a phase of the reference frequency to output a phase difference signal; And outputting a constant charge pump voltage by the phase difference signal, wherein the steps are repeated so that the charge pump voltage becomes equal to the reference voltage, and the reference frequency and the feedback frequency become equal to each other.

본 발명에 있어서, 상기 기준전류를 보정하는 튜닝전류를 형성하는 단계는, 상기 차지펌프 전압과 기준전압을 비교하여 비교신호를 출력하는 단계; 및 상기 비교신호에 의한 출력값에 따라 변화하는 튜닝전류를 형성하는 단계를 포함하는 것이 바람직하다.In the present invention, the step of forming the tuning current for correcting the reference current may include: comparing the charge pump voltage with a reference voltage to output a comparison signal; And forming a tuning current that varies according to an output value of the comparison signal.

상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above-mentioned objects, features and advantages will become more apparent from the following detailed description in conjunction with the accompanying drawings. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 위상 검출기(Phase Detectot; PD), 차지펌프, 루프필터, 전압제어 발진기(Voltage Controlled Dscillator) 및 N-분주기로 구성되는 종래의 위상동기루프(PLL)에 있어서, 파워 업(Power Up) 초기에 중심주파수(fc)를 맞추도록 하는 자동 보정 장치를 추가하는 것에 특징이 있다.The present invention relates to a phase-locked loop (PLL) comprising a phase detector (PD), a charge pump, a loop filter, a voltage controlled oscillator, It is characterized in that an automatic correction device for initially adjusting the center frequency fc is added.

상기 자동 보정 장치에 의하여 칩 상에 형성된 링 발진기(On chip Ring Oscillator)를 위상동기루프(PLL)의 전압제어 발진기(VCO)를 사용할 때, 공정이나 온도에 민감하게 반응하여 중심주파수를 맞추지 못할 때 생겨날 수 있는 위상동기루프(PLL)의 클럭 회복 에러를 막을 수 있다. When an on-chip ring oscillator formed on a chip by the automatic correction device is used as a VCO of a phase locked loop (PLL), the center frequency can not be adjusted due to a process or temperature sensitive response It is possible to prevent a clock recovery error of a phase locked loop (PLL) which may occur.                     

첨부된 도면 도 3은 본 발명에 따른 위상동기루프의 개략적인 블럭도이다.3 is a schematic block diagram of a phase-locked loop according to the present invention.

도 3을 참조하면, 본 발명은 위상 검출기(300), 차지펌프(310), 루프 필터(320), 전압제어 발진기(330) 및 피드백 분주기(340)로 구성되는 종래의 위상동기루프(PLL)에 기준주파수 유니트(350), 기준전압 유니트(360), 비교기(370), 축차근사 유니트(380), 디지털-아날로그 컨버터(DAC, 390)를 포함하는 중심주파수 보정장치를 추가적으로 포함하고 있다. 그 밖에 다수의 스위치와 스위치 제어로직(395)으로 구성된다. 상기 전압제어발진기(VCO)는 전압 대 전류 변환기(332) 및 전류제어 발진기(ICO, 334)를 포함한다.3, the present invention includes a conventional phase-locked loop (PLL) including a phase detector 300, a charge pump 310, a loop filter 320, a voltage controlled oscillator 330, A reference frequency unit 350, a reference voltage unit 360, a comparator 370, a rotation approximation unit 380, and a digital-to-analog converter (DAC) 390 in addition to the reference frequency unit 350. And a plurality of switches and switch control logic 395. The voltage controlled oscillator (VCO) includes a voltage to current converter 332 and a current controlled oscillator (ICO) 334.

이하 파워 업(Power Up) 초기에 동작하는 중심주파수 보정 장치의 동작에 대하여 설명한다.Hereinafter, the operation of the center frequency correction apparatus that operates in the early stage of power up will be described.

먼저, 위상동기루프(PLL)가 파워 업(Power Up)되면 보정모드(calibration mode)로 들어 간다.First, when the phase-locked loop (PLL) is powered up, it enters a calibration mode.

즉, 스위치1(SW1)은 기준주파수 유니트(reference frequency unit, 350)으로 연결되고, 루프필터(320)와 연결된 스위치2(SW2)는 개방되고, 스위치3(SW3)는 단락되어 기준전압 유니트(360)와 연결된다. 스위치4(SW4)는 개방되고, 스위치5(SW5)는 단락되어 보정모드에 연결된다.That is, the switch 1 (SW1) is connected to the reference frequency unit (350), the switch 2 (SW2) connected to the loop filter 320 is opened and the switch 3 (SW3) 360, respectively. The switch 4 (SW4) is opened, and the switch 5 (SW5) is short-circuited and connected to the correction mode.

우선 기준전압 유니트(360)에서 기준전압(Vref)이 인가되었을 때, VCO가 공정 변화에 의해 특성이 첨부된 도면 도 2의 원하지 않는 선(2)와 같이 있다고 가정한다. 여기서 기준전압은 첨부된 도면 도 2에서 도시되어 있는 중심주파수(fc)와 대응되는 Vc와 동일한 전압이다. It is assumed that when the reference voltage Vref is applied to the reference voltage unit 360, the VCO is as shown in Fig. 2, which is characteristic by the process change, as the undesired line 2. Here, the reference voltage is the same voltage as Vc corresponding to the center frequency fc shown in FIG. 2 attached hereto.                     

보정모드의 축차근사 유니트(successive approximation unit, 380)와 디지털-아날로그 컨버터(digital analog converter, DAC, 390)는 표 1과 같이 각 비트(bit)에 해당하는 전류를 가지고 있다. 축차근사 비트는 6 비트로 한다.
The successive approximation unit 380 of the correction mode and the digital-analog converter (DAC) 390 have a current corresponding to each bit as shown in Table 1. The approximation bit is set to 6 bits.

이진수 값 (binary value)Binary value Itune I tune 100000100000 1/2*IA 1/2 * I A 010000010000 1/4*IA 1/4 * I A 001000001000 1/8*IA 1/8 * I A 000100000100 1/16*IA 1/16 * I A 000010000010 1/32*IA 1/32 * I A 000001000001 1/64*IA 1/64 * I A

표 1에서 튜닝전류(Itune)의 값의 부호는 각 비트가 "1"일 때 (+)이고, 각 비트가 "0"일 때 (-)이다. IA는 적당한 전류의 값이다.The sign of the value of the tuning current (I tune ) in Table 1 is (+) when each bit is "1" and (-) when each bit is "0". I A is the value of the appropriate current.

상기 튜닝전류(Itune)는 상기 축차근사 유니트(380) 및 디지털-아날로그 컨버터(390)의 출력 비트값의 가중치에 따라 변화하는 전류이다.The tuning current (I tune ) is a current that changes in accordance with the weight of the output bit value of the approximation unit (380) and the digital-analog converter (390).

초기값으로 축차근사 유니트(380)는 최상위 비트(MSB)로서 100000의 값을 가진다. 따라서 전류제어 발진기(334)의 입력전류(Ibias)는 다음 식의 결과값이 된다. As the initial value, the sequence approximation unit 380 has a value of 100000 as the most significant bit (MSB). Thus, the input current I bias of the current controlled oscillator 334 is the result of the following equation.

Ibias = Iref + 1/2*IA I bias = I ref + 1/ 2 * I A

기준전압 유니트(360)에서 발생된 기준전압(Vref)은 전압 대 전류 변환기(332)를 거쳐서 기준전류(Iref)를 발생한다. 상기 기준전류(Iref)는 축차근사 유니트(380)와 디지털-아날로그 변환기(390)에 의한 상기 튜닝전류(Itune)에 의하여 보정되어 전류제어 발진기(ICO, 334)의 입력전류(Ibias)가 된다.The reference voltage V ref generated in the reference voltage unit 360 generates the reference current I ref through the voltage-to-current converter 332. The reference current I ref is corrected by the tuning current I tune by the approximation unit 380 and the digital-to-analog converter 390 so that the input current I bias of the current controlled oscillator ICO 334, .

첨부된 도면 도 4는 상기 전류제어 발진기(Current Controlled Oscillator, ICO, 334)의 입력전류(Ibias)에 비례하는 출력주파수(fout) 특성을 가지는 것을 보여준다.FIG. 4 shows the output frequency (f out ) characteristic proportional to the input current (I bias ) of the current controlled oscillator (ICO) 334.

상기 출력주파수(fout)는 N-분주기(340)에서 소정 분주기에 따라 분주하여 피드백 주파수(ffb)를 발진한다.The output frequency f out oscillates at the feedback frequency f fb by dividing the output frequency f out in the N-divider 340 according to a predetermined frequency divider.

그런데, 초기 가정에서 VCO가 첨부된 도면 도 2의 원하지 않는 선(2)의 특성곡선을 따른다고 하였기 때문에, 피드백 주파수(ffb)는 기준주파수 유니트(350)에서 발생된 기준주파수(fref)보다 작게 된다. 따라서 위상 검출기(300)에서는 다운(DOWN)의 펄스가 발생하며, 차지펌프(310)에서 발생한 차지펌프 전압(Vcp)은 기준주파수 유니트(360)에서 발생한 기준전압(Vref)보다 작게 될 것이다.However, since the VCO in the initial assumption follows the characteristic curve of the undesired line 2 in FIG. 2, the feedback frequency f fb is the reference frequency f ref generated in the reference frequency unit 350, . Therefore, a down pulse is generated in the phase detector 300 and the charge pump voltage Vcp generated in the charge pump 310 will be smaller than the reference voltage V ref generated in the reference frequency unit 360.

다음으로 비교기(370)는 양의 입력단자를 통해 기준전압(Vref)을 받아 들이고, 음의 입력단자를 통해 차지펌프 전압(Vcp)을 받아들인다. 만약 기준전압(Vref)이 차지펌프 전압(Vcp)보다 크다면, 비교기는 "1"의 신호를 출력한다. 한편, 기준전압(Vref)이 차지펌프 전압(Vcp)보다 작은 경우에는, 비교기는 "0"의 신호값을 출력하게 된다.Next, the comparator 370 receives the reference voltage V ref through the positive input terminal and receives the charge pump voltage Vcp through the negative input terminal. If the reference voltage V ref is greater than the charge pump voltage Vcp, the comparator outputs a signal of "1 ". On the other hand, when the reference voltage V ref is smaller than the charge pump voltage Vcp, the comparator outputs a signal value of "0 ".

따라서, 비교기(370)는 차지펌프 전압(Vcp)과 기준전압(Vref)를 비교하며 기준전압이 더 크므로 "1"의 값을 그 다음 축차근사 유니트(380)에 저장하게 되고, 축차근사 유니트(380)와 디지털-아날로그 변환기(390)에 의한 튜닝전류(Itune)는 상기 표 1을 참조하면 1/2*IA + 1/4*IA이 된다.Accordingly, the comparator 370 compares the charge pump voltage Vcp with the reference voltage V ref and stores the value of "1" in the next approximation unit 380 because the reference voltage is larger, The tuning current I tune by the unit 380 and the digital-to-analog converter 390 is 1/2 * I A + 1/4 * I A with reference to Table 1 above.

결국, 보정모드의 루프를 한 번 회전하게 되면 전류제어 발진기(334)의 입력전류(Ibias)는 기준전류(Iref)가 튜닝전류(Itune)에 의하여 보정되어 다음 식의 결과값이 되어 전류제어 발진기(334)로 입력된다.As a result, when the loop of the correction mode is rotated once, the input current I bias of the current-controlled oscillator 334 is corrected by the tuning current I tune by the reference current I ref , And is input to the current control oscillator 334.

Ibias = Iref + 1/2*IA + 1/4*IA I bias = I ref + 1/2 * I A + 1/4 * I A

그 다음 루프에서는 차지펌프 전압(Vcp)이 기준전압(Vref)보다 커져서 비교기의 출력은 "0"이 되고, 축차근사 유니트(380)와 디지털-아날로그 변환기(390)에 의한 튜닝전류(Itune)는 상기 표 1을 참조하면 1/2*IA + 1/4*IA - 1/8*I A이 된다.In the next loop, the charge pump voltage Vcp becomes larger than the reference voltage V ref , so that the output of the comparator becomes "0 ", and the tuning current I tune by the approximation unit 380 and the digital- ) Is 1/2 * I A + 1/4 * I A - 1/8 * I A , referring to Table 1 above.

결국, 보정모드의 루프를 두 번 회전하게 되면 전류제어 발진기(334)의 입력전류(Ibias)는 기준전류(Iref)가 튜닝전류(Itune)에 의하여 보정되어 다음 식의 결과값이 되어 전류제어 발진기(334)로 입력된다.As a result, when the loop of the correction mode is rotated twice, the input current I bias of the current-controlled oscillator 334 is corrected by the tuning current I tune by the reference current I ref , And is input to the current control oscillator 334.

Ibias = Iref + 1/2*IA + 1/4*IA - 1/8*IA I bias = I ref + 1/2 * I A + 1/4 * I A - 1/8 * I A

위와 같이 진행하면서 최종적으로 축차근사 유니트(380)의 비트수가 000001 의 값을 가지는 최하위 비트(LSB)까지 가면, 실질적으로 기준전압(Vref)과 차지펌프 전압(Vcp)과 동일해지고, 이 때 기준주파수(fref)는 피드백 주파수(ffb)와 동일하게 되어 첨부된 도면 도 2에서의 원하는 선(0)으로 보정이 된다.The reference voltage V ref and the charge pump voltage Vcp are substantially equal to each other when the bit number of the approximate sequence approximating unit 380 reaches the least significant bit LSB having a value of 000001 while proceeding as described above, The frequency f ref becomes equal to the feedback frequency f fb and is corrected to the desired line 0 in the attached figure 2.

축차근사 유니트(380)의 최하위 비트(LSB)까지 보정 값이 결정되면 보정모드는 끝난 것으로 간주하며 정상 상태로 들어 간다.When the correction value is determined up to the least significant bit (LSB) of the approximate approximation unit 380, the correction mode is regarded as being completed and enters a normal state.

즉, 스위치1(SW1)은 입력 주파수(fin)로 연결되고, 스위치2(SW2)는 단락되어 루프필터(320)와 연결되고, 스위치3(SW3)는 개방된다. 스위치4(SW4)는 단락되고, 스위치5(SW5)는 개방되게 되어 정상모드로 동작하게 된다.That is, the switch 1 (SW1) is connected at the input frequency (f in ), the switch 2 (SW2) is short-circuited and connected to the loop filter 320, and the switch 3 (SW3) is opened. The switch 4 (SW4) is short-circuited, and the switch 5 (SW5) is opened, so that it operates in the normal mode.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art.

상기와 같이 이루어진 본 발명은, 칩 상에 형성된 링 발진기(On chip Ring Oscillator)를 PLL의 VCO로 사용할 때, 인버터 체인이 공정이나 온도에 민감하게 반응하여 중심 주파수를 맞추지 못할 경우 생겨날 수 있는 PLL 클럭 회복 에러를 현저하게 막을 수 있는 효과가 있다.In the present invention, when a ring oscillator (on-chip ring oscillator) formed on a chip is used as a VCO of a PLL, a PLL clock that can be generated when the inverter chain is sensitive to a process or temperature, The recovery error can be remarkably prevented.

Claims (6)

입력신호와 전압제어 발진기 출력으로부터 피드백된 신호의 주파수와 위상을 비교하여 그 차를 검출하는 위상검출기;A phase detector for comparing a frequency and a phase of a feedback signal from an input signal and a voltage controlled oscillator output to detect the difference; 상기 위상검출기의 신호에 따라 그에 해당하는 차지펌프 전압을 출력하는 차지펌프;A charge pump for outputting a charge pump voltage corresponding to the signal of the phase detector; 상기 차지펌프로부터 신호를 입력 받아 이를 필터링하는 루프필터;A loop filter for receiving a signal from the charge pump and filtering the signal; 상기 루프필터를 통해 출력된 전압에 의해 출력주파수가 제어되는 전압제어발진기;A voltage controlled oscillator whose output frequency is controlled by a voltage output through the loop filter; 상기 전압제어 발진기의 출력주파수를 N 분주하여 피드백시키는 N-분주기; 및A N-divider for dividing the output frequency of the voltage-controlled oscillator by N and feeding back the divided frequency; And 상기 전압제어 발진기의 중심주파수 편이현상을 보정하기 위하여 중심주파수 보정장치를 포함하며, And a center frequency correction device for correcting a center frequency shift phenomenon of the voltage controlled oscillator, 상기 중심주파수 보정장치는 파워 업 초기에 작동하는 것을 특징으로 하는 위상동기루프 장치. Wherein the center frequency correction device operates at the initial stage of power up. 제 1 항에 있어서,The method according to claim 1, 상기 중심주파수 보정장치는,Wherein the center frequency correction device comprises: 중심주파수를 발생시키는 기준주파수 유니트;A reference frequency unit generating a center frequency; 상기 중심주파수에 대응되는 기준전압을 발생하는 기준전압 유니트;A reference voltage unit for generating a reference voltage corresponding to the center frequency; 상기 기준전압과 상기 차지펌프 전압을 비교하는 비교기;A comparator for comparing the reference voltage and the charge pump voltage; 상기 비교기 출력을 축차근사하여 2진 비트를 형성하는 축차근사 유니트; 및A successive approximation unit for approximating the output of the comparator to form a binary bit; And 상기 2진 비트에 대하여 비트 가중치에 비례하는 튜닝 전류를 생성시키는 디지털-아날로그 컨버터A digital-to-analog converter (ADC) that generates a tuning current proportional to the bit weight for the binary bits 를 포함하여 구비하는 것을 특징으로 하는 위상동기루프 장치.And a phase locked loop (PLL). 제 1 항 또는 제 2 항에 있어서,3. The method according to claim 1 or 2, 위상동기루프의 파워 업 초기에 상기 중심주파수 보정장치를 작동하기 위한 스위치 및 스위치 제어 로직을 더 포함하는 것을 특징으로 하는 위상동기루프 장치.Further comprising a switch and switch control logic for operating said center frequency correction device at an early stage of power up of said phase locked loop. 제 1 항에 있어서,The method according to claim 1, 상기 전압제어발진기는 칩 상에 형성된 링 발진기(On chip Ring Oscillator)인 것을 특징으로 하는 위상동기루프 장치.Wherein the voltage-controlled oscillator is an on-chip ring oscillator formed on a chip. 위상동기루프에서 파워 업 초기에 전압제어발진기의 중심주파수 보정방법에 있어서,A method for correcting a center frequency of a voltage-controlled oscillator at an initial stage of power-up in a phase-locked loop, 기준주파수를 발진하는 단계;Oscillating the reference frequency; 기준전압에서 변환된 기준전류를 발생하는 단계; Generating a reference current converted from a reference voltage; 상기 기준전류를 보정하기 위한 튜닝전류를 형성하는 단계;Forming a tuning current for correcting the reference current; 상기 기준전류와 튜닝전류를 가산하여 전류제어 발진기의 입력전류를 형성하는 단계; Adding the reference current and the tuning current to form an input current of the current controlled oscillator; 상기 전류제어 발진기의 입력전류에 의존하는 출력주파수를 발진하는 단계;Oscillating an output frequency dependent on the input current of the current controlled oscillator; 상기 출력주파수를 소정 분주비에 따라 분주하여 피드백 주파수를 발진하는 단계;Oscillating the feedback frequency by dividing the output frequency according to a predetermined division ratio; 상기 피드백 주파수와 상기 기준주파수의 위상을 비교하여 위상차 신호를 출력하는 단계; 및Comparing the feedback frequency with a phase of the reference frequency to output a phase difference signal; And 상기 위상차 신호에 의하여 일정한 차지펌프 전압을 출력하는 단계를 포함하며,And outputting a constant charge pump voltage by the phase difference signal, 상기 단계들이 반복되어 상기 차지펌프 전압이 기준전압과 동일하게 되며, 상기 기준주파수와 피드백 주파수가 동일하게 되는 것을 특징으로 하는 위상동기루프에서의 중심주파수 보정방법.Wherein the steps are repeated so that the charge pump voltage is equal to the reference voltage and the reference frequency and the feedback frequency are equal. 제 5 항에 있어서,6. The method of claim 5, 상기 기준전류를 보정하는 튜닝전류를 형성하는 단계는,Wherein the step of forming a tuning current for correcting the reference current comprises: 상기 차지펌프 전압과 기준전압을 비교하여 비교신호를 출력하는 단계; 및Comparing the charge pump voltage with a reference voltage and outputting a comparison signal; And 상기 비교신호에 의한 출력값에 따라 변화하는 튜닝전류를 형성하는 단계Forming a tuning current that changes in accordance with an output value by the comparison signal 를 포함하는 것을 특징으로 하는 위상동기루프에서의 중심주파수 보정방법.Wherein the phase-locked loop includes a phase-locked loop.
KR1020010081697A 2001-12-20 2001-12-20 Phase locked loop with autocalibration device of voltage controlled oscillator KR100739998B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081697A KR100739998B1 (en) 2001-12-20 2001-12-20 Phase locked loop with autocalibration device of voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081697A KR100739998B1 (en) 2001-12-20 2001-12-20 Phase locked loop with autocalibration device of voltage controlled oscillator

Publications (2)

Publication Number Publication Date
KR20030051976A KR20030051976A (en) 2003-06-26
KR100739998B1 true KR100739998B1 (en) 2007-07-16

Family

ID=29576751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081697A KR100739998B1 (en) 2001-12-20 2001-12-20 Phase locked loop with autocalibration device of voltage controlled oscillator

Country Status (1)

Country Link
KR (1) KR100739998B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4914219B2 (en) 2003-12-11 2012-04-11 モサイド・テクノロジーズ・インコーポレーテッド Lock loop with high output impedance charge pump for PLL / DLL
US7750695B2 (en) 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
KR100855980B1 (en) * 2007-02-16 2008-09-02 삼성전자주식회사 Delay Locked Loop and clock delay method controlling delay time using shifter and adder
KR101175243B1 (en) 2010-12-16 2012-08-21 에스케이하이닉스 주식회사 Filter circuit, integrated circuit including the same and method for filtering a signal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018860A (en) * 1992-02-29 1993-09-22 강진구 PLL circuit
KR940005459A (en) * 1992-06-22 1994-03-21 모리시타 요이찌 PLL circuit
KR970008901A (en) * 1995-07-08 1997-02-24 김광호 Voltage controlled oscillator adjusting device
KR19980019934A (en) * 1996-09-04 1998-06-25 구자홍 Piel for Clock / Data Recovery Using Multiphase Clock
KR20000040753A (en) * 1998-12-19 2000-07-05 윤종용 Circuit for monitoring locking state of pll circuit using low pass filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018860A (en) * 1992-02-29 1993-09-22 강진구 PLL circuit
KR940005459A (en) * 1992-06-22 1994-03-21 모리시타 요이찌 PLL circuit
KR970008901A (en) * 1995-07-08 1997-02-24 김광호 Voltage controlled oscillator adjusting device
KR19980019934A (en) * 1996-09-04 1998-06-25 구자홍 Piel for Clock / Data Recovery Using Multiphase Clock
KR20000040753A (en) * 1998-12-19 2000-07-05 윤종용 Circuit for monitoring locking state of pll circuit using low pass filter

Also Published As

Publication number Publication date
KR20030051976A (en) 2003-06-26

Similar Documents

Publication Publication Date Title
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US6888413B1 (en) Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US7804367B2 (en) Frequency synthesizer and frequency calibration method
US6686804B1 (en) Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
US7519140B2 (en) Automatic frequency correction PLL circuit
US5604468A (en) Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US7312663B2 (en) Phase-locked loop having a bandwidth related to its input frequency
US7298219B2 (en) Phase-locked loop circuit
US7177611B2 (en) Hybrid control of phase locked loops
JP4496322B2 (en) Jitter-compensated N-divided frequency synthesizer
US11070168B2 (en) Oscillator circuit
US6351164B1 (en) PLL circuit
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US6137368A (en) Frequency synthesizer with constant loop characteristics
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
US11152947B2 (en) Feedback control for accurate signal generation
US6693987B1 (en) Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages
KR100739998B1 (en) Phase locked loop with autocalibration device of voltage controlled oscillator
US7394322B2 (en) Phase locked loop
JP2842847B2 (en) PLL synthesizer circuit
US7456694B2 (en) Self-calibrated constant-gain tunable oscillator
EP2066036B1 (en) Synthesizer characterization in real time
KR100830899B1 (en) Method Of Gain Estimation For VCO And Frequency Synthesizer Using The Method
JPH11251902A (en) Pll circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 13