KR100739645B1 - Organic light emitting display - Google Patents

Organic light emitting display Download PDF

Info

Publication number
KR100739645B1
KR100739645B1 KR1020050127192A KR20050127192A KR100739645B1 KR 100739645 B1 KR100739645 B1 KR 100739645B1 KR 1020050127192 A KR1020050127192 A KR 1020050127192A KR 20050127192 A KR20050127192 A KR 20050127192A KR 100739645 B1 KR100739645 B1 KR 100739645B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
control pattern
layer
contact hole
Prior art date
Application number
KR1020050127192A
Other languages
Korean (ko)
Other versions
KR20070066251A (en
Inventor
김종윤
엄사방
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050127192A priority Critical patent/KR100739645B1/en
Publication of KR20070066251A publication Critical patent/KR20070066251A/en
Application granted granted Critical
Publication of KR100739645B1 publication Critical patent/KR100739645B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 발광 표시 장치에 관한 것으로서, 본 발명에 따른 기판 부재 상에 형성된 박막 트랜지스터를 구비한 유기 발광 표시 장치는 상기 박막 트랜지스터와 전기적으로 연결되며, 제어 패턴을 갖는 제1 전극과, 상기 제1 전극 상의 일부 영역에 형성된 유기층, 그리고 상기 유기층 상에 형성된 제2 전극을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device, wherein an organic light emitting display device having a thin film transistor formed on a substrate member according to the present invention includes a first electrode electrically connected to the thin film transistor and having a control pattern; An organic layer formed in a partial region on one electrode, and a second electrode formed on the organic layer.

유기 발광 표시 장치, 열화, 휘도 OLED display, deterioration, luminance

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY}Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY}

도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 배치도이다.1 is a layout view of an organic light emitting diode display according to a first exemplary embodiment of the present invention.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 도시한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 3은 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 배치도이다.3 is a layout view of an organic light emitting diode display according to a second exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 제1 박막 트랜지스터 20: 제2 박막 트랜지스터10: first thin film transistor 20: second thin film transistor

70 : 발광 소자 80 : 축전 소자70 light emitting element 80 power storage element

110 : 기판 부재 120 : 버퍼층110 substrate member 120 buffer layer

132 : 반도체층 140 : 게이트 절연막132 semiconductor layer 140 gate insulating film

151 : 게이트 라인 155 : 게이트 전극151: gate line 155: gate electrode

158 : 제1 유지 전극 160 : 층간 절연막158: first sustain electrode 160: interlayer insulating film

171 : 데이터 라인 172 : 공통 전원 라인171: data line 172: common power line

176 : 소스 전극 177 : 드레인 전극176: source electrode 177: drain electrode

180 : 평탄화막 190 : 화소 정의막180: planarization layer 190: pixel defining layer

710 : 제1 전극 711 : 제어 패턴710: first electrode 711: control pattern

720 : 유기층 730 : 제2 전극720: organic layer 730: second electrode

본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 휘도의 균일성 및 내구성을 향상시킨 유기 발광 표시 장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device having improved luminance uniformity and durability.

근래에 음극선관(cathode ray tube, CRT)의 단점을 극복하여 경량화 및 소형화가 가능한 평판 표시 장치가 차세대 표시 장치로 각광 받고 있다. 이러한 평판 표시 장치의 대표적인 예로 플라즈마 디스플레이 패널(plama display panel, PDP), 액정 표시 장치(liguid crystal display, LCD), 유기 발광 표시 장치(organic luminesecent display) 등이 있다.Recently, a flat panel display device that can be reduced in weight and size by overcoming a disadvantage of a cathode ray tube (CRT) has been spotlighted as a next generation display device. Representative examples of such flat panel displays include a plasma display panel (PDP), a liquid crystal display (LCD), and an organic luminesecent display.

유기 발광 표시 장치는 유기 화합물을 발광시켜 화상을 표시하는 자발광형 표시 장치로서, 다른 평판 표시 장치에 비해 넓은 시야각 확보가 가능하며 고해상도 실현이 가능하다. 유기 발광 표시 장치는 구동 방법에 따라 능동 구동(active matrix, AM)형 유기 발광 표시 장치와 수동 구동(passive matrix, PM)형 유기 발광 표시 장치로 구분될 수 있다.An organic light emitting display device is a self-luminous display device that emits an organic compound to display an image. The organic light emitting display device can secure a wider viewing angle than other flat panel display devices and realize high resolution. The OLED display can be classified into an active matrix (AM) type organic light emitting display device and a passive matrix (PM) type organic light emitting display device according to a driving method.

능동 구동형 유기 발광 표시 장치에서 화면을 표시하는 최소 단위인 화소는 발광하여 화상을 표시하는 발광부와 발광부를 구동하는 회로부를 포함하는 것이 일반적이다.In an active driving type organic light emitting display device, a pixel, which is a minimum unit for displaying a screen, generally includes a light emitting part that emits light to display an image, and a circuit part that drives the light emitting part.

발광부는 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emitting Diode)라고도 불리며, 이는 정공 주입 전극인 양(+)극과, 전자 주입 전극인 음(-)극 및 이들 전극 사이에 배치된 유기층을 포함하는 구조를 갖는다.The light emitting unit has a diode characteristic and is also called an organic light emitting diode, which includes a positive electrode as a hole injection electrode, a negative electrode as an electron injection electrode, and an organic layer disposed between these electrodes. Has a structure.

회로부는 통상적으로 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함한다.The circuit portion typically includes two thin film transistors (TFTs) and one capacitor.

두개의 박막 트랜지스터 중에서 하나는 복수의 화소들 중에서 발광시키고자 하는 발광부를 선택하는 작용을 하는 스위칭 소자의 기능을 한다. 그리고 다른 하나의 박막 트랜지스터는 선택된 화소의 유기층을 발광시키기 위한 구동 전원을 인가하는 구동 소자의 기능을 한다.One of the two thin film transistors functions as a switching element that selects a light emitting unit to emit light from among the plurality of pixels. The other thin film transistor functions as a driving element for applying a driving power source for emitting the organic layer of the selected pixel.

일반적으로 구동 소자의 기능을 하는 박막 트랜지스터의 드레인 전극과 발광 소자의 양극이 이들 사이에 배치된 평탄화막에 형성된 컨택홀을 통하여 접촉된다.In general, the drain electrode of the thin film transistor which functions as a driving element and the anode of the light emitting element are contacted through a contact hole formed in the planarization film disposed therebetween.

따라서 발광 소자의 양극은 컨택홀에서 가까울수록 전류가 집중되어 높은 전류를 가지며, 멀어질수록 낮은 전류를 가지게 된다. 이와 같이, 박막 트랜지스터의 드레인 전극에서 전달되는 전류가 발광 소자의 양극에 골고루 분포되지 않으므로, 유기 발광 표시 장치가 갖는 화소의 휘도가 불균일해지는 문제점이 있다.Therefore, as the anode of the light emitting device is closer to the contact hole, the current is concentrated and has a higher current, and the farther it is, the lower the current is. As described above, since the current transmitted from the drain electrode of the thin film transistor is not evenly distributed on the anode of the light emitting device, there is a problem in that luminance of a pixel of the organic light emitting diode display is uneven.

또한, 전류가 집중되는 위치에 인접한 유기층은 열화 현상이 빨리 일어나게 되어 전체적인 유기 표시 발광 장치의 수명을 단축시키는 문제점이 있다.In addition, the organic layer adjacent to the location where the current is concentrated has a problem that the degradation occurs quickly, thereby shortening the lifespan of the entire organic display light emitting device.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 휘도의 균일성 및 내구성을 향상시킨 유기 발광 표시 장치를 제공하고자 한다.The present invention has been made to solve the above problems, and to provide an organic light emitting display device having improved luminance uniformity and durability.

전술한 목적을 달성하기 위하여 본 발명에 따른 기판 부재 상에 형성된 박막 트랜지스터를 구비한 유기 발광 표시 장치는 상기 박막 트랜지스터와 전기적으로 연결되며, 제어 패턴을 갖는 제1 전극과, 상기 제1 전극 상의 일부 영역에 형성된 유기층, 그리고 상기 유기층 상에 형성된 제2 전극을 포함한다.In order to achieve the above object, an organic light emitting diode display including a thin film transistor formed on a substrate member according to the present invention includes a first electrode electrically connected to the thin film transistor, having a control pattern, and a part of the first electrode. An organic layer formed in the region, and a second electrode formed on the organic layer.

상기 유기층이 형성된 일부 영역은 발광 영역이 되며, 상기 제1 전극의 제어 패턴과 상기 발광 영역은 상기 기판 부재의 판면에 평행 방향으로 이격 배치된 것이 바람직하다.A portion of the region in which the organic layer is formed may be a light emitting region, and the control pattern of the first electrode and the light emitting region are spaced apart from each other in a direction parallel to the plate surface of the substrate member.

상기 발광 영역을 구획하는 개구부를 갖는 화소 정의막을 더 포함하며, 상기 제1 전극의 제어 패턴은 상기 화소 정의막 아래에 배치되는 것이 바람직하다.The pixel defining layer may further include an opening defining a light emitting area. The control pattern of the first electrode may be disposed under the pixel defining layer.

상기 박막 트랜지스터와 상기 제1 전극 사이에 형성되며, 컨택홀을 갖는 평탄화막을 더 포함하고, 상기 제1 전극은 상기 평탄화막의 컨택홀을 통해 상기 박막 트랜지스터와 연결되며, 상기 평탄화막의 컨택홀은 상기 제1 전극의 길이 방향에 일측 가장자리에 형성될 수 있다.A planarization layer formed between the thin film transistor and the first electrode and having a contact hole, wherein the first electrode is connected with the thin film transistor through a contact hole of the planarization layer, and the contact hole of the planarization layer is It may be formed at one side edge in the longitudinal direction of one electrode.

여기서, 상기 제1 전극의 제어 패턴은 상기 발광 영역을 일부 둘러싸는 형상으로 형성된 것이 바람직하다.Here, the control pattern of the first electrode is preferably formed in a shape that partially surrounds the emission area.

상기 제1 전극의 제어 패턴은 상기 발광 영역과 상기 평탄화막의 컨택홀 사이에 형성된 가로부와, 상기 가로부의 일단에서 연장된 제1 세로부, 그리고 상기 가로부의 타단에서 연장되며 상기 제1 세로부보다 긴 길이를 갖는 제2 세로부를 포함하는 것이 바람직하다.The control pattern of the first electrode may include a horizontal portion formed between the emission region and the contact hole of the planarization layer, a first vertical portion extending from one end of the horizontal portion, and a second vertical portion extending from the other end of the horizontal portion. It is preferred to include a second longitudinal portion having a long length.

상기 제어 패턴의 제1 세로부는 상기 발광 영역이 갖는 길이의 1/4 내지 1/3 범위의 길이를 가지며, 상기 제어 패턴의 제2 세로부는 상기 발광 영역이 갖는 길이의 2/3 내지 3/4 범위의 길이를 가지는 것이 바람직하다.The first vertical portion of the control pattern has a length in a range of 1/4 to 1/3 of the length of the light emitting region, and the second vertical portion of the control pattern has 2/3 to 3/4 of the length of the light emitting region. It is preferred to have a length in the range.

또한, 상기 박막 트랜지스터와 상기 제1 전극 사이에 형성되며, 컨택홀을 갖는 평탄화막을 더 포함하고, 상기 제1 전극은 상기 평탄화막의 컨택홀을 통해 상기 박막 트랜지스터와 연결되며, 상기 평탄화막의 컨택홀은 상기 제1 전극의 폭 방향에 일측 가장자리에 형성될 수 있다.The semiconductor device may further include a planarization layer formed between the thin film transistor and the first electrode and having a contact hole, wherein the first electrode is connected to the thin film transistor through a contact hole of the planarization layer, and the contact hole of the planarization layer is It may be formed on one side edge in the width direction of the first electrode.

여기서, 상기 제1 전극의 제어 패턴은 상기 발광 영역과 상기 평탄화막의 컨택홀 사이에서 상기 발광 영역의 일측 가장자리를 따라 형성된 것이 바람직하다.The control pattern of the first electrode may be formed along one side edge of the emission area between the emission area and the contact hole of the planarization layer.

상기 제어 패턴은 2 내지 10㎛ 범위의 폭으로 형성된 것이 바람직하다.The control pattern is preferably formed in a width of 2 to 10㎛ range.

또한, 전술한 목적을 달성하기 위하여 본 발명에 따른 유기 발광 표시 장치는, 더욱 구체적으로, 기판 부재와, 상기 기판 부재 상에 형성된 게이트 전극과, 상기 게이트 전극을 덮는 층간 절연막과, 상기 층간 절연막 위에 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극을 덮으며 상기 드레인 전극의 일부를 드러내는 컨택홀을 갖는 평탄화막과, 상기 평탄화막 위에 형성되며 상기 컨택홀을 통해 상기 드레인 전극과 연결되고 제어 패턴을 갖는 제1 전극과, 상기 평탄화막 및 상기 제1 전극 상에 형성되며 상기 제1 전극의 일부를 노출시키는 개구부를 가지는 화소 정의막과, 상기 개구부 내의 상기 제1 전극 위에 형성된 유기층, 그리고 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극을 포함한다.In addition, in order to achieve the above object, the organic light emitting diode display according to the present invention is more specifically, a substrate member, a gate electrode formed on the substrate member, an interlayer insulating film covering the gate electrode and the interlayer insulating film. A planarization film having a formed source electrode and a drain electrode, a contact hole covering the source electrode and the drain electrode and exposing a part of the drain electrode, and formed on the planarization film and connected to the drain electrode through the contact hole; A pixel defining layer having a first electrode having a control pattern, an opening formed on the planarization film and the first electrode and exposing a portion of the first electrode, an organic layer formed on the first electrode in the opening, and And a second electrode formed on the pixel defining layer and the organic layer.

상기 제1 전극의 제어 패턴과 상기 화소 정의막의 개구부는 상기 기판 부재의 판면에 평행 방향으로 이격 배치된 것이 바람직하다.Preferably, the control pattern of the first electrode and the opening of the pixel defining layer are spaced apart from each other in a direction parallel to the plate surface of the substrate member.

상기 평탄화막의 컨택홀은 상기 제1 전극의 길이 방향에 일측 가장자리에 형성될 수 있다.The contact hole of the planarization layer may be formed at one side edge in the longitudinal direction of the first electrode.

여기서, 상기 제1 전극의 제어 패턴은 상기 화소 정의막의 개구부를 일부 둘러싸는 형상으로 형성된 것이 바람직하다.Here, the control pattern of the first electrode is preferably formed in a shape that partially surrounds the opening of the pixel defining layer.

상기 제1 전극의 제어 패턴은 상기 화소 정의막의 개구부와 상기 평탄화막의 컨택홀 사이에 형성된 가로부와, 상기 가로부의 일단에서 연장된 제1 세로부, 그리고 상기 가로부의 타단에서 연장되며 상기 제1 세로부보다 긴 길이를 갖는 제2 세로부를 포함하는 것이 바람직하다.The control pattern of the first electrode may include a horizontal portion formed between the opening of the pixel defining layer and the contact hole of the planarization layer, a first vertical portion extending from one end of the horizontal portion, and a second vertical portion extending from the other end of the horizontal portion. It is preferred to include a second longitudinal portion having a length longer than the portion.

상기 제어 패턴의 제1 세로부는 상기 화소 정의막의 개구부가 갖는 길이의 1/4 내지 1/3 범위의 길이를 가지며, 상기 제어 패턴의 제2 세로부는 상기 화소 정의막의 개구부가 갖는 길이의 2/3 내지 3/4 범위의 길이를 가지는 것이 바람직하다.The first vertical portion of the control pattern has a length ranging from 1/4 to 1/3 of the length of the opening of the pixel defining layer, and the second vertical portion of the control pattern has two thirds of the length of the opening of the pixel defining layer. It is preferred to have a length in the range of from 3/4.

또한, 상기 평탄화막의 컨택홀은 상기 제1 전극의 폭 방향에 일측 가장자리에 형성될 수 있다.In addition, the contact hole of the planarization layer may be formed at one side edge in the width direction of the first electrode.

여기서, 상기 제1 전극의 제어 패턴은 상기 화소 정의막의 개구부와 상기 평탄화막의 컨택홀 사이에서 상기 개구부의 일측 가장자리를 따라 형성된 것이 바람직하다.The control pattern of the first electrode may be formed along one side edge of the opening between the opening of the pixel defining layer and the contact hole of the planarization layer.

상기 제어 패턴은 2 내지 10㎛ 범위의 폭으로 형성된 것이 바람직하다.The control pattern is preferably formed in a width of 2 to 10㎛ range.

이에, 유기 발광 표시 장치가 갖는 휘도의 균일성 및 내구성을 향상시킬 수 있게 된다.As a result, it is possible to improve the uniformity and durability of the luminance of the OLED display.

이하에서 본 발명의 실시예에 따른 유기 발광 표시 장치를 첨부 도면을 참조하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있 으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, an organic light emitting diode display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

첨부 도면에서는, PMOS 구조의 박막 트랜지스터를 포함한 유기 발광 표시 장치를 도시하고 있다. 그러나 본 발명은 반드시 이에 한정되는 것은 아니며, NMOS 구조 또는 CMOS 구조의 박막 트랜지스터에도 모두 적용될 수 있다.In the accompanying drawings, an organic light emitting display device including a thin film transistor having a PMOS structure is illustrated. However, the present invention is not necessarily limited thereto, and may be applied to both thin film transistors having an NMOS structure or a CMOS structure.

또한, 첨부 도면에서는, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다.In addition, in the accompanying drawings, an active matrix (AM) type organic light emitting display having a 2Tr-1Cap structure having two thin film transistors (TFTs) and one capacitor in one pixel. Although illustrated, the present invention is not limited thereto. Accordingly, the organic light emitting diode display may include three or more thin film transistors and two or more capacitors in one pixel, and may be formed to have various structures by further forming additional wires.

또한, 설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.In addition, prior to description, in the various embodiments, components having the same configuration will be described in the first embodiment by using the same reference numerals, and in other embodiments, only the configuration different from the first embodiment will be described. Let's do it.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and like reference numerals designate like elements throughout the specification.

또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In addition, in the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, or the like is said to be "on" or "on" another portion, this includes not only when the other portion is "right over" but also when there is another portion in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 배치도이다. 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 도시한 단면도이다.1 is a layout view schematically illustrating an organic light emitting display device according to an exemplary embodiment. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 1에서 도시한 바와 같이, 유기 발광 표시 장치(100)는 하나의 화소에 제1 박막 트랜지스터(10), 제2 박막 트랜지스터(20), 축전 소자(80), 그리고 발광 소자(70)를 구비한다. 그리고 유기 발광 표시 장치(100)는 일 방향을 따라 배치되는 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다.As illustrated in FIG. 1, the organic light emitting diode display 100 includes a first thin film transistor 10, a second thin film transistor 20, a storage device 80, and a light emitting device 70 in one pixel. do. The OLED display 100 further includes a gate line 151 disposed along one direction, a data line 171 and a common power line 172 that are insulated from and cross the gate line 151.

발광 소자(70)는 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다. 유기 발광 다이오드는 정공 주입 전극인 양(+)극, 전자 주입 전극인 음(-)극, 양(+)극과 음(-)극 사이에 배치된 유기층을 포함하는 구조를 가지며, 각 전극으로부터 각각 정공과 전자를 유기층 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.The light emitting device 70 includes an organic light emitting diode (OLED). The organic light emitting diode has a structure including an organic layer disposed between a positive electrode, which is a hole injection electrode, a negative electrode, which is an electron injection electrode, and a positive and negative electrode, and from each electrode Each of the holes and electrons is injected into the organic layer to emit light when the exciton in which the injected holes and electrons are combined falls from the excited state to the ground state.

도 1에는 발광 소자(70)의 양극으로 사용되는 제1 전극(710)을 나타내고 있다. 그리고 제1 전극(710) 상의 일부 영역에는 유기층(720)(도 2에 도시)이 형성되며, 이 때 유기층(720)이 형성된 일부 영역은 발광 영역(E)이 된다. 또한, 유기층(720) 상에는 발광 소자(70)의 음극으로 사용되는 제2 전극(730)(도 2에 도시)이 형성된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치(100)의 구동 방법에 따라 제1 전극(710)이 발광 소자(70)의 음극이 되고, 제2 전극(730)이 발광 소자(70)의 양극이 될 수도 있다.1 illustrates a first electrode 710 used as an anode of a light emitting element 70. An organic layer 720 (shown in FIG. 2) is formed in a portion of the first electrode 710, and a portion of the region in which the organic layer 720 is formed becomes the emission region E. FIG. In addition, a second electrode 730 (shown in FIG. 2) used as a cathode of the light emitting device 70 is formed on the organic layer 720. However, the present invention is not necessarily limited thereto, and according to a method of driving the organic light emitting diode display 100, the first electrode 710 may be a cathode of the light emitting device 70, and the second electrode 730 may be a light emitting device ( 70 may be the anode.

축전 소자(80)는 절연막을 사이에 두고 배치된 제1 유지 전극(158)과 제2 유지 전극(178)을 포함한다.The electrical storage element 80 includes a first storage electrode 158 and a second storage electrode 178 with an insulating film interposed therebetween.

제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극(152, 155), 소스 전극(173, 176), 드레인 전극(174, 177) 및 반도체층(131, 132)을 갖는다.The first thin film transistor 10 and the second thin film transistor 20 have gate electrodes 152 and 155, source electrodes 173 and 176, drain electrodes 174 and 177, and semiconductor layers 131 and 132, respectively. .

제1 박막 트랜지스터(10)는 발광시키고자 하는 발광 소자(70)를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(10)의 제1 게이트 전극(152)은 게이트 라인(151)과 전기적으로 연결되고, 제1 소스 전극(173)은 데이터 라인(171)과 연결되며, 제1 드레인 전극(176)은 축전 소자(80)의 제1 유지 전극(158)과 연결된다.The first thin film transistor 10 is used as a switching element for selecting the light emitting element 70 to emit light. The first gate electrode 152 of the first thin film transistor 10 is electrically connected to the gate line 151, the first source electrode 173 is connected to the data line 171, and the first drain electrode 176. ) Is connected to the first storage electrode 158 of the power storage element 80.

제2 박막 트랜지스터(20)는 선택된 발광 소자(70)의 유기층을 발광시키기 위한 구동 전원을 제1 전극(710)에 인가한다. 제2 박막 트랜지스터(20)의 제2 게이트 전극(155)은 축전 소자(80)의 제1 유지 전극(158)과 연결되고, 제2 소스 전극(176)은 공통 전원 라인(172)과 연결된다. 그리고 제2 박막 트랜지스터(20)의 제2 드레인 전극(177)은 평탄화막(180)(도 2에 도시)을 사이에 두고 컨택홀(181)을 통해 발광 소자(70)의 제1 전극(710)과 연결된다. 여기서, 컨택홀(181)은 제1 전극(710)의 길이 방향의 일측 가장자리, 즉 제1 전극(710)을 이루는 짧은 변과 긴 변들 중에서 짧은 변 부근에 형성된다.The second thin film transistor 20 applies driving power to the first electrode 710 to emit light of the organic layer of the selected light emitting device 70. The second gate electrode 155 of the second thin film transistor 20 is connected to the first storage electrode 158 of the power storage device 80, and the second source electrode 176 is connected to the common power line 172. . The second drain electrode 177 of the second thin film transistor 20 has a planarization film 180 (shown in FIG. 2) between the first electrode 710 of the light emitting device 70 through the contact hole 181. ). Here, the contact hole 181 is formed near one side edge of the first electrode 710 in the longitudinal direction, that is, the short side and the long side of the first electrode 710.

제1 전극(710)은 전극의 일부가 제거됨으로써, 개구되도록 형성된 제어 패턴(711)을 가지고 있다. 제어 패턴(711)은 발광 영역(E)과 상호 중첩되지 않도록 형성된다. 또한, 제어 패턴(711)은 발광 영역을 일부 둘러싸는 형상으로 형성된다. 즉, 제어 패턴(711)은 발광 영역(E)과 컨택홀(181) 사이에 형성된 가로부(711a)와, 가로부(711a)의 일단에서 연장된 제1 세로부(711b), 그리고 가로부(711a)의 타단에서 연장되며 제1 세로부(711b)부다 긴 길이를 갖는 제2 세로부(711c)를 포함한다. 여기서, 제1 세로부(711b)는 발광 영역(E)이 갖는 길이의 1/4 내지 1/3 범위의 길이를 가지며, 제2 세로부(711c)는 발광 영역(E)이 갖는 길이의 2/3 내지 3/4 범위의 길이를 갖는다. 이와 같이, 제1 세로부(711b)와 제2 세로부(711c)의 길이를 다르게 함으로써, 발광 영역(E)에 전달되는 전류의 흐름을 골고루 분포시킬 수 있다.The first electrode 710 has a control pattern 711 formed to be opened by removing a portion of the electrode. The control pattern 711 is formed so as not to overlap with the emission region E. In addition, the control pattern 711 is formed in a shape that partially surrounds the light emitting area. That is, the control pattern 711 includes a horizontal portion 711a formed between the emission region E and the contact hole 181, a first vertical portion 711b extending from one end of the horizontal portion 711a, and a horizontal portion. A second vertical portion 711c extending from the other end of 711a and having a longer length than the first vertical portion 711b is included. Here, the first vertical portion 711b has a length in a range of 1/4 to 1/3 of the length of the light emitting region E, and the second vertical portion 711c has a length of 2 of the length of the light emitting region E. It has a length ranging from / 3 to 3/4. As described above, by varying the lengths of the first vertical portion 711b and the second vertical portion 711c, it is possible to evenly distribute the flow of current delivered to the emission region E. FIG.

이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 구동되어 데이터 라인(171)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)의 제2 드레인 전극(177)을 통해 발광 소자(70)의 제1 전극(710)으로 흘러 발광 소자(70)가 발광하게 된다.As a result, the first thin film transistor 10 is driven by the gate voltage applied to the gate line 151 to transfer the data voltage applied to the data line 171 to the second thin film transistor 20. Do it. The voltage corresponding to the difference between the common voltage applied to the second thin film transistor 20 from the common power supply line 172 and the data voltage transmitted from the first thin film transistor 10 is stored in the power storage device 80, and the power storage device A current corresponding to the voltage stored in the 80 flows through the second drain electrode 177 of the second thin film transistor 20 to the first electrode 710 of the light emitting element 70 so that the light emitting element 70 emits light. do.

여기서, 제1 전극(710)은 제어 패턴(711)을 가지므로, 제1 전극(710) 상에 형성된 유기층(720)에 전류를 골고루 분포시킬 수 있다. 도 1의 화살표는 제2 드 레인 전극(177)으로부터 컨택홀(181)을 통해 공급된 전류가 제1 전극(710)에서 흐르는 상태를 나타내고 있다.Here, since the first electrode 710 has the control pattern 711, the current may be evenly distributed in the organic layer 720 formed on the first electrode 710. An arrow in FIG. 1 illustrates a state in which a current supplied from the second drain electrode 177 through the contact hole 181 flows in the first electrode 710.

이와 같이, 제1 전극(710)에 형성된 제어 패턴(711)에 의하여 제2 드레인 전극(177)에서 공급된 전류가 유기층(720)에 골고루 분포되어 일부분에 집중되는 것을 방지한다. 따라서 유기층(720)이 전체적으로 고르게 발광되어 더욱 균일한 휘도를 확보할 수 있게 된다.As such, the current supplied from the second drain electrode 177 is uniformly distributed in the organic layer 720 by the control pattern 711 formed on the first electrode 710 to prevent concentration on the portion. Therefore, the organic layer 720 is uniformly light-emitting as a whole to ensure more uniform luminance.

또한, 제어 패턴(711)은 2 내지 10㎛ 범위의 폭으로 형성된다. 제어 패턴(711)의 폭이 2㎛보다 작으면, 전류를 차단하는 효과가 떨어질 수 있다. 그리고 제어 패턴(711)의 폭이 10㎛보다 크면, 제어 패턴(711)이 차지하는 면적이 증가하여 발광 영역의 크기가 상대적으로 작아지는 문제점이 생긴다.In addition, the control pattern 711 is formed to a width in the range of 2 to 10㎛. If the width of the control pattern 711 is smaller than 2 μm, the effect of blocking the current may be deteriorated. When the width of the control pattern 711 is larger than 10 μm, the area occupied by the control pattern 711 increases, which causes a problem that the size of the light emitting area is relatively small.

또한, 전류가 집중되어 일부 유기층(720)이 먼저 열화되는 것을 방지할 수 있다. 따라서 유기 발광 표시 장치(100)의 전체적인 수명을 늘리고 내구성을 향상시킬 수 있다.In addition, current may be concentrated to prevent the organic layer 720 from being degraded first. Therefore, the overall lifespan and durability of the organic light emitting diode display 100 may be increased.

도 2를 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(100)의 구조에 대해 구체적으로 설명하면 다음과 같다. 도 2는 제2 박막 트랜지스터(20), 발광 소자(70) 및 축전 소자(80)를 중심으로 도시하고 있다. 이하에서는 제2 박막 트랜지스터(20)를 중심으로 박막 트랜지스터의 구조에 대해 설명한다. 제1 박막 트랜지스터(10)는 그 구조가 제2 박막 트랜지스터(20)와 동일하므로 그 자세한 설명은 생략한다.The structure of the organic light emitting diode display 100 according to the first exemplary embodiment of the present invention will be described in detail with reference to FIG. 2. 2 illustrates the second thin film transistor 20, the light emitting device 70, and the power storage device 80. Hereinafter, the structure of the thin film transistor will be described with reference to the second thin film transistor 20. Since the structure of the first thin film transistor 10 is the same as that of the second thin film transistor 20, a detailed description thereof will be omitted.

도 2에 도시한 바와 같이, 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판 또는 스테인리스 강 등으로 이루어진 금속성 기판으로 형성되는 기판 부재(110) 위에 버퍼층(120)이 형성된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 그러나 버퍼층(120)은 반드시 필요한 것은 아니며, 기판 부재(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.As shown in FIG. 2, a buffer layer 120 is formed on a substrate member 110 formed of an insulating substrate made of glass, quartz, ceramic, plastic, or the like, or a metallic substrate made of stainless steel or the like. The buffer layer 120 serves to prevent infiltration of impurities and planarize the surface, and may be formed of various materials capable of performing such a role. However, the buffer layer 120 is not necessarily required and may be omitted depending on the type of the substrate member 110 and the process conditions.

버퍼층(120) 위에는 반도체층(132)이 형성된다. 반도체층(132)은 다결정 규소로 형성될 수 있다. 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(136) 및 드레인 영역(137)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.The semiconductor layer 132 is formed on the buffer layer 120. The semiconductor layer 132 may be formed of polycrystalline silicon. The semiconductor layer 132 includes a channel region 135 in which impurities are not doped, and a source region 136 and a drain region 137 formed by p + doping on both sides of the channel region 135. At this time, the doped ionic material is a P-type impurity such as boron (B), and mainly B 2 H 6 is used. Here, such impurities vary depending on the type of thin film transistor.

반도체층(132) 위에는 규소 산화물 또는 규소 질화물로 형성된 게이트 절연막(140)이 형성된다. 게이트 절연막(140) 위에 게이트 전극(155)을 포함하는 게이트 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 게이트 배선은 게이트 라인(151)(도 1에 도시), 제1 유지 전극(158)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 이 때, 게이트 전극(155)은 반도체층(132)의 적어도 일부, 특히 채널 영역(135)과 중첩되도록 형성된다.A gate insulating layer 140 formed of silicon oxide or silicon nitride is formed on the semiconductor layer 132. A gate wiring including the gate electrode 155 is formed on the gate insulating layer 140. Although not shown in FIG. 2, the gate wiring further includes a gate line 151 (shown in FIG. 1), a first storage electrode 158 (shown in FIG. 1), and other wirings. In this case, the gate electrode 155 is formed to overlap at least a portion of the semiconductor layer 132, particularly the channel region 135.

도 2에서 도시한 바와 달리, 게이트 배선은 다중층으로 형성될 수 있다. 일예를 들면, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선재료로 각광받고 있다.Unlike in FIG. 2, the gate wirings may be formed in multiple layers. For example, aluminum or an aluminum alloy is used as the lower layer and molybdenum-tungsten or molybdenum-tungsten nitride is used as the upper layer. The lower layer uses aluminum or aluminum alloy with low specific resistance to prevent signal resistance due to wiring resistance, and the upper layer uses chemicals to compensate for the shortcomings of aluminum or aluminum alloy where corrosion resistance by chemicals is weak and easily oxidized to cause disconnection. It is to use molybdenum-tungsten or molybdenum-tungsten nitride which are highly corrosion-resistant to chemicals. In recent years, molybdenum, aluminum, titanium, tungsten, and the like have been spotlighted as wiring materials.

게이트 절연막(140) 상에는 게이트 전극(155)을 덮는 층간 절연막(160)이 형성된다. 게이트 절연막(140)과 층간 절연막(160)은 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)을 드러내는 컨택홀들(166, 167)을 가지고 있다. 여기서, 소스 영역(136)을 드러내는 컨택홀을 제1 컨택홀(166)이라하고, 드레인 영역(137)을 드러내는 컨택홀을 제2 컨택홀(167)이라 한다.An interlayer insulating layer 160 covering the gate electrode 155 is formed on the gate insulating layer 140. The gate insulating layer 140 and the interlayer insulating layer 160 have contact holes 166 and 167 exposing the source region 136 and the drain region 137 of the semiconductor layer 132. The contact hole exposing the source region 136 is referred to as a first contact hole 166, and the contact hole exposing the drain region 137 is referred to as a second contact hole 167.

층간 절연막(160) 위에는 소스 전극(176) 및 드레인 전극(177)을 포함하는 데이터 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 데이터 배선은 데이터 라인(171)(도 1에 도시), 공통 전원 라인(172)(도 1에 도시), 제2 유지 전극(178)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 여기서, 소스 전극(176) 및 드레인 전극(177)은 각각 컨택홀들(166, 167)을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)과 연결된다.A data line including a source electrode 176 and a drain electrode 177 is formed on the interlayer insulating layer 160. Although not shown in FIG. 2, the data wiring includes a data line 171 (shown in FIG. 1), a common power supply line 172 (shown in FIG. 1), a second sustain electrode 178 (shown in FIG. 1), and In addition, wiring is further included. Here, the source electrode 176 and the drain electrode 177 are connected to the source region 136 and the drain region 137 of the semiconductor layer 132 through the contact holes 166 and 167, respectively.

또한, 데이터 배선은, 게이트 배선과 마찬가지로, 서로 다른 이종의 재질로 만들어진 다중층으로 형성하여 각 재질이 갖는 단점을 보완할 수 있다.In addition, like the gate wiring, the data wiring may be formed of multiple layers made of different heterogeneous materials to compensate for the disadvantage of each material.

또한, 게이트 배선 및 데이터 배선의 구조는 본 실시예에 반드시 한정되는 것은 아니다. 따라서 박막 트랜지스터(10, 20) 및 기타 회로 배선의 구조에 따라 다양하게 변형될 수 있다. 즉, 게이트 라인, 데이터 라인, 공통 전원 라인 및 그 밖의 구성이 본 실시예와 다른 층에 형성될 수도 있다.Note that the structures of the gate wirings and data wirings are not necessarily limited to this embodiment. Therefore, various modifications may be made depending on the structure of the thin film transistors 10 and 20 and other circuit wirings. That is, a gate line, a data line, a common power supply line, and other configurations may be formed in a layer different from this embodiment.

층간 절연막(160) 상에는 데이터 배선(176, 177)을 덮는 평탄화막(180)이 형성된다. 평탄화막(180)은 그 위에 형성될 발광 소자(70)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 평탄화막(180)은 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)을 갖는다. 이하에서 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)은 제3 컨택홀이라 한다.The planarization layer 180 covering the data lines 176 and 177 is formed on the interlayer insulating layer 160. The planarization layer 180 serves to eliminate the step difference and planarize in order to increase the luminous efficiency of the light emitting device 70 to be formed thereon. In addition, the planarization layer 180 has a contact hole 181 exposing a part of the drain electrode 177. Hereinafter, the contact hole 181 exposing a part of the drain electrode 177 is called a third contact hole.

평탄화막 위에는 제1 전극이 형성된다. 제1 전극은 제3 컨택홀을 통하여 드레인 전극과 연결되며, 제어 패턴을 갖는다.The first electrode is formed on the planarization film. The first electrode is connected to the drain electrode through the third contact hole and has a control pattern.

그리고 평탄화막(180) 상에는 제1 전극(710)을 덮는 화소 정의막(190)이 형성된다. 화소 정의막(190)은 제1 전극(710)의 적어도 일부를 노출시키는 개구부를 갖는다. 그리고 개구부 내의 제1 전극(710) 상에는 유기층(720)이 형성되고, 화소 정의막(190) 및 유기층(720)상에는 제2 전극(730)이 형성된다. 이와 같이, 화소 정의막(190)의 개구부 내에 유기층(720)이 형성되므로, 화소 정의막(190)의 개구부는 곧 발광 영역(E)이 된다. 즉, 화소 정의막(190)은 발광 영역(E)에 대응하는 개구부를 갖는다.The pixel defining layer 190 covering the first electrode 710 is formed on the planarization layer 180. The pixel defining layer 190 has an opening that exposes at least a portion of the first electrode 710. The organic layer 720 is formed on the first electrode 710 in the opening, and the second electrode 730 is formed on the pixel defining layer 190 and the organic layer 720. As described above, since the organic layer 720 is formed in the opening of the pixel defining layer 190, the opening of the pixel defining layer 190 becomes the emission region E. FIG. That is, the pixel defining layer 190 has an opening corresponding to the emission area E. FIG.

제1 전극(710)의 제어 패턴(711)은 화소 정의막(190)의 개구부와 기판 부재(110)의 판면에 평행 방향으로 이격 배치된다. 즉, 제1 전극(710)의 제어 패턴 (711)과 화소 정의막(190)의 개구부는 기판 부재(110)의 판면에 수직 방향으로 상호 중첩되지 않도록 형성된다. 따라서 화소 정의막(190)의 개구부가 이루는 발광 영역(E), 즉 개구부 내에 배치된 유기층(730)이 제어 패턴과 중첩되지 않는다. 그리고 제어 패턴(711)은 화소 정의막(190) 아래에 배치된다. 이와 같이, 유기층(730) 아래에 제어 패턴(711)을 형성하지 않으므로, 유기층(730)의 하부면의 평탄성을 확보할 수 있다. 유기층(730)이 평탄한 면 위에 형성되지 않고, 하부면에 단차가 있을 경우에는 유기층(730)이 고른 두께를 가지지 못하게 되어 균일한 휘도를 확보하기 어렵게 된다.The control pattern 711 of the first electrode 710 is spaced apart from each other in a direction parallel to the opening of the pixel defining layer 190 and the plate surface of the substrate member 110. That is, the control pattern 711 of the first electrode 710 and the opening of the pixel defining layer 190 are formed so as not to overlap each other in the vertical direction on the plate surface of the substrate member 110. Therefore, the emission region E of the opening of the pixel defining layer 190, that is, the organic layer 730 disposed in the opening does not overlap the control pattern. The control pattern 711 is disposed under the pixel defining layer 190. As such, since the control pattern 711 is not formed below the organic layer 730, flatness of the lower surface of the organic layer 730 may be secured. When the organic layer 730 is not formed on a flat surface and there is a step on the lower surface, the organic layer 730 does not have an even thickness, and thus it is difficult to secure uniform luminance.

도 2에 도시한 바와 같이, 제1 전극(710), 유기층(730) 및 제2 전극(730)은 발광 소자(70)인 유기 발광 다이오드(organic light emitting diode, OLED)를 형성한다. As illustrated in FIG. 2, the first electrode 710, the organic layer 730, and the second electrode 730 form an organic light emitting diode (OLED), which is a light emitting device 70.

제1 전극(710)과 제2 전극(730)은 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투명 또는 반사형 물질로 형성될 수 있다.One of the first electrode 710 and the second electrode 730 may be formed of a transparent conductive material and the other may be formed of a translucent or reflective material.

제1 전극(710)과 제2 전극(730)중에서 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투명 물질로 형성되면, 양면 발광형 유기 발광 표시 장치가 된다. 그리고 제1 전극(710)은 반사형 물질로 형성하고 제2 전극(730)을 투명한 도전성 물질로 형성하면 전면 발광형 유기 발광 표시 장치가, 그 반대는 배면 발광형 표시 장치가 된다.When one of the first electrode 710 and the second electrode 730 is formed of a transparent conductive material and the other of the first electrode 710 and the second electrode 730 is formed of a semi-transparent material, a double-sided light emitting organic light emitting display device becomes. In addition, when the first electrode 710 is formed of a reflective material and the second electrode 730 is formed of a transparent conductive material, a top emission organic light emitting display device is used, and vice versa.

투명한 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 물질을 사용할 수 있다.As the transparent conductive material, materials such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or indium oxide (In 2 O 3 ) may be used.

반사형 물질로는 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg) 등의 물질을 사용할 수 있다.Reflective materials include lithium (Li), calcium (Ca), lithium fluoride / calcium (LiF / Ca), lithium fluoride / aluminum (LiF / Al), aluminium (Al), silver (Ag), magnesium ( Mg) and the like can be used.

유기층(720)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기층(720)은 유기 발광층을 포함하며, 유기 발광층을 이루는 물질에 따라 이의 주위에 형성된 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer), 전자 수송층(electron-transportiong layer, ETL), 전자 주입층(electron-injection layer, EIL), 전자 저지층(electron blocking layer, EBL) 등을 더 포함할 수 있다.The organic layer 720 may be formed of a low molecular weight organic material or a high molecular weight organic material. The organic layer 720 includes an organic light emitting layer, and includes a hole-injection layer (HIL), a hole-transporting layer (HTL), and a hole blocking layer (HIL) formed around the organic light emitting layer. and a hole blocking layer, an electron transport layer (ETL), an electron injection layer (EIL), an electron blocking layer (EBL), and the like.

또한, 도 2에는 도시하지 않았으나, 제2 전극(730) 위로 봉지 부재가 더 형성될 수 있다.In addition, although not shown in FIG. 2, an encapsulation member may be further formed on the second electrode 730.

이와 같은 구성에 의하여, 박막 트랜지스터(20)의 드레인 전극(177)으로부터 제3 컨택홀(181)을 통해 제1 전극(710)으로 공급된 전류는 제어 패턴(711)에 의해 유기층(720)에 골고루 전달된다. 즉, 제1 전극(710)에 형성된 제어 패턴(711)은 유기층(720)에 전류가 골고루 분포되도록 전류의 흐름을 제어한다. 따라서 유기층(720)이 고르게 발광되어 더욱 균일한 휘도를 확보할 수 있다.As a result, the current supplied from the drain electrode 177 of the thin film transistor 20 to the first electrode 710 through the third contact hole 181 is transferred to the organic layer 720 by the control pattern 711. Evenly delivered. That is, the control pattern 711 formed on the first electrode 710 controls the flow of current so that the current is evenly distributed in the organic layer 720. Therefore, the organic layer 720 may emit light evenly to ensure more uniform luminance.

또한, 전류가 일부 유기층(720)에 집중되는 것을 방지하여, 유기층(720)의 일부가 먼저 열화되는 것을 방지할 수 있다. 따라서 유기 발광 표시 장치(100)의 전체적인 수명을 늘리고 내구성을 향상시킬 수 있다.In addition, it is possible to prevent the current from being concentrated in the organic layer 720, thereby preventing a portion of the organic layer 720 from deteriorating first. Therefore, the overall lifespan and durability of the organic light emitting diode display 100 may be increased.

도 3을 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(200)를 설명한다.An organic light emitting diode display 200 according to a second exemplary embodiment of the present invention will be described with reference to FIG. 3.

도 3에 도시한 바와 같이, 제2 박막 트랜지스터(20)의 제2 드레인 전극(177)은 평탄화막을 사이에 두고 컨택홀(181)을 통해 발광 소자(70)의 제1 전극(715)과 연결된다. 여기서, 컨택홀(181)은 제1 전극(715)의 폭 방향의 일측 가장자리, 즉 제1 전극(715)을 이루는 짧은 변과 긴 변들 중에서 긴 변 부근에 형성된다. 도 3에 도시하지는 않았으나, 이와 같은 위치에 컨택홀(181)이 형성되기 위해서는 제2 드레인 전극(177)이 제1 전극(715) 아래에서 컨택홀(181)의 위치까지 확장 형성되어야 한다.As illustrated in FIG. 3, the second drain electrode 177 of the second thin film transistor 20 is connected to the first electrode 715 of the light emitting device 70 through the contact hole 181 with the planarization layer therebetween. do. Here, the contact hole 181 is formed near the long side of one side edge of the width direction of the first electrode 715, that is, the short side and the long side of the first electrode 715. Although not shown in FIG. 3, the second drain electrode 177 should be formed to extend to the position of the contact hole 181 under the first electrode 715 in order to form the contact hole 181.

제1 전극(715)은 전극의 일부가 제거됨으로써 형성된 제어 패턴(712)을 가지고 있다. 제어 패턴(712)은 발광 영역(E)과 상호 중첩되지 않도록 배치된다. 즉, 도 3에 도시하지는 않았으나, 제어 패턴(712)은 발광 영역(E)을 구획하는 화소 정의막의 개구부, 더욱 정확하게는 개구부 내에 형성된 유기층과 중첩되지 않는다. 그리고 제어 패턴(712)은 화소 정의막 아래에 배치된다.The first electrode 715 has a control pattern 712 formed by removing a part of the electrode. The control pattern 712 is disposed not to overlap with the emission region E. That is, although not shown in FIG. 3, the control pattern 712 does not overlap with the opening of the pixel defining layer partitioning the emission region E, more precisely with the organic layer formed in the opening. The control pattern 712 is disposed under the pixel defining layer.

또한, 제어 패턴(712)은 발광 영역(E)과 컨택홀(181) 사이에 발광 영역(E)의 일측 가장자리를 따라 형성된다.In addition, the control pattern 712 is formed along one side edge of the emission area E between the emission area E and the contact hole 181.

여기서, 제1 전극(715)은 제어 패턴(712)을 가지므로, 제1 전극(715) 상에 형성된 유기층(720)에 전류를 골고루 분포시킬 수 있다. 도 2의 화살표는 제2 드레인 전극(177)으로부터 컨택홀(181)을 통해 공급된 전류가 제1 전극(715)에서 흐 르는 상태를 나타내고 있다.Here, since the first electrode 715 has the control pattern 712, the current may be evenly distributed in the organic layer 720 formed on the first electrode 715. The arrow in FIG. 2 illustrates a state in which a current supplied from the second drain electrode 177 through the contact hole 181 flows in the first electrode 715.

이와 같이, 제1 전극(715)에 형성된 제어 패턴(712)에 의하여 제2 드레인 전극(177)에서 공급된 전류가 유기층(720)에 골고루 분포되어 일부분에 집중되는 것을 방지한다. 따라서 유기층(720)이 전체적으로 고르게 발광되어 더욱 균일한 휘도를 확보할 수 있게 된다.As described above, the current supplied from the second drain electrode 177 is uniformly distributed in the organic layer 720 by the control pattern 712 formed on the first electrode 715 to prevent concentration on the part. Therefore, the organic layer 720 is uniformly light-emitting as a whole to ensure more uniform luminance.

또한, 전류가 집중되어 일부 유기층(720)이 먼저 열화되는 것을 방지할 수 있다. 따라서 유기 발광 표시 장치(200)의 전체적인 수명을 늘리고 내구성을 향상시킬 수 있다.In addition, current may be concentrated to prevent the organic layer 720 from being degraded first. Therefore, the overall lifespan and durability of the organic light emitting diode display 200 may be increased.

그리고 컨택홀(181)의 위치를 제1 전극(715)의 폭 방향의 일측 가장자리에 둠으로써, 단순한 전류 차단용 절개 패턴(712)을 가지고도 전술한 효과들을 얻을 수 있다. 또한, 전류 차단용 절개 패턴(712)이 단순화되어 전류 차단용 절개 패턴(712)이 차지하는 면적이 상대적으로 적어지므로 발광 영역(E)을 더욱 확대시킬 수 있다.In addition, by placing the contact hole 181 at one side edge of the first electrode 715 in the width direction, the above-described effects can be obtained even with a simple current cutoff pattern 712. In addition, since the current blocking cutout pattern 712 is simplified, the area occupied by the current blocking cutout pattern 712 is relatively small, and thus the light emitting area E may be further enlarged.

본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described above, it will be readily understood by those skilled in the art that various modifications and variations are possible without departing from the spirit and scope of the claims set out below.

이상 설명한 바와 같이 본 발명에 따른 유기 발광 표시 장치는 휘도의 균일성 및 내구성을 향상시킬 수 있다.As described above, the organic light emitting diode display according to the present invention may improve luminance uniformity and durability.

즉, 제어 패턴이 유기층에 전류가 골고루 분포되도록 전류의 흐름을 제어한 다. 따라서 유기층이 고르게 발광되어 더욱 균일한 휘도를 확보할 수 있다.That is, the control pattern controls the flow of current so that the current is evenly distributed in the organic layer. Therefore, the organic layer may emit light evenly to ensure more uniform luminance.

또한, 전류가 일부 유기층에 집중되는 것을 방지하여, 유기층의 일부가 먼저 열화되는 것을 방지할 수 있다. 따라서 유기 발광 표시 장치의 전체적인 수명을 늘리고 내구성을 향상시킬 수 있다.In addition, it is possible to prevent the current from concentrating on some organic layers, thereby preventing a part of the organic layers from deteriorating first. Therefore, the overall lifespan and durability of the OLED display can be improved.

Claims (19)

기판 부재 상에 형성된 박막 트랜지스터를 구비한 유기 발광 표시 장치에 있어서,An organic light emitting display device having a thin film transistor formed on a substrate member. 상기 박막 트랜지스터와 전기적으로 연결되며, 그 일부가 제거됨으로써 개구되도록 형성된 제어 패턴을 갖는 제1 전극과,A first electrode electrically connected to the thin film transistor, the first electrode having a control pattern formed to be opened by removing a portion thereof; 상기 제1 전극 상의 일부 영역에 형성된 유기층, 그리고An organic layer formed in a partial region on the first electrode, and 상기 유기층 상에 형성된 제2 전극A second electrode formed on the organic layer 을 포함하는 유기 발광 표시 장치.An organic light emitting display device comprising a. 제1항에서,In claim 1, 상기 유기층이 형성된 영역이 발광 영역이 되며,The region in which the organic layer is formed becomes a light emitting region, 상기 제1 전극의 상기 제어 패턴과 상기 발광 영역은 상기 기판 부재의 판면에 평행 방향으로 이격 배치된 유기 발광 표시 장치.The control pattern of the first electrode and the light emitting area are spaced apart from each other in a direction parallel to the plate surface of the substrate member. 제2항에서,In claim 2, 상기 발광 영역을 구획하는 개구부를 갖는 화소 정의막을 더 포함하며,A pixel defining layer having an opening that defines the emission area; 상기 제1 전극의 제어 패턴은 상기 화소 정의막 아래에 배치되는 유기 발광 표시 장치.The control pattern of the first electrode is disposed under the pixel defining layer. 제1항에서,In claim 1, 상기 박막 트랜지스터와 상기 제1 전극 사이에 형성되며, 컨택홀을 갖는 평탄화막을 더 포함하고,A planarization layer formed between the thin film transistor and the first electrode and having a contact hole; 상기 제1 전극은 상기 평탄화막의 컨택홀을 통해 상기 박막 트랜지스터와 연결되며,The first electrode is connected to the thin film transistor through a contact hole of the planarization layer, 상기 평탄화막의 컨택홀은 상기 제1 전극의 길이 방향에 일측 가장자리에 형성된 유기 발광 표시 장치.The contact hole of the planarization layer is formed at one edge in the longitudinal direction of the first electrode. 제4항에서,In claim 4, 상기 제1 전극의 제어 패턴은 상기 발광 영역을 일부 둘러싸는 형상으로 형성된 유기 발광 표시 장치.The control pattern of the first electrode is formed in a shape that partially surrounds the emission area. 제5항에서,In claim 5, 상기 제1 전극의 제어 패턴은,The control pattern of the first electrode, 상기 발광 영역과 상기 평탄화막의 컨택홀 사이에 형성된 가로부와,A horizontal portion formed between the light emitting region and the contact hole of the planarization layer; 상기 가로부의 일단에서 연장된 제1 세로부, 그리고A first vertical portion extending from one end of the horizontal portion, and 상기 가로부의 타단에서 연장되며 상기 제1 세로부보다 긴 길이를 갖는 제2 세로부A second vertical portion extending from the other end of the horizontal portion and having a length longer than the first vertical portion; 를 포함하는 유기 발광 표시 장치.An organic light emitting display device comprising a. 제6항에서,In claim 6, 상기 제어 패턴의 제1 세로부는 상기 발광 영역이 갖는 길이의 1/4 내지 1/3 범위의 길이를 가지며,The first vertical portion of the control pattern has a length in the range of 1/4 to 1/3 of the length of the light emitting region, 상기 제어 패턴의 제2 세로부는 상기 발광 영역이 갖는 길이의 2/3 내지 3/4 범위의 길이를 가지는 유기 발광 표시 장치.And a second vertical portion of the control pattern has a length in a range of 2/3 to 3/4 of a length of the light emitting region. 제1항에서,In claim 1, 상기 박막 트랜지스터와 상기 제1 전극 사이에 형성되며, 컨택홀을 갖는 평탄화막을 더 포함하고,A planarization layer formed between the thin film transistor and the first electrode and having a contact hole; 상기 제1 전극은 상기 평탄화막의 컨택홀을 통해 상기 박막 트랜지스터와 연결되며,The first electrode is connected to the thin film transistor through a contact hole of the planarization layer, 상기 평탄화막의 컨택홀은 상기 제1 전극의 폭 방향에 일측 가장자리에 형성된 유기 발광 표시 장치.The contact hole of the planarization layer is formed at one edge in the width direction of the first electrode. 제8항에서,In claim 8, 상기 제1 전극의 제어 패턴은 상기 발광 영역과 상기 평탄화막의 컨택홀 사이에서 상기 발광 영역의 일측 가장자리를 따라 형성된 유기 발광 표시 장치.The control pattern of the first electrode is formed along one edge of the emission area between the emission area and the contact hole of the planarization layer. 제1항에서,In claim 1, 상기 제어 패턴은 2 내지 10㎛ 범위의 폭으로 형성된 유기 발광 표시 장치.The control pattern is formed in a width of 2 to 10㎛ range organic light emitting display device. 기판 부재와,A substrate member, 상기 기판 부재 상에 형성된 게이트 전극과,A gate electrode formed on the substrate member; 상기 게이트 전극을 덮는 층간 절연막과,An interlayer insulating film covering the gate electrode; 상기 층간 절연막 위에 형성된 소스 전극 및 드레인 전극과,A source electrode and a drain electrode formed on the interlayer insulating film; 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 드러내는 컨택홀을 갖는 평탄화막과,A planarization layer covering the source electrode and the drain electrode and having a contact hole exposing a part of the drain electrode; 상기 평탄화막 위에 형성되며, 상기 컨택홀을 통해 상기 드레인 전극과 연결되고, 제어 패턴을 갖는 제1 전극과,A first electrode formed on the planarization layer and connected to the drain electrode through the contact hole and having a control pattern; 상기 평탄화막 및 상기 제1 전극 상에 형성되며, 상기 제1 전극의 일부를 노출시키는 개구부를 가지는 화소 정의막과,A pixel defining layer formed on the planarization layer and the first electrode and having an opening exposing a portion of the first electrode; 상기 개구부 내의 상기 제1 전극 위에 형성된 유기층, 그리고An organic layer formed on the first electrode in the opening, and 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극A second electrode formed on the pixel defining layer and the organic layer 을 포함하는 유기 발광 표시 장치.An organic light emitting display device comprising a. 제11항에서,In claim 11, 상기 제1 전극의 제어 패턴과 상기 화소 정의막의 개구부는 상기 기판 부재의 판면에 평행 방향으로 이격 배치된 유기 발광 표시 장치.The control pattern of the first electrode and the opening of the pixel defining layer are spaced apart from each other in a direction parallel to the plate surface of the substrate member. 제11항에서,In claim 11, 상기 평탄화막의 컨택홀은 상기 제1 전극의 길이 방향에 일측 가장자리에 형성된 유기 발광 표시 장치.The contact hole of the planarization layer is formed at one edge in the longitudinal direction of the first electrode. 제13항에서,In claim 13, 상기 제1 전극의 제어 패턴은 상기 화소 정의막의 개구부를 일부 둘러싸는 형상으로 형성된 유기 발광 표시 장치.The control pattern of the first electrode is formed to partially surround the opening of the pixel defining layer. 제14항에서,The method of claim 14, 상기 제1 전극의 제어 패턴은,The control pattern of the first electrode, 상기 화소 정의막의 개구부와 상기 평탄화막의 컨택홀 사이에 형성된 가로부와,A horizontal portion formed between the opening of the pixel defining layer and the contact hole of the planarization layer; 상기 가로부의 일단에서 연장된 제1 세로부, 그리고A first vertical portion extending from one end of the horizontal portion, and 상기 가로부의 타단에서 연장되며 상기 제1 세로부보다 긴 길이를 갖는 제2 세로부A second vertical portion extending from the other end of the horizontal portion and having a length longer than the first vertical portion; 를 포함하는 유기 발광 표시 장치.An organic light emitting display device comprising a. 제15항에서,The method of claim 15, 상기 제어 패턴의 제1 세로부는 상기 화소 정의막의 개구부가 갖는 길이의 1/4 내지 1/3 범위의 길이를 가지며,The first vertical portion of the control pattern has a length in a range of 1/4 to 1/3 of the length of the opening of the pixel defining layer. 상기 제어 패턴의 제2 세로부는 상기 화소 정의막의 개구부가 갖는 길이의 2/3 내지 3/4 범위의 길이를 가지는 유기 발광 표시 장치.And a second vertical portion of the control pattern has a length in a range of 2/3 to 3/4 of a length of the opening of the pixel defining layer. 제11항에서,In claim 11, 상기 평탄화막의 컨택홀은 상기 제1 전극의 폭 방향에 일측 가장자리에 형성된 유기 발광 표시 장치.The contact hole of the planarization layer is formed at one edge in the width direction of the first electrode. 제17항에서,The method of claim 17, 상기 제1 전극의 제어 패턴은 상기 화소 정의막의 개구부와 상기 평탄화막의 컨택홀 사이에서 상기 개구부의 일측 가장자리를 따라 형성된 유기 발광 표시 장치.The control pattern of the first electrode is formed along one edge of the opening between the opening of the pixel defining layer and the contact hole of the planarization layer. 제11항에서,In claim 11, 상기 제어 패턴은 2 내지 10㎛ 범위의 폭으로 형성된 유기 발광 표시 장치.The control pattern is formed in a width of 2 to 10㎛ range organic light emitting display device.
KR1020050127192A 2005-12-21 2005-12-21 Organic light emitting display KR100739645B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127192A KR100739645B1 (en) 2005-12-21 2005-12-21 Organic light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127192A KR100739645B1 (en) 2005-12-21 2005-12-21 Organic light emitting display

Publications (2)

Publication Number Publication Date
KR20070066251A KR20070066251A (en) 2007-06-27
KR100739645B1 true KR100739645B1 (en) 2007-07-13

Family

ID=38365324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127192A KR100739645B1 (en) 2005-12-21 2005-12-21 Organic light emitting display

Country Status (1)

Country Link
KR (1) KR100739645B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394261B1 (en) 2010-03-29 2014-05-13 삼성디스플레이 주식회사 Organic Light Emitting Device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060827A (en) * 1999-12-28 2001-07-07 박종섭 Structure of organic el display
JP2004327070A (en) 2003-04-21 2004-11-18 Seiko Epson Corp Display device and displaying method
WO2005034586A1 (en) 2003-10-02 2005-04-14 Kabushiki Kaisha Toyota Jidoshokki Electric field light emitting element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060827A (en) * 1999-12-28 2001-07-07 박종섭 Structure of organic el display
JP2004327070A (en) 2003-04-21 2004-11-18 Seiko Epson Corp Display device and displaying method
WO2005034586A1 (en) 2003-10-02 2005-04-14 Kabushiki Kaisha Toyota Jidoshokki Electric field light emitting element

Also Published As

Publication number Publication date
KR20070066251A (en) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100879294B1 (en) Organic light emitting display
KR100740132B1 (en) Organic light emitting display
JP3940738B2 (en) Electroluminescent display device
JP4206388B2 (en) Flat panel display device
US8587499B2 (en) Organic light emitting diode display
KR100932989B1 (en) Organic light emitting diode display and method for manufacturing the same
JP4208854B2 (en) Electroluminescent display device and manufacturing method thereof
KR101073545B1 (en) Organic light emitting diode display
US11355568B2 (en) Organic light emitting diode display device
KR20100081772A (en) Organic light emitting diode display
KR20110135734A (en) Organic light emitting diode display
KR100739065B1 (en) Organic light emitting display and method for fabricating thereof
KR102476562B1 (en) Electroluminescent Display Device
US20150357593A1 (en) Organic electroluminescent display device
KR100728129B1 (en) Organic light emitting display and method of manufacturing the same
KR100778443B1 (en) Organic light emitting display
KR100739645B1 (en) Organic light emitting display
KR100708863B1 (en) Organic light emitting display
KR100749420B1 (en) Organic light emitting display
KR100709230B1 (en) Organic light emitting display
KR100739579B1 (en) Organic light emitting display and method of manufacturing the same
KR100786847B1 (en) Organic light emitting display
KR100796665B1 (en) Organic light emitting diode display device
KR100728790B1 (en) Organic light emitting display and method of manufacturing the same
KR100669316B1 (en) Organic electro luminescence display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13