KR100728983B1 - Phase change ram device and method of manufacturing the same - Google Patents

Phase change ram device and method of manufacturing the same Download PDF

Info

Publication number
KR100728983B1
KR100728983B1 KR1020060034098A KR20060034098A KR100728983B1 KR 100728983 B1 KR100728983 B1 KR 100728983B1 KR 1020060034098 A KR1020060034098 A KR 1020060034098A KR 20060034098 A KR20060034098 A KR 20060034098A KR 100728983 B1 KR100728983 B1 KR 100728983B1
Authority
KR
South Korea
Prior art keywords
film
layer
phase change
etch stop
insulating film
Prior art date
Application number
KR1020060034098A
Other languages
Korean (ko)
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060034098A priority Critical patent/KR100728983B1/en
Application granted granted Critical
Publication of KR100728983B1 publication Critical patent/KR100728983B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/066Patterning of the switching material by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

A phase change RAM device and its fabricating method are provided to increase the effect of shielding heat radiation from a phase change layer by securing an empty space on a side and lower portion of the phase change layer. A lower electrode(53) is formed in a protruded plug shape in insulation layers(51) of a semiconductor substrate(50). A phase change layer(55) is formed on the lower electrode. An upper electrode(56) is formed in a pattern shape on the phase change layer, and has a size larger than the lower electrode. An interlayer dielectric(57) is formed on the insulation layers to cover the stack patterns, in which a spaces between the stack patterns are not buried.

Description

상변환 기억 소자 및 그의 제조방법{Phase change RAM device and method of manufacturing the same}Phase change RAM device and method of manufacturing the same

도 1 내지 도 3은 종래의 상변환 기억 소자들을 도시한 단면도. 1 to 3 are cross-sectional views showing conventional phase change memory elements.

도 4은 본 발명의 일실시예에 따른 상변환 기억 소자를 도시한 단면도. 4 is a cross-sectional view showing a phase change memory device according to an embodiment of the present invention.

도 5a 내지 도 5e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. 5A through 5E are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 상변환 기억 소자를 도시한 단면도. 6 is a sectional view showing a phase change memory device according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

40 : 반도체기판 41 : 절연막40: semiconductor substrate 41: insulating film

42 : 식각정지용 절연막 43 : 하부전극42: insulating film for etching stop 43: lower electrode

55 : 상변환막 46 : 상부전극55: phase change film 46: upper electrode

47 : 층간절연막 48 : 보호절연막47: interlayer insulating film 48: protective insulating film

본 발명은 상변환 기억 소자에 관한 것으로, 보다 상세하게는, 상변환막으로부터의 열확산을 억제하여 상변화에 필요한 전류를 낮출 수 있는 상변환 기억 소자 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase change memory element, and more particularly, to a phase change memory element capable of suppressing thermal diffusion from a phase change film and reducing a current required for phase change, and a manufacturing method thereof.

기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다. The memory device is a volatile random access memory (RAM) device that loses input information when the power is cut off, and a read only memory (ROM) device that maintains the storage state of the input information even when the power is cut off. It is largely divided. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory devices such as EEPROM (Elecrtically Erasable and Programmable ROM). have.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, although the DRAM has a very good memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased. In addition, the flash memory device requires a high operating voltage compared to a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies are being conducted to develop new memory devices having characteristics of the nonvolatile memory device and having a simple structure. For example, recently, a phase change RAM device has been developed. Was proposed.

상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. 다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이 드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 이루어진 화합물막으로서, 인가된 전류에 의해 발생하는 열, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. The phase change memory device utilizes a difference in resistance between crystalline and amorphous phases due to the phase change of the phase conversion film interposed between the electrodes from the crystal state to the amorphous state through the current flow between the lower electrode and the upper electrode. It is a storage element for determining stored information. In other words, the phase conversion memory device uses a chalcogenide film as a phase conversion film. The chalcogenide film is a compound film made of germanium (Ge), stevidium (Sb), and tellurium (Te). A phase change occurs between an amorphous state and a crystalline state by heat generated by an applied current, that is, Joule heat, and at this time, the resistivity of the phase conversion film having an amorphous state is determined to be crystalline state. Since it is higher than the specific resistance of the phase change film having a value, the current flowing through the phase change film in the read mode is sensed to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'.

한편, 이러한 상변환 기억 소자에서 상변환막이 결정질 상태에서 비정질 상태로 되는 것을 리세트(reset)라고 하고, 반대로 비정질 상태에서 결정질 상태로 되는 것을 세트(set)라고 하는데, 소비 전력 측면에서 상기 리세트/세트(프로그래밍)를 위한 전류의 크기는 낮을수록 좋다. 이러한 상변화에 필요한 전류의 크기는 상변환 기억 소자의 구조와 밀접한 관련이 있다. On the other hand, in such a phase conversion memory device, the phase conversion film is in a crystalline state to an amorphous state, and a reset is called. In contrast, in the amorphous state to a crystalline state, a set is called. The lower the magnitude of the current for the / set (programming), the better. The magnitude of the current required for this phase change is closely related to the structure of the phase change memory device.

도 1은 종래 기술에 따른 상변환 기억 소자의 부분 단면도로서, 이를 참조하면, 상변환막(15)이 하부전극(13)과 작은 콘택을 통해 연결되어 있는 바, 하부전극(13)을 통해 상변환막(15)에 열이 전달되면 콘택 영역의 상변환막(15) 부분이 상변화하게 된다. 미설명된 도면부호 10은 반도체기판을, 11은 제1절연막을, 12는 전기적 접촉막(electrical contact layer)을, 14은 제2절연막을, 16은 상부전극을, 그리고, 17은 제3절연막을 각각 나타낸다. FIG. 1 is a partial cross-sectional view of a phase change memory device according to the related art. Referring to this, the phase change film 15 is connected to the lower electrode 13 through a small contact. When heat is transferred to the conversion film 15, a portion of the phase conversion film 15 of the contact region is changed. Unexplained reference numeral 10 denotes a semiconductor substrate, 11 denotes a first insulating layer, 12 denotes an electrical contact layer, 14 denotes a second insulating layer, 16 denotes an upper electrode, and 17 denotes a third insulating layer. Respectively.

그러나, 도 1과 같은 구조에서는 플레이트(plate) 형태의 하부전극(13)을 가열막으로 사용하기 때문에 하부전극(13)을 통해 상변환막(15)에 공급된 열이 다시 하부전극(13)을 통해 쉽게 확산되므로 프로그래밍 전류가 높다는 문제가 있다. However, in the structure as shown in FIG. 1, since the lower electrode 13 in the form of a plate is used as a heating film, the heat supplied to the phase conversion film 15 through the lower electrode 13 is again lowered. The problem is that the programming current is high because it is easily diffused through.

이에, 상기 플레이트 형태의 하부전극을 채용한 상변환 기억 소자의 단점을 보완하기 위해 상변환막에 공급되는 열의 확산이 최소화되도록 하부전극을 플레이트 형태가 아닌 플러그(plug) 형태로 형성하는 기술이 제안되었다. Accordingly, in order to compensate for the shortcomings of the phase change memory device employing the plate-shaped lower electrode, a technology of forming the lower electrode in the form of a plug rather than the plate is minimized to minimize the diffusion of heat supplied to the phase conversion film. It became.

도 2에 도시된 바와 같이, 플러그형 하부전극을 구비한 상변환 기억 소자는, 하부전극(23)이 제1절연막(21) 내에 플러그형으로 형성되고, 상변환막(25)과 상부전극(26)의 적층패턴이 제1절연막(21) 상에 하부전극(23)과 콘택되도록 형성되므로, 앞서 설명한 플레이트형 하부전극을 채용한 구조 보다는 열의 확산이 억제된다. 미설명된 도면부호 20은 반도체기판을, 27은 제2절연막을 각각 나타낸다. As shown in FIG. 2, in the phase change memory device having a plug type lower electrode, the lower electrode 23 is formed in a plug shape in the first insulating film 21, and the phase change film 25 and the upper electrode ( Since the stacked pattern of 26 is formed on the first insulating layer 21 to be in contact with the lower electrode 23, the diffusion of heat is suppressed rather than the structure employing the plate-shaped lower electrode described above. Unexplained reference numeral 20 denotes a semiconductor substrate and 27 denotes a second insulating film.

그러나, 도 2에서와 같이 하부전극을 플러그형으로 형성하더라도. 도 1의 구조와 동일하게 상변환막과 상부전극 간의 접촉 면적이 상변환막과 하부전극 간의 접촉 면적에 비해 상대적으로 매우 넓고 상변환막으로부터의 열방출이 용이하게 이루어지기 때문에 프로그래밍에 필요한 전류가 여전히 높다는 문제가 있다. However, even if the lower electrode is formed as a plug as shown in FIG. As in the structure of FIG. 1, the contact area between the phase change film and the upper electrode is relatively wider than the contact area between the phase change film and the lower electrode, and heat dissipation from the phase change film is easily performed. The problem is still high.

이에, 상변환막과 상부전극 간의 접촉 면적을 줄여주고 상변환막으로부터의 열방출을 억제하기 위해 도 3에 도시된 바와 같은 상변환 기억 소자가 제안되었다.Accordingly, in order to reduce the contact area between the phase change film and the upper electrode and to suppress heat emission from the phase change film, a phase change memory device as shown in FIG. 3 has been proposed.

도 3에 도시된 상변환 기억 소자는, 상변환물질막과 상부전극용 도전막을 연이어 패터닝하되, 상기 상변환물질막의 패터닝시 패터닝된 상부전극용 도전막, 즉, 상부전극(36)의 가장자리에서 상변환물질막이 언더-컷(under-cut)되게 한 후, PVD(Physical Vaporization Deposition)와 같은 단차피복성(step coverage)이 불량한 공정으로 제2절연막(37)을 형성한 구조로서, 상부전극(36)과 상변환막(35)의 접 촉 면적을 줄여주고 언더-컷 공간을 통해 열의 확산을 억제한 구조이다. In the phase change memory device shown in FIG. 3, the phase change material film and the upper electrode conductive film are successively patterned, and at the edge of the upper electrode conductive film, that is, at the edge of the upper electrode 36, patterned when the phase change material film is patterned. After the phase change material film is under-cut, the second insulating film 37 is formed by a process having poor step coverage such as PVD (Physical Vaporization Deposition). 36) reduces the contact area between the phase conversion film 35 and suppresses the diffusion of heat through the under-cut space.

도시된 바와 같이, 상기 제2절연막(37)을 형성하기 전, 상변환막(35)과 상부전극(36)을 포함한 제1절연막(31)의 표면 상에 ALD(Atomic Layer Deposition)와 같은 단차피복성이 우수한 공정을 통해 균일한 두께의 보호절연막(38)이 추가적으로 형성될 수도 있다. 한편, 미설명된 도면부호 30은 반도체기판을, 33은 하부전극을 각각 나타낸다. As illustrated, before forming the second insulating layer 37, a step such as atomic layer deposition (ALD) on the surface of the first insulating layer 31 including the phase change layer 35 and the upper electrode 36 is formed. A protective insulating film 38 having a uniform thickness may be additionally formed through a process having excellent coating property. Meanwhile, reference numeral 30 denotes a semiconductor substrate and 33 denotes a lower electrode, respectively.

도 3과 같은 구조로 상변환 기억 소자를 제조하면 상부전극(36)의 크기는 종래와 동일하게 유지하면서 상변환막(35)의 크기만 감소시켜 상부전극(36)과 상변환막(35)의 접촉 면적을 감소시킴과 아울러 상변환막(35) 주위에 빈공간을 형성함으로써 상변환막(35)의 열 방출 경로를 확보할 수 있으므로, 프로그래밍에 필요한 전류를 감소시킬 수 있다. When the phase change memory device having the structure shown in FIG. 3 is manufactured, the size of the phase change layer 35 is reduced while the size of the upper electrode 36 remains the same as in the prior art. Since the contact area of the phase conversion film 35 can be secured by forming an empty space around the phase conversion film 35, the current required for programming can be reduced.

그러나, 도 3와 같은 구조의 상변환 기억 소자는 상변환막(35)의 측면 방향으로만 빈공간이 만들어져 있고 상변환막(35)의 하부면은 하부전극(33) 및 제1절연막(31)에 의해 모두 가려져 있기 때문에 상변환막(35)의 측면 방향으로는 열확산이 어느정도 방지되는 반면 하부 방향으로는 열확산이 용이하게 이루어지게 되어 프로그래밍 전류를 낮추는데 한계가 있다. However, in the phase change memory device having the structure as shown in FIG. 3, empty spaces are formed only in the lateral direction of the phase change film 35, and the lower surfaces of the phase change film 35 are the lower electrode 33 and the first insulating film 31. Since both are covered by), thermal diffusion is prevented to some extent in the lateral direction of the phase conversion film 35, while thermal diffusion is easily performed in the downward direction, thereby limiting the programming current.

한편, 상기 도 3의 구조를 제안한 발명의 다른 실시예로서 상변환막(35)의 크기를 하부전극(33)의 크기 보다 작게 만든 구조도 제시되었지만, 100nm 이하의 지름을 갖는 플러그형 하부전극(33) 상에 상변환물질막을 100nm 이하로 잔류시킨다는 것은 현실적으로 매우 어렵다. 왜냐하면, 상변환물질막의 식각 속도가 방향에 따라 조금이라도 균일하지 못한 경우 잔류되는 상변환막(35)의 위치가 플러그 형태의 하부전극(35)에서 벗어나기 때문인데, 이러한 문제는 상변환물질막과 상부전극용 도전막의 패터닝시 노광 공정의 부정확성 등으로 인해 오정렬(mis-align)이 발생된 경우 발생 확률이 더욱 높다. On the other hand, as another embodiment of the proposed invention of the structure of FIG. 3, the structure of making the size of the phase conversion film 35 smaller than that of the lower electrode 33 is also presented, but the plug-type lower electrode having a diameter of 100 nm or less ( 33) It is practically difficult to leave the phase change material film below 100 nm on the surface. This is because the position of the phase change film 35 remaining when the etching rate of the phase change material film is not uniform even along the direction is deviated from the lower electrode 35 of the plug type. When patterning the conductive film for the upper electrode, if a mis-alignment occurs due to inaccuracy in the exposure process, the probability of occurrence is higher.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상변환막과 전극과의 접촉 면적을 감소시키고 상변환막으로부터의 열확산을 억제하여 상변화에 필요한 전류를 낮출 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다. Therefore, the present invention has been made to solve the above-mentioned conventional problems, the phase that can reduce the current required for the phase change by reducing the contact area between the phase conversion film and the electrode and suppress the thermal diffusion from the phase conversion film It is an object of the present invention to provide a conversion memory device and a method of manufacturing the same.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 절연막이 형성된 반도체기판; 상기 절연막 내에 형성되며 상단부가 돌출된 플러그형 하부전극; 상기 하부전극 상에 형성된 상변환막; 상기 상변환막 상에 형성되며 하부전극 보다 큰 크기를 갖는 패턴 형태의 상부전극; 및 상기 상변환막과 상부전극의 적층 패턴과 절연막 사이의 공간을 매립하지 않으면서 상기 적층 패턴을 덮도록 절연막 상에 형성된 층간절연막;을 포함하는 것을 특징으로 하는 상변환 기억 소자를 제공한다. In order to achieve the above object, the present invention provides a semiconductor substrate including an insulating film; A plug type lower electrode formed in the insulating film and having an upper end protruded; A phase conversion film formed on the lower electrode; An upper electrode formed on the phase conversion layer and having a pattern size larger than that of the lower electrode; And an interlayer insulating film formed on the insulating film to cover the stacked pattern without filling a space between the stacked pattern of the phase conversion film and the upper electrode and the insulating film.

여기서, 상기 상변환막과 상부전극은 동일한 크기이거나, 또는, 상기 상부전극이 상변환막 보다 큰 크기를 갖는다. Here, the phase change film and the upper electrode are the same size, or the upper electrode has a size larger than the phase change film.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 상변환 기억 소자는, 상기 하부전극의 돌출된 상단부 표면과 상변환막 및 상부전극의 표면을 포함한 절연 막 상에 균일한 두께로 형성된 절연보호막을 더 포함한다. In addition, the phase conversion memory device of the present invention for achieving the above object, the insulating protective film formed in a uniform thickness on the insulating film including the protruding upper end surface of the lower electrode and the surface of the phase conversion film and the upper electrode. It includes more.

한편, 상기와 같은 목적을 달성하기 위한 본 발명의 상변환 기억 소자의 제조방법은, 반도체기판 상에 제1절연막, 식각정지막 및 제2절연막을 차례로 형성하는 단계; 상기 제2절연막, 식각정지막 및 제1절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내에 플러그형의 하부전극을 형성하는 단계; 상기 제2절연막 상에 상변환물질막과 도전막을 차례로 형성하는 단계; 상기 도전막과 상변환물질막을 식각하여 하부전극 보다 큰 크기를 갖는 상변환막과 상부전극의 적층 패턴을 형성하는 단계; 상기 상변환막의 가장자리 부분을 식각하여 상부전극과 식각정지막 사이에 제1빈공간을 형성하는 단계; 상기 제2절연막을 식각정지막이 노출될때까지 식각하여 상변환막과 식각정지막 사이에 제2빈공간을 형성하는 단계; 및 상기 식각정지막 상에 상기 제1 및 제2빈공간을 매립하지 않으면서 상변환막과 상부전극의 적층 패턴을 덮도록 층간절연막을 형성하는 단계;를 포함한다. Meanwhile, a method of manufacturing a phase change memory device of the present invention for achieving the above object includes the steps of sequentially forming a first insulating film, an etch stop film and a second insulating film on a semiconductor substrate; Etching the second insulating layer, the etch stop layer and the first insulating layer to form a contact hole; Forming a plug type lower electrode in the contact hole; Sequentially forming a phase change material film and a conductive film on the second insulating film; Etching the conductive layer and the phase change material layer to form a stacked pattern of the phase change layer and the upper electrode having a size larger than that of the lower electrode; Etching an edge portion of the phase change film to form a first empty space between an upper electrode and an etch stop film; Etching the second insulating layer until the etch stop layer is exposed to form a second void space between the phase change layer and the etch stop layer; And forming an interlayer insulating layer on the etch stop layer to cover the stacked pattern of the phase change layer and the upper electrode without filling the first and second empty spaces.

여기서, 상기 제2빈공간을 형성하는 단계 후, 그리고, 상기 층간절연막을 형성하는 단계 전, 상기 상변환막과 상부전극의 적층 패턴 표면을 포함한 식각정지막 상에 균일한 두께의 보호절연막을 형성하는 단계를 더 포함한다. Here, after forming the second empty space and before forming the interlayer insulating film, a protective insulating film having a uniform thickness is formed on the etch stop layer including the surface of the stacked pattern of the phase change film and the upper electrode. It further comprises the step.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 상변환 기억 소자의 제조방법은, 반도체기판 상에 제1절연막, 식각정지막 및 제2절연막을 차례로 형성하는 단계; 상기 제2절연막, 식각정지막 및 제1절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내에 하부전극을 형성하는 단계; 상기 제2절연막 상에 상변환물질막과 도전막을 차례로 형성하는 단계; 상기 도전막과 상변환물질막을 식각하여 하부전극 보다 큰 크기를 갖는 상변환막과 상부전극의 적층 패턴을 형성하는 단계; 상기 제2절연막을 식각정지막이 노출될때까지 식각하여 상변환막과 식각정지막 사이에 빈공간을 형성하는 단계; 및 상기 식각정지막 상에 상기 상부전극과 식각정지막 사이의 빈공간을 매립하지 않으면서 상변환막과 상부전극의 적층 패턴을 덮도록 층간절연막을 형성하는 단계;를 포함한다. In addition, a method of manufacturing a phase change memory device of the present invention for achieving the above object comprises the steps of sequentially forming a first insulating film, an etch stop film and a second insulating film on a semiconductor substrate; Etching the second insulating layer, the etch stop layer and the first insulating layer to form a contact hole; Forming a lower electrode in the contact hole; Sequentially forming a phase change material film and a conductive film on the second insulating film; Etching the conductive layer and the phase change material layer to form a stacked pattern of the phase change layer and the upper electrode having a size larger than that of the lower electrode; Etching the second insulating layer until the etch stop layer is exposed to form an empty space between the phase change layer and the etch stop layer; And forming an interlayer insulating layer on the etch stop layer to cover the stacked pattern of the phase change layer and the top electrode without filling the empty space between the top electrode and the etch stop layer.

여기서, 상기 제2절연막을 식각정지막이 노출될때까지 식각하여 상변환막과 식각정지막 사이에 빈공간을 형성하는 단계 후, 그리고, 상기 층간절연막을 형성하는 단계 전, 상기 상변환막과 상부전극의 적층 패턴 표면을 포함한 식각정지막 상에 균일한 두께의 보호절연막을 형성하는 단계를 더 포함한다. The second insulating layer may be etched until the etch stop layer is exposed to form an empty space between the phase change layer and the etch stop layer, and before the forming of the interlayer insulating layer, before the phase change layer and the upper electrode. The method may further include forming a protective insulating film having a uniform thickness on the etch stop film including the stacked pattern surface of the film.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 상변환 기억 소자의 단면도로서, 이를 참조하면, 본 발명의 상변환 기억 소자는 게이트 및 접합영역(소오스/드레인영역)과 같은 소정의 하부구조물(미도시)이 형성되고, 상기 하부구조물(미도시)을 덮도록 산화막 재질의 절연막(41)이 형성되며, 상기 절연막(41) 상에 질화막 재질의 식각정지용 절연막(42)이 구비된 반도체기판(40)과, 상기 식각정지용 절연막(42) 및 절연막(41) 내에 형성되고 상단부가 돌출된 플러그 형태의 하부전극(43)과, 상기 하부전극(43) 상에 형성된 상변환막(45)과, 상기 상변환막(45) 상에 형성되며 하부전극(43) 및 상변환막(45) 보다 큰 크기를 갖는 패턴 형태의 상부전극(46)과, 상기 상변환막(45)과 상부전극(46)의 적층 패턴과 식각정지용 절연막(42) 사이의 빈공간을 매립하지 않으면서 상기 적층 패턴을 덮도록 식각정지용 절연막(42) 상에 형성된 층간절연막(47)을 포함한다. 4 is a cross-sectional view of a phase change memory device according to an embodiment of the present invention. Referring to this, the phase change memory device of the present invention is a predetermined substructure (not shown) such as a gate and a junction region (source / drain region). And an insulating film 41 made of an oxide film to cover the lower structure (not shown), and a semiconductor substrate 40 having an insulating film 42 for etching stop of nitride material formed on the insulating film 41; And a lower electrode 43 having a plug shape formed in the etch stop insulating film 42 and the insulating film 41 and having an upper end protruding therefrom, a phase conversion film 45 formed on the lower electrode 43, and the phase conversion. The upper electrode 46 having a pattern shape formed on the film 45 and having a size larger than that of the lower electrode 43 and the phase conversion layer 45, and the phase conversion layer 45 and the upper electrode 46 are stacked. The stacked pattern is covered without filling the empty space between the pattern and the etch stop insulating film 42. The interlayer insulating film 47 formed on the etch stop insulating film 42 is included.

또한, 본 발명의 상변환 기억 소자는 상기 하부전극(43)의 돌출된 상단부 표면과 상변환막(45) 및 상부전극(46)의 표면을 포함한 식각정지용 절연막(42) 상에 균일한 두께로 형성된 절연보호막(48)을 더 포함한다. In addition, the phase change memory device of the present invention has a uniform thickness on the etch stop insulating film 42 including the protruding upper surface of the lower electrode 43 and the surface of the phase conversion film 45 and the upper electrode 46. The insulating protective film 48 is further included.

여기서, 상기 절연보호막(48)은 단차피복성이 우수한 ALD 또는 CVD 공정으로 형성된 막으로서, 통상 질화막 재질로 형성하여 층간절연막(47) 형성시 상변환막(45)과 상하부전극(43, 45)의 계면 특성이 열화되는 것을 방지하는 역할을 한다. Here, the insulating protective film 48 is a film formed by an ALD or CVD process having excellent step coverage, and is usually formed of a nitride film material to form the phase conversion film 45 and the upper and lower electrodes 43 and 45 when the interlayer insulating film 47 is formed. It serves to prevent the interfacial properties of the deterioration.

또한, 상기 절연보호막(48)은 약 200Å 이하의 두께로 형성하여 상변환막(45)과 상부전극(46)의 적층 패턴과 식각정지용 절연막(42) 사이의 빈공간이 매립되지 않도록 한다. In addition, the insulating protective film 48 may be formed to a thickness of about 200 μm or less so that the empty space between the stacked pattern of the phase conversion film 45 and the upper electrode 46 and the etch stop insulating film 42 is not filled.

한편, 도 4에서는 상변환막(45)이 하부전극(43) 보다는 크지만 상부전극(46) 보다는 작은 경우에 대해서 도시하였지만, 본 발명은 이에 국한되지 않으며, 상변환막과 상부전극이 동일한 크기를 갖도록 만들 수도 있다. 그런데, 이렇게 상변환막과 상부전극이 동일한 크기를 갖는 경우 상변환막의 하부면 쪽으로만 빈공간이 확보되므로, 열방출을 억제하는 역할을 하는 빈공간의 크기는 도 4에 도시된 구조의 그것 보다 작아진다. Meanwhile, in FIG. 4, the phase conversion film 45 is larger than the lower electrode 43 but smaller than the upper electrode 46. However, the present invention is not limited thereto, and the phase conversion film and the upper electrode are the same size. It can also be made to have However, when the phase conversion film and the upper electrode have the same size, since the empty space is secured only toward the lower surface of the phase conversion film, the size of the empty space which serves to suppress heat emission is larger than that of the structure shown in FIG. 4. Becomes smaller.

이하에서는, 도 5a 내지 도 5e를 참조하여 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하도록 한다. Hereinafter, a method of manufacturing a phase change memory device according to an embodiment of the present invention will be described with reference to FIGS. 5A to 5E.

도 5a 내지 도 5e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.5A through 5E are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 5a를 참조하면, 게이트 및 접합영역(소오스/드레인영역)과 같은 소정의 하부구조물(미도시)이 형성되고, 상기 하부구조물(미도시)을 덮도록 제1절연막(51)이 형성되며, 상기 제1절연막(51) 상에 식각정지용 절연막(52)과 제2절연막(54)이 차례로 적층된 반도체기판(50)을 마련한다. 여기서, 상기 제1 및 제2절연막(51, 54)은 산화막으로 형성하고, 식각정지용 절연막(52)은 질화막으로 형성함이 바람직하다. Referring to FIG. 5A, a predetermined substructure (not shown) such as a gate and a junction region (source / drain region) is formed, and a first insulating layer 51 is formed to cover the substructure (not shown). A semiconductor substrate 50 in which an etch stop insulating film 52 and a second insulating film 54 are sequentially stacked is formed on the first insulating film 51. The first and second insulating layers 51 and 54 may be formed of an oxide film, and the etch stop insulating layer 52 may be formed of a nitride film.

도 5b를 참조하면, 상기 제2절연막(54), 식각정지용 절연막(52) 및 제1절연막(51)을 식각하여 콘택홀(H)을 형성한 후, 상기 콘택홀(H) 내에 도전막을 매립하여 플러그 형태의 하부전극(52)을 형성한다. Referring to FIG. 5B, after forming the contact hole H by etching the second insulating film 54, the etch stop insulating film 52, and the first insulating film 51, a conductive film is buried in the contact hole H. Thus, the lower electrode 52 in the form of a plug is formed.

그런 다음, 상기 제2절연막(54) 상에 상변환물질막과 도전막을 차례로 형성하고, 상기 도전막과 상변환물질막을 식각하여 하부전극(53) 보다 큰 크기를 갖는 상변환막(55)과 상부전극(56)의 적층 패턴을 형성한다. Then, a phase change material film and a conductive film are sequentially formed on the second insulating film 54, and the phase change film 55 having a size larger than that of the lower electrode 53 is etched by etching the conductive film and the phase change material film. A stack pattern of the upper electrode 56 is formed.

도 5c를 참조하면, 상기 상변환막(55)의 가장자리 부분을 식각하여 상부전극(56)과 식각정지용 절연막(52) 사이에 제1빈공간(V1)을 형성한다. Referring to FIG. 5C, the edge portion of the phase conversion layer 55 is etched to form a first empty space V1 between the upper electrode 56 and the etch stop insulating layer 52.

도 5d를 참조하면, 상기 제2절연막을 식각정지용 절연막(52)이 노출될때까지 식각하여 상변환막(55)과 식각정지용 절연막(52) 사이에 제2빈공간(V2)을 형성한다. Referring to FIG. 5D, the second insulating layer is etched until the etch stop insulating layer 52 is exposed to form a second empty space V2 between the phase change layer 55 and the etch stop insulating layer 52.

도 5e를 참조하면, 상기 상변환막(55)과 상부전극(56)의 적층 패턴 표면을 포함한 식각정지용 절연막(52) 상에 균일한 두께의 보호절연막(58)을 형성한다. Referring to FIG. 5E, a protective insulating film 58 having a uniform thickness is formed on the etch stop insulating film 52 including the surface of the stacked pattern of the phase change film 55 and the upper electrode 56.

여기서, 상기 보호절연막(58)은 질화막으로 형성함이 바람직하며, 제1 및 제2빈공간(V1, V2)을 매립하지 않는 두께로 형성한다. Here, the protective insulating film 58 is preferably formed of a nitride film, and is formed to a thickness not filling the first and second empty spaces (V1, V2).

그런 다음, 상기 보호절연막(58) 상에 상기 제1 및 제2빈공간(V1, V2)을 매립하지 않으면서 상변환막(55)과 상부전극(56)의 적층 패턴을 덮도록 층간절연막(57)을 형성한다. Then, the interlayer insulating film (ie, covering the stacked pattern of the phase conversion film 55 and the upper electrode 56 without filling the first and second voids V1 and V2 on the protective insulating film 58). 57).

이와 같이, 본 발명은 패터닝된 상변환막의 가장자리 부분을 식각하여 상변환막(55)의 측면 방향으로 빈공간을 만들어줄 뿐만 아니라, 플러그형 하부전극(53)의 상단부가 돌출되도록 하여 상변환막(55)의 하부 방향으로도 빈공간을 만들어줌으로써, 빈공간에 의한 열방출 차단 효과를 높여줄 수 있어서 종래 보다 프로그래밍 전류를 낮춰줄 수 있다. As described above, the present invention not only forms an empty space in the lateral direction of the phase conversion film 55 by etching the edge portion of the patterned phase conversion film, but also allows the upper end of the plug type lower electrode 53 to protrude. By making an empty space also in the lower direction of 55, it is possible to increase the heat dissipation blocking effect by the empty space, thereby lowering the programming current.

한편, 전술한 본 발명의 일실시예에서는 패터닝된 상변환막의 가장자리 부분을 식각하여 상변환막(55)의 측면 방향으로 제1빈공간(V1)을 만들어준 후, 플러그형 하부전극(53)의 상단부를 돌출시켜 상변환막(55)의 하부 방향으로 제2빈공간(V2)을 만들어 주었지만, 본 발명의 다른 실시예에서는 상기 상변환막의 가장자리 부분 식각 단계를 건너뜀으로써, 도 6에 도시된 바와 같이, 상변환막(55)의 하부 방향으로만 빈공간을 만들어준 상변환 기억 소자를 제조할 수도 있다. 이때, 하부전극(54) 상단부를 돌출시킨 후의 공정 및 그 조건은 전술한 일실시예의 그것과 동일하다. 그런데, 도 6과 같이 상변환막(55)의 하부 방향으로만 빈공간을 만들어준 경우 빈공간의 부피가 도 5e의 그것 보다 줄어들기 때문에 빈공간에 의한 열방 출 억제 효과는 다소 감소한다. Meanwhile, in the above-described exemplary embodiment of the present invention, the edge portion of the patterned phase conversion film is etched to form the first empty space V1 in the lateral direction of the phase conversion film 55, and then the plug type lower electrode 53. Although protruding the upper end of the to form a second empty space (V2) in the lower direction of the phase conversion film 55, in another embodiment of the present invention by skipping the edge portion etching step of the phase conversion film, Figure 6 As illustrated, a phase change memory device may be manufactured in which an empty space is formed only in the downward direction of the phase change film 55. At this time, the process after protruding the upper end of the lower electrode 54 and the conditions thereof are the same as those of the above-described embodiment. However, when the empty space is made only in the downward direction of the phase change film 55 as shown in FIG. 6, the volume of the empty space is reduced than that of FIG.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명이 본 발명의 본질적인 사상에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. Hereinbefore, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person having ordinary skill in the art to which the present invention belongs does not depart from the essential idea of the present invention. It will be appreciated that it can be implemented in a modified form.

이상에서와 같이, 본 발명은 상변환 기억 소자를 제조함에 있어서, 상변환막의 측면 뿐만 아니라 하부 방향으로도 빈공간이 확보되도록 함으로써, 빈공간에 의한 상변환막으로부터의 열방출 차단 효과를 종래 보다 높여줄 수 있어서 프로그래밍시 요구되는 전류의 크기를 감소시킬 수 있다. As described above, according to the present invention, in the manufacture of the phase conversion memory element, the void space is secured not only in the side direction of the phase conversion film but also in the downward direction, thereby preventing the heat emission blocking effect from the phase conversion film due to the empty space. It can be increased to reduce the amount of current required during programming.

Claims (7)

절연막이 형성된 반도체기판; A semiconductor substrate on which an insulating film is formed; 상기 절연막 내에 형성되며 상단부가 돌출된 플러그형 하부전극; A plug type lower electrode formed in the insulating film and having an upper end protruded; 상기 하부전극 상에 형성된 상변환막; A phase conversion film formed on the lower electrode; 상기 상변환막 상에 형성되며 하부전극 보다 큰 크기를 갖는 패턴 형태의 상부전극; 및An upper electrode formed on the phase conversion layer and having a pattern size larger than that of the lower electrode; And 상기 상변환막과 상부전극의 적층 패턴과 절연막 사이의 공간을 매립하지 않으면서 상기 적층 패턴을 덮도록 절연막 상에 형성된 층간절연막; An interlayer insulating film formed on the insulating film to cover the stacked pattern without filling a space between the stacked pattern of the phase conversion film and the upper electrode and the insulating film; 을 포함하는 것을 특징으로 하는 상변환 기억 소자. Phase change memory device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 상변환막과 상부전극은 동일한 크기이거나, 또는, 상기 상부전극이 상변환막 보다 큰 크기를 갖는 것을 특징으로 하는 상변환 기억 소자. And the upper electrode has the same size, or the upper electrode has a larger size than the phase converting film. 제 1 항에 있어서, The method of claim 1, 상기 하부전극의 돌출된 상단부 표면과 상변환막 및 상부전극의 표면을 포함한 절연막 상에 균일한 두께로 형성된 절연보호막을 더 포함하는 것을 특징으로 하는 상변환 기억 소자. And an insulating protective film having a uniform thickness on an insulating film including a protruding upper end surface of the lower electrode, a phase conversion film, and a surface of the upper electrode. 반도체기판 상에 제1절연막, 식각정지막 및 제2절연막을 차례로 형성하는 단계; Sequentially forming a first insulating film, an etch stop film, and a second insulating film on the semiconductor substrate; 상기 제2절연막, 식각정지막 및 제1절연막을 식각하여 콘택홀을 형성하는 단계; Etching the second insulating layer, the etch stop layer and the first insulating layer to form a contact hole; 상기 콘택홀 내에 플러그형의 하부전극을 형성하는 단계; Forming a plug type lower electrode in the contact hole; 상기 제2절연막 상에 상변환물질막과 도전막을 차례로 형성하는 단계; Sequentially forming a phase change material film and a conductive film on the second insulating film; 상기 도전막과 상변환물질막을 식각하여 하부전극 보다 큰 크기를 갖는 상변환막과 상부전극의 적층 패턴을 형성하는 단계; Etching the conductive layer and the phase change material layer to form a stacked pattern of the phase change layer and the upper electrode having a size larger than that of the lower electrode; 상기 상변환막의 가장자리 부분을 식각하여 상부전극과 식각정지막 사이에 제1빈공간을 형성하는 단계; Etching an edge portion of the phase change film to form a first empty space between an upper electrode and an etch stop film; 상기 제2절연막을 식각정지막이 노출될때까지 식각하여 상변환막과 식각정지막 사이에 제2빈공간을 형성하는 단계; 및Etching the second insulating layer until the etch stop layer is exposed to form a second void space between the phase change layer and the etch stop layer; And 상기 식각정지막 상에 상기 제1 및 제2빈공간을 매립하지 않으면서 상변환막과 상부전극의 적층 패턴을 덮도록 층간절연막을 형성하는 단계;Forming an interlayer insulating layer on the etch stop layer to cover the stacked pattern of the phase change layer and the upper electrode without filling the first and second empty spaces; 를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. A method for manufacturing a phase change memory device comprising a. 제 4 항에 있어서, The method of claim 4, wherein 상기 제2빈공간을 형성하는 단계 후, 그리고, 상기 층간절연막을 형성하는 단계 전, 상기 상변환막과 상부전극의 적층 패턴 표면을 포함한 식각정지막 상에 균일한 두께의 보호절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상 변환 기억 소자의 제조방법. Forming a protective insulating film having a uniform thickness on the etch stop layer including the surface of the stacked pattern of the phase change film and the upper electrode after the forming of the second empty space and before forming the interlayer insulating film. The method of manufacturing a phase conversion memory device characterized in that it further comprises. 반도체기판 상에 제1절연막, 식각정지막 및 제2절연막을 차례로 형성하는 단계; Sequentially forming a first insulating film, an etch stop film, and a second insulating film on the semiconductor substrate; 상기 제2절연막, 식각정지막 및 제1절연막을 식각하여 콘택홀을 형성하는 단계; Etching the second insulating layer, the etch stop layer and the first insulating layer to form a contact hole; 상기 콘택홀 내에 하부전극을 형성하는 단계; Forming a lower electrode in the contact hole; 상기 제2절연막 상에 상변환물질막과 도전막을 차례로 형성하는 단계; Sequentially forming a phase change material film and a conductive film on the second insulating film; 상기 도전막과 상변환물질막을 식각하여 하부전극 보다 큰 크기를 갖는 상변환막과 상부전극의 적층 패턴을 형성하는 단계; Etching the conductive layer and the phase change material layer to form a stacked pattern of the phase change layer and the upper electrode having a size larger than that of the lower electrode; 상기 제2절연막을 식각정지막이 노출될때까지 식각하여 상변환막과 식각정지막 사이에 빈공간을 형성하는 단계; 및Etching the second insulating layer until the etch stop layer is exposed to form an empty space between the phase change layer and the etch stop layer; And 상기 식각정지막 상에 상기 상부전극과 식각정지막 사이의 빈공간을 매립하지 않으면서 상변환막과 상부전극의 적층 패턴을 덮도록 층간절연막을 형성하는 단계;Forming an interlayer insulating layer on the etch stop layer to cover the stacked pattern of the phase change layer and the top electrode without filling the empty space between the top electrode and the etch stop layer; 를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. A method for manufacturing a phase change memory device comprising a. 제 7 항에 있어서, The method of claim 7, wherein 상기 제2절연막을 식각정지막이 노출될때까지 식각하여 상변환막과 식각정지막 사이에 빈공간을 형성하는 단계 후, 그리고, 상기 층간절연막을 형성하는 단계 전, 상기 상변환막과 상부전극의 적층 패턴 표면을 포함한 식각정지막 상에 균일한 두께의 보호절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. The second insulating layer is etched until the etch stop layer is exposed to form an empty space between the phase change layer and the etch stop layer, and before the forming of the interlayer insulating layer, the phase conversion layer and the upper electrode are stacked. And forming a protective insulating film having a uniform thickness on the etch stop film including the pattern surface.
KR1020060034098A 2006-04-14 2006-04-14 Phase change ram device and method of manufacturing the same KR100728983B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034098A KR100728983B1 (en) 2006-04-14 2006-04-14 Phase change ram device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034098A KR100728983B1 (en) 2006-04-14 2006-04-14 Phase change ram device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100728983B1 true KR100728983B1 (en) 2007-06-15

Family

ID=38359607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034098A KR100728983B1 (en) 2006-04-14 2006-04-14 Phase change ram device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100728983B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118003B2 (en) 2012-04-13 2015-08-25 Samsung Electronics Co., Ltd. Variable resistance memory devices and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038421A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
KR20040038422A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
KR20040053255A (en) * 2001-11-01 2004-06-23 베리사인 인코포레이티드 Method and system for validating remote database
US6759267B2 (en) * 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
US6972430B2 (en) * 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040053255A (en) * 2001-11-01 2004-06-23 베리사인 인코포레이티드 Method and system for validating remote database
US6972430B2 (en) * 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US6759267B2 (en) * 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
KR20040038421A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
KR20040038422A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Phase changeable memory device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118003B2 (en) 2012-04-13 2015-08-25 Samsung Electronics Co., Ltd. Variable resistance memory devices and method of forming the same

Similar Documents

Publication Publication Date Title
US7332370B2 (en) Method of manufacturing a phase change RAM device utilizing reduced phase change current
US7667219B2 (en) Reduced current phase-change memory device
KR100437458B1 (en) Phase change memory cells and methods of fabricating the same
US8053751B2 (en) Phase-change semiconductor device and methods of manufacturing the same
US7799596B2 (en) Phase change memory device and method for manufacturing the same
KR100650752B1 (en) Phase change ram device and method of manufacturing the same
KR100967675B1 (en) Phase change RAM device and method of manufacturing the same
KR20080057094A (en) Phase change memory device and methods of manufacturing and operating the same
US20080186762A1 (en) Phase-change memory element
US20060266991A1 (en) Phase change memory device and method for manufacturing the same
KR101097865B1 (en) Phase change memory device and method of manufacturing the same
KR100548583B1 (en) method for fabricating phase changeable memory device
KR100728983B1 (en) Phase change ram device and method of manufacturing the same
KR100728982B1 (en) Phase change ram device and method of manufacturing the same
KR100762894B1 (en) Phase change ram device and method of manufacturing the same
KR100723839B1 (en) Phase change type memory device having through-hole cell structure and method of manufacturing the same
KR101178835B1 (en) Method of manufacturing phase change RAM device
KR100536599B1 (en) Phase-Changeable Memory Device Structure
US20240099168A1 (en) Phase change memory cell
KR100728984B1 (en) Phase change ram device and method of manufacturing the same
KR100728985B1 (en) Phase change ram device and method of manufacturing the same
KR101097866B1 (en) Method of manufacturing phase change ram device
KR101078718B1 (en) Phase change RAM device and method of manufacturing the same
KR20080050099A (en) Phase change ram device and method of manufacturing the same
KR100895819B1 (en) Method of manufacturing phase change RAM device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee