KR100719691B1 - 낸드 플래쉬 메모리 소자의 제조방법 - Google Patents
낸드 플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100719691B1 KR100719691B1 KR1020050057768A KR20050057768A KR100719691B1 KR 100719691 B1 KR100719691 B1 KR 100719691B1 KR 1020050057768 A KR1020050057768 A KR 1020050057768A KR 20050057768 A KR20050057768 A KR 20050057768A KR 100719691 B1 KR100719691 B1 KR 100719691B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- forming
- polysilicon
- polysilicon film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 낸드 플래쉬 메모리 소자의 제조방법에 관한 것으로, 소자분리막에 의해 정의된 활성 영역의 반도체 기판 상부에 터널 산화막 및 제1폴리실리콘막이 형성되는 단계와, 상기 반도체 기판 상부에 제2폴리실리콘막을 증착한 후 상기 제2폴리실리콘막 및 소자분리막의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성하는 단계와, 상기 트렌치 측벽에 스페이서를 형성하는 단계와, 상기 반도체 기판 전표면에 유전체막을 형성한 후, 상기 트렌치가 매립되도록 제3폴리실리콘막 및 텅스텐 실리사이드막을 순차적으로 형성하는 단계를 포함한다.
이와 같은 본 발명은 트렌치 측벽에 스페이서를 형성함으로써 프로그램 디스터브(disturb)가 발생하지 않고, 소자분리막 측면이 얇아지게 됨으로써 발생되는 누설(leakage) 소스 발생을 방지 할 수 있다. 이로 인하여 프로그램 속도를 향상시킬 수 있다.
스페이서, 프로그램 디스터브, 플로팅 게이트
Description
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 산화막
104 : 제1폴리실리콘막 106 : 산화막
108 : 제2폴리실리콘막 110 : 트렌치
112 : 스페이서 114 : 유전체막
116 : 제3폴리실리콘막 118 : 텅스텐실리사이드막
본 발명은 낸드 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히, 프로 그램 디스터브(disturb)를 방지 할 수 있는 낸드 플래쉬 메모리 소자의 제조방법에 관한 것이다.
기존의 낸드 플래쉬 메모리 소자에서 프로그램 속도를 개선하기 위하여 프로그램 Vt(문턱전압)를 상향시키는 방법의 일환으로 폴리실리콘막 및 소자분리막의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성하고 있다. 이에 대해 개략적으로 설명하면 다음과 같다.
반도체 기판 상부에 터널 산화막, 제1폴리실리콘막 및 패드 질화막을 순차적으로 형성한 후, 패드 질화막, 제1폴리실리콘막, 터널 산화막 및 반도체 기판의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성한다. 트렌치가 매립되도록 HDP(High Density Plasma) 산화막을 반도체 기판 전면에 형성한 후, 제1폴리실리콘막이 노출되도록 CMP(Chemical Mechanical Polishing) 공정을 실시하여 소자분리막을 형성한다. 그런 다음, 반도체 기판 상부에 제2폴리실리콘막을 형성한 후, 제2폴리실리콘막 및 소자분리막의 소정 영역을 소정의 깊이로 식각한다. 반도체 기판 전면에 유전체막을 형성한 후, 제3폴리실리콘막 및 텅스텐실리사이드막을 형성한다.
그러나, 상술한 바와 같이 제2폴리실리콘막 및 소자분리막을 소정의 깊이로 식각하면, 소자분리막의 측면 두께가 얇아져 컨트롤 게이트 형성을 위한 제3폴리실리콘막 형성 후, 컨트롤 게이트와 채널 영역이 가까워지게 되고 이에 따라, 셀 vt 및 프로그램 vt가 상승하게 된다. 또한, 셀 vt가 상승하면서 채널의 부스팅 레벨 (boosting level)이 증가하여 프로그램시 원하지 않는 셀에 프로그램이 되는 프로그램 디스터브(disturb)가 발생되고, 소자분리막 측벽 두께가 얇아져 누설 (leakage) 소스가 발생하기도 한다. 또한, 트렌치가 매립되도록 제3폴리실리콘막을 형성함으로써 제3폴리실리콘막과 액티브 간에 쇼트(short)가 발생하여 소자의 불량 원인이 된다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 제3폴리실리콘막과 액티브간의 쇼트를 방지하고, 소자분리막 측면 두께가 얇아지는 것을 방지하기 위한 낸드 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.
본 발명의 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법은, 소자분리막에 의해 정의된 활성 영역의 반도체 기판 상부에 터널 산화막 및 제1폴리실리콘막이 형성되는 단계와, 상기 반도체 기판 상부에 제2폴리실리콘막을 증착한 후 상기 제2폴리실리콘막 및 소자분리막의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성하는 단계와, 상기 트렌치 측벽에 스페이서를 형성하는 단계와, 상기 반도체 기판 전표면에 유전체막을 형성한 후 상기 트렌치가 매립되도록 제3폴리실리콘막 및 텅스텐 실리사이드막을 순차적으로 형성하는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법을 제공한다.
본 발명의 실시예에 따른 낸드 플래쉬 메모리 소자는, 소자분리막에 의해 정 의된 반도체 기판 상부에 형성된 터널 산화막, 제1 폴리실리콘막 및 제2 폴리실리콘막, 상기 제2 폴리실리콘막 및 상기 소자분리막의 소정영역을 식각하여 형성된 트렌치, 상기 트렌치 측벽에 형성된 스페이서, 상기 결과물 전면을 따라 형성된 유전체막 및 제2 폴리실리콘막을 포함하는 플래쉬 메모리 소자를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 터널 산화막(102), 제1폴리실리콘막(104) 및 패드 질화막(미도시)을 순차적으로 형성한 후, 패드 질화막, 제1폴리실리콘막(104), 터널 산화막(102) 및 반도체 기판(100)의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성한다. 트렌치가 매립되도록 HDP 산화막을 형성한 후, 제1폴리실리콘막(104)이 노출되도록 HDP 산화막 및 패드 질화막을 연마하여 소자분리막(106)을 형성한다. 그런 다음, 반도체 기판(100) 상부에 제2폴리실리콘막(108)을 형성한다.
도 1b를 참조하면, 제2폴리실리콘막(108) 및 소자분리막(106)의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치(110)를 형성한다. 반도체 기판(100) 전면에 질화막을 형성한 후, 질화막을 에치백(etch_back)하여 트렌치(110) 측벽에 스페이서(112)를 형성한다. 스페이서(112)를 형성함으로써 소자분리막(106)의 측면 두께 가 얇아지는 것을 방지할 수 있고, 이로 인하여 프로그램 디스터브 발생을 방지 할 수 있다.
도 1c를 참조하면, 상기 결과물 전면 제2 폴리실리콘막(108)의 단차를 따라 유전체막(114)을 형성한 후, 유전체막(114)의 단차를 따라 트렌치(110)가 매립되도록 제3폴리실리콘막(116)을 형성한다. 이때, 트렌치(110) 측벽에 스페이서(112)를 형성함으로 인하여 제3폴리실리콘막(116) 형성시 제3폴리실리콘막(116)과 액티브 간의 쇼트가 발생하지 않는다. 그런 다음, 제3폴리실리콘막(116) 상부에 텅스텐실리사이드막(118)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 기존의 낸드 플래쉬 메모리 소자에서 프로그램 속도를 개선하기 위하여 프로그램 vt를 상향시키는 방법의 일환으로 폴리실리콘막 및 소자분리막의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성하고 있는데, 트렌치 측벽에 스페이서를 형성함으로써 프로그램 디스터브가 발생하지 않고, 소자분리막의 측면 두께가 얇아지게 됨으로써 발생되는 누설 소스 발생 을 방지 할 수 있다. 이로 인하여 프로그램 속도를 향상시킬 수 있다.
또한, 스페이서 형성으로 인하여 제3폴리실리콘막 형성시 발생되는 제3폴리실리콘막과 액티브간의 쇼트가 발생하지 않아 안정적인 소자를 생성할 수 있다.
Claims (4)
- 소자분리막에 의해 정의된 활성 영역의 반도체 기판 상부에 터널 산화막 및 제1폴리실리콘막을 형성하는 단계;상기 결과물 상부에 제2폴리실리콘막을 증착한 후 상기 제2폴리실리콘막 및 소자분리막의 소정 영역을 식각하여 소정의 깊이를 갖는 트렌치를 형성하는 단계;상기 트렌치 측벽에 스페이서를 형성하는 단계; 및상기 결과물 전면에 유전체막을 형성한 후 상기 트렌치가 매립되도록 제3폴리실리콘막을 순차적으로 형성하는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법.
- 제1항에 있어서, 상기 스페이서는 질화막으로 형성하는 것을 특징으로 하는 낸드 플래쉬 메모리 소자의 제조방법.
- 소자분리막에 의해 정의된 반도체 기판 상부에 형성된 터널 산화막, 제1 폴리실리콘막 및 제2 폴리실리콘막;상기 제2 폴리실리콘막 및 상기 소자분리막의 소정영역을 식각하여 형성된 트렌치;상기 트렌치 측벽에 형성된 스페이서; 및상기 결과물 전면을 따라 형성된 유전체막 및 제2 폴리실리콘막을 포함하는 플래쉬 메모리 소자.
- 제3항에 있어서, 상기 형성된 스페이서는 질화막임을 특징으로 하는 플래쉬 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057768A KR100719691B1 (ko) | 2005-06-30 | 2005-06-30 | 낸드 플래쉬 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057768A KR100719691B1 (ko) | 2005-06-30 | 2005-06-30 | 낸드 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002299A KR20070002299A (ko) | 2007-01-05 |
| KR100719691B1 true KR100719691B1 (ko) | 2007-05-17 |
Family
ID=37869318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057768A KR100719691B1 (ko) | 2005-06-30 | 2005-06-30 | 낸드 플래쉬 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100719691B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0133346Y1 (ko) * | 1995-06-23 | 1999-05-15 | 김광호 | 냉장고 프랜치도아 |
| KR200392997Y1 (ko) * | 2005-05-26 | 2005-08-17 | 임미애 | 광화학적 치료용 레이저 엘이디 소자가 구비된 수동식마사지 장치 |
| KR200448335Y1 (ko) * | 2007-12-31 | 2010-04-02 | 천승희 | 지관파지용 축의 에어밸브 |
| KR200460549Y1 (ko) * | 2011-09-02 | 2012-06-04 | 안정선 | 지석용 플랜지 |
-
2005
- 2005-06-30 KR KR1020050057768A patent/KR100719691B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0133346Y1 (ko) * | 1995-06-23 | 1999-05-15 | 김광호 | 냉장고 프랜치도아 |
| KR200392997Y1 (ko) * | 2005-05-26 | 2005-08-17 | 임미애 | 광화학적 치료용 레이저 엘이디 소자가 구비된 수동식마사지 장치 |
| KR200448335Y1 (ko) * | 2007-12-31 | 2010-04-02 | 천승희 | 지관파지용 축의 에어밸브 |
| KR200460549Y1 (ko) * | 2011-09-02 | 2012-06-04 | 안정선 | 지석용 플랜지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002299A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100702775B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100729923B1 (ko) | 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법 | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| KR20070059732A (ko) | 플래쉬 메모리 및 그 제조 방법 | |
| KR100732629B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
| KR100719691B1 (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| US20070202647A1 (en) | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate | |
| KR100691946B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20070053488A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| KR100832024B1 (ko) | 반도체 소자의 절연막 평탄화방법 | |
| KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN109638016B (zh) | 快闪存储器及其形成方法 | |
| KR100691938B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR20070072684A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20090095392A (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 | |
| KR20100092639A (ko) | 반도체 소자의 제조 방법 | |
| KR100891429B1 (ko) | 반도체 소자의 고전압 트랜지스터 및 그 제조방법 | |
| KR20030049781A (ko) | 플래시 메모리 셀 제조 방법 | |
| KR20090110694A (ko) | 반도체 소자의 제조 방법 | |
| KR100876886B1 (ko) | 반도체 소자의 제조방법 | |
| KR100824918B1 (ko) | 플래쉬 메모리 셀 및 그 제조 방법 | |
| KR20120004804A (ko) | 반도체 장치 제조 방법 | |
| KR100548519B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070062017A (ko) | 플래쉬 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |