KR100705406B1 - Method and apparatus for forming an electroplating layer - Google Patents
Method and apparatus for forming an electroplating layer Download PDFInfo
- Publication number
- KR100705406B1 KR100705406B1 KR1020010034721A KR20010034721A KR100705406B1 KR 100705406 B1 KR100705406 B1 KR 100705406B1 KR 1020010034721 A KR1020010034721 A KR 1020010034721A KR 20010034721 A KR20010034721 A KR 20010034721A KR 100705406 B1 KR100705406 B1 KR 100705406B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electroplating
- substrate
- plating layer
- copper plating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Abstract
전기 도금에 의해 기판 상에 도금층을 형성하는 방법 및 장치가 개시되어 있다. 기판 상에 개구 부위를 갖는 절연층을 형성한 다음 상기 개구 부위 및 절연층 상에 연속적으로 장벽층을 형성한다. 그리고, 상기 장벽층 상에 시드층을 형성하고, 상기 시드층 상에 1.60 × 10E-8 내지 1.75 × 10E-8 Ωm 정도의 비저항을 갖는 물질을 2 내지 6 암페어 정도의 전류 조건으로 전기 도금시켜 제1 도금층을 형성한다. 상기 제1 도금층 상에 상기 물질을 6 내지 9 암페어 정도의 전류 조건으로 전기 도금시켜 제2 도금층을 형성한다. 이때, 전기 도금을 위한 장치에는 블로킹부가 형성되고, 상기 블로킹부에 의해 기판 주연 부위에 제공되는 물질 이동을 블로킹한다. 따라서, 상기 개구 부위에 보이드 등과 같이 불량 발생없이 상기 전기 도금층을 형성할 수 있다.A method and apparatus for forming a plating layer on a substrate by electroplating are disclosed. An insulating layer having an opening portion is formed on the substrate, and then a barrier layer is formed continuously on the opening portion and the insulating layer. A seed layer is formed on the barrier layer, and a material having a resistivity of about 1.60 × 10E-8 to 1.75 × 10E-8 Ωm is electroplated on the seed layer under a current condition of about 2 to 6 amps. 1 A plating layer is formed. The material is electroplated on the first plating layer under a current condition of about 6 to 9 amperes to form a second plating layer. In this case, a blocking portion is formed in the apparatus for electroplating, and the blocking portion blocks the movement of material provided to the substrate peripheral portion. Therefore, the electroplating layer can be formed in the opening without a defect such as voids.
Description
도 1은 종래의 전기 도금층을 형성할 때 기판에 형성되는 전류 밀도의 분포를 나타내는 그래프이다.1 is a graph showing a distribution of current densities formed on a substrate when forming a conventional electroplating layer.
도 2는 본 발명의 일 실시예에 따른 전기 도금층 형성 장치를 설명하기 위한 개략적인 구성도이다.2 is a schematic diagram illustrating an electroplating layer forming apparatus according to an embodiment of the present invention.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 전기 도금층 형성 방법을 설명하기 위한 단면도들이다.3A to 3D are cross-sectional views illustrating a method of forming an electroplating layer according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : 장치 200 : 가공 챔버20: apparatus 200: processing chamber
210, 220 : 전극 230, 300 : 기판210, 220:
235 : 블로킹부 240 : 플로팅 솔루션235 blocking
250 : 필터 310 : 절연층250: filter 310: insulating layer
320 : 장벽층 330 : 시드층320: barrier layer 330: seed layer
340 : 도금층340: plating layer
본 발명은 전기 도금층 형성 방법 및 장치에 관한 것으로서, 보다 상세하게는 전기 도금에 의해 기판 상에 구리 물질로 구성되는 구리층을 형성하는 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for forming an electroplating layer, and more particularly, to a method and apparatus for forming a copper layer composed of a copper material on a substrate by electroplating.
컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.BACKGROUND With the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to these demands, manufacturing techniques have been developed in the direction of improving the degree of integration, reliability, response speed and the like of the semiconductor device.
상기 반도체 장치의 제조에 있어 주요한 기술로서 금속 배선 공정에 대한 요구도 엄격해지고 있다. 이에 따라, 상기 단위 면적당 형성되는 소자들의 밀도를 높이기 위하여 상기 금속 배선은 다층 구조로 형성된다. 상기 금속 배선은 주로 알루미늄 또는 텅스텐 물질을 사용하여 형성하고 있다. 그러나, 상기 알루미늄 또는 텅스텐 물질은 비저항이 각각 2.8 × 10E-8 Ωm 정도이고, 5.5 × 10E-8 Ωm 정도이기 때문에 상기 다층 구조의 금속 배선에는 적합하지 않다. 따라서, 최근에는 상기 비저항이 알루미늄보다 낮은 구리 물질을 사용하여 상기 금속 배선을 형성하고 있다.As a major technology in the manufacture of the semiconductor device, the demands on the metallization process are also becoming more stringent. Accordingly, in order to increase the density of devices formed per unit area, the metal wires are formed in a multilayer structure. The metal wiring is mainly formed using aluminum or tungsten material. However, the aluminum or tungsten material is not suitable for the metal wiring of the multilayer structure because the resistivity is about 2.8 × 10E-8 Ωm and about 5.5 × 10E-8 Ωm, respectively. Therefore, recently, the metal wiring is formed using a copper material having a lower specific resistance than aluminum.
상기 구리 물질을 사용하여 금속 배선을 형성하는 방법 및 장치에 대한 일 예는 미합중국 특허 제6,103,624호(issued to Nogami et al.)에 개시되어 있다.An example of a method and apparatus for forming metal interconnects using the copper material is disclosed in US Pat. No. 6,103,624 (issued to Nogami et al.).
상기 구리 물질을 사용하는 금속 배선은 주로 전기 도금에 의해 형성된다. 상기 전기 도금은 상기 구리 물질을 수용하고, 상기 전기 도금을 위한 전류를 제공하는 제1전극과 상기 전기 도금이 이루어지는 기판이 놓여지고, 상기 전류를 제2전극을 포함하는 장치를 사용하여 형성한다.Metal wiring using the copper material is mainly formed by electroplating. The electroplating is formed by using a device that accommodates the copper material, a first electrode providing a current for the electroplating, a substrate on which the electroplating is made, and the current comprising a second electrode.
도 1은 상기 전기 도금에서의 전류 밀도 분포를 나타낸다. 도 1를 참조하면, 상기 전류 밀도는 상기 기판의 중심 부위보다 상기 기판의 주연 부위에서 상대적으로 높게 형성된다.1 shows the current density distribution in the electroplating. Referring to FIG. 1, the current density is relatively higher at the peripheral portion of the substrate than at the central portion of the substrate.
상기 전류 밀도가 상대적으로 높게 형성될 경우 상기 구리 물질의 이동이 높아진다. 때문에, 상기 전기 도금에서는 상기 기판의 주연 부위가 상기 기판의 중심 부위보다 더 두꺼운 도금층이 형성된다.When the current density is formed relatively high, the movement of the copper material is increased. Therefore, in the electroplating, a plating layer is formed in which the peripheral portion of the substrate is thicker than the central portion of the substrate.
그리고, 상기 전기 도금에서는 첨가제를 사용하여 콘택 부위나 트렌치 부위에서 상기 구리 도금층을 빠르게 형성하는 보텀-업(bottom up) 방식을 채택하고 있다. 상기 콘택 부위 또는 트렌치 부위는 설정된 패턴에 의해 다양한 형상을 갖는다. 때문에, 상기 보텀-업 방식으로 상기 다양한 형상을 갖는 모든 부위에 상기 구리 도금층을 형성할 경우에는 상기 콘택 부위 또는 트렌치 부위의 깊이보다 더 높은 두께를 갖도록 형성한다.In addition, in the electroplating, a bottom up method of rapidly forming the copper plating layer at a contact portion or a trench portion using an additive is adopted. The contact portion or trench portion may have various shapes by a set pattern. Therefore, when the copper plating layer is formed on all portions having the various shapes by the bottom-up method, the copper plating layer is formed to have a thickness higher than the depth of the contact portion or the trench portion.
상기 보텀-업 방식에 있어서, 상기 기판의 주연 부위에서는 전류 밀도가 높게 형성되기 때문에 상기 구리 도금층이 더 빠르게 형성된다. 이로 인해, 상기 주연 부위에 위치하는 콘택 부위 또는 트렌치 부위에서는 상기 구리 도금층의 형성이 보텀-업 방식에 따르지 않는다. 때문에, 상기 주연 부위의 콘택 또는 트렌치에서는 그 내부에 상기 구리 도금층이 충분히 형성되지 않고, 상기 콘택 또는 트렌치 입구 부위에 상기 구리 도금층이 먼저 형성된다. 따라서, 상기 콘택 부위 또는 트렌치 부위에서는 보이드(void)가 빈번하게 발생한다.In the bottom-up method, the copper plating layer is formed faster because the current density is formed at the peripheral portion of the substrate. For this reason, formation of the said copper plating layer does not depend on a bottom-up system in the contact part or trench part located in the said peripheral part. Therefore, in the contact or trench of the peripheral portion, the copper plating layer is not sufficiently formed therein, but the copper plating layer is first formed in the contact or trench inlet portion. Therefore, voids frequently occur in the contact region or the trench region.
이와 같이, 상기 보이드가 발생할 경우에는 상기 구리 도금층이 금속 배선의 기능을 충분히 수행하지 못한다는 사실은 자명하다. 때문에, 상기 보이드로 인한 불량이 빈번하게 발생하고, 이로 인해 반도체 장치의 신뢰도가 저하되는 문제점을 갖는다.As such, when the voids occur, it is apparent that the copper plating layer does not sufficiently perform the function of the metal wiring. Therefore, defects due to the voids frequently occur, and thus, the reliability of the semiconductor device is lowered.
그리고, 상기 구리 도금층의 형성은 상기 제1전극 및 제2전극에 7 암페어의 전류를 제공하는 제1공정 조건 또는 상기 제1전극 및 제2전극에 1암페어의 전류를 제공한 다음 7 암페어의 전류를 제공하는 제2공정 조건 등을 갖는다.The copper plating layer may be formed under a first process condition for providing a current of 7 amps to the first electrode and a second electrode or a current of 7 amps after providing a current of 1 amp to the first electrode and the second electrode. And a second process condition for providing.
그러나, 상기 제1공정 조건으로 상기 구리 도금층을 형성할 경우에는 상기 구리 도금층이 상기 기판의 주연 부위에서 용이하게 형성되지 않는다는 것을 확인할 수 있다. 그리고, 상기 제2공정 조건으로 상기 구리 도금층을 형성할 경우에는 상기 구리 도금층의 형성에 앞서 형성한 시드층을 웨팅시키는 상황이 발생한다. 상기 웨팅은 상기 시드층의 단락을 유도하고, 이로 인한 불량이 발생함으로 확인할 수 있다.However, when the copper plating layer is formed under the first process conditions, it may be confirmed that the copper plating layer is not easily formed at the peripheral portion of the substrate. When the copper plating layer is formed under the second process condition, a situation in which the seed layer formed prior to the copper plating layer is wetted may occur. The wetting induces a short circuit of the seed layer, and it can be confirmed that a defect occurs due to this.
이와 같이, 종래의 전기 도금에서는 기판 주연 부위와 기판 중심 부위에 형성되는 도금층에 차이가 있고, 콘택 부위 또는 트렌치 부위에서 보이드가 발생하기 때문에 불량이 빈번하게 발생하는 문제점이 있다. 특히, 고집적도를 요구하는 최근의 반도체 장치의 제조에 상기 전기 도금을 적용할 경우에는 상기 빈번한 불량 발생으로 인하여 상기 반도체 장치의 신뢰도가 저하된다.As described above, in the conventional electroplating, there is a difference in the plating layer formed at the substrate peripheral portion and the center portion of the substrate, and there is a problem that defects frequently occur because voids are generated in the contact portion or the trench portion. In particular, when the electroplating is applied to the manufacture of a recent semiconductor device requiring high integration, the reliability of the semiconductor device is lowered due to the frequent defects.
본 발명의 제1목적은, 콘택 부위 또는 트렌치 부위를 포함하는 개구 부위에 보이드의 발생없이 전기 도금층을 형성하기 위한 방법을 제공하는 데 있다.It is a first object of the present invention to provide a method for forming an electroplating layer without generating voids in an opening portion including a contact portion or a trench portion.
본 발명의 제2목적은, 기판의 주연 부위에 높게 형성되는 전류 밀도를 충분히 차단하기 위한 전기 도금층 형성 장치를 제공하는 데 있다.A second object of the present invention is to provide an electroplating layer forming apparatus for sufficiently blocking a current density formed at a high edge portion of a substrate.
상기 제1목적을 달성하기 위한 본 발명의 전기 도금층 형성 방법은, 기판 상에 개구 부위를 갖는 절연층을 형성하는 단계와, 상기 개구 부위 및 절연층 상에 연속적으로 장벽층을 형성하는 단계와, 상기 장벽층 상에 시드층을 형성하는 단계와, 상기 시드층 상에 1.65 × 10E-8 내지 1.75 × 10E-8 Ωm 정도의 비저항을 갖는 물질을 2 내지 6 암페어 정도의 전류 조건으로 전기 도금시켜 제1도금층을 형성하는 단계와, 상기 제1도금층 상에 상기 물질을 6 내지 9 암페어 정도의 전류 조건으로 전기 도금시켜 제2도금층을 형성하는 단계를 포함한다.An electroplating layer forming method of the present invention for achieving the first object comprises the steps of forming an insulating layer having an opening portion on the substrate, and continuously forming a barrier layer on the opening portion and the insulating layer, Forming a seed layer on the barrier layer, and electroplating a material having a resistivity of about 1.65 × 10E-8 to 1.75 × 10E-8 Ωm on the seed layer under a current condition of about 2 to 6 amps. Forming a first plating layer and electroplating the material on the first plating layer under a current condition of about 6 to 9 amperes to form a second plating layer.
삭제delete
삭제delete
실시예로서, 상기 개구 부위는 0.5㎛ 이상의 선폭을 갖는데, 상기 개구 부위가 1.0㎛인 것이 바람직하다. 실시예의 하나로서, 상기 장벽층은 탄탈륨 물질로 구성되는 탄탈륨 박막이다. 다른 실시예의 하나로서, 상기 장벽층은 질화탄탈륨 물질로 구성되는 질화탄탈륨 박막이다. 또 다른 실시예의 하나로서, 상기 장벽층은 상기 탄탈륨 박막과, 상기 질화탄탈륨 박막이 순차적으로 적층되는 다층 박막이다. 또한, 실시예로서 상기 도금층은 1.7 × 10E-8Ωm 정도의 비저항을 갖는 구리 물질을 사용하여 형성한다. 이외에도 상기 도금층은 1.6 × 10E-8Ωm 정도의 비저항을 갖는 물질을 사용하여 형성할 수 있다. 실시예로서, 상기 제1도금층을 형성할 때 전류 조건은 5 암페어이고, 상기 제2도금층을 형성할 때 전류 조건은 7 암페어이다.As an example, the opening portion has a line width of 0.5 µm or more, and the opening portion is preferably 1.0 µm. In one embodiment, the barrier layer is a tantalum thin film composed of a tantalum material. As another example, the barrier layer is a tantalum nitride thin film composed of a tantalum nitride material. As another example, the barrier layer is a multilayer thin film in which the tantalum thin film and the tantalum nitride thin film are sequentially stacked. In addition, as an embodiment, the plating layer is formed using a copper material having a specific resistance of about 1.7 × 10E-8Ωm. In addition, the plating layer may be formed using a material having a specific resistance of about 1.6 × 10E-8Ωm. In an embodiment, the current condition is 5 amperes when the first plating layer is formed, and the current condition is 7 amperes when the second plating layer is formed.
이와 같이, 상기 전류 조건들을 적절하게 제어함으로서 상기 개구 부위에 형성되는 전기 도금층을 보이드 발생없이 형성할 수 있다. As such, by appropriately controlling the current conditions, an electroplating layer formed in the opening portion can be formed without generating voids.
상기 제2목적을 달성하기 위한 본 발명의 전기 도금층의 형성 장치는, 가공 챔버와, 상기 가공 챔버 저부에 설치되고, 1.65 × 10E-8 내지 1.75 × 10E-8 Ωm 정도의 비저항을 갖는 물질을 수용하고, 상기 물질의 전기 도금이 가능한 전류를 제공하는 제1전극과, 상기 가공 챔버 상부에 설치되고, 상기 물질을 표면에 전기 도금하기 위한 기판이 놓여지고, 상기 기판에 상기 전기 도금이 가능한 전류를 제공하는 제2전극과, 상기 기판의 주연 부위 표면을 둘러싸도록 설치되고, 상기 전기 도금을 수행할 때 상기 전류의 제공에 의해 상기 기판의 주연 부위에 형성되는 전계를 블로킹하기 위한 블로킹 수단을 포함한다.An apparatus for forming an electroplating layer of the present invention for achieving the second object includes a processing chamber and a material provided at a bottom of the processing chamber and having a specific resistance of about 1.65 × 10E-8 to 1.75 × 10E-8 Ωm. And a first electrode providing an electric current capable of electroplating the material, a substrate provided above the processing chamber, and a substrate for electroplating the material on the surface. And a second electrode provided to surround the surface of the peripheral portion of the substrate, and blocking means for blocking an electric field formed at the peripheral portion of the substrate by providing the current when performing the electroplating. .
이와 같이, 상기 블로킹 수단을 사용함으로서 상기 기판 주연 부위에서의 전류 밀도로 인한 구리 물질의 이동을 용이하게 차단시킬 수 있다.As such, by using the blocking means, movement of the copper material due to the current density in the peripheral portion of the substrate may be easily blocked.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 2는 상기 전기 도금층을 형상하기 위한 장치(20)를 나타낸다.2 shows an
도 2를 참조하면, 상기 장치(20)는 가공 챔버(200)를 포함한다. 가공 챔버(200)에는 저부에 제1전극(210)이 설치되고, 상부에 제2전극(220)이 설치된다. 제1전극(210)은 1.7 × 10E-8 Ωm 정도의 비저항을 갖는 물질을 수용하고, 상기 전기 도금을 수행할 때 상기 물질에 전기 도금이 가능한 전류를 제공한다. 제2전극(220)은 기판(230)이 놓여지고, 상기 전기 도금을 수행할 때 기판(230)에 상기 전기 도금이 가능한 전류를 제공한다.Referring to FIG. 2, the
가공 챔버(200)에는 기판(230)이 놓여지는 부근에 기판(230)의 주연 부위 표 면을 둘러싸도록 블로킹부(235)가 설치된다. 블로킹부(235)는 기판(230) 주연 부위에 면접하는 것이 아니라 일정 간격 이격되도록 설치된다. 이에 따라, 블로킹부(235)는 상기 전기 도금을 수행할 때 기판(230) 주연 부위에 형성되는 전계를 블로킹한다. 때문에, 상기 전기 도금을 수행할 때 상기 블로킹에 의해 상기 전기 도금을 위한 물질 이동을 제어하고, 기판(230) 주연 부위에 형성되는 전기 도금층의 두께를 제어한다.The blocking
그리고, 가공 챔버(200)에는 플로팅 솔루션(plating solution)(240) 및 필터(250)가 설치되어 상기 전기 도금을 수행할 때 상기 물질 이동을 적절히 제어한다.In addition, a floating
상기 장치(30)를 사용하여 기판 상에 전기 도금층을 형성하는 방법을 살펴보면 다음과 같다.The method of forming an electroplating layer on a substrate using the apparatus 30 is as follows.
도 3a를 참조하면, 기판(300) 상에 개구 부위(310a, 310b)를 갖는 절연층(310)을 형성한다. 절연층(310)은 산화 물질로 구성되고, 개구 부위(310a, 310b)는 사진 식각 공정을 수행하여 형성한다. 이때, 개구 부위(310a, 310b)는 콘택 및 트렌치 등과 같은 다양한 형태를 갖는다. 그리고, 개구 부위(310a, 310b)의 선폭은 0.5㎛ 또는 1.0㎛이다.Referring to FIG. 3A, an insulating
도 3b를 참조하면, 개구 부위(310a, 310b) 및 절연층(310) 상에 연속적으로 장벽층(320)을 형성한다. 장벽층(320)은 탄탈륨 물질로 구성되는 탄탈륨 박막, 질화탄탈륨 물질로 구성되는 질화탄탈륨 박막 또는 상기 탄탈륨 박막과, 상기 질화탄탈륨 박막이 순차적으로 적층되는 다층 박막 중에서 선택된다. 그리고, 장벽층(320)은 스퍼터링 공정을 수행하여 형성한다. 때문에, 장벽층(320)은 개구 부위(310a, 310b) 및 절연층(310) 표면에 형성된다.Referring to FIG. 3B, the
도 3c를 참조하면, 장벽층(320) 상에 시드층(330)을 형성한다. 시드층(330)은 전기 도금층의 용이한 형성에 협조하는 매개체로서, 상기 전기 도금층과 동일한 물질로 구성된다.Referring to FIG. 3C, the
도 3d를 참조하면, 시드층(330) 상에 전기 도금층(340)을 형성한다. 이때, 전기 도금층(340)은 1.7 × 10E-8 Ωm 정도의 비저항을 갖는 물질로 구성된다. 이는, 상기 제1전극이 1.7 × 10E-8 Ωm 정도의 비저항을 수용하고, 상기 물질을 사용하여 전기 도금을 수행하기 때문이다.Referring to FIG. 3D, an
그리고, 상기 전기 도금을 수행함에 있어 상기 제1전극 및 제2전극에 제공되는 전류는 상기 개구 부위의 선폭에 따라 조건을 달리한다. 또한, 상기 전기 도금의 조건도 상기 개구 부위의 선폭에 따라 다르다. 이를 보다 구체적으로 살펴보면 다음과 같다.In performing the electroplating, the currents provided to the first and second electrodes vary depending on the line width of the opening. Moreover, the conditions of the said electroplating also change with the line width of the said opening site | part. Looking at this in more detail as follows.
먼저, 상기 개구 부위가 0.5㎛의 선폭을 갖는 경우에는 상기 제1전극 및 제2전극에 5 암페어의 전류를 제공한다. 그리고, 한번의 공정에 의해 상기 전기 도금층을 형성한다. 이때, 상기 전기 도금층은 보텀-업 방식으로 형성하는데, 기판 주연 부위가 상기 블로킹부에 의해 블로킹되기 때문에 보이드 등과 같은 불량 발생하지 않는다.First, when the opening has a line width of 0.5 μm, a current of 5 amps is provided to the first electrode and the second electrode. Then, the electroplating layer is formed in one step. At this time, the electroplating layer is formed in a bottom-up manner, and defects such as voids do not occur because the peripheral portion of the substrate is blocked by the blocking portion.
그리고, 상기 개구 부위가 1.0㎛의 선폭을 갖는 경우에는 상기 제1전극 및 제2전극에는 5 암페어의 전류를 제공한 다음 7암페어의 전류를 제공한다. 즉, 두 번의 공정에 상기 전기 도금층을 형성하는 것으로서, 상기 5 암페어의 전류를 제공하여 제1전기 도금층을 형성하고, 상기 7 암페어의 전류를 제공하여 제2전기 도금층을 형성한다. 이때, 상기 전기 도금층은 보텀-업 방식으로 형성하는데, 상기 기판 주연 부위가 상기 블로킹부에 의해 블로킹되기 때문에 보이드 등과 같은 불량 발생하지 않는다.When the opening has a line width of 1.0 μm, a current of 5 amps is provided to the first electrode and the second electrode, and then a current of 7 amps is provided. That is, as the electroplating layer is formed in two processes, the first electroplating layer is formed by providing a current of 5 amps, and the second electroplating layer is formed by providing a current of 7 amps. In this case, the electroplating layer is formed in a bottom-up manner, and defects such as voids do not occur because the peripheral portion of the substrate is blocked by the blocking portion.
이어서, 상기 전기 도금층을 형성한 다음 열처리를 수행하고, 평탄화 공정을 통하여 상기 전기 도금층 표면을 평탄화시킨다. 이에 따라, 상기 전기 도금층은 금속 배선 부분이 기판 상에 남게된다.Subsequently, the electroplating layer is formed, and then heat treatment is performed to planarize the surface of the electroplating layer through a planarization process. Accordingly, in the electroplating layer, metal wiring portions remain on the substrate.
이와 같이, 상기 전기 도금층은 특정 크기를 갖는 개구 부위에서의 용이한 형성을 도모할 수 있고, 상기 장치적 구성 및 공정 조건에 의해 보이드 등과 같은 불량의 발생을 최소화할 수 있다.As such, the electroplating layer can facilitate formation at an opening having a specific size and can minimize the occurrence of defects such as voids by the device configuration and process conditions.
상기 전기 도금층이 구리 물질로 구성되어 구리 도금층이 형성될 경우, 사익 구리 도금층은 패턴 형성을 위한 식각이 용이하지 않다. 때문에, 상기 구리 도금층은 상기 식각에 의한 패턴이 패터닝된 구조를 갖도록 형성해야 한다. 따라서, 상기 패터닝 구조는 다마신(damascene) 방식에 의해 형성한다.When the electroplating layer is made of a copper material to form a copper plating layer, the spike copper plating layer is not easily etched for pattern formation. Therefore, the copper plating layer should be formed to have a patterned pattern by the etching. Thus, the patterning structure is formed by a damascene method.
이와 같이, 상기 다마신 방식으로 형성한 패터닝 구조에 상기 구리 도금층을 형성하는 경우, 상기 장치 및 상기 공정 조건을 적용함으로서 상기 불량의 발생을 최소화할 수 있다.As such, when the copper plating layer is formed on the patterning structure formed by the damascene method, the occurrence of the defect may be minimized by applying the apparatus and the process conditions.
실시예 1Example 1
기판 상에 개구 부위를 갖는 절연층을 형성한다. 상기 개구 부위는 다마신 방식에 의해 형성된 패턴 구조를 갖는다. 그리고, 상기 개구 부위는 0.5 내지 1.0㎛ 사이의 선폭을 갖도록 형성된다. 이어서, 스퍼터링 공정을 수행하여 기판 및 개구 부위 표면에 탄탈륨 물질로 구성되는 탄탈륨 박막을 형성한다. 그리고, 탄탈륨 박막 상에 시드층을 형성한다. 이어서, 제1전극 및 제2전극에 5 암페어의 전류를 제공하는 전기 도금을 수행한다. 상기 전기 도금에 의해 상기 시드층 상에는 구리 도금층이 형성된다. 이때, 상기 구리 도금층은 개구 부위에 충분히 충전됨과 동시에 상기 시드층이 형성된 절연층 표면 상에도 충분히 형성된다. 그리고, 열처리를 수행한 다음 상기 구리 도금층 표면을 평탄화시켜 금속 배선으로 형성한다.An insulating layer having an opening portion is formed on the substrate. The opening portion has a pattern structure formed by the damascene method. And, the opening portion is formed to have a line width between 0.5 to 1.0㎛. Subsequently, a sputtering process is performed to form a tantalum thin film composed of a tantalum material on the surface of the substrate and the opening portion. And a seed layer is formed on a tantalum thin film. Subsequently, electroplating is performed to provide a current of 5 amps to the first electrode and the second electrode. The copper plating layer is formed on the seed layer by the electroplating. At this time, the copper plating layer is sufficiently filled in the opening, and is also sufficiently formed on the surface of the insulating layer on which the seed layer is formed. After the heat treatment, the surface of the copper plating layer is planarized to form a metal wiring.
이때, 상기 개구 부위에 형성되는 구리 도금층은 보이드 등과 같은 불량이 발생하지 않는다. 그리고, 상기 기판의 중심 부위와 주연 부위에 형성되는 구리 도금층은 상대적으로 두께 차이가 발생하지 않는다.At this time, a defect such as voids does not occur in the copper plating layer formed at the opening. In addition, the thickness of the copper plating layer formed on the center portion and the peripheral portion of the substrate does not relatively occur.
실시예 2Example 2
기판 상에 개구 부위를 갖는 절연층을 형성한다. 상기 개구 부위는 다마신 방식에 의해 형성된 패턴 구조를 갖는다. 그리고, 상기 개구 부위는 0.5 내지 1.0㎛ 사이의 선폭을 갖도록 형성된다. 이어서, 스퍼터링 공정을 수행하여 기판 및 개구 부위 표면에 질화 탄탈륨 물질로 구성되는 질화 탄탈륨 박막을 형성한다. 그리고, 질화 탄탈륨 박막 상에 시드층을 형성한다. 이어서, 제1전극 및 제2전극에 5 암페어의 전류를 제공하는 전기 도금을 수행한다. 상기 전기 도금에 의해 상기 시드층 상에는 구리 도금층이 형성된다. 이때, 상기 구리 도금층은 개구 부위에 충분히 충전됨과 동시에 상기 시드층이 형성된 절연층 표면 상에도 충분히 형성된다. 그리고, 열처리를 수행한 다음 상기 구리 도금층 표면을 평탄화시켜 금속 배선으로 형성한다.An insulating layer having an opening portion is formed on the substrate. The opening portion has a pattern structure formed by the damascene method. And, the opening portion is formed to have a line width between 0.5 to 1.0㎛. Subsequently, a sputtering process is performed to form a tantalum nitride thin film made of tantalum nitride material on the surface of the substrate and the opening portion. And a seed layer is formed on a tantalum nitride thin film. Subsequently, electroplating is performed to provide a current of 5 amps to the first electrode and the second electrode. The copper plating layer is formed on the seed layer by the electroplating. At this time, the copper plating layer is sufficiently filled in the opening, and is also sufficiently formed on the surface of the insulating layer on which the seed layer is formed. After the heat treatment, the surface of the copper plating layer is planarized to form a metal wiring.
이때, 상기 개구 부위에 형성되는 구리 도금층은 보이드 등과 같은 불량이 발생하지 않는다. 그리고, 상기 기판의 중심 부위와 주연 부위에 형성되는 구리 도금층은 상대적으로 두께 차이가 발생하지 않는다.At this time, a defect such as voids does not occur in the copper plating layer formed at the opening. In addition, the thickness of the copper plating layer formed on the center portion and the peripheral portion of the substrate does not relatively occur.
실시예 3Example 3
기판 상에 개구 부위를 갖는 절연층을 형성한다. 상기 개구 부위는 다마신 방식에 의해 형성된 패턴 구조를 갖는다. 그리고, 상기 개구 부위는 0.5 내지 1.0㎛ 사이의 선폭을 갖도록 형성된다. 이어서, 스퍼터링 공정을 수행하여 기판 및 개구 부위 표면에 탄탈륨 물질로 구성되는 탄탈륨 박막 및 질화 탄탈륨 물질로 구성되는 질화 탄탈륨 박막을 순차적으로 형성한다. 그리고, 질화 탄탈륨 박막 상에 시드층을 형성한다. 이어서, 제1전극 및 제2전극에 5 암페어의 전류를 제공하는 전기 도금을 수행한다. 상기 전기 도금에 의해 상기 시드층 상에는 구리 도금층이 형성된다. 이때, 상기 구리 도금층은 개구 부위에 충분히 충전됨과 동시에 상기 시드층이 형성된 절연층 표면 상에도 충분히 형성된다. 그리고, 열처리를 수행한 다음 상기 구리 도금층 표면을 평탄화시켜 금속 배선으로 형성한다.An insulating layer having an opening portion is formed on the substrate. The opening portion has a pattern structure formed by the damascene method. And, the opening portion is formed to have a line width between 0.5 to 1.0㎛. Subsequently, a sputtering process is performed to sequentially form a tantalum thin film composed of a tantalum material and a tantalum nitride thin film composed of a tantalum nitride material on the surface of the substrate and the opening portion. And a seed layer is formed on a tantalum nitride thin film. Subsequently, electroplating is performed to provide a current of 5 amps to the first electrode and the second electrode. The copper plating layer is formed on the seed layer by the electroplating. At this time, the copper plating layer is sufficiently filled in the opening, and is also sufficiently formed on the surface of the insulating layer on which the seed layer is formed. After the heat treatment, the surface of the copper plating layer is planarized to form a metal wiring.
이때, 상기 개구 부위에 형성되는 구리 도금층은 보이드 등과 같은 불량이 발생하지 않는다. 그리고, 상기 기판의 중심 부위와 주연 부위에 형성되는 구리 도금층은 상대적으로 두께 차이가 발생하지 않는다.At this time, a defect such as voids does not occur in the copper plating layer formed at the opening. In addition, the thickness of the copper plating layer formed on the center portion and the peripheral portion of the substrate does not relatively occur.
실시예 4Example 4
기판 상에 개구 부위를 갖는 절연층을 형성한다. 상기 개구 부위는 다마신 방식에 의해 형성된 패턴 구조를 갖는다. 그리고, 상기 개구 부위는 0.5㎛ 이상의 선폭을 갖도록 형성된다. 이어서, 스퍼터링 공정을 수행하여 기판 및 개구 부위 표면에 탄탈륨 물질로 구성되는 탄탈륨 박막을 형성한다. 그리고, 탄탈륨 박막 상에 시드층을 형성한다. 이어서, 상기 제1전극 및 제2전극에 5 암페어의 전류를 제공하는 전기 도금을 수행하여 제1구리 도금층을 형성한다. 그리고, 상기 제1전극 및 제2전극에 7 암페어의 전류를 제공하는 전기 도금을 수행하여 상기 제1구리 도금층 상에 제2구리 도금층을 형성한다. 따라서, 상기 전기 도금에 의해 상기 시드층 상에는 구리 도금층이 형성된다. 이때, 상기 구리 도금층은 개구 부위에 충분히 충전됨과 동시에 상기 시드층이 형성된 절연층 표면 상에도 충분히 형성된다. 그리고, 열처리를 수행한 다음 상기 구리 도금층 표면을 평탄화시켜 금속 배선으로 형성한다.An insulating layer having an opening portion is formed on the substrate. The opening portion has a pattern structure formed by the damascene method. The opening portion is formed to have a line width of 0.5 μm or more. Subsequently, a sputtering process is performed to form a tantalum thin film composed of a tantalum material on the surface of the substrate and the opening portion. And a seed layer is formed on a tantalum thin film. Subsequently, electroplating is performed to provide a current of 5 amps to the first electrode and the second electrode to form a first copper plating layer. The second copper plating layer is formed on the first copper plating layer by performing electroplating to provide a current of 7 amps to the first electrode and the second electrode. Therefore, a copper plating layer is formed on the seed layer by the electroplating. At this time, the copper plating layer is sufficiently filled in the opening, and is also sufficiently formed on the surface of the insulating layer on which the seed layer is formed. After the heat treatment, the surface of the copper plating layer is planarized to form a metal wiring.
이때, 상기 개구 부위에 형성되는 구리 도금층은 보이드 등과 같은 불량이 발생하지 않는다. 그리고, 상기 기판의 중심 부위와 주연 부위에 형성되는 구리 도금층은 상대적으로 두께 차이가 발생하지 않는다.At this time, a defect such as voids does not occur in the copper plating layer formed at the opening. In addition, the thickness of the copper plating layer formed on the center portion and the peripheral portion of the substrate does not relatively occur.
실시예 5Example 5
기판 상에 개구 부위를 갖는 절연층을 형성한다. 상기 개구 부위는 다마신 방식에 의해 형성된 패턴 구조를 갖는다. 그리고, 상기 개구 부위는 0.5㎛ 이상의 선폭을 갖도록 형성된다. 이어서, 스퍼터링 공정을 수행하여 기판 및 개구 부위 표면에 질화 탄탈륨 물질로 구성되는 질화 탄탈륨 박막을 형성한다. 그리고, 질화 탄 탈륨 박막 상에 시드층을 형성한다. 이어서, 상기 제1전극 및 제2전극에 5 암페어의 전류를 제공하는 전기 도금을 수행하여 제1구리 도금층을 형성한다. 그리고, 상기 제1전극 및 제2전극에 7 암페어의 전류를 제공하는 전기 도금을 수행하여 상기 제1구리 도금층 상에 제2구리 도금층을 형성한다. 따라서, 상기 전기 도금에 의해 상기 시드층 상에는 구리 도금층이 형성된다. 이때, 상기 구리 도금층은 개구 부위에 충분히 충전됨과 동시에 상기 시드층이 형성된 절연층 표면 상에도 충분히 형성된다. 그리고, 열처리를 수행한 다음 상기 구리 도금층 표면을 평탄화시켜 금속 배선으로 형성한다.An insulating layer having an opening portion is formed on the substrate. The opening portion has a pattern structure formed by the damascene method. The opening portion is formed to have a line width of 0.5 μm or more. Subsequently, a sputtering process is performed to form a tantalum nitride thin film made of tantalum nitride material on the surface of the substrate and the opening portion. And a seed layer is formed on a tantalum nitride thin film. Subsequently, electroplating is performed to provide a current of 5 amps to the first electrode and the second electrode to form a first copper plating layer. The second copper plating layer is formed on the first copper plating layer by performing electroplating to provide a current of 7 amps to the first electrode and the second electrode. Therefore, a copper plating layer is formed on the seed layer by the electroplating. At this time, the copper plating layer is sufficiently filled in the opening, and is also sufficiently formed on the surface of the insulating layer on which the seed layer is formed. After the heat treatment, the surface of the copper plating layer is planarized to form a metal wiring.
이때, 상기 개구 부위에 형성되는 구리 도금층은 보이드 등과 같은 불량이 발생하지 않는다. 그리고, 상기 기판의 중심 부위와 주연 부위에 형성되는 구리 도금층은 상대적으로 두께 차이가 발생하지 않는다.At this time, a defect such as voids does not occur in the copper plating layer formed at the opening. In addition, the thickness of the copper plating layer formed on the center portion and the peripheral portion of the substrate does not relatively occur.
실시예 6Example 6
기판 상에 개구 부위를 갖는 절연층을 형성한다. 상기 개구 부위는 다마신 방식에 의해 형성된 패턴 구조를 갖는다. 그리고, 상기 개구 부위는 0.5㎛ 이상의 선폭을 갖도록 형성된다. 이어서, 스퍼터링 공정을 수행하여 기판 및 개구 부위 표면에 탄탈륨 물질로 구성되는 탄탈륨 박막 및 질화 탄탈륨 물질로 구성되는 질화 탄탈륨 박막을 순차적으로 형성한다. 그리고, 질화 탄탈륨 박막 상에 시드층을 형성한다. 이어서, 상기 제1전극 및 제2전극에 5 암페어의 전류를 제공하는 전기 도금을 수행하여 제1구리 도금층을 형성한다. 그리고, 상기 제1전극 및 제2전극에 7 암페어의 전류를 제공하는 전기 도금을 수행하여 상기 제1구리 도금층 상에 제2구 리 도금층을 형성한다. 따라서, 상기 전기 도금에 의해 상기 시드층 상에는 구리 도금층이 형성된다. 이때, 상기 구리 도금층은 개구 부위에 충분히 충전됨과 동시에 상기 시드층이 형성된 절연층 표면 상에도 충분히 형성된다. 그리고, 열처리를 수행한 다음 상기 구리 도금층 표면을 평탄화시켜 금속 배선으로 형성한다.An insulating layer having an opening portion is formed on the substrate. The opening portion has a pattern structure formed by the damascene method. The opening portion is formed to have a line width of 0.5 μm or more. Subsequently, a sputtering process is performed to sequentially form a tantalum thin film composed of a tantalum material and a tantalum nitride thin film composed of a tantalum nitride material on the surface of the substrate and the opening portion. And a seed layer is formed on a tantalum nitride thin film. Subsequently, electroplating is performed to provide a current of 5 amps to the first electrode and the second electrode to form a first copper plating layer. The second copper plating layer is formed on the first copper plating layer by performing electroplating to provide a current of 7 amps to the first electrode and the second electrode. Therefore, a copper plating layer is formed on the seed layer by the electroplating. At this time, the copper plating layer is sufficiently filled in the opening, and is also sufficiently formed on the surface of the insulating layer on which the seed layer is formed. After the heat treatment, the surface of the copper plating layer is planarized to form a metal wiring.
이때, 상기 개구 부위에 형성되는 구리 도금층은 보이드 등과 같은 불량이 발생하지 않는다. 그리고, 상기 기판의 중심 부위와 주연 부위에 형성되는 구리 도금층은 상대적으로 두께 차이가 발생하지 않는다.At this time, a defect such as voids does not occur in the copper plating layer formed at the opening. In addition, the thickness of the copper plating layer formed on the center portion and the peripheral portion of the substrate does not relatively occur.
이와 같이, 본 발명에 의하면 전기 도금으로 형성하는 전기 도금층을 보이드 등과 같은 불량 발생없이 용이하게 형성할 수 있다. 특히, 구리 도금층을 상기 보이드 등과 같은 불량 발생없이 용이하게 형성할 수 있기 때문에 반도체 장치의 제조에 적극적으로 응용할 수 있다. 그리고, 기판의 중심 부위에 주연 부위에 형성하는 전기 도금층의 두께 편차를 최소화할 수 있다.As described above, according to the present invention, the electroplating layer formed by electroplating can be easily formed without occurrence of defects such as voids and the like. In particular, since the copper plating layer can be easily formed without defects such as the voids, the copper plating layer can be actively applied to the manufacture of semiconductor devices. The thickness variation of the electroplating layer formed at the peripheral portion of the central portion of the substrate can be minimized.
따라서, 본 발명에 의하면 용이한 전기 도금층의 형성을 이루고, 이를 반도체 장치에 적용함으로서 상기 반도체 장치의 제조에 따른 신뢰도를 향상시킬 수 있는 효과를 기대할 수 있다.Therefore, according to the present invention, by forming an easy electroplating layer and applying the same to a semiconductor device, an effect of improving the reliability of manufacturing the semiconductor device can be expected.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010034721A KR100705406B1 (en) | 2001-06-19 | 2001-06-19 | Method and apparatus for forming an electroplating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010034721A KR100705406B1 (en) | 2001-06-19 | 2001-06-19 | Method and apparatus for forming an electroplating layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020096325A KR20020096325A (en) | 2002-12-31 |
| KR100705406B1 true KR100705406B1 (en) | 2007-04-10 |
Family
ID=27709920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010034721A KR100705406B1 (en) | 2001-06-19 | 2001-06-19 | Method and apparatus for forming an electroplating layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100705406B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008007830A (en) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | Plating method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044851A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method for forming copper alloy wiring of semiconductor device |
| KR20010014857A (en) * | 1999-05-03 | 2001-02-26 | 비센트 비.인그라시아 | Method for forming a copper layer over a semiconductor wafer |
| JP2001135721A (en) * | 1999-11-04 | 2001-05-18 | Sony Corp | Semiconductor device and method of manufacturing the same |
| JP2002105687A (en) * | 2000-09-26 | 2002-04-10 | Morita Kagaku Kogyo Kk | Method for plating copper thin film |
-
2001
- 2001-06-19 KR KR1020010034721A patent/KR100705406B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044851A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Method for forming copper alloy wiring of semiconductor device |
| KR20010014857A (en) * | 1999-05-03 | 2001-02-26 | 비센트 비.인그라시아 | Method for forming a copper layer over a semiconductor wafer |
| JP2001135721A (en) * | 1999-11-04 | 2001-05-18 | Sony Corp | Semiconductor device and method of manufacturing the same |
| JP2002105687A (en) * | 2000-09-26 | 2002-04-10 | Morita Kagaku Kogyo Kk | Method for plating copper thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020096325A (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167812B1 (en) | Interconnection structure for semiconductor integrated chip and its method | |
| US4812419A (en) | Via connection with thin resistivity layer | |
| US6849927B2 (en) | Forming submicron integrated-circuit wiring from gold, silver, copper, and other metals | |
| US4954214A (en) | Method for making interconnect structures for VLSI devices | |
| US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| KR20210000732A (en) | Via prefilling of fully aligned vias | |
| WO2010076019A1 (en) | A metallization system of a semiconductor device comprising extra-tapered transition vias | |
| JP5284981B2 (en) | Method for forming vertical elements by electroplating | |
| EP0534631A1 (en) | Method of forming vias structure obtained | |
| US8785321B2 (en) | Low resistance and reliable copper interconnects by variable doping | |
| JP3517426B2 (en) | Method of manufacturing contact vias in integrated circuits | |
| US6228767B1 (en) | Non-linear circuit elements on integrated circuits | |
| KR101055564B1 (en) | Dummy structures to reduce metal recesses in the electropolishing process | |
| KR100705406B1 (en) | Method and apparatus for forming an electroplating layer | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| US5888896A (en) | Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component | |
| KR100752174B1 (en) | Method for forming copper metallization layer in semiconductor device using two seed layers | |
| US6093647A (en) | Method to selectively electroplate conductive material into trenches | |
| KR100591236B1 (en) | Selective performance enhancements for interconnect conducting paths | |
| US5915756A (en) | Method to fill via holes between two conductive layers | |
| KR20020010937A (en) | Fabrication process for dishing-free cu damascene structures | |
| KR100485391B1 (en) | Method for forming metal wiring in semiconductor manufacturing process | |
| US7067431B2 (en) | Method of forming damascene pattern in a semiconductor device | |
| JP2005079156A (en) | Wiring forming method | |
| KR100866122B1 (en) | Method for forming metal line using dual damascene process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |