KR100704934B1 - Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor - Google Patents

Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor Download PDF

Info

Publication number
KR100704934B1
KR100704934B1 KR1020050055549A KR20050055549A KR100704934B1 KR 100704934 B1 KR100704934 B1 KR 100704934B1 KR 1020050055549 A KR1020050055549 A KR 1020050055549A KR 20050055549 A KR20050055549 A KR 20050055549A KR 100704934 B1 KR100704934 B1 KR 100704934B1
Authority
KR
South Korea
Prior art keywords
capacitor
printed circuit
circuit board
multilayer printed
cavity
Prior art date
Application number
KR1020050055549A
Other languages
Korean (ko)
Other versions
KR20070000091A (en
KR20060136061A (en
Inventor
노부유끼 이케구찌
조한서
조석현
안진용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050055549A priority Critical patent/KR100704934B1/en
Publication of KR20070000091A publication Critical patent/KR20070000091A/en
Publication of KR20060136061A publication Critical patent/KR20060136061A/en
Application granted granted Critical
Publication of KR100704934B1 publication Critical patent/KR100704934B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed

Abstract

콘덴서를 내장한 다층 인쇄회로기판 및 그 제조방법이 개시된다. 공동이 형성된 적층판과, 공동에 삽입되며 표면이 시란커플링제로 처리된 콘덴서와, 콘덴서와 공동 사이를 충전하면서 적층되는 충전수지층을 포함하는 콘덴서를 내장한 인쇄회로기판 및 그 제조방법은 콘덴서와 수지조성물 간의 박리를 방지하고 기판의 휨 및 뒤틀림을 방지할 수 있기 때문에 신뢰성이 향상된다. Disclosed are a multilayer printed circuit board having a capacitor and a method of manufacturing the same. A printed circuit board including a laminated plate having a cavity formed therein, a capacitor inserted into the cavity and having a surface treated with a silane coupling agent, and a filling resin layer laminated between the capacitor and the cavity, and a manufacturing method thereof is a capacitor. Reliability is improved because the separation between the resin composition and the resin composition can be prevented and the bending and warping of the substrate can be prevented.

시란커플링제, 인쇄회로기판, 콘덴서 Shiran coupling agent, printed circuit board, condenser

Description

콘덴서 내장 다층 인쇄회로기판 및 그 제조방법{Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor}Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor}

도 1은 본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판의 단면도.1 is a cross-sectional view of a multi-layer printed circuit board with a capacitor according to an embodiment of the present invention.

도 2는 적층판에 다수의 공동을 형성한 상태를 나타낸 단면도. 2 is a cross-sectional view showing a state in which a plurality of cavities are formed in a laminate.

도 3은 공동에 콘덴서를 위치한 상태를 나타낸 단면도.3 is a cross-sectional view showing a state where a condenser is placed in a cavity;

도 4는 적층판의 상면에 충전수지층 및 동박을 그리고 하면에 프리프레그 및 동박을 위치시킨 상태를 나태 낸 단면도. 4 is a cross-sectional view showing a state where the filling resin layer and the copper foil on the upper surface of the laminated plate and the prepreg and copper foil on the lower surface.

도 5는 충전수지층 및 동박 그리고 프리프레그 및 동박을 적층하여 콘덴서와 공동 사이가 충전된 상태를 나타낸 단면도. Fig. 5 is a cross-sectional view showing a state in which a filling resin layer and a copper foil and a prepreg and a copper foil are stacked to be filled with a capacitor and a cavity.

도 6은 본 발명의 다른 실시예에 따른 콘덴서 내장 다층 인쇄회로기판의 단면도. 6 is a cross-sectional view of a multi-layer printed circuit board with a capacitor according to another embodiment of the present invention.

도 7은 본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판의 제조방법을 나타내는 흐름도. 7 is a flowchart illustrating a method of manufacturing a capacitor-embedded multilayer printed circuit board according to an exemplary embodiment of the present invention.

*도면의 주요부분에 대한 도면부호의 설명** Description of the reference numerals for the main parts of the drawings *

10: 적층판 11: 공동 20: 충전수지층10: laminated sheet 11: cavity 20: filling resin layer

30: 내층회로 31: 동박 40: 프리프레그30: inner layer circuit 31: copper foil 40: prepreg

50: 블라인드 비어홀 51: 관통홀 60: 콘덴서50: blind via hole 51: through hole 60: condenser

70: 영구보호피막 70: permanent protective coating

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 콘덴서를 내장한 다층 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a multilayer printed circuit board and a method for manufacturing the same, and more particularly, to a multilayer printed circuit board with a capacitor and a method for manufacturing the same.

최근 전자기기의 소형, 박형 및 경량화에 따라서 이에 사용되는 인쇄회로기판(Printed Circuit Board, PCB) 또한 소형 및 경량화가 요구되고 있다. 종래의 패키지용 인쇄회로기판에서는 전원에서부터 IC 칩의 전원·어스까지 루프 인덕턴스를 줄일 목적으로 칩콘덴서를 인쇄회로기판의 표면에 실장했다. 그러나 날로 소형화, 고밀도화 되어가는 전자기기에 있어서, 인쇄회로기판의 표면적 자체가 감소할 뿐 아니라 표면에 살장되는 전자부품의 수가 증가함에 따라 콘덴서의 표면 실장에 많은 어려움이 있다. 그리고 루프 인덕턴스의 리액턴스 성분은 주파수에 의존하기 때문에, IC 칩의 구동주파수가 증가하면 콘덴서의 표면실장은 루프 인덕턴스를 충분히 줄일 수가 없는 문제점이 발생하였다. 이러한 문제점을 해결하기 위하여 오늘날에는 콘덴서를 기판 내부에 내장하는 방법이 많이 사용되고 있다. Recently, according to the miniaturization, thinness, and lightening of electronic devices, printed circuit boards (PCBs) used therein are also required to be compact and lightweight. In a conventional packaged printed circuit board, a chip capacitor is mounted on the surface of the printed circuit board to reduce loop inductance from the power supply to the power supply and earth of the IC chip. However, in electronic devices that are becoming smaller and denser, there are many difficulties in surface mounting of capacitors as the surface area of the printed circuit board itself decreases and the number of electronic components to be mounted on the surface increases. Since the reactance component of the loop inductance depends on the frequency, the surface mount of the capacitor cannot sufficiently reduce the loop inductance when the driving frequency of the IC chip is increased. In order to solve this problem, a method of embedding a capacitor inside a substrate is widely used today.

이와 같이 콘덴서를 기판 내부에 실장하는 종래의 방법은 일본 공개특허공보 특개평06-326472호, 특개평07-263619호 및 특개2001-332437호 등이 있다. As described above, conventional methods of mounting a capacitor inside a substrate include JP-A-06-326472, JP-A-07-263619, JP-A-2001-332437, and the like.

그러나 상기 특개평06-326472호 및 특개평07-263619호는 콘덴서의 구조상 신뢰성이 떨어지고 콘덴서와 수지와의 밀착성이 나쁜 문제점이 있다. 그리고 이러한 문제점을 개선한 상기 특개2001-332437호 공보에서는, 콘덴서와 수지와의 밀착성을 높이기 위하여 콘덴서의 일부를 조화(粗化)하였지만 이 또한 충분한 밀착성을 나타내지 못하였다. 또한, 상기 특개2001-332437호에 의한 방법은 콘덴서의 한 면을 기재보강이 없는 수지 필름의 한 면에 접착한 후 블라인드 비어홀의 도체 도금으로 접속하고 빌드업 공법으로 다층화한다. 그러나 기재보강이 없는 수지조성물층은 열팽창이 크며, 가열성형시 반도체 칩의 접속 등에 의해서 콘덴서의 열팽창률과 수지조성물의 열팽창률의 차이에 의해서 접속부분에 응력이 발생하게 된다. 이러한 응력에 의해 콘덴서와 수지의 접속부분이 파괴될 뿐만 아니라 기판 전체의 휨(warpage)이 발생하게 된다. However, Japanese Patent Laid-Open Nos. 06-326472 and 07-263619 have a problem in that the reliability of the capacitor is inferior and the adhesion between the capacitor and the resin is bad. In the above-mentioned Japanese Patent Application Laid-Open No. 2001-332437, which improved such a problem, a part of the capacitor was harmonized in order to improve the adhesion between the capacitor and the resin, but this also did not exhibit sufficient adhesion. Further, in the method according to Japanese Patent Laid-Open No. 2001-332437, one side of the capacitor is adhered to one side of the resin film without substrate reinforcement, and then connected by conductor plating of the blind via hole and multilayered by the build-up method. However, the resin composition layer having no substrate reinforcement has a large thermal expansion, and stress is generated at the connecting portion due to the difference between the thermal expansion rate of the capacitor and the thermal expansion rate of the resin composition due to the connection of the semiconductor chip during heating molding. This stress not only destroys the connection portion between the capacitor and the resin, but also causes warpage of the entire substrate.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 도출된 것으로,The present invention is derived to solve the problems of the prior art as described above,

본 발명은 콘덴서와 콘덴서 주위를 충전하는 충전수지층 사이의 밀착성이 우수하고 기판의 신뢰성이 향상된 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention provides a capacitor-embedded multilayer printed circuit board having excellent adhesion between the capacitor and the filling resin layer filling the capacitor and improving the reliability of the substrate, and a method of manufacturing the same.

본 발명은 또한 기판형성 과정에 가해지는 열에 의해 기판의 휨 또는 뒤틀림이 적은 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다. The present invention also provides a capacitor-embedded multilayer printed circuit board with less bending or warping of the substrate due to heat applied to the substrate forming process and a method of manufacturing the same.

본 발명은 상기와 같은 기술적 과제를 해결하기 위하여 다음과 같은 실시예에 의해 구현된다. The present invention is implemented by the following embodiments to solve the above technical problem.

본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판은 공동이 형성된 적층판과, 공동에 수용되며 표면이 시란커플링제로 처리된 콘덴서와, 콘덴서와 공동 사이를 충전하면서 적층되는 충전수지층을 포함한다. According to an embodiment of the present invention, a multilayer printed circuit board having a capacitor includes a laminate in which a cavity is formed, a capacitor accommodated in a cavity, and a surface treated with a silane coupling agent, and a filling resin layer stacked while filling the capacitor and the cavity. Include.

콘덴서는 상하면 전면에 전극이 형성된 것이 바람직하다. 또한, 시란커플링제는 에폭시 시란커플링제인 것이 바람직하다. 적층판 또는 충전수지층은 보강기재를 포함하는 것이 바람직하다. 충전수지층 및 적층판에는 다수의 내층회로와 프리프레그가 순차적으로 적층되어 형성된다. 그리고 콘덴서와 내층회로는 블라인드 비어홀에 의해 전기적으로 연결된다. 블라인드 비어홀은 인쇄회로기판의 양면에서 동일한 위치에 형성되는 것이 바람직하다. It is preferable that an electrode is formed in the upper and lower surfaces of the capacitor. Moreover, it is preferable that a silane coupling agent is an epoxy silane coupling agent. It is preferable that the laminated board or the filling resin layer include a reinforcing base material. A plurality of inner layer circuits and prepregs are sequentially stacked on the filling resin layer and the laminate. The capacitor and the inner layer circuit are electrically connected by blind via holes. The blind via hole is preferably formed at the same position on both sides of the printed circuit board.

프리프레그는 보강기재를 포함하는 것이 바람직하다. 최외층에 형성된 내층회로 상에는 영구보호피막이 형성될 수 있다. 영구보호피막은 보강기재를 포함하는 것이 바람직하다. 영구보호피막은 액정 폴리에스테르수지 조성물인 것이 바람직하다. The prepreg preferably includes a reinforcing base. Permanent protective film may be formed on the inner layer circuit formed in the outermost layer. The permanent protective coating preferably includes a reinforcing base. It is preferable that a permanent protective film is a liquid crystal polyester resin composition.

본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판의 제조방법은, 적층판에 공동을 형성하는 단계와, 공동에 시란커플링제로 표면처리한 콘덴서를 위치하는 단계와, 적층판에 열경화성수지를 적층하여 콘덴서와 공동 사이를 충전하는 단계를 포함한다. According to one or more embodiments of the present invention, there is provided a method of manufacturing a multilayer printed circuit board having a capacitor, including forming a cavity in a laminate, placing a capacitor surface-treated with a silane coupling agent in the cavity, and thermosetting resin in the laminate. Laminating to fill between the capacitor and the cavity.

콘덴서 내장 다층 인쇄회로기판 제조방법은 프리프레그를 적층하고 블라인드 비어홀을 천공한 후 내층회로를 형성하는 단계를 추가로 포함할 수 있다. 또한, 콘덴서 내장 다층 인쇄회로기판 제조방법은 최외층에 형성된 내층회로층에 영구보호피막을 형성하는 단계를 더 포함할 수 있다. 콘덴서와 다수의 내층회로층을 전기적으로 연결하는 블라인드 비어홀은 인쇄회로기판의 양면에서 동일한 위치에 형성되는 것이 바람직하다. The method of manufacturing a capacitor-embedded multilayer printed circuit board may further include stacking prepregs, perforating blind via holes, and forming an inner layer circuit. In addition, the method of manufacturing a multilayer printed circuit board with a capacitor may further include forming a permanent protective film on an inner circuit layer formed on an outermost layer. The blind via hole electrically connecting the capacitor and the plurality of inner circuit layers is preferably formed at the same position on both sides of the printed circuit board.

출원인은 이하에서 첨부된 도면을 참조하여 본 발명의 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법에 대해서 설명하기로 한다. Applicants will now be described with reference to the accompanying drawings, a capacitor embedded multilayer printed circuit board and a method of manufacturing the same.

도 1은 본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판의 단면도이다. 도 1에 도시된 바에 따르면, 본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판은 다수의 공동(cavity)(11)이 형성된 적층판(10)과, 상기 공동(11)에 삽입되어 충전수지층(20)에 의해 고정되는 콘덴서(60)와, 상기 적층판(10)과 상기 충전수지층(20) 상에 순차적으로 형성되는 내층회로(30) 및 프리프레그(40)와, 상기 콘덴서(60)와 상기 내층회로(30)를 전기적으로 연결하는 블라인드 비어홀(50)과, 인쇄회로기판의 최외층에 형성되는 영구보호피막(70)을 포함한다. 1 is a cross-sectional view of a multilayer printed circuit board with a capacitor according to an embodiment of the present invention. As shown in FIG. 1, a multilayer printed circuit board with a capacitor according to an embodiment of the present invention may include a laminate 10 having a plurality of cavities 11 and a filling water inserted into the cavities 11. A capacitor 60 fixed by the ground layer 20, an inner layer circuit 30 and a prepreg 40 sequentially formed on the laminate 10 and the filling resin layer 20, and the capacitor 60. ) And a blind via hole 50 electrically connecting the inner circuit 30 and a permanent protective film 70 formed on the outermost layer of the printed circuit board.

도 2는 상기 적층판(10)에 다수의 공동(11)을 형성한 상태를 나타낸 단면도이다. 2 is a cross-sectional view showing a state in which a plurality of cavities 11 are formed in the laminate 10.

상기 적층판(10)에는 상기 콘덴서(60)보다 다소 큰 공동(11)이 다수 개 형성되는데, 상기 공동(11)에는 상기 콘덴서(60)가 삽입되어 상기 충전수지층(20)에 의해 고정된다. 따라서 상기 적층판(10)의 두께는 상기 콘덴서(60)의 두께보다 크다. 상기 적층판(10)에는 상기 충전수지층(20) 및 프리프레그(40)가 적층된다. A plurality of cavities 11 somewhat larger than the condenser 60 are formed in the laminate 10, and the condenser 60 is inserted into the cavities 11 and fixed by the filling resin layer 20. Therefore, the thickness of the laminate 10 is greater than the thickness of the capacitor 60. The filling resin layer 20 and the prepreg 40 are stacked on the laminate 10.

상기 적층판(10)은 일반적으로 공지의 것이 사용될 수 있다. 예를 들면, 공지의 세미 에디티브법으로 점차 적층하는 빌드업 방식의 인쇄회로기판, 프리프레그를 이용하여 적층하는 인쇄회로기판 또는 수지부착 동박을 사용해서 적층하는 인쇄회로기판을 들 수 있다. 동장적층판 또한 공지의 것을 사용할 수 있다. 예를 들면, 에폭시수지 동장적층판, 비스마레이미드 동장적층판, 시안산 에스테르수지 동장적층판, 폴리이미드 동장적층판 등의 열경화성수지 동장적층판, 그리고 이들 수지를 사용한 유기섬유포 동장적층판, 폴리이미드필름 동장판 등의 내열성 유기필름 인쇄회로기판을 들 수 있다. 물론, 상기 적층판(10)은 이에 국한되는 것은 아니다. 상기 적층판(10)에는 열에 의한 휨 및 뒤틀림 등을 방지하기 위하여 보강기재를 첨가하는 것이 바람직하다. The laminate 10 may be generally known. For example, the printed circuit board of the buildup type | system | group gradually laminated by a well-known semi-additive method, the printed circuit board laminated | stacked using the prepreg, or the printed circuit board laminated | stacked using the copper foil with resin is mentioned. A copper clad laminated board can also use a well-known thing. For example, thermosetting resin copper clad laminates such as epoxy resin copper clad laminates, bismarimide copper clad laminates, cyanate ester resin copper clad laminates, polyimide copper clad laminates, and organic fiber cloth copper clad laminates using these resins, polyimide film copper clad plates, etc. And heat resistant organic film printed circuit boards. Of course, the laminate 10 is not limited thereto. It is preferable to add a reinforcing base material to the laminated plate 10 in order to prevent bending and warping due to heat.

상기 공동(11)은 상기 콘덴서(60)를 수용할 수 있을 정도로 상기 콘덴서(60)보다 약간 크게 형성된다. 상기 공동(空洞)(11)에는 상기 콘덴서(60)가 위치한다. 그리고 상기 공동(11)과 상기 콘덴서(60) 사이에는 상기 충전수지층(20)에 의해 충전된다. The cavity 11 is formed slightly larger than the condenser 60 to accommodate the condenser 60. The condenser 60 is located in the cavity 11. The filling layer 20 is filled between the cavity 11 and the condenser 60.

도 3은 상기 공동(11)에 상기 콘덴서(60)가 위치한 상태를 도시한 단면도이다. 3 is a cross-sectional view showing a state in which the condenser 60 is located in the cavity 11.

상기 콘덴서(60)는 직사각형 또는 삼각형 등 다양한 형상의 것이 사용될 수 있다. 또한, 상기 콘덴서(60)의 전극은 블라인드 비어홀(50)을 이용하여 상기 내층회로(30)와 연결될 수 있다면 어떠한 것도 가능하다. 특히, 상기 콘덴서(60)의 전 극은 상면 및 하면 거의 전면에 형성되는 상부전극(61) 및 하부전극(63)인 것이 바람직하다. 이는 콘덴서의 양측에 전극이 형성된 경우 기판형성 과정에서 상기 충전수지층(20)의 팽창으로 인한 인장응력으로 인해 콘덴서의 크랙발생 또는 접속부분의 박리가 발생할 수 있기 때문이다. 상기 상부전극(61) 및 하부전극(63)에는 상기 블라인드 비어홀(50)에 의해 상기 내층회로(30)와 연결된다.The capacitor 60 may be one of various shapes such as rectangular or triangular. In addition, the electrode of the condenser 60 may be any as long as it can be connected to the inner layer circuit 30 using the blind via hole 50. In particular, the electrode of the capacitor 60 is preferably the upper electrode 61 and the lower electrode 63 formed on almost the entire upper and lower surfaces. This is because when the electrodes are formed on both sides of the capacitor, cracking of the capacitor or peeling of the connection part may occur due to the tensile stress due to the expansion of the filling resin layer 20 during the substrate formation process. The upper electrode 61 and the lower electrode 63 are connected to the inner layer circuit 30 by the blind via hole 50.

상기 콘덴서(60)의 표면에는 시란커플링제에 의해 처리된다. 시란커플링제는 분자 내에 열경화성수지 조성물과 반응하는 에폭시기, 아미노기, 비닐기, 멜캅트기, 아크릴록시기 또는 메톡시기, 에톡시기 등을 갖는 것이 사용될 수 있다. 특히 에폭시기를 갖는 에폭시시란이 적합하다. 시란커플링제는 물계열로 처리되는 것으로 메톡시기, 에톡시기가 가수분해되며, 이것이 상기 콘덴서(60)의 표면과 수소결합함과 동시에 가열건조에 의해 화학결합하여 견고한 접착력을 발휘한다. 그리고 잔존하는 에폭시기, 아미노기, 비닐기, 멜캅트기, 아크릴록시기 등 에폭시기가 열경화성수지 조성물인 상기 충전수지층(20)과 반응하여 상기 컨덴서(60)와 견고히 밀착하게 된다. 이와 같이, 시란커플링제를 상기 콘덴서(60)의 표면에 전처리함으로써 상기 충전수지층(20)과 상기 콘덴서(60)의 접착력이 향상되고 이로 인해 기판의 신뢰성이 향상하게 된다. The surface of the condenser 60 is treated with a silane coupling agent. The silane coupling agent may be one having an epoxy group, an amino group, a vinyl group, a melcap group, an acryloxy group or a methoxy group, an ethoxy group, and the like reacting with the thermosetting resin composition in a molecule. In particular, epoxysilane having an epoxy group is suitable. The silane coupling agent is hydrolyzed with a methoxy group and an ethoxy group, which is treated with water, which is hydrogen-bonded with the surface of the condenser 60 and chemically bonded by heat drying, thereby exhibiting a strong adhesive force. The remaining epoxy groups such as epoxy groups, amino groups, vinyl groups, melcap groups, and acryloxy groups react with the filling resin layer 20, which is a thermosetting resin composition, to be in close contact with the capacitor 60. As described above, the pretreatment of the silane coupling agent on the surface of the condenser 60 improves the adhesion between the filling resin layer 20 and the condenser 60, thereby improving the reliability of the substrate.

도 4는 상기 적층판(10)의 상면에 상기 충전수지층(20) 및 동박(31)을 그리고 하면에 프리프레그(40) 및 동박(31)을 위치시킨 상태를 나태 낸 단면도이다. 4 is a cross-sectional view showing a state where the filling resin layer 20 and the copper foil 31 are disposed on the upper surface of the laminate 10 and the prepreg 40 and the copper foil 31 are positioned on the lower surface thereof.

상기 충전수지층(20)은 상기 콘덴서(60)와 상기 공동(11) 사이에 충전되어 상기 콘덴서(60)를 고정한다. 상기 충전수지층(20)으로는 일반적인 열경화성수지가 사용될 수 있다. 예를 들면, 에폭시수지, 시안산 에스테르수지, 마레이미드수지, 폴리이미드수지, 관능기 함유 폴리페닐렌 에테르수지 등 공지의 수지가 단독 또는 2종 이상 배합되어 사용될 수 있다. 특히 도체 회로 간의 내마이그레이션을 방지 및 내열성을 높이기 위해서 시안산 에스테르 수지조성물이 바람직하다. 또한, 상기 열경화성수지에 브롬으로 난연화된 수지도 사용할 수 있다. 무용제로 사용하는 경우에는 실온에서 액상 수지를 첨가하여 사용한다. The filling resin layer 20 is charged between the condenser 60 and the cavity 11 to fix the condenser 60. As the filling resin layer 20, a general thermosetting resin may be used. For example, well-known resins, such as an epoxy resin, a cyanic acid ester resin, a maleimide resin, a polyimide resin, and a polyphenylene ether resin containing a functional group, can be used individually or in mixture of 2 or more types. In particular, a cyanate ester resin composition is preferable in order to prevent migration between conductor circuits and to improve heat resistance. In addition, brominated flame-retardant resin may be used in the thermosetting resin. When using it as a solvent-free liquid resin is added at room temperature.

그리고 조성물로서 특성에 크게 영향을 주지 않는 범위 내에서 상기 열경화성수지 내에 여러 가지 첨가물을 배합할 수 있다. 예를 들면, 일반적인 무기 또는 유기 충전제, 염료, 증점제, 활제, 소포제, 분산제, 레벨링제, 광택제, 중합개시제 등의 각종 첨가물이 목적 및 용도에 따라 첨가될 수 있다. 또한, 난연제도 인 또는 브롬으로 난연화된 것, 비할로겐(non-halogen) 타입, 난연화되지 않은 것 등이 사용 가능하다. 상기 시란커플링제는 상기 열경화성수지에 첨가할 수도 있다. And various additives can be mix | blended in the said thermosetting resin within the range which does not affect a characteristic largely as a composition. For example, various additives such as general inorganic or organic fillers, dyes, thickeners, lubricants, antifoaming agents, dispersants, leveling agents, brightening agents, polymerization initiators and the like may be added depending on the purpose and use. In addition, flame retardants may be used flame retarded with phosphorus or bromine, non-halogen type, non-flame retarded and the like. The silane coupling agent may be added to the thermosetting resin.

상기 충전수지층(20)은 그 자체를 가열하여 경화하지만, 경화속도를 높여 생산성을 향상시키기 위하여 일반적인 경화제 또는 열경화촉매를 첨가할 수도 있다. 그리고 액정 폴리에스테르수지 조성물 또는 그 필름 타입도 적층용으로서 사용할 수 있다. 이 경우 액정 폴리에스테르수지 조성물의 융점 이상으로 가열한 후 용융시켜 적층해서 냉각한다. The filling resin layer 20 is cured by heating itself, but a general curing agent or a thermosetting catalyst may be added to increase the curing rate and improve productivity. And liquid crystalline polyester resin composition or its film type can also be used for lamination | stacking. In this case, it heats more than melting | fusing point of a liquid-crystal polyester resin composition, melts, laminates, and cools.

상기 충전수지층(20)으로는 세밀회로를 형성하기 위해 애디티브용 수지 조성물도 사용될 수 있으며, 보강기재가 형성된 애디티브용 수지조성물을 사용하여 충전수지층(20)의 휨 또는 뒤틀림을 방지하는 것이 바람직하다. 애디티브용 수지 조 성물에 보강기재가 형성되지 않은 경우 상기 영구보호피막(70)에 보강기재를 첨가하는 것이 바람직하다. As the filling resin layer 20, an additive resin composition may also be used to form a fine circuit. An additive resin composition having a reinforcing base may be used to prevent bending or twisting of the filling resin layer 20. It is preferable. When the reinforcing base is not formed in the additive resin composition, it is preferable to add the reinforcing base to the permanent protective film 70.

상기 프리프레그(40)는 상기 적층판(10)의 하면에 적층되며, 성분은 상기 충전수지층(20)과 동일하다. 상기 프리프레그(40)는, 도 1에 도시된 바와 같이, 상기 내층회로(30) 사이에 개재된다. 상기 프리프레그(40) 및 상기 충전수지층(20)에는 다수의 블라인드 비어홀(blind via hole)이 형성된다. The prepreg 40 is laminated on the bottom surface of the laminate 10, and the component is the same as that of the filling resin layer 20. The prepreg 40 is interposed between the inner layer circuits 30, as shown in FIG. A plurality of blind via holes are formed in the prepreg 40 and the filling resin layer 20.

상기 동박(31)은 상기 충전수지층(20) 및 상기 프리프레그(40)의 상면에 적층되어 일반적인 회로 형성 공정에 의해 내층회로(30)가 된다. 상기 프리프레그(40) 및 상기 내층회로(30)는 상기 적층판(10)을 중심으로 상하 대칭되게 다수 층이 형성된다. The copper foil 31 is laminated on the top surface of the filling resin layer 20 and the prepreg 40 to become the inner circuit 30 by a general circuit forming process. The prepreg 40 and the inner layer circuit 30 are formed in a plurality of layers with the upper and lower symmetry around the laminate 10.

도 5는 상기 충전수지층(20) 및 상기 동박(31) 그리고 상기 프리프레그(40) 및 상기 동박(31)을 적층하여 콘덴서(60)와 공동(11) 사이가 충전된 상태를 나타낸 단면도이다. 상기 충전수지층(20), 프리프레그(40) 및 동박(31)을 진공상태에서 열압착함으로써 상기 적층판(10)에 충전수지층(20), 프리프레그(40) 및 동박을 적층함과 동시에 상기 충전수지층(20)이 상기 공동(11)과 상기 콘덴서(60) 사이를 충전하게 된다. 이때, 상기 콘덴서(60) 표면의 시란커플링제와 열경화성수지인 상기 충전수지층(20)의 결합으로 인해 상기 콘덴서(60)가 견고하게 지지된다. FIG. 5 is a cross-sectional view illustrating a state in which the filling resin layer 20, the copper foil 31, the prepreg 40, and the copper foil 31 are stacked to charge the capacitor 60 and the cavity 11. . The filling resin layer 20, the prepreg 40, and the copper foil 31 are thermocompressed in a vacuum state to simultaneously laminate the filling resin layer 20, the prepreg 40, and the copper foil on the laminate 10. The filling resin layer 20 fills the space between the cavity 11 and the condenser 60. At this time, the condenser 60 is firmly supported by the coupling of the silane coupling agent on the surface of the condenser 60 and the filling resin layer 20 which is a thermosetting resin.

이상에서 살펴 본 바와 같이, 상기 적층판(10)에는 공동(11)이 형성되어 콘덴서(60)가 위치되고 충전수지층(20) 또는 프리프레그(40) 그리고 내층회로(30)가 순차적으로 적층되며, 상기 콘덴서(60)의 상부전극(61) 및 하부전극(63)과 상기 내 층회로(30)는 상기 블라인드 비어홀(50)에 의해 전기적으로 연결된다. 그리고, 도 1에 도시된 바와 같이, 기판의 최외측면에는 영구보호피막(70)이 적층된다. 그리고 상기 영구보호피막(70) 상에는 블립칩(flip chip)용 접속용 솔더볼(81) 또는 메인보드(미도시)와의 접속용 솔더볼(83) 등이 형성된다. As described above, a cavity 11 is formed in the laminate 10 so that the capacitor 60 is positioned, and the filling resin layer 20 or the prepreg 40 and the inner layer circuit 30 are sequentially stacked. The upper electrode 61 and the lower electrode 63 of the capacitor 60 and the inner layer circuit 30 are electrically connected to each other by the blind via hole 50. And, as shown in Figure 1, the permanent protective film 70 is laminated on the outermost side of the substrate. On the permanent protective film 70, a solder ball 81 for connecting a flip chip or a solder ball 83 for connecting to a main board (not shown) is formed.

상기 영구보호피막(70)은 내층회로(30)를 보호하는 역할을 한다. 상기 영구보호피막(70)은 일반적인 열경화성수지로 형성되며, 강성률(탄성율)을 높여 휨 또는 뒤틀림을 방지하기 위해 보강기재를 함유한 B 스테이지 열경화성수지 조성물을 사용하는 것이 바람직하다. 특히, 고주파 환경에서 사용되는 경우에는 상기 영구보호피막(70)으로서 표층에 액정 폴리에스테르수지 조성물층을 사용하는 것이 바람직하다. The permanent protective film 70 serves to protect the inner circuit 30. The permanent protective film 70 is formed of a general thermosetting resin, it is preferable to use a B-stage thermosetting resin composition containing a reinforcing base to increase the rigidity (elastic modulus) to prevent bending or warping. In particular, when used in a high frequency environment, it is preferable to use a liquid crystal polyester resin composition layer for the surface layer as the permanent protective film (70).

도 6은 본 발명의 다른 실시예에 따른 콘덴서 내장 다층 인쇄회로기판을 도시한 단면도이다. 도 6에 도시된 인쇄회로기판에서 콘덴서(60) 및 내층회로(30)는 관통홀(51)의 내주면에 형성된 구리도금을 통해서 전기적으로 연결된다. 6 is a cross-sectional view illustrating a multilayer printed circuit board with a capacitor according to another embodiment of the present invention. In the printed circuit board illustrated in FIG. 6, the capacitor 60 and the inner layer circuit 30 are electrically connected to each other through copper plating formed on the inner circumferential surface of the through hole 51.

도 7은 본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판 제조방법의 일실시예를 나타낸 단면도이다. 7 is a cross-sectional view showing an embodiment of a method for manufacturing a multilayer printed circuit board with a capacitor according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명의 일실시예에 따른 콘덴서 내장 다층 인쇄회로기판 제조방법은, 적층판(10)에 공동(11)을 형성하는 단계(S10), 시란커플링제로 표면처리한 상기 콘덴서(60)를 상기 공동(11)에 위치시키는 단계(S20), 상기 적층판(10)에 상기 충전수지층(20)과 같은 열경화성수지를 적층하여 상기 콘덴서(60)와 상기 공동(11) 사이를 충전하는 단계(S30), 상기 프리프레그(40)의 적층 및 상기 블라인드 비어홀(50)의 천공 후 상기 내층회로(30)를 형성하는 단계(S40) 및 상기 영구보호피막(70)을 형성하는 단계(S50)를 추가로 포함한다. As shown in FIG. 7, in the method of manufacturing a multilayer printed circuit board with a capacitor according to an embodiment of the present invention, forming the cavity 11 in the laminate 10 (S10) and surface treatment with a silane coupling agent. Positioning the condenser 60 in the cavity 11 (S20), the thermosetting resin such as the filling resin layer 20 is laminated on the laminate 10 to the condenser 60 and the cavity 11 Filling the gap (S30), laminating the prepreg 40 and forming the inner layer circuit 30 after the perforation of the blind via hole 50 (S40) and the permanent protective film 70 Forming step (S50) further comprises.

상기 S10 단계는, 도 2에 도시된 바와 같이, 상기 콘덴서(60)를 완전히 수용할 수 있을 정도의 크기를 가진 상기 공동(11)을 상기 적층판(10)에 형성하는 단계이다. 상기 공동(11)은 공지의 방법으로 형성될 수 있다. 예를 들면, 탄산가스 레이저, UV계열의 엑시머레이저, UV-YAG레이저, UV-vanadate 레이저 등이 사용될 수 있다. 탄산가스 레이저의 경우에는 나중에 디스미어 처리가 필요하다. 상기 공동(11)을 반도체칩이 표층에 탑재될 위치에 대해 최대한 인접하게 형성함으로써 루프 인덕턴스를 줄이는 것이 바람직하다. In step S10, as shown in FIG. 2, the cavity 11 having a size sufficient to completely accommodate the capacitor 60 is formed in the laminate 10. The cavity 11 may be formed by a known method. For example, a carbon dioxide laser, an UV-based excimer laser, a UV-YAG laser, a UV-vanadate laser, or the like may be used. In the case of carbon dioxide lasers, desmearing is necessary later. It is desirable to reduce the loop inductance by forming the cavity 11 as close as possible to the position where the semiconductor chip is to be mounted on the surface layer.

상기 S20 단계는, 도 3에 도시된 바와 같이, 시란커플링제로 표면처리한 상기 콘덴서(60)를 상기 공동(11)에 위치하는 단계이다. 시란커플링제는 상기 충전수지층(20)에 포함될 수 있지만, 사전에 상기 콘덴서(60)에 표면처리하는 것이 바람직하다. In step S20, as shown in FIG. 3, the condenser 60 surface-treated with a silane coupling agent is positioned in the cavity 11. The silane coupling agent may be included in the filling resin layer 20, but it is preferable to surface-treat the condenser 60 in advance.

상기 S30 단계는, 도 5에 도시된 바와 같이, 상기 적층판(10)에 열경화성수지인 상기 충전수지층(20)을 적층하여 상기 콘덴서(60)와 상기 공동(11) 사이를 충전하는 단계이다. 상기 S30 단계에서는 일정한 온도 및 압력을 가하여 상기 충전수지층(20) 또는 프리프레그(40)를 가열 경화하면서 적층한다. 이때 진공상태에서 가열 경화함으로써 상기 충전수지층(20) 또는 상기 프리프레그(40)에 기포가 발생하는 것을 방지할 수 있다. In step S30, as shown in FIG. 5, the filling resin layer 20, which is a thermosetting resin, is laminated on the laminate 10 to fill the space between the capacitor 60 and the cavity 11. In the step S30, by applying a constant temperature and pressure, the filling resin layer 20 or the prepreg 40 is laminated while heating and curing. In this case, it is possible to prevent bubbles from being generated in the filling resin layer 20 or the prepreg 40 by heat curing in a vacuum state.

상기 S40 단계는, 도 1에 도시된 바와 같이, 상기 프리프레그(40)를 적층하 고 상기 블라인드 비어홀(50)을 형성한 후 상기 내층회로(40)를 형성하는 단계이다. 상기 프리프레그(40)는 상기 충전수지층(20)과 같이 가열 및 가압되어 적층된다. 상기 블라인드 비어홀(50)은 상기 콘덴서(60)의 상부전극(61) 또는 하부전극(63)까지 천공된다. 그 후 필요에 따라 잔존하는 수지를 디스미어 또는 플라즈마처리로 제거한 후 표면 전체를 동도금한 후, 양면에 상기 내층회로(40)를 형성한다. 그리고 필요에 따라 도체회로 표면을 흑색산산화동처리, Mec사(社)의 CZ 처리 등에 의해 화학처리한 후 프리프레그, 수지부착 동박 또는 세미애디티브용 열경화성수지 조성물을 양면에 배치하여 다층 인쇄회로기판으로 만든다. In step S40, as shown in FIG. 1, the prepreg 40 is stacked and the blind via hole 50 is formed to form the inner layer circuit 40. The prepreg 40 is heated and pressed together with the filling resin layer 20 to be stacked. The blind via hole 50 is drilled to the upper electrode 61 or the lower electrode 63 of the capacitor 60. Thereafter, if necessary, the remaining resin is removed by desmear or plasma treatment, and then the entire surface is copper plated, and the inner layer circuit 40 is formed on both surfaces. Then, if necessary, the surface of the conductor circuit is chemically treated by copper oxide black oxide treatment, CZ treatment by Mec Co., Ltd., and then prepreg, a copper foil with resin, or a semi-additive thermosetting resin composition is disposed on both sides of the multilayer printed circuit board. Make it.

상기 S50 단계는, 도 1에 도시된 바와 같이, 최외층에 형성된 내층회로(40)를 보호하는 상기 영구보호피막(70)을 형성하는 단계이다. 상기 영구보호피막(70)은 액정 폴리에스테르수지 조성물 시트 또는 글래스 섬유직포기재 BT 레진프리프레의 외측에 불소수지필름을 두고 소정의 온도 및 압력으로 가열 가압한 후 불소수지필름을 제거함으로써 형성될 수 있다. In the step S50, as shown in FIG. 1, the permanent protective film 70 that protects the inner circuit 40 formed on the outermost layer is formed. The permanent protective film 70 may be formed by removing the fluororesin film after heating and pressing it at a predetermined temperature and pressure by placing the fluororesin film on the outside of the liquid crystal polyester resin composition sheet or the glass fiber fabric base BT resin preprene. have.

이하에서는 본 발명의 실시예에 따른 실험예와 종래 기술에 의한 비교예를 비교함으로써 본 발명의 구성 및 효과를 더욱 구체적으로 살표보기로 한다. Hereinafter, by comparing the experimental example according to the embodiment of the present invention with the comparative example according to the prior art, the configuration and effects of the present invention in more detail.

실험예1Experimental Example 1

상하면 거의 전면에 전극이 형성되어 있으며, 가로×세로 1×1mm이고 두께 0.2mm의 정사각형 콘덴서를 에폭시 시란커플링제로 표면처리하였다. 그리고 절연층 두께 0.3mm의 실리카가 배합된 FR-5타입 글래스직포기재 에폭시수지 적층판(상품 명:E679F의 unclad기판, (주)히다치화성공업)를 적층판으로 한다. 그리고 적층판에 라우터로 콘덴서보다 약간 큰 면적의 공동을 두께 0.25mm까지 뚫은 후 콘덴서를 공동에 위치시키고, 앞뒷면에 두께 50㎛의 실리카가 배합된 FR-5 타입 에폭시수지의 충전수지층 및 프리프레그를 각각 1장씩 배치한 후 그 상면에 두께 12㎛의 전해동박을 양면에 배치하여 180℃, 25kgf/㎤, 5mmHg 이하의 진공하에서 90분간 적층 성형하여 공동에 넣은 콘덴서 주위를 열경화성수지 조성물로 충전하여 양면 동박적층판을 제작하였다. Electrodes were formed on the entire upper and lower surfaces, and a square capacitor having a width x length of 1 x 1 mm and a thickness of 0.2 mm was surface-treated with an epoxy silane coupling agent. And FR-5 type glass woven base material epoxy resin laminated board (trade name: E679F unclad board, Hitachi Chemical Co., Ltd.) which mix | blended silica of 0.3 mm of insulating layers is used as a laminated board. After drilling a cavity of 0.25 mm thicker than the capacitor with a router on the laminate, the capacitor is placed in the cavity, and the filler and prepreg of FR-5 type epoxy resin with 50 μm of silica is mixed on the front and back. 1 piece each of them, and then placed on both sides of the electrolytic copper foil having a thickness of 12㎛ on both sides, laminated molding for 90 minutes under a vacuum of 180 ℃, 25kgf / cm 3, 5mmHg or less by filling a thermosetting resin composition around the capacitor placed in the cavity A copper clad laminated board was produced.

그리고 상기 양면 동박적층판의 양면에 동박을 에칭해 두께 3㎛로 한 후, 한 면씩 거의 같은 위치에 UV-YAG 레이저로 지름 80㎛의 블라인드 비어홀을 내부의 콘덴서에 도달하도록 천공한 후 동도금을 실시하여 블라인드 비어홀을 충전하였다. 그리고 양면에 회로 형성 공정을 통하여 내층회로를 형성하고, Mec사의 CZ처리를 하였다. 그 후, 양면에 두께 40㎛의 글래스 직포기재 실리카 배합 FR-5 타입의 에폭시수지 조성물 프리프레그를 배치하고 그 바깥쪽에 두께 12㎛의 전해동박층을 배치하여 180℃, 25kgf/㎤, 5mmHg 이하의 진공하에서 90분간 적층 접착한 후 표층의 동박 두께를 3㎛까지 에칭하고, 이 양면에 지름 70㎛의 블라인드 비어홀을 UV-YAG 레이저로 천공한 후 동도금으로 블라인드 비어홀의 내부를 충전하여 4층 동장적층판을 제작하였다. Then, copper foil was etched on both sides of the double-sided copper-clad laminate, and the thickness was 3 μm. Then, a blind via hole having a diameter of 80 μm was punched to reach the internal capacitor by UV-YAG laser at about the same position, and copper plating was performed. Blind via holes were filled. Then, an inner layer circuit was formed on both sides through a circuit forming process, and CZ treatment of Mec Corporation was performed. Subsequently, a glass-woven silica-based silica-containing FR-5 type epoxy resin composition prepreg having a thickness of 40 µm was disposed on both surfaces, and an electrolytic copper foil layer having a thickness of 12 µm was disposed outside thereof, and the vacuum was 180 ° C., 25 kgf / cm 3, and 5 mm Hg or less. After laminating and bonding for 90 minutes, the copper foil thickness of the surface layer was etched to 3 μm, and the blind via holes having a diameter of 70 μm were drilled with UV-YAG laser on both sides, and the inside of the blind via holes was filled with copper plating to form a four-layer copper clad laminate. Produced.

여기에 내층회로를 형성하고 표면에 Mec사의 CZ처리를 한 후, 다시 두께 50㎛의 액정 폴리에스테르시트(상품명: FA필름, 융점 280℃, (주)크라레) 및 두께 12㎛의 전해동박(매트면 요철 Rz:1.7㎛)을 순차적으로 위치시켰다. 그리고 온도 295 ℃, 25kgf/㎤로 5mmHg 이하의 진공하에서 10분간 적층 성형하여 6층의 동장적층판을 제작하였다. 상기 6층 동장적층판 표면 동박을 에칭으로 3㎛까지 용해한 후 UV-YAG레이저로 지름 70㎛의 블라인드 비어홀을 천공하고 동도금으로 홀 내부를 충전한 후 양면에 내층회로를 형성하였다.After forming an inner layer circuit and performing CZ treatment on the surface of Mec, the liquid crystal polyester sheet (brand name: FA film, melting point 280 degreeC, Kraray Co., Ltd.) of 50 micrometers thick, and the electrolytic copper foil of 12 micrometers thick Cotton irregularities Rz: 1.7 mu m) were sequentially placed. Then, by laminating and molding for 10 minutes under a vacuum of 5 mmHg or less at a temperature of 295 ° C. and 25 kgf / cm 3, six copper clad laminates were produced. After dissolving the six-layer copper-clad laminate surface copper foil to 3 μm by etching, the blind via hole having a diameter of 70 μm was punched with a UV-YAG laser, and the inside of the hole was filled with copper plating to form an inner layer circuit on both sides.

그 후 내층회로 표면을 CZ처리한 후 이 위에 영구보호피막용으로 융점 280℃의 두께 25㎛의 액정 폴리에스테르수지 조성물 시트를 배치하고 그 외측에 두께 50㎛의 불소수지필름을 위치시킨 후 295℃, 25kgf/㎤로 5mmHg 이하의 진공에서 10분간 가열 압착해서 표층에 영구보호피막을 형성하였다. 그 후 불소수지필름을 박리 제거한 후 귀금속 도금을 하는 부분의 영구보호피막을 UV-YAG 레이저로 가공 제거하여 니켈도금, 금도금을 실시하여 영구보호피막을 형성하였다. 이 표면에 반도체칩을 플립칩 접속 본딩한 후 언더필 레진을 흘려 넣고 경화하여 반도체 패키지를 제작하였다. 이와 같이 제작된 다층 인쇄회로기판의 리플로우 처리 전후의 휨 및 뒤틀림, 온도에 따른 콘덴서와 수지조성물 간의 박리 또는 수지조성물의 크랙, 정전용량변화율, 내마이그레이션성 및 전송손실을 측정하여 아래 표1에 나타내었다. After the CZ treatment of the inner circuit surface, a liquid crystal polyester resin composition sheet having a thickness of 25 μm having a melting point of 280 ° C. was disposed thereon for permanent protective coating thereon, and a fluorine resin film having a thickness of 50 μm was placed outside thereof at 295 ° C. , 25 kgf / cm 3 was heated and pressed for 10 minutes in a vacuum of 5 mmHg or less to form a permanent protective film on the surface layer. After that, the fluororesin film was peeled off, and then the permanent protective film of the noble metal plating was processed and removed by UV-YAG laser to form nickel and gold plating to form a permanent protective film. The semiconductor chip was flip-bond bonded to this surface, and the underfill resin was poured and hardened | cured, and the semiconductor package was produced. Before and after the reflow treatment of the multilayer printed circuit board fabricated as described above, the separation between the capacitor and the resin composition according to the temperature or the crack of the resin composition, the capacitance change rate, the migration resistance, and the transmission loss were measured. Indicated.

실험예2Experimental Example 2

두께 0.30mm의 BT 레진 적층판(상품명: CCL-HL832HS의 unclad판, (주)미츠비시화학)에 라우터로 콘덴서보다 다소 큰 두께 0.25mm 깊이의 공동을 형성하였다. 그리고 상면 및 하면의 전면에 전극이 형성되어 있으며 가로 및 세로가 각각 1.6mm, 0.8mm이고 두께가 0.20mm인 컨덴서의 표면을 에폭시 시란커플링제로 처리한 후 상기 공동에 위치시켰다. 그리고 적층판의 상면 및 하면에 두께 50㎛의 BT레진 프리프레그(GHPL-830LS, 글래스 섬유직포 0.03mm,(주)미츠비시화학)로 형성된 충전수지층 및 프리프레그를 각 1매씩 배치한 후, 그 외측에 두께 35㎛의 캐리어 동박이 붙은 두께 3㎛의 전해동박을 겹쳐 190℃, 30kgf/㎤, 5mmHg 이하의 진공 상태에서 90분간 경화하여 양면 동장적층판을 만들었다. In the BT resin laminated plate (trade name: CCL-HL832HS unclad plate, Mitsubishi Chemical Co., Ltd.) having a thickness of 0.30 mm, a cavity having a thickness of 0.25 mm deeper than the capacitor was formed with a router. And the electrode is formed on the front surface of the upper surface and the lower surface and the length and width of the capacitor of 1.6mm, 0.8mm and 0.20mm thickness, respectively, after treatment with epoxy silane coupling agent and placed in the cavity. Then, each of the filling resin layer and the prepreg formed of BT resin prepreg (GHPL-830LS, glass fiber woven fabric 0.03mm, Mitsubishi Chemical Co., Ltd.) having a thickness of 50 μm is disposed on the upper and lower surfaces of the laminated sheet, and then the outer sheet is disposed one by one. The electrolytic copper foil of 3 micrometers in thickness with the carrier copper foil of 35 micrometers in thickness was piled up, and it hardened | cured for 90 minutes in 190 degreeC, 30 kgf / cm <3>, and 5 mmHg or less in vacuum, and the double-sided copper clad laminated board was created.

그리고 상기 표면의 캐리어동박을 박리 제거한 후 직경 100㎛의 관통홀을 탄산 레이저가스로 형성한 후 직경 80㎛의 블라인드 비어홀을 내부의 콘덴서에 닿도록 천공한다. 이때 블라인드 비어홀은 콘덴서를 중심으로 동일한 위치에서 천공된다. 그 후, 플라즈마 장치에 넣어 잔존수지를 제거하고 무전해 동도금 0.5㎛ 및 전해동도금 15㎛를 부착하고 양면에 내층회로를 형성하였다. 또한, 흑색산 산화동처리를 하였다. After the carrier copper foil on the surface is peeled off, a through hole having a diameter of 100 μm is formed of a carbonate laser gas, and a blind via hole having a diameter of 80 μm is drilled to contact the internal condenser. At this time, the blind via hole is drilled at the same position around the condenser. Thereafter, the remaining resin was removed in a plasma apparatus, and 0.5 µm of electroless copper plating and 15 µm of electrolytic copper plating were attached to each other to form an inner layer circuit on both surfaces. Further, black acid copper oxide treatment was performed.

상기 기판의 양면에 BT 레진 프리프레그를 각각 1장씩 두고 그 양 바깥쪽에는 두께 35㎛의 캐리어 동박이 부착된 두께 3㎛의 전해동박을 배치하여 190℃, 30kgf/㎤, 5mmHg 이하의 진공상태에서 90분간 경화하여 4층 양면 동장적층판을 제작하였다. 상기 4층 양면 동장적층판에 부착된 상기 35㎛의 캐리어 동박을 박리한 후 한 면씩 UV-YAG 레이저로 직경 50㎛의 블라인드 비어홀을 천공하고 무전해 동도금 0.5㎛, 전해동도금 15㎛를 부착한 후 내층회로를 형성하여 4층의 인쇄회로기판을 제작하였다. One BT resin prepreg is placed on each side of the substrate, and an electrolytic copper foil having a thickness of 3 μm with a carrier copper foil having a thickness of 35 μm is disposed on both sides of the substrate, and 90 ° under 190 ° C., 30 kgf / cm 3, and 5 mm Hg under vacuum. It cured for 4 minutes, and the 4-layer double-sided copper clad laminated board was produced. After peeling the carrier copper foil of 35㎛ attached to the four-layer double-sided copper clad laminate, and then perforated blind via hole of 50㎛ diameter by UV-YAG laser one by one, and attaching electroless copper plating 0.5㎛, electrolytic copper plating 15㎛, inner layer The circuit was formed to produce a four-layer printed circuit board.

상기 4층의 인쇄회로기판 표면에 Mec사의 CZ처리를 한 후, 그 양면에 영구보호피막으로서 두께 50㎛의 글래스 섬유직포기재 BT 레진 프리프레그를 배치하고 그 외측에 두께 25㎛의 불소수지필름을 배치하여 190℃, 30kgf/㎤, 5mmHg 이하의 진공 상태에서 90분간 경화하였다. 그 후 불소수지필름을 박리한 후 UV-YAG 레이저로 플립칩 탑재용 랜드 및 이면의 솔더볼 접속용 랜드부분을 처리 제거하고 니켈도금 및 금도금을 해서 인쇄회로기판으로 제작하였다. After the CZ treatment of Mec Corporation on the surface of the four-layer printed circuit board, a glass fiber woven base material BT resin prepreg having a thickness of 50 μm was disposed on both sides thereof as a permanent protective film, and a 25 μm thick fluororesin film was placed on the outside thereof. The batch was cured for 90 minutes in a vacuum at 190 ° C., 30 kgf / cm 3, and 5 mmHg or less. After peeling off the fluororesin film, the lands for flip chip mounting and lands for solder ball connection were removed by UV-YAG laser, and nickel plated and gold plated were used to produce printed circuit boards.

또한 플립칩 본딩으로 반도체칩을 탑재하고 언더필 레진을 흘린 후 경화시켜 반도체 패키지로 만들었다. 이와 같이 제작된 다층 인쇄회로기판의 리플로우 처리 전후의 휨 및 뒤틀림, 온도에 따른 콘덴서와 수지조성물간의 박리 또는 수지조성물의 크랙, 정전용량변화율, 내마이그레이션성 및 전송손실을 측정하여 아래 표1에 나타내었다. In addition, the semiconductor chip was mounted by flip chip bonding, and the underfill resin was spilled and cured into a semiconductor package. Before and after the reflow treatment of the multilayer printed circuit board manufactured as described above, the condensation between the capacitor and the resin composition according to the temperature or the crack of the resin composition, the rate of change of capacitance, the migration resistance, and the transmission loss were measured. Indicated.

비교에In comparison

상기 실험예1에 있어서, 절연층 두께 0.30mm의 동일 적층판을 사용하고 동일한 방법으로 공동을 형성하였다. 그리고 양끝 부분에 전극을 갖는 콘덴서를 표면에 아무 처리도 하지 않고 상기 공동에 위치시켰다. 그리고 적층용 수지 조성물로서 세미에디티브 수지조성물(상품명: ABF GX-13, (주)아지노모토)만을 이용하여 표면에 2회 적층하였다. 그리고 상기 콘덴서와는 양끝을 브라인드 비어홀로 접속하여 6층의 인쇄회로기판을 제작하였다. 그 후에 영구보호피막으로서 종래의 UV선택 열경화형 레지스트를 두께 25㎛가 되도록 도포 및 건조해서 피막을 형성하고 니켈도금 및 금도금을 하였다. In Experimental Example 1, a cavity was formed in the same manner using the same laminated plate having an insulation layer thickness of 0.30 mm. A capacitor having electrodes at both ends was placed in the cavity without any treatment on the surface. And it laminated | stacked twice on the surface using only semi-additive resin composition (brand name: ABF GX-13, Ajinomoto Co., Ltd.) as lamination resin composition. Both ends of the capacitor were connected with a blind via hole to fabricate a six-layer printed circuit board. Thereafter, a conventional UV selective thermosetting resist was applied and dried to have a thickness of 25 µm as a permanent protective coating to form a coating, and nickel plating and gold plating were performed.

그리고 플립칩을 탑재하여 언더필 레진을 흘려 넣은 후 경화시켜 반도체 패 키지를 제작하였다. 이와 같이 제작된 다층 인쇄회로기판의 리플로우 처리 전후의 휨 및 뒤틀림, 온도에 따른 콘덴서와 수지조성물간의 박리 또는 수지조성물의 크랙, 정전용량변화율, 내마이그레이션성 및 전송손실을 측정하여 아래 표1에 나타내었다. Then, a semiconductor chip was fabricated by placing flip chip and pouring underfill resin. Before and after the reflow treatment of the multilayer printed circuit board manufactured as described above, the condensation between the capacitor and the resin composition according to the temperature or the crack of the resin composition, the rate of change of capacitance, the migration resistance, and the transmission loss were measured. Indicated.

평가항목Evaluation item 실험예1Experimental Example 1 실험예2Experimental Example 2 비교예1Comparative Example 1 휨 및 뒤틀림Bending and warping 리플로우 전(㎛)Before reflow (μm) <50<50 <50<50 <50<50 리플로우 후(㎛)After reflow (μm) 6767 5555 401401 온도 싸이클 실험 Temperature cycle experiment 콘덴서와 수지조성물간의 박리Peeling Between Condenser and Resin Composition 없음none 없음none 있음has exist 수지조성물의 크랙Crack in Resin Composition 없음none 없음none 있음has exist Hot oil cylcle 실험Hot oil cylcle experiment 콘덴서와 수지조성물간의 박리Peeling Between Condenser and Resin Composition 없음none 없음none 있음has exist 수지조성물의 크랙Crack in Resin Composition 없음none 없음none 있음has exist 컨덴서 깨짐Condenser Broken 없음none 없음none 있음has exist 정전용량 변화율(%) Capacity change rate (%) 3.53.5 2.62.6 측정불능Inability to measure 내마이그레이션성(Ω) Migration resistance 정상상태Steady state 5×10^135 × 10 ^ 13 6×10^136 × 10 ^ 13 5×10^135 × 10 ^ 13 200hrs200hrs 1×10^111 × 10 ^ 11 3×10^113 × 10 ^ 11 6×10^96 × 10 ^ 9 800hrs800hrs 7×10^97 × 10 ^ 9 2×10^102 × 10 ^ 10 <10^8<10 ^ 8 전송손실 (at 25GHz, dB) Transmission loss (at 25 GHz, dB) -3.4-3.4 -6.9-6.9 -25.3-25.3

측정방법How to measure

1. 인쇄회로기판이 휨 및 뒤틀림1. Printed circuit board is warped and distorted

워크 사이즈 250×250mm 내에 30×30mm 사이즈의 인쇄회로기판 36개를 부착하고 상기 실험예1, 실험예2 및 비교예의 구성으로 콘덴서 내장 다층 인쇄회로기판을 제작하였다. 이 인쇄회로기판을 개별적으로 분리한 것 및 중앙에 13×13mm의 플립칩을 리플로우를 통해서 탑재한 것을 정반(定磐) 상에 놓고 휨 및 뒤틀림을 측정하여 그 최대치를 측정하였다. 리플로우 온도는 260℃로 하였다. 36 printed circuit boards having a size of 30 × 30 mm were attached within a work size of 250 × 250 mm, and a multilayer printed circuit board having a capacitor was manufactured using the configuration of Experimental Example 1, Experimental Example 2, and Comparative Example. The printed circuit boards were individually separated and a 13 × 13 mm flip chip mounted in the center via reflow was placed on a table and the maximum value was measured by measuring warpage and distortion. Reflow temperature was 260 degreeC.

2. 온도 싸이클 실험 2 . Temperature cycle experiment

-55℃에서 5분 그리고 150℃에서 5분을 1 싸이클로 하여 1000 싸이클을 반복한 후, 시험편을 꺼내어 콘덴서 부분을 다이싱소로 절단하였다. 그 후, 그 단면을 현미경으로 관찰하여 콘덴서와 수지조성물간의 박리 및 수지조성물 자체의 크랙을 관찰하였다. After 1000 cycles were repeated with 5 cycles at -55 ° C and 5 minutes at 150 ° C as one cycle, the test piece was taken out and the condenser portion was cut with a dicing saw. Thereafter, the cross section was observed under a microscope to observe peeling between the condenser and the resin composition and cracks of the resin composition itself.

3. Hot oil cycle 실험 3 . Hot oil cycle experiment

260℃의 오일에 10초간 디핑(dipping)한 후 실온에 30초 방치하는 싸이클을 1 싸이클로 하고, 이를 150 싸이클 반복하여 실험편의 콘덴서와 수지조성물간의 박리 및 수지조성물 자체의 크랙 및 깨짐에 대하여 관찰하였다. After dipping in oil at 260 ° C. for 10 seconds, the cycle left at room temperature for 30 seconds was used as one cycle, and repeated 150 cycles were observed for peeling between the condenser and the resin composition of the test piece and cracking and cracking of the resin composition itself. .

4. 정전용량 변화율4. Capacity change rate

picoammeter를 사용하여 온도 싸이클 시험 전후의 콘덴서의 정전용량을 측정하여 그 변화율의 최대치를 기록하였다.Using a picoammeter, the capacitance of the capacitor before and after the temperature cycle test was measured and the maximum value of the rate of change was recorded.

5. 5. 내아이크레이션성Ice resistance

각 실험예 및 비교예에서 가장 표층에 라인/스페이스 40/40㎛의 빗모양회로를 100개 제작한 후 이것을 연결해서 85℃/85%RH/100VDC를 인가하여 단자간의 절연저항치를 측정하였다. In each experimental example and comparative example, 100 comb-shaped circuits having a line / space of 40/40 μm were fabricated on the most superficial layer and then connected to each other, and 85 ° C./85% RH / 100VDC was applied to measure insulation resistance between terminals.

6. 6. 전송로스Transmission loss

상기 실험예 및 비교예에 있어서, 최외층의 마이크로 스트립라인에서 절연층 두께 100±15㎛, 라인폭 220±15㎛, 라인두께 35±5㎛, 길이 10cm로 제작하여 25GHz에서의 전송로스를 측정하였다.In the above experimental and comparative examples, the transmission loss at 25 GHz was measured in the outermost layer of the microstripline with an insulation layer thickness of 100 ± 15 μm, line width 220 ± 15 μm, line thickness 35 ± 5 μm and length 10 cm It was.

상기 표 1에서 알 수 있는 바와 같이, 본 발명에 따른 실험예1 및 실험예2의 휨 및 뒤틀림이 비교예보다 적게 발생함을 알 수 있다. 또한, 실험예들은 콘덴서와 수지조성물간의 박리 및 수지조성물의 크랙이 발생하지 않았고 콘덴서의 깨짐 또한 없었다. 그리고 전송손실도 비교예에 비해 적게 발생한 것을 알 수 있다. 따라서 본 발명의 실시예에 따른 실험예들은 콘덴서와 수지조성물간의 박리가 없고 기판의 휨 및 뒤틀림이 발생하지 않기 때문에 신뢰성이 우수함을 알 수 있다. As can be seen in Table 1, it can be seen that the bending and distortion of Experimental Example 1 and Experimental Example 2 according to the present invention occurs less than the comparative example. In addition, the experimental examples did not cause peeling between the capacitor and the resin composition, cracks of the resin composition, and no cracking of the capacitor. In addition, it can be seen that the transmission loss occurred less than that of the comparative example. Therefore, the experimental examples according to the embodiment of the present invention can be seen that the reliability is excellent because there is no peeling between the capacitor and the resin composition and bending and distortion of the substrate does not occur.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.

본 발명은 상기와 같은 구성을 통해서 다음과 같은 효과를 도모할 수 있다. The present invention can achieve the following effects through the configuration as described above.

본 발명은 콘덴서와 콘덴서 주위를 충전하는 충전수지층 사이의 밀착성이 우수하고 기판의 신뢰성이 향상된 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법을 제공할 수 있는 효과를 가진다. The present invention has the effect of providing a capacitor-embedded multilayer printed circuit board with excellent adhesion between the capacitor and the filling resin layer filling the capacitor and improving the reliability of the substrate, and a method of manufacturing the same.

본 발명은 또한 기판형성 과정에 가해지는 열에 의해 기판의 휨 또는 뒤틀림이 적은 콘덴서 내장 다층 인쇄회로기판 및 그 제조방법을 제공할 수 있는 효과를 도모할 수 있다. The present invention can also provide an effect of providing a capacitor-embedded multilayer printed circuit board and a method for manufacturing the same, which are less warped or distorted by heat applied to the substrate forming process.

Claims (15)

공동이 형성된 적층판과;A laminated plate having a cavity formed therein; 상기 공동에 수용되며 표면이 시란커플링제로 처리된 콘덴서와;A capacitor housed in the cavity and whose surface is treated with a silane coupling agent; 상기 콘덴서와 상기 공동사이를 충전하면서 적층되는 충전수지층을 포함하는 콘덴서 내장 다층 인쇄회로기판. A multilayer printed circuit board with a capacitor including a filling resin layer stacked while filling the capacitor and the cavity. 제 1 항에 있어서,The method of claim 1, 상기 콘덴서는 상하면 전면에 전극이 형성된 콘덴서 내장 다층 인쇄회로기판. The capacitor is a multilayer printed circuit board with a capacitor formed on the front and top of the capacitor. 제 1 항에 있어서,The method of claim 1, 상기 시란커플링제는 에폭시 시란커플링제인 콘덴서 내장 다층 인쇄회로기판. Wherein the coupling agent is an epoxy coupling agent is a capacitor embedded multilayer printed circuit board. 제 1 항에 있어서, The method of claim 1, 상기 적층판 또는 상기 충전수지층은 보강기재를 포함하는 콘덴서 내장 다층 인쇄회로기판. The laminated plate or the filling resin layer is a capacitor embedded multilayer printed circuit board comprising a reinforcing substrate. 제 1 항에 있어서,The method of claim 1, 상기 충전수지층 및 상기 적층판에는 다수의 내층회로와 프리프레그가 순차적으로 형성되는 콘덴서 내장 다층 인쇄회로기판. And a plurality of inner layer circuits and prepregs sequentially formed in the filling resin layer and the laminated plate. 제 5 항에 있어서,The method of claim 5, 상기 콘덴서 및 상기 내층회로는 블라인드 비어홀에 의해 전기적으로 연결되는 콘덴서 내장 다층 인쇄회로기판. And the capacitor and the inner layer circuit are electrically connected to each other by a blind via hole. 제 6 항에 있어서,The method of claim 6, 상기 블라인드 비어홀은 인쇄회로기판의 양면에서 동일한 위치에 형성된 콘덴서 내장 다층 인쇄회로기판. The blind via hole is a multilayer printed circuit board with a capacitor formed at the same position on both sides of the printed circuit board. 제 5 항에 있어서,The method of claim 5, 상기 프리프레그는 보강기재를 포함하는 콘덴서 내장 다층 인쇄회로기판. The prepreg is a multilayer printed circuit board with a capacitor including a reinforcing substrate. 제 5 항에 있어서,The method of claim 5, 최외층에 형성된 상기 내층회로 상에는 영구보호피막이 형성되는 콘덴서 내장 다층 인쇄회로기판. A multilayer printed circuit board with a capacitor having a permanent protective film formed on the inner circuit formed in the outermost layer. 제 9 항에 있어서,The method of claim 9, 상기 영구보호피막은 보강기재를 포함하는 콘덴서 내장 다층 인쇄회로기판. The permanent protective film is a multilayer printed circuit board with a capacitor including a reinforcing substrate. 제 9 항에 있어서,The method of claim 9, 상기 영구보호피막은 액정 폴리에스테르수지 조성물인 콘덴서 내장 다층 인쇄회로기판. The permanent protective film is a capacitor embedded multilayer printed circuit board of the liquid crystal polyester resin composition. 적층판에 공동을 형성하는 (a)단계와;(A) forming a cavity in the laminate; 상기 공동에 시란커플링제로 표면처리한 콘덴서를 위치시키는 (b)단계와;(B) placing a condenser surface-treated with a silane coupling agent in the cavity; 상기 적층판에 열경화성수지를 적층하여 상기 콘덴서와 상기 공동 사이를 충전하는 (c)단계를 포함하는 콘덴서 내장 다층 인쇄회로기판 제조방법. And laminating a thermosetting resin on the laminate to fill the space between the capacitor and the cavity. 제 12 항에 있어서,The method of claim 12, 상기 (c)단계 완료후 After completing step (c) 프리프레그를 적층하고 블라인드 비어홀을 천공한 후 내층회로를 형성하는 (d)단계를 더 포함하는 콘덴서 내장 다층 인쇄회로기판 제조방법. The method of manufacturing a multilayer printed circuit board with a capacitor further comprising the step (d) of stacking prepregs and perforating blind via holes to form an inner layer circuit. 제 13 항에 있어서,The method of claim 13, 상기 (d)단계 완료 후,After completing step (d), 영구보호피막을 형성하는 (e)단계를 더 포함하는 콘덴서 내장 인쇄회로기판 제조방법. Method for manufacturing a printed circuit board with a capacitor further comprising the step (e) of forming a permanent protective film. 제 13 항에 있어서,The method of claim 13, 상기 콘덴서와 상기 다수의 내층회로층을 전기적으로 연결하는 블라인드 비어홀은 인쇄회로기판의 양면에서 동일한 위치에 형성되는 콘덴서 내장 인쇄회로기판 제조방법. A blind via hole for electrically connecting the capacitor and the plurality of inner layer circuit layers is formed at the same position on both sides of the printed circuit board.
KR1020050055549A 2005-06-27 2005-06-27 Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor KR100704934B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055549A KR100704934B1 (en) 2005-06-27 2005-06-27 Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055549A KR100704934B1 (en) 2005-06-27 2005-06-27 Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor

Publications (3)

Publication Number Publication Date
KR20070000091A KR20070000091A (en) 2007-01-02
KR20060136061A KR20060136061A (en) 2007-01-02
KR100704934B1 true KR100704934B1 (en) 2007-04-10

Family

ID=37868097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055549A KR100704934B1 (en) 2005-06-27 2005-06-27 Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor

Country Status (1)

Country Link
KR (1) KR100704934B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041631A (en) * 1996-07-26 1998-02-13 Kokusai Electric Co Ltd Manufacturing method of chip-buried structure high density mounting board
JP2004335641A (en) * 2003-05-06 2004-11-25 Canon Inc Method of manufacturing substrate having built-in semiconductor element
JP2004356588A (en) * 2003-05-30 2004-12-16 Toppan Printing Co Ltd Material processing method by ultrashort pulse laser, printed circuit board and its manufacturing method
JP2005142178A (en) * 2003-11-04 2005-06-02 Cmk Corp Multilayer printed wiring board with built-in electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041631A (en) * 1996-07-26 1998-02-13 Kokusai Electric Co Ltd Manufacturing method of chip-buried structure high density mounting board
JP2004335641A (en) * 2003-05-06 2004-11-25 Canon Inc Method of manufacturing substrate having built-in semiconductor element
JP2004356588A (en) * 2003-05-30 2004-12-16 Toppan Printing Co Ltd Material processing method by ultrashort pulse laser, printed circuit board and its manufacturing method
JP2005142178A (en) * 2003-11-04 2005-06-02 Cmk Corp Multilayer printed wiring board with built-in electronic component

Also Published As

Publication number Publication date
KR20070000091A (en) 2007-01-02

Similar Documents

Publication Publication Date Title
JP4820388B2 (en) Semiconductor plastic package and manufacturing method thereof
JP4902606B2 (en) Semiconductor package manufacturing method and semiconductor plastic package using the same
JP4392157B2 (en) WIRING BOARD SHEET MATERIAL AND ITS MANUFACTURING METHOD, AND MULTILAYER BOARD AND ITS MANUFACTURING METHOD
US8225503B2 (en) Method for manufacturing board with built-in electronic elements
KR100968278B1 (en) Insulating sheet and manufacturing method thereof and printed circuit board with insulating sheet and manufacturing method thereof
KR100714196B1 (en) Printed Circuit Board Having Embedded Electric Element and Fabricating Method therefor
JP2009194381A (en) Production process of printed wiring board
JP2009194382A (en) Production process of printed wiring board
KR100861619B1 (en) Radiant heat printed circuit board and fabricating method of the same
KR100747023B1 (en) Multi-layer printed circuit board and fabricating method therefore
KR100751286B1 (en) Method for manufacturing semiconductor mounting substrate and semiconductor package
KR20140108164A (en) Wiring substrate and method of manufacturing the same
KR100957220B1 (en) Method for manufacturing insulating sheet and method for manufacturing laminated plate clad with metal foil and printed circuit board thereof using the same
WO2015141004A1 (en) Multilayer circuit board, semiconductor device, and multilayer circuit board manufacturing method
KR100704934B1 (en) Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor
KR101039846B1 (en) Method for manufacturing multilayer printed circuit board and semiconductor plastic package using the same
KR100736634B1 (en) Laminated layer, printed circuit board and fabricating method therefore
KR20060136061A (en) Multi-layer Printed Circuit Board Having Embedded Condenser and Fabricating Method therefor
KR100815319B1 (en) Printed circuit board with high density and manufacturing method thereof
JP4276227B2 (en) Multilayer printed wiring board
KR100744993B1 (en) Multilayer printed circuit board and fabricating method therefore
JP2007081423A (en) Wiring board sheet and manufacturing method thereof, multilayer board and manufacturing method thereof
JPH0697651A (en) Production of wiring board
JP2000277917A (en) Multilayer printed wiring board and manufacture of the same
KR100654669B1 (en) Printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee