New! View global litigation for patent families

KR100704584B1 - Semiconductor device with multiple wiring layers and moisture-protective ring - Google Patents

Semiconductor device with multiple wiring layers and moisture-protective ring

Info

Publication number
KR100704584B1
KR100704584B1 KR20060026504A KR20060026504A KR100704584B1 KR 100704584 B1 KR100704584 B1 KR 100704584B1 KR 20060026504 A KR20060026504 A KR 20060026504A KR 20060026504 A KR20060026504 A KR 20060026504A KR 100704584 B1 KR100704584 B1 KR 100704584B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
semiconductor
device
moisture
multiple
wiring
Prior art date
Application number
KR20060026504A
Other languages
Korean (ko)
Other versions
KR20070022576A (en )
Inventor
가즈히로 기타니
겐지 하시모토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 복수의 기능 매크로에 의해 공유되는 공통 전원선의 공간 절약 설계를 갖는 반도체 장치에 관한 것이다. The present invention relates to a semiconductor device having a common power source line space-saving design, which is shared by the plurality of functional macros. LSI칩은 복수의 배선층, 방습링, 및 복수의 기능 매크로를 갖는다(예를 들어, I/O 매크로와 I/O 매크로 그룹). LSI chip has a plurality of wiring layers, a moisture-proof ring, and a plurality of functional macro (e.g., I / O macro and I / O macro group). 각 기능 매크로는 전기적으로 방습링에 접속되는 VSS 전원 공급단자를 갖는다. Each functional macro has a VSS power supply terminal that is electrically connected to the moisture-proof ring. 이 접속은 방습링이 기능 매크로에 공통 VSS 전원선의 부분으로써 기능을 하도록 한다. The connection should be a moisture-proof ring as a function of the common power source line VSS to the functional macro. 제시된 구조는 방습링의 내부에 VSS 전원선을 라우팅하는데 요구되는 공간을 줄이며, 따라서 공간 절약 LSI 설계에 기여한다. Proposed structure reduces the space required for routing the power line VSS to the inside of the moisture-proof ring, thus contributing to space-saving LSI design.
LSI 칩, VSS I/O 매크로, VSS전원선, 방습링, 반도체 장치 LSI chip, VSS I / O macro, power supply line VSS, a moisture-proof ring, the semiconductor device

Description

다중 배선층과 방습링을 갖는 반도체 장치{SEMICONDUCTOR DEVICE WITH MULTIPLE WIRING LAYERS AND MOISTURE-PROTECTIVE RING} {SEMICONDUCTOR DEVICE WITH MULTIPLE WIRING LAYERS AND MOISTURE-PROTECTIVE RING} semiconductor device having a multi-wiring layer and the moisture-proof ring

도 1은 방습링을 갖는 종래의 LSI 칩의 단순화한 레이아웃을 나타내는 도면. 1 is a view showing a simplified layout of a conventional LSI chips having a moisture-proof ring.

도 2는 ESD 보호성능을 갖는 종래의 LSI 칩의 단순화한 레이아웃을 나타내는 도면. Figure 2 is a diagram showing a simplified layout of a conventional LSI chip having ESD protection.

도 3은 본 발명의 제 1 실시예에 따른 LSI 칩의 단순화한 레이아웃을 나타내는 도면. Figure 3 shows a simplified layout of the LSI chip according to a first embodiment of the present invention.

도 4는 제 1 실시예의 LSI 칩의 등가 회로를 나타내는 도면. Figure 4 is a diagram showing an equivalent circuit of an LSI chip according to the first embodiment.

도 5는 본 발명의 제 2 실시예에 따른 LSI 칩의 단순화한 레이아웃을 나타내는 도면. 5 is a diagram showing a simplified layout of the LSI chip according to a second embodiment of the present invention.

도 6은 제 2 실시예의 LSI 칩의 등가 회로를 나타내는 도면. Figure 6 is a view showing an equivalent circuit of an LSI chip according to the second embodiment.

도 7은 최상 배선층에 VSS 전원 공급 단자에 접속되는 방습링을 갖는 LSI 칩의 단면도. 7 is a cross-sectional view of LSI chips having a moisture-proof ring connected to the VSS power supply terminal on the uppermost wiring layer.

도 8은 최상 배선층 이외의 배선층에 VSS 전원 단자부에 접속된 방습링을 갖는 LSI 칩의 단면도. Cross-sectional view of LSI chips having a moisture-proof ring connected to the VSS power supply terminal on the wiring layer other than the uppermost wiring layer 8 is.

도 9는 복수의 배선층에서 VSS 전원 공급 단자에 접속되는 방습링을 갖는 LSI 칩의 단면도. 9 is a cross-sectional view of LSI chips having a moisture-proof ring connected to the VSS power supply terminal in the plurality of wiring layers.

도 10과 도 11은 VSS 전원 공급 단자에 접속되는 2개의 방습링을 갖는 LSI 칩의 단면도와 평면도. Cross-sectional view and a plan view of the LSI chip has a two-proof ring 10 and 11 is connected to the VSS power supply terminal.

도 12의 (a) 및 (b)는 I/O 매크로의 상부에 위치하는 I/O 패드를 갖는 LSI 칩의 2개의 가능한 레이아웃을 나타내는 도면. Of Figure 12 (a) and (b) is a view of the two possible layout of the LSI chip having I / O pads located on the top of the I / O macro.

도면의 주요 부분에 대한 부호의 설명 Description of the Related Art

100… 100 ... LSI 칩 101… LSI chip 101 ... 방습링 Moisture-proof ring

102… 102 ... I/O 패드 103… I / O pad 103 ... I/O 매크로 I / O macros

104… 104 ... I/O 매크로 105,106,107,108… I / O macros 105 106 107 108 ... I/O 매크로 그룹 I / O macro group

109,110,111,112… 109 110 111 112 ... VSS 전원선 126,127,128… VSS power lines 126 127 128 ... VSS 전원선 VSS power line

본 발명은 일반적으로 반도체 장치에 관한 것으로 구체적으로, 다중 배선층과 방습링을 갖는 반도체 장치에 관한 것이다. The present invention generally relates to a semiconductor device in detail, the present invention relates to a semiconductor device having a multi-wiring layer and the moisture-proof ring.

최근, 전기기기, 구체적으로 휴대용 장치 분야에서 높은 공간 절약 설계에 대한 요구가 증대되고 있다. In recent years, electric equipment, specifically, there is increasing demand for high space-saving design in the field of portable devices. 이런 목적을 달성하기 위해서는 소형의, 보다 많은 기능의 대규모 집적 회로(LSI)가 요구된다. The small-sized, large-scale integrated circuit (LSI) of increased functionality is required in order to achieve this purpose. 단일 칩 내에 여러 가지 상이한 기능을 통합하기 위해서, 최근 LSI설계 기술은, 각각 특정 기능을 제공하는 기능 매크로(function macro)라 칭하는 각종 모듈화된 회로 소자를 단일의 장치에 제공한다. In order to incorporate a number of different functions in a single chip, the recent LSI design technology, provides a variety of modular circuit elements respectively referred to as functional macro (macro function) to provide a specific function in a single device. LSI 칩은 많은 수의 그러한 기능 매크로를 포함한다. LSI chip includes a macro feature such a large number.

각각의 기능 매크로는 VSS 전압용 전원 공급 단자를 갖는다. Each functional macro has a power supply voltage terminal VSS. 몇몇 종래 LSI 설계에서, 기능 매크로 그룹의 VSS 전원 공급 단자는 공통 VSS 전원선에 배선된다. In some conventional LSI design, function VSS power supply terminals of the macro group are wired to a common power supply line VSS. 낮은 동작 전압에서의 고속 동작으로 인하여, 최근 기능 매크로는 각 매크로에 기준 전위를 공급하는 VSS 전원 단자의 노이즈에 민감하다. Due to the high-speed operation at a low operating voltage, and recently functional macro is sensitive to noise on the VSS power supply terminal for supplying a reference potential for each macro.

공통 VSS 전원선에서의 전기적 노이즈는 그 선에 접속된 매크로 회로의 기능 불량을 초래할 수 있다. Electrical noise in the common VSS power supply line may lead to malfunction of the macro circuit connected to those lines. 특히 아날로그 기능 매크로는 이런 VSS 노이즈에 민감하다. In particular, the analog macro functions are sensitive to these VSS noise. 이런 문제를 해결하기 위한 종래의 접근은 디지털 기능 매크로의 VSS 전원선으로부터 아날로그 기능 매크로의 VSS 전원선을 고립시키는 것이다. Conventional approaches to solving this problem is to isolate the power supply line VSS capabilities of analog macros from the VSS power supply line of digital macro function.

상기 문제점과 별도로, 몇몇 현재의 LSI 칩은 방습링(예컨대, 일본국 공개 특허 1990-123753호 공보 참조)을 갖는다. The problems and additionally, some of the current of the LSI chip has a moisture-proof ring (for example, see Japanese Laid-Open Patent Publication No. 1990-123753). LSI 칩 내부로의 물이나 에칭액의 침투는 칩의 손상이나 열화를 초래한다. Penetration of water or the etching solution into the LSI chip results in a damage to or degradation of the chip. 이런 문제를 방지하기 위해서, 링 형상의 방습 패턴이 LSI 칩의 I/O(입력/출력)패드와 스크라이브 라인 사이의 영역에 설치된다. In order to prevent this, a moisture-proof ring-shaped pattern is located in an area between the LSI chip I / O (input / output) pad and the scribe line. 방습링은 종종 LSI 칩의 다층 배선 아키텍처를 적용하도록 다층 구조를 갖는다. Moisture-proof ring is often have a multi-layer structure to apply a multi-layered wiring of the LSI chip architecture.

방습링을 갖는 얼마의 LSI 칩은 종래기술에 알려져 있다. Some of the LSI chips having a moisture-proof rings are known in the prior art. 도 1은 방습링(801)을 갖는 종래의 LSI 칩(800)의 단순화한 레이아웃을 나타낸다. 1 shows a simplified layout of a conventional LSI chip 800 having a moisture-proof ring 801. 방습링(801)은 내부에 위치한 그 기능 매크로와 배선 패턴을 보호하기 위해서 LSI 칩(800)의 외부 영역 내에 형성된다. Moisture-proof ring 801 is formed in the outer region of the LSI chip 800 to protect the wiring patterns, and the function macro located therein. 도 1에서, 굵은 선 박스는 I/O 패드(802)를 나타낸다. In Figure 1, a thick line box represents the I / O pad (802). 나머지 박스는 I/O 매크로(803, 804)와 I/O 매크로 그룹(805, 806, 807, 808)과, 신호와 VSS의 입력 및/또는 출력용 회로이다. The remaining boxes are I / O macro (803, 804) and the I / O macro group (805, 806, 807, 808), and an input and / or output circuit of a signal VSS. LSI 칩(800)이 실제로 다른 종류의 기능 매크로를 포함하나, 단순화를 위해 도 1에서 이들은 생략한다. LSI chip 800, the one actually contain other types of macro functions, and they are omitted from FIG. 1 for simplicity.

더 구체적으로, 이중선 박스는 VSS I/O 매크로를 가리키며, 나머지 박스는 신호 I/O 매크로를 나타낸다. More specifically, the double-line box indicates the VSS I / O macro, and the remaining box represents the signal I / O macro. 도 1에 도시되지 않았으나, 이들 I/O 매크로(803, 804)는 I/O 매크로 그룹(805 내지 808)과 마찬가지로, 산술/논리 오퍼레이터(operator), 메모리 모듈, 또는 다른 기능 매크로에 결합된다. Although not shown in Figure 1, these I / O macro (803, 804) is coupled to the like I / O macro group (805 to 808), an arithmetic / logic operator (operator), memory modules, or other functional macro.

예를 들어, I/O 매크로(803, 804)와 I/O 매크로 그룹(807)은 특정 기능 매크로(도시 생략)에 접속되고, I/O 매크로 그룹(805, 806)은 다른 기능 매크로(도시 생략)에 접속된다. For example, I / O macro (803, 804) and the I / O macro group 807 is connected to a particular functional macro (not shown), I / O macro group (805, 806) is another function macros (shown is connected to the not shown). LSI 칩(800)은 상술한 노이즈를 줄이기 별도의 위해 다른 종류의 기능 매크로용 VSS 전원 공급 단자를 갖는다. LSI chip 800 has a different kind of function macro VSS power supply terminals for the separate reduce the aforementioned noise. 같은 종류의 기능 매크로는 VSS 전원선(809, 810, 811)을 통해 VSS 전원 공급 단자를 공유한다. Function macros of the same type may share the power supply terminal VSS via the VSS power supply line (809, 810, 811). 각 VSS 전원선(809, 810, 811)은 VSS I/O 매크로부터 신호I/O 매크로의 VSS 전원단자(도시 생략)까지 라우팅된다. Each VSS power line (809, 810, 811) is routed to the VSS power supply terminal (not shown) of the signal I / O macro from VSS I / O macro.

몇몇 현재의 LSI 칩은 정전 방전(ESD)으로부터 스스로 보호하는 특징을 갖는다. Some current of the LSI chip has a characteristic of protecting itself from static discharge (ESD). 전기적 도전 물체(사람의 신체를 포함)가 근접하거나, LSI 칩의 단자와 실제로 접촉할 때 ESD가 발생할 수 있으며, 이는 칩 내부에 몇몇 기능 매크로 구성요소에 손상을 야기한다. Electrically conductive object (including the human body) is close to or, and the ESD may occur when actually in contact with the terminal of the LSI chip, which cause damage to some macro function component within the chip.

도 2는 ESD 보호 능력을 갖는 종래의 LSI 칩의 단순화한 레이아웃을 나타낸다. Figure 2 shows a simplified layout of a conventional LSI chip having ESD protection. 도시된 LSI 칩(900)은 상술한 도 1의 LSI 칩(800)과 유사한 레이아웃을 갖는다. The illustrated LSI chip 900 has a similar layout with the LSI chip 800 of Fig. 1. 방습링(901)은 LSI 칩(900)의 외부영역을 따라 있고, I/O 패드(902)와 I/O 매크로 그룹(신호 I/O 매크로, VSS I/O 매크로)(903, 904, 905, 906)은 신호와 VSS 의 입력 및/또는 출력을 위해 내부 영역에 위치한다. Moisture-proof ring 901 along the outer region of the LSI chip 900 and, I / O pad 902 and I / O macro groups (signal I / O macro, VSS I / O macro) (903, 904, 905 , 906) are located in the interior region for the input and / or output of signals and VSS. 도 2는 I/O 패드(902)와 I/O 매크로 그룹(903 내지 906)의 일부로서의 몇몇 빗금 친 박스를 나타낸다. Figure 2 shows a few hatched as part of I / O pad 902 and I / O macro group (903 to 906) pro-box. 빗금 친 부분은 이들 소자가 공통 VSS 전위를 공유함을 나타낸다. Hatched box indicates that these devices share the common potential VSS.

도 1의 LSI 칩(800)과 도 2의 ESD-보호 LSI 칩(900) 사이의 차이점은, 후자인 LSI 칩(900)이 공통 VSS 전원선(907)에 각 I/O 매크로 그룹(903 내지 906)의 VSS I/O 매크로(이중선 박스로 표시됨)를 접속하기 위해 양방향 다이오드(903a, 904a, 905a, 906a)를 갖는다는 것이다. LSI chip 800 in FIG. 1 and the difference between ESD- protection LSI chip 900 of Figure 2, the latter, the LSI chip 900, the respective I / O macro group to the common VSS power line 907 (903 to to connect the VSS I / O macro (shown as double-line box) of 906) will have a two-way diode (903a, 904a, 905a, 906a). 이런 LSI 칩(900)의 특정 구조는 ESD 전류용 바이패스(bypass)를 제공함으로써, 정전 손상으로부터 기능 매크로 구성요소를 보호한다. This particular structure of the LSI chip 900 by providing the ESD current for the bypass (bypass), and protects the functional macro components from electrostatic damage. 예를 들어, 다른 I/O 매크로 그룹(906)의 VSS 전원 공급 단자(도시 생략)에 대해서 1개의 I/O 매크로 그룹(903)에 정전 전압이 인가된다고 가정한다. For example, it is assumed that the electrostatic voltage on a single I / O macro group 903 is applied with respect to the VSS power supply terminal (not shown) of the other I / O macro group 906. 결과적인 방전 전류는 양방향 다이오드(903a)를 통하여 I/O 매크로 그룹(903)으로부터 공통 VSS 전원선(907)으로 흐른다. The resultant discharge current flows to the common VSS power line 907 from the I / O macro group 903 via a two-way diode (903a). 그 다음 이 전류는 다른 양방향 다이오드(906a)를 경유하여 I/O 매크로 그룹(906)의 VSS 전원 공급 단자(도시 생략)에 라우팅 된다. Then the current is routed to the VSS power supply terminal (not shown) of the other two-way diode and I / O macro group 906 via (906a). 또한 동일한 보호 메커니즘이 나머지 I/O 매크로 그룹(904 내지 906)에서의 ESD에 적용된다. It is also subject to the same protection mechanism in ESD in the remaining I / O macro group (904 to 906).

그러나, 상술한 종래의 LSI 칩 설계는 복수의 기능 매크로에 의해 공유되는 공통 전원선을 제공하기 위해서 일정한 칩 공간을 소비한다. However, the conventional LSI chip design described above consumes a predetermined chip area to provide the common power supply line which is shared by the plurality of functional macros. 이는 다른 기능 매크로 회로 등의 레이아웃을 한정할 수 있고, 따라서 효과적인 공간 이용을 달성하는 것을 어렵게 한다. This may limit the layout of other functional macro circuit, thus making it difficult to achieve effective use of space.

전술한 관점을 고려하여, 본 발명은 복수의 기능 매크로에 의해 공유되는 공통 전원선의 공간 절약 설계를 갖는 반도체 장치를 제공하는 것을 목적으로 한다. Of the above aspect, the present invention has for its object to provide a semiconductor device having a common power source line space-saving design, which is shared by the plurality of functional macros.

상술한 목적을 달성하기 위해서, 본 발명은 복수의 배선층, 방습링, 및 복수의 기능 매크로를 갖는 반도체 장치를 제공한다. In order to achieve the above object, the present invention provides a semiconductor device having a plurality of wiring layers, a moisture-proof ring, and a plurality of functional macros. 각 기능 매크로는 전기적으로 방습링에 접속된 전원 공급 단자를 갖는다. Each functional macro electrically has a power supply terminal connected to the moisture-proof ring. 이러한 접속은 기능 매크로에 공통 전위를 제공한다. This connection provides a common potential to the functional macro.

본 발명의 상술한 목적 및 다른 목적과, 본 발명의 특징 및 장점은 본 발명의 바람직한 실시예를 예시적으로 나타내는 첨부 도면을 참조한 후술하는 설명으로 명확해질 것이다. The features and advantages of the aforementioned and other objects, and the invention of the present invention will become apparent from the following description taken in conjunction with the accompanying drawings showing a preferred embodiment of the present invention by way of example.

이하, 본 발명의 바람직한 실시예는 첨부한 도면을 참조하여 상세히 설명될 것이며, 여기서 동일한 참조 번호는 전체에 걸쳐 동일한 구성요소를 지시한다. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numbers indicate like elements throughout.

본 발명의 제 1 실시예는 개선된 노이즈 감소를 달성하기 위해 다른 종류의 기능 매크로에 대해 별도의 VSS 전원선을 갖는 LSI 칩의 공간 절약 설계에 관한 것이다. First embodiment of the invention relates to a space-saving design of the LSI chip has a separate power source line VSS to the other types of macro functions in order to achieve an improved noise reduction. 다시 말해, 제 1 실시예는 명세서의 앞 부분(도 1 참조)에서 설명한 종래의 LSI 칩 설계를 개선하기 위한 것이다. In other words, the first embodiment is to improve the conventional LSI chip design described earlier in the specification (see Fig. 1).

도 3은 본 발명의 제 1 실시예에 따른 LSI 칩의 단순화한 레이아웃을 나타낸다. Figure 3 shows a simplified layout of the LSI chip according to a first embodiment of the present invention. 이 LSI 칩(100)은 습기의 침투로부터 링 내부에 위치한 기능 매크로와 배선 패턴을 보호하기 위해서 그 외부 영역에 방습링(101)을 갖는다. The LSI chip 100 has the moisture-proof ring 101 to the outer region in order to protect the functional macros and a wiring pattern is located on the inner ring from the penetration of moisture. 이 방습링(101)은 LSI 칩(100)의 배선용으로 사용된 재료(예를 들어, 알루미늄 또는 구리)와 동일한 재료로 제조된다. The moisture-proof ring 101 is made of the same material as the material (e.g., aluminum or copper) is used as the wiring of the LSI chip 100. 도 3에서, 굵은 선 박스는 I/O 패드(102)를 나타내고, 나머지 작은 박스는 I/O 매크로(103, 104) 및 I/O 매크로 그룹(105, 106, 107, 108)을 나타낸다. In Figure 3, a thick line box represents an I / O pad 102, and the other smaller boxes represent the I / O macro (103, 104) and the I / O macro group (105, 106, 107, 108). I/O 매크로는 신호의 입력 및/또는 출력용, 또는 VSS전압의 접속용 기능 매크로 회로이다. I / O macro is a function macro circuit for connection of input and / or output, or voltage signal VSS. LSI 칩(100)은 실제로 다른 타입의 기능 매크로를 갖지만, 도 3은 단순화를 위해 이들을 생략한다. LSI chip 100 is actually gatjiman the function macros of other types, FIG. 3 is omitted here for the sake of simplicity these.

더 구체적으로, 도 3에 나타낸 I/O 매크로는 VSS I/O 매크로(이중선 박스로 표시됨)와 신호 I/O 매크로(나머지 박스로 표시됨)를 포함한다. And more specifically, I / O macro shown in Fig. 3 comprises a VSS I / O macro (shown as double-line box) and a signal I / O macro (represented by the rest of the box). LSI 칩(100)은 신호 I/O 매크로와 이와 대응하는 I/O 패드(102)를 통하여 외부 회로와 각종 신호를 주고 받는다. LSI chip 100 to send and receive various signals with an external circuit via the signal I / O macro and I / O pad 102 corresponding to this. 기능 매크로의 VSS 전원 공급 단자는 VSS I/O 매크로 및 이와 대응하는 I/O 패드(102)를 통하여 외부 회로와 접속된다. Function VSS power supply terminals of the macro is connected to the external circuit through the I / O pad 102 corresponding to VSS I / O macro and its. 도 3에 나타나지 않았으나, I/O 매크로 그룹(105 내지 108)과 마찬가지로 I/O 매크로(103, 104)는, 산술/논리 오퍼레이터, 메모리 모듈, 또는 다른 기능 매크로에 연결된다. It did not appear in Figure 3, I / O macro group (105 to 108) and, like I / O macro (103, 104) is connected to the arithmetic / logic operators, memory modules, or other functional macro.

또한 VSS 전원선(109, 110, 111, 112)은 제 1 실시예의 LSI 칩(100) 상에 형성된다. The VSS power line (109, 110, 111, 112) is formed on the example LSI chip 100 of the first embodiment. LSI 칩(100)의 I/O 매크로는 3 개의 클러스터로 분할된다. I / O macro of the LSI chip 100 is divided into three clusters. 제 1 클러스터는 2개의 I/O 매크로 (103, 104)와 1개의 I/O 매크로 그룹(107)을 포함한다. A first cluster comprises two I / O macro (103, 104) and one I / O macro group 107. 제 2 클러스터는 2개의 I/O 매크로 그룹(105, 106)을 포함한다. The second cluster comprises two I / O macro group (105, 106). 제 3 클러스터는 1개의 I/O 매크로 그룹(108)으로부터 형성된다. The third cluster is formed from a single I / O macro group 108. 각각 이들 I/O 매크로 클러스터에 별도의 VSS 전원 접속을 제공하는 것이 요구된다. To provide a separate power supply VSS connected to these I / O macro each cluster are required.

도 4는 발명의 제 1 실시예에 따른 LSI 칩(100)의 등가 회로를 나타낸다. 4 shows an equivalent circuit of the LSI chip 100 according to the first embodiment of the invention. 맨 좌측 2개의 기능 매크로(120, 121)는 동일한 카테고리인 제 2 클러스터에 속한 다. The left-2 function macro 120 and 121 are the same categories that belong to a second cluster. 기능 매크로(120, 121)는 각각 도 3에 나타낸 I/O 매크로 그룹(105,106)에 대응한다. Function macro 120 and 121 corresponds to the I / O macro group (105 106) shown in Figure 3, respectively. 다음 2개의 기능 매크로(122, 123)와 맨 우측 기능 매크로(125)는 상이한 카테고리인 제 1 클러스터에 속한다. The following two functions: a macro (122, 123) and the right-macro function (125) belong to a first cluster of different categories. 기능 매크로(122)는 도 3에 나타낸 I/O 기능 매크로(104)에 대응하며, 기능 매크로(123)는 I/O 매크로 그룹(107)에 대응하고, 기능 매크로(125)는 I/O 매크로(103)에 대응한다. Function macro 122 corresponds to the I / O function macro 104 shown in Figure 3, the function macro 123 corresponds to the I / O macro group 107, and the function macro 125 is I / O macro It corresponds to 103. 우측에서 두 번째 기능 매크로(124)는 다른 카테고리인 제 3 클러스터에 속한다. The second functional macro (124) belong to a third cluster in a different category on the right. 이것은 도 3에 나타낸 I/O 매크로 그룹(108)에 대응한다. This corresponds to a I / O macro group 108 shown in Fig.

상술한 바와 같이, 제 1 실시예의 LSI 칩(100)은 노이즈 감소를 개선하기 위해서 기능 매크로의 각각 상이한 카테고리에 별도의 VSS접속을 제공한다. As described above, the first embodiment of the LSI chip 100 provides a separate VSS connected to each different category of functional macros in order to improve noise reduction. 처음 2개의 기능 매크로(120, 121)는 동일 카테고리에 속하고 따라서 이들의 VSS 전원 공급 단자(VSS1, VSS2)를 함께 접속하는 VSS 전원선(126)을 통하여 공통 VSS 전위를 공유한다. The first two function macros 120 and 121 are in the same category and thus sharing the common potential VSS via the VSS power supply line 126 for connecting with those of the VSS power supply terminal (VSS1, VSS2). 유사하게, 다른 카테고리의 기능 매크로(122, 123, 125)는 이들 각각의 VSS 전원단자(VSS3, VSS4, VSS6)에 접속한 VSS 전원선(127,128)을 통하여 공통 VSS 전위를 공유한다. Similarly, the function macros in the different categories (122, 123, 125) share a common potential VSS via the VSS power supply line (127 128) connected to each of the VSS power supply terminal (VSS3, VSS4, VSS6). 기능 매크로(124)의 VSS 전원 단자(VSS5)는 또 다른 기능 매크로로부터 고립된다. VSS power supply terminal (VSS5) of the function macro 124 is isolated from the other functional macro. 도 4의 등가 회로에 VSS 전원선(126)은 도 3의 레이아웃 다이어그램에 나타낸 VSS 전원선(109)에 대응한다. In the equivalent circuit VSS power supply line 126 of Figure 4 corresponds to the VSS power supply line 109 shown in the layout diagram of Fig. 도 4에 VSS 전원선(127)은 도 3의 VSS 전원선(110)에 대응한다. VSS power supply line 127 in Figure 4 corresponds to the VSS power supply line 110 of Fig. 여기까지 설명된 회로 레이아웃은 명세서의 전반부(도 1 참조)에 설명된 종래의 레이아웃과 유사하다. The circuit layout described so far is similar to the conventional layout described in the first part of the description (see Fig. 1).

기능 매크로(124,125) 사이의 VSS 전원선(128)은 길어질 수 있으며, VSS 전원선(128)이 방습링(101) 내부에 라우팅되면 다른 회로를 방해할 수 있다. Macro function (124,125) VSS power supply line 128 between the can be long, if the VSS power supply line 128 is routed inside the moisture-proof ring 101 may interfere with other circuits. 본 발 명의 제 1 실시예에 따르면, LSI 칩(100)은 I/O 매크로 그룹(107)과 I/O 매크로(103)의 VSS 전원 공급 단자(도 3에 도시 생략)에 접속하도록 VSS 전원선(111,112)을 갖는다. In accordance with the present to name the first embodiment, LSI chip 100 includes a VSS power supply line to be connected to the VSS power supply terminal (not shown in FIG. 3) of I / O macro group 107 and the I / O macro 103 It has a 111 and 112. 이들 VSS 전원선(111, 112)의 타단은 방습링(101)과 전기적으로 접속되어서, 방습링(101)은 도 4에 VSS 전원선(128)의 일부로서 역할을 한다. The other end of these VSS power line (111, 112) be electrically connected to the moisture-proof ring 101, a moisture-proof ring 101 serves as a part of the VSS power supply line 128 in FIG. 방습링(101)이 습기에 노출될지라도, 방습링(101)에 대한 가능한 결과적인 손상은 VSS 접속을 제공하는 전기적인 도전 경로로써의 그 기능을 손상시킬 만큼 크지 않을 것이다. Although moisture-proof ring 101 is exposed to moisture, and the resulting potential damage to the moisture-proof ring 101 is not large enough to impair its function as an electrical conductive path to provide a VSS connection. 유리하게, 제 1 실시예의 레이아웃 설계는 종래 레이아웃 설계에서 방습링(101)의 내부 영역의 일부를 차지하는, VSS 전원선(128)을 라우팅하기 위한 배선 공간을 줄인다. Advantageously, the first embodiment of the layout design is occupied by a portion of the interior region of the moisture-proof ring 101 in a conventional layout design, reduce the wiring space for routing the VSS power supply line 128.

도 3의 예에서, I/O 매크로(104)는 관련된 I/O 매크로 그룹(107)에 비교적 근접해 있다. In the example of Figure 3, I / O macro 104 is relatively close to the I / O macro group 107 is associated. 그러므로 VSS 전원선(110)은 I/O 매크로(104)가 I/O 매크로(103) 및 I/O 매크로 그룹(107)과 그것의 VSS 전위를 공유하게 하도록 종래 방법으로 배선된다(예를 들어, 방습링을 이용하지 않고). Therefore, VSS power line 110 are wired in a conventional manner so as to make I / O macro (104), the I / O macro 103 and the I / O shared macros group 107 and its VSS potential (e. G. , without using a damp-proof ring). 그러나, 또한 도 3에 나타낸 VSS 전원선(110) 대신에, 방습링(101)으로부터 I/O 매크로(104)까지 짧은 선을 배선하는 것도 가능하다. However, It is also possible to route the short wire in place to VSS power supply line 110 shown in Figure 3, I / O macro (104) from the moisture-proof ring 101.

제 2 실시예는 ESD-보호 LSI 칩의 공간 절약 설계에 관한 것이다. The second embodiment relates to a space-saving design of ESD- protection LSI chip. 즉, 제 2 실시예는 도 2에 나타낸 종래의 LSI 칩 설계를 개선한 것이다. That is, the second embodiment is an improvement of a conventional LSI chip design shown in Fig.

도 5는 제 2 실시예에 따른 LSI 칩의 단순화한 레이아웃을 나타낸다. Figure 5 shows the simplified layout of the LSI chip according to a second embodiment. 도시된 LSI 칩(200)은 그 외부 영역에 알루미늄, 구리, 또는 다른 금속으로 이루어진 방습링(201)을 갖는다. The illustrated LSI chip 200 has a moisture-proof ring 201 is made of aluminum, copper, or other metals in the outer region. 도 5에 나타낸 다른 구성요소는 I/O 패드(202)와 I/O 매크 로 그룹(203, 204, 205, 206)이며, 이들의 기능은 제 1 실시예의 LSI 칩(100)의 기능과 유사하다. The 5 different components are I / O pads 202 and the I / O macro to the group (203, 204, 205, 206) shown in these features function similar to the first embodiment, the LSI chip 100 Do. 특히, 이중선 박스는 VSS I/O 매크로를 나타내고, 나머지 박스는 신호 I/O 매크로를 나타낸다. In particular, the double-line box denotes a VSS I / O macro, and the remaining box represents the signal I / O macro. 각종 신호가 신호 I/O 매크로에 연결된 I/O 패드(202)를 통해 외부 회로로부터 LSI 칩(200)에 공급된다. The various signals are supplied to the LSI chip 200 from an external circuit via the I / O pad 202 is connected to the signal I / O macro. 도 5는 I/O 패드(202)와 I/O 매크로 그룹(203 내지 206)의 부분으로서의 몇몇 빗금친 박스를 나타낸다. Figure 5 shows a few hatched boxes as part of the I / O pad 202 and I / O macro group (203 to 206). 여기서 빗금친 부분은 이들 패드와 매크로가 공통 VSS전위를 공유함을 나타낸다. The hatched box indicates that these pads and the macro sharing common VSS potential.

또한 LSI 칩(200)은 각 I/O 매크로 그룹(203 내지 206)의 VSS 전원 공급 단자(도시 생략)와 방습링(201)을 접속하기 위하여 양방향 다이오드(203a, 204a, 205a, 206a)를 갖는다. In addition, the LSI chip 200 has a two-way diode (203a, 204a, 205a, 206a) for connecting the VSS power supply terminal (not shown) and a moisture-proof ring 201 of each I / O macro group (203 to 206) . 양방향 다이오드는 평행하게 배선된 적어도 2개의 대향하는 다이오드로 구성된 회로이다. A two-way diode is a circuit composed of at least two opposing diodes in parallel to the wiring. 도 5에 나타내지 않았으나, I/O 매크로 그룹(203 내지 206)은 산술/논리 오퍼레이터, 메모리 모듈, 또는 다른 기능 매크로에 접속된다. Although not shown in Figure 5, I / O macro group (203 to 206) it is connected to the arithmetic / logic operators, memory modules, or other functional macro.

도 6은 제 2 실시예의 LSI 칩(200)의 등가 회로를 나타낸다. 6 shows an equivalent circuit of the second embodiment, the LSI chip 200. 도 6에 내타낸 기능 매크로(210, 211, 212, 213)는 각각 I/O 매크로 그룹(203, 204, 205, 206)에 대응한다. 6 within tanaen macro function (210, 211, 212, 213) to correspond to the respective I / O macro group (203, 204, 205, 206). VSS4 내지 VSS7은 이들 기능 매크로(210 내지 213)의 VSS 전원 공급 단자를 나타내며, 양방향 다이오드(210a, 211a, 212a, 213a)를 통하여 공통 VSS 전원선(214)에 접속된다. VSS4 to VSS7 is connected to these function macro denotes a VSS power supply terminal (210 to 213), a two-way diode (210a, 211a, 212a, 213a) common VSS power supply line 214 through the. 도 6에 나타낸 양방향 다이오드(210a 내지 213a)는 도 5에 나타낸 양방향 다이오드(203a 내지 206a)에 대응한다. A two-way diode (210a to 213a) shown in Figure 6 corresponds to a two-way diode (203a to 206a) shown in Fig. 기능 매크로(210, 211, 212, 213)를 ESD로부터 보호하기 위해서, 전원 공급 클램핑(clamping) 회로(210b, 211b, 212b, 213b)는 VDD4와 VSS4 사이, VDD5와 VSS5 사이, VDD6와 VSS6 사이, VDD7와 VSS7 사이에 각각 위치한다. Function macros (210, 211, 212, 213) the order to protect against ESD, the power supply clamping (clamping) a circuit (210b, 211b, 212b, 213b) is between VDD4 and VSS4, between VDD5 and VSS5, between VDD6 and VSS6, and each positioned between and VDD7 VSS7. VDD4 내지 VDD7은 각각 기능 매크로(210 내지 213)의 VDD 전원 단자를 나타낸다. VDD4 to VDD7 denotes a VDD power supply terminal of each functional macro (210 to 213). 전원 공급 클램핑 회로(211b 내지 213b)는 대응하는 기능 매크로(210 내지 213)에 필요한 부분일 수 있다. Power supply clamping circuit (211b to 213b) may be required for the corresponding macro function (210 to 213) of parts.

도 6 회로의 실제 실시에서, 도 2에 나타낸 종래 LSI 칩(900)에서와 같이 공통 VSS 전원선(214)이 방습링(201) 내부에 라우팅되면 공통 VSS 전원선(214)은 다른 회로를 간섭할 수 있다. In the actual embodiment of Figure 6 circuit, when in Fig. 2 the common VSS power line 214 as in the conventional LSI chip 900 is routed inside the moisture-proof ring 201 common VSS power line 214 is interfering with other circuits can do. 본 발명의 제 2 실시예에 따르면, 도 5의 LSI 칩(200)은 양방향 다이오드(203a 내지 206a)를 통해 각 I/O 매크로 그룹(203 내지 206)의 VSS 전원 공급 단자(도시 생략)와 방습링(201)을 접속하도록 설계된다. According to the second embodiment of the present invention, LSI chip 200 in Figure 5 is a two-way diode (203a to 206a) VSS power supply terminal (not shown) and a moisture barrier for each I / O macro group (203 to 206) via the It is designed to connect the ring (201). 여기서, VSS 전원선(214)은 공통 VSS 전원선으로써 기능한다. Here, VSS power supply line 214 functions as a common power source line VSS. 이런 공간 절약 레이아웃 설계는 공통 VSS 전원선에 요구되는 배선 공간을 상당히 줄인다. This space-saving layout design significantly reduces the wiring space required for the common VSS power line. 도 5에 나타낸 양방향 다이오드(203a 내지 206a)는 이산적인 구성요소이지만, 많은 점유 면적 소비 없이, 이들은 실제로 VSS I/O 매크로의 부분으로써 제공될 수 있다. Without a two-way diode shown in Fig. 5 (203a to 206a), but is a discrete component, large occupied area consumption, it may in fact be provided as part of the VSS I / O macro.

VSS 전원 공급 단자에 방습링을 상호 접속하는 것은 여러 가지 방법이 있다. The interconnecting the moisture-proof ring to the VSS power supply terminal has a number of ways. 도 7은 최상 배선층에 VSS 전원 공급 단자부와 접속된 방습링을 갖는 LSI 칩의 단면도이다. 7 is a cross-sectional view of LSI chips having a moisture-proof ring connected to the VSS power supply terminal on the uppermost wiring layer. 구체적으로, 도 7은 LSI 칩의 다층 구조를 나타내고, 특정 기능 매크로의 방습링(300)과 VSS 전원 공급 단자부(301)가 반도체 기판(302) 상에 형성된다. Specifically, Figure 7 shows a multi-layer structure of the LSI chip, a moisture-proof ring 300 and the VSS power supply terminal 301 of a specific function macro is formed on the semiconductor substrate (302). 방습링(300)은 층간 절연막(309)과 교호적으로 형성되는 3개의 도전층 구조를 갖는다. Moisture-proof ring 300 has three conductive layers structure formed with the interlayer insulating film 309 alternately. 3개의 층(303, 304, 305)은 콘택(contact)(310)에 의해 상호 접속된다. Three layers (303, 304, 305) are interconnected by contact (contact) (310). 알루미늄, 구리, 또는 다른 재료가 방습링층(303, 304, 305), VSS 전원 공급 단자부(301)의 배선층(306, 307, 308), 및 콘택(310)을 형성하는데 이용된다. Aluminum, copper, or other material used to form the moisture-proof ringcheung (303, 304, 305), a wiring layer (306, 307, 308) of the VSS power supply terminal 301, and contacts 310. 도 7의 본 실시예에서, VSS 전원 공급 단자부(301)의 최상 배선층(308)은 방습링(300)의 최상층(305)까지 연장된다. In the embodiment of Figure 7, the uppermost wiring layer 308 of the VSS power supply terminal 301 is extended to the top layer 305 of moisture-proof ring 300.

도 8은 최상층 이외의 배선층에서 VSS 전원 단자부와 접속되는 방습링을 갖는 LSI 칩의 단면도이다. Figure 8 is a cross-sectional view of LSI chips having a moisture-proof ring is connected to the VSS power supply terminal portions from the wiring layer other than the uppermost layer. 도 7에 나타낸 층 구조의 유사성 때문에, 동일한 참조번호는 동일한 구성요소에 부여된다. Because of the similarity of the layer structure shown in Figure 7, the same reference numbers are given to the same components.

도 8의 예에서, 최상위 배선층에는 VSS 전원 공급 단자부(301)로부터 그 층의 VSS 전원 공급 단자부(301)까지 최단 경로를 블로킹하는 신호선(311)이 있다. In Figure 8, the top wiring layer has a signal line 311 for blocking the shortest path from the VSS power supply terminal 301 to the VSS power supply terminal 301 of the layer. 최상층에서 우회하는 대신에, VSS 전원 공급 단자부(301)의 중간 배선층(307)이 방습링(300)의 대응하는 층(304)까지 연장된다. Instead of bypassing the top floor, the intermediate interconnect layer 307 of the VSS power supply terminal 301 is extended to a layer 304 corresponding to the moisture-proof ring 300.

도 9는 복수의 배선층에 VSS 전원 단자부와 접속되는 방습링을 갖는 LSI 칩의 단면도이다. Figure 9 is a cross-sectional view of LSI chips having a moisture-proof ring is connected to the VSS power supply terminal to the plurality of wiring layers. 도 7과 8에 나타낸 층 구조에 유사성 때문에, 동일한 참조 번호는 동일한 구성요소에 부여된다. Since also the similarity in the layer structure shown in Fig. 7 and 8, the same reference numbers are given to the same components.

도 9의 예에서 볼 수 있는 바와 같이, VSS 전원 공급 단자부(301)의 2개의 배선층(306, 307)이 방습링층(303, 304)과 접속하는데 이용된다. As can be seen in the example of Figure 9, power supply VSS two wiring layers 306, 307 of the terminal 301 is used for connection with moisture-proof ringcheung (303, 304). 다중층의 이용은 VSS 전원 공급 단자부(301)와 반도체 기판(302) 사이에 도전성을 향상시킨다. The use of multiple layers is to improve the conductivity between the VSS power supply terminal 301 and the semiconductor substrate (302). 이것은 VSS 패턴이, VSS 전원 공급 단자부(301)의 전위를 아주 많이 증가시키지 않고, VSS 전원 단자부(301)로부터 반도체 기판(302)까지 더 많은 노이즈 전류가 흐를 수 있게 하는 것을 의미한다. This means that allows to flow a pattern VSS, VSS power supply without so much increasing the potential of the terminal 301, VSS more from the power supply terminal 301 to the semiconductor substrate (302), the noise current.

도 10은 VSS 전원 공급 단자부와 접속된 이중 방습링을 갖는 LSI 칩의 단면도이고, 도 11은 그 LSI 칩의 내부층의 평면도를 나타낸다. Figure 10 is a cross-sectional view of LSI chips having a double moisture-proof ring connected to the VSS power supply terminal, 11 is a plan view of the inner layer of the LSI chip. LSI 칩은 내부 방습링 (300a)과 외부 방습링(300b)을 갖는다. LSI chip has a moisture-proof inner ring (300a) and the outer moisture-proof ring (300b). 내부 방습링(300a)은 콘택(310)에 의해 상호 접속되는 3개의 층(303a, 304a, 305a)으로 형성된다. Inside a moisture-proof ring (300a) is formed of three layers (303a, 304a, 305a) being interconnected by contacts 310. The 마찬가지로, 외부 방습링(300b)은 콘택(310)에 의해 상호 접속되는 3개의 층(303b, 304b, 305b)으로 형성된다. Similarly, the outer moisture-proof ring (300b) is formed of three layers (303b, 304b, 305b) which are mutually connected by a contact 310.

도시된 이중 링 구조는 링 내부에 기능 매크로와 배선 패턴을 더 효과적으로 보호한다. The illustrated double-ring structure further effectively protect the functional macros and a wiring pattern on the inner ring. 내부와 외부 방습링(300a, 300b)이 습기에 노출되는 동안, 이들 링(300a, 300b)에 대한 가능한 결과적인 손상은 VSS 접속을 제공하는 전기적 도전 경로로서의 그 기능을 손상할 정도로 크진 않을 것이다. While being exposed to the inner and outer moisture-proof ring (300a, 300b) the moisture, and the resulting potential damage to these rings (300a, 300b) it will not keujin enough to impair its function as an electrical conductive path to provide a VSS connection. 구체적으로, 내부 링(300b)은 외부링(300a)이 손상된 경우 안전 장치로서의 역할을 한다. Specifically, when the inner ring (300b) is an outer ring (300a) is damaged, and serves as a safety device.

VSS 전원 공급 단자부(301)의 배선층(306)은 내부 방습링(300a)의 층(303a)까지 연장된다. The wiring layer 306 of the VSS power supply terminal 301 is extended to a layer (303a) within the moisture-proof ring (300a). 또한, 이 층(303a)은 배선층(312)을 통해 외부 방습링(300b)의 층(303b)과 접속된다. In addition, this layer (303a) is connected to the layer (303b) of the outer moisture-proof ring (300b) through a wiring 312. 이 구조는 VSS 전원 공급 단자부(301)와 반도체 기판(302) 사이에 도전성을 향상시킨다. This structure improves the conductivity between the VSS power supply terminal 301 and the semiconductor substrate (302). 즉, VSS 전원 공급 단자부(301)의 너무 많은 전위의 증가 없이, VSS 전원 단자부(301)로부터 반도체 기판(302)까지 더 많은 전류가 흐를 수 있다. That is, without increasing too much the potential of the VSS power supply terminal 301, it is possible from a power source VSS terminal 301 to flow more current to the semiconductor substrate (302). 이 장점은 내부 및 외부 방습링(300a 및 300b)의 접속을 위해서 2개 이상의 층을 이용함으로써 더 향상될 것이다. This advantage will be further enhanced by using two or more layers in order to connect the inner and outer moisture-proof ring (300a and 300b).

본 발명은 도 3 또는 도 5에 나타낸 I/O 매크로 또는 I/O 패드의 특정 레이아웃에 한정되지 않는다. The present invention is not limited to the specific layout of the I / O macro or I / O pad shown in Fig. 3 or Fig. 또한, 본 발명은 도 12의 (a) 및 (b)에 나타낸 것과 같이, 다른 회로 레이아웃에도 적용될 수 있다. In addition, the present invention may be applied to the other circuit layouts as shown in (a) and (b) of Fig. 구체적으로, 도 12의 (a) 및 (b)는 I/O 매크로의 상부에 위치한 I/O 패드를 갖는 LSI 칩의 두 가지 가능한 배선 설계 를 나타낸다. Specifically, (a) and (b) of Figure 12 shows two possible wiring design of the LSI chip having I / O pads located on the top of the I / O macro.

더 구체적으로, 도 12의 (a)는 방습링(401)을 갖는 LSI 칩(400)을 나타낸다. More specifically, FIG. 12 (a) shows the LSI chip 400 having a moisture-proof ring 401. 신호 I/O 매크로(403, 404, 405, 406)와 VSS I/O 매크로(407)는 방습링(401) 내부에 위치된다. Signal I / O macro (403, 404, 405, 406) and VSS I / O macro 407 is positioned inside the moisture-proof ring 401. I/O 패드는 각각의 이들 매크로 상에 제조된다. I / O pads are fabricated on each of these macros.

신호 I/O 매크로(404 내지 406)와 VSS I/O 매크로(407)는 VSS전위를 공유하는 것으로 가정한다. Signal I / O macro (404 to 406) and VSS I / O macro 407 is assumed to share the VSS potential. 이를 실시하기 위해서, 본 발명은 다음과 같이 VSS 전원선을 라우팅 하도록 제시한다. To realize this end, the invention proposes to route a VSS power supply line as follows: 우선, VSS 전원선(408)은 신호I/O 매크로(405, 406)로부터 VSS I/O 매크로(407)(모든 매크로는 이런 VSS 전원선의 접속에 대해 그 자신의 VSS 전원 단자를 갖는다)까지 배치된다. First, place to VSS power supply line 408 is the signal I / O macro (405, 406) VSS I / O macro 407 from (all macro has its own VSS power supply terminal for this VSS power line connection) do. 이 VSS접속은 이들 매크로(405 내지 407)가 서로 비교적 근접하기 때문에 방습링(401)을 이용하지 않는다. A VSS connection these macros (405 to 407) does not use a moisture-proof ring 401, because it is relatively close to each other. 그 다음, 다른 VSS 전원선(409)은 VSS I/O 매크로(407)로부터 방습링(401)까지 배치되나, 다른 VSS 전원선(410)은 방습링(401)으로부터 신호 I/O 매크로(404)까지 배치된다. Then, another VSS power supply line 409, but disposed to the moisture-proof ring 401 from VSS I / O macro (407), another VSS power line 410 is the signal I / O macro (404 from the moisture-proof ring 401 ) it is arranged to. 즉, 방습링(401)은 VSS 접속을 신호 I/O 매크로는 VSS I/O 매크로(407)로부터 상대적으로 떨어져 있는 신호I/O 매크로까지 연장하는데 이용된다. That is, the moisture-proof ring 401 is a signal I / O to VSS connection macro is used to extend to the signal I / O macro relatively away from the VSS I / O macro (407). 이 설계는 LSI 칩 상에 소중한 배선 공간을 절약한다. This design saves valuable space on the wiring LSI chip.

도 12의 (a) 및 (b) 사이의 차이점은 VSS 전원선(408, 410)의 위치이다. The difference between (a) and (b) of Figure 12 is the position of the VSS power supply line (408, 410). 구체적으로, 도 12의 (a)에서는, 이들 VSS 전원선(408, 410)은 외측에서(예를 들어, 방습링(401)에 가까운 측에서) 신호 I/O 매크로(404, 405, 406)를 가로질러 라우팅 되며, 반면, 도 12의 (b)에서는, VSS 전원선은 내측에(예를 들어, LSI 칩의 중앙에 가까운 측에) 설치된다. More specifically, (a) of Figure 12, these VSS power line (408, 410) is on the outside (e.g., from the side closer to the moisture-proof ring 401), the signal I / O macro (404, 405, 406) the routed across, on the other hand, in (b) of Figure 12, the power supply line VSS (e.g., the side near the center of the LSI chip) is mounted on the inner side. 상술한 예에서 알 수 있는 바와 같이, 본 발명은 실제 LSI 칩 설계에서 다양한 방식으로 실시될 수 있다. As can be seen from the above example, the invention may be practiced in a variety of ways in actual LSI chip design.

상술한 기재는 단지 본 발명의 원리를 설명하기 위한 것이다. In the above-described is intended to explain the principles of the invention only. 또한, 많은 변형과 변경이 당업자에게 용이하게 이루어질 수 있기 때문에, 도시 및 설명한 바로 그 구조와 적용에 본 발명을 한정하는 것은 바람직하지 않으며, 따라서, 모든 적절한 변형과 등가물은 첨부된 청구범위와 그 등가물에서의 본 발명의 범위 내에 포함되는 것으로 간주 될 수 있다. Further, since many modifications and changes may readily be made by those skilled in the art, shown and not directly limit the invention to the structure and apply undesirable described, therefore, all suitable modifications and equivalents of the appended claims and their equivalents herein it may be considered to be included within the scope of the present invention in a.

본 발명에 따르면, 각 기능 매크로의 전원 공급 단자는 전기적으로 방습링에 접속된다. In accordance with the present invention, a power supply terminal of each functional macro are electrically connected to the moisture-proof ring. 이 접속은 기능 매크로에 공통 전위를 제공하기 위한 전원선의 부분으로서 방습링이 역할을 할 수 있도록 한다. This connection is a power supply line portion to provide a common potential to the macro function enables the moisture-proof ring can act. 제시된 구조는 방습링의 내부에 공통-전위 전원선을 라우팅하는데 요구되는 배선 공간을 줄이며, 그리하여 반도체 장치의 공간 절약 설계에 기여한다. Proposed structure is common in the interior of the moisture-proof ring-reduce the wiring space required for routing the power line potential, and thus contributes to a space-saving design of the semiconductor device.

Claims (17)

  1. 복수의 배선층과, A plurality of wiring layers and,
    방습링(moisture-protecting ring)과, Moisture-proof ring (moisture-protecting ring) and,
    복수의 기능 매크로(function macro)로서, 그것에 공통 전위를 제공하도록 방습링에 전기적으로 접속되는 전원 공급 단자를 각각 갖는 복수의 기능 매크로를 포함하는 반도체 장치. A plurality of function macro (macro function) as a semiconductor device including a plurality of function macro having a power supply terminal electrically connected to the moisture-proof ring, respectively so as to provide a common potential to it.
  2. 제 1 항에 있어서, According to claim 1,
    상기 전원 공급 단자는 VSS 전원 공급 단자인 반도체 장치. The power supply terminal VSS power supply terminal of the semiconductor device.
  3. 제 1 항에 있어서, According to claim 1,
    상기 전원 공급 단자는 상기 배선층 중 하나에서 상기 방습링과 접속되는 반도체 장치. The power supply terminal is a semiconductor device in one of the wiring layer to be connected to the moisture-proof ring.
  4. 제 3 항에 있어서, 4. The method of claim 3,
    상기 배선층의 다른 하나에서 상기 전원 공급 단자와 상기 방습링 사이에 개재된 배선 패턴을 더 포함하는 반도체 장치. In another one of the wiring layer semiconductor device further comprising: a wiring pattern disposed between the power supply terminals and the moisture-proof ring.
  5. 제 1 항에 있어서, According to claim 1,
    상기 전원 공급 단자는 2개 이상의 상기 배선층에서 상기 방습링에 접속되는 반도체 장치. The power supply terminal is a semiconductor device connected to the moisture-proof ring at the two or more wiring layers.
  6. 제 5 항에 있어서, 6. The method of claim 5,
    상기 배선층 중 하나에서 상기 전원 단자와 상기 방습링 사이에 개재된 배선 패턴을 더 포함하는 반도체 장치. In one of the wiring layer semiconductor device further comprising a wiring pattern interposed between the power supply terminal wherein a moisture-proof ring.
  7. 제 1 항에 있어서, According to claim 1,
    상기 방습링은 서로 전기적으로 접속되는 외부링과 내부링을 포함하는 이중링 구조를 갖는 반도체 장치. A semiconductor device having a double-ring structure including an outer ring and an inner ring which is connected with the moisture-proof ring to each other electrically.
  8. 제 7 항에 있어서, The method of claim 7,
    상기 외부링과 상기 내부링 사이에 전기적 접속은 복수의 층에서 이루어지는 반도체 장치. The electrical connection between the outer ring and the inner ring is made of a semiconductor device in a plurality of layers.
  9. 제 1 항에 있어서, According to claim 1,
    하나의 그룹에 속하는 인접 기능 매크로의 전원선 단자에 국부적으로 상호 접속하는 전원선을 더 포함하는 반도체 장치. The semiconductor device further comprises a power supply line to the local interconnect to the power line terminals of adjacent macro features belonging to one group.
  10. 제 9 항에 있어서, 10. The method of claim 9,
    상기 전원선은 상기 방습링에 근접한 측에서 상기 인접 기능 매크로를 가로지르는 반도체 장치. The power line is a semiconductor device across the adjacent function macros in the side close to the moisture-proof ring.
  11. 제 9 항에 있어서, 10. The method of claim 9,
    상기 전원선은 상기 반도체 장치의 중앙에 근접한 측에서 상기 인접 기능 매크로를 가로지르는 반도체 장치. The power line is a semiconductor device across the adjacent function macros in the side close to the center of the semiconductor device.
  12. 제 1 항에 있어서, According to claim 1,
    상기 전원 공급 단자를 상기 방습링에 접속하기 위한 양방향 다이오드를 더 포함하는 반도체 장치. The semiconductor device further includes a two-way diode for connecting said power supply terminals on the moisture-proof ring.
  13. 제 12 항에 있어서, 13. The method of claim 12,
    상기 방습링은 전기적으로 서로 접속되는 외부 링과 내부 링을 포함하는 이중링 구조를 갖는 반도체 장치. The moisture-proof ring is a semiconductor device having a double-ring structure including an outer ring and an inner ring which is electrically connected to each other.
  14. 제 13 항에 있어서, 14. The method of claim 13,
    상기 외부 링과 내부 링 사이의 전기적 접속은 복수의 층에서 이루어지는 반도체 장치. Electrical connection between the outer ring and the inner ring is made of a semiconductor device in a plurality of layers.
  15. 제 12 항에 있어서, 13. The method of claim 12,
    하나의 그룹에 속하는 인접 기능 매크로의 상기 전원선 단자를 국부적으로 상호 접속하는 전원선를 더 포함하는 반도체 장치. Of adjacent macro features belonging to one group semiconductor device for interconnecting further comprises seonreul power to the power line terminal locally.
  16. 제 15 항에 있어서, 16. The method of claim 15,
    상기 전원선은 상기 방습링에 근접한 측에서 상기 인접 기능 매크로를 가로지르는 반도체 장치. The power line is a semiconductor device across the adjacent function macros in the side close to the moisture-proof ring.
  17. 제 15 항에 있어서, 16. The method of claim 15,
    상기 전원선은 반도체 장치의 중앙에 근접한 측에서 상기 인접 기능 매크로를 가로지르는 반도체 장치. The power line is a semiconductor device across the adjacent function macros in the side close to the center of the semiconductor device.
KR20060026504A 2005-08-22 2006-03-23 Semiconductor device with multiple wiring layers and moisture-protective ring KR100704584B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00239747 2005-08-22
KR20060026504A KR100704584B1 (en) 2005-08-22 2006-03-23 Semiconductor device with multiple wiring layers and moisture-protective ring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060026504A KR100704584B1 (en) 2005-08-22 2006-03-23 Semiconductor device with multiple wiring layers and moisture-protective ring

Publications (2)

Publication Number Publication Date
KR20070022576A true KR20070022576A (en) 2007-02-27
KR100704584B1 true KR100704584B1 (en) 2007-04-06

Family

ID=41624613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060026504A KR100704584B1 (en) 2005-08-22 2006-03-23 Semiconductor device with multiple wiring layers and moisture-protective ring

Country Status (1)

Country Link
KR (1) KR100704584B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201855A (en) * 1993-12-28 1995-08-04 Fujitsu Ltd Semiconductor device
KR980006190A (en) * 1996-06-11 1998-03-30 김광호 Pads of the semiconductor package for moisture-proof
JP2002190527A (en) 2000-12-22 2002-07-05 Toshiba Corp Semiconductor integrated circuit
KR20030076327A (en) * 2002-03-19 2003-09-26 후지쯔 가부시끼가이샤 Shield structure for semiconductor integrated circuit
JP2003273219A (en) 2002-03-13 2003-09-26 Fujitsu Ltd Layout method of integrated circuit with relaxed influence due to voltage drop of power source wiring and its program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188127B1 (en) * 1996-06-11 1999-07-01 김광호 Package pad for dehumidification

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201855A (en) * 1993-12-28 1995-08-04 Fujitsu Ltd Semiconductor device
KR980006190A (en) * 1996-06-11 1998-03-30 김광호 Pads of the semiconductor package for moisture-proof
JP2002190527A (en) 2000-12-22 2002-07-05 Toshiba Corp Semiconductor integrated circuit
JP2003273219A (en) 2002-03-13 2003-09-26 Fujitsu Ltd Layout method of integrated circuit with relaxed influence due to voltage drop of power source wiring and its program
KR20030076327A (en) * 2002-03-19 2003-09-26 후지쯔 가부시끼가이샤 Shield structure for semiconductor integrated circuit

Also Published As

Publication number Publication date Type
KR20070022576A (en) 2007-02-27 application

Similar Documents

Publication Publication Date Title
US6242814B1 (en) Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6770963B1 (en) Multi-power ring chip scale package for system level integration
US5646451A (en) Multifunctional chip wire bonds
US6130484A (en) Semiconductor device
US5410173A (en) Semiconductor integrated circuit device
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
US5455460A (en) Semiconductor device having complimentary bonding pads
US5394008A (en) Semiconductor integrated circuit device
US4937649A (en) Semiconductor integrated circuit having a capacitor for stabilizing a voltage at a power supplying wiring
US5399904A (en) Array type semiconductor device having insulating circuit board
US6031257A (en) Semiconductor integrated circuit device
US5365091A (en) Semiconductor integrated circuit device
US6858885B2 (en) Semiconductor apparatus and protection circuit
US4945395A (en) Semiconductor device
US5111271A (en) Semiconductor device using standard cell system
US20030116806A1 (en) Input protection circuit connected to protection circuit power source potential line
US5933364A (en) Semiconductor device with a metal layer for supplying a predetermined potential to a memory cell section
US6717270B1 (en) Integrated circuit die I/O cells
US6489689B2 (en) Semiconductor device
US5266821A (en) Chip decoupling capacitor
US5821804A (en) Integrated semiconductor circuit
US5703747A (en) Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
US6222213B1 (en) Semiconductor integrated circuit device
US6278148B1 (en) Semiconductor device having a shielding conductor
US6339234B1 (en) Semiconductor integrated circuit device with enhanced protection from electrostatic breakdown

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee