KR100697829B1 - Manufacturing method of light emitting element and light emitting element manufactured by this method - Google Patents

Manufacturing method of light emitting element and light emitting element manufactured by this method Download PDF

Info

Publication number
KR100697829B1
KR100697829B1 KR1020050043202A KR20050043202A KR100697829B1 KR 100697829 B1 KR100697829 B1 KR 100697829B1 KR 1020050043202 A KR1020050043202 A KR 1020050043202A KR 20050043202 A KR20050043202 A KR 20050043202A KR 100697829 B1 KR100697829 B1 KR 100697829B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
type gallium
substrate
nitride layer
Prior art date
Application number
KR1020050043202A
Other languages
Korean (ko)
Other versions
KR20060120947A (en
Inventor
이종희
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR1020050043202A priority Critical patent/KR100697829B1/en
Publication of KR20060120947A publication Critical patent/KR20060120947A/en
Application granted granted Critical
Publication of KR100697829B1 publication Critical patent/KR100697829B1/en

Links

Images

Abstract

광의 적출 효율을 증가시키기 위한 구조를 갖는 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자가 개시된다. 전면에 질화갈륨계 반도체 소자가 형성된 베이스 기판의 배면을 일정 두께로 연마한다. 이어, 반도체 소자의 활성화에 따라 발생되어 베이스 기판의 배면을 통해 적출되는 광의 적출 효율을 높이기 위해, 베이스 기판의 배면에 일정 거칠기를 부여한다. 이에 따라, 반도체 소자가 형성된 베이스 기판의 배면을 소정의 두께로 얇게 한 다음, 베이스 기판의 배면에 일정한 표면 거칠기를 부여하므로써, 광의 적출 효율을 높일 수 있다.Disclosed are a method of manufacturing a light emitting device having a structure for increasing the extraction efficiency of light, and a light emitting device manufactured thereby. The back surface of the base substrate on which the gallium nitride based semiconductor element is formed is polished to a predetermined thickness. Subsequently, in order to increase the extraction efficiency of light generated by activation of the semiconductor element and extracted through the back surface of the base substrate, a constant roughness is applied to the back surface of the base substrate. As a result, the back surface of the base substrate on which the semiconductor element is formed is thinned to a predetermined thickness, and then, by providing a constant surface roughness to the back surface of the base substrate, the light extraction efficiency can be improved.

발광 소자, 질화갈륨, 광의 적출, 샌드 블라스터, 분사 Light emitting element, gallium nitride, light extraction, sand blast, spray

Description

발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자{MANUFACTURING METHOD OF LIGHT EMITTING ELEMENT AND LIGHT EMITTING ELEMENT MANUFACTURED BY THIS METHOD}A manufacturing method of a light emitting element and a light emitting element manufactured by the same TECHNICAL FIELD

도 1은 스넬의 법칙을 설명하는 개략도이다. 1 is a schematic diagram illustrating Snell's law.

도 2는 일반적인 질화갈륨계 발광 다이오드의 구조를 개략적으로 나타내는 사시도이다.2 is a perspective view schematically illustrating a structure of a general gallium nitride based light emitting diode.

도 3a 및 도 3b는 도 2에 도시된 발광 다이오드 칩의 본딩 방식을 설명하는 단면도들이다. 3A and 3B are cross-sectional views illustrating a bonding method of the light emitting diode chip illustrated in FIG. 2.

도 4는 본 발명의 실시예에 따른 발광 다이오드의 단면도이다. 특히, 샌드 블래스트 공정에 의해 제조된 발광 다이오드의 단면도이다.4 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention. In particular, it is sectional drawing of the light emitting diode manufactured by the sand blast process.

도 5는 도 4에 도시된 발광 다이오드의 광의 적출 특성을 설명하는 개념도이다.FIG. 5 is a conceptual diagram illustrating extraction characteristics of light of the light emitting diode shown in FIG. 4.

도 6a 내지 도 6h는 도 4에 도시된 발광 다이오드의 제조 방법을 설명하는 단면도들이다.6A to 6H are cross-sectional views illustrating a method of manufacturing the light emitting diode shown in FIG. 4.

도 7은 분사 입자의 크기에 따른 거칠기의 변화를 설명하는 그래프이다.7 is a graph illustrating a change in roughness depending on the size of the sprayed particles.

도 8은 분사 입자의 분사 압력에 따른 거칠기의 변화를 설명하는 그래프이다.8 is a graph illustrating a change in roughness depending on the injection pressure of the injection particles.

도 9는 분사 입자의 분사 압력에 따른 사파이어 기판 두께 감소를 설명하는 그래프이다.9 is a graph illustrating the sapphire substrate thickness reduction according to the injection pressure of the injection particles.

도 10은 본 발명의 발광 다이오드 구조에서 베이스 기판 배면의 거칠기에 따른 광의 적출 효율을 설명하는 그래프이다.FIG. 10 is a graph illustrating extraction efficiency of light according to roughness of a base substrate back surface in the light emitting diode structure of the present invention. FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10, 110 : 베이스 기판 11, 120 : n형 질화갈륨층10, 110: base substrate 11, 120: n-type gallium nitride layer

12, 130 : 활성층 13, 140 : p형 질화갈륨층12, 130: active layer 13, 140: p-type gallium nitride layer

22, 150 : p형 투명 전극 21, 160 : p-전극22, 150: p-type transparent electrode 21, 160: p-electrode

20, 170 : n-전극20, 170: n-electrode

본 발명은 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자에 관한 것으로, 보다 상세하게는 광의 적출 효율을 증가시키기 위한 구조를 갖는 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자에 관한 것이다.The present invention relates to a method for manufacturing a light emitting device and a light emitting device manufactured thereby, and more particularly, to a method for manufacturing a light emitting device having a structure for increasing the extraction efficiency of light, and a light emitting device manufactured thereby.

일반적으로 발광 소자인 발광 다이오드는 백열 전구나 형광등을 대체하는 차세대 조명으로 각광받고 있다. 특히, 긴 수명을 가진 대면적 LCD의 조명에 활용되면서 수요가 더욱 크게 증가할 것으로 예상된다. In general, a light emitting diode, which is a light emitting device, is spotlighted as a next-generation lighting that replaces an incandescent bulb or a fluorescent lamp. In particular, demand is expected to increase further as it is used for lighting of large area LCDs with long lifespan.

하지만, 발광 다이오드를 구성하는 물질(사파이어 기판, 에피, 에폭시 등) 간의 굴절률 차이에 기인하는 전반사(total reflection)로 인해 발생한 광의 대부 분이 밖으로 빠져 나오지 못하고 갇히게 된다. 상기 전반사는 굴절률이 다른 계면에서, 상대적으로 높은 굴절률을 가지는 물질에서 낮은 굴절률을 가지는 물질로 광이 진행할 때 발생된다. 상기 전반사는 스넬의 법칙(Snell'law)에 의해 결정된다. However, most of the light generated by total reflection due to the difference in refractive index between the materials constituting the light emitting diode (sapphire substrate, epi, epoxy, etc.) is trapped. The total reflection occurs when light travels from a material having a relatively high refractive index to a material having a low refractive index at an interface having a different refractive index. The total reflection is determined by Snell'law.

도 1은 스넬의 법칙을 설명하는 개략도이다. 여기서, n1 및 n2는 각각 제1 및 제2 매질의 굴절률이며, θ1 및 θ2는 각각 입사각 및 출사각이다. 여기서 제2 매질의 굴절률이 제1 매질의 굴절률보다 크다.1 is a schematic diagram illustrating Snell's law. Where n1 and n2 are the refractive indices of the first and second media, respectively, and θ1 and θ2 are the incident angle and the exit angle, respectively. Wherein the refractive index of the second medium is greater than the refractive index of the first medium.

도 1을 참조하면, 굴절률이 상대적으로 큰 제2 매질에서 굴절률이 상대적으로 작은 제1 매질로 광이 투과될 때, 투과되는 광의 출사각(θ2)은 입사각(θ1)보다 큰 각도를 갖는다.Referring to FIG. 1, when light is transmitted from the second medium having a relatively large refractive index to the first medium having a relatively small refractive index, the exit angle θ2 of the transmitted light has an angle greater than the incident angle θ1.

특히, 블루 광원으로 널리 사용되는 질화갈륨계 발광 다이오드에 채용되는 사파이어 기판 및 질화갈륨(GaN)층은 굴절률이 각각 1.8 및 2.5이므로 굴절률이 1인 공기층과 심한 차이를 존재한다. 이처럼 큰 굴절률 차이는 발광 다이오드에서 발생된 광의 상당 부분이 내부에 갇히는 원인이 된다. 예를들면, 질화갈륨(GaN)층과 사파이어 기판간의 계면의 임계각은 46도 정도가 된다. 따라서, 46도 보다 큰 입사각을 갖는 광은 질화갈륨(GaN)층 내부에 갇힌다. In particular, the sapphire substrate and the gallium nitride (GaN) layer employed in the gallium nitride-based light emitting diode widely used as a blue light source has a refractive index of 1.8 and 2.5, respectively, and thus there is a significant difference from the air layer having a refractive index of 1. This large difference in refractive index causes a large portion of the light generated by the light emitting diode to be trapped inside. For example, the critical angle of the interface between the gallium nitride (GaN) layer and the sapphire substrate is about 46 degrees. Therefore, light having an angle of incidence greater than 46 degrees is trapped inside the gallium nitride (GaN) layer.

같은 방법으로 계산하면, 사파이어 기판과 공기 계면의 임계각은 33.5도, 질화갈륨(GaN)층과 공기층간의 계면의 임계각은 23.6도 정도이다. 따라서, 33.5도 보다 큰 입사각을 갖는 광은 사파이어 기판 내부에 갇히고, 23.6도보다 큰 입사각을 갖는 광은 갈륨(GaN)층 내부에 갇힌다.In the same manner, the critical angle between the sapphire substrate and the air interface is 33.5 degrees, and the critical angle between the gallium nitride (GaN) layer and the air layer is about 23.6 degrees. Therefore, light having an angle of incidence greater than 33.5 degrees is trapped inside the sapphire substrate, and light having an angle of incidence greater than 23.6 degrees is trapped inside the gallium (GaN) layer.

이처럼, 발광 다이오드에서 발생된 많은 양의 광들이 계면의 전반사 때문에 적출되지 못함에 따라, 전체 발광 다이오드의 외부 양자 효율을 줄이는 원인이 되어 발광 다이오드의 광출력을 감소시키는 문제점이 있다.As such, since a large amount of light generated in the light emitting diode is not extracted due to total reflection of the interface, there is a problem that reduces the external quantum efficiency of the entire light emitting diode, thereby reducing the light output of the light emitting diode.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 고휘도의 발광 다이오드를 구현하기 위해 샌드 블래스터에 의해 광의 적출 효율을 높일 수 있는 질화갈륨계 발광 소자의 제조방법을 제공하는 것이다. Accordingly, the technical problem of the present invention is to solve such a conventional problem, and an object of the present invention is to provide a method for manufacturing a gallium nitride-based light emitting device that can increase the extraction efficiency of light by the sand blaster to implement a high brightness light emitting diode. To provide.

본 발명의 다른 목적은 상기한 발광 소자의 제조방법에 의해 제조된 질화갈륨계 발광 소자를 제공하는 것이다.Another object of the present invention is to provide a gallium nitride-based light emitting device manufactured by the method for producing a light emitting device.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 발광 소자의 제조방법은, (a) 전면(front surface)에 질화갈륨계 반도체 소자가 형성된 기판의 배면을 일정 두께로 연마하는 단계; 및 (b) 상기 반도체 소자의 활성화에 따라 발생되어 상기 기판의 배면(rear surface)을 통해 적출되는 광의 적출 효율을 높이기 위해, 상기 기판의 배면에 일정 거칠기를 부여하는 단계를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a light emitting device includes: (a) polishing a rear surface of a substrate on which a gallium nitride based semiconductor device is formed on a front surface; And (b) applying a predetermined roughness to the back surface of the substrate in order to increase the extraction efficiency of light generated by activation of the semiconductor device and extracted through the rear surface of the substrate.

상기한 본 발명의 목적을 실현하기 위하여 다른 실시예에 따른 발광 소자의 제조방법은, (a) 기판의 전면(front surface)에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 성장시키는 단계; (b) 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 p-접촉층을 증착하는 단계; (c) n-컨택이 될 부분을 메사 에칭하는 단계; (d) 상대적으로 높은 p-접촉층의 가장자리 영역에 제1 금속층 을 증착하여 p-전극을 정의하고, 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 제2 금속층을 증착하여 n-전극을 정의하는 단계; 및 (e) 샌드 블래스터를 이용하여 상기 기판의 배면(rear surface)에 일정 거칠기를 부여하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a light emitting device, the method comprising: (a) sequentially growing an n-type gallium nitride layer, an active layer, and a p-type gallium nitride layer on a front surface of a substrate; Making a step; (b) depositing a p-contact layer in ohmic contact with said p-type gallium nitride layer and having a high reflective layer; (c) mesa etching a portion to be an n-contact; (d) Define a p-electrode by depositing a first metal layer at a relatively high edge region of the p-contact layer, and define a n-electrode by depositing a second metal layer on a relatively low mesa etched n-type gallium nitride layer. Making; And (e) imparting a certain roughness to the rear surface of the substrate using a sand blaster.

상기한 본 발명의 다른 목적을 실현하기 위하여 일 실시예에 따른 발광 소자는 기판과, 상기 기판의 전면(front surface)에 형성된 질화갈륨계 반도체 소자를 포함하고, 상기 기판의 배면(rear surface)에는 상기 반도체 소자의 활성화에 따라 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 한다.In order to realize the above object of the present invention, a light emitting device according to an embodiment includes a substrate and a gallium nitride based semiconductor device formed on a front surface of the substrate, and a rear surface of the substrate In order to increase the extraction efficiency of the light generated by the activation of the semiconductor device, it is characterized in that a given surface roughness.

상기한 본 발명의 다른 목적을 실현하기 위하여 다른 실시예에 따른 발광 소자는 기판과, 상기 기판의 전면(front surface)에 형성된 n형 질화갈륨층과, 상기 n형 질화갈륨층 위에 형성된 활성층과, 상기 활성층 위에 형성된 p형 질화갈륨층과, 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 p-접촉층과, 상대적으로 높은 p-접촉층의 가장자리 영역에 증착된 p-전극층과, 및 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 증착된 n-전극층을 포함하고, 상기 기판의 배면(rear surface)에는 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 한다.In accordance with another aspect of the present invention, a light emitting device includes a substrate, an n-type gallium nitride layer formed on a front surface of the substrate, an active layer formed on the n-type gallium nitride layer, A p-type gallium nitride layer formed on the active layer, a p-contact layer deposited with a high reflective layer in ohmic contact with the p-type gallium nitride layer, and a p-electrode layer deposited in a relatively high edge region of the p-contact layer. And an n-electrode layer deposited on a relatively low mesa etched n-type gallium nitride layer, and a rear surface of the substrate is provided with a constant surface roughness to increase extraction efficiency of generated light. It is done.

이러한 발광 소자의 제조방법 및 이에 의해 제조된 발광 소자에 의하면, 반도체 소자가 형성된 기판의 배면을 소정의 두께로 얇게 한 다음, 기판의 배면에 일정한 표면 거칠기를 부여하므로써, 광의 적출 효율을 높일 수 있다.According to such a light emitting device manufacturing method and a light emitting device manufactured thereby, the extraction efficiency of light can be improved by thinning the back surface of the substrate on which the semiconductor element is formed to a predetermined thickness and then giving a constant surface roughness to the back surface of the substrate. .

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한 다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. As described in the drawing, when it is described from an observer's point of view, when a part such as a layer, a film, an area, or a plate is "on" another part, it is not only when another part is "directly" but also another part in between. It also includes the case. On the contrary, when a part is "just above" another part, it means that there is no other part in the middle.

도 2는 일반적인 질화갈륨계 발광 다이오드의 구조를 개략적으로 나타내는 사시도이다.2 is a perspective view schematically illustrating a structure of a general gallium nitride based light emitting diode.

도 2를 참조하면, 일반적인 질화갈륨계 발광 다이오드는 베이스 기판(10), n형 질화갈륨층(11), 활성층(active layer)(12), p형 질화갈륨층(13), n-전극(20), p-전극(21), p형 투명 전극(22)으로 이루어진다. 동작시, 상기 n-전극(20)과 p-전극(21)을 통해 전류를 흘리면 상기 활성층(12)에서 전자-홀 재결합이 일어나면서 광이 적출된다.Referring to FIG. 2, a typical gallium nitride based light emitting diode includes a base substrate 10, an n-type gallium nitride layer 11, an active layer 12, a p-type gallium nitride layer 13, and an n-electrode ( 20), a p-electrode 21, and a p-type transparent electrode 22. In operation, when current flows through the n-electrode 20 and the p-electrode 21, light is extracted while electron-hole recombination occurs in the active layer 12.

상기 베이스 기판(10) 위에 상기 질화갈륨층(11)을 성장시키기 위해 보통 MOCVD(Metal Organic Chemical Vapor Deposition) 장치를 이용한다. 상기 베이스 기판(10)은 사파이어 기판 또는 실리콘 카바이드 기판이다.In order to grow the gallium nitride layer 11 on the base substrate 10, a metal organic chemical vapor deposition (MOCVD) device is usually used. The base substrate 10 is a sapphire substrate or a silicon carbide substrate.

먼저, 상기 베이스 기판(10) 위에 질화갈륨층(11)의 성장을 돕기 위한 완충 층(buffer layer)(미도시)을 형성하고, 상기 n형 질화갈륨층(11), 활성층(active layer)(12) 및 p형 질화갈륨층(13)을 차례대로 성장시킨다. First, a buffer layer (not shown) is formed on the base substrate 10 to assist the growth of the gallium nitride layer 11, and the n-type gallium nitride layer 11 and the active layer ( 12) and the p-type gallium nitride layer 13 are grown in sequence.

일반적으로 다이오드는 p-n 접합으로 전류를 흘리기 위해 p형 질화갈륨층 상부와 n형 질화갈륨층과 연결된 베이스 기판 하부에 전극을 형성한다. 하지만, 질화갈륨계 발광 다이오드의 기판으로 사용되는 사파이어는 절연체이므로 사파이어 기판(10)에 전극을 형성할 수 없다. 따라서, 상기 n형 질화갈륨층(11)에 직접 전극을 형성해야 한다. In general, a diode forms an electrode on top of a p-type gallium nitride layer and a base substrate connected to an n-type gallium nitride layer to flow current through a p-n junction. However, since the sapphire used as the substrate of the gallium nitride-based light emitting diode is an insulator, an electrode cannot be formed on the sapphire substrate 10. Therefore, an electrode must be directly formed on the n-type gallium nitride layer 11.

이를 위해 전극이 형성될 부분의 p형 질화갈륨층(13), 활성층(12) 및 n형 질화갈륨층(11)의 일부 영역을 제거하고, 노출된 n형 질화갈륨층(11) 위에 상기 n-전극(20)을 형성한다. p-n 접합면에서 광이 나오기 때문에 전극에 의해 광이 가려지지 않도록 상기 p-전극(21)은 상기 p형 투명 전극(22)의 모서리에 형성한다. To this end, partial regions of the p-type gallium nitride layer 13, the active layer 12, and the n-type gallium nitride layer 11 in which the electrode is to be formed are removed, and the n-type gallium nitride layer 11 is exposed on the n-type gallium nitride layer 11. An electrode 20 is formed. Since the light is emitted from the p-n junction surface, the p-electrode 21 is formed at the corner of the p-type transparent electrode 22 so that the light is not obscured by the electrode.

이처럼 상기 p-전극(21)과 n-전극(20)이 모두 상부에 위치한 경우, 상기 p-전극(21)과 n-전극(20)이 서로 다른 면에 평행하게 위치한 일반적인 다이오드 구조에 비해 전류 분포가 균일하지 못하다. As such, when both the p-electrode 21 and the n-electrode 20 are positioned at the top, the current is higher than that of a general diode structure in which the p-electrode 21 and the n-electrode 20 are located in parallel with each other. The distribution is not uniform.

또한, 일반적으로 상기 p형 질화갈륨층(13)은 상기 n형 질화갈륨층(11)에 비해 저항이 커서 상기 p형 질화갈륨층(13) 전체로 전류가 균일하게 흐르기가 더욱 어렵다. 이를 막기 위해 상기 p형 질화갈륨층(13) 상부 전면에 얇은 투명 전극을 형성하여 상기 p형 질화갈륨층(13) 전면으로 전류가 전달될 수 있도록 한다. In addition, the p-type gallium nitride layer 13 has a larger resistance than the n-type gallium nitride layer 11, and thus, it is more difficult for a current to flow uniformly through the p-type gallium nitride layer 13. In order to prevent this, a thin transparent electrode is formed on the entire upper surface of the p-type gallium nitride layer 13 so that current can be transferred to the entire surface of the p-type gallium nitride layer 13.

하지만, 투명 전극은 광이 투과될 수 있도록 하기 위해 약 10 나노미터 두께의 매우 얇은 금속층으로 형성되므로 저항이 높다. 상기한 고저항의 투명 전극을 이용하여 p형 질화갈륨층 전면으로 균일하게 전류가 전달하는데 한계가 있다. However, the transparent electrode is formed of a very thin metal layer of about 10 nanometers thick in order to allow light to be transmitted, so the resistance is high. There is a limit to uniform current transfer to the entire surface of the p-type gallium nitride layer using the high resistance transparent electrode.

또한, 상기 p형 질화갈륨층(13)과의 접촉 저항도 높아 다이오드 특성이 저하되며 열을 발생시키는 요인이 되기도 한다. 상기 투명 전극의 두께를 두껍게 하여 저항을 낮출 수 있지만 이 경우 전극에 의한 광의 흡수와 반사율이 높아져 광이 외부로 적출되기 어려워진다.In addition, the contact resistance with the p-type gallium nitride layer 13 is also high, the diode characteristics are deteriorated and may cause heat generation. The thickness of the transparent electrode can be increased to lower the resistance, but in this case, the absorption and reflectance of the light by the electrode are increased, so that light is hardly extracted.

이와 같은 단점을 줄이기 위해 플립-칩 본딩(flip chip bonding) 방식을 이용해 발광 다이오드의 발광 효율을 높이는 방법이 제안되었다. 즉, p형 질화갈륨층 전면에 두꺼운 전극을 형성하고, 발광 다이오드 칩을 뒤집어서 플립-칩 본딩(flip chip bonding) 방식으로 패키지에 실장할 수 있다.In order to reduce such drawbacks, a method of increasing light emission efficiency of a light emitting diode using a flip chip bonding method has been proposed. That is, a thick electrode may be formed on the entire surface of the p-type gallium nitride layer, the LED chip may be inverted, and then mounted in a package by flip chip bonding.

도 3a 및 도 3b는 도 2에 도시된 발광 다이오드 칩의 본딩 방식을 설명하는 단면도들이다. 특히 도 3a는 와이어 본딩 방식으로 조립된 질화갈륨계 발광 다이오드 칩을 도시하는 단면도이고, 도 3b는 플립칩 본딩 방식으로 조립된 질화갈륨계 발광 다이오드 칩을 도시하는 단면도이다.3A and 3B are cross-sectional views illustrating a bonding method of the light emitting diode chip illustrated in FIG. 2. In particular, FIG. 3A is a cross-sectional view showing a gallium nitride-based LED chip assembled by wire bonding, and FIG. 3B is a cross-sectional view showing a gallium nitride-based LED chip assembled by flip chip bonding.

도 3a에 도시된 바와 같이, 발광 다이오드 칩을 담고 있는 패키지에는 전류를 공급하기 위한 리드 프레임이 마련되어 있다. 상기 리드 프레임 위에 발광 다이오드 칩을 부착하고, 상기 리드 프레임과 상기 발광 다이오드 칩의 n-전극(20) 및 p-전극(21)을 가느다란 금속 와이어(30a, 30b)로 전기적으로 연결한다. 이 경우 p형 질화갈륨층 상부를 통해 광이 나올 수 있도록 투명 전극을 얇게 형성한다.As shown in FIG. 3A, a package containing a light emitting diode chip is provided with a lead frame for supplying current. A light emitting diode chip is attached on the lead frame, and the lead frame and the n-electrode 20 and the p-electrode 21 of the light emitting diode chip are electrically connected with thin metal wires 30a and 30b. In this case, a thin transparent electrode is formed so that light can be emitted through the p-type gallium nitride layer.

한편, 도 3b에 도시된 바와 같이, 플립-칩 본딩 방식은 리드 프레임과 연결된 또 다른 기판(40)이 마련되고, 상기 기판(40) 상에 발광 다이오드의 전극과 대 응되는 위치에 솔더 범프(solder bump)(31b)가 형성된다. 상기 발광 다이오드를 뒤집어서 발광 다이오드의 전극과 상기 솔더 범프(31b)가 서로 연결되도록 발광 다이오드 칩을 부착한다. On the other hand, as shown in Figure 3b, the flip-chip bonding method is provided with another substrate 40 connected to the lead frame, the solder bump ( solder bumps 31b are formed. The light emitting diode is turned upside down to attach a light emitting diode chip such that the electrodes of the light emitting diode and the solder bumps 31b are connected to each other.

한편, 질화갈륨계 발광 다이오드에서 발생되는 광의 전반사에 의한 광손실을 줄이기 위해 출사 표면에 텍스쳐링(texturing)하는 방법이 사용된다. 이는 발광 다이오드에서 발생된 광을 산란시키므로써, 광의 진행 경로를 여러 방향으로 바꾸어 발광 다이오드의 내부에서 광이 탈출할 확률을 높이는 방법이다. Meanwhile, in order to reduce light loss due to total reflection of light generated from gallium nitride-based light emitting diodes, a method of texturing the exit surface is used. This is a method of scattering the light generated by the light emitting diode, thereby changing the propagation path of the light in various directions to increase the probability of the light escape from the inside of the light emitting diode.

상기 텍스쳐링 방법은 질화갈륨(GaN)층의 표면을 텍스쳐링하는 방법, 사파이어 기판의 표면을 텍스쳐링하는 방법, 그리고 전류확산층(또는 윈도우층)의 표면을 텍스쳐링하는 방법으로 구분된다.The texturing method is divided into a method of texturing a surface of a gallium nitride (GaN) layer, a method of texturing a surface of a sapphire substrate, and a method of texturing a surface of a current diffusion layer (or window layer).

하지만, 상기 질화갈륨(GaN)층의 표면을 텍스쳐링하는 방법은 질화갈륨(GaN)층의 표면이 거칠게 되어 p-전극 형성 공정에 나쁜 영향을 미치게 되어 전체적으로 발광 다이오드의 전기적 특성이 나빠질 수 있다. However, in the method of texturing the surface of the gallium nitride (GaN) layer, the surface of the gallium nitride (GaN) layer is rough, which adversely affects the p-electrode formation process, thereby deteriorating the electrical characteristics of the light emitting diode as a whole.

또한, 상기 사파이어 기판의 표면을 텍스쳐링하는 방법은 사파이어 기판 자체가 쉽게 식각되지 않는 물질이어서 제작 공정이 용이하지 않다. 뿐만 아니라, 에칭된 사파이어 기판의 표면이 거칠기 때문에 에피텍셜(epitaxial) 성장시 문제의 소지가 크다. In addition, the method of texturing the surface of the sapphire substrate is not easy to etch the sapphire substrate itself is not easy manufacturing process. In addition, since the surface of the etched sapphire substrate is rough, there is a big problem in epitaxial growth.

또한, 상기 전류확산층의 표면을 텍스쳐링하는 방법에 이용되는 전류확산층은 주로 ITO(Indium Tin Oxide), ATO (Antimony Tin Oxide) 같은 투명 산화물 전극이다. p형 질화갈륨층과 ITO는 서로 오믹 접촉을 이루기 어려워 실제로는 p형 질화 갈륨층 위의 얇은 SLS(super lattice structure)를 도입하여 터널 접촉(tunnel junction)을 만든다. 하지만, 상기한 ITO 전극 물질은 식각이 쉽지 않을 뿐 아니라, 이 역시 전극 자체에 표면 거칠기를 주기 때문에 전류 주입시, 표면 산란(surface scattering)이 일어나 전기적 특성이 떨어지는 단점이 있다. In addition, the current diffusion layer used in the method of texturing the surface of the current diffusion layer is mainly a transparent oxide electrode such as indium tin oxide (ITO), antimony tin oxide (ATO). Since the p-type gallium nitride layer and the ITO are difficult to make ohmic contact with each other, a tunnel junction is actually formed by introducing a thin super lattice structure (SLS) on the p-type gallium nitride layer. However, the ITO electrode material is not only easy to etch, but also gives surface roughness to the electrode itself, so that surface scattering occurs when the current is injected, resulting in inferior electrical properties.

도 4는 본 발명의 실시예에 따른 발광 다이오드의 단면도이다. 특히, 샌드 블래스트 공정에 의해 제조된 발광 다이오드의 단면도이다. 도 5는 도 4에 도시된 발광 다이오드의 광의 적출 특성을 설명하는 개념도이다. 4 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention. In particular, it is sectional drawing of the light emitting diode manufactured by the sand blast process. FIG. 5 is a conceptual diagram illustrating extraction characteristics of light of the light emitting diode shown in FIG. 4.

도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 질화갈륨계 발광 다이오드(100)는 베이스 기판(110), n형 질화갈륨층(120), 활성층(active layer)(130), p형 질화갈륨층(140), 전류확산층(current spreading layer)(150), p-전극(160) 및 n-전극(170)을 포함한다. 상기 베이스 기판(110)의 배면은 일정 거칠기의 거친 형상을 갖는다.4 and 5, the gallium nitride based light emitting diode 100 according to the embodiment of the present invention includes a base substrate 110, an n-type gallium nitride layer 120, an active layer 130, and p. The gallium nitride layer 140, a current spreading layer 150, a p-electrode 160, and an n-electrode 170 are included. The back surface of the base substrate 110 has a rough shape with a certain roughness.

상기 p-전극(160)과 n-전극(170)간에 일정 전류를 흘리면, 상기 활성층(130)에서 전자-홀 재결합이 발생되고, 상기 베이스 기판(110)의 배면을 통해 광이 적출된다.When a constant current flows between the p-electrode 160 and the n-electrode 170, electron-hole recombination occurs in the active layer 130, and light is extracted through the back surface of the base substrate 110.

상기 베이스 기판(110) 위에 질화갈륨층을 성장시키기 위해 보통 MOCVD(Metal Organic Chemical Vapor Deposition) 장치를 이용한다. 상기 베이스 기판(110)은 사파이어 기판 또는 실리콘 카바이드 기판이다. In order to grow a gallium nitride layer on the base substrate 110, a MOCVD (Metal Organic Chemical Vapor Deposition) device is usually used. The base substrate 110 is a sapphire substrate or a silicon carbide substrate.

상기 베이스 기판(110) 위에는 상기 n형 질화갈륨층(120), 활성층(active layer)(130) 및 p형 질화갈륨층(140)이 차례대로 성장된다. 상기 베이스 기판(110) 위에는 상기 n형 질화갈륨층(120)의 성장을 돕기 위해 완충층(buffer layer)이 더 형성될 수 있다.The n-type gallium nitride layer 120, the active layer 130, and the p-type gallium nitride layer 140 are sequentially grown on the base substrate 110. A buffer layer may be further formed on the base substrate 110 to assist the growth of the n-type gallium nitride layer 120.

일반적인 다이오드에는 p-n 접합으로 전류를 흘리기 위해 p형 질화갈륨층 상부와 n형 질화갈륨층과 연결된 베이스 기판(110) 하부에 전극이 형성된다. 하지만, 질화갈륨계 발광 다이오드는 사파이어를 베이스 기판으로 이용하고, 상기 사파이어는 절연체이므로 베이스 기판(110)에 전극이 형성될 수 없다. 따라서, 상기 n형 질화갈륨층(120) 위에 전극이 형성된다. In a typical diode, an electrode is formed on an upper portion of a p-type gallium nitride layer and a lower portion of a base substrate 110 connected to an n-type gallium nitride layer to flow current through a p-n junction. However, the gallium nitride-based light emitting diode uses sapphire as a base substrate, and since the sapphire is an insulator, electrodes cannot be formed on the base substrate 110. Thus, an electrode is formed on the n-type gallium nitride layer 120.

이를 위해 전극이 형성될 부분의 p형 질화갈륨층(140), 활성층(130) 및 n형 질화갈륨층(120)의 일부 영역을 제거하고, 노출된 n형 질화갈륨층(120) 위에 상기 n-전극(170)을 형성한다. 이에 따라, 상기 n형 질화갈륨층(120)은 상기 베이스 기판(110)의 제1 영역에 제1 높이로 형성되고, 제2 영역에 상기 제1 높이보다는 작은 제2 높이로 형성된다. 도 4에서는 p-전극(160)이 상기 전류확산층(150)의 모서리에 형성된 것을 도시하였으나, p-전극(160)이 상기 전류확산층(150) 전면에 형성될 수도 있다.To this end, partial regions of the p-type gallium nitride layer 140, the active layer 130, and the n-type gallium nitride layer 120 of the portion where the electrode is to be formed are removed, and the n-type gallium nitride layer 120 is exposed on the n-type gallium nitride layer 120. An electrode 170 is formed. Accordingly, the n-type gallium nitride layer 120 is formed at a first height in the first region of the base substrate 110 and is formed at a second height smaller than the first height in the second region. In FIG. 4, the p-electrode 160 is formed at the edge of the current diffusion layer 150, but the p-electrode 160 may be formed on the entire surface of the current diffusion layer 150.

상기 p-전극(160) 및 n-전극(170)이 상부에 모두 형성된다면, 상기 p-전극(160) 및 n-전극(170)이 서로 다른 면에 평행하게 위치되는 일반적인 다이오드 구조에 비해 전류 분포가 균일하지 못하다. If the p-electrode 160 and the n-electrode 170 are both formed on the upper side, the current is compared with a general diode structure in which the p-electrode 160 and the n-electrode 170 are positioned in parallel with each other. The distribution is not uniform.

또한, 일반적으로 상기 p형 질화갈륨층(140)은 상기 n형 질화갈륨층(120)에 비해 저항이 커서 상기 p형 질화갈륨층(140) 전체로 전류가 균일하게 흐르기가 더욱 어렵다. 이를 막기 위해 상기 p형 질화갈륨층(140) 상부 전면에는 얇은 투명 전 극인 전류확산층(180)이 형성되어 상기 p형 질화갈륨층(140) 전면으로 전류를 전달시킨다.In addition, in general, the p-type gallium nitride layer 140 has a larger resistance than the n-type gallium nitride layer 120, and thus, it is more difficult for a current to flow uniformly through the p-type gallium nitride layer 140. In order to prevent this, the current diffusion layer 180, which is a thin transparent electrode, is formed on the entire upper surface of the p-type gallium nitride layer 140 to transmit current to the entire surface of the p-type gallium nitride layer 140.

한편, 발광 다이오드에서 발생되는 광의 효율은 내부 양자 효율과 외부 양자 효율로 나누어진다. 상기 내부 양자 효율은 활성층의 설계나 품질에 따라 결정되며, 상기 외부 양자 효율은 활성층에서 발생된 광이 발광 다이오드의 외부로 나오는 정도에 따라 결정되며, 특히 굴절률과 임계각에 따라 결정된다. On the other hand, the efficiency of light generated from the light emitting diode is divided into internal quantum efficiency and external quantum efficiency. The internal quantum efficiency is determined according to the design or quality of the active layer, and the external quantum efficiency is determined by the degree of light emitted from the active layer to the outside of the light emitting diode, and in particular, the refractive index and the critical angle.

외부 양자 효율의 경우, 일정한 굴절률을 갖는 질화갈륨(GaN) 물질이나 사파이어의 경우 굴절률이 1인 공기 중으로 광이 나오기 위해서는 임계각을 넘어야한다. In the case of external quantum efficiency, in the case of gallium nitride (GaN) material or sapphire having a constant refractive index, light must be crossed a critical angle in order to emit light into the air having a refractive index of 1.

만일, 출사면에 대해 임계각 이하의 각도로 발생되는 광은 발광 다이오드의 내부로 다시 돌아가서 발광 다이오드의 내부에 갇히는 결과를 초래하고, 에피(epi)층이나 사파이어 기판에서 광의 흡수가 이루어져 외부 양자 효율은 급격하게 떨어진다.If the light generated at an angle below the critical angle with respect to the emission surface is returned to the inside of the light emitting diode, the light is trapped inside the light emitting diode, and the light is absorbed from the epi layer or the sapphire substrate so that the external quantum efficiency is reduced. Drops sharply

하지만, 도 5에 도시된 바와 같이, 본 발명에 따라 일정 거칠기가 부여된 출사면은 하부에서 발생된 광과 이루는 각도가 일정 임계각도 이상일 확률이 높다. 따라서, 발광 다이오드에서 출사될 광의 적출 효율이 증가되고, 발광 다이오드의 내부로 돌아갈 광량이 상대적으로 줄어들어 외부 양자 효율을 증가시킬 수 있다.However, as shown in Figure 5, according to the present invention, the emission surface given a constant roughness has a high probability that the angle formed by the light generated from the lower than the predetermined critical angle. Accordingly, the extraction efficiency of light to be emitted from the light emitting diode is increased, and the amount of light to be returned to the inside of the light emitting diode is relatively reduced, thereby increasing the external quantum efficiency.

도 6a 내지 도 6h는 도 4에 도시된 발광 다이오드의 제조 방법을 설명하는 단면도들이다.6A to 6H are cross-sectional views illustrating a method of manufacturing the light emitting diode shown in FIG. 4.

도 6a를 참조하면, 일정 두께의 베이스 기판(109)을 준비한다. 상기 베이스 기판(109)은 사파이어 기판 또는 실리콘 카바이드 기판이다. 상기 베이스 기판의 두께는 향후 래핑/폴리싱 공정을 통해 연마될 것을 감안하여 100㎛를 초과하는 값을 갖는다.Referring to FIG. 6A, a base substrate 109 having a predetermined thickness is prepared. The base substrate 109 is a sapphire substrate or a silicon carbide substrate. The thickness of the base substrate has a value exceeding 100 μm in consideration of being polished through a lapping / polishing process in the future.

도 6b를 참조하면, MOCVD(Metal organic CVD) 방법을 이용하여 상기 사파이어 기판(109) 위에 n형 질화갈륨층(120), 활성층(active layer)(130)(예를들어, MQW; multi quantum well), 그리고 p형 질화갈륨층(140)을 순차적으로 성장시킨다. 상기 n형 질화갈륨층(120)을 성장시키기 이전에 질화갈륨 버퍼층을 더 형성할 수도 있다.Referring to FIG. 6B, an n-type gallium nitride layer 120 and an active layer 130 (eg, MQW; multi quantum well) are formed on the sapphire substrate 109 by using a metal organic CVD (MOCVD) method. And the p-type gallium nitride layer 140 are sequentially grown. The gallium nitride buffer layer may be further formed before the n-type gallium nitride layer 120 is grown.

이어, p형 질화갈륨층(140)과 오믹(Ohmic) 접촉을 이루며 높은 반사층을 가지는 p-접촉층(150)을 증착한다. 상기 p-접촉층(150)은 Ni/Ag, Ni/Al, Pt/Ag 등으로 이루어지고, 증발 건조(evaporation) 또는 스퍼터링 방법을 통해 증착된다. Subsequently, a p-contact layer 150 having ohmic contact with the p-type gallium nitride layer 140 and having a high reflective layer is deposited. The p-contact layer 150 is made of Ni / Ag, Ni / Al, Pt / Ag, and the like, and is deposited by evaporation or sputtering.

도 6c 및 도 6d를 참조하면, 마스크(MA)나 레티클 등을 이용하여 향후 n-컨택이 될 부분을 메사(mesa) 에칭한다. 이에 따라, 상기 베이스 기판(110)의 제1 영역에서 제1 높이로 형성된 n형 질화갈륨층(120)은 상기 베이스 기판(110)의 제2 영역에서 상기 제1 높이보다는 작은 제2 높이로 형성된다. 6C and 6D, mesa etching is performed on a portion to be n-contact in the future by using a mask MA or a reticle. Accordingly, the n-type gallium nitride layer 120 formed at the first height in the first region of the base substrate 110 is formed at a second height smaller than the first height in the second region of the base substrate 110. do.

도 6e를 참조하면, 도 6d에 의한 결과물 위의 영역중 상대적으로 높은 영역, 즉, p-접촉층(150)의 가장자리 영역에 Cr/Ni/Au를 증착하여 p-전극(160)을 정의하고, 상대적으로 낮은 영역, 즉 메사 에칭된 n형 질화갈륨층(120) 위에 Ti/Al/Ti/Au, 또는 Cr/Ni/Au를 증착하여 n-전극(170)을 정의한다.Referring to FIG. 6E, the p-electrode 160 is defined by depositing Cr / Ni / Au in a relatively high region of the region on the resultant of FIG. 6D, that is, an edge region of the p-contact layer 150. The n-electrode 170 is defined by depositing Ti / Al / Ti / Au or Cr / Ni / Au on a relatively low region, that is, mesa-etched gallium nitride layer 120.

도 6f를 참조하면, 일정 두께를 갖는 베이스 기판(109)의 배면에 대해 연마 롤러(ROL)를 이용하여 래핑/폴리싱(lapping/polishing) 처리하여 베이스 기판(109)이 100㎛ 정도의 두께가 될 때까지 연마한다.Referring to FIG. 6F, the base substrate 109 may have a thickness of about 100 μm by lapping / polishing the back surface of the base substrate 109 having a predetermined thickness using a polishing roller ROL. Until polished.

도 6g를 참조하면, 발광 다이오드의 광의 적출 효율을 높이기 위하여 래핑/폴리싱 처리가 완료된 베이스 기판(109)의 배면에 대해 일정 거칠기 처리 공정을 수행한다. 본 발명에서는 샌드 블래스터(sand blaster)를 이용하여 사파이어 배면에 일정 거칠기를 부여한다. 이처럼, 반도체 소자가 형성된 사파이어 기판의 배면을 소정의 두께로 얇게 한 다음, 샌드 블래스터(Sand Blaster) 공정을 이용하여 상기 사파이어 기판의 배면에 일정한 표면 거칠기(surface roughness)를 부여하므로써, 광의 적출 효율을 높일 수 있다.Referring to FIG. 6G, a constant roughness treatment process is performed on the back surface of the base substrate 109 on which the lapping / polishing process is completed in order to increase the extraction efficiency of light of the light emitting diode. In the present invention, sand blaster is used to impart a certain roughness to the sapphire back surface. As described above, the back surface of the sapphire substrate on which the semiconductor element is formed is thinned to a predetermined thickness, and then a constant surface roughness is applied to the back surface of the sapphire substrate by using a sand blaster process, thereby improving light extraction efficiency. It can increase.

일반적인 샌드 블래스터 공정에서 이용되는 분사 입자는 탄화규소(SiC)가 많이 사용된다. 본 발명에 따른 베이스 기판, 특히 사파이어 기판은 모오스 경도가 9인 고경도를 가지므로 탄화규소보다 높은 경도의 재질을 사용하는 것이 바람직하다. 예를들어, 분사 입자의 재질은 탄화붕소(B4C) 또는 산화알루미늄(Al2O3) 등이 바람직하다. As the spray particles used in the general sand blaster process, silicon carbide (SiC) is frequently used. Since the base substrate, particularly the sapphire substrate, according to the present invention has a high hardness of MOS hardness of 9, it is preferable to use a material having a hardness higher than that of silicon carbide. For example, the material of the spray particles is preferably boron carbide (B4C) or aluminum oxide (Al2O3).

본 발명에 따른 분사 입자의 크기는 120 ~ 250㎛가 바람직하고, 분사 입자의 분사 시간은 5분 이하가 바람직하며, 상기 분사 입자의 분사 압력은 2kg/㎠ 에서 5kg/㎠ 인 것이 바람직하다. The size of the spray particles according to the present invention is preferably 120 ~ 250㎛, the spray time of the spray particles is preferably 5 minutes or less, the spray pressure of the spray particles is preferably 2kg / ㎠ to 5kg / ㎠.

상기 샌드 블래스터 가공 단계에서 사파이어 기판의 두께는 해당 기판이 받는 스트레스 및 과도하게 사파이어 기판 두께가 줄어드는 것을 감안하여 20㎛ 이내로 감소하게 하는 것이 바람직하며, 상기 기판 배면의 표면 거칠기는 균일도 (uniformity)를 감안하여 1000Å 이상이 되도록 가공됨이 바람직하다. In the sand blaster processing step, the thickness of the sapphire substrate is preferably reduced to within 20 μm in consideration of the stress applied to the substrate and excessively decreasing the sapphire substrate thickness, and the surface roughness of the back surface of the substrate takes into account uniformity. It is preferable that the processed to be 1000Å or more.

도 7은 분사 입자의 크기에 따른 거칠기의 변화를 설명하는 그래프이다.7 is a graph illustrating a change in roughness depending on the size of the sprayed particles.

도 7을 참조하면, 분사 입자의 직경이 50㎛일 때, 표면 거칠기(Ra)는 0에 가까운 반면, 분사 입자의 직경이 150일 때, 표면 거칠기(Ra)는 1400Å에 근접하고, 분사 입자의 직경이 200일 때, 표면 거칠기(Ra)는 3000Å 내외이며, 분사 입자의 직경이 250일 때, 표면 거칠기(Ra)는 4000Å에 육박함을 알 수 있다. 여기서, 표면 거칠기는 중심선 평균 거칠기로서, 단면 곡선의 중심선 윗부분과 아랫부분의 면적을 더해서 측정 길이로 나누어준 값이다.Referring to FIG. 7, when the diameter of the sprayed particles is 50 μm, the surface roughness Ra is close to zero, while when the diameter of the sprayed particles is 150, the surface roughness Ra is close to 1400 μs. When the diameter is 200, the surface roughness Ra is about 3000 kPa, and when the diameter of the sprayed particle is 250, the surface roughness Ra is nearly 4000 kPa. Here, the surface roughness is a center line average roughness, which is the value divided by the measurement length by adding the areas of the upper and lower portions of the center line of the cross-sectional curve.

이처럼, 분사 입자의 직경이 클수록 표면이 거칠게 나타남을 알 수 있다. As such, it can be seen that the larger the diameter of the spray particles, the rougher the surface appears.

도 8은 분사 입자의 분사 압력에 따른 거칠기의 변화를 설명하는 그래프이다.8 is a graph illustrating a change in roughness depending on the injection pressure of the injection particles.

도 8을 참조하면, 분사 입자의 분사 압력이 2Kg/㎠일 때, 표면 거칠기(surface roughness)(Ra)는 1000㎛에 근접하고, 분사 입자의 분사 압력이 3Kg/㎠일 때, 표면 거칠기는 2000㎛에 근접하며, 분사 입자의 분사 압력이 4Kg/㎠일 때, 표면 거칠기는 3300㎛에 근접한다. 또한, 분사 입자의 분사 압력이 5Kg/㎠일 때, 표면 거칠기는 4000㎛ 근방이고, 분사 입자의 분사 압력이 6Kg/㎠일 때, 표면 거칠기는 4500㎛에 근접한다. Referring to FIG. 8, when the spraying pressure of the spray particles is 2Kg / cm 2, the surface roughness Ra approaches 1000 μm, and when the spraying pressure of the spray particles is 3Kg / cm 2, the surface roughness is 2000. When the spraying pressure of the spray particles is 4Kg / cm 2, the surface roughness is close to 3300 µm. In addition, when the injection pressure of the injection particles is 5Kg / cm 2, the surface roughness is around 4000 μm, and when the injection pressure of the injection particles is 6Kg / cm 2, the surface roughness is close to 4500 μm.

이처럼, 분사 입자의 분사 압력이 높을수록 표면 거칠기는 증가함을 알 수 있다. As such, it can be seen that the surface roughness increases as the spraying pressure of the spraying particles increases.

하지만, 분사 입자의 분사 압력이 5Kg/㎠를 초과하면, 상기 사파이어 기판의 두께가 과도하게 감소하므로, 분사 압력으로 인한 사파이어 기판의 스트레스가 증가하여 차후 공정에서 사파이어 기판의 파손의 우려가 있기 때문에 바람직하지 않다. 따라서, 분사 입자의 분사 압력은 5Kg/㎠ 이하가 바람직하다.However, when the injection pressure of the injection particles exceeds 5Kg / ㎠, since the thickness of the sapphire substrate is excessively reduced, the stress of the sapphire substrate due to the injection pressure increases and there is a risk of breakage of the sapphire substrate in the subsequent process is preferable. Not. Therefore, the injection pressure of the injection particles is preferably 5 Kg / cm 2 or less.

도 9는 분사 입자의 분사 압력에 따른 사파이어 기판의 두께 감소를 설명하는 그래프이다.9 is a graph illustrating the thickness reduction of the sapphire substrate according to the spray pressure of the spray particles.

도 9를 참조하면, 직경이 250um인 분사 입자를 5분 동안 분사하되, 분사 압력을 각각 2Kg/㎠, 3,Kg/㎠, 4Kg/㎠, 5Kg/㎠, 6Kg/㎠ 및 7Kg/㎠로 증가시킴에 따라, 사파이어 기판은 5㎛, 9㎛, 15㎛, 20㎛, 33㎛ 및 43㎛로 깊이가 깊어지는 것을 알 수 있다.Referring to Figure 9, while spraying 250um diameter spray particles for 5 minutes, the injection pressure is increased to 2Kg / ㎠, 3, Kg / ㎠, 4Kg / ㎠, 5Kg / ㎠, 6Kg / ㎠ and 7Kg / ㎠ As the sapphire substrate is applied, it can be seen that the depth deepens to 5 μm, 9 μm, 15 μm, 20 μm, 33 μm, and 43 μm.

하지만, 분사 입자의 분사 압력이 5Kg/㎠ 을 초과하면, 33㎛의 깊이로 파이므로 사파이어 기판의 두께가 과도하게 줄어드는 것을 알 수 있다. 분사 입자의 분사 압력은 5Kg/㎠ 이하가 바람직하다.However, when the injection pressure of the injection particles exceeds 5Kg / ㎠, it can be seen that because the wave to the depth of 33㎛, the thickness of the sapphire substrate is excessively reduced. The injection pressure of the spray particles is preferably 5 Kg / cm 2 or less.

본 발명에 따른 발광 다이오드의 광의 적출 효율을 보기 위해 레이 트레이시(Ray Tracing) 시뮬레이터를 이용하여 칩 크기는 300 x 300 x 100㎛ 로 고정하였다. In order to see the light extraction efficiency of the light emitting diode according to the present invention, the chip size was fixed to 300 × 300 × 100 μm using a Ray Tracing simulator.

또한, 비교예에서 사파이어 기판의 배면이 평면인 발광 다이오드를 플립 칩 구조로 배치하였고, 본 발명의 실시예에서 사파이어 기판의 배면이 일정 거칠기를 갖는 발광 다이오드를 플립 칩 구조로 배치하여 서로 비교하였다. 여기서, 일정 거칠기를 갖는 표면은 랜덤하고, 또한 거칠기가 서로 달라서 실제 상황을 시뮬레이션하는 것은 불가능하므로, 거친 면을 피라미드형으로 가정하고, RMS 거칠기 값을 피 라미드의 높이로 가정하여 시뮬레이션을 수행하였다.In the comparative example, the light emitting diode having the flat back surface of the sapphire substrate was arranged in a flip chip structure, and in the embodiment of the present invention, the light emitting diode having the constant roughness of the back surface of the sapphire substrate was arranged in the flip chip structure and compared with each other. Here, since the surface having a certain roughness is random and the roughness is different from each other, it is impossible to simulate the actual situation. Therefore, the simulation was performed assuming the rough surface as a pyramid shape and the RMS roughness value as the height of the pyramid. .

도 10은 본 발명의 발광 다이오드 구조에서 베이스 기판 배면의 거칠기에 따른 광의 적출 효율을 설명하는 그래프이다.FIG. 10 is a graph illustrating extraction efficiency of light according to roughness of a base substrate back surface in the light emitting diode structure of the present invention. FIG.

도 10을 참조하면, 비교예에 따른 발광 다이오드의 광의 적출 효율은 34%로 관측되었다.Referring to FIG. 10, the light extraction efficiency of the light emitting diode according to the comparative example was observed to be 34%.

하지만, 사파이어 기판의 배면에 500Å의 평균 거칠기를 부여하면, 42%의 광의 적출 효율이 측정되었고, 1,000 내지 12,000Å의 평균 거칠기를 부여하면, 47 내지 49%의 광의 적출 효율이 측정되었다. 따라서, 사파이어 기판의 배면에 일정 거칠기를 부여함에 따라, 거칠기를 부여하지 않은 발광 다이오드에 비해 광의 적출 효율이 최대 14% 정도 개선된 것을 알 수 있다. However, when the average roughness of 500 kW was applied to the back surface of the sapphire substrate, the extraction efficiency of 42% of light was measured. When the average roughness of 1,000 to 12,000 kW was applied, the extraction efficiency of light of 47 to 49% was measured. Accordingly, it can be seen that the extraction efficiency of light is improved by up to 14% compared to the light emitting diode which does not give the roughness by providing a constant roughness on the back surface of the sapphire substrate.

사파이어 기판의 평균 거칠기(Ra, average roughness)가 500Å 일 때, 광의 적출 효율이 1000Å 이상일 때 보다 떨어지는 이유는 Ra가 너무 작아서 표면 거칠기의 균일도(Uniformity)가 떨어지기 때문이다. When the average roughness Ra of the sapphire substrate is 500 kW, the reason why the efficiency of light extraction is lower than that of 1000 kW or more is that Ra is so small that the uniformity of the surface roughness falls.

이상의 결과를 보면 플립칩(Flip Chip)의 경우 광의 적출 효율을 높이기 위해 사파이어 기판의 배면을 거칠게 하고, 상기 사파이어 기판의 배면의 거칠기는 1,000Å 이상이면 크게 영향을 받지 않고 거의 비슷한 광의 적출 효율을 얻을 수 있다.According to the above results, in the case of flip chips, the back surface of the sapphire substrate is roughened to increase the light extraction efficiency, and when the roughness of the back surface of the sapphire substrate is 1,000 k 이면 or more, the light extraction efficiency is almost unaffected. Can be.

이상에서 설명한 바와 같이, 활성층에서 발생한 광의 전반사를 줄일 수 있어 광의 적출 효율이 높은 발광 다이오드를 제조할 수 있다. 상기 사파이어 기판의 배 면을 거칠게 하는 제작 공정은 기존의 마스킹(Masking), 패터닝(Patterning)을 한 후, 건식식각 공정을 이용하여 텍스처링하는 공정과 달리, 샌드 블래스터 방법을 사용함으로써 공정 시간의 단축으로 양산성을 높일 수 있고, 공정 비용을 절감할 수 있는 장점이 있다.As described above, the total reflection of light generated in the active layer can be reduced, so that a light emitting diode having high light extraction efficiency can be manufactured. The manufacturing process of roughening the back surface of the sapphire substrate is performed by using a sand blaster method, unlike the conventional masking and patterning, and then texturing using a dry etching process. Mass production can be increased, and there is an advantage that can reduce the process cost.

그리고, 사파이어 기판의 배면에 거칠기 정도에 크게 상관없이 거의 일정한 광의 적출 효율을 보여 줌으로써, 공정의 안정성을 얻을 수 있다.The stability of the process can be obtained by showing the extraction efficiency of light almost constant regardless of the degree of roughness on the back surface of the sapphire substrate.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (23)

(a) 전면(front surface)에 질화갈륨계 반도체 소자가 형성된 기판의 배면을 일정 두께로 연마하는 단계; 및 (a) polishing a rear surface of a substrate on which a gallium nitride based semiconductor device is formed on a front surface thereof to a predetermined thickness; And (b) 상기 반도체 소자의 활성화에 따라 발생되어 상기 기판의 배면(rear surface)을 통해 적출되는 광의 적출 효율을 높이기 위해, 상기 기판의 배면에 일정 거칠기를 부여하는 단계를 포함하는 발광 소자의 제조 방법.(b) imparting a certain roughness to the back surface of the substrate to increase the extraction efficiency of light generated by activation of the semiconductor device and extracted through the rear surface of the substrate; . 제1항에 있어서, 상기 단계(a)는, The method of claim 1, wherein step (a) (a-1) 상기 기판의 전면에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 성장시키는 단계;(a-1) sequentially growing an n-type gallium nitride layer, an active layer and a p-type gallium nitride layer on the entire surface of the substrate; (a-2) 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 p-접촉층을 증착하는 단계;(a-2) depositing a p-contact layer in ohmic contact with the p-type gallium nitride layer and having a high reflective layer; (a-3) n-컨택이 될 부분을 메사 에칭하는 단계; 및 (a-3) mesa etching a portion to be an n-contact; And (a-4) 상대적으로 높은 p-접촉층의 가장자리 영역에 제1 금속층을 증착하여 p-전극을 정의하고, 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 제2 금속층을 증착하여 n-전극을 정의하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.(a-4) Defining a p-electrode by depositing a first metal layer at a relatively high edge region of the p-contact layer, and depositing a second metal layer on a relatively low mesa etched n-type gallium nitride layer. Method of manufacturing a light emitting device comprising the step of defining. 제1항에 있어서, 상기 단계(a)는, The method of claim 1, wherein step (a) (a-1) 상기 기판의 전면에 p형 질화갈륨층, 활성층 및 n형 질화갈륨층을 순차적으로 성장시키는 단계;(a-1) sequentially growing a p-type gallium nitride layer, an active layer and an n-type gallium nitride layer on the entire surface of the substrate; (a-2) 상기 n형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 n-접촉층을 증착하는 단계;(a-2) depositing an n-contact layer in ohmic contact with the n-type gallium nitride layer and having a high reflective layer; (a-3) p-컨택이 될 부분을 메사 에칭하는 단계; 및 (a-3) mesa etching a portion to be a p-contact; And (a-4) 상대적으로 높은 n-접촉층의 가장자리 영역에 제1 금속층을 증착하여 n-전극을 정의하고, 상대적으로 낮은 메사 에칭된 p형 질화갈륨층 위에 제2 금속층을 증착하여 p-전극을 정의하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.(a-4) Deposition of the first metal layer at the edge region of the relatively high n-contact layer to define the n-electrode, and deposition of the second metal layer on the relatively low mesa etched p-type gallium nitride layer to form the p-electrode Method of manufacturing a light emitting device comprising the step of defining. 제1항에 있어서, 상기 일정 거칠기는 샌드 블래스터에 의해 이루어지는 것을 특징으로 하는 발광 소자의 제조 방법.The method of manufacturing a light emitting device according to claim 1, wherein the predetermined roughness is formed by a sand blaster. (a) 기판의 전면(front surface)에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 성장시키는 단계;(a) sequentially growing an n-type gallium nitride layer, an active layer and a p-type gallium nitride layer on the front surface of the substrate; (b) 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 p-접촉층을 증착하는 단계;(b) depositing a p-contact layer in ohmic contact with said p-type gallium nitride layer and having a high reflective layer; (c) n-컨택이 될 부분을 메사 에칭하는 단계;(c) mesa etching a portion to be an n-contact; (d) 상대적으로 높은 p-접촉층의 가장자리 영역에 제1 금속층을 증착하여 p-전극을 정의하고, 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 제2 금속층을 증착하여 n-전극을 정의하는 단계; 및 (d) Defining a p-electrode by depositing a first metal layer at a relatively high edge region of the p-contact layer, and defining a n-electrode by depositing a second metal layer on a relatively low mesa etched gallium nitride layer. Doing; And (e) 샌드 블래스터를 이용하여 상기 기판의 배면(rear surface)에 일정 거칠기를 부여하는 단계를 포함하는 발광 소자의 제조 방법.(e) applying a constant roughness to a rear surface of the substrate using a sand blaster. 제5항에 있어서, 상기 단계(d)는 상기 p-전극 및 n-전극이 형성된 기판의 배면을 일정 두께로 연마하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 5, wherein the step (d) further comprises polishing a rear surface of the substrate on which the p-electrode and the n-electrode are formed to a predetermined thickness. 제6항에 있어서, 상기 연마 단계에 의한 상기 기판의 두께는 100㎛ 내외인 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 6, wherein the substrate has a thickness of about 100 μm. 제5항에 있어서, 상기 (e) 단계는 상기 기판의 배면에 20㎛ 이하의 깊이로 거칠기를 부여하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of manufacturing a light emitting device according to claim 5, wherein the step (e) imparts a roughness to a depth of 20 µm or less on the rear surface of the substrate. 제5항에 있어서, 상기 (e) 단계는 상기 기판의 배면에 1000Å 이상으로 표면 거칠기를 부여하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of manufacturing a light emitting device according to claim 5, wherein the step (e) imparts a surface roughness of 1000 kPa or more to the rear surface of the substrate. 삭제delete 제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자의 경도는 상기 기판의 경도보다 큰 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 5, wherein the hardness of the particles injected from the sand blaster is greater than the hardness of the substrate. 제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자는 탄화붕소(B4C) 또는 산화알루미늄(Al2O3)을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 5, wherein the particles sprayed from the sand blaster include boron carbide (B 4 C) or aluminum oxide (Al 2 O 3). 제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자의 크기는 120 ~ 250㎛인 것을 특징으로 하는 발광 소자의 제조 방법.The method of manufacturing a light emitting device according to claim 5, wherein the size of the particles sprayed from the sand blaster is 120 to 250 µm. 제5항에 있어서, 상기 샌드 블래스터에 의한 입자의 분사 시간은 1분 내지 5분인 것을 특징으로 하는 발광 소자의 제조 방법.The method of manufacturing a light emitting device according to claim 5, wherein the injection time of the particles by the sand blaster is 1 minute to 5 minutes. 제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자의 분사 압력은 2kg/㎠ 에서 5kg/㎠ 인 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 5, wherein the injection pressure of the particles injected from the sand blaster is from 2 kg / cm 2 to 5 kg / cm 2. 기판; 및 Board; And 상기 기판의 전면(front surface)에 형성된 질화갈륨계 반도체 소자를 포함하고, A gallium nitride based semiconductor element formed on a front surface of the substrate, 상기 기판의 배면(rear surface)에는 상기 반도체 소자의 활성화에 따라 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 하 는 발광 소자.And a predetermined surface roughness is given to a rear surface of the substrate in order to increase the extraction efficiency of light generated by activation of the semiconductor device. 제16항에 있어서, 상기 기판의 배면은 1000Å 이상으로 표면 거칠기가 부여된 것을 특징으로 하는 발광 소자.The light emitting device according to claim 16, wherein the back surface of the substrate is provided with a surface roughness of 1000 GPa or more. 제16항에 있어서, 상기 기판의 배면은 20㎛ 이하의 깊이로 거칠기가 부여된 것을 특징으로 하는 발광 소자.The light emitting device according to claim 16, wherein the back surface of the substrate is provided with a roughness to a depth of 20 µm or less. 제16항에 있어서, 상기 반도체 소자는, The method of claim 16, wherein the semiconductor device, 상기 기판의 전면에 형성된 n형 질화갈륨층;An n-type gallium nitride layer formed on the front surface of the substrate; 상기 n형 질화갈륨층 위에 형성된 활성층;An active layer formed on the n-type gallium nitride layer; 상기 활성층 위에 형성된 p형 질화갈륨층;A p-type gallium nitride layer formed on the active layer; 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 p-접촉층;A p-contact layer deposited in ohmic contact with the p-type gallium nitride layer and having a high reflective layer; 상대적으로 높은 p-접촉층의 가장자리 영역에 증착된 p-전극층; 및 A p-electrode layer deposited in the edge region of the relatively high p-contact layer; And 상대적으로 낮게 메사 에칭된 n형 질화갈륨층 위에 증착된 n-전극층을 포함하는 것을 특징으로 하는 발광 소자.And a n-electrode layer deposited over a relatively low mesa etched n-type gallium nitride layer. 제16항에 있어서, 상기 반도체 소자는, The method of claim 16, wherein the semiconductor device, 상기 기판의 전면에 형성된 p형 질화갈륨층;A p-type gallium nitride layer formed on the front surface of the substrate; 상기 p형 질화갈륨층 위에 형성된 활성층;An active layer formed on the p-type gallium nitride layer; 상기 활성층 위에 형성된 n형 질화갈륨층;An n-type gallium nitride layer formed on the active layer; 상기 n형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 n-접촉층;An n-contact layer deposited in ohmic contact with the n-type gallium nitride layer and having a high reflective layer; 상대적으로 높은 n-접촉층의 가장자리 영역에 증착된 n-전극층; 및 An n-electrode layer deposited in the edge region of the relatively high n-contact layer; And 상대적으로 낮게 메사 에칭된 p형 질화갈륨층 위에 증착된 p-전극층을 포함하는 것을 특징으로 하는 발광 소자.And a p-electrode layer deposited over a relatively low mesa etched p-type gallium nitride layer. 기판;Board; 상기 기판의 전면(front surface)에 형성된 n형 질화갈륨층;An n-type gallium nitride layer formed on the front surface of the substrate; 상기 n형 질화갈륨층 위에 형성된 활성층;An active layer formed on the n-type gallium nitride layer; 상기 활성층 위에 형성된 p형 질화갈륨층;A p-type gallium nitride layer formed on the active layer; 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 p-접촉층;A p-contact layer deposited in ohmic contact with the p-type gallium nitride layer and having a high reflective layer; 상대적으로 높은 p-접촉층의 가장자리 영역에 증착된 p-전극층; 및 A p-electrode layer deposited in the edge region of the relatively high p-contact layer; And 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 증착된 n-전극층을 포함하고, A n-electrode layer deposited over a relatively low mesa etched n-type gallium nitride layer, 상기 기판의 배면(rear surface)에는 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 하는 발광 소자.A light emitting element according to claim 1, wherein a surface roughness is given to a rear surface of the substrate in order to increase extraction efficiency of generated light. 제21항에 있어서, 상기 기판의 배면은 1000Å 이상으로 표면 거칠기가 부여된 것을 특징으로 하는 발광 소자.The light emitting device according to claim 21, wherein the back surface of the substrate has a surface roughness of not less than 1000 GPa. 제21항에 있어서, 상기 기판의 배면은 20㎛ 이하의 깊이로 거칠기가 부여된 것을 특징으로 하는 발광 소자.The light emitting device according to claim 21, wherein the rear surface of the substrate is provided with a roughness with a depth of 20 µm or less.
KR1020050043202A 2005-05-23 2005-05-23 Manufacturing method of light emitting element and light emitting element manufactured by this method KR100697829B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043202A KR100697829B1 (en) 2005-05-23 2005-05-23 Manufacturing method of light emitting element and light emitting element manufactured by this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043202A KR100697829B1 (en) 2005-05-23 2005-05-23 Manufacturing method of light emitting element and light emitting element manufactured by this method

Publications (2)

Publication Number Publication Date
KR20060120947A KR20060120947A (en) 2006-11-28
KR100697829B1 true KR100697829B1 (en) 2007-03-20

Family

ID=37706910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043202A KR100697829B1 (en) 2005-05-23 2005-05-23 Manufacturing method of light emitting element and light emitting element manufactured by this method

Country Status (1)

Country Link
KR (1) KR100697829B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178424B2 (en) 2008-11-10 2012-05-15 Samsung Electronics Co., Ltd. Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850667B1 (en) 2007-05-22 2008-08-07 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same
KR100878326B1 (en) * 2007-07-03 2009-01-14 한국광기술원 Direct bonded chip scale packaged light emitting diode and fabrication method thereof
CN102194947B (en) 2010-03-17 2015-11-25 Lg伊诺特有限公司 Luminescent device and light emitting device package
KR101333500B1 (en) * 2011-10-14 2013-11-28 김성기 Sanding machie for heat sink strip
KR20130102341A (en) * 2012-03-07 2013-09-17 서울옵토디바이스주식회사 Light emitting diode having improved light extraction efficiency and method of fabricating the same
US9899569B2 (en) 2015-04-23 2018-02-20 Research Cooperation Foundation Of Yeungnam University Patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368263A (en) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light-emitting device
JP2002368261A (en) 2001-06-05 2002-12-20 Sharp Corp Nitride compound semiconductor light-emitting device
KR20040087122A (en) * 2003-04-04 2004-10-13 삼성전기주식회사 AlGaInN LIGHT EMITTING DIODE
KR20050097095A (en) * 2004-03-30 2005-10-07 백창평 Cooling pack

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368261A (en) 2001-06-05 2002-12-20 Sharp Corp Nitride compound semiconductor light-emitting device
JP2002368263A (en) 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light-emitting device
KR20040087122A (en) * 2003-04-04 2004-10-13 삼성전기주식회사 AlGaInN LIGHT EMITTING DIODE
KR20050097095A (en) * 2004-03-30 2005-10-07 백창평 Cooling pack

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178424B2 (en) 2008-11-10 2012-05-15 Samsung Electronics Co., Ltd. Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method
US8637881B2 (en) 2008-11-10 2014-01-28 Samsung Electronics Co., Ltd. Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method
KR101539246B1 (en) * 2008-11-10 2015-07-24 삼성전자 주식회사 Fabricating method of the light emitting device for improving light extraction efficiency and light emitting device fabricated by the method
US9269877B2 (en) 2008-11-10 2016-02-23 Samsung Electronics Co., Ltd. Method of fabricating light-emitting apparatus with improved light extraction efficiency and light-emitting apparatus fabricated using the method

Also Published As

Publication number Publication date
KR20060120947A (en) 2006-11-28

Similar Documents

Publication Publication Date Title
KR100700993B1 (en) Enhanced light extraction in leds through the use of internal and external optical elements
JP5727320B2 (en) AlGaInN-based LED with epitaxial layer
TWI412151B (en) Method of making a vertical light emitting diode
KR101211864B1 (en) Light-emitting devices having an antireflective layer that has a graded index of refraction and methods of forming the same
US20070018182A1 (en) Light emitting diodes with improved light extraction and reflectivity
US20080121918A1 (en) High light extraction efficiency sphere led
US20140319536A1 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
TWI385821B (en) Surface textured leds and method for making the same
JP2012044132A (en) Light-emitting apparatus with coating substrate composed of material having high optical density
KR100697829B1 (en) Manufacturing method of light emitting element and light emitting element manufactured by this method
TW200830593A (en) Transparent mirrorless light emitting diode
JP2005268734A (en) Light emitting diode and manufacturing method therefor
US7915621B2 (en) Inverted LED structure with improved light extraction
JP2003179255A (en) Method of selectively providing quantum well in flip chip light emitting diode for improving light extraction
KR100716752B1 (en) Light emitting element and method for manufacturing thereof
JP4998701B2 (en) III-V compound semiconductor light emitting diode
KR100650990B1 (en) GaN-based light emitting diode and Manufacturing method of the same
KR101844871B1 (en) Light emitting diodes of enhanced light efficiency and manufacturing method of the same
KR100655163B1 (en) Light emitting element and method for manufacturing thereof
KR100774995B1 (en) VERTICAL TYPE LIGHT EMITTING DIODE WITH Zn COMPOUND LAYER AND METHOD FOR MAKING THE SAME DIODE
KR20060124104A (en) Manufacturing method of light emitting element and light emitting element manufactured by this method
JP2007250714A (en) Light emitting element
KR100676286B1 (en) Vertical type light emitting diode with zno layer and method for making the same diode
CN103733359A (en) Method for manufacturing a semiconductor light-emitting element and semiconductor light-emitting element manufactured thereby
CN112968085A (en) Epitaxial wafer manufacturing method, chip manufacturing method and chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee