KR100687005B1 - Apparatus for manufacturing semiconductor devices equipped with wafer inspection system - Google Patents
Apparatus for manufacturing semiconductor devices equipped with wafer inspection system Download PDFInfo
- Publication number
- KR100687005B1 KR100687005B1 KR1020040068986A KR20040068986A KR100687005B1 KR 100687005 B1 KR100687005 B1 KR 100687005B1 KR 1020040068986 A KR1020040068986 A KR 1020040068986A KR 20040068986 A KR20040068986 A KR 20040068986A KR 100687005 B1 KR100687005 B1 KR 100687005B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- imager
- inspection apparatus
- semiconductor device
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
본 발명은 웨이퍼 검사 장치가 일체형으로 형성된 반도체 소자의 제조 장치에 관한 것으로, 웨이퍼가 일시적으로 머무는 버퍼부를 포함하는 반도체 소자의 제조 장치에 있어서, 상기 버퍼부에는 웨이퍼를 검사하는 웨이퍼 검사 장치가 일체형으로 설비되어 있으며, 상기 웨이퍼 검사 장치는, 웨이퍼를 로딩하며 회전 가능한 척과; 상기 척 상에 로딩된 웨이퍼를 촬영할 수 있는 촬상기와; 상기 촬상기를 제어하고 상기 촬상기에서 얻어진 웨이퍼의 이미지로부터 소정의 정보를 얻는 제어 시스템을 포함하는 것을 특징으로 한다. 본 발명에 의하면, 버퍼부에 웨이퍼 검사 장치가 설비되어 있으므로 웨이퍼를 타 측정 장비로 이송하여 검사할 필요가 없어진다. 따라서, 웨이퍼 가공에 들어가는 시간이 절약되는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing apparatus in which a wafer inspection apparatus is integrally formed, wherein the semiconductor device manufacturing apparatus includes a buffer portion in which a wafer temporarily stays, wherein the wafer inspection apparatus for inspecting a wafer is integrally formed in the buffer portion. The wafer inspection apparatus includes a chuck rotatable for loading a wafer; An imager capable of imaging the wafer loaded on the chuck; And a control system for controlling the imager and obtaining predetermined information from the image of the wafer obtained by the imager. According to the present invention, since the wafer inspection apparatus is provided in the buffer portion, there is no need to transfer the wafer to other measurement equipment for inspection. Therefore, there is an effect that time required for wafer processing is saved.
Description
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조 장치를 개략적으로 도시한 평면도.1 is a plan view schematically showing an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 반도체 소자의 제조 장치에 있어서 웨이퍼 검사 장치를 도시한 구성도.2 is a block diagram showing a wafer inspection apparatus in the apparatus for manufacturing a semiconductor device according to the embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 웨이퍼 검사 장치에 있어서 일부를 도시한 평면도.3 is a plan view showing a part of the wafer inspection apparatus according to the embodiment of the present invention;
도 4는 본 발명의 실시예에 따른 웨이퍼 검사 장치에 있어서 일부를 도시한 단면도.4 is a cross-sectional view showing a part of a wafer inspection apparatus according to an embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
100; 반도체 소자의 제조 장치 110; 풉100; An
120; 인덱스부 130; 버퍼부120;
140; 로보트 이동 통로 150; 프로세스 유니트140;
200; 웨이퍼 검사 장치 210; 촬상기200;
215; 제어 시스템 220; 비전 시스템부215;
230; 메인 컨트롤부 235; 인터페이스부230;
240; 레퍼런스 250; 조명 장치240;
260; 척260; chuck
본 발명은 반도체 소자의 제조 장치에 관한 것으로, 보다 상세하게는 웨이퍼의 에지부분을 검사하는 장치가 일체형으로 형성된 반도체 소자의 제조 장치에 관한 것이다.BACKGROUND OF THE
반도체 소자란 웨이퍼(wafer)에 대한 수차례에 걸친 박막의 증착 및 이의 패터닝(patterning) 등의 공정을 통해 구현되는 고밀도 집적회로(LSI: Large Scale Integration)로서 현재 우리 산업의 각 분야에서 널리 활용되고 있다. 이러한 반도체 소자의 제조 공정 중 박막 증착 공정에 있어서, 웨이퍼에 증착된 박막을 선택적으로 식각하는 베벨 공정을 진행함으로써 웨이퍼가 가지는 특성을 향상시킬 수 있다. 즉, 웨이퍼 상에 증착된 박막 중 특히 웨이퍼의 에지 부분에 증착된 박막을 선택적으로 식각함으로써 웨이퍼 가공 공정 중에 오염원으로 발생될 수 있는 불필요한 물질을 제거하고 웨이퍼에 가해지는 스트레스를 감소하여 보다 개선된 공정을 가능케 할 수 있는 것이다.A semiconductor device is a large scale integration (LSI) that is realized through a process of depositing and patterning a thin film on a wafer several times and is currently widely used in various fields of our industry. have. In the thin film deposition process of the semiconductor device manufacturing process, the bevel process of selectively etching the thin film deposited on the wafer can be improved to improve the characteristics of the wafer. In other words, by selectively etching the thin film deposited on the wafer edge, especially the thin film deposited on the wafer to remove the unnecessary material that may be generated as a contaminant during the wafer processing process and to reduce the stress applied to the wafer further improved process To make it possible.
이러한 베벨 공정 이후에는 샘플 웨이퍼를 소정의 계측 장비에서 측정하여 공정 결과를 확인한다. 그런데, 베벨 공정의 결과 확인은 계측 장비에서 측정한 이 미지를 작업자의 육안을 이용하는 것이 종래이다. 설정된 기준에 의해서가 아닌 작업자의 주관으로 판단하므로 막질의 잔류 여부에 대한 판단에 착오가 생길 여지가 아주 큰 문제점이 있었다.After this bevel process, the sample wafer is measured by a predetermined measurement equipment to confirm the process result. By the way, it is conventional to check the result of the bevel process by using the naked eye of the image measured by the measurement equipment. Since it is judged by the operator's supervision, not by the established standard, there is a very big problem that there is a possibility of error in the judgment of the residual film quality.
한편, 베벨 공정은 어느 특정한 설비에는 진행되는데, 그러한 설비에는 웨이퍼가 일시적으로 머무는 버퍼부가 있는 것이 종래이다. 종래에는 베벨 공정을 받은 웨이퍼는 일단 버퍼부에 머무른 다음 타 측정 장비로 이동된 다음 웨이퍼 에지부에 대한 검사가 수행되었다. 이에 따라, 베벨 공정이나 타 공정이 진행되는 설비 이외에 별도의 웨이퍼 검사 장치가 필요하였다. 그리고, 웨이퍼 검사 장치로의 웨이퍼 반송에 시간이 소요되므로 웨이퍼 가공 시간이 늘어나 원가가 상승하는 단점이 있었다.On the other hand, the beveling process proceeds to certain specific installations, which conventionally have a buffer section where the wafer temporarily stays. Conventionally, wafers subjected to the beveling process once stayed in the buffer part and then moved to other measuring equipment, and then inspected the wafer edge part. Accordingly, a separate wafer inspection apparatus was required in addition to the equipment in which the bevel process or the other process proceeds. In addition, since it takes a long time to transfer the wafer to the wafer inspection apparatus, the wafer processing time increases, resulting in a cost increase.
이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 웨이퍼 검사 장치가 일체형으로 설비되어 있는 반도체 소자의 제조 장치를 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned problems in the prior art, and an object of the present invention is to provide an apparatus for manufacturing a semiconductor device in which a wafer inspection apparatus is integrally provided.
상기 목적을 달성하기 위한 반도체 소자의 제조 장치는 버퍼부에 웨이퍼 검사 장치가 형성되어 있는 것을 특징으로 한다.A semiconductor device manufacturing apparatus for achieving the above object is characterized in that the wafer inspection device is formed in the buffer portion.
상기 특징을 구현할 수 있는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치는, 웨이퍼가 일시적으로 머무는 버퍼부를 포함하는 반도체 소자의 제조 장치에 있어서, 상기 버퍼부에는 웨이퍼를 검사하는 웨이퍼 검사 장치가 일체형으로 설비되어 있으며, 상기 웨이퍼 검사 장치는, 웨이퍼를 로딩하며 회전 가능한 척과; 상기 척 상에 로딩된 웨이퍼를 촬영할 수 있는 촬상기와; 상기 촬상기를 제어하고 상기 촬상기에서 얻어진 웨이퍼의 이미지로부터 소정의 정보를 얻는 제어 시스템을 포함하는 것을 특징으로 한다.According to an aspect of an exemplary embodiment, there is provided a semiconductor device manufacturing apparatus including a buffer unit for temporarily holding a wafer, wherein the buffer unit includes a wafer inspection apparatus for inspecting a wafer. Equipped with an integrated body, the wafer inspection apparatus includes a chuck rotatable for loading a wafer; An imager capable of imaging the wafer loaded on the chuck; And a control system for controlling the imager and obtaining predetermined information from the image of the wafer obtained by the imager.
본 발명의 일 실시예에 있어서, 상기 촬상기의 기준 위치를 제공하는 레퍼런스를 더 포함하는 것을 특징으로 한다.In one embodiment of the present invention, it further comprises a reference for providing a reference position of the imager.
본 발명의 일 실시예에 있어서, 상기 레퍼런스는 상기 척 상에 로딩되는 웨이퍼의 에지부와 인접하는 위치에 고정 설치된 것을 특징으로 한다.In one embodiment of the present invention, the reference is characterized in that fixedly installed at a position adjacent to the edge of the wafer loaded on the chuck.
본 발명의 일 실시예에 있어서, 상기 촬상기는 고정 설치되거나 또는 상기 척 상에 로딩되는 웨이퍼 외주면을 따라 회전 가능하게 설치되는 것을 특징으로 한다.In one embodiment of the present invention, the imager is fixedly installed or rotatably installed along the outer peripheral surface of the wafer loaded on the chuck.
본 발명의 일 실시예에 있어서, 상기 레퍼런스와 웨이퍼 사이를 조명할 수 있는 조명 장치를 더 포함하는 것을 특징으로 한다.In one embodiment of the present invention, it characterized in that it further comprises a lighting device for illuminating between the reference and the wafer.
본 발명의 일 실시예에 있어서, 상기 조명 장치는 웨이퍼의 아래에 설치되는 것을 특징으로 한다.In one embodiment of the invention, the illumination device is characterized in that it is installed under the wafer.
상기 특징을 구현할 수 있는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 장치는, 웨이퍼가 일시적으로 머무는 버퍼부를 포함하는 반도체 소자의 제조 장치에 있어서, 상기 버퍼부에는 웨이퍼를 검사하는 웨이퍼 검사 장치가 일체형으로 설비되어 있으며, 상기 웨이퍼 검사 장치는, 웨이퍼를 로딩하며 회전 가능한 척과; 상기 척 상에 로딩된 웨이퍼를 촬영할 수 있는 고정된 한 대의 촬상기와; 상기 척 상에 로딩되는 웨이퍼의 에지부와 인접하는 위치에 고정 설치되어 상기 촬상기의 기준 위치를 제공하는 하나의 레퍼런스와; 상기 척 상에 로딩되는 웨이퍼의 아래에 위치하여 상기 레퍼런스와 웨이퍼 사이를 조명할 수 있는 조명 장치와; 상기 촬상기를 제어하고 상기 촬상기에서 얻어진 웨이퍼의 이미지로부터 소정의 정보를 얻는 제어 시스템을 포함하는 것을 특징으로 한다.In another aspect of the present invention, there is provided a semiconductor device manufacturing apparatus including a buffer unit for temporarily holding a wafer, wherein the buffer unit includes a wafer inspection apparatus for inspecting a wafer. Equipped with an integrated body, the wafer inspection apparatus includes a chuck rotatable for loading a wafer; A fixed imager capable of imaging the wafer loaded on the chuck; A reference fixedly installed at a position adjacent to an edge of a wafer loaded on the chuck to provide a reference position of the imager; An illumination device positioned below the wafer loaded on the chuck to illuminate between the reference and the wafer; And a control system for controlling the imager and obtaining predetermined information from the image of the wafer obtained by the imager.
본 발명에 따른 반도체 소자의 제조 장치에 의하면, 버퍼부에 웨이퍼 검사 장치가 설비되어 있으므로 웨이퍼를 타 측정 장비로 이송하여 검사할 필요가 없어진다. 따라서, 웨이퍼 가공에 들어가는 시간이 절약된다.According to the semiconductor device manufacturing apparatus according to the present invention, since the wafer inspection apparatus is provided in the buffer portion, there is no need to transfer the wafer to other measurement equipment for inspection. Thus, time for wafer processing is saved.
이하, 본 발명에 따른 반도체 소자의 제조 장치를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, an apparatus for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
종래 기술과 비교한 본 발명의 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.Advantages of the present invention over prior art will become apparent from the detailed description and claims with reference to the accompanying drawings. In particular, the present invention is well pointed out and claimed in the claims. However, the present invention may be best understood by reference to the following detailed description in conjunction with the accompanying drawings. Like reference numerals in the drawings denote like elements throughout the various drawings.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조 장치를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 실시예에 따른 반도체 소자의 제조 장치에 있어서 웨이퍼 검사 장치를 도시한 구성도이다. 도 3은 본 발명의 실시예에 따른 웨이퍼 검사 장치에 있어서 일부를 도시한 평면도이고, 도 4는 본 발명의 실시예에 따른 웨이퍼 검사 장치에 있어서 일부를 도시한 단면도이다.1 is a plan view schematically showing a semiconductor device manufacturing apparatus according to an embodiment of the present invention, Figure 2 is a block diagram showing a wafer inspection apparatus in a semiconductor device manufacturing apparatus according to an embodiment of the present invention. 3 is a plan view showing a part of the wafer inspection apparatus according to an embodiment of the present invention, Figure 4 is a cross-sectional view showing a part of the wafer inspection apparatus according to an embodiment of the present invention.
(실시예)(Example)
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치(100)는 복수매의 웨이퍼가 적재된 풉(110)으로부터 웨이퍼를 로딩/언로딩하는 로보트가 있는 인덱스부(120)와, 웨이퍼가 일시적으로 머무는 곳을 제공하는 버퍼부(130)와, 버퍼부(130)로부터 웨이퍼를 로딩/언로딩하는 로보트의 이동 통로(140)와, 이동 통로(140) 양측에 소정의 공정(예:베벨 공정)이 진행되는 프로세스 유니트(150)가 복수개 설비되어 있다. 여기서, 버퍼부(130)에는 웨이퍼, 특히 웨이퍼의 에지부를 검사하는 웨이퍼 검사 장치(200)가 있다.Referring to FIG. 1, an
도 2 및 도 3을 참조하면, 웨이퍼 검사 장치(200)는 1대의 촬상기(210)와, 촬상기(210)에서 촬영되어 얻은 웨이퍼 에지부에 대한 이미지를 저장, 판별, 처리하는 시스템(215)으로 구성된다. 그리고, 웨이퍼(W)의 외주면 중 어느 한 곳은 촬상기(210)의 기준 위치(Home Position)가 되는 레퍼런스(240)가 형성되어 있다. 이 레퍼런스(240)는 버퍼부(130)에 고정 설치된다. 촬상기(210)를 교체하여도 레퍼런스(240)가 고정되어 있기 때문에 웨이퍼(W) 지름 측정시 데이터의 재연성이 보장된다. 한편, 웨이퍼(W)는 척(260) 상에 로딩되는데 척(260)은 회전 가능하다.2 and 3, the
촬상기(210)는 웨이퍼 이미지, 특히 웨이퍼(W)의 에지에 대한 이미지를 얻기 위해 웨이퍼 에지를 촬영하는 카메라로서 고정되어 설치될 수 있고, 또는 웨이퍼의 가장자리를 회전 가능하게 설치될 수 있다.The
촬상기(210)를 이용한 웨이퍼(W)의 상태 검사는 촬상기(210)와 웨이퍼(W)가 상대운동하여 360°이상 회전하면서 구현된다. 촬상기(210)와 웨이퍼(W)간의 상대 운동은 양자가 모두 회전하여 이루어질 수 있다. 예를 들어, 촬상기(210)는 왼쪽으로 회전하고 웨이퍼(W)는 오른쪽으로 회전할 수 있다. 또는, 촬상기(210)와 웨이퍼(W) 중에서 어느 하나가 회전하면서 웨이퍼(W)의 상태를 검사할 수 있다. 그런데, 웨이퍼(W)는 고정되고 촬상기(210)가 회전하는 경우 촬상기(210) 또는 웨이퍼 검사 장치(215)로부터 발생되는 파티클이 웨이퍼(W) 위로 떨어져 웨이퍼 오염을 유발할 가능성이 없지 않다. 따라서, 촬상기(210)는 고정되어 있고 웨이퍼(W)가 회전하는 것이 바람직하다.The state inspection of the wafer W using the
웨이퍼(W)가 회전되면서 촬상기(210)가 웨이퍼 에지부를 촬영하는 경우 웨이퍼 에지부 중에서 등간격으로 이격된 최소 3곳, 가령 120°간격으로 이격된 3곳을 촬영한다.When the
제어 시스템(215)은 여러 부로 구성되는데 각각이 맡고 있는 기능별로 비전 시스템부(220)와 메인 컨트롤부(230)로 구성된다. 필요한 경우 인터페이스부(235)가 더 포함되어 구성될 수 있다.The
비전 시스템부(220)는 카메라(210)를 제어하여 카메라로 하여금 특히 웨이퍼 에지를 촬영하여 웨이퍼 이미지를 얻고, 얻은 웨이퍼 이미지를 저장하고, 저장된 웨이퍼에서 에지부의 간격과 120°간격으로 이격된 거리(a,b,c) 등을 측정한다.The
메인 컨트롤부(230)는 판별의 기준이 되는 자료가 이미 설정등록되어 있으며, 설정등록된 자료와 카메라(210)에서 얻은 웨이퍼 이미지를 내장된 프로그램의 구동에 의해 비교 판별한다.The
비교 판별하는 방법의 예로는 베벨 공정을 거친 웨이퍼 에지부의 간격이 X 라고 측정될 때, 이 X 값이 설정등록된 값의 범위내인지 여부를 판별한다. X 값이 설정등록된 값의 범위 내이면 베벨 공정은 양호로 판별되고, 범위 밖이면 불량으로 판별된다. 또 다른 예로는 웨이퍼의 지름을 측정할 수 있다. 도 4에 도시된 바와 같이 a,b,c 를 구하고 이를 다음의 식에 대입하여 웨이퍼(W)의 지름(D)을 측정할 수 있다.As an example of the method of comparing and discriminating, it is determined whether or not this X value is within a range of a setting registered value when the interval of the wafer edge portion that has undergone the beveling process is measured as X. If the X value is within the range of the setting registered value, the bevel process is determined as good, and if it is out of the range, it is determined as bad. In another example, the diameter of the wafer can be measured. As shown in FIG. 4, the diameter D of the wafer W may be measured by obtaining a, b, and c and substituting it into the following equation.
인터페이스부(235)는 작업자로 하여금 현재의 작업 진행과 정보 등을 외부에서 알기 쉬운 모니터 등으로 구성된다.The
한편, 도 4에 도시된 바와 같이, 측정하고자 하는 웨이퍼(W)의 에지부 아래에 조명 장치(250)를 더 설치할 수 있다. 조명 장치(250)가 설치되어 있으면 웨이퍼 에지부에 대한 더욱 선명한 이미지를 얻을 수 있어서 측정 오차를 현격하게 줄일 수 있는 장점이 있다.On the other hand, as shown in Figure 4, the
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는 데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. And, it is possible to change or modify within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the written description, and / or the skill or knowledge in the art. The above-described embodiments are intended to illustrate the best state in carrying out the present invention, the practice in other states known in the art for using other inventions such as the present invention, and the specific fields of application and uses of the invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조 장치에 의하면, 버퍼부에 웨이퍼 검사 장치가 설비되어 있으므로 웨이퍼를 타 측정 장비로 이송하여 검사할 필요가 없어진다. 따라서, 웨이퍼 가공에 들어가는 시간이 절약된다.As described above in detail, according to the semiconductor device manufacturing apparatus according to the present invention, since the wafer inspection apparatus is provided in the buffer portion, there is no need to transfer the wafer to other measurement equipment for inspection. Thus, time for wafer processing is saved.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040068986A KR100687005B1 (en) | 2004-08-31 | 2004-08-31 | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040068986A KR100687005B1 (en) | 2004-08-31 | 2004-08-31 | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060020201A KR20060020201A (en) | 2006-03-06 |
KR100687005B1 true KR100687005B1 (en) | 2007-02-27 |
Family
ID=37127387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040068986A KR100687005B1 (en) | 2004-08-31 | 2004-08-31 | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100687005B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000044563A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Center aligning device for wafer and method therefor |
KR20020006469A (en) * | 2000-07-12 | 2002-01-19 | 히가시 데쓰로 | Substrate processing apparatus and substrate processing method |
KR20050109251A (en) * | 2004-05-14 | 2005-11-17 | 세메스 주식회사 | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system |
-
2004
- 2004-08-31 KR KR1020040068986A patent/KR100687005B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000044563A (en) * | 1998-12-30 | 2000-07-15 | 김영환 | Center aligning device for wafer and method therefor |
KR20020006469A (en) * | 2000-07-12 | 2002-01-19 | 히가시 데쓰로 | Substrate processing apparatus and substrate processing method |
KR20050109251A (en) * | 2004-05-14 | 2005-11-17 | 세메스 주식회사 | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system |
Non-Patent Citations (3)
Title |
---|
1020000044563 * |
1020020006469 * |
1020050109251 * |
Also Published As
Publication number | Publication date |
---|---|
KR20060020201A (en) | 2006-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040057611A1 (en) | Method for selecting reference images, method and apparatus for inspecting patterns on wafers, and method for dividing a wafer into application regions | |
KR19990023653A (en) | Semiconductor Wafer Processing Method and Semiconductor Wafer Processing Tool | |
CN110470229B (en) | Bump height inspection device, substrate processing device, bump height inspection method, and storage medium | |
JPWO2008139735A1 (en) | Surface inspection apparatus and surface inspection method | |
JP2003529741A (en) | Automated wafer defect inspection system and method for performing such inspection | |
KR102383526B1 (en) | Substrate processing apparatus and method for inspecting parts of substrate processing apparatus | |
KR102210515B1 (en) | Movable vision examination system of wafer alignment condition | |
JP7521824B2 (en) | System, apparatus, and method for combined wafer and photomask inspection - Patents.com | |
KR100599398B1 (en) | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system | |
KR102430478B1 (en) | Method of inspecting a wafer | |
KR100687005B1 (en) | Apparatus for manufacturing semiconductor devices equipped with wafer inspection system | |
US7268895B2 (en) | Inspection system and a method for inspecting a semiconductor wafer | |
US11740186B2 (en) | Image acquiring method, image acquiring apparatus and wafer inspection apparatus | |
KR20070002257A (en) | Apparatus for detecting a defect of back side of wafer | |
KR101023068B1 (en) | Substrate treating apparatus and method for treating the substrate using the same | |
US10354373B2 (en) | System and method for photomask alignment and orientation characterization based on notch detection | |
US20020090129A1 (en) | Chip inspecting apparatus and method | |
KR20190030045A (en) | Method for Detecting Substrate of Substrate Processing Apparatus | |
JP5071782B2 (en) | Substrate defect inspection method and defect inspection program | |
Tomlinson et al. | In-line SEM based ADC for advanced process control | |
JPH10300682A (en) | Image-comparing device | |
TW202302271A (en) | Automated dry-in dry-out dual side polishing of silicon substrates with integrated spin rince dry and metrology | |
US20080318351A1 (en) | Method of setting recipes of a defect test | |
KR20200065660A (en) | Method of cleaning probe needles of probe card | |
JPH06160063A (en) | Method for inspecting surface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130219 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150210 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160205 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170213 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180212 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190219 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200207 Year of fee payment: 14 |