KR100668976B1 - 버스확장장치 - Google Patents

버스확장장치 Download PDF

Info

Publication number
KR100668976B1
KR100668976B1 KR1020050003329A KR20050003329A KR100668976B1 KR 100668976 B1 KR100668976 B1 KR 100668976B1 KR 1020050003329 A KR1020050003329 A KR 1020050003329A KR 20050003329 A KR20050003329 A KR 20050003329A KR 100668976 B1 KR100668976 B1 KR 100668976B1
Authority
KR
South Korea
Prior art keywords
bus
sub
bit
information
buses
Prior art date
Application number
KR1020050003329A
Other languages
English (en)
Other versions
KR20060082653A (ko
Inventor
김연재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050003329A priority Critical patent/KR100668976B1/ko
Publication of KR20060082653A publication Critical patent/KR20060082653A/ko
Application granted granted Critical
Publication of KR100668976B1 publication Critical patent/KR100668976B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 버스확장장치에 관한 것으로서, 상위버스를 통하여 상위장치와 연결되어 데이터의 송수신을 수행하는 상위버스드라이버; 적어도 1이상의 하위장치가 연결된 복수의 하위버스에 각각 대응하도록 연결되어, 상기 하위장치와 데이터의 송수신을 수행하는 복수의 하위버스드라이버; 및 상기 상위장치로부터 수신된 데이터에 포함되어 있는 버스정보를 평가하여, 상기 상위장치 및 상기 버스정보에 대응하는 상기 하위버스에 연결된 상기 하위장치 간 데이터 통신이 가능하도록 상기 상위버스드라이버 및 상기 하위버스드라이버를 제어하는 버스확장제어부를 포함한다. 이에 의하여, 하나의 디바이스에 복수의 버스를 연결할 수 있도록 함으로써, 다수의 디바이스에 대하여 데이터의 송수신을 가능하게 한다.
버스, 확장, I2C, 10비트, 7비트, 어드레싱

Description

버스확장장치{BUS EXTENDER}
도 1은 종래기술에 따라 I2C 버스를 통하여 연결된 I2C 디바이스들을 도시한 도면이며,
도 2는 본 발명의 바람직한 실시예에 의한 버스확장장치와 다른 디바이스와의 연결을 도시한 도면이며,
도 3은 도 2의 버스확장장치의 내부 구성을 도시한 블록도이며,
도 4a 내지 4c는 도 2의 버스확장장치에 의해 송수신되는 데이터를 나타내는 도면이며,
도 5는 도 2의 버스확장장치의 동작을 도시한 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명
10: 버스확장장치 12: 상위버스드라이버
14: 하위버스드라이버 16: 버스확장제어부
32: 상위버스 34, 36: 하위버스
40: 상위장치 60, 70: 하위장치
본 발명은 버스확장장치에 관한 것이다. 더욱 상세하게는, 본 발명은 하나의 디바이스에 복수의 버스를 연결할 수 있도록 함으로써, 다수의 디바이스에 대하여 데이터의 송수신을 가능하게 하는 버스확장장치에 관한 것이다.
마이크로컨트롤러와 같은 컨트롤 디바이스와 LCD 드라이버, 원격I/O포트, 메모리 디바이스와 같은 범용회로 등 사이의 통신 기능을 수행하기 위한 통신 버스로서 I2C 버스(Inter-Integrated Circuit bus)가 있다.
I2C 버스는 양방향 2선 또는 3선 배선으로서, I2C 버스를 지원하는 장치(이하, "I2C 디바이스"라고도 함)들은 I2C 버스 인터페이스를 내장하고 I2C 버스를 통하여 I2C 프로토콜에 따라 상호 통신을 수행한다.
도 1은 종래기술에 따라 I2C 버스를 통하여 연결된 I2C 디바이스들을 도시한 도면이다. 도 1에 도시된 바와 같이, 장치(100)는 CPU(101)를 구비하고 있으며, CPU(101)은 CPU 버스(103)를 통하여 디바이스들(107 및 108)과 데이터 통신을 수행한다. 또한, 장치(100)는 I2C 버스 컨트롤러(105)를 구비하여, I2C 버스(200)를 통하여 복수개의 I2C 디바이스(300)와 데이터 통신을 수행한다.
I2C 버스(200)를 통한 데이터 통신은 적은 핀 수로 많은 장치를 연결할 수 있다는 장점 때문에, 소용량 EEPROM, RTC(Real Time Clock), ADC(Analog-to-Digital Converter) 등과의 통신에 많이 이용되고 있다.
I2C 버스 프로토콜에 따르면, I2C 디바이스에 대한 어드레싱(addressing) 방식에는 7비트 어드레싱 방식과 10비트 어드레싱 방식이 있는데, 10비트 어드레싱을 지원하는 I2C 디바이스는 고가이기 때문에, 그 보다 저가인 7비트 어드레싱을 지원 하는 I2C 디바이스가 널리 이용된다.
7비트 어드레싱은 7개의 비트를 어드레싱에 사용할 수 있도록 하는데, I2C 버스 프로토콜에서는 7개의 비트 중 4개의 비트를 I2C 디바이스의 종류를 나타내는 정보로 사용하도록 규정하고 있다. 결국 동일한 종류의 디바이스에 대하여 어드레싱을 하는 경우, 사용할 수 있는 비트의 수는 3개뿐이며, 동일한 버스에 연결될 수 있는 동일한 종류의 디바이스의 총 수는 8개로 한정된다.
그러나 실제로 I2C 버스를 이용하여 연결하고자 하는 디바이스는 소용량의 EEPROM 등과 같은 것인 경우가 많으며, 이 경우 이들로써 대용량의 메모리를 구성하기 위하여 많은 개수의 EEPROM을 하나의 버스에 연결하는 것은 불가능하다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 하나의 디바이스에 복수의 버스를 연결할 수 있도록 함으로써, 다수의 디바이스에 대하여 데이터의 송수신을 가능하게 하는 버스확장장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 버스확장장치에 있어서, 상위버스를 통하여 상위장치와 연결되어 데이터의 송수신을 수행하는 상위버스드라이버; 적어도 1이상의 하위장치가 연결된 복수의 하위버스에 각각 대응하도록 연결되어, 상기 하위장치와 데이터의 송수신을 수행하는 복수의 하위버스드라이버; 및 상기 상위장치로부터 수신된 데이터에 포함되어 있는 버스정보를 평가하여, 상기 상위장치 및 상기 버스정보에 대응하는 상기 하위버스에 연결된 상기 하위장치 간 데이터 통 신이 가능하도록 상기 상위버스드라이버 및 상기 하위버스드라이버를 제어하는 버스확장제어부를 포함하는 것을 특징으로 하는 버스확장장치를 제공한다.
상기 상위버스 및 상기 하위버스는 I2C(Inter-Integrated Circuit) 버스이며, 상기 상위장치, 상기 하위장치 및 상기 버스확장장치는 I2C 버스 프로토콜에 따라 데이터 통신을 수행하는 것이 바람직하다.
상기 상위장치는 10비트 어드레싱을 수행하며, 상기 하위장치는 7비트 어드레스를 가진 장치이며, 상기 버스확장제어부는, 상기 상위장치의 10비트 어드레싱을 7비트 어드레싱으로 변환함으로써 상기 상위장치 및 상기 하위장치 간의 데이터 통신을 가능하게 하는 것이 바람직하다. 또한, 상기 버스정보는 상기 상위장치로부터 수신된 10비트의 슬레이브 어드레스(Slave address) 중의 일부 비트인 것이 바람직하다.
상기 버스확장제어부는, 상기 버스정보를 소정의 메모리에 저장된 상기 하위장치의 종류정보로 교체하고, 상기 하위장치의 종류정보 및 상기 슬레이브 어드레스 중 일부 비트로 구성된 7비트의 슬레이브 어드레스를 상기 버스확장장치에 연결되어 있는 모든 상기 하위버스로 전송되도록 한 후, 상기 버스정보를 평가하여 상기 버스정보에 대응하는 상기 하위버스를 제외하고 다른 하위버스의 데이터 통신을 중지시키는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 중심으로 본 발명에 대하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 의한 버스확장장치(10)와 다른 디바이 스와의 연결을 도시한 도면이다. 도시된 바와 같이, 버스확장장치(10)는 상위장치(40)와는 상위버스(32)를 통하여 연결되며, 복수의 I2C 디바이스(60 및 70)와는 하위버스(36 및 34)를 통하여 연결되어 있다.
여기에서, 상위버스(32) 및 하위버스(34 및 36)는 모두 I2C 버스이다. 또한, 상위장치(40)는 I2C 프로토콜에 있어서 마스터(Master)에 해당하며, 복수의 I2C 디바이스(60 및 70)는 슬레이브(Slave)에 해당한다. 따라서 상위장치(40) 및 복수의 I2C 디바이스(60 및 70)는 각각 I2C 버스 인터페이스(도시 안됨)를 구비하여 상호 통신을 수행한다. 또한, 복수의 I2C 디바이스(60 및 70)는 본 발명의 하위장치의 일례이다.
또한, 본 발명의 상위장치(40)는 10비트 어드레싱을 수행하며, 복수의 I2C 디바이스(60 및 70)는 7비트 어드레스를 가져 7비트 어드레싱을 지원한다.
본 발명의 버스확장장치(10)는 상위장치(40)와 하위장치(60 및 70)의 사이에 위치하여, 복수의 하위버스(34 및 36)가 연결되도록 함으로써, 상위장치(40) 및 다수의 하위장치(60 및 70)간의 데이터통신이 가능하도록 한다.
도 3은 본 실시예의 버스확장장치(10)의 내부 구성을 도시한 블록도이다. 도시된 바와 같이, 버스확장장치(10)는 상위버스드라이버(12), 복수의 하위버스드라이버(14) 및 버스확장제어부(16)를 포함한다.
상위버스드라이버(12)는 상위버스(32)와 연결되어 상위장치(40)로부터의 신호를 수신하고, 버스확장장치(10)로부터의 신호를 상위장치(40)로 전송한다. 상위버스드라이버(12)는 오픈 드레인 CMOS 또는 오픈 컬렉터 트랜지스터로 구현될 수 있다. 한편, 여기에서의 신호는 I2C 프로토콜에 따르는 신호로서 2선 I2C 버스인 경우, 데이터 신호 라인인 SDA 및 클록 신호 라인인 SCL 두 라인을 통해 전송된다.
또한, 각 하위버스드라이버(14)는 하위버스(34 또는 36)와 연결되어 하위장치(60, 70)로부터의 신호를 수신하고, 버스확장장치(10)로부터의 신호를 하위장치(60, 70)로 전송한다. 하위버스드라이버(14)도 상위버스드라이버(12)와 마찬가지로 오픈 드레인 CMOS 또는 오픈 컬렉터 트랜지스터로 구현될 수 있다.
버스확장제어부(16)는 상위버스드라이버(12) 및 하위버스드라이버(14)와 연결되어, 상위장치(40) 및 하위장치(60 및 70) 간의 통신을 중계한다. 버스확장제어부(16)는 상위장치(40)가 하위장치(60 및 70) 중 어느 하나와 통신을 수행하기 위하여 어드레싱을 하여 신호를 전송하는 경우, 이 어드레스 신호를 수신 및 해독하여 해당 어드레스를 가진 하위장치(60 및 70)가 연결될 수 있도록 하위버스(34 및 36)를 결정하여, 결정된 하위버스(34 또는 36)를 통해 상위장치(40) 및 하위장치(60 또는 70)가 통신을 수행할 수 있도록 한다.
이 경우, 버스확장제어부(16)는 상위장치(40)가 수행하는 10비트 어드레싱을 7비트 어드레싱으로 변환하여 하위장치(60 및 70)와 연결되도록 한다.
도 4를 참조하여 버스확장제어부(16)의 동작을 상세히 설명한다. 도 4a 내지 4c는 버스확장장치(10)가 송수신되는 데이터를 나타내는 도면이다. 도 4a 내지 4c에 있어서, 빗금친 부분은 마스터인 상위장치(40)로부터 수신되는 데이터임을 나타내며, 빗금이 없는 부분은 상위장치(40)로 송신되는 데이터를 나타낸다.
상위장치(40)는 10비트 어드레싱을 하는 경우 START condition 신호의 송신 후에 두개의 8비트로 구성된 슬레이브 어드레스(Slave address)를 송신하는데, 버스확장제어부(16)는 이 슬레이브 어드레스 중의 일부 비트가 나타내는 정보를 해독하여 이 결과에 따라 동작한다.
본 실시예의 버스확장제어부(16)는, 상위장치(40)로부터 START condition 신호가 있으면, 다음의 5개 비트가 "11110"인지 여부를 확인하고, "11110"이면 상위장치(40)가 10비트 어드레싱을 하는 것으로 파악하고, 다음 1개의 비트(A0)의 값을 확인한다. 여기에서, A0비트는 일종의 버스확장장치(10)의 어드레스라고 할 수 있으며, 버스확장제어부(16)는 디폴트로 설정되어 있는 값과 일치하는 경우 동작을 계속하고 그렇지 않으면 동작을 중지한다. 즉, 상위장치(40)에 A0비트의 값에 따라 구별되는 2개의 버스확장장치(10)가 연결될 수 있다.
또한, 버스확장제어부(16)는, A0비트의 값이 디폴트 값과 일치하는 것으로 판단되면, 다음 1개의 비트(C)를 확인한다. 여기에서 C비트는 버스 확장 모드로 할 것인지 아닌지를 나타내는 정보이며, 버스확장제어부(16)는 버스 확장 모드가 아닌 것으로 판단되는 경우(본 실시예에서는 C=0), 디폴트로되어 있는 하나의 하위버스로만 통신이 이루어지도록 한다.
C=0인 경우의 데이터의 전송을 도 4(b)에 나타내었다. 버스확장제어부(16)는, C=0인 경우, 슬레이브 어드레스의 두 번째 8개 비트 중 상위 7개의 비트를 하위장치(60 또는 70)의 어드레스로 하여 7비트 어드레싱을 수행한다. 즉, 버스확장제어부(16)는, 슬레이브 어드레스의 두 번째 8개 비트 중 상위 7개의 비트를 그대로 디폴트로되어 있는 하위버스(34 또는 36)에 전송하도록 한다.
이 경우, 7비트의 어드레스 중 B0 내지 B3비트는 하위장치(60 또는 70)의 장치종류를 나타내며, 나머지 3개의 비트가 하위장치(60 또는 70)를 구별하게 하는 정보가 된다.
한편, 버스확장제어부(16)는 하위버스를 확장하는 모드인 것으로 판단되는 경우(C=1, 도 4c 참조), 슬레이브 어드레스의 두 번째 8개 비트에서 상위 7개의 비트 중 4개의 비트(B0 내지 B3)를 버스정보로 파악하고, 버스정보에 대응하는 하위버스(34 또는 36)로 통신이 이루어지도록 한다.
이 경우, 버스확장제어부(16)는 7비트 어드레싱이 가능하도록 버스정보를 나타내는 4개의 비트(B0 내지 B3)를 하위장치(60 또는 70)의 장치종류를 나타내는 정보(H0 내지 H3)로 교체하여 버스정보에 대응하는 하위버스(34 또는 36)로 통신이 이루어지도록 한다.
다른 실시예로서, 버스확장제어부(16)는 버스정보를 나타내는 4개의 비트(B0 내지 B3)를 각 하위버스(34 및 36)에 디폴트로되어 있는 하위장치(60 또는 70)의 장치종류정보(H0 내지 H3)로 교체하여 모든 하위버스(34 및 36)로 일단 전송한 다음, 버스정보에 대응하는 하위버스(34 또는 36)가 확인이 되면, 확인된 하위버스(34 또는 36)를 제외하고 다른 하위버스(34 또는 36)의 통신을 중지시킨다.
다음으로, 버스확장제어부(16)의 동작에 대하여 상세히 설명한다. 도 5는 버스확장제어부(16)의 동작을 도시한 흐름도이다. 먼저, 버스확장제어부(16)는 상위장치로부터 Start condition 신호가 수신되면(S10), 10비트 어드레싱인지 여부를 확인한 후 동작 여부를 나타내는 A0비트를 디폴트 값과 비교한다(S12). 비교 결과 디폴트 값과 일치하지 않는 것으로 판단하는 경우(S14의 No) 모든 동작을 중지한다.
한편, 비교 결과 디폴트 값과 일치하는 것으로 판단하는 경우(S14의 Yes), 버스 확장 여부 정보인 C비트의 값을 확인한다(S16). 확인 결과 C=0(버스 확장 모드가 아닌 경우)인 것으로 판단하는 경우(S18의 No), 버스확장제어부(16)는 다음 비트인 R/W비트의 정보를 소정의 메모리에 저장한다(S20).
다음으로, 버스확장제어부(16)는 상위장치(40)로는 Acknowledge 신호가 전송되도록 하고, 하위장치(60 및 70)로는 Start condition 신호가 전송되도록 한다(S22).
다음으로, 버스확장제어부(16)는 슬레이브 어드레스의 두 번째 8비트 중 최하위 비트를 저장된 R/W비트 값으로 변경하여 디폴트로되어 있는 하위버스(34 또는 36)에 전송되도록 한다(S24 및 S26).
다음으로, 버스확장제어부(16)는 상위장치(40) 및 하위장치(60 또는 70) 간의 데이터 통신을 중계한다(S28).
한편, 버스 확장 여부 정보인 C비트의 값을 확인한 결과 C=1(버스 확장 모드인 경우)인 것으로 판단하는 경우(S18의 Yes), 버스확장제어부(16)는 다음 비트인 R/W비트의 정보를 소정의 메모리에 저장한다(S30).
다음으로, 버스확장제어부(16)는 상위장치(40)로는 Acknowledge 신호가 전송되도록 하고, 하위장치(60 및 70)로는 Start condition 신호가 전송되도록 한다(S32).
다음으로, 버스확장제어부(16)는 버스정보를 나타내는 4개의 비트(B0 내지 B3)를 각 하위버스(34 또는 36)에 디폴트로되어 있는 하위장치(60 또는 70)의 장치종류정보(H0 내지 H3)로 교체하여 모든 하위버스(34 및 36)로 7비트의 슬레이브 어드레스를 전송하고(S34), 저장된 R/W비트 값을 슬레이브 어드레스의 8번째 비트에 실어 보낸다(S38).
다음으로, 버스확장제어부(16)는 상위장치(40) 및 하위장치(60 또는 70) 간의 데이터 통신을 중계한다(S40). 한편, 버스확장제어부(16)는 Acknowledge 신호 및 Start condition 신호를 전송(S22)한 후, 버스정보를 나타내는 4개의 비트(B0 내지 B3)를 평가하여 이에 대응하는 하위버스(34 또는 36)가 판별하고(S36), 판별된 하위버스(34 또는 36)를 제외하고 다른 하위버스(34 또는 36)의 데이터 중계를 중지한다(S42).
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
상기한 바와 같이, 본 발명에 의하면, 하나의 디바이스에 복수의 버스를 연결할 수 있도록 함으로써, 다수의 디바이스에 대하여 데이터의 송수신을 가능하게 하는 버스확장장치를 제공할 수 있다.

Claims (5)

  1. I2C(Inter-Integrated Circuit) 버스 프로토콜에 따라 데이터 통신을 수행하는 버스확장장치에 있어서,
    상위버스를 통하여 10비트 어드레싱을 수행하는 상위장치와 연결되어 데이터의 송수신을 수행하는 상위버스드라이버;
    7비트 어드레스를 가진 적어도 1이상의 하위장치가 연결된 복수의 하위버스에 각각 대응하도록 연결되어, 상기 하위장치와 데이터의 송수신을 수행하는 복수의 하위버스드라이버; 및
    상기 상위장치로부터 수신된 데이터에 포함되어 있는 버스정보를 평가하고, 상기 상위장치의 10비트 어드레싱을 7비트 어드레싱으로 변환함으로써 상기 상위장치 및 상기 버스정보에 대응하는 상기 하위버스에 연결된 상기 하위장치 간 데이터 통신이 가능하도록 상기 상위버스드라이버 및 상기 하위버스드라이버를 제어하는 버스확장제어부를 포함하는 것을 특징으로 하는 버스확장장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 버스정보는 상기 상위장치로부터 수신된 10비트의 슬레이브 어드레스(Slave address) 중의 일부 비트인 것을 특징으로 하는 버스확장장치.
  5. 제4항에 있어서,
    상기 버스확장제어부는, 상기 버스정보를 소정의 메모리에 저장된 상기 하위장치의 종류정보로 교체하고, 상기 하위장치의 종류정보 및 상기 슬레이브 어드레스 중 일부 비트로 구성된 7비트의 슬레이브 어드레스를 상기 버스확장장치에 연결되어 있는 모든 상기 하위버스로 전송되도록 한 후, 상기 버스정보를 평가하여 상기 버스정보에 대응하는 상기 하위버스를 제외하고 다른 하위버스의 데이터 통신을 중지시키는 것을 특징으로 하는 버스확장장치.
KR1020050003329A 2005-01-13 2005-01-13 버스확장장치 KR100668976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050003329A KR100668976B1 (ko) 2005-01-13 2005-01-13 버스확장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003329A KR100668976B1 (ko) 2005-01-13 2005-01-13 버스확장장치

Publications (2)

Publication Number Publication Date
KR20060082653A KR20060082653A (ko) 2006-07-19
KR100668976B1 true KR100668976B1 (ko) 2007-01-16

Family

ID=37173274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003329A KR100668976B1 (ko) 2005-01-13 2005-01-13 버스확장장치

Country Status (1)

Country Link
KR (1) KR100668976B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684619B2 (en) 2013-12-09 2017-06-20 Samsung Display Co., Ltd. I2C router system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521942B2 (en) 2011-03-21 2013-08-27 Microsoft Corporation HID over simple peripheral buses
US8725916B2 (en) * 2012-01-07 2014-05-13 Microsoft Corporation Host side implementation for HID I2C data bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684619B2 (en) 2013-12-09 2017-06-20 Samsung Display Co., Ltd. I2C router system

Also Published As

Publication number Publication date
KR20060082653A (ko) 2006-07-19

Similar Documents

Publication Publication Date Title
US8667204B2 (en) Method to differentiate identical devices on a two-wire interface
US7565470B2 (en) Serial bus device with address assignment by master device
US10102177B2 (en) Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses
KR20050076924A (ko) 양방향 통신이 가능한 ｉ2ｃ 통신시스템 및 그 방법
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US7447823B2 (en) Data input terminal device
US20110302344A1 (en) I2c address translation
US20080256276A1 (en) address translation device
US9003096B2 (en) Serial interface
JP2001156872A (ja) 通信プロトコル変換システム、モニタ装置
KR100668976B1 (ko) 버스확장장치
US9684619B2 (en) I2C router system
US20100325326A1 (en) Device information management system and device information management method
KR20060111202A (ko) 디스플레이장치 및 그 제어방법과, 통신시스템
Kalinsky et al. Introduction to I2C
WO2014079034A1 (zh) 内部整合电路总线控制电路和控制方法
KR101082110B1 (ko) 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
JP3838809B2 (ja) シリアルデータ転送装置
KR101490823B1 (ko) Ｆｐｇａ를 활용한 장치 제어용 범용 ｉ２ｃ 인터페이스 장치 및 이를 이용한 통신 방법
JP7094129B2 (ja) タッチモニタおよび表示システム
JP3451628B2 (ja) ４線式同期シリアル通信方式
KR0178588B1 (ko) I2c 프로토콜 통신 장치
JP7149460B2 (ja) 通信端末装置およびそのアドレス設定方法
JPH10207834A (ja) シリアル入出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee