KR100609930B1 - Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board - Google Patents

Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board Download PDF

Info

Publication number
KR100609930B1
KR100609930B1 KR20040060532A KR20040060532A KR100609930B1 KR 100609930 B1 KR100609930 B1 KR 100609930B1 KR 20040060532 A KR20040060532 A KR 20040060532A KR 20040060532 A KR20040060532 A KR 20040060532A KR 100609930 B1 KR100609930 B1 KR 100609930B1
Authority
KR
South Korea
Prior art keywords
memory
chip
memory card
control chip
circuit board
Prior art date
Application number
KR20040060532A
Other languages
Korean (ko)
Other versions
KR20060011609A (en
Inventor
홍성호
Original Assignee
(주)테라빛
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테라빛 filed Critical (주)테라빛
Priority to KR20040060532A priority Critical patent/KR100609930B1/en
Publication of KR20060011609A publication Critical patent/KR20060011609A/en
Application granted granted Critical
Publication of KR100609930B1 publication Critical patent/KR100609930B1/en

Links

Images

Abstract

본 발명의 메모리 카드 제조 방법은 제어 칩과 메모리 칩을 모두 실장한 다음 전기적 검사를 실시하는 것이 아니라, 제어 칩을 먼저 실장하고 이 제어 칩에 대한 전기적 검사를 한 다음 제어 칩이 정상적으로 동작하는 경우에만 회로기판에 메모리 칩을 실장하기 때문에 제어 칩의 불량으로 인해 정상의 메모리 칩까지 불량으로 처리되는 일이 발생하지 아니한다. Memory card production method of the present invention is the control chip and mounted both the memory chip and then not to conduct electrical inspection, mounting a control chip, first, the electrical inspection for the control chip, and then the control chip if this works only since the circuit implementing the memory chips to the substrate due to a defect of the control chip does not being treated as defective to the top of the memory chip it occurs. 본 발명의 메모리 카드 제조에 사용되는 회로기판은 제어 칩을 실장하기 위한 제어 칩 실장 영역과, 메모리 칩을 실장하기 위한 메모리 칩 실장 영역과, 제어 칩과 전기적으로 연결될 제1 본딩 패드와, 메모리 칩과 전기적으로 연결될 제2 본딩 패드와, 제1 본딩 패드 및 외부의 검사 장치와 전기적으로 연결되는 검사용 패턴 영역을 포함하는데, 이 검사용 패턴 영역은 메모리 칩 실장 영역과 별도의 공간에 형성될 수도 있고 중복 배치될 수도 있다. The circuit board is the control chip mounting area and, a memory chip mounting region, and a first bonding pad connected to the control chip and electrically, a memory chip for mounting a memory chip for mounting a control chip used in the production of a memory card of this invention and electrically to the second bonding pads connected to the first bonding pad and comprises a test for the pattern area being external electrically connected to the inspection device, the pattern area for inspection can be formed in the memory chip mounting area and a separate area and it may be arranged overlapping.

Description

검사용 패턴이 형성된 회로기판 및 이를 이용한 메모리 카드 제조 방법 {Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board} The inspection pattern formed circuit board and the memory card using the same production method {Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board}

도 1은 본 발명에 따른 검사용 패턴이 형성된 회로기판 및 여기에 수동소자를 실장하는 단계를 나타내는 평면도, Figure 1 is a plan view showing the step of mounting the passive components to the circuit board and the inspection pattern is formed here in accordance with the invention,

도 2는 회로기판에 제1 칩을 부착하는 단계를 나타내는 평면도, Figure 2 is a plan view showing a step of attaching the first chip to the circuit board,

도 3은 회로기판에서 제1 칩을 와이이 본딩하는 단계를 나타내는 평면도, Figure 3 is a plan view showing the step of bonding wayiyi the first chip on the circuit board,

도 4는 회로기판에 실장된 제1 칩을 검사하는 단계를 나타내는 평면도, Figure 4 is a plan view showing the step of inspecting the first chip mounted on the circuit board,

도 5는 회로기판에 제2 칩을 부착하는 단계를 나타내는 평면도, Figure 5 is a plan view showing a step of attaching the second chip onto a circuit board,

도 6은 회로기판에서 제2 칩을 와이어 본딩하는 단계를 나타내는 평면도, Figure 6 is a plan view showing the step of bonding wires to the second chip at the circuit board,

도 7은 회로기판에 제1 칩과 제2 칩이 실장된 칩 패키지를 나타내는 평면도. 7 is a plan view showing a chip package is mounted first chip and the second chip to the circuit board.

도 8은 본 발명에 따른 검사용 패턴이 형성된 다른 구조의 회로기판을 나타내는 평면도, Figure 8 is a plan view showing another structure of the circuit board of the inspection pattern is formed according to the present invention,

도 9는 본 발명에 따른 검사용 패턴이 형성된 또 다른 구조의 회로기판을 나타내는 평면도. Figure 9 is a plan view showing a circuit board of another structure formed with the inspection pattern according to the present invention.

<도면의 주요 부호에 대한 설명> <Description of the Related sign of the drawings>

10: 회로기판 20: 메모리 칩 실장 영역 10: circuit board 20: Memory chip mounting area

24, 26: 본딩 패드 30: 제어 칩 실장 영역 24, 26: Bonding pad 30: control chip mounting area

40: 수동 소자 50: 검사용 패턴 영역 40: passive element 50: test pattern area for

60: 제어 칩(제1 칩) 65, 75: 본딩 와이어 60: control chip (first chip) 65, 75: bonding wire

70: 메모리 칩(제2 칩) 70: memory chip (second chip)

본 발명은 메모리 카드 기술에 관한 것으로서, 좀 더 구체적으로는 검사용 패턴이 형성된 회로기판 및 이를 이용한 메모리 카드의 제조 방법에 관한 것이다. The present invention relates to a memory card technology, more specifically, to a method of manufacturing a memory card using a circuit board pattern is formed, and for checking it.

메모리 카드(Memory Card)는 휴대폰, 디지털 카메라, PDA (Personal Digital Assistant) 등에 사용하도록 고안된 초소형의 기록 매체이다. A memory card (Memory Card) is a recording medium of the compact, which is designed for use such as mobile phones, digital cameras, PDA (Personal Digital Assistant). 메모리 카드는 용량이 1G 바이트까지 증가하였고 낮은 전압(예컨대, 1.65∼1.95V)으로 고속 동작(예컨대, 52MB/s)이 가능하기 때문에, 휴대용 통신기기나 디지털 영상기기 등에 널리 사용되고 있다. The memory card is because the capacity is available to a high speed operation (for example, 52MB / s) increased by up to 1G bytes, a low voltage (e.g., 1.65~1.95V), are widely used in portable communication devices, digital image devices. 메모리 카드는 데이터를 쓰고 지우기 위해서는 플래시 메모리 기술을 이용하고, 읽기 전용 기능을 구현하기 위해서는 ROM 기술을 이용한다. Memory Card utilizes a ROM technology in order to implement and use, read-only functionality flash memory technology to erase and write data.

메모리 카드는 베이스 카드와 이 베이스 카드에 실장되는 칩 패키지로 구성되어 있는데, 칩 패키지로는 카드의 동작을 제어하기 위한 제어 칩(controller)과 메모리 칩이 모두 들어 있는 멀티칩 패키지(MCP: Multi-Chip Package)를 널리 사용하고 있다. Memory cards are card base and consists of a chip package is mounted on the base card, the chip package is a multi-chip package containing all of the control chip (controller) and memory chips for controlling the operation of the card (MCP: Multi- the Chip Package) has been widely used. 이러한 멀티칩 패키지로 된 메모리 카드는 다음과 같은 공정으로 제조된다. A memory card such as a multi-chip package is prepared by the following process.

(1) 회로기판에 제어 칩과 메모리 칩을 부착한다(칩 부착(die attach) 공정). (1) mounting a control chip and a memory chip to the circuit board (chip mounting (die attach) step).

(2) 부착된 제어 칩과 메모리 칩을 와이어로 본딩한다(와이어 본딩(wire bonding) 공정). (2) bonding the control chip and a memory chip attached to the wires (wire bonding (wire bonding) process).

(3) 플라스틱 수지 등으로 몰딩하여 패키지 몸체를 형성한다(몰딩(molding) 공정). (3) by molding a plastic resin or the like to form a package body (molding (molding) step).

(4) 패키지 몸체들을 개별 칩 패키지로 분리한다. (4) separates the package body as a separate chip package.

(5) 칩 패키지를 베이스 카드에 실장한다. (5) mounting the chip package to the base card.

(6) 메모리 카드를 검사한다. (6) checks the memory card.

이처럼 메모리 카드의 검사 단계가 베이스 카드에 칩 패키지가 실장된 후에 진행하는 종래 기술에서는, 제어 칩이나 메모리 칩 중 어느 한 칩에서만 불량이 생긴 경우에도 전체 카드를 폐기하여야 하기 때문에, 불량이 아닌 정상 칩의 손실이 생긴다. Because of this way to the test phase of the memory card must discard the entire card in the prior art to progress after the chip package to the base card mounting, defective only control chip and the memory chip of any one of the chip-looking, non-defective normal chips this loss occurs. 특히, 메모리 칩의 가격은 제어 칩 가격의 10∼20배 이상의 고가이기 때문에, 제어 칩에서만 불량이 있고 메모리 칩이 정상인 경우에도 종래 기술에 따른 제조 공정에서는 고가의 메모리 칩을 폐기해야 한다는 문제가 있다. In particular, there is a problem that the price of the memory chip is expensive because it is 10 to 20 times or more of the control chip rates, and only the defective control chip, even if the normal memory chip in a manufacturing process according to the prior art must be disposed of expensive memory chips .

본 발명은 위에서 설명한 종래 기술의 문제점을 해결하기 위한 것으로서, 2개 이상의 칩이 실장되는 메모리 카드에서 정상 칩의 손실을 방지하는 것을 목적으로 한다. The present invention for solving the problems of the prior art described above, and an object thereof is to prevent the loss of the normal chip, the memory card which is mounted two or more chips.

본 발명의 다른 목적은 메모리 카드의 칩 손실을 방지함으로써, 메모리 카드 의 생산성을 높이는 것이다. Another object of the invention is to increase the productivity of the memory card by preventing loss of the memory chip card.

본 발명에 따른 메모리 카드 제조 방법은 제어 칩과 메모리 칩을 모두 실장한 다음 전기적 검사를 실시하는 것이 아니라, 제어 칩을 먼저 실장하고 이 제어 칩에 대한 전기적 검사를 한 다음 제어 칩이 정상적으로 동작하는 경우에만 회로기판에 메모리 칩을 실장하기 때문에 제어 칩의 불량으로 인해 정상의 메모리 칩까지 불량으로 처리되는 일이 발생하지 아니한다. Memory card manufacturing process according to the invention if the operating properly mounted, not subjected to the following electrical tests by mounting all of the control chip and a memory chip, the control chip, first, the electrical inspection for the control chip, and then the control chip since only the circuit implementing the memory chips to the substrate due to a defect of the control chip does not being treated as defective to the top of the memory chip it occurs. 본 발명의 메모리 카드 제조에 사용되는 회로기판은 제어 칩을 실장하기 위한 제어 칩 실장 영역과, 메모리 칩을 실장하기 위한 메모리 칩 실장 영역과, 제어 칩과 전기적으로 연결될 제1 본딩 패드와, 메모리 칩과 전기적으로 연결될 제2 본딩 패드와, 제1 본딩 패드 및 외부의 검사 장치와 전기적으로 연결되는 검사용 패턴 영역을 포함하는데, 이 검사용 패턴 영역은 메모리 칩 실장 영역과 별도의 공간에 형성될 수도 있고 메모리 칩 실장 영역과 중복 배치될 수도 있다. The circuit board is the control chip mounting area and, a memory chip mounting region, and a first bonding pad connected to the control chip and electrically, a memory chip for mounting a memory chip for mounting a control chip used in the production of a memory card of this invention and electrically to the second bonding pads connected to the first bonding pad and comprises a test for the pattern area being external electrically connected to the inspection device, the pattern area for inspection can be formed in the memory chip mounting area and a separate area and it may be disposed overlapping with the memory chip mounting area.

구현예 Implementation

도 1은 본 발명에 따른 검사용 패턴이 형성된 회로기판의 평면도이다. 1 is a plan view of a circuit board test pattern is formed according to the present invention.

도 1을 참조하면, 회로기판(10)에는 메모리 칩 실장 영역(20)과 제어 칩 실장 영역(30) 및 검사용 패턴 영역(50)이 형성되어 있다. 1, the circuit board 10 has a memory chip mounting region 20 and the control chip mounting area 30 and the pattern area 50 for inspection are formed. 메모리 칩 실장 영역(20)은 'ㄱ'자 모양으로 된 4개의 표지(22)의 안쪽 영역으로 정의되며 그 둘레에는 메 모리 칩을 위한 본딩 패드(22)가 배치되어 있다. Memory chip mounting region 20 is defined as the inside area of ​​the four cover 22 to the "b" shaped and are arranged the bonding pad 22 for the memory chip it has its perimeter. 이와 마찬가지로, 제어 칩 실장 영역(30)도 'ㄱ'자 모양으로 된 표지(32)의 안쪽 영역으로 정의되며 그 둘레에는 제어 칩을 위한 본딩 패드(26)가 배치되어 있다. Likewise, the control chip mounting region 30 is also defined by the inner region of the cover 32 to the "b" shaped and is arranged around it, the bonding pad 26 for the control chip. 검사용 패턴 영역(50)은 메모리 칩 실장 영역(20) 아래쪽에 배치되며, 외부 검사 장치의 프로브 핀이 연결될 수 있는 복수의 검사용 패드(52, 54)로 구성된다. Pattern region 50 for inspection is arranged on the lower memory chip mounting region 20, it consists of a probe pin with a plurality of pads (52, 54) for checking which can be connected to an external testing device.

이러한 메모리 칩 실장 영역(20), 본딩 패드(22), 제어 칩 실장 영역(30), 본딩 패드(26) 및 검사용 패턴 영역(50)이 형성된 회로기판을 준비하는데, 회로기판으로는 복수의 금속 패턴층과 절연층이 번갈아 배치된 다층 PCB를 사용할 수 있다. To engage in such a memory chip mounting region 20, the bonding pad 22, the control chip mounting region 30, the bonding pad 26 and a test pattern area printed circuit board 50 are formed for, the circuit board has a plurality of the metal pattern layer and the insulating layer may be an alternately arranged multi-layer PCB. 금속 패턴층은 회로기판에 실장될 메모리 칩과 제어 칩을 연결하는 역할, 검사용 패턴을 제어 칩과 연결하는 역할, 메모리 칩과 제어 칩을 외부와 전기적으로 연결하기 위한 핀을 내부 소자(메모리 칩, 제어 칩)과 연결하는 역할 등을 한다. Metal pattern layer circuit serves to connect the memory chip and the control chip to be mounted to the substrate, it serves to connect the test pattern for the control chip, memory chips and the pins for connecting to the outside and electrically controlled on-chip devices (memory chip and the like and serves to connect the control chip). 회로기판(10)을 준비한 다음 도 1에 나타낸 것처럼 수동소자(40, 예컨대, 저항기, 커패시터)를 실장한다. As it is shown in the circuit prepared for the substrate 10, and then 1 is mounted a passive element (40, for example, resistors, capacitors).

그 다음 도 2에 나타낸 것처럼 제어 칩 실장 영역(30)에 예컨대, 접착제를 통해 제어 칩(60)을 부착한다. Then attach the control chip 60 through an adhesive, for example, the control chip mounting region 30, as shown in Fig. 제어 칩(60)의 표면에는 복수의 전극 패드(62)가 배치되어 있으며, 메모리 칩보다 제어 칩(60)을 먼저 실장하기 때문에 이를 '제1 칩'이라고 한다. Surface has a plurality of electrode pads 62 of the control chip 60 is disposed, and, because the first mounting a control chip 60 than the memory chip, known as "first chip.

회로기판에 부착된 제어 칩(60)의 전극 패드(62)를 회로기판(10)의 본딩 패드(26)와 도 3에 나타낸 것처럼 본딩 와이어(65)로 연결한다. As shown circuit the electrode pads 62 of the control chip 60 is attached to the substrate in Figure 3 and the bonding pads 26 of the circuit board 10 and connected by a bonding wire (65).

제어 칩(60)이 실장된 다음에는 이 제어 칩(60)이 메모리 칩과 함께 정상적 으로 동작하는 지를 검사하는데, 본 발명에서는 도 4에 나타낸 것처럼 회로기판(10)에 실장되지 아니한 외부의 표준 칩(vehicle chip)과 제어 칩(60)을 연결하여 제어 칩(60)을 검사한다. Control chip 60 is mounted a] Next, a control chip 60, a memory chip, to check whether the work properly in conjunction with the present invention, Figure 4 external standard chip which is not mounted on the circuit board 10 as shown in connect (chip vehicle) and the control chip 60 checks the control chip 60. 즉, 도 4에 나타낸 것처럼 회로기판(10)의 검사용 패턴 영역(50)에 형성되어 있는 복수의 검사 패드(52, 54) 각각에 프루브 핀(82, 84)을 연결한다. That is, connecting the probe pins 82 and 84 in Figure 4 each shown as circuit board 10 of the plurality of test pads 52 and 54 formed in the pattern region for the 50 tests on. 도 4에서 빗금친 검사 패드(52)는 메모리 카드 전체의 동작에 필요한 신호 예컨대, 데이터 신호(DAT), 클럭 신호(CLK), 명령/응답 신호(CMD), 접지(VSS), 전원(VSS), 예비 단자(RSV)를 위한 것인데 이것은 프루브 핀(82)을 통해 외부의 검사 장치와 연결된다. Pro-test pad 52 hatched in Fig. 4 is a signal, for example, required for the operation of the entire memory card data signal (DAT), the clock signal (CLK), a command / response signal (CMD), a ground (VSS), power source (VSS) , it geotinde for spare terminal (RSV) which is connected to an external testing device via the probe pin (82). 검사 장치는 이 검사 패드(52)를 통해 메모리 카드의 전기적 특성 검사에 필요한 신호를 주고 받는다. A testing device send and receive the signals required for electrical characteristics testing of the memory card via the inspection pad 52. 한편, 도 4에서 빗금이 없는 검사 패드(54)는 RB/ (Ready/Busy), CE/ (Clock Enable), VSS/, ALE/ (Address Latch Enable), WP/ (Write Protection), RE/ (Read Enalbe), CLE (Command Latch Enalbe), WE/ (Write Enalbe), IO (Input/Output) 1∼7과 같은 신호를 전달하기 위한 것으로서, 프루브 핀(84)을 통해 예컨대, 외부의 검사용 소켓(도시 아니함)에 실장된 표준 메모리 칩과 연결된다. On the other hand, FIG inspection pad 54 without hatching in the RB / (Ready / Busy), CE / (Clock Enable), VSS /, ALE / (Address Latch Enable), WP / (Write Protection), RE / ( Enalbe Read), CLE (Command Latch Enalbe), WE / (Write Enalbe), IO (Input / Output) serves to transmit signals such as 1 to 7, a socket for external inspection, for example, through a probe pin (84) It is connected to the (SHALL shown) of standard memory chips mounted on. 표준 메모리 칩은 메모리 칩 실장 영역(20)에 부착될 메모리 칩과 동일한 칩으로 소켓을 통해 검사 장치와 연결되어 필요한 신호를 주고 받는다. Standard memory chips are connected to the testing device via a socket in the same chip and the memory chip is attached to the memory chip mounting region 20 send and receive the necessary signal.

본 발명에서는 도 4에 나타낸 것처럼, 제어 칩(60)만 부착된 회로기판(10)을 검사 장치와 연결하여 메모리 카드의 검사를 할 수 있으므로, 이 제어 칩(60)이 불량인 경우에는 고가의 메모리 칩을 불량 제어 칩(60)과 함께 메모리 카드로 제조하는 문제점이 해결된다. Because According to the present invention as shown in Figure 4, the circuit board 10 attached to only control chip (60) in connection with the testing device to the test of the memory card, in the case where the control chip 60 is defective, the expensive is a problem that a memory chip made of a memory card with poor control chip 60 is fixed.

제어 칩에 대한 검사 결과 제어 칩(60)이 정상인 것으로 판단된 경우에는, 도 5에 나타낸 것처럼 메모리 칩(70)을 회로기판(10)의 메모리 칩 실장 영역(20)에 부착한 다음, 도 6에 나타낸 것처럼 메모리 칩(70)의 전극 패드(72)를 회로기판(10)의 본딩 패드(22)와 본딩 와이어(75)로 연결한다. Attached to the memory chip mounting region 20 of the test results the control chip 60, the circuit board 10 to the memory chip 70, as shown in, the Figure 5 when it is determined to be normal for the control chip, and then, 6 as shown in connects the electrode pad 72 of the memory chip 70 to the circuit bonding pads 22 and bonding wires 75 of the substrate 10. 한편, 도 4와 같이 연결하여 메모리 카드의 전기적 특성을 검사한 결과 비정상적인 결과가 나온 경우에는 회로기판(10)에 실장되어 있는 제어 칩(60)이 불량인 것으로 판단하고, 메모리 칩을 이 회로기판에 실장하지 아니한다. On the other hand, the connection is determined to be the case the result of inspecting the electrical characteristics of the memory card is abnormal results from the circuit board 10, the control chip 60 which is mounted on a defect, and the memory chips as shown in FIG. 4, the circuit board It shall not be mounted on.

제어 칩(60)이 정상인 것으로 판단한 경우에는 도 5에 나타낸 것처럼 회로기판(10)에 메모리 칩(70)을 실장하고, 메모리 칩(70)의 전극 패드(72)와 회로기판(10)의 본딩 패드(24)를 도 6에 나타낸 것처럼 본딩 와이어(75)로 연결한다. Control chip 60 is mounted a memory chip 70 on circuit board 10 as shown in Fig. 5 when it is determined to be normal, and the bonding of the electrode pad 72 and the circuit board 10 of the memory chip 70 It connects the pad 24 by a bonding wire 75 as shown in Fig.

이렇게 하여 제1 칩(60)과 제2 칩(70)이 회로기판(10)에 실장되고 나면 플라스틱 몰딩 수지로 패키지 몸체를 형성하여 칩 패키지를 형성하고 이 칩 패키지를 베이스 카드에 부착한 다음 최종 검사를 진행한다. Thus a claim After one-chip 60 and the second chip 70 is mounted on the circuit board 10 to form a package body of the plastic molding resin to form a chip package, and mounting the chip package on the base card and the final the testing proceeds. 도 7에 점선으로 나타낸 것처럼, 칩 패키지의 뒷면에는 메모리 카드를 외부와 전기적으로 연결하기 위한 7개의 핀(80∼92)이 배치되어 있다. As shown in FIG. 7 by the dashed line, the back of the chip package are seven pins (80-92) are disposed for connecting the memory card to the outside electrically. 예컨대, 핀(80)은 DAT(데이터), 핀(82)은 VSS(접지), 핀(84)는 CLK(클럭 신호), 핀(86)은 VDD(전원), 핀(88)은 VSS, 핀(90)은 CMD(명령/응답), 핀(92)은 RSV(예비) 단자이다. For example, the pin 80 DAT (data), the pin 82 is VSS (ground), pin 84 is CLK (clock signal), the pin 86 is VDD (power supply), the pin 88 is VSS, pins 90 are CMD (command / response), the pin (92) is an RSV (reserved) terminals. 이 핀들(80∼92)을 검사 장치와 연결하여 메모리 카드에 대한 최종 검사를 진행한다. Connecting the pins (80-92) and the testing device to proceed a final check for the memory card.

도 1∼7에 나타낸 본 발명의 회로기판(10)에서는 검사용 패턴 영역(50)이 칩 실장 영역(20, 30)과는 별도의 영역에 형성되어 있지만, 검사용 패턴 영역(50)이 반드시 칩 실장 영역과 별도로 형성되어야만 하는 것은 아니다. A circuit board 10 of the present invention shown in Fig. 1 to 7. In the pattern inspection area 50, the chip mounting area (20, 30) and is formed, but in a different area, the pattern area 50 for the test must be It does not have to be formed separately from the chip mounting area.

예컨대, 도 8에 나타낸 회로기판(100)처럼, 메모리 칩 실장 영역(120) 아래에 제어 칩 실장 영역(130)과 수동 소자(140)가 일렬로 배치되어 검사용 패턴 영역을 별도로 마련할 공간이 부족한 경우에는, 메모리 칩 실장 영역(120)에 검사용 패턴 영역(150)이 중복 배치되도록 하는 것도 가능하다. For example, like the circuit board 100 shown in Figure 8, a memory chip mounting area 120 under the control chip mounting area 130 and the passive elements 140 are arranged in a line space to provide the test pattern for regions separately If there is insufficient, it is possible to check that the pattern area 150 is arranged for redundancy in a memory chip mounting area 120. 앞에서 설명한 것처럼, 메모리 칩(제2 칩)은 제어 칩(제1 칩)보다 나중에 실장되고 검사용 패턴 영역(150)을 통해 제어 칩을 검사한 다음에 메모리 칩을 영역(120)에 실장하기 때문에, 검사용 패턴 영역(150)을 메모리 칩 실장 영역(120)에 중복 배치하더라도 제어 칩의 검사 및 메모리 카드의 제조가 가능하다. As discussed above, the memory chip (second chip) is because it is mounted on the area 120 is a memory chip for the inspection of the control chip through the control chip (first chip) than is mounted later inspection for the pattern area 150, and then the, test pattern area 150 for redundancy, even if placed on a memory chip mounting area 120, it is possible to manufacture and test the memory card of the control chip. 검사용 패턴 영역(150)은 도 1∼7의 예와 마찬가지로, 2군의 검사 패드(152, 154)로 구성된다. Pattern area 150 for inspection as in the example of Fig. 1 to 7, consists of a test pad (152, 154) of the second group.

또한, 도 9에 나타낸 회로기판(200)처럼, 메모리 칩 실장 영역(220)의 왼쪽에 제어 칩 실장 영역(230), 수동 소자(240)가 배치되는 경우에도 제어 칩 실장 영역(230)과 수동 소자(240) 사이의 공간을 지나 메모리 칩 실장 영역(220)에 중복 배치되도록 검사용 패턴 영역(250)을 형성할 수 있다. Further, FIG like circuit board 200 shown in Fig. 9, the memory chip left on the control chip mounting area of ​​the mounting area 220, 230, the passive element 240 when placed in the control chip mounting area 230 and a manual element 240 through the space between may form a memory chip mounting area overlapping arrangement to check for the pattern regions 250 to 220. 이 검사용 패턴 영역(250)도 2군의 검사 패드(252, 254)로 구성된다. Pattern region 250 for the inspection is configured as a test pad (252, 254) of the second group.

검사용 패턴 영역을 도 8, 9와 같이 구성하면, 메모리 칩 또는 제어 칩의 크기가 커서 회로기판에 검사용 패턴 영역을 별도로 마련할 수 없는 경우에도 검사용 패턴 영역으로 인해 회로기판의 실장밀도가 낮아지는 문제를 초래하지 않고 본 발명을 적용할 수 있다. When configured as a check for the pattern area, and Figure 8 and 9, due to the even scan the pattern area for the case can not be the size of a memory chip or a control chip provided for testing the pattern area for the large circuit board separately from the circuit packaging density of the substrate It can be applied to the present invention without causing the problem of decrease.

본 발명은 7-핀 표준 메모리 카드, 7-핀 소형 메모리 카드, 13-핀 고속 메모 리 카드, 이중 전압 메모리 카드, 보안 메모리 카드에도 적용될 수 있다는 사실은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다. The fact that the invention is also applicable standard 7-pin memory card, a 7-pin miniature memory card, a 13-pin high-speed memory card, a dual voltage memory card, the secure memory card is the ordinary skill in the art those should be easy to understand. 또한, 본 발명은 하나의 메모리 칩을 실장하는 회로기판에만 적용되는 것이 아니라, 2개 또는 4개의 메모리 칩이 적층된 구조를 실장하는 회로기판에도 적용할 수 있다. In addition, the present invention is not applied only to a circuit board for mounting a memory chip, it may be applied to a circuit board for mounting the laminated structure with two or four memory chips.

본 발명에 따르면, 제어 칩과 메모리 칩을 모두 실장한 다음 전기적 검사를 실시하는 것이 아니라, 제어 칩을 먼저 실장하고 이 제어 칩에 대한 전기적 검사를 한 다음 제어 칩이 정상적으로 동작하는 경우에만 회로기판에 메모리 칩을 실장하기 때문에 제어 칩의 불량으로 인해 정상의 메모리 칩까지 불량으로 처리되는 일이 발생하지 아니한다. According to the invention, the control chip and mounted both the memory chip and then not to conduct electrical inspection, the control chip, first in only the circuit board when mounted and is operating normally, and then the control chip the electrical inspection on this control chip since the mounting of the memory chips due to a failure of the control chip does not being treated as defective to the top of the memory chip it occurs.

또한, 제어 칩의 전기적 특성 검사를 위한 검사용 패턴이 메모리 칩이나 제어 칩을 실장하기 위한 영역과 반드시 별도로 배치되는 것이 아니라 중복 배치되기 때문에 이로 인하여 회로기판의 크기가 증가하지 않기 때문에, 메모리 카드의 실장 밀도를 그대로 유지하면서 정상 칩의 손실을 줄이고, 메모리 카드의 생산성을 높일 수 있다. In addition, since no Due to this, the size of the circuit board increases due to the check for patterns for electrical characteristics testing of the control chip is a duplicate arrangement, rather than area and must be disposed separately for mounting a memory chip and the control chip, the memory card while keeping the packing density reduces the loss of the normal chip, it can increase the productivity of your memory card.

Claims (10)

  1. 메모리 카드의 제조에 사용되는 회로기판으로서, A circuit board used for the manufacture of the memory card,
    제어 칩을 실장하기 위한 제어 칩 실장 영역과, And the control chip mounting area for mounting the control chip,
    메모리 칩을 실장하기 위한 메모리 칩 실장 영역과, And the memory chip mounting area for mounting the memory chip,
    상기 제어 칩과 전기적으로 연결될 제1 본딩 패드와, And a first bonding pad connected to the control chip electrically,
    상기 메모리 칩과 전기적으로 연결될 제2 본딩 패드와, And a second bonding pad, wherein the memory chip and electrically connected,
    상기 제1 본딩 패드 및 외부의 검사 장치와 전기적으로 연결되는 복수의 검사용 패드로 구성되는 검사용 패턴 영역을 포함하는 것을 특징으로 하는 회로기판. Circuit comprises a first bonding pad and out of the testing device and the electrical inspection for the pattern area composed of a plurality of test pads is coupled to the substrate.
  2. 제1항에서, In claim 1,
    상기 검사용 패턴 영역은 메모리 칩 실장 영역과 중복 배치되어 있는 것을 특징으로 하는 회로기판. The test pattern area for the circuit board being disposed overlapping with the memory chip mounting area.
  3. 제1항에서, In claim 1,
    상기 검사용 패턴 영역은 메모리 카드의 전체 동작에 필요한 신호를 위한 제1 복수의 검사용 패드와 외부의 표준 메모리 칩과 연결되는 제2 복수의 검사용 패드를 포함하는 것을 특징으로 하는 회로기판. The test pattern for the region is a circuit board comprising a second plurality of pads for test connected to the first plurality of test pads for the exterior of the standard memory chips for the signals necessary for the overall operation of the memory card.
  4. 제3항에서, In claim 3,
    상기 제1 복수의 검사용 패드는 외부의 검사 장치와 연결되는 것을 특징으로 하는 회로기판. The pad for testing the first plurality is a circuit board being connected to an external testing device.
  5. 제1항 또는 제2항에서, In claim 1 or 2,
    상기 메모리 카드는 7-핀 표준 메모리 카드, 7-핀 소형 메모리 카드, 13-핀 고속 메모리 카드, 이중 전압 메모리 카드 및 보안 메모리 카드로 구성된 군에서 선택되는 어느 한 카드인 것을 특징으로 하는 회로기판. The memory card is a circuit board, characterized in that any one card is selected from the group consisting of a 7-pin memory card standard 7-pin miniature memory card, a 13-pin high-speed memory card, a dual voltage memory card and the secure memory card.
  6. 제1항 또는 제2항에서, In claim 1 or 2,
    상기 메모리 칩은 2개 이상의 적층 메모리 칩을 포함하는 것을 특징으로 하는 회로기판. It said memory chip is a circuit board comprising the two or more stacked memory chips.
  7. 메모리 카드의 제조 방법으로서, A method of manufacturing a memory card,
    제어 칩을 실장하기 위한 제어 칩 실장 영역과, 메모리 칩을 실장하기 위한 메모리 칩 실장 영역과, 상기 제어 칩과 전기적으로 연결될 제1 본딩 패드와, 상기 메모리 칩과 전기적으로 연결될 제2 본딩 패드와, 상기 제1 본딩 패드와 전기적으로 연결되어 있으며 외부의 검사 장치와 연결되는 복수의 검사용 패드를 포함하는 검사용 패턴 영역을 포함하는 회로기판을 준비하는 단계와, And the second bonding pad and the control chip mounting area for mounting the control chip and a memory chip mounting area for mounting a memory chip, the control chip and electrically connected to the first bonding pad and the memory chip, and electrically connected, the method comprising the first and the first bonding pad and electrically connected to a circuit board comprising preparing a test pattern for a region including a plurality of pads for test connected to the external testing device,
    상기 제어 칩 실장 영역에 제어 칩을 부착하고 이 제어 칩을 제1 본딩 패드와 와이어 본딩하는 단계와, And attaching a control chip to the control chip mounting area, and wire-bonding the control chip and the first bonding pad,
    상기 검사용 패드를 표준 메모리 칩 및 검사 장치와 연결하는 단계와, The method comprising: connecting the pads and the inspection standard memory chip and a test device,
    상기 제어 칩의 전기적 특성을 검사하는 단계와, And a step of inspecting the electrical characteristics of said chip control,
    상기 메모리 칩 실장 영역에 메모리 칩을 부착하고 이 메모리 칩을 제2 본딩 패드와 와이어 본딩하는 단계를 포함하는 메모리 카드 제조 방법. The method for manufacturing a memory card attached to the memory chip to the memory chip mounting area and comprising a second bonding pad and the wire-bonded to the memory chip.
  8. 제7항에서, In claim 7,
    상기 검사용 패턴 영역은 메모리 칩 실장 영역과 중복 배치되어 있는 것을 특징으로 하는 메모리 카드 제조 방법. The test pattern area for a memory card method, characterized in that it is arranged overlapping with the memory chip mounting area.
  9. 제7항에서, In claim 7,
    상기 검사용 패턴 영역은 메모리 카드의 전체 동작에 필요한 신호를 위한 제1 복수의 검사용 패드와 외부의 표준 메모리 칩과 연결되는 제2 복수의 검사용 패드를 포함하며, 상기 제1 복수의 검사용 패드는 검사 장치와 연결되는 것을 특징으로 하는 메모리 카드 제조 방법. The test pattern area for includes a first plurality of the second plurality of pads for test connected to the scan for the pad and the outside of the standard memory chips for the signals necessary for the overall operation of the memory card, for the first plurality of test pad is a memory card method, characterized in that connected to the testing device.
  10. 제7항에서, In claim 7,
    상기 제2 본딩 패드에 대한 와이어 본딩 단계 다음에는, 패키지 몸체를 형성하는 단계와 메모리 카드에 대한 최종 검사를 진행하는 단계가 더 포함되는 것을 특징으로 하는 메모리 카드 제조 방법. Memory card manufacturing method characterized in that after the wire bonding step for the second bonding pad, the method further comprises advancing a final check of the step and a memory card for forming a package body.
KR20040060532A 2004-07-30 2004-07-30 Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board KR100609930B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040060532A KR100609930B1 (en) 2004-07-30 2004-07-30 Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040060532A KR100609930B1 (en) 2004-07-30 2004-07-30 Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board

Publications (2)

Publication Number Publication Date
KR20060011609A KR20060011609A (en) 2006-02-03
KR100609930B1 true KR100609930B1 (en) 2006-08-08

Family

ID=37121632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040060532A KR100609930B1 (en) 2004-07-30 2004-07-30 Circuit Board Having Test Patterns and Manufacturing Method of Memory Card by Using Such a Board

Country Status (1)

Country Link
KR (1) KR100609930B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235517A (en) 1999-12-23 2001-08-31 Advanced Technology Materials Inc Integrated circuit equipped with means for calibrating electronic module and method for calibrating electronic module of integrated circuit
JP2002063799A (en) 2000-08-18 2002-02-28 Advantest Corp Memory board test device and socket board
JP2003338194A (en) 2002-05-16 2003-11-28 Renesas Technology Corp Test system and manufacturing method for nonvolatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235517A (en) 1999-12-23 2001-08-31 Advanced Technology Materials Inc Integrated circuit equipped with means for calibrating electronic module and method for calibrating electronic module of integrated circuit
JP2002063799A (en) 2000-08-18 2002-02-28 Advantest Corp Memory board test device and socket board
JP2003338194A (en) 2002-05-16 2003-11-28 Renesas Technology Corp Test system and manufacturing method for nonvolatile memory

Also Published As

Publication number Publication date
KR20060011609A (en) 2006-02-03

Similar Documents

Publication Publication Date Title
US6538331B2 (en) Semiconductor device and a method of manufacturing the same
US5677569A (en) Semiconductor multi-package stack
US6252791B1 (en) Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
KR100592786B1 (en) Stack package made of area array type packages, and manufacturing method thereof
JP3914651B2 (en) Memory module and manufacturing method thereof
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
US5789805A (en) Semiconductor multi-chip module
US8288855B2 (en) Semiconductor memory device and semiconductor memory card
US4992850A (en) Directly bonded simm module
US7307848B2 (en) Memory card with raised portion
US5780925A (en) Lead frame package for electronic devices
US5815372A (en) Packaging multiple dies on a ball grid array substrate
US20110269268A1 (en) Semiconductor device and a manufacturing method of the same
EP1001462B1 (en) Semiconductor device with connection terminals in the form of a grid array
US20060180943A1 (en) Semiconductor device
US4878098A (en) Semiconductor integrated circuit device
US7443188B2 (en) Electronic device having an interface supported testing mode
US4992849A (en) Directly bonded board multiple integrated circuit module
US6635560B2 (en) Method for implementing selected functionality on an integrated circuit device
JP4078332B2 (en) Integrated circuit interconnection method
KR920006329B1 (en) Card structure and ic card
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US7864540B2 (en) Peripheral card with sloped edges
KR20090086314A (en) Semiconductor device
JP4726640B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090831

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee