KR100577131B1 - Microelectronic contact structure and the production and use method thereof - Google Patents

Microelectronic contact structure and the production and use method thereof Download PDF

Info

Publication number
KR100577131B1
KR100577131B1 KR20047003178A KR20047003178A KR100577131B1 KR 100577131 B1 KR100577131 B1 KR 100577131B1 KR 20047003178 A KR20047003178 A KR 20047003178A KR 20047003178 A KR20047003178 A KR 20047003178A KR 100577131 B1 KR100577131 B1 KR 100577131B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
method
contact structure
contact
layer
structure
Prior art date
Application number
KR20047003178A
Other languages
Korean (ko)
Other versions
KR20040034685A (en )
Inventor
칸드로스이고르와이.
페더슨데이비드브이.
Original Assignee
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • H01L2224/02311Additive methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • H01L2224/02313Subtractive methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0239Material of the redistribution layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11426Chemical solution deposition [CSD], i.e. using a liquid precursor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11474Multilayer masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11823Immersion coating, e.g. in a solder bath
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13015Shape in top view comprising protrusions or indentations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13084Four-layer arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13173Rhodium [Rh] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13176Ruthenium [Ru] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13178Iridium [Ir] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318Molybdenum [Mo] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13562On the entire exposed surface of the core
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/381Pitch distance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Abstract

초소형 전자 요소 접촉 구조물(260, 360, 460)은 전자 요소와 같은 기판(202, 302, 402)의 표면 상에 마스킹 층(220, 320, 420)을 도포하고, 마스킹 층에 개구(222, 322, 422)를 생성하고, 시드 층(250, 350, 450)의 도전성 트레이스를 마스킹 층 상에 그리고 개구 안에 적층하고, 도전성 트레이스 상에 도전성 재료의 덩어리를 형성함으로써 석판 인쇄식으로 형성되고 제조된다. Microelectronic element contact structures (260, 360, 460) are electronic elements such as the substrate (202, 302, 402) the surface of the masking layer (220, 320, 420) of the coating, and the openings (222, 322 in masking layer , 422) is generated, and a conductive trace of the seed layer (250, 350, 450) on the masking layer, and is laminated in the opening, to form a mass of conductive material on the conductive trace is formed in a lithographic formula prepared. 개구의 측벽들은 경사(테이퍼)질 수 있다. Side wall of the opening can be inclined (tapered). 도전성 트레이스는 재료를 스텐실 또는 섀도우 마스크(240, 340, 440)를 통해 적층시킴으로써 패터닝될 수 있다. Conductive trace is a material capable of being patterned by laminating through a stencil or the shadow mask (240, 340, 440). 돌기 형상부(230, 430)는 접촉 구조물의 팁 단부(264, 364, 464)가 토포그래피(topography)를 갖도록 마스킹 층 상에 배치될 수 있다. Projection-like portion (230, 430) has a tip end (264, 364, 464) of the contact structure to have a topography (topography) it may be disposed on the masking layer. 모든 이러한 요소들은 복수의 정밀 배치된 탄성 접촉 구조물을 형성하도록 그룹으로서 제조될 수 있다. All of these elements can be produced as a group so as to form a plurality of resilient contact structures disposed precision.
접촉 구조물, 전자 요소, 마스킹 층, 시드 층, 도전층 Contact structure, the electronic component, the masking layer, a seed layer, a conducting layer

Description

초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법 {MICROELECTRONIC CONTACT STRUCTURE AND THE PRODUCTION AND USE METHOD THEREOF} Microelectronic contact element structure and its production and use {MICROELECTRONIC CONTACT STRUCTURE AND THE PRODUCTION AND USE METHOD THEREOF}

도1a는 모출원에 개시된 스프링 접촉 요소를 만드는 기술을 도시한 측단면도. A side sectional view of Figure 1a illustrates a technique to make the spring contact element disclosed in the parent application.

도1b는 모출원에 개시된 도1의 스프링 접촉 요소의 측단면도. Figure 1b is a cross-sectional side view of the spring contact element of Figure 1 described in the parent application.

도1c는 모출원에 개시된 도1b의 스프링 접촉 요소의 사시도. Figure 1c is a perspective view of the spring contact element of Figure 1b described in the parent application.

도2a는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 일 단계를 도시한 측단면도. A side sectional view of Figure 2a illustrates a first step in one embodiment of the process for making a contact structure in accordance with the present invention.

도2b는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도. A side sectional view of Figure 2b shows the first step in another embodiment of the process for making a contact structure in accordance with the present invention.

도2c는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2b에 도시된 단계에서 형성된 중간 제품의 상부 평면도. Figure 2c is a top plan view of the intermediate product formed in the step shown in Figure 2b according to the first embodiment of the process for making a contact structure in accordance with the present invention.

도2d는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도. A side sectional view of Fig. 2d illustrate a further step in the first embodiment of the process for making a contact structure in accordance with the present invention.

도2e는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도. A side sectional view of Fig. 2e illustrates a first step in another embodiment of the process for making a contact structure in accordance with the present invention.

도2f는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2e에 도시된 단계에서 형성된 중간 제품의 상부 평면도. Figure 2f is a top plan view of the intermediate product formed in the step shown in Fig. 2e according to the first embodiment of the process for making a contact structure in accordance with the present invention.

도2g는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에서의 또 다른 단계를 도시한 측단면도. 2g is a cross-sectional side view also illustrates a first step in another embodiment of the process for making a contact structure in accordance with the present invention.

도2h는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2g에 도시된 단계에서 형성된 중간 제품의 단부 단면도. Figure 2h is an end cross-sectional view of the intermediate product formed in the step shown in Fig. 2g according to the first embodiment of the process for making a contact structure in accordance with the present invention.

도2i 및 도2j는 본 발명의 접촉 구조물의 여러 가능한 형상중 두개를 도시한 것으로 깔때기형 기부 단부를 명확하게 도시한 사시도이며, 도2i는 도2e 및 도2g에 전체적으로 도시된 개구의 측벽들을 부분적으로 코팅한 구조를 도시하고, 도2j는 도4e 및 도4g에 도시된 개구의 측벽들을 완전히 코팅한 구조물을 도시한다. Figure 2i and Figure 2j is in part a number of a possible shape of the perspective view clearly illustrates one to funnel the proximal end showing the two, Figure 2i is a side wall of an opening shown generally in Figure 2e and 2g of the contact structure of the present invention It shows a structure coated with, and FIG 2j shows a structure completely coating the side walls of the opening shown in Fig. 4e and 4g.

도2k는 본 발명에 따라 접촉 구조물을 만드는 공정의 제1 실시예에 따른 도2g에 도시된 단계에서 형성된 중간 제품의 상부 평면도. Figure 2k is a top plan view of the intermediate product formed in the step shown in Fig. 2g according to the first embodiment of the process for making a contact structure in accordance with the present invention.

도2l 및 도2m은 본 발명에 따른 접촉 구조물을 만드는 공정의 제1 실시예에 따라 전자 요소 상에 형성된 각각의 완성된 접촉 구조물을 도시한 측단면도 및 사시도. Figure 2l and 2m is the first embodiment showing a cross-sectional side view and a perspective view respectively of a finished contact structure formed on the electronic component in accordance with an example of the process for making a contact structure according to the present invention.

도2n은 본 발명에 따라 전자 요소의 접촉 패드에 접촉을 만드는 팁 단부를 갖춘 도2l 및 도2m의 접촉 구조물의 측단면도. Figure 2n is a cross sectional side view of the contact structure of Figure 2l and 2m according to the invention with a tip end to make contact with the contact pads of the electronic component.

도2o는 본 발명에 따라 전자 요소의 접촉 패드에 연납땜된 팁 단부를 갖춘 도2l 및 도2m의 접촉 구조물의 측단면도. Figure 2o is a cross-sectional side view of FIG. 2l and the contact structure of Figure 2m with the open end of the soldering tip to the contact pad of the electronic component in accordance with the present invention.

도3a는 본 발명에 따라 접촉 구조물을 만드는 공정의 일부의 제2 실시예에서 도2d에 도시된 단계에 비교되는 단계를 도시한 측단면도. A side sectional view of Figure 3a showing the steps to be compared in the step shown in Figure 2d in the second embodiment a portion of the process for making a contact structure in accordance with the present invention;

도3b는 본 발명에 따라 접촉 구조물을 만드는 공정의 일부의 제2 실시예에서 도2e에 도시된 단계에 비교되는 또 다른 단계를 도시한 측단면도. A side sectional view of Figure 3b showing another step compared to the steps shown in Fig. 2e the second embodiment a portion of the process for making a contact structure in accordance with the present invention;

도3c는 본 발명에 따라 접촉 구조물을 만드는 공정의 일부의 제2 실시예에서 도2k에 도시된 단계에 비교되는 또 다른 단계를 도시한 측단면도. A cross-sectional side view Figure 3c shows yet another step in which compared to the steps shown in 2k in the second embodiment a portion of the process for making a contact structure in accordance with the present invention.

도3d는 팁 및 포스트 구조물을 도3c의 구조물에 부가하는 선택적인 보강된 구조물의 측단면도. Figure 3d is a cross-sectional side view of an alternative reinforcing structure to be added to the structure of Figure 3c the tip and a post structure.

도4a는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2a에 도시된 단계에 비교되는 단계의 측단면도. Figure 4a is a cross-sectional side view of the stage compared to the steps shown in Figure 2a in the third embodiment of the process for making a contact structure in accordance with the present invention.

도4b는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2b에 도시된 단계에 비교되는 또 다른 단계의 측단면도. Figure 4b is a cross-sectional side view of another step compared to the steps shown in Fig. 2b in the third embodiment of the process for making a contact structure in accordance with the present invention.

도4c는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 따른 도4b에 도시된 단계에서 형성된 중간 제품의 상부 평면도. Figure 4c is a top plan view of the intermediate product formed in the step shown in Figure 4b according to the third embodiment of the process for making a contact structure in accordance with the present invention.

도4d는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2d에 도시된 단계에 비교되는 또 다른 단계의 측단면도. Figure 4d is a cross-sectional side view of another step compared to the steps shown in Figure 2d in the third embodiment of the process for making a contact structure in accordance with the present invention.

도4e는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2e에 도시된 단계에 비교되는 또 다른 단계의 측단면도. Figure 4e is a cross-sectional side view of another step compared to the steps shown in Fig. 2e in the third embodiment of the process for making a contact structure in accordance with the present invention.

도4f는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에 따른 도4e에 도시된 단계에서 형성된 중간 제품의 상부 평면도. Figure 4f is a top plan view of the intermediate product formed in the step shown in Fig. 4e according to the third embodiment of the process for making a contact structure in accordance with the present invention.

도4g는 본 발명에 따라 접촉 구조물을 만드는 공정의 제3 실시예에서 도2g에 도시된 단계에 비교되는 또 다른 단계의 측단면도. Figure 4g is a cross-sectional side view of another step compared to the steps shown in Fig. 2g in the third embodiment of the process for making a contact structure in accordance with the present invention.

도5a는 종래 기술에 따라 기판 상의 마스킹 층에 개구를 형성하는 기술을 도시한 측단면도. A side sectional view of Figure 5a shows a technique of forming an opening in a masking layer on the substrate according to the prior art.

도5b는 종래 기술에 따라 기판 상의 마스킹 층에 형성된 개구의 측단면도. Figure 5b is a cross-sectional side view of the opening formed in the masking layer on the substrate according to the prior art.

도5c는 종래 기술에 따라 기판 상의 마스킹 층에 개구를 형성하는 또 다른 기술을 도시한 측단면도. A side sectional view of Figure 5c illustrates yet another technique for forming an opening in a masking layer on the substrate according to the prior art.

도5d는 본 발명에 따라 기판 상의 마스킹 층에 테이퍼진 개구를 형성하는 기술을 도시한 측단면도. Figure 5d shows a cross-sectional side view a technique for forming a tapered aperture in the masking layer on the substrate in accordance with the present invention.

도5e는 본 발명에 따라 기판 상의 마스킹 층에 테이퍼진 개구를 형성하는 또 다른 기술을 도시한 측단면도. Figure 5e illustrates a cross-sectional side view of another technique that forms a tapered opening in a masking layer on the substrate in accordance with the present invention.

도5f는 본 발명에 따라 기판 상의 마스킹 층에 테이퍼진 개구를 형성하는 또 다른 기술을 도시한 측단면도. A side sectional view of Figure 5f illustrates another technique that forms a tapered opening in a masking layer on the substrate in accordance with the present invention.

도6a는 본 발명에 따른 접촉 구조물의 팁 단부의 일 실시예를 도시한 상부 평면도. Figure 6a is a top plan view illustrating one embodiment of a tip end of the contact structure according to the present invention.

도6b는 본 발명에 따른 접촉 구조물의 팁 단부의 일 실시예를 도시한 상부 평면도. Figure 6b is a top plan view illustrating one embodiment of a tip end of the contact structure according to the present invention.

도7은 본 발명에 따른 스프링 형상의 양호한 실시예를 도시한 상부 평면도. 7 is a top plan view of a preferred embodiment of the spring-like in accordance with the present invention.

도8은 본 발명에 따른 돌기 형상부를 형성 및 변형시키는 스텐실을 도시한 개략도. 8 is a schematic view showing the stencil forming section and the projection-like strain according to the invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

102 : 기판 102: substrate

120 : 접촉 요소 120: contact element

200 : 전자 요소 200: Electronic components

204 : 패시베이션층 204: passivation layer

208 : 단자 208: terminal

220 : 마스킹 층 220: mask layer

222 : 개구 222: opening

223 : 경사 구역 223: ramp area

260 : 스프링 접촉 요소 260: the spring contact elements

본 특허 출원은 본 출원인에게 양도되고 본 명세서에서 참조하게 되는 페더슨(Pedersen) 및 칸드로스(Khandros)의 1998년 2월 4일자 미국 특허 출원 제60/073,679호(발명의 명칭: 초소형 접촉 구조물)의 부분 연속 출원에 대응한다. Of: (a tiny contact structures invention Name of) This patent application is Pedersen (Pedersen) and kandeu Ross (Khandros) of February 1998 4 date U.S. Patent Application No. 60/073 679 call that the reference herein and assigned to the applicant It corresponds to the portion of the continuous application.

또한, 본 출원은 본 출원인에게 양도된 엘드릿지(Eldridge), 칸드로스, 매튜(Mathieu) 및 페더슨의 1997년 5월 6일자 미국 특허 출원 제08/852,152호(계류중) 및 이의 대응 국제 출원인 1997년 5월 15일자 PCT 국제 출원 제US97/08634호(1997년 11월 20일자로 WO97/43654호로 공개)의 부분 연속 출원에 대응하며, 상기 양 출원을 본 명세서에서는 "모출원"이라 하고 그 개시 내용을 본 명세서에서 참조한다. Further, this application is assigned to the present applicant Eldridge (Eldridge), kandeu Ross, Matthew (Mathieu) and May 1997 6 date of Pedersen U.S. Patent Application No. 08/852 152 call (pending) and its corresponding international applicant 1997 , May 15th PCT International Application No. US97 / 08634 No. (November 20, 1997 WO97 / 43654 fenugreek public) corresponding to the portion continuous application of, and in this specification the amount of application as "parent application", and the disclosure of refer to the information in this specification.

본 발명은 전자 요소들 사이의 가압 연결 및/또는 유연 연결을 수행하는 데 적합한 탄성(스프링) 접촉(상호 접촉) 요소(구조물)에 관한 것으로, 특히 초소형 접촉 구조물에 관한 것이다. The present invention relates to relates to a suitable resilient (spring) contact (contact with each other) elements (structures) for performing a pressure connection and / or a flexible connection between the electronic element, in particular a compact contact structure.

본 출원과 함께 양도된 계류중인 엘드릿지, 그루베(Grube), 칸드로스 및 매튜에 의해 출원된 미국 특허 출원 제08/452,255호(1995. 5. 26; 계류중) 및 이의 대응 PCT 특허 출원인 PCT/US95/14909호(1995. 1. 13; 1996. 6. 6자로 WO95/14909호로 공개)에는 가요성의 긴 코어 요소(예를 들어 와이어 "스템" 또는 뼈대)의 단부를 전자 요소 상의 단자에 장착하고, 가요성 코어 요소 및 단자의 인접 표면을 소정의 복합 두께를 갖고 완성된 스프링 접촉의 힘 대 편향을 소정치로 보장하는 항복 강도 및 탄성 계수를 갖는 하나 이상의 재료로 된 "쉘"로 코팅하는 단계를 포함하는 초소형 전자 요소에 사용하기 위한 용도의 탄성 상호 접촉 요소를 만드는 방법이 개시되어 있다. Mooring assigned with the present application are Eldridge, the lube (Grube), kandeu Ross and Matthews in U.S. Patent Application No. 08/452 255, filed by (1995. 5. 26; pending) and its corresponding PCT patent application PCT / US95 / 14909 No. (1995. 1. 13; 1996. 6. 6 as WO95 / 14909 disclose fenugreek) is mounted to an end of a flexible long core element (e. g. wire "stem" or skeleton) to terminals on electronic components and, the flexible core element and a coating adjacent the surface of the terminal the strength against deflection of the spring contact finished to have a predetermined combined thickness of the one or more materials having a yield strength and modulus of elasticity "shell" to ensure a predetermined value how to create a mutual elastic contact element for use in the microelectronic element includes the step is disclosed. 상기 코어 요소의 예시적인 재료로는 금이 있다. Exemplary materials for the core element is cracked. 코팅의 예시적인 재료로는 니켈 및 그 합금이 있다. Exemplary material for the coating is a nickel and their alloys. 완성된 스프링 접촉 요소는 두개 이상의 전자 요소들 사이, 특히 반도체 장치를 포함하는 초소형 전자 요소들 사이에서의 가압 또는 탈거, 연결에 사용될 수 있다. The finished spring contact elements may be used for pressure or detached, the connection between the microelectronic element, including between two or more electronic components, especially semiconductor devices.

상기 모출원은 적어도 하나의 금속 재료 층을 액티브 반도체 장치 등의 전자 요소로 되는 기판의 표면 상에 적층된 다중 마스킹 층에 형성된 개구에 적층시킴으로써 스프링 접촉을 제조하는 것을 개시하고 있다. The parent application are by laminating at least one layer formed of a metal material in multiple masking layers stacked on a surface of a substrate with electronic elements, such as active semiconductor device opening discloses the manufacture of the spring contact. 각각의 스프링 접촉 요소는 기부 단부와, 접촉 단부 및 중심 본체부을 갖는다. Each spring contact element has swell base end and a contact end and a central body. 여기에 개시된 실시예에서, 접촉 단부는 z축에서 오프셋되고 (상이한 높이를 취함), 기부 단부로부터 x 및 y 방향중 적어도 하나의 방향으로 오프셋된다. In an example disclosed herein, the contact end portion is offset from the z-axis (take different heights), it is offset in at least one direction of the x and y direction from the base end. 이 방식에서, 복수의 스프링 접촉 요소는 기판 상에서 서로에 대하여 예정된 공간 관계로 제조된다. In this manner, a plurality of spring contact element is made of a predetermined spatial relationship with respect to each other on the substrate. 스프링 접촉 요소들은 이들 사이의 전기 접촉을 수행하도록 또 다른 전자 요소의 단자들과의 일시적(즉, 가압식) 또는 영구적(즉, 도전성 접착제를 사용하여 연납땜하거나 경납땜 함) 연결부를 만든다. The spring contact elements make a temporary (which means that, by using a conductive adhesive or soft solder brazing) (i. E., Pressurized) or a permanent connection with the terminals of other electronic components to perform the electrical contact between them. 예시적인 용도에서, 스프링 접촉 요소들은 일시적인 연결이 반도체 장치에서 만들어질 수 있도록 반도체 웨이퍼 상의 반도체 장치에 적층되어서 반도체 장치를 이들이 반도체 웨이퍼로부터 단일화되기 전에 사전 동작 시험 및/또는 시험하도록 한다. In the illustrative purpose, the spring contact elements are to be stacked on the temporary connection is a semiconductor device on the semiconductor wafer to be made in the semiconductor devices they are pre-operation test, and / or tested prior to unify from the semiconductor wafer of the semiconductor device.

모출원에 개시된 것처럼, 본 발명은 미세 피치로 적층된 이들의 단자(결합 패드)를 갖는 현재의 초소형 전자 장치에 상호 접촉부를 만드는 데 특히 적합하다. As disclosed in the parent application, the present invention is particularly suitable to make mutually contact the current microelectronic devices having their terminals (bond pads) stacked at a fine pitch. 여기에 사용된 것처럼, "미세 피치"는 2.5 mil 또는 65 ㎛ 등의 5 mil 미만의 간격으로 적층된 단자들을 갖는 초소형 전자 장치라 일컫는다. As used herein, "fine-pitch" refers La microelectronic device having a stacked terminal at intervals of less than 5 mil such as 2.5 mil or 65 ㎛. 다음의 설명으로부터 명확하게 알 수 있는 것처럼, 이는 접촉 요소를 만드는 기계 기술보다는 석판 인쇄술을 사용함으로써 용이하게 실시할 수 있는 정밀 공차의 장점을 취함으로써 양호하게 얻어진다. As it can be clearly understood from the following description, which is preferably achieved by taking advantage of the precise tolerances which can be easily carried out by using a lithography rather than mechanical techniques to create a contact element.

본 출원인에게 함께 양도되고 본 명세서에서 참조하게 되는 엘드릿지 등의 1997년 10월 20일자 미국 특허 출원 제08/955,001호(계류중)에도 이러한 내용이 개시되어 있으며, 상기 출원은 미세 피치로 적층된 단자(결합 패드)들을 갖는 현재의 초소형 전자 장치에 상호 접촉부를 만드는 데 특히 적합하다. And it is also disclosed in these information (pending) The applicant is also transfer to October 1997 dated U.S. Patent Application No. 08/955 001 call, such as Eldridge done herein by reference, the application is stacked at a fine pitch it is particularly suitable to make mutually contact the current microelectronic devices having terminals (bond pads). 여기에 개시된 것처럼, 스프링 접촉 요소는, 이들이 전기적으로 연결되게 되는 단자로부터 멀리 위치한 전자 요소 상의 영역에 제조되어 전자 요소들의 단자로부터 단자들로부터 이격되는 위치로 연장되는 도전성 라인을 거쳐 단자에 전기적으로 연결된다. As disclosed herein, the spring contact element is, they are produced in a region on the electronic element away in the terminal is to be electrically connected via the electrically conductive line extending to a position remote from the terminals from the terminal of the electronic component electrically connected to a terminal do. 이 방식에서, 복수의 실질적으로 동일한 스프링 접촉 요소들은 이들의 자유단이 부품 상의 단자의 패턴으로부터 공간적으로 이동된 위치에 소정 패턴으로 배치되도록 전자 요소에 장착될 수 있다. In this way, the same spring contact element into a plurality of material may be attached to the electronic element to be disposed in a predetermined pattern to spatially move position from the pattern of their free ends the terminals on the components. 스프링 접촉 요소는 복합 상호 접촉 요소 및 도금 구조를 포함하지만 이에 제한되지는 않는다. The spring contact element comprises a composite element in contact with each other and coated structure, but are not limited to. 전자 요소는 반도체 장치, 메모리 칩, 반도체 웨이퍼의 일부분, 스페이스 트랜스포머, 탐침 카드, 칩 캐리어 및 소켓을 포함하지만 이에 제한되지는 않는다. Electronic element includes a semiconductor device, a memory chip, a portion, the space transformer, the probe card of the semiconductor wafer, the chip carrier and socket, but are not limited to.

본 발명의 목적은 스프링 접촉 요소를 제조하는 개선된 기술을 제공하는 것이다. An object of the present invention to provide an improved technique for fabricating a spring contact element.

본 발명의 다른 목적은 초소형 전자 장치 분야에서 미세 피치, 정밀 공차에 본질적으로 적합한 공정을 사용하는 스프링 접촉 요소를 제조하는 기술을 마련하는 것이다. Another object of the invention is to provide a technology for producing a fine pitch, a spring contact element with an essentially suitable process for precision tolerances in the compact electronics field.

본 발명의 또 다른 목적은 반도체 장치를 손상시키지 않고 반도체 장치 등의 액티브 전자 요소 상에 초소형 스프링 접촉 요소를 직접 제조하는 기술을 마련하는 것이다. Another object of the invention to provide a technique for directly producing a tiny spring contact elements on an active electronic element such as a semiconductor device without damaging the semiconductor device. 이 기술은 반도체 장치가 반도체 웨이퍼로부터 개별화되기 전에 반도체 장치 상에 잔류하는 반도체 장치 상에 초소형 스프링 접촉 요소를 제조하는 것을 포함한다. This technique involves the production of tiny spring contact elements on a semiconductor device to remain on the individualized semiconductor device before the semiconductor devices from the semiconductor wafer.

본 발명의 또 다른 목적은 상기 장치 상에서의 번인(burn-in)을 수행하기 위 하여 반도체 장치와 같은 전자 요소에 해제가능하게 연결되는 한가지 형태를 소켓 결합하는 데 적합한 스프링 접촉 요소를 제조하는 기술을 마련하는 것이다. A further object of the present invention is a technique for preparing a suitable spring contact element to join the one type is to in order to perform the burn (burn-in) on the device is connected releasably to the electronic elements such as a semiconductor device socket provided to.

본 발명의 따르면, 초소형 전자 요소 접촉 구조물은, 전자 요소의 표면 상에 마스킹 층을 도포하고, 마스킹 층에 개구를 형성하고, 마스킹 층 상에 그리고 개구 안에 도전성 트레이스를 적층하고, 도전성 트레이스 상에 도전성 물질의 질량부를 형성함으로써 제조된다. According to the present invention, the microelectronic element contact structure, applying a masking layer on the surface of the electronic element, and forming openings in the masking layer, and on the masking layer, and laminating a conductive trace in the opening, the conductive to the conductive trace It is produced by forming a mass of material. 도전성 재료의 덩어리 각각은 개구를 통해서 상방 연장되는 기부 단부와, (도전성 트레이스 상의) 마스킹 층에 걸쳐 연장되는 본체부과, 팁 단부를 갖는 접촉 구조물을 나타낸다. Each lump of conductive material represents a charged body, the contact structures having a tip end extending over the masking layer and the base end extending upwardly through the opening (on the conductive trace).

본 발명의 일 실시예에 따르면, 마스킹 층의 개구 측벽들은 바람직하게 테이퍼(경사)질 수 있다. According to one embodiment of the invention, the side wall openings of the masking layer may preferably be tapered (inclined). 테이퍼진(경사진) 개구를 형성하는 기술은 본 명세서에 개시되어 있다. Tapered (inclined) technique of forming an aperture is disclosed in the specification.

본 발명의 다른 실시예에 따르면, 도전성 트레이스는 스텐실(섀도우 마스크)을 사용하여 마스킹 층 상에 적층된다. In accordance with another embodiment of the invention, the conductive traces using a stencil (shadow mask) are laminated on the masking layer.

본 발명의 또 다른 실시예에 따르면, 접촉 구조물들 중 선택된 하나의 기부 단부를 형성하는 마스킹 층의 개구는 전자 요소의 접촉 패드에 걸쳐 위치할 수 있다. According to a further embodiment of the present invention, the opening of the masking layer to form a proximal end a selected one of the contact structure may be located over the contact pads of the electronic component. 이와 달리, 접촉 구조물들 중 선택된 하나의 기부 단부를 형성하는 마스킹 층의 개구는 접촉 패드로부터 멀리 위치할 수 있고, 마스킹 층 아래에 놓인 패터닝된 도전층에 의해 접촉 패드에 연결될 수 있다. Alternatively, the opening of the masking layer to form a proximal end a selected one of the contact structure may be located away from the contact pads, can be connected to the contact pad by the patterned conductive layer underlying the masking layer.

본 발명의 또 다른 실시예에 따르면, 접촉 구조물의 팁 단부들이 접촉 구조물의 본체부으로부터 오프셋되도록 돌기 형상부가 마스킹 층 상에 적층될 수 있다. According to a further embodiment of the present invention, so that the tip end of the contact structure is offset from the body portion of the contact structure portion protruding shape it may be laminated on the masking layer.

전자 요소는 액티브 반도체 장치, 메모리 칩, 반도체 장치의 일부분, 스페이스 트랜스포머, 탐침 카드, 칩 캐리어 및 소켓을 포함하지만 이에 제한되지는 않는다. Electronic element includes a semiconductor active device, a memory chip, a portion, the space transformer, a probe card for a semiconductor device, the chip carrier and socket, but are not limited to. 다시 말해서, 전자 요소는 하나 이상의 전자 접촉부를 지지하는 패시브 장치로 될 수 있다. In other words, the electronic element may be a passive device that supports one or more electronic contact. 본 발명의 초소형 접촉 구조물은 액티브 반도체 장치, 특히 실리콘 반도체 장치에 부가하는 것이 바람직하다. Compact contact structure of the present invention is preferably added to the active semiconductor devices, particularly silicon semiconductor devices.

본 발명의 접촉 구조물은 인쇄회로기판(PCB) 상호 접촉 기판 등의 또 다른 전자 요소의 단자들에 일시적인 또는 영구적인 전기 접촉부를 만드는 데 적합하다. Contact structure of the present invention is suitable for creating a temporary or permanent electrical contact to the terminals of another electronic component such as a printed circuit board (PCB) substrate in contact with each other.

일시적인 연결을 얻기 위해서, 접촉 구조물이 제조되게 되는 부품은 다른 전자 요소와 함께 이동되어서 접촉 구조물의 팁 단부들이 다른 전자 요소의 단자들과의 가압 연결부를 만들게 한다. In order to obtain a temporary connection, components that are the contact structure to be produced is not be moved along with the other electronic components to the tip end of the contact structure to create a pressure connection with the terminals of other electronic components. 접촉 구조물은 두개의 부품들 사이의 접촉 압력 및 전기 접촉을 유지하도록 탄성적으로(탄성 변형 모드) 반응한다. Contact structure reacts elastically (resiliently deformed mode) to maintain the contact pressure and electrical contact between the two parts.

영구 접촉부를 만들기 위하여, 접촉 구조물이 제조되게 되는 부품은 다른 전자 요소와 함께 이동되고 접촉 구조물의 팁 단부들은 연납땜 또는 경납땜에 의해 또는 도전성 접착제를 사용하여 다른 전자 요소의 단자에 결합된다. To make a permanent contact, the part in contact with the structure to be manufactured is moved together with other electronic components and the tip end of the contact structures are using a conductive adhesive or by soft soldering or brazing is coupled to a terminal of another electronic component. 접촉 구조물은 유연하고 두개의 전자 요소들 사이에서의 상이한 열 팽창을 수용한다. Contact structure is flexible and accommodate different thermal expansion between the two electronic components.

본 발명의 접촉 구조물은 반도체 장치의 표면 상에 또는 반도체 웨이퍼 상에 잔류하는 복수의 반도체 장치의 표면 상에 직접 제조될 수 있다. Contact structure of the present invention can be made directly on the surface of the plurality of semiconductor devices that remain on the surface or on the semiconductor wafer of the semiconductor device. 이 방식에서, 반도체 웨이퍼 상에 잔류하는 복수의 반도체 장치는 반도체 웨이퍼로부터 개별화되기 전에 사전 동작 시험 및/또는 시험을 위해 준비될 수 있다. In this manner, a plurality of semiconductor devices that remain on the semiconductor wafer can be prepared for the pre-operation test, and / or tested prior to personalization from the semiconductor wafer.

본 발명의 일 실시예에 따르면, 마스킹 층의 테이퍼진(경사진) 개구는 이들 자체가 시드 층(seed layer)의 테이퍼진(경사진) 구역 및 시드 층 상에 형성된 접촉 구조물의 테이퍼진(경사진) 구역인 것을 보여준다. According to one embodiment of the invention, the masking layer a tapered (sloped) opening is tapered (when the contact structure thereof itself is formed on a tapered (inclined) area and the seed layer of the seed layer (seed layer) photo) shows that the areas.

본 발명의 다른 목적, 특징 및 장점은 첨부 도면을 참조한 하기의 상세한 설명으로부터 명확하게 이해할 수 있다. Other objects, features and advantages of the present invention can be clearly understood from the following detailed description taken in conjunction with the accompanying drawings.

간단히 말해서, 본 발명은 하나 이상의 초소형 접촉 구조물의 제조에 관한 것이다. In short, the present invention relates to the manufacture of one or more very small contact structures. 이러한 구조물은 전자 요소의 표면 상에 마스킹 층을 도포하고, 마스킹 층에 개구를 생성하고, 시드 층(바람직하게는 도전성 트레이스)을 마스킹 층 상에 그리고 개구 안에 적층하고, 도전성 트레이스 상에 도전성 재료의 덩어리를 형성함으로써 제조된다. This structure of the conductive material on the application of the masking layer on the surface of the electronic element, and the stacked produce an opening in the masking layer, and a seed layer (preferably, conductive traces) on the masking layer and in the openings, and the conductive trace It is prepared by forming a lump. 개구의 측벽들은 테이퍼질 수 있다. The side walls of the openings may be tapered. 개구의 측벽들을 테이퍼지게 하는 기술은 개시되어 있다. Technique for tapering the side wall of the opening is disclosed. 도전성 트레이스는 스텐실(섀도우 마스크)을 통해서 적층될 수 있어서 추가의 마스킹 층을 필요로 하지 않게 해준다. Conductive trace makes it does not require an additional masking layer may be deposited in via a stencil (shadow mask). 절연 재료의 도트 형태로 된 돌기 형상부는 형성된 접촉 구조물의 팁 단부가 토폴로지(topology)를 갖도록 마스킹 층 상에 적층될 수 있다. The tip end of the contact structure of the projection-shaped portion formed of a dot shape of the insulating material is to have a topology (topology) can be laminated on the masking layer. 도전성 재료의 덩어리는 시드 층 상에 생성될 때 대체로 반구형인 측단면 형상을 취한다. Chunks of conductive material generally takes a hemispherical shape when the side end face is produced on the seed layer. 접촉 구조물의 기부 단부를 형성하는 마스킹 층의 개구는 전자 요소의 접촉 패드 위에 위치하거나, 또는 도전성 트레이스에 의해 접촉 패드로부터 멀리 위치하거나 이에 연결될 수도 있다. The opening of the masking layer which forms the proximal end of the contact structure may be connected to positions on the contact pads of the electronic component, or far position from the contact pad by a conductive trace or to this.

본 발명의 기술과 모출원에 개시된 기술 사이의 중요한 차이는 다음과 같은 것이 있으나 이에 제한되지는 않는다. Significant difference between the technique disclosed in the parent application and the technique of the present invention include: but are not limited to this.

a) 모출원에서, 접촉 구조물은 다단 마스킹 층의 다단 홈에 생성된다. a) in the parent application, a contact structure is created in the multi-stage multi-stage groove of the masking layer. 이러한 다단 홈을 생성하는 것은 마스킹 층(220), 특히 단일 단계로 패터닝될 수 있는 단일 마스킹 층에 개구(222)를 형성하는 것을 포함하는 본 발명의 상대적으로 직선형인 기술에 비해서 복잡하다. It is complicated compared to the relatively linear technology of the present invention comprises forming an opening 222 in a single masking layer can be patterned in masking layer 220, in particular a single-phase to generate such multi-stage groove.

b) 본 발명의 기술은 접촉 구조물의 하나의 높이(즉, 기부)로부터 접촉 구조물의 다른 높이(즉, 본체부)까지 매끄러운 전이를 제공하는 테이퍼진 측벽(222; 즉 개구)의 형성을 용이하게 해준다. Facilitate the formation of that is opened); b) a tapered sidewall (222 to provide a smooth transition to the different height of the contact structures (that is, the main body portion) from the technique of the invention is a height (i.e., the base) of the contact structure It allows.

c) "제3 높이", 즉 접촉 구조물의 팁 단부는 또 다른 마스킹 층의 또 다른 홈에 대향하는 비교적 직선형인 돌기 형성부(230)에 의해 형성된다. c) "a third height", that is, the tip end of the contact structure is formed by a relatively straight projection forming portion 230 is opposed to the other groove of the other masking layer.

d) 접촉 구조물의 전체 형상(외형)은 홈보다는 도전성 트레이스(250)에 의해 결정되어 그 위에 생성된다. d) overall shape (appearance) of the contact structure has been determined by the conductive traces 250 than groove is created above it. 일반적인 제안으로서, 신뢰성 있고 제어 가능하게 대상물 상에 (즉, 도전성 트레이스) 도금하는 것은 대상물 안에 (즉, 홈) 도금하는 것보다 다소 용이하다. As a general suggestion, it is reliable and capable of controlling the plating on the object (that is, conductive traces) is somewhat easier than the plating (i.e., a groove) in the object. (직선형에 비해서) 만곡된 접촉 구조물에 있어서 이는 패턴 형성을 매우 간단하게 해준다. In the curved contact structure (as compared to linear) which makes it very easy pattern formation.

e) (전자 요소가 xy 평면에 있는 표면을 갖는 경우에) x 및 y 치수를 갖는 접촉 구조물의 전체 형상은 스텐실 또는 섀도우 마스크에 의해 주로 형성된다. e) (electronic element, the entire shape of the contact structures having a case having a surface in the xy plane) x and the y dimension is formed mainly by a stencil, or a shadow mask. 이와 달리, 모출원에서의 x 및 y 형상은 마스킹 재료의 여러 층들을 패터닝함으로써 주로 형성된다. Alternatively, x and y shapes of the parent application is mainly formed by patterning multiple layers of masking material.

본 발명의 양호한 실시예에 대하여 첨부 도면을 참조하여 상세하게 설명한다. With reference to the accompanying drawings, a preferred embodiment of the present invention will be described in detail. 도면들은 예시적인 것이지 본 발명을 제한하려는 것이 아니다. Geotyiji drawings are illustrative and are not intended to limit the invention. 본 발명을 몇몇 양호한 실시예에 대하여 설명하지만, 이러한 설명 내용은 본 발명의 기술 사상 및 범위를 상기 특정 실시예에 제한하려는 것이 아니다. It described the invention in several preferred embodiments, but such description is not intended to limit the spirit and scope of the invention to the specific embodiments. 도면중 일부에서 몇몇 부재들은 명확한 도시를 위해 축적되지 않은 상태로 도시했다. In some of the drawings Some members were shown without being accumulated for clarity. 때때로, 도면 전체를 통해서 유사한 부재에는 유사한 도면 부호를 사용하여 도시했다. Occasionally, a similar member through the drawings there was shown by using similar reference numerals. 예를 들어, 부재 199는 다른 도면에서 부재 299와 많은 부분에서 유사하다. For example, the member 199 is similar in many members 299 and part of the other figures. 또한, 유사한 부재를 하나의 도면에서 유사한 부호들로 도시하기도 했다. In addition, it has also shown a similar element with a similar code in one of the figures. 예를 들어, 복수의 접촉 요소 199를 199a, 199b, 199c 등으로 도시했다. For example, and it shows a plurality of contact elements 199 to 199a, 199b, 199c and the like.

본 발명의 기술 및 그에 의한 초소형 전자 요소 접촉 구조물을 설명하기 전에, 모 출원에서 기술된 기술을 살펴보는 것이 유익할 것이다. Before describing the technical and microelectronic element by the contact structure of the invention thereto, it would be beneficial to look at the techniques described in the parent application. 본 출원과 모출원은 스프링 접촉 요소일 수 있는 초소형 전자 요소 접촉 구조물에 대한 것이며 본 출원과 모출원에서 사용된 재료 및 프로세스 사이에 약간의 공통점이 있지만, 이하의 설명으로부터 큰 차이점이 있음을 알 수 있을 것이다. This application and its parent application is for the microelectronic element contact structure which can be a spring contact elements can be seen that the present application and the materials and large difference from some of these, the following description, but in common between the processes used in the parent application There will be.

도1a 내지 도1c는 상술된 모출원에서 개시된 바와 같이, 액티브 반도체 장치와 같은 전자 요소일 수도 있는 기판의 한 표면 상에 적층된 다중 마스킹층 내에 형성된 개구 내로 적어도 하나의 금속 재료층을 적층시킴으로써, 스프링 접촉 요소인 초소형 전자 요소 접촉 구조물을 제조하는 기술을 도시한다. As disclosed in the parent application Figure 1a to 1c are described above, by laminating at least one metal layer into the opening formed in the multiple masking layers stacked on one surface of the substrate, which may be the same electronic element and an active semiconductor device, It illustrates a technique for manufacturing a spring contact element of microelectronic contact elements structure. 일반적으로, 내부에 개구가 형성된 복수의 절연층이 정렬되며 도전성 재료의 층으로 "시드(seed)"된다. In general, the alignment is a plurality of the insulating layer with an opening formed therein and is "seed (seed)" with a conductive material layer. 도전성 재료의 질량부는, 예를 들어 전기도금(electroplating)(또는, CVD, 스퍼터링, 비전기 도금(electroless plating, etc.) 등에 의해 시드된 개구 내에 형성(또는 적층)될 수 있다. 절연층이 제거된 후, 질량부들은 요소의 면 위로 수직으로 연장될 뿐만 아니라 질량부가 장착되는 위치로부터 측방향으로도 연장된 프리스탠딩 탄성 접촉 구조물로서 기능할 수도 있다. 이러한 방식으로, 접촉 구조물은 (요소의 표면에 평행한) xy 평면뿐만 아니라 Z축으로 모두에서 추종성(compliance)가 있도록 이미 엔지니어링되었다. 도1a, 도1b 및 도1c에서, "위"는 도면에서 3차원 관계로 변환되어 이해되어야 하며, 본 발명의 설명 내에서 유지되어야 한다. By weight of the conductive material portion, such as electroplating (electroplating) (or, CVD, sputtering, electroless plating (electroless plating, etc.) formed in the opened seed or the like (or a laminate) it may be the insulating layer is removed, mass portions may serve not only to extend perpendicularly to the top surface of the element and also a a free-standing resilient contact structures extending laterally from the location where the mass portions attached after. in this way, the contact structure (the surface of the element parallel) to the xy plane, as well as have already been engineered so that both in the Z-axis the following property (compliance). in Fig. 1a, 1b and 1c, "top" is to be understood is converted into a three-dimensional relationship in the figure, the It should be maintained in the description of the invention.

도1a는 기판(102) 상에 복수의 프리스탠딩 탄성 (스프링) 접촉 요소(120) 중 하나를 제조하기 위한 예시적인 기술을 도시한다. Figure 1a illustrates an exemplary technique for manufacturing one of the plurality of free-standing resilient (spring) contact elements 120 on the substrate 102. 예를 들어, 기판(102)은, 반도체 웨이퍼 상에 있는 반도체 장치를 포함하는, 액티브 전자 요소일 수도 있다. For example, the substrate 102, or may be, an active electronic component comprising a semiconductor device on a semiconductor wafer.

기판(102)은 스프링 접촉 소자가 제조될 면 상에 복수(그 중 하나가 도시됨)의 영역(112)을 갖는다. The substrate 102 has an area 112 of the plurality (the one of which is shown) on the surface to be manufactured is a spring contact element. 기판(102)이 (반도체 장치와 같은) 전자 요소인 경우, 이들 영역(112)은 양호하게는 전자 요소의 (결합 패드와 같은) 단자일 것이다. When the substrate 102 is an electronic component (such as a semiconductor device), these regions 112 will be preferably (such as a bond pad) of the electronic component terminal.

일반적으로, 상기 기술은 기판의 면 상에 개구를 갖는 복수(세 개가 도시된)의 패터닝된 마스킹층(104, 106, 108)을 도포하는 것을 포함한다. In general, the technique comprises applying a patterned masking layer (104, 106, 108) of the plurality (three of the illustrated) having an opening on the surface of the substrate. 마스킹층은 (도시된 바와 같이) 영역(112)과 정렬된 개구를 갖도록 패터닝되며, 개구는 하나의 층(예를 들어, 108, 106)에서의 개구가 하부 층(예를 들어, 각각 106, 104)에서의 개구보다 영역(112)로부터 멀리 연장되도록 크기 및 형상 결정된다. Masking layer (shown as) is patterned to have an opening aligned with the region 112, the opening is, for a single layer (e.g., 108, 106) opening a lower layer (for example, in each of 106, 104) are sized and shaped so that the determined distance extending from the opening than the area 112 of the. 즉, 제1 층(104)은 하나의 개구를 가지며, 이는 영역(112) 위에 있을 수 있다. That is, the first layer 104 has a single opening, which may be on the area 112. 제2 층(106) 내의 개구의 일부는 제1 층(104) 내의 개구의 적어도 일부 위로 정렬되며, 역으로 제1 층(104)의 일부는 제2 층(106) 내의 개구의 일부 아래에 연장된다. The portion of the opening in the second layer 106 is a portion of the are arranged over at least a portion of the opening in the first layer 104, a first layer in reverse (104) extends in part below the opening in the second layer 106 do. 마찬가지로, 제3 층(108) 내의 개구의 일부는 제2 층(106) 내의 개구의 적어도 일부 위에 정렬되며, 역으로 제2 층(106)의 일부는 제3 층(108) 내의 개구의 일부 아래에 연장된다. Similarly, the portion of the opening in the third layer 108 is arranged over at least a portion of the opening in the second layer 106, in the reverse portion of the second layer 106 is a portion of the opening in the third layer 108 following It extends to. 소정의 전체 개구의 바닥부는 소정의 영역(112) 위에 있으며, 그 상부 부분은 바닥부로부터 상승되어 있다. Bottom of a predetermined full opening portion and on a predetermined area 112, its upper portion is raised from the bottom portion. 이하 보다 상세히 후술되는 바와 같이, 도전성 금속 재료가 개구 내로 적층되고, 마스킹층이 제거되면, 그 결과 프리스탠딩 접촉 구조물의 기부 단부가 영역(112)에서 기판(102)에 고정되며 자유 단부가 기판의 표면 위로 그리고 영역(112)로부터 측방향으로 변위되어 연장되면서 프리스탠딩 접촉 구조물이 기판 상에 직접 제조된다. As will be described hereinafter in greater detail below, the conductive metal material is deposited into the opening, when the masking layer is removed, is fixed with the result free proximal end the area of ​​the standing contact structure substrate 102 in 112 of the free end substrate as the top surface and extending laterally displaced from the region 112 free-standing contact structure is produced directly on the substrate.

전기 도금에서와 같이, 필요시 티타늄-텅스텐(Ti-W)과 같은 도전성 재료의 얇은(예를 들어, 4500Å) 시드 층(114)이 개구 내로 적층될 수도 있다. As in the electroplating, if necessary titanium-tungsten (e.g., 4500Å) of the thin conductive material, such as (Ti-W) may be a seed layer 114 is laminated into the opening. 그 후, 도전성 금속 재료(예를 들어, 니켈)과 같은 질량부(120)가 전기 도금에 의해 개구 내로 적층될 수 있다. Then, the conductive metallic material (e.g., nickel) and the mass unit 120 such as can be deposited into the opening by electroplating.

도1b 및 도1c는 영역(112)에 인접한 기부 단부(122) 및 기판(102)의 표면 위로 z축으로 상승될뿐만 아니라 기부 단부(122)로부터 x축 및 y축으로 측방향으로 오프셋된 자유 단부(팁)(124)을 갖는 스프링 접촉 요소(120)를 도시한다. Figure 1b and Figure 1c is a free-offset area in the x-axis and y-axis from the surface over the proximal end 122 as well as to be raised in the z-axis of the base end portion 122 and the substrate 102 adjacent to the 112 laterally It shows an end portion (tip) 124, a spring contact element 120 has a.

도1c에서 가장 잘 도시된 바와 같이, 접촉 요소(120)는 팁 단부(124)에서 z축에서 가해지는 압력에 반작용할 것이며, 화살표(132)에 의해 표시된 바와 같이, 다른 전자 요소(도시되지 않음)의 단자(도시되지 않음)와 임시 압력 전기 접속을 이룰 것이다. As also best seen in 1c, the contact element 120 will react to pressure applied in the z-axis at the tip end 124, as indicated by the arrow 132, no other electronic elements (not shown in ) terminal (not shown) of the pressure will achieve a temporary electrical connection. z축에서의 추종성에 의해, 접촉력(접촉 압력)이 유지되어 다른 전자 요소(도시되지 않음) 상의 단자들(도시되지 않음) 사이에 (존재할 수 있는) 비-평탄성을 수용하는 것을 보장할 것이다. Will ensure that for receiving flat-by the following property in the z-axis, the contact force is maintained (contact pressure), the other electronic component terminals on a (not shown) (which may be present) between the (not shown) ratio. 이러한 임시 전기 접속은 요소(102)의 번인(burn-in) 및/또는 시험을 수행하기 위한 전자 요소(102)에 대한 임시 접속에 유용하다. These temporary electrical connections are useful for the temporary connection to the electronic component (102) for performing a burn (burn-in) and / or testing of the element 102. The

팁 단부(124)는 화살표(136, 134)에 의해 도시된 바와 같이 x 및 y 방향으로 각각 추종적으로 자유로이 이동될 수 있다. The tip end 124 can be freely moved to the respective follow-up to the x and y direction as shown by an arrow (136, 134) is less. 이는, 기판(요소)(102)과 다른 열 팽창 계수를 갖는 다른 전자 요소(도시되지 않음)의 단자(도시되지 않음)에 팁 단부(124)를 (예를 들어 연납땜 또는 경납땜에 의해, 또는 도전성 접착제로) 결합하는 관점에서 중요하다. This substrate (elements) by 102 and other electronic elements (not shown) having different coefficients of thermal expansion terminals for the tip end 124 (not shown) (e.g. soft soldering or brazing of, or, it is important from the viewpoint of bonding with a conductive adhesive). 이러한 영구 전기 접속은 인쇄 회로 기판(PCB, 도시되지 않음)과 같은 상호접속 기판과 같은 다른 전자 요소에 대한 복수의 메모리 칩(각각 기판(102)에 의해 표시됨)과 같은 전자 요소의 조립을 위해 유용하다. Such permanent electrical connections are useful for the assembly of electronic components such as a printed circuit board (PCB, not shown) (indicated by each of the substrate 102), a plurality of memory chips to other electronic elements, such as interconnect substrate, such as Do.

재료 및 형상의 적절한 선택에 의해, 이들 제조된 질량부(120)는 매우 정밀한 치수로 그리고 서로로부터 매우 정밀하게 이격되어 제조된 프리스탠딩 탄성 접촉 구조물로서 기능할 수 있다. Materials and by an appropriate choice of the shape, those manufactured by mass unit 120 in very precise dimensions and can function as a free-standing resilient contact structures very accurately spaced from each other are prepared. 예를 들어, 수만개의 이러한 스프링 접촉 요소(120)가, 반도체 웨이퍼(도시되지 않음) 상에 있는 반도체 장치 상에 대응하는 수의 단자 상에 용이하게 그리고 정밀하게 제조된다. For example, such a spring contact element 120 of the tens of thousands, easily on the terminal of the number corresponding to the semiconductor devices on a semiconductor wafer (not shown) and is made accurately.

스프링 접촉 요소(120)는 원칙적으로, 양호하게는, 전적으로 금속이며, 복층 구조로 형성(제조)될 수 있다. The spring contact element 120 is, in principle, is preferably a metal entirely and may be (Ltd.) formed from a multi-layer structure. 접촉 구조물의 하나 이상의 층을 위한 적절한 금속은 모출원에서 설명되었다. Suitable metals for at least one layer of the contact structure has been described in the parent application. 이들 재료 중 대표적인 것이 니켈(및 그 합금)이다. Typical of these materials is that the nickel (and their alloys).

따라서, 모출원은, 기판(102)의 표면 상에 적어도 하나의 마스킹층(104, 106, 108)을 도포하여 기판 상의 영역(112)으로부터 기판의 표면 위로 이격되고 영역(112)으로부터 측방향으로 그리고/또는 횡방향으로 이격된 위치로 연장된 개구를 갖도록 마스킹층을 패터닝하고, 선택적으로 개구를 시딩하고(114), 개구 내로 적어도 한 층의 도전성 금속 재료을 적층하고, 잔류 도전성 금속 재료가 기판의 면으로부터 연장하며 기판의 한 영역에 고정된 기부 단부와 전자 요소의 단자에 전기 접속되는 팁 단부를 갖는 프리스탠딩 접촉 요소를 형성하도록 마스킹 재료을 제거함으로써, 반도체 웨이퍼 상에 있을 수 있는 반도체 장치와 같은 전자 요소와 같은 기판(102) 상에 직접 스프링 접촉 요소(120)를 제조하는 방법을 기술한다. Therefore, in the lateral direction from the parent application, at least one of the masking layer (104, 106, 108) the coating by being spaced above the surface of the substrate from a region 112 on the substrate region 112 on the surface of the substrate (102) and / or patterning the masking layer to have openings extending to a position spaced in the transverse direction, and optionally seeding the opening, and 114, a conductive metal jaeryoeul of at least one layer stack into the opening, and the remaining conductive metallic material with a substrate extending from the surface, and by removing the masking jaeryoeul to form a free standing contact element having an electrical contact tip end to which a terminal of the base end and the electronic components fixed to a region of the substrate, electronic such as a semiconductor device which may be on a semiconductor wafer It describes a method for producing a direct spring contact element 120 on the same substrate 102 and the element. 이하의 설명으로부터 알 수 있는 바와 같이, 본 발명의 기술은 적어도 일 측면에서 초소형 전자 요소 접촉 구조물을 제조하는 방법을 극적으로 단순화시킨다. As can be seen from the description below, the technique of the present invention thus greatly simplifies the method of manufacture, at least a microelectronic contact structure elements from one side.

도1a 및 도1c를 참조한 상술된 방법은, 패터닝되어 서로에 대해 도포되어 재료(120)가 적층되는 다중 레벨 트렌치로 되는 마스킹 재료의 세 개의 층(104, 106, 108)을 사용한다. The method described above with reference to Figure 1a and 1c, the use is patterned is applied to one another three material layers (104, 106, 108) of the masking material as a multi-level trenches 120 are laminated.

본 발명에 따르면, 비교되는 초소형 전자 요소 접촉 구조물(이하, "접촉 구조물")이 보다 적은 마스킹 재료의 층(예를 들어, 포토레지스트)으로 제조될 수 있다. According to the invention, compared microelectronic element contact structures (hereinafter referred to as "contact structure") of the layer is less than the masking material may be made of (e.g., photoresist). 도2a 내지 도2l은 본 발명의 기술의 일 실시예를 도시한다. Figure 2a to 2l illustrates one embodiment of the invention described.

도2a는 복수의 접촉 구조물이 제조될 수 있는 예시적인 전자 요소(200)를 도시한다. Figure 2a illustrates an exemplary electronic component 200 having a plurality of contact structures can be manufactured. 이하, 양호하게는 모두 동시에 동일한 요소 상에 있는 복수의 접촉 구조물을 제조하는 예로서, 하나의 접촉 구조물(260)의 제조에 대해 설명하기로 한다. As below, for which preferably are all at the same time producing a plurality of contact structures on the same element, description will be made for the production of a contact structure 260. 통상, 하나의 요소 상에 제조된 각 접촉 구조물은 대체로 서로 동일(즉, 치수, 형상 등) 하지만, 각 접촉 구조물의 치수 및 형상은 본 발명의 범위 내에 소정의 필요성에 따라 설계자에 의해 개별적으로 제어되고 결정될 수 있다. Typically, each contact structure is manufactured on the one of the element is substantially equal to each other (that is, the dimensions, shape, etc.), but the dimensions and shape of each contact structure in accordance with a predetermined need within the scope of the invention individually controlled by the designer It can be determined.

이러한 예에서, 전자 요소(200)은 실리콘 기판(202)과, 실리콘 기판(202)의 표면 상에 적층된 패시베이션층(예를 들어 폴리이미드, 4 μm 두께)(204)과, 패시베이션층(204)을 통해 금속 접촉 패드(208)로 연장된 복수(그 중 하나가 도시됨)의 개구(206)를 포함하는 반도체 장치이다. In this example, the electronic element 200 is a passivation layer (e.g., polyimide, 4 μm thick) 204, and a passivation layer (204 laminated on the surface of the silicon substrate 202, silicon substrate 202 ) through a semiconductor device including an opening (206) of the plurality (the one of which is shown) extending to metal contact pads 208. 통상, 전자 요소 상에는 복수의 이러한 접촉 패드가 있다. In general, there is such a plurality of contact pads formed on the electronic component. 최종 조립체에서, 각 접촉 패드는 얇고 외관이 작은 패키지(TSOP, thin small-outline package)와 같은 다른 전자 요소(도시되지 않음) 상의 대응 접촉 패드에 (예를 들어 결합 트레이스으로) 공통으로 (종래 기술에 따라) 접속된다. In the final assembly, each contact pad is thin appearance a small package (TSOP, thin small-outline package) and other electronic components on the corresponding contact pads on the (not shown) to a common (e.g. the combination trace) (prior art ) are connected in accordance with.

도2a에서 도시된 바와 같이, 방법 제1 단계에서, 도전층(210)이 적층된다. In the method the first step, as shown in Figure 2a, the conductive layer 210 is deposited. 도전층(210)은 예를 들어, 약 3000 내지 6000Å의 두께로 (예를 들어, 약4500Å의 두께로) 스퍼터링에 의해 적층될 수 있는 티타늄-텅스텐(Ti-W)이다. Conductive layer 210 is, for example, to a thickness of about 3000 to 6000Å on (e.g., to a thickness of about 4500Å) can be deposited by sputtering a titanium-tungsten (Ti-W). 도전층(210)은 패시베이션층(204)의 표면과 개구(206)의 측벽과 금속 접촉 패드(208)의 노출된 (개구 내의) 표면을 대체로 일치하여 연속 커버한다. Conductive layer 210 is broadly consistent continuous cover to the exposed (within the aperture) surface of the passivation layer 204 and the surface of the opening 206, the side walls and the metal contact pad 208 of the. 양호하게는, 도전층(210)은 전기 전도성을 가지며, 연속하여 "블랭킷"층으로 적층되면, 전자 요소의 접촉 패드(208) 모두를 서로 전기적으로 단락시킬 것이다. Preferably, the conductive layer 210 has an electric conductivity, when the continuous laminated to "blanket" layer, both the contact pads 208 of the electronic element will be electrically shorted to each other. 후술되는 바로부터 알 수 있는 바와 같이, 도전층(210)의 이러한 단락 특징은 전자 요소 상에 접촉 구조물을 제조하기 위한 전해 프로세스(예를 들어 전기 도금)를 위한 적절한 전위를 발생시키기 위해 유용하게 사용될 수 있다. As can be seen from just below, this short-circuit characteristic of the conductive layer 210 is useful in order to generate an appropriate potential for the process (e.g. electroplating) electrolysis for the production of contact structures on an electronic component to be used can.

도전성 층(210)은 연속적이 아니며 패터닝 될 수 있으며 복수의 불연속 구역으로 적층될 수 있는 것은 본 발명의 범위 내에 있다. The conductive layer 210 are not continuously be patterned, and it can be stacked at a plurality of discrete areas fall within the scope of the present invention. 양호한 실시예에서, 도전층(210)은 단자(208)의 노출된 표면을 덮는다. In a preferred embodiment, the conductive layer 210 and covers the exposed surface of the terminal 208. 다른 실시예에서, 도전층(210)은 단자(208)의 단지 일부를 덮는다. In another embodiment, the conductive layer 210 covers only a portion of the terminal 208. 또 다른 실시예에서, 도전층(210)은 단자(208)를 전혀 덮지 않고, 시드 층(250)이 도포될 때, 도전층(210)과 접촉하도록 단자(208)의 일반 영역(general area)에 존재한다. In yet another embodiment, the conductive layer 210 is the general area (general area) of the terminal 208 into contact with when it does not cover all the terminals 208, seed layer 250 is coated, the conductive layer 210 present in the.

또한, 제2 도전층(412, 후술됨)이 적층되어 도전층(210)에 패터닝될 수 있는 것은 본 발명의 범위 내에 있다(도4a 의 설명에서 후술되는 유사한 도전층(410) 참조). In addition, the second conductive layer (412, search will be described later) is laminated it can be patterned in the conductive layer 210 within the scope of the present invention (refer to the conductive layer 410 is similar to that described below in the description of Figure 4a). 이는, 예를 들어 접촉 패드(208)로부터 접촉 구조물(260)로의 신호의 리루팅(rerouting) 및 국지적인 상호 접속을 수행하기 위해 사용될 수 있다. This can be used, for example, to carry out the re-routing (rerouting) and .the interconnection of signals to the contact structure 260 from the contact pad 208. 일반적으로, 많은 예에서 이중 층이 양호하다. In general, the double layer is good in many cases. 적절한 재료의 선정은 본 기술 분야의 기술 내에 있다. Selection of suitable materials is within the skill of the art.

패시베이션층은 반도체 장치 상에 공통으로 존재하지만, 패시베이션층(204)이 없으면서, 접촉 패드(208)가 기판(202) 자체의 표면 상에 또는 내에 (노출되어) 있는 것은 본 발명의 범위 내이다. The passivation layer is that there are common to the semiconductor devices, a passivation layer 204 is eopeumyeonseo, the contact pad 208 of the substrate 202 (exposed) in or on its own surface is within the scope of the invention. 도전층(210)을 적층하기 전, 패시베이션층(204)에의 도전층(210)의 접착성을 개선하기 위해 (한 층이 존재하는 경우) 패시베이션층(204)은 선택적으로 우선 "거칠게(rough up)" 될 수 있다. Stacking a conductive layer (210) before the passivation layer 204 (if a layer is present) to improve adhesion of the conductive layer 210 by a passivation layer 204 is optionally first "coarse (rough up ) it can be. " 이는, 패시베이션층 상에 소정의 표면 구조를 얻기 위해 (본 기술 분야에서 숙련된 자에 의해 용이하게 결정될 수 있는) 적절한 인자를 갖는 산소(O 2 ) 플라즈마에 전자 요소(200)를 노출시킴으로써 간단히 달성될 수 있다. This is simply achieved by exposing the electronic component 200 to the plasma of oxygen (O 2) having the appropriate factors (which may be readily determined by one skilled in the art) to obtain the desired surface structure on the passivation layer It can be. 재료의 선택은 패시베이션층에 시드 층의 접착에 영향을 미칠 것이다. The choice of material will affect the adhesion of the seed layer on the passivation layer. 예를 들어, 티타늄-텅스텐(Ti-W) 또는 구리가 폴리이미드에 양호하게 접착되는 것으로 알려졌다. For example, titanium-known that the tungsten (Ti-W), or copper it is preferably bonded to the polyimide.

도2b에서 도시된 바와 같이, 프로세스의 다음 단계에서는, 마스킹 재료 층(220)(예를 들어, 포토레지스트)이 요소(202)의 표면에 (즉, 도전층(210)에) 적층되어, 마스킹 층(220)을 완전히 관통해 연장된 개구(222)를 포함하도록 (예를 들어, 종래의 사진석판술을 사용하여) 패터닝된다. In the next step of the process, as shown in Figure 2b, a masking material layer 220 (e.g., photoresist) is deposited (in other words, the conductive layer 210) on the surface of the element 202, the masking to include a layer an aperture 222 extending completely through the unit 220 and is patterned (e.g., using conventional photolithography). 개구(222)는, (도시된 바와 같이) 패시베이션층(204) 내의 개구(206) 위에 위치되거나, 또는 개구(206)로부터 이격되어 접촉 패드(208)로부터 이격된 (후술되는) 위치에 위치될 수도 있다. Opening 222 (shown as) or located over the opening 206 in the passivation layer 204, or away from the aperture 206 is located in a (described later) located away from the contact pad 208 may.

상세히 후술되는 바와 같이, 접촉 패드(208)로부터 이격된 위치에 개구(222)를 위치시킴으로써, 전자 요소의 접촉 패드와는 다른 형상으로 복수의 접촉 구조물이 전자 요소 상에 제조될 수 있다. As it will be discussed in detail below, by locating the opening 222 to a position spaced from the contact pad 208, a plurality of contact structures to a different shape and the contact pads of the electronic component can be produced over the electronic components. 하나의 특히 양호한 형상은, 형성된 접촉 구조물이 볼 그리드 배열에 비교되는 영역 배열에 팁을 갖도록 개구(222)를 위치시키는 것이다. One particularly preferred shape is in, it is to position the opening 222 so as to have a tip to an area array to be compared to a grid array contact structure formed ball. 개구는 예를 들어 주연 패드와 같이 배열된 전자 요소 상의 접촉 패드에 접속될 수 있다. Opening can be connected to the contact pads on the electronic element array as peripheral pad, for example. 접촉 패드로부터 변위 없이 대체로 동일한 접촉 구조물을 제조하는 것이 유리할 수도 있다. It may be advantageous to manufacture the substantially same contact structure without displacement from the contact pads. 이러한 예에서, 최종 접촉 구조물의 팁의 배열에 대응하는 영역 배열로 개구(222)를 위치시키는 것이 유용하다. In this example, it is useful to position the opening 222 to the area array corresponding to an arrangement of the tip of the resulting contact structure.

양호하게는, 각 개구(222)는 접촉 패드(208) 위의 개구(206)의 면적보다 큰 면적을 갖는다. Preferably, each opening 222 has a larger area than the area of ​​the opening 206 of the upper contact pad 208. 예를 들어, 100 μm x 100 μm(즉, 4 mil x 4 mil)의 정방형 접촉 패드(208)는 10,000 μm 2 의 노출된 면적을 가지며, 200 μm x 200 μm의 정방형 개구(222)는 (접촉 패드(208)의 노출된 면적의 네 배인) 40,000 μm 2 의 면적을 가질 것이다. For example, 100 μm x 100 μm (that is, 4 mil x 4 mil) square contact pad 208 has an exposed surface area of 10,000 μm 2, 200 μm x of 200 μm square opening 222 in the (contact four times) of the exposed area of the pad 208 will have an area of 40,000 μm 2. 직경 200 μm의 직경을 갖는 원형 개구(222)는 (접촉 패드(208)의 노출된 면적의 약 세 배인) 31,4000 μm 2 의 면적을 가질 것이다. Circular opening 222 having a diameter of 200 μm diameter will have a (about three times the exposed area of the contact pads 208) of the area 31,4000 μm 2. 일반적으로, 개구는 약 10,000 내지 40,000 μm 2 사이의, 가장 양호하게는 30,000 μm 2 를 초과하는 단자 및/또는 기판의 면적을 노출하는 것이 좋다. In general, the opening is good to expose the terminal and / or the area of the substrate to between about 10,000 and 40,000 μm 2, and most preferably exceeds 30,000 μm 2. 본 발명의 주요 특징은 아니지만, 일반적으로, 접촉 구조물의 풋프린트(기부 단부 면적)는 전자 요소에 접촉 구조물의 기계적인 고정(부착)을 위한 충분한 면적을 제공하여야 한다. The main features of the present invention, but, in general, the structures of the contact footprint (base end area) should provide a sufficient area for the mechanical fixing (adhesion) of the contact structures to the electronic component.

개구(222)와 관련하여, 개구들은 (도5d 내지 도5f를 참조하여 보다 상세히 후술되는 바와 같이) 테이퍼졌으며, 테이퍼진 개구의 바닥의 치수는 사각 개구에서는 200 μm x 200 μm 정도이며, 원형 개구에서는 200 μm 직경을 갖는다. In relation to the opening 222, openings was tapered (Figure 5d to refer to Figure 5f as described in more detail below), the dimensions of the base of the tapered apertures in the rectangular opening is approximately 200 μm x 200 μm, a circular opening in has a 200 μm diameter. 공간이 제한되고, 이러한 치수가 가능하지 않을 때에는, 가용 공간이 사용될 수 있다. If space is limited, it is not possible, these dimensions may be used, the available space. 예를 들어, 125 μm 중심 상에 100 μm x 100 μm의 패드를 갖는 전자 요소를 처리할 때, 개구(222)는 105 μm x 105 μm, 110 μm x 110 μm 등의 정도의 치수를 갖는다. For example, in the handling of electronic components having a pad of 100 μm x 100 μm on a 125 μm center, opening 222 has a dimension of about, such as 105 μm x 105 μm, 110 μm x 110 μm. 또는, 공간 제한된 예에서, 접촉 구조물의 기부는 전기 접속된 패드로부터 (후술되는 바와 같이) 이격되어 위치되고 (예를 들어 200 μm인) 더 큰 양호한 치수를 가질 수 있다. Or, in a limited space such as the base of the contact structure it is located spaced apart (as described below) from the electrical connection pads (such as the 200 μm) may have a larger preferred size. 개구(222)의 테이퍼진(경사진) 구역은 도2b에서 도면 부호(223)에 의해 표시된다. A tapered opening (222) (inclined) area is represented by reference numeral 223 in Figure 2b.

양호하게는, 마스킹층(220)은 적어도 약 50 μm, 적어도 약 100 μm, 적어도 약 150 μm, 또는 적어도 약 200 μm의 두께로 적층될 수 있다. Preferably, the masking layer 220 may be laminated to at least about 50 μm, at least about 100 μm, at least about 150 μm, or at least the thickness of about 200 μm. 마스킹층(220)은 복층으로 적층될 수 있다. Masking layer 220 can be laminated in multi-layer. 접촉 구조물의 본체부가 전자 요소의 표면으로부터 이격된 거리를 주로 결정하는 것은 마스킹층(220)의 전체 두께이다. The main body portion of the contact structure primarily determine the distance away from the surface of the electronic element is the total thickness of the masking layer 220. 도2l에 도시된 바와 같이 스프링 접촉 요소(260)의 기부(262)로부터 본체부(266)의 오프셋 거리(d2)를 참조한다. See also the offset distance (d2) of the body portion 266 from the base 262 of the spring contact element 260 as shown in 2l. 상술된 모출원의 도3a를 비교한다. Compare to Figure 3a of the parent application described above.

양호하게는, 개구(222)의 측벽(엣지벽)은 테이퍼져서, 개구는 도전층(210)에서보다 마스킹층(220)의 표면에서 크다. Preferably, the side wall (edge ​​wall) is so tapered in the opening 222, the opening is larger at the surface of the masking layer 220 than at conductive layer 210. 이것을 "양의 테이퍼(positive taper)"라 한다. Which is taken as "the amount of the taper (taper positive)". 테이퍼가 없으면, 90°각도를 갖는 경사 측벽으로 된다. Without the taper, it is inclined to the side walls having a 90 ° angle. 양호하게는 개구의 측벽은 약 60°내지 70°의 평균 테이퍼 각도를 갖는다. Preferably the side wall of the opening has an average taper angle of about 60 ° to 70 °. 이는 마스킹층(220)용 재료로 포토레지스트를 사용하며, 포토레지스트를 베이킹하고, 포토레지스트를 재유동시킴으로써 용이하게 달성될 수 있다. This can be readily achieved by re-flowing, and using the photoresist as a masking material for the layer 220, and baking the photoresist, the photoresist. 본 발명이 속하는 기술분야에서 숙련된 자들은 본 명세서에서 제시된 설명에 비추어 측벽 테이퍼를 제어하는 방법을 이해할 수 있을 것이다. Those skilled in the art will be able to understand how to control the side wall taper in light of the description set forth in this disclosure. 테이퍼진 개구가 임의의 적절한 방식으로 형성될 수 있으며, 사실상 거꾸로 단이진 절두 피라미드와 같이 단이질 수도 있는 것은 본 발명의 범위 내에 있다. Tapered, and the openings may be formed in any suitable manner, it is in fact only be dissimilar, such as binary inverted truncated pyramid stage is within the scope of the invention. 이하, 마스킹층(220) 내의 개구(222)의 형상의 제어에 대해 보다 상세히 설명하기로 한다. Hereinafter, there will be described in more detail with respect to the control of the shape of the opening 222 in the mask layer 220.

도2c는, (은선으로 도시된) 두 개의 접촉 패드(208a, 208b) 중 하나에 각각 연결된 마스킹층(220) 내의 두 개의 개구(222a, 222b)를 도시하는 도2b의 전자 요소(200)의 평면도이다. In Figure 2c, Figure 2b showing the two openings (222a, 222b) in the masking layer 220 are connected respectively to one (shown with hidden lines) of two contact pads (208a, 208b) of the electronic component 200, It is a plan view. 개구(222a, 222b)의 테이퍼진 구역은 도2c에서 각각 도면 부호(223a, 223b)로 표시된다. The tapered section of the opening (222a, 222b) are designated with the reference numeral (223a, 223b) respectively in Fig. 2c.

도2d에서 도시된 바와 같이, 프로세스의 다음 단계에서, 복수의 개구(222) 중 선택된 각 개구에 대해, 돌출부(230)가 개구(222)의 중심으로부터 거리(L)에 중심을 두고 마스킹층(220)의 표면에 적층될 수 있다. As it is shown in Figure 2d, the next step in the process, for each opening selected ones of a plurality of openings 222, a protrusion 230 centered on the distance (L) from the center of the opening 222, the masking layer ( It can be deposited on the surface 220). 후술되는 바와 같이, 이러한 돌출부(230)는 전자 요소 상에 제조되는 접촉 구조물(260)의 접촉 (팁) 단부(264)를 형성하며, 거리(L)는 전자 요소 상에 제조되는 접촉 구조물(260)의 팁 단부(264)와 기부 단부(262) 사이의 직선 거리를 표시한다. As described below, this protrusion 230 forms a contact (tip) end portion 264 of the contact structure 260 is produced on the electronic component, the distance (L) is in contact structures (260 to be produced over the electronic element ) and the display the straight line distance between the tip end 264 and proximal end 262. 돌출부(230)는 예를 들어 압축된 반구형을 나타내는 금속의 "점(dot)" 또는 "덩어리(dollop)"일 수도 있으며, 스텐실 인쇄에 의해 또는 종래의 스크린 인쇄 기술을 사용하여 적절히 적용될 수 있는 적은 양의 에폭시, 포토레지스트 등일 수도 있다. Protrusion 230 is, for the metal that is the compression hemispherical g "point (dot)", or "chunks (dollop)" may be a little that by stencil printing or be suitably applied using a conventional screen printing technique It may be the amount of epoxy or the like, the photoresist. 돌출부(230)는 도전성 재료일 수도 있다. Protrusion 230 may be a conductive material. 압착된 반구형 도트 형상의 돌출부(230)의 적절한 치수는 직경이 약 125 내지 375 μm(약 5 내지 15 mil)이고 높이가 약 50 μm(2 mil)이다. The appropriate dimensions of the protrusions 230 of the compression half-spherical shape is a dot is about 125 to about 375 μm (about 5 to 15 mil) in diameter and about 50 μm (2 mil) in height. 돌출부가 (예를 들어, 약 5 mil의 폭 이하의) 스키니어(skinnier)일 수도 있으며, 또는 돌출부가 보다 넓을(예를 들어 약 15 mil의 폭 이상일) 수 있는 것은 본 발명의 범위 내에 있다. Having the projections (e.g., about a 5 mil width less than a) may be a skinny control (skinnier), or the projections can (or more, for example about 15 mil width) than the wider within the scope of the invention. 그러나, 양호하게는, 대부분의 예에서, 돌출부의 높이는 약 50 μm 내지 187 μm(2.0 내지 7.5 mil)의 범위 내에 있는 것이 좋다. However, preferably, in most instances, it may be in the range of from about 50 μm to about 187 μm (2.0 to 7.5 mil) the height of the protrusions.

보다 상세히 후술되는 바와 같이, 다른 형상의 돌출부, 특히 광범위하게, 피라미드형, 원추형 또는 반구형, 그리고 피라미드형, 원추형, 반구형의 절두 원추형, 그리고 십자형, 링 등을 포함하는 다양한 형상의 접촉 구조물(260)의 팁 단부(264)는 본 발명의 범위 내에 있다. Than as described in detail below, the projections of another shape, in particular extensively, various shaped contact structures 260, including pyramidal, conical or semi-spherical, and pyramidal, conical, hemispherical truncated cone, and the cross, a ring, etc. of the tip end portion 264 is within the scope of the invention.

본 발명이 속하는 기술 분야에서 통상의 지식을 갖는 자는 상술된 설명에 비추어 돌출부(230)의 형상을 가하여 제어하는 방법을 용이하게 이해할 수 있을 것이다. A person of ordinary skill in the art in light of the above description will readily appreciate how to control by applying the shape of the projection 230. 예를 들어, 돌출부(230)를 형성하도록 포토레지스트 및 스텐실(도시되지 않음)을 사용하여, 스텐실을 위치시키면서, 포토레지스트는 스텐실로부터 돌출부를 해제하도록 소프트-베이킹(soft-baked)되고, 그 후, 스텐실을 제거하고 하드-베이킹(hard-baking)될 수 있다. For example, using a photoresist and a stencil (not shown) to form a protrusion 230, while positioning the stencil, photoresist is soft so as to release the protrusions from the stencil-and baking (soft-baked), then , removing the stencil and hard - can be baked (hard-baking).

초소형 전자 요소 스프링 접촉 구조물의 팁단부(264)와 기부 단부(262) 사이의 거리(L)는, 예를 들어, 약 250 내지 2500 μm(10 내지 1000 mil), 양호하게는 250 내지 740 μm(10 내지 50 mil)의 범위 내에 있다. The distance (L) between the tip end 264 and proximal end 262 of the microelectronic element spring contact structure may be, for example, about 250 to 2500 μm (10 to 1000 mil), preferably 250 to 740 μm ( in the range of 10 to 50 mil).

도2e에 도시된 바와 같이, 프로세스의 다음 단계에서, 스텐실(섀도우 마스크)(240)은 마스킹층(220)의 표면 위에 배치될 수 있다. In the next step of the process as shown in Figure 2e, a stencil (shadow mask) 240 may be disposed on the surface of the masking layer 220. 스텐실(240)은 복수(그 중 하나만 도시됨)의 개구(242)를 갖는다. Stencil 240 has an opening 242 of a plurality (only one of which shown). 도시된 바와 같이, 개구(242)는 개구(222)로부터 대응 돌출부(230)로 연장된다. As shown, the opening 242 extends from opening 222 to the corresponding projection (230). 스텐실(240)은 양호하게는 펀칭되거나 또는 에칭된 개구(242)를 갖는 얇은 (예를 들어, 약 50 μm(2 mil) 두께의) 스테인리스강 포일일 수 있다. Stencil 240 preferably has a thin per day (e. G., Of about 50 μm (2 mil) thick) stainless steel capsule having a punched or etched opening 242. 스텐실(240)은, 개구(242)의 형상에 대응하는 도전성 트레이스 패턴으로 시드 층(250)이 마스킹 재료(220) 상에 적층될 수 있는 임의의 적절한 두께를 갖는 임의의 적절한 재료일 수 있다. Stencil 240, may be any suitable material having any suitable thickness in the seed layer 250, the conductive trace pattern corresponding to the shape of the opening 242 may be laminated on the masking material (220).

스텐실(240)이 마스킹층(220)의 표면 상의 위치하고, 시드 층(250)은 돌출부(230) 및 마스킹층(220)의 노출된 표면 상에 예를 들어 스퍼터링에 의해 적층된다. Stencil 240 is positioned on the surface of the masking layer 220, seed layer 250 is deposited by sputtering, for example, on the exposed surface of the protrusion 230 and the masking layer (220). 시드 층(250)은 개구(222)의 노출된 부분 내에 그리고 개구(222)의 도전 층(210)의 표면 상에 적층된다. The seed layer 250 is laminated on the surface of the conductive layer 210 in the exposed portion of the opening 222 and opening 222. 시드 층(250)은 시드 층이 마스킹 재료(220) 내의 개구(222)의 경사 구역(223) 상에 적층되는 경사 구역(253)을 갖는다. The seed layer 250 has an inclined section 253 which is stacked on the inclined section 223 of the opening 222 in the mask material to the seed layer 220.

시드 층(250)은, 각각이 중첩 스텐실(240) 내의 개구(242)의 패턴의 물리적인 실현인 복수의 트레이스(trace) 패턴으로 적층될 수 있다. Seed layer 250, and each can be stacked at a plurality of trace (trace) patterns the physical realization of a pattern of openings 242 in the overlapping stencil 240. 패터닝됨으로서, 시드 층(250)은 전자 요소 상에 제조되는 접촉 구조물에 대한 전구체로서 기능한다. By being patterned seed layer 250 serves as a precursor for the contact structure to be produced on the electronic element. 예를 들어, 전기도금 프로세스에서, 시드 층(250)의 도전성 트레이스는, 접촉 구조물(260)의 물질(질량부)이 제조되는 전자폼으로서 각각 기능한다. For example, in an electroplating process, the seed layer of conductive traces 250, and each functions as an electronic form, the material (parts by weight) of the contact structure 260 to be produced.

시드 층(250)의 적층을 위한 프로세스 및 마스킹 재료(220)의 선택은 함께 고려될 필요성이 있다. The choice of process and masking material 220 for the stacking of the seed layer 250 may need to be considered together. 마스킹 재료는 적층 방법의 환경 하에서 안정되어야 한다. Masking material should be stable under the environment of the laminating method. 예를 들어, 통상의 양의 포토레지스트 재료는 약간의 용매를 포함하며 높은 진공 상태에서 개스를 방출할 수 있다. For example, a typical positive photoresist material contains some solvent, and can release a gas in a high vacuum. 이러한 예에서 예를 들어 마스킹 재료을 가교 결합(cross-link)시키거나 또는 굳게하기 위해 빛에 노출시키거나 또는 베이킹함으로써 재료을 변형시키는 것이 좋다. It is also helpful to jaeryoeul modified by exposure to light or to baking, for example to mask jaeryoeul crosslinking (cross-link) or firmly in this example. 폴리이미드는 유용한 마스킹 재료가며 크게 품질 악화됨이 없이 스퍼터링 환경을 견딜 것이다. Poly will tolerate a sputtering environment imide gamyeo useful masking material without significantly worsened quality. 적층은 화학 증착(CVD) 또는 e-비임 프로세스에 의해 수행될 수도 있다. Lamination may be performed by chemical vapor deposition (CVD) or e- beam process. 이는 도즈 스퍼터링(dose sputtering)보다 적은 진공을 요구한다. This requires less vacuum than the sputtering dose (dose sputtering). 이를 위해, 종래의 노볼랙 포토레지스트 수지가 약간 가교 결합되면서 사용될 수도 있다. For this purpose, it may be used as combined with a conventional furnace bolraek slightly cross-linked photoresist resin. 다른 고려는 진공하에서 안정하게 하기 위한 마스킹 재료에 대한 임의의 변형이도 공정 중 후에 제거하는 것을 더욱 어렵게 한다는 것이다. Another consideration is that any modification to the masking material to be stabilized in a vacuum is also more difficult to remove later in the process. 적절한 재료 및 공정은 당업자에 의해 선택될 수 있다. Suitable materials and processes may be selected by one skilled in the art. 하나의 특별한 바람직한 공정은 상기한 바와 같이 패너팅된 후 가열에 의해 부분적으로 교차 결합된 노볼랙 포토레지스트를 사용하는 것이다. One particular preferred process is to use the furnace bolraek photoresist partially cross-linked by heating after the panel neoting as described above. 시드 층(250)의 적층은 CVD를 사용하여 이루어진다. Stacking of the seed layer 250 is accomplished using CVD.

도2f는 평면도로 도2e에 기재된 단계들의 결과를 도시한 것이고, 스텐실(240)에서 2개의 개구(242a, 242b)가 도시되고, 각 개구(242a, 242b)는 각각 2개의 접촉 패드(208a, 208b)(대시 선으로 도시됨) 중 결합된 것으로부터 2개의 돌출 형상부(230a, 230b)(대시선으로 도시됨) 중 선택된 것으로 연장한다. Figure 2f is an exemplary diagram of steps results of described in Fig. 2e in plan view, is shown with two apertures (242a, 242b) in the stencil (240), each aperture (242a, 242b) are each of the two contact pads (208a, 208b) (that extends from the selected one as a combination of two protruding portions (230a, 230b) (shown as a dashed line) of the illustrated) by a dashed line.

도2f는 스텐실(240)에서 각각 개구(242a, 242b)를 통해 적층된 시드 층의 2개의 패터닝된 트레이스(250a, 250b)을 도시하고 있다. Figure 2f shows a stencil 240, each aperture (242a, 242b), the two patterning of the stacked seed layer through in trace (250a, 250b). 트레이스(250a, 250b)은 도시의 명확성을 위해 크로스 해칭으로 도시되지만, 이러한 크로스 해칭은 본 도면에서 단면을 표시하지 않는 것을 분명히 알아야 한다. Trace (250a, 250b), but is shown as a crosshatched for clarity of illustration, these crosshatched is clearly understood that does not show the cross section in the figure.

도2f에서 도시된 각 트레이스(250a, 250b)은 도전성의 트레이스(250a, 250b)상에 형성될 접촉 구조물(260)의 기부 단부(262), 팁 단부(264) 및 본체부(266)에 각각 대응하는 기부 단부(252a, 252b), 팁 단부(254b) 및 중앙 본체부(256a, 256b)를 갖는다. Each trace (250a, 250b) illustrated in Fig. 2f are each a proximal end 262, a tip end portion 264 and body portion 266 of the contact structure 260 is formed on the trace of the conductive (250a, 250b) has a corresponding proximal end (252a, 252b), the tip end (254b) and a central body portion (256a, 256b) to. 트레이스(250a, 250b)의 경사 영역(253a, 253b)은 각각 본 도면에서 도시된다. Inclined area (253a, 253b) of the trace (250a, 250b) is shown in the figure, respectively.

도2g는 섀도우 마스크(240)가 제거된 다음 단계의 공정을 보여준다. Figure 2g shows the process of the next step is to remove the shadow mask (240). 복수개(복수 중 하나가 도시됨)의 접촉 구조물(260)들이 복수개(복수 중 하나가 도시됨)의 트레이스(230) 상에 도금(즉, 전기 도금)에 의해 도전성 재료의 질량부로 생성된다. Plurality is generated (one of the plurality is shown), the contact structures 260 have a plurality (one of a plurality shown) parts by mass of the conductive material by plating (i.e., electroplating) on ​​the traces 230 of the. 각 접촉 구조물(260)은 기부 단부(262)(본원 케이스의 306과 비교), 팁 단부(264)(본원 케이스의 304와 비교) 및 기부 단부(262)와 팁 단부(264) 사이에 연장한 본체부(본원 케이스의 306과 비교)를 갖는다. Each contact structure 260 extending between the base end 262 (compare 306 of the present case), the tip end 264 (compare 304 of the present case) and the proximal end 262 and tip end 264 It has a main body part (compare 306 of the present case). 도시된 바와 같이, 접촉 구조물(260)은 기부 단부(262)와 본체부(266)의 사이에 경사 영역(263)을 가지고, 경사 영역(263)은 시드 층(250)의 경사 영역(253)상에 형성되고, 경사 영역(253)은 마스킹 재료(220)의 개구(222)의 경사 영역(223)상에 형성된다. As shown, the contact structure 260 has an inclined region 263 between the proximal end 262 and the body portion 266, the inclined region 263 inclined regions of the seed layer 250 (253) It is formed on the slope region 253 is formed on the inclined region 223 of the opening 222 of masking material (220).

도2h는 선 2H-2H를 따라 취한 도2h의 전자 요소의 단면도로서, 본 발명의 바람직한 일 실시예에 따라 이루어진 접촉 구조물(260)의 형상(횡단면)을 도시한 것이다. Figure 2h is a sectional view of the electronic component of Fig. 2h taken along line 2H-2H, it shows a shape (cross-section) of the contact structure 260 made in accordance with an embodiment of the present invention. 형상은 거의 반원형 또는 버섯 형태이다. Shape is a substantially semi-circular or mushroom shape. 본체부(266)을 통과하여 취한 이 단면은 전체 길이에 걸친 접촉 구조물의 행상을 나타낸 것이다. The cross-section taken through the body portion 266 shows the vendors of the contact structure over the entire length. 이러한 구조물은 거의 평평한 노출 시드 층 위에 전기 도금의 결과물이다. This structure is substantially flat exposure results in electroplating over the seed layer.

도2g(도2m 참조)에 잘 도시된 바와 같이, 최종 접촉 구조물(260)의 전체 높이 "H", 다시 말하면, 기판(202)의 표면으로부터 떨어진 팁 단부(264)의 높이는 바람직하게는 적어도 약 4.0 mm이고, 약 8.0 mm 이상일 수 있다. Figure 2g (see Fig. 2m) in the well as shown, the total height of the resulting contact structure (260) "H", in other words, preferably the height of the remote tip end portion 264 from the surface of the substrate 202, at least about and 4.0 mm, at least about 8.0 mm.

도2h에 잘 도시된 바와 같이, 접촉 구조물(260), 다시 말하면, 트레이스(250)상의 접촉 구조물의 대부분의 두께 "t"는 바람직하게는 적어도 약 0.5 mm이고 약 1.5 mm 이상일 수 있다. As best shown in 2h, the contact structure 260, in other words, most of the thickness of the contact structures on the trace (250) "t" is preferably at least about 0.5 mm and may be about 1.5 mm.

도2h에 잘 도시된 바와 같이, 접촉 구조물(260), 다시 말하면, 트레이스(250)상의 접촉 구조물의 대부분의 폭 "w"는 바람직하게는 적어도 약 0.5 mm이고 약 4.0 mm 이상일 수 있다. As best shown in 2h, the contact structure 260, in other words, most of the width of the contact structure on the trace (250) "w" is preferably at least about 0.5 mm and may be about 4.0 mm. 폭은 본체부(266)를 따라 일정할 수 있거나, 본체부(266)는 폭에서 예를 들어, 본체부(266)의 기부 단부(264) 부근에서는 넓어지고 팁 단부(266) 부근에서 좁아지면서, 테이퍼질 수 있다. Width or may be constant along the main body portion 266, body portion 266 is, for example, in width, and becomes wider in the vicinity of the proximal end 264 of body portion 266. As narrowed in the vicinity of the tip end 266 and it may be tapered.

상술한 바와 같이, 최종 초소형 전자 요소 접촉 구조물(260)의 기부 단부(262)와 팁 단부(264) 간의 길이 "L"은 적절하게 적어도 약 10 mm일 수 있고, 50 mm 이상 정도가 될 수도 있다. As described above, the length "L" between the end microelectronics base of the element in contact structure 260, end 262 and tip end 264 may be a suitably at least about 10 mm, may be less than 50 mm degree .

스프링 형상의 설계를 위한 일반적인 요구는 본 업계에서 잘 알려져 있다. The general requirements for the design of a spring-like is well known in the art. 수치, 구부림 모멘트, 다양한 수치로 가요성을 허용하는 형상 등과 같은 세부 사항은 설계자에 의해 선택될 수 있고 본 발명의 설명에 따라 이행될 수 있다. Figures, details such as bending moment, shaped to allow flexible in various figures may be implemented as described in the present invention may be selected by a designer. 특히 바람직한 형상은 곡선의 테이퍼진 내측 및 외측 반경을 가지는 원형에 가깝다. A particularly preferred shape is close to a circle having a tapered inner and outer radius of the curve. 그러한 형상은 도7에 도시되어 있다. Such a shape is shown in Fig.

도2i 및 도2j는 명확하게 도시하기 위해, 요소(200)와 분리된 도2g의 접촉 구조물(260)에 대한 많은 가능한 구성들 중 2개를 도시한 사시도이다. Figure 2i and Figure 2j is a perspective view showing two of the To clearly illustrated, many possible configurations for the contact element of the separate structure and Fig. 2g 200 260 dogs. 이들 도면은 본 발명을 이용하여 선택될 수 있는 2개의 중요한 변경을 도시한 것이다. These figures illustrate two important changes which can be selected using the present invention. 도2i에서, 접촉 구조물은 정사각형 기부 단부(262)를 갖는다. In Figure 2i, the contact structure has a square base end (262). 도2j에서, 접촉 구조물은 둥근(원형의) 기부 단부(262)를 갖는다. In Figure 2j, the contact structure has a round (circular of) proximal end (262). 이들 양 도면에서, 경사 영역(263)의 기부 단부의 깔때기 형상은 용이하게 이해되고, 상기 형상은 마스킹 층(220)의 개구(222)의 경사 측벽(223)에 의해 기부 단부에 주어진다. In both of these figures, the funnel shape of the base end of the inclined region 263 is readily apparent, the shape is given to the base end by an inclined side wall 223 of the opening 222 of masking layer 220. 도2j에서, 기부 단부(262)의 경사 영역(263)이 완전히 덮여지고(360°), 작은 "립(lip)"이 전체 기부 단부를 따라 연장되어 있다. Also extend along at 2j, inclined area 263 is being completely covered (360 °), a small "lip (lip)", the entire proximal end of the proximal end 262. 이러한 완전한 깔때기 형상은 모든 측벽과 마스킹 층(420)의 표면의 일부분을 따라 시드 층의 적층을 허용하는 스텐실(440)을 사용하여 용이하게 얻어진다. This complete funnel shape is easily obtained by using the stencil 440 to allow stacking of the seed layer along a portion of the surface of all the side walls and the masking layer (420). 이러한 스텐실은 도4e에 도시되어 있고, 최종 구조물은 도4g에 도시되어 있다. This stencil is shown in Fig. 4e, the final structure is shown in Figure 4g. 도2i는 시드 층을 개구(222)의 측벽의 부분에만 적층한 결과를 보여준다. Figure 2i shows the result of only the laminated portion of the side wall of the seed layer opening 222. 이는 도2e에서 도시한 바와 같이, 개구(222)의 부분을 덮는 스텐실을 이용하여 용이하게 얻어진다. This is as shown in Figure 2e, is obtained easily by using a stencil covering the portion of the opening 222. 선택된 마스크 및 적층의 조건에 따라 약간의 측벽이 덮여질 수 있다. Some of the side walls may be covered in accordance with the selected mask and the stacked condition. 이는 일측벽의 일부분만이나, 도2i에 도시된 바와 같은 전체 측벽, 1개 이상의 측벽 부분들(바람직한 실시예), 또는 완전한 깔때기 형상(특히 바람직한 실시예)을 이루는 도2j에서 도시된 바와 같은 측벽 영역 전체를 포함할 수 있다. This is only part of one side wall, or also the entire side wall, at least one side wall portion as shown in Fig. 2i (the preferred embodiment), or the complete funnel-shaped (particularly preferred embodiment) to achieve even a side wall as shown in 2j region may comprise a whole. 도금 후 최종 구조물은 도2g에서 단면으로 도시되어 있다. After plating the final structure it is shown in cross section in Fig. 2g. 기부가 정사각형이면, 도2g의 사시도는 도2i에 도시된 도면과 유사할 수 있다. If the base is square, a perspective view of 2g may be similar to the diagram shown in Figure 2i.

삭제 delete

도시의 편의를 위해, 도2f와 도2k의 상부면도는 도2e, 도2g 및 도2l의 상세한 단면의 부분적인 깔때기의 실시예의 대안으로 완전한 깔때기 실시예를 도시하고 있다. For ease of illustration, Fig. 2f and also the detailed embodiment of an alternative to the partial cross-section of the funnel of the upper shaving Figure 2e, Figure 2g and the 2k 2l shows a complete embodiment funnel. 최종 구조물은 도2j에서 도시한 바와같이 원형 기부를 갖는, 도2i에서 도시한 바와 같이 부분적인 깔때기 형상과 유사하다. The final structure is also, having a circular base as shown in Figure 2j similar partial funnel-shaped as shown at 2i.

도2k는 복수 접촉 구조물(260a, 260b) 중 2개를 도시한 도2g의 전자 요소(200)의 상부면도이고, 각 접촉 구조물(260a, 260b)은 (대시선으로 표시된) 2개의 접촉 패드 (208a, 208b) 중 1개와 연관되어 있다. Figure 2k is a multiple contact structure (260a, 260b) and the top view of the electronic elements 200 of the two of the illustrated Fig. 2g, each contact structure (260a, 260b) has the two contact pads (indicated by a dashed line) ( dogs are related to one of 208a, 208b). 접촉 구조물(260a, 260b)은 각각 기부 단부(262a, 262b), 팁 단부(264a, 264b) 및 중심 본체부(266a, 266b)를 갖는다. Contact structures (260a, 260b) each has a base end (262a, 262b), the tip end portion (264a, 264b) and a central body portion (266a, 266b). 접촉 구조물(260a, 260b)의 경사 영역(263a, 263b)은 각각 본 도면에 도시되어 있다. Contact structures inclined regions (263a, 263b) of the (260a, 260b) is shown in the figure, respectively.

도2k에서 명백히 도시된 바와 같이, 최종 접촉 구조물은 전술한 본원 케이스에 도시되고 기재된 테이퍼진 접촉 구조물과 유사한 방식으로 기부 단부(262a, 262b)에서 넓어지는 것으로부터 그 팁 단부(264a, 264b)에서 좁아지는 것에 이르기 까지 적절하게 (가로로) 테이퍼진다. Fig As clearly shown in the 2k, in the final contact structure from being widened from the base end (262a, 262b) in a manner similar to contact structure tapering shown and described in the foregoing the present case that the tip end (264a, 264b) from being narrowed tapered properly (horizontally). 접촉 구조물(260a, 260b)은 도시의 명확성을 위해 이중으로 크로스 해칭되어 있으나, 이러한 이중 크로스 해칭은 본 도면에서 단면을 표시하지 않음을 분명히 이해하여야 한다. Contact structures (260a, 260b) is a double cross-hatched for clarity, but shown, this double cross hatching is to be clearly understood not show a cross-section in the figure.

도2g에서 명백히 도시된 바와 같이, 기부 단부(262), 즉 전체 접촉 구조물(260)은 시드 층(250)과 도전층(210)을 통해 전자 요소의 접촉 패드(208) 중 연관된 하나에 전기적으로 연결된다. As shown in clearly shown in 2g, the proximal end 262, i.e. the total contact structure 260 is electrically connected to the one associated of the seed layer 250 and the conductive layer 210, the contact pad 208 of the electronic component through the It is connected. 또한, 명백히 도시된 바와 같이, 상술한 내용으로부터, 전자 요소의 일 그룹의 접촉 패드(208)는 전기도금 공정에 의해 접촉 구조물(260)을 용이하게 조립하기 위해 도전층(210)에 의해 서로 단락될 수 있다. In addition, clearly showing the above-described information from the contact pad 208 of a group of electronic components are short-circuited with each other by the conductive layer 210 to easily assemble the contact structure 260 by an electroplating process, as It can be.

공정 중 최종 공정 단계에서, 적절한 솔벤트로 세척함으로써 마스킹 층(220)이 제거될 수 있다. In the final process step in the process, a masking layer 220 may be removed by washing with an appropriate solvent. 예를 들어, 포토레지스트인 마스킹 층(220)은 전술한 다른 임의의 요소에 악영향을 끼치지 않고 아세톤으로 선택적으로 세척될 수 있다. For an example, the photoresist masking layer 220 can be optionally washed with acetone without causing an adverse effect on any other elements described above. 최종적으로, 다른 재료에 의해 (즉, 시드 층(250)에 의해) 덮이지 않는 도전층(210)의 모든 부분들은 적절한 화학 작용을 이용하여 선택적으로 에칭될 수 있다. Finally, all parts of the conductive layer 210 not covered (that is, by a seed layer 250), by other materials using appropriate chemistry can be selectively etched.

도2l 및 도2m은 전자 요소에 대해 기부 단부(262)에 부착된 독립식 접촉 구조물(260)의 최종 제품을 도시한 단면도 및 사시도로서, 그 본체부(266)는 전자 요소의 표면에서 이격 위치하고 그 팁 단부(274)는 본체부(266)의 수평 높이로부터 가장 멀리 떨어져 연장된 지형을 갖는다. Figure 2l and 2m is a showing of the final product of the self-contained contact structure 260 attached to the proximal end 262 to the electronic element cross-sectional view and a perspective view, the body portion 266 is located away from the surface of the electronic component the tip end 274 has an extended terrain is furthest away from the horizontal height of the body portion 266. 최종 접촉 구조물(260)의 기부 단부(262)의 경사 영역(263)은 후술할 도2n 및 도2o 뿐만 아니라 본 도면에서도 명백히 볼 수 있다. Inclined region 263 of the proximal end 262 of the resulting contact structure 260 can be seen clearly in this figure as well as Figure 2n and 2o to be described later.

본질적으로, 각 접촉 구조물(260)을 위해, 접촉 재료의 긴 주요부는 기부 단부(262), 기부 단부(262)에 대향하는 팁 단부(264) 및 기부 단부(262) 및 팁 단부(264)의 사이에 있는 본체부(266)를 갖추도록 마스킹 재료상에 적층되고, 여기에서, 본체부(266)는 기판(202)의 표면에 바람직하게는 거의 평행하고 기부 단부(262)에서 (z-축으로) 오프셋된 평면에 있다. Essentially, for each of the contact structures 260, of the contact material a long main portion base end portion 262, a tip opposed to the base end 262, end 264 and proximal end 262 and tip end 264 of the to equip the body portion 266 in between, and laminated to the masking jaeryosang, here, body portion 266 is preferably substantially parallel and in the proximal end 262 to the surface of the substrate 202 (the z- axis ) it is the offset plane. 돌출 형상부(230)의 결과로서, 팁 단부(264)는 본체부(266)로부터 더 오프셋되어 있다. As a result of the protruding part 230, the tip end portion 264 is more offset from the body portion 266. 마스킹 재료(220)가 제거될 때, 최종 접촉 구조물(260)은 다른 전자 요소(즉, 272 또는 282로 각각 이하에 후술함)의 단자(즉, 270 또는 280)과 접촉하도록 자유로운 팁 단부(264)를 갖고 기판(202)에 대해 기부 단부(262)에 의해 독립식으로 고정되어 있다. When the masking material 220 is removed, the resulting contact structure 260 has a free tip end (264 in contact with the terminal (i. E., 270 or 280) of another electronic component (i.e., to be described below for each more than 272 or 282) ) to have the self-contained and is fixed by the proximal end 262 to the substrate 202.

재료 및 공정 Materials and processes

본원 케이스와 비교하여, 본 발명의 접촉 구조물은 원래, 바람직하게는 전체적으로 금속이고, 다층 구조물로서 형성(제작)될 수 있다. As compared to the present case, the contact structure of the present invention is an original, preferably a metal as a whole, can be formed (produced) as a multilayer structure. 접촉 구조물을 위한 도전 재료의 주요부의 1개 이상의 층들을 위한 적절한 재료는 다음과 같으나 이에 한정되지 않는다. Suitable materials for the main part at least one layer of a conductive material for contact structures gateuna follows, but not limited thereto.

니켈 및 그 합금, Nickel and its alloys,

구리, 코발트 및 그 합금, Copper, cobalt and their alloys,

양자 모두 우수한 전류 운반 능력 및 양호한 접촉 저항력 특성을 보여주는 금(특히 경성 금) 및 은, Both excellent current-carrying capabilities and good contact of gold (especially hard gold) showing the resistance characteristics and is,

백금계 원소, Platinum-group element,

귀금속, Precious metals,

준귀금속 및 그 합금, 특히, 팔라듐계 원소 및 그 합금, Semi-noble metals and their alloys, especially, palladium-based elements and their alloys,

텅스텐, 몰리브덴 및 다른 내화성 금속 및 그 합금. Tungsten, molybdenum and other refractory metals and their alloys.

니켈 및 니켈 합금의 사용이 특히 바람직하다. The use of nickel and nickel alloys is particularly preferred.

땜납식 처리가 요구될 경우, 주석, 납, 창연(bismuth), 인듐 및 그 합금들이 사용될 수 있다. If the solder type process request, and tin, lead, bismuth (bismuth), indium and their alloys can be used.

도전층(210), 시드 층(250) 및 접촉 구조물(260)을 위한 재료를 적층하는 적절한 공정은 수용액에서 나온 재료의 적층을 발생시키는 다양한 공정들, 전기 도금, 비전기 도금, 화학적 증착(CVD), 물리적 증착(PVD), 액체 또는 고체 전구체의 유도된 분해를 통해 재료의 적층을 발생시키는 공정들 등이 있으나, 이에 한정되지 않으며, 재료들을 적층하는 모든 기술들은 일반적으로 알려져 있다. The conductive layer 210, the various step of the appropriate step of laminating a material for the seed layer 250 and the contact structure 260 is generated for deposition of materials out of aqueous solution, electroplating, electroless plating, chemical vapor deposition (CVD ), physical vapor deposition (PVD), but the process and the like to generate a stack of materials via the induced decomposition of the liquid or solid precursor, not limited to this, and any technique for laminating materials are generally known.

도전층(210)을 위한 적절한 재료들은 4500 Å 의 두께와 같이 3000 내지 6000 Å 의 두께로 스퍼터링(sputtering)함으로써 적층되 수 있는 티타늄-텅스텐(Ti-W)을 포함한다. Suitable materials for the conductive layer 210 are stacked can be titanium by sputtering (sputtering) to a thickness of 3000 to 6000 Å, such as thickness of 4500 Å - it includes tungsten (Ti-W). 도전층(210)에는 바람직하나 선택적인 부가는 2500 내지 4500 Å의 두께, 예를 들어 3500 Å의 두께로 적층될 수 있는 골드층이다. Conductive layer 210 is preferably a selective addition is a gold layer, which may be laminated in the example 3500 Å thickness of the thickness, for example, of 2500 to 4500 Å. 도전층(210)의 목적은 주로 시드 층상에 최종 접촉 구조물(260)이 될 도전 재료 덩어리를 축적하도록 전기도금 공정을 이용하기 위해 도전 트레이스(250)에 전기적 연결을 제공하는 것이다. The purpose of the conductive layer 210 is to primarily provide electrical connection to the conductive traces 250 to take advantage of the electroplating process to accumulate the conductive material chunk is the last contact structures 260 on the seed layer. 그러나, 도전층(210)이 생략된 것은 본 발명의 범위내에 있다. However, the conductive layer 210 is omitted, within the scope of the invention. 비도금과 같은 다른 공정이 최종 접촉 구조물이 될 도전 재료 덩어리를 축적하기 위해 채택될 수 있다. Other processes, such as the non-plating may be employed to accumulate the conductive material chunk is the last contact structure.

시드 층(250)은 예를 들어 약 2500 내지 4000 Å의 두께로 스퍼터링함으로써 적층될 수 있는 금일 수 있다. The seed layer 250 may, for example, today, that can be deposited by sputtering to a thickness of about 2500 to 4000 Å. 다른 바람직한 실시예에서, 시드 층은 약 1000 내지 3000 Å의 두께로 스퍼터링함으로써 적층될 수 있는 구리이다. In another preferred embodiment, the seed layer is copper which can be deposited by sputtering to a thickness of about 1000 to 3000 Å. 대안으로, 시드 층(250)은 최종 접촉 구조물(260)의 덩어리가 축적될 수 있는 다른 적절한 재료일 수 있다. Alternatively, the seed layer 250 may be other suitable material with a chunk of the resulting contact structure 260 can be accumulated.

마스킹 재료(220, 320, 420)의 적절한 재료는 다양한 석판 포토레지스트, 노볼랙 수지 및 폴리이미드를 포함한다. Suitable material for masking material (220, 320, 420) includes a variety of lithographic photoresist, no bolraek resin and polyimide.

추종성(compliance) 및 탄성 Followability (compliance) and the elastic

도2n은 접촉 구조물(260)의 팁 단부(264)와 인쇄 회로 기판(PCB)등의 다른 전자 요소(272)의 접촉 패드(270) 간의 가압 접촉 연결을 하도록 요구된 경우를 도시한 것이다. Figure 2n shows a case required to make pressure contact connection between the contact structures 260, the tip end 264 and the printed circuit board (PCB) the contact pad 270 of another electronic component 272, such as a. 이러한 경우, 접촉 구조물(260)은 기판(202)의 표면으로부터 직각(90°)인 "z-축"으로 탄성적으로(즉, 소성적으로라기 보다는 탄력적으로) 반작용한다. In this case, the contact structure 260 may react elastically to the "z- axis" a right angle (90 °) from the surface of the substrate 202 (that is, a resilient, rather than a small grades). 이는, 예를 들어, 기판(202)와 전자 요소(272) 간의 소켓 장착식으로, 용이하게 탈거될 수 있는 연결을 하도록 요구된 경우일 것이다. This, for example, will be as required to make a socket mounted between the substrate 202 and the electronic element 272, a connection which can be easily detached.

도2o는 땜납(284)으로 인쇄 회로 기판(PCB)과 같은 다른 전자 요소(282)(272와 비교)의 접촉 패드(280)(270과 비교)에 접촉 구조물(260)의 팁 단부(264)를 보다 영구적으로 결합시키는 것이 바람직한 경우를 도시한 것이다. Figure 2o other electronic components 282 contact pads 280, the tip end 264 of the contact structure 260 in (270 and comparison of the comparing and 272) such as solder 284 to the printed circuit board (PCB) the more that is permanently coupled to illustrate the preferred case. 본 경우에서, 접촉 구조물(260)은 "x-축" 및/또는 "y-축"에서 순응적으로 반작용하고, 양 축은 기판(202)의 표면에 대해 평행하다. In this case, the contact structure 260 is "x- axis" and / or to react with adaptive in "y- axis", and is parallel to the surface of the two-axis substrate 202. 이는 2개의 전자 요소들 사이의 열 팽창 계수간의 차이를 수용하도록 요구되는 경우일 것이다. This will be as required to accommodate the difference between the coefficients of thermal expansion between the two electronic components.

접촉 구조물(260)이 x-축, y-축 및 z-축의 어느 축 또는 모든 축에 탄성적으 로 및/또는 순응적으로 편향함으로써 인가된 힘에 반작용한다. By contacting structure 260 is deflected in the x- axis, y- axis, and elastically coming into and / or adapt to any axis or any axis z- axis enemy reacts to the applied force.

이러한 탄성 접촉 구조물은 부가적인 구조물을 부가함으로써 향상될 수 있다. These resilient contact structures can be improved by adding an additional structure. "초소형 전자 요소 상호 연결 요소를 위한 접촉 팁 구조물 및 그 제조 방법"이란 명칭으로, 계류 중이고 통상 양도된 미국 특허 출원 제08/819,464호와, 이와 대응하는 WO97/43653으로서 1997년 11월 20일에 공개된 PCT 출원 제PCT/US97/08606호는 전기식 기부상에 팁 구조물을 한정하고 전자 요소에 이 구조물을 이전하는 방법을 기재하고 있다. A "microelectronic elements contact tip structure, and a manufacturing method for interconnecting" is the name, as the mooring you are commonly assigned U.S. Patent Application No. 08/819 464 number and, WO97 / 43653 corresponding to this on November 20, 1997 published PCT Application No. PCT / US97 / 08606 discloses and defines a tip structure on the electric machine base portion and a method for transfer of this structure to the electronic element. 이러한 팁 구조물은 도2l의 구조물에 대한 출원에 기재된 기술을 이용하여 이전될 수 있다. The tip structure can also be transferred using the techniques described in the application for the structure of 2l.

다른 예시의 접촉 구조물 Contact structure of another example

본 발명의 접촉 구조물(260)에 유용한 형상은 팁 단부(264)가 본체부(266)로부터 오프셋된 것이다. Useful shape to the contact structure 260 of the present invention with a tip end portion 264 is offset from the body portion 266. 이 오프셋은 돌출 형상부(230)의 존재의 결과이다. This offset is the result of the presence of a protruding part 230. 도2l에 도시된 스프링 접촉 요소(260)의 본체부(266)로부터 팁 단부(264)의 오프셋 거리 "d1"에 유의할 필요가 있다. Also, it is necessary from the body portion 266 of the spring contact element 260 shown in 2l Note the offset distance "d1" of the tip end portion 264. 상술한 본원 케이스의 도3a와 비교해보라. Of the above-described present case, compare with Figure 3a.

그러나, 특정 적용에서는, 접촉 구조물의 본체부로부터 팁 단부의 그러한 오프셋이 요구되지 않는 것을 고려해야 한다. However, in the particular application, should be considered not from the body portion of the contact structure is required that the offset of the tip end.

본 발명의 실시예에 따르면, 접촉 구조물은 팁 단부가 본체부로부터 오프셋되지 않고 접촉 구조물의 팁 단부로 연장한 본체부를 갖출 수 있다. According to an embodiment of the invention, the contact structure may be equipped with a main body portion extending to a tip end of the contact tip end structure is not offset from the body portion. 예를 들면, 팁 단부는 본체부와 동일 평면상에 있을 수 있다. For example, the tip end portion may be on the main body and the same plane. 그러한 접촉 구조물을 제조하는 과정은 다음의 변경들을 가지고 도2a 내지 도2l에 대해 상술한 방식으로 주로 진행될 것이다. Process for preparing such a contact structure will mainly take place in the manner described above for Figures 2a-2l with the following changes.

도3a(도2d와 비교)는 패시베이션(passivation)층(304)(204와 비교)에서 개구(306)(206과 비교)를 통해 노출된 접촉 패드(308)(208과 비교)를 갖는 기부(202와 비교)상에 도전층(310)(210과 비교)이 적용된 개구(322)(222와 비교)를 구비한 마스킹층(320)(220과 비교)을 도시한 것이다. (Compare Fig. 2d), Fig 3a is the base having a passivation (passivation) layer 304 (204 and compared) at the opening (306) (206 and compare) the contact pads 308 (compare 208 and) exposed through the ( 202 and compare) the masking layer 320 is provided with a conductive layer (310, 210, and comparison) are applied compared to the openings 322, 222 onto illustrates a (compared with 220). 도2d와 구별되는 바와 같이, 돌출 형상부(230)는 제공되지 않는다. As distinct from Figure 2d, protruding part 230 is not provided. 도2b에 대해 상술한 것과 유사한 방식으로, 개구(322)의 테이퍼진 영역이 본 도면에서 참조부호 323으로 표시된다. Also in a manner similar to that described above for 2b, the tapered region of the openings 322 is indicated by reference numeral 323 in the figure.

도3b(도2e와 비교)는 마스킹 층(320)상에 배치된 스텐실(섀도우 마스크)(340)(240과 비교)을 도시한 것으로서, 스텐실(340)은 개구(342)(242와 비교)를 갖추고 시드 층(350)(250과 비교)은 마스킹층(320)에 개구(342)를 통해 적층되며 개구들(306) 안으로 그리고 접촉 패드(308)상에 있는 도전층(310)이 포함되어 있다. (Compare Fig. 2e) Figure 3b is the stencil as showing a (shadow mask) 340 (compare 240 and), the stencil 340 is an opening 342 (compare 242) disposed on the mask layer 320 is a feature including a seed layer 350 (250 and compared) is a conductive layer 310 on the masking layer is laminated through an opening 342 to 320, the openings 306 in and contact pads 308 have. 돌출 형상부(230)는 본 실시예에 제공되어 있지 않기 때문에, 시드 층(350)은 최종 접촉 구조물의 팁 단부가 될 것을 향해 "융기"하지 않고, 오히려 최종 접촉 구조물의 본체가 될 것과 일직선으로(동일 평면상에) 있다. Since protruding part 230 because it is not provided in this embodiment, the seed layer 350 is not "bump" towards to be a tip end portion of the resulting contact structure, rather than as a straight line to be the main body of the resulting contact structure It is (on the same plane). 시드 층(350)은 마스킹 재료(320)의 개구(322)의 경사 영역(323)에 적층될 경사 영역(353)을 갖는다. The seed layer 350 has a gradient region (353) is laminated to the inclined region 323 of the opening 322 of masking material (320).

접촉 구조물(360)을 형성할 재료를 적층하는 단계와, 마스킹 층(320)을 제거하는 단계와, 도전층(310)의 노출된(덮이지 않은) 부분을 제거하는 단계를 포함하는 다음 공정 단계는 상기 실시예에 대해 기재된 바와 같이 진행될 것이다. Steps and, following process steps including a step of removing (not covered) portion exposed in the step, and a conductive layer 310 to remove the masking layer 320 of the stacked material to form a contact structure 360, It will proceed as described for the above embodiment. 도3c(도2k와 비교)는 상술한 도금, 마스킹 층(320) 세정 및 도전층(310)의 선택적인 에칭이 발생된 후에, 그러한 공정으로 인한 접촉 구조물(360)(260과 비교)을 도시한 것이다. Figure 3c (also compared with the 2k) is the above-mentioned plating, the masking layer 320, the cleaning and the conductive layer after the selective etching of (310) occurs, the contact structures 360 due to such a process (compare 260 and) shown one will. 최종 접촉 구조물(360)은 기부 단부(362)(262와 비교), 팁 단부(364)(264와 비교) 및 본체부(366)(266과 비교)를 갖는다. The resulting contact structure 360 ​​has a base end 362 (compare 262), the tip end 364 (compare 264) and a body portion 366 (compare 266 and). 도시된 바와 같이, 접촉 구조물(360)은 기부 단부(362)와 본체부(366)의 사이에서 경사 영역(363)을 갖는다. As shown, the contact structure 360 ​​has an inclined region 363 between the proximal end 362 and a body portion (366). 경사 영역(363)은 시드 층(350)의 경사 영역(353)상에 있고, 경사 영역(353)은 마스킹 재료(320)의 개구(322)의 경사 영역(323)상에 있다. Inclined area 363 is in the inclined areas 353 of the seed layer 350, the inclined region 353 is in the inclined areas 323 of the opening 322 of masking material (320).

이러한 구조물은 더욱 복잡한 구조물을 형성하기 위해 부가적 요소를 부가하여 더욱 처리될 수 있다. This structure can be further processed by adding additional elements to form more complex structures. "초소형 전자 요소 상호 연결 요소를 위한 접촉 팁 구조물 및 그 제조 방법"이란 명칭으로, 계류 중이고 통상 양도된 미국 특허 출원 제08/819,464호와, 이와 대응하는 WO97/43653호로서 1997년 11월 20일에 공개된 PCT 출원 제PCT/US97/08606호는 희생 기판 상에 팁 구조물을 형성하고 전자 요소에 이 구조물을 이송하는 방법을 기재하고 있다. "Contact tip structure, and a manufacturing method for a micro-electronic element interconnect element" as is name, the mooring you are commonly assigned U.S. Patent Application No. 08/819 464 number and, on the other corresponding to WO97 / a 43 653 No. 11 wol 20, 1997 to the PCT Application No. PCT / US97 / 08606, published on describes a method of forming the tip structures on a sacrificial substrate and transferred to the structure in the electronic component. 이러한 팁 구조물은 도3c의 구조물에 대한 출원에 기재된 기술을 이용하여 이전될 수 있다. The tip structure can be transferred using the techniques described in the application for the structure of Figure 3c.

본 구조물의 다른 유용한 향상은 부가된 팁 요소가 본체부(366)로부터 더욱 멀리 돌출하도록 스페이서 요소를 포함하는 것이다. Another useful improvement in the structure is to include a spacer element for the element tip portion so as to project further away from the body portion 366. "초소형 전자 요소 접촉 구조물 및 그 제조 방법"이란 명칭으로, 1998년 1월 29일 자로 출원되어, 계류 중이고 통상 양도된 미국 특허 출원 제08/(미지정 상태임)호는 포스트 구조물을 만들고, 팁 구조물을 만들고, 이 두 개를 서로 결합하여 지지 구조물로 만드는 것을 기재하고 있다. A "microelectronic elements contact structure and a method of manufacturing the same" is the name, are filed as 29 January 1998, (which is unspecified) Mooring you are usually assigned US Patent Application No. 08 / No. creates the post structure, tip structure It is created, and base material to make a two by a support structure bonded to each other. 이는 도3c의 탄성 접촉 구조물과 잘 작용할 것이고, 정밀하게 한정된 팁 구조물을 갖는 탄성 접촉 구조물을 제공한다. This will work well with the resilient contact structures of Figure 3c, accurately provides a resilient contact structure having a defined tip structure. 바람직한 실시예로서, 계류 중인 출원에서 기재되어 마련된 팁 포스트 결합체는 본체부(366)의 팁 단부에 납땜되고, 팁 포스트 결합체는 계류 중인 상기 출원에 기재된 대로 해제된다. In a preferred embodiment, the post tip assemblies are described in co-pending application provided is soldered to the tip end of the body portion 366, the post tip combination is released as described in the co-pending application. 도3d를 참조하면, 팁 부분(364)은 포스트(382)에 납땜 재료(381)에 의해 고정되고, 이는 팁 본체(384)에 납땜 재료(383)에 의해 고정된다. Referring to Figure 3d, the tip portion 364 is fixed by brazing material 381 to the post 382, ​​which is fixed by a solder material 383 in the tip body (384). 팁 본체(384)는 바람직한 팁 지점(385)과 함께 도시되나, 이러한 형상은 선택적이다. Tip body portion 384, but shown with the preferred point of tip 385, this shape is optional.

원격으로 위치하는 접촉 구조물 Contact structure which is located remotely,

반도체 장치 등의 전자 요소의 접촉 패드(208)의 위치에 직접 그 기부 단부(262)를 갖는 접촉 구조물(260)을 제조하는 기술이 상술되었다. The technology for producing a contact structure having an electronic element directly on the position of the contact pad 208. The proximal end 262 of the semiconductor device 260 has been described above. 전자 요소를 위한 특정 적용에 있어서, 접촉 구조물, 특히 그 기부 단부를 연결된 접촉 패드로부터 멀리 떨어지게 위치시키는 것이 바람직할 수 있다. In a particular application for an electronic component, it may be desirable to position far apart from the contact pad connected to a contact structure, particularly its proximal end. 이러한 방식으로, 접촉 구조물(260)의 팁 단부(264)는 연결된 접촉 패드보다 다른 배치(패턴, 피치 등)를 가질 수 있다. In this way, the tip end 264 of the contact structure 260 can have a different arrangement (pattern, pitch and the like) than the contact pads is connected.

상기 미국 특허 출원 제08/955,001호는 합체된(전기적으로 연결된) 단자(접촉 패드)로부터 떨어져 있는 전자 요소상의 영역에 스프링 접촉 요소를 제조하는 것을 개시한다. U.S. Patent Application No. 08/955 001 discloses that for producing the spring contact element in the region on the electronic element that is remote from the polymer (electrically connected to) the terminal (the contact pads). 일반적으로, 스프링 접촉 요소는 전자 요소의 단자(접촉 패드)로부터 단자에서 이격된 위치로 연장하는 도전 라인에 장착될 수 있다. Generally, the spring contact element may be mounted to a conductive line extending in a position spaced from the terminal from the terminals (contact pads) of the electronic element. 이러한 방식으로, 복수개의 동일한 스프링 접촉 요소가 전자 요소에 장착될 수 있어, 그 자유 (말단) 단부는 전자 요소 상의 단자의 패턴에 의존하지 않는 패턴 내의 위치에서 배치된다. In this way, there is the same plurality of spring contact elements can be mounted on the electronic component, the free (distal) end thereof is disposed at a position in the pattern that do not depend on the pattern of the terminals on the electronic components. 특히 유용한 실시예에서, 스프링 접촉 단자의 자유 단부는 전기적으로 연결된 단자로부터 공간 이동할 수 있다. In a particularly advantageous embodiment, the free end of the spring contact terminal is movable space from the terminal being electrically coupled.

전자 요소의 단자로부터 이격되어 스프링 접촉 요소를 위치시키는 개념은 본 발명의 초소형 전자 요소 접촉 구조물이 합체된(전기적으로 연결된) 단자로부터 이격된 위치에서 제조될 수 있도록 본 발명의 기술에 참조될 수 있다. Away from the terminal of the electronic element concept to position the spring contact elements may be referred to in the present so that they can be manufactured at a location remote from the microelectronic element contact structures copolymer (electrically connected to) the terminal of the present invention invention described .

도4a는 도2a에 비교될 수 있고, 복수개의 접촉 구조물이 제조될 수 있는 예시적 전자 요소(400)(200과 비교)를 도시한 것이다. Figure 4a illustrates an exemplary electronic component 400 (compare 200) which may be the production number, and the plurality of contact structures to be compared in Figure 2a. 단일 접촉 구조물(460)(260과 비교)의 제조는 복수개의 접촉 구조물을 제조하는 예시로서, 바람직하게는 동일 요소상에 동일 시간으로, 기재될 것이다. By way of example for producing a plurality of contact structures are produced in a single contact structure 460 (compare 260 and), and preferably will be in the same time on the same element substrate. 통상적으로, 단일 요소 상에 제조된 접촉 구조물의 각각은 서로에 대하여(즉, 치수, 형상 등) 실질적으로 동일하지만, 각각의 접촉 구조물의 치수 및 형상은 소정의 적용 요건에 대하여 설계자에 의해 개별적으로 제어되고 결정될 수 있다. Typically, each of the contact structures fabricated on a single element with respect to each other (that is, the dimensions, shape, and so on) is substantially the same, but, the dimensions and shape of each of the contact structure with respect to the predetermined criteria for the designer separately It can be controlled and determined.

전술한 예에서와 같이, 이 예에서, 전자 요소(400)는 실리콘 기판(402, 도면 부호 202에 비교됨), 실리콘 기판(402)의 표면 상에 배치된 패시베이션 층(404, 도면 부호 204에 비교됨), 및 패시베이션 층(404)을 통해 금속 접촉 패드(408, 도면 부호 208에 비교됨)로 연장된 개구(406, 도면 부호 206에 비교됨)를 포함하는 반도체 장치이다. As in the example described above, in this example, the electronic element 400 (bigyodoem to 402, reference numeral 202) silicon substrate, a passivation layer (bigyodoem to 404, the reference numeral 204 located on a surface of the silicon substrate 402 ), and a passivation layer (a semiconductor device including an opening (bigyodoem to 406, the numeral 206) extend 404) to the metal contact pad (bigyodoem to 408, numeral 208) through.

전술한 예에서와 같이, 도4(도2a에 비교됨)에 도시된 것처럼, 공정의 제1 단계에서, 패시베이션 층(404)의 표면, 개구(406)의 측벽 및 금속 접촉 패드(408)의 노출된(개구 내에서) 표면을 약 4500 Å 의 두께로 스퍼터링하고 덮음으로써 적층되는 공형의 연속된 티타늄-텅스텐(Ti-W) 층과 같은 도전층(410, 도면 부호 210에 비교됨)이 적층된다. As in the example described above, as shown in Figure 4 (bigyodoem in Fig. 2a), exposed in the first step of the process, the passivation layer 404 surface, the opening 406 side and the metal contact pad 408 of the is deposited a conductive layer (bigyodoem to 410, reference numeral 210), such as tungsten (Ti-W) layer sputtered (within the numerical aperture) of the surface to a thickness of about 4500 Å and a continuous titanium conformal laminated by covering.

전술한 예와 대비하여, 이 예에서, 제2 도전층(412)은 도전층(410) 상에 적층될 수 있으며 접촉 패드(408) 상의 위치로부터 접촉 패드(408)로부터 이격된 위치(422)까지 연장된 영역을 포함하도록 패터닝될 수 있다. In contrast to the example described above, in this example, the second conductive layer 412 is a position 422 spaced apart from the conductive layer 410, the contact pad 408 from a position on the can be stacked, and the contact pad 408 on the until it can be patterned to include the extension area. 제2 도전층(412)을 적층 및 패터닝하는 것은 (a) 제2 도전층(412)이 피복층으로서 적층되며, 후속해서 패터닝되거나(예를 들어, 통상의 사진 석판 기술을 사용함), (b) 제2 도전층(412)이, 예를 들어, 전술한 스텐실(240)과 같은 스텐실을 사용하여 패터닝된 층으로서 적층되거나, (c) 제2 도전층(412)이 도전층(410)의 전부 또는 일부를 덮는 피복층으로서 적층되는 것을 포함하는 통상의 반도체 가공 기술로 이루어지지만 이에 제한되지는 않는다. The second is to laminate and pattern a conductive layer 412 (a), the second conductive layer 412 is deposited as a covering layer, subsequently patterned or (e. G., Using conventional photolithographic techniques), (b) a second conductive layer 412 is, for example, by using a stencil, such as the above-described stencil 240, or deposited as a patterned layer, (c) all of the second conductive layer 412. the conductive layer 410 or but it made by conventional semiconductor processing techniques, including those to be deposited as a coating layer covering a part are not limited. 이 제2 도전층(412)은, 예를 들어, 전술한 미국 특허 출원 제08/955,001호에 개시된 기술을 사용하여 후속 단계에서 패터닝될 수 있다. The second conductive layer 412 is, for example, may be patterned in a subsequent step by using the technique disclosed in the aforementioned U.S. Patent Application No. 08/955 001 call.

제2 도전층(412)은 양호하게는 2500 내지 4500 Å의 두께, 예를 들어, 3500 Å의 두께의 금(Au)의 층이다. A second conductive layer 412 is preferably 2500 to 4500 Å thick, for example of a layer of gold (Au) in a thickness of 3500 Å. 제2 도전층(412)의 설계 및 제2 도전층(412)에 대한 특정 치수는 일반적으로 통상의 트레이스에 대응할 수도 있으며 적당한 치수는 당업자에 의해 용이하게 선택될 수 있다. Second specific dimensions of the design and the second conductive layer 412 of the conductive layer 412 is typically may correspond to a conventional trace appropriate dimensions can be readily selected by those skilled in the art.

패터닝된 제2 도전층(412)을 제공하는 여러 기술은 본 명세서에 참고로 첨부된 미국 특허 출원 제08/955,001호에 설명되어 있다. Several techniques to provide a patterned second conductive layer 412 is described in U.S. Patent Application No. 08/955 001 No. attached herein by reference.

도4b(도2b에 비교됨)에 도시된 바와 같이, 다음 단계의 공정에서, 마스킹 재료(예를 들어, 포토레지스트)의 층(420)은 실리콘 기판(402)의 표면 상에[즉, 도전층(410)과 제2 도전층(412) 상에] 적층되며 마스킹 층(420)을 통해 완전히 연장되는 개구(422, 도면 부호 222에 비교됨)를 포함하도록 패터닝된다(예를 들어, 통상의 사진 석판 기술을 사용함). As shown in Figure 4b (bigyodoem in Figure 2b), in the next phase process, the masking material layer 420 (e.g., photoresist) is i.e. on the surface of the silicon substrate 402, a conductive layer 410 and the second conductive layer is laminated on the (412) is patterned to include a complete opening (bigyodoem to 422, reference numeral 222) extending through the masking layer 420 (e.g., conventional photolithographic using the technology). 이 예에서, 개구(422)는 개구(406)로부터 이격되어, 그 결과, 패시베이션 층(404) 내의 개구(406) 위에 있는 것(이전의 예에 대하여 설명됨)이 아니라 접촉 패드(408)로부터 이격된 위치에 있다. In this example, the opening 422 is spaced apart from the opening 406, and as a result, the passivation layer being located over the opening 406 in the 404 (described with respect to the previous example) are not the contact pads 408 in the spaced apart position. 접촉 패드(408)로부터 이격된 위치에 이러한 복수의 개구(422)를 위치시킴으로써, 실질적으로 동일한 복수의 접촉 구조물(460)은 전자 요소의 접촉 패드의 외형과 다른 외형으로 전자 요소 상에 제조될 수 있다. By placing a plurality of apertures 422, such a spaced-apart position from the contact pad 408, a substantial plurality of contact structures (460) the same as can be made on the electronic element in appearance and other external shape of the contact pads of the electronic component have.

전술한 예에서와 같이, 이 예에서, 각각의 개구(422)는 접촉 패드(408) 상의 개구(406)의 면적보다 더 큰 면적을 갖는 것이 바람직하다. As in the example described above, in this example, each aperture 422 preferably has a larger area than the area of ​​the opening 406 on the contact pad 408. 예를 들어, 개구(422)는 40,000 μm 2 [접촉 패드(408)의 노출 면적의 4배]의 면적을 가질 수도 있다. For example, opening 422 may have an area of 40,000 μm 2 [4 times the exposed area of the contact pad 408. 또한, 본 발명의 핵심적인 특징은 아니지만, 일반적인 제안으로서, 접촉 구조물의 영역(기부 단부 영역)은 접촉 구조물을 전자 요소에 기계적으로 체결(부착)하기 위해 충분히 크게(소정의 이격 억제) 되어야 한다. In addition, the key feature of the present invention, but, as a general suggestion, to be the area of ​​contact structures (proximal end region) is sufficiently large (the predetermined inhibition spacing) in order to enter into (attached to) the mechanical contact structures to the electronic component.

전술한 실시예에서와 같이, 이 실시예에서, 마스킹 층(420)은 양호하게는 적어도 약 50 ㎛, 적어도 약 100 ㎛, 적어도 약 150 ㎛ 및 적어도 약 200 ㎛의 두께로 적층된다. As in the above-described embodiments, in this embodiment, the masking layer 420 is preferably deposited to a thickness of at least about 50 ㎛, at least about 100 ㎛, at least about 150 ㎛ and at least about 200 ㎛. 전술한 예에서와 같이, 이 예에서, 개구(422)의 측벽(모서리벽)은 양호하게는 확실하게 테이퍼 가공된다. As in the example described above, in this example, the side wall (edge ​​wall of the opening 422) is preferably tapered to be sure. 도2b에 대하여 전술한 것과 유사한 방식으로, 개구(422)의 테이퍼 가공된 영역은 이 도면에서 도면 부호 423으로 표시된다. Figure 2b with respect to the manner similar to that described above, tapered regions of the openings 422 is indicated by reference numeral 423 in the figure.

도4c(도2c에 비교됨)는 도4b의 전자 요소(400)의 평면도이며, 마스킹 층(420) 내의 개구(422)와, 결합 접촉 패드(408, 점선으로 표시됨)를 도시한다. 4c (bigyodoem in Fig. 2c) also shows an aperture 422, and a bonding contact pads (indicated by 408, broken lines) in a plan view of an electronic component 400 of Figure 4b, the masking layer 420. 이 도면에서, 제2 도전층(412)의 패터닝된 부분도 또한 접촉 패드(408)로부터 개구(422) 내에까지 연장되어 점선으로 도시되어 있다. In the figure, extends to the inside from the second patterned part is also the contact pad 408 of conductive layer 412, an opening 422 is shown by a broken line. 도2c에 대하여 전술한 것과 유사한 방식으로, 개구(422)의 테이퍼 가공된 영역은 이 도면에서 도면 부호 423으로 표시되어 있다. Also in a manner similar to that described above with respect to 2c, tapered area of ​​the openings 422 it is indicated by reference numeral 423 in the figure.

전술한 예의 방식에 비교되는 방식으로, 이 실시예에서, 도4d(도2d에 비교됨)에 도시된 바와 같이, 다음 단계의 공정에서, 돌출부(430)는 개구(422)로부터 거리"L'"(거리 "L"에 비교됨)에서 마스킹 층(420)의 표면 상에 적층될 수도 있다. As compared to the above-described way of example the way, in this embodiment, as shown in Figure 4d (bigyodoem in Fig. 2d), in the next-step process, the distance from the projecting portion 430 is an opening (422) "L '" (bigyodoem the distance "L") it may be laminated on the surface of the masking layer 420 in. 전술한 예에서와 같이, 이 예에서, 돌출부(430)는 전자 요소(400) 상에 제조된 접촉 구조물(460)의 접촉(팁) 단부(464)의 기본 외형을 한정한다. As in the example described above, in this example, the protrusion 430 defines the outer shape of the base contact (tip) end portion 464 of the contact structure 460 fabricated on the electronics component 400. The 전술한 예에서와 같이, 이 예시적인 예에서, 돌출부(430)는 에폭시, 포토레지스트 등의 재료의 "점" 또는 "덩어리"이다. As in the example described above, in this illustrative example, the projection 430 is a "point" or "chunks" of the material, such as epoxy, photoresist.

전술한 예에서와 같이, 이 예에서, 도4e에 도시된 바와 같이, 다음 단계의 공정에서, 스텐실(섀도우 마스크, 440)은 마스킹 층(420, 도면 부호 240에 비교됨)의 표면 상에 배치되며 개구(442, 도면 부호 242에 비교됨)를 갖는다. As in the example described above, in this example, as shown in Figure 4e, in the next phase process, a stencil (shadow mask, 440) is arranged on the surface of the masking layer (bigyodoem to 420, reference numeral 240) It has an opening (bigyodoem to 442, reference numeral 242). 스텐실(440)이 마스킹 층(420)의 표면 상에 위치되면서, (예를 들어, 금의) "시드"층(450)은 마스킹 층(420) 및 이 마스킹 층(420)의 개구(422) 내로 하방 연장된 돌출부(430)의 [개구(442)를 통해] 노출된 표면 상에 그리고 제2 도전층(412)의 노출된 표면 상에 (예를 들어, 스퍼터링에 의해) 적층된다. Stencil as 440 are located on the surface of the masking layer 420, (e.g., of gold) "seed" layer 450 has an opening 422 of masking layer 420 and masking layer 420 into [through an opening (442) of a projection 430 extending downwardly on the exposed surface and on the exposed surface of the second conductive layer 412 is deposited (e.g., by sputtering). 패터닝된 부분의 시드 층(450)은 전자 요소(400) 상에 제조되도록 하기 위해 접촉 구조물(460)을 한정하는 기부로서 작용하는 "트레이스"로 간주될 수 있다. The seed layer 450, the patterned portion may be considered a "trace" that acts as a base that defines a contact structure to that produced on the electronic element 400, 460. 시드 층(450)은 마스킹 재료(420) 내의 개구(422)의 경사진 영역(423) 상에 적층되는 경사진 영역(453)을 가진다. The seed layer 450 has a sloped region 453 is deposited on the sloped region 423 of the opening 422 in the mask material (420).

도4f(도2f에 비교됨)는, 스텐실(440) 내의 개구(442)를 도시하는, 도4e의 전가 요소(400)의 평면도이며, 개구(442)는 접촉 패드(408, 점선으로 도시됨)로부터 이격된 위치[개구(422)]에서 돌출부(430, 점선으로 도시됨)까지 연장된다. (As shown by 408, dotted line) Fig. 4f (FIG bigyodoem to 2f) is a plan view of transfer element 400 of Figure 4e showing an aperture 442 in stencil 440, the opening 442 is the contact pad from extending in a spaced apart position - the opening (422) to the protrusion (430, shown in dotted lines).

또한, 도4f는 스텐실(440) 내의 개구(442)를 통해 적층된 시드 층(450)의 패터닝된 트레이스를 예시한다. Further, Fig. 4f illustrates a patterned trace of the seed layer (450) laminated through an opening 442 in the stencil (440). 트레이스는 명확하게 예시하기 위해 크로스 해칭하여 예시되었지만, 이 도면에서 크로스 해칭은 단면을 나타내지 않음을 분명히 알 수 있을 것이다. Traces have been illustrated by cross-hatching for illustrative clarity, the cross-hatching in the figure it will be apparent to a cross-section not shown. 트레이스는 기부 단부(452), 팁 단부(454) 및 중심 본체부(456)를 구비한다. Trace has a proximal end 452, a tip end portion 454 and central body portion 456.

도4g(도 2g에 비교됨)는 접촉 구조물(460, 도면 부호 260에 비교됨)이 시트층(450)의 도전 트레이스 시에 형성되는 다음 단계의 공정 후의 결과이다. Figure 4g (FIG bigyodoem in 2g) is the result after the next step is formed at the conductive traces of the sheet layer 450 (bigyodoem to 460, reference numeral 260) in contact structures process. 접촉 구조물(460)은 기부 단부(462, 도면 부호 262에 비교됨), 팁 단부(464, 도면 부호 264에 비교됨), 및 기부 단부(462)와 팁 단부(464) 사이에서 연장된 본체부(466, 도면 부호 266에 비교됨)를 구비한다. Contact structure 460 includes a base end portion (462, reference numeral bigyodoem to 262), a tip end (464, bigyodoem the reference numeral 264), and the proximal end 462 and tip end 464 of the body portion (466 extend between and a, bigyodoem the reference numeral 266). 예시된 바와 같이, 접촉 구조물(460)은 그 기부 단부(462)와 그 본체부(466) 사이에 경사부(463)를 구비하며, 경사부(463)는 마스킹 재료(420) 내의 개구(422)의 경사부(423) 상에 있는 시드 층(450)의 경사부(453) 상에 형성된다. Opening (422 in the As illustrated, the contact structure 460 is provided with a ramp (463) between the base end 462 and the body portion 466, the inclined portion 463 is a masking material (420) ) of the formed on the inclined portion 453 of the seed layer (450) on the ramp (423). 본체부(466)를 통해 취한 접촉 구조물(460)의 단면은 도2i에 도시된 접촉 구조물(260)의 단면과 동등하게 보이기도 있다. Section of the contact structure 460, taken through the body portion 466 can also be boyigido equal to the cross section of the contact structure 260 shown in 2i.

대개는, 접촉 구조물(460)은 그 기부 단부(462)가 합체된 접촉 패드(408)로부터 이격되어 위치된 점을 제외하고는 접촉 구조물(260)과 동일하다. Usually, the contact structure 460 is identical to the contact structure 260, except that the spaced apart from the proximal end contact pads 408, the 462 is incorporated. 즉, 접촉 구조물(460)은 접촉 구조물(260)과 같이 동일한 범위의 다양한 외형, 치수 및 재료를 가질 수 있다. That is, the contact structure 460 can have a different outer shape, dimensions and materials of the same range as the contact structure 260.

전술한 예에서와 같이(도2k에 비교됨), 이 예의 최종 가공 단계의 공정에서, 마스킹 층(420)은 전술한 다른 요소들에 악영향을 미치지 않으면서 적당한 용제로 세척함으로써 제거될 수 있다. As in the example described above in the process (Fig. Bigyodoem the 2k), in this example the final processing step, the masking layer 420 may be removed by washing with an appropriate solvent without adversely affecting the other factors described above. 또한, 최종적으로, 다른 재료에 의해 [이 예에서는 제2 도전층(412)에 의해] 덮여지지 않는 도전층(210)의 모든 부분은 적당한 화학 작용을 사용하여 선택적으로 에칭될 수 있으므로, 전기적으로 연결된 접촉 패드(408)로부터 이격된 위치에서 전자 요소(400)에 기부 단부(462)가 부착되고 본체부(466)가 전자 요소(400)의 표면으로부터 떨어지게 위치되고 팁 단부(464)가 본체부(466)의 높이로부터 더 멀리 위치된 형태를 갖는 자유 직립 접촉 구조물(460)의 최종 제품을 생성한다. Moreover, finally, since by other materials - in this example, by the second conductive layer (412) all parts of the conductive layer that is not covered 210 can be selectively etched by using the appropriate chemistry, electrically connected to the contact, and the base end 462 attached to the electronic component 400 at a position spaced from the pad 408, the main body portion 466 has a body portion positioned away from the surface and the tip end 464 of electronic element 400 to produce an end product free of upstanding contact structure 460 having a further form of the far position from a height of 466.

전술한 예에서와 같이, 이 예의 접촉 구조물은 마스킹 층 위에 점(430)을 먼저 배치하지 않고 제조될 수 있으므로, 팁 단부가 본체부와 일직선으로 되는 접촉 구조물(도면 부호 360과 비교됨)을 생성한다. As in the example described above, generates this example the contact structure may be made without placing the point 430 first over the masking layer, a tip end portion main body portion and the straight line (bigyodoem and reference numeral 360) in contact structures to . 또한, 그러나, 이러한 접촉 구조물의 기부 단부는 제2 도전층(412)에 의해 전기적으로 연결된 접촉 패드로부터 이격되어 위치되기도 한다. In addition, however, the proximal end of such contact structures are also located away from the contact pads are electrically connected by the second conductive layer 412.

전술한 다양한 접촉 구조물(예를 들어, 260, 360, 460)의 임의의 조합물이 단일의 전자 요소에 장착될 수 있다는 것은 본 발명의 범위 내에 있다. Is any combination of the above-described variety of contact structures (e.g., 260, 360, 460) that can be mounted to a single electronic element of is within the scope of the invention.

경로 설정 및 공간 이동 Routing and teleportation

이격되어 위치된 접촉 구조물(460)에 대하여, 다양한 복합 경로 설정 설계는 미국 특허 출원 제08/955,001호에 의해 고려되는 방식으로 수행될 수 있다. With respect to the contact structure 460 are spaced-apart position, setting various composite path design it may be performed in a manner contemplated by U.S. Patent Application No. 08/955 001 call.

즉, 접촉 구조물이 장착되는 전자 요소의 접촉 패드(단자)로부터 "공간 이동"을 제공하는 전자 요소 상에 초소형 전자 요소 접촉 구조물을 제조하는 기술이 설명되어 있다. That is, a technique for producing a microelectronic component contact structure on from the contact pads (terminals) of an electronic element to be in contact structures are mounted electronic components to provide a "teleportation" is described. 본 명세서에서 사용된 바와 같이, "공간 이동"이란 용어는 접촉 구조물의 팁(말단) 단부가 전기적으로 연결되는 전자 요소의 단자와 다른 간격(피치) 및/또는 방위로 배치되는 것을 의미한다. , The term "spatial movement", as used herein, means that the terminals arranged in the other interval (pitch) and / or orientation of the electronic component is the tip (distal) end of the contact structures are electrically connected to.

이러한 방식에서, 복수의 접촉 구조물은 접촉 구조물의 외형 및/또는 피치가 요소 단자의 외형 및/또는 피치와 다른 방식으로 전자 요소에 장착될 수 있고 전자 요소 상의 대응하는 복수의 단자에 전기적으로 연결될 수 있다. In this manner, the plurality of contact structures are the outer and / or pitch of the contact structures can be mounted on the electronic element in appearance and / or pitch and a different way of element terminals may be electrically connected to the plurality of corresponding terminal on an electronic component have. 예를 들어, 요소 단자는 주변 패턴으로 제1 피치에 배치될 수도 있으며, 접촉 구조물의 팁 단부는 제2 피치에서 영역 어레이에 배치될 수도 있으며, 또는 이와 반대도 또한 같다. For example, the element terminals may be arranged in a first pitch in a peripheral pattern, a tip end of the contact structure may be disposed in area array at the second distance, or the vice versa.

양호하게는, 전자 요소 상의 복수의 접촉 구조물에 있어서, 각각의 접촉 구조물은 서로에 대하여 실질적으로 유사하게(동일하게) 되도록 제조된다. Preferably, in the plurality of contact structures on an electronic component, each of the contact structure is made to be substantially similar to (equally) with respect to each other. 유사한 구조물을 사용하는 하나의 이점은 구조물의 기계적 및 탄성 특성이 유사할 수 있다는 것이다. One advantage of using the similar structure is that it may be similar in mechanical and elastic properties of the structure. 공간 이동은 접촉 구조물의 제조에 최소 영향을 주는 공정 단계에 의해 실행될 수 있다. Space Conversion may be performed by a processing step that the minimum effect on the production of the contact structure.

공간 이동을 실행하는 제2 도전층(412)의 도전 트레이스는 전개(또는 집합)와 같은 "간단한" 공간 이동을 실행하기 위해 전자 요소의 표면을 따라 직선으로(선형으로) 접촉 구조물의 기부 단부까지 연장될 수 있다. A second conductive traces of the conductive layer 412 running space movement is in a straight line along the surface of the electronic element to execute a "simple" space movement such as expansion (or set) (linearly) to the proximal end of the contact structure It can be extended. 또는, 공간 이동을 실행하는 도전 트레이스는 보다 복잡한 공간 이동 설계를 실행하기 위해, 원한다면, 서 로에 대하여 교차하는 것을 포함해서 전자 요소의 표면을 따라 경로 설정될 수 있다. Alternatively, the conductive traces running teleportation can be set to the path along the surface of the electronic component to comprise, if desired, the furnace cross-stand for in order to run a more complex design space to move.

본 발명의 이점은 존재하는 전자 요소의 접촉 배치가 전자 요소가 이미 완전히 제조된 후에 수정될 수 있다는 것이다. Advantage of the invention is that the contact arrangement of the present electronic element is the electronic element already be modified after being completely manufactured. 예를 들어, 완결된(완성된) 반도체 장치는 패시베이션 층 내의 개구를 통해 표면 상에서 접근 가능한 복수의 결합 패드 단자를 갖는다. For example, the (finished) complete the semiconductor device has a plurality of bond pads on the surface terminals accessible through the opening in the passivation layer. 복수의 동일한 접촉 구조물은 이들 단자에 장착되거나 이들 단자 상에 제조된다면, 접촉 구조물의 팁 단부는 결합 패드의 배치를 "반영"한다. If a plurality of identical contact structures are mounted to these terminals or fabricated on these terminals, the tip end of the contact structure is "reflecting" the arrangement of the bonding pads. 본 발명은 접촉 구조물의 팁 단부가 반도체 장치의 결합 패드와는 완전히 다른 배치를 가지도록 단자(적어도 일부분)를 필수적으로 "재배치"시킨다. The present invention essentially "relocated" to the terminal (at least part), the tip end of the contact structure is to have a completely different configuration and the bond pad of the semiconductor device.

마스킹 층 내의 구멍(들)의 테이퍼 가공 Of the tapered hole (s) in the masking layer

전술한 바와 같이, 마스킹 층(220, 320, 420) 내의 구멍(222, 322, 422)은 테이퍼 가공되는 것이 바람직하다. As described above, the hole (222, 322, 422) in the masking layer (220, 320, 420) are preferably tapered. 테이퍼 가공되는 개구는 여러 방식으로 수행될 수 있다. Opening that is tapered may be performed in a number of ways.

도5a 및 도5b는 기판(506) 상의 마스킹 재료(504)의 층을 통해 개구(502)를 발생시키는 종래 기술을 예시한다. Figures 5a and 5b illustrate a prior art that generates an opening 502 through the layer of masking material 504 on the substrate 506. 마스킹 층(504)은 포토레지스트와 같은 감광성 재료가 될 수도 있다. Masking layer 504 may be a photosensitive material such as photoresist. 사진 석판 마스크(508)는 마스킹 층(504) 상에 배치된다. Photolithographic mask 508 is disposed on the mask layer 504. 마스크(508)는 양호하게는 화학적 광원(510)으로부터의 광에 투명하다(광을 투과시킨다). Mask 508 is preferably transparent to light from a chemical source 510 (thereby transmitting light). 마스크(508)는 그 표면 상에 오우페이크(opaque) 재료(예를 들어, 산화철 또는 크롬)의 패턴을 갖는다. Mask 508 has a pattern of OY fake (opaque) material (e.g., iron oxide or chromium) on the surface thereof.

통상적으로, 마스크(508)는 사진 업계의 "접촉 인쇄"로부터 유추할 수 있는 바와 같이 마스킹 재료(504)에 가능한 한 밀접하게 설치된다. Typically, the mask 508 is installed closely as possible to the mask material 504. As can be deduced from the "contact printing" in the photographic industry.

마스크(508)의 표면 상에 오우페이크 재료(512)가 없는 영역(514)에서, 광원(510)으로부터의 광은 마스킹 재료(504)까지 마스크(508)를 관통할 수 있다. In the mask 508 it does not have a surface OY fake material 512, the area 514 of the light from the light source 510 may pass through the mask 508 to the masking material (504). 마스크(508)의 표면 상에 오우페이크(opaque) 재료(512)가 있는 영역에서, 광원(510)으로부터의 광은 마스킹 재료(504)까지 마스크(508)를 관통할 수 없다. In that the fake OY (opaque) material 512 on the surface of the mask 508 area, the light from the light source 510 can not pass through the mask 508 to the masking material (504). 이 방식에서, 오우페이크 재료(512) 아래의 마스킹 재료(504)의 "비노출된" 영역(522)은 광으로부터 차폐되며, 오우페이크 재료(512)가 없는 마스크(508)의 비수성 영역(514) 아래의 마스킹 재료(504)의 "노출된" 영역(524)은 광에 노출된다. In this manner, OY fake material 512 "unexposed The" area 522 of masking material 504 in the bottom is shielded from the light, non-aqueous region OY fake material mask 508 do not have a 512 (514 ) "exposed" areas 524 of the masking material 504 is under exposure to light. 일반적으로, 마스크(508)를 관통하는 광에 노출되는 마스킹 재료(504)의 영역(524)은 "현상"되며, 마스크(508)를 관통하는 광으로부터 차폐된 영역(522)은 "현상"되지 않는다. Generally, the area 524 is "developer" is, the area 522 is shielded from light which passes through the mask 508, the mask material 504 is exposed to the light passing through the mask 508 is not "Symptoms" no. 이것은 잔류 마스킹 재료가 마스크 상에 오우페이크 재료의 패턴을 복제하기 때문에 "포지티브" 포토레지스트를 구현한다. This implements a "positive" photoresist, because the residual masking material is to replicate the pattern of OY fake material on the mask. 광 노출의 완결시, 마스킹 재료(504)가 "포지티브" 또는 "네가티브"인지에 따라, 영역(522) 또는 영역(524)은 아세톤(acetone)과 같은 적당한 용제로 선택적으로 세척(제거)될 수 있다. Depending on whether Upon completion of the light exposure, the mask material 504 is "positive" or "negative", area 522 or area 524 may optionally be cleaned (removed) in an appropriate solvent such as acetone (acetone) have.

도5b에 잘 도시된 바와 같이, 마스킹 재료(504)의 현상 영역(524)은 광 노출의 완결시 세척된다. As best shown in Figure 5b, a developing region 524 of the masking material 504 is washed upon the completion of the light exposure.

도5c는 기판(506) 상의 마스킹 재료(504', 도면 부호 504에 비교됨)의 층을 통해 개구(502)를 생성하기 위한 다른 종래 기술을 예시한다. Figure 5c illustrates a different prior art for creating an opening (502) through the layer of (bigyodoem to 504 ', the reference numeral 504), the masking material on the substrate 506. 사진 석판 마스크(508)는 마스킹 층(504) 상에 배치되며 그 표면 상에 오우페이크 재료(514', 도면 부호 512에 비교됨)의 패턴을 갖는다. Photolithographic mask 508 has a pattern of the masking layer 504 is disposed on the OY fake material (514 ', the reference numeral bigyodoem 512) on its surface. 이 예에서, 오우페이크 재료(514')는 개구(502)를 생성하도록 의도된 마스킹 재료(504')의 영역(524') 상에 있다. In this example, OY fake material (514 ') is a masking material (504 intended to create an opening 502' is in a region (524 ') of a). 마스크(508)의 나머지 영역(512', 도면 부호 514에 비교됨)은 광원(510)으로부터의 광이 마스킹 재료(504')의 저면 영역(522')까지 나머지 영역을 관통할 수 있도록 오우페이크 재료로 덮여진다. The remaining areas of the mask 508 (512 ', bigyodoem the reference numeral 514) is a light mask material (504 from a light source 510' OY fake material to pass through the remaining areas to the bottom surface area (522 ') of a) to be covered. 이 예에서, 영역(522')은 광에 노출되어 "현상"되며, 영역(524')은 광에 노출되지 않는다. In this example, the region (522 ') is exposed to light, and the "Symptoms", a region (524') is not exposed to light. 그래서, 영역(524')은 광 노출의 완결시 세척될 수 있으므로, 마스킹 재료(504')의 층 내에 소정의 개구(502)를 생성한다. Thus, the region (524 ') generates a predetermined opening (502) in the layer of (is, the masking material 504) can be cleaned upon completion of the light exposure. 이것은 나머지 마스킹 재료가 마스크 상의 오우페이크 재료의 패턴의 정반대이기 때문에 "네가티브" 포토레지스트를 구현한다. This implements a "negative" photoresist because the remaining mask material is the opposite of the pattern on the mask OY fake material.

공지된 바와 같이, 소정의 마스킹 재료("포지티브" 및 "네가티브" 포토레지스트 재료를 포함함)에 대해서는 마스킹 재료(504)의 소정의 영역(예를 들어, 도면 부호 524)이 완전히 현상되는 것을 보장하기 위한 최적 노출 강도 및 시간이 있다. As is known, a predetermined area of ​​the mask material 504, for (including the "positive" and "negative" photoresist materials) predetermined mask material (e.g., reference numeral 524) ensure that a fully developed an optimum exposure intensity and time to. 도5b에 잘 도시된 바와 같이, 이러한 기술은 마스킹 재료(504) 내에 생성된 개구(502) 내의 급경사진 측벽이 되게 할 수 있다. As also best shown in 5b, this technique may be the Flights of the side walls within the opening 502 created in the masking material (504). 대부분의 현존하는 경우에, 급경사진 측벽의 개구는 상당히 바람직한 것으로 인식된다. In most existing case that, the opening of the binary steep side wall is recognized as quite preferred.

전술한 바와 같이, 양호하게는, 본 발명의 마스킹 층(들) 내의 개구(222, 322, 422)의 측벽(모서리벽)은 테이퍼 가공되며 60°내지 75°범위의 "포지티브" 테이퍼를 갖는다. Will be, preferably, as described above, the side wall (edge ​​wall of the opening 222, 322, 422) in the masking layer (s) of the present invention is tapered and has a "positive" taper in the range of 60 ° to 75 °. 마스킹 층(220, 320, 420)의 재료에 대해 포토레지스트를 사용하고, 급경사진 측벽(예를 들어, 도5b 참조)을 갖는 개구로부터 시작하고, 측벽을 테이퍼 가공하기 위해 포토레지스트를 완만하게 재유동시킬 가능성은 전술되었다. Using a photoresist for the material of the masking layer (220, 320, 420), and Flights of side wall starting from the opening having a (for example, see Fig. 5b), and gently re photoresist in order to taper the side wall possibility of flow has been described.

본 발명의 하나의 태양에 따르면, 마스킹 재료 내의 개구의 테이퍼 가공된 측벽은 예를 들어, (a) 개구의 측벽을 테이퍼 가공하기 위해 마스킹 재료를 완만하게 재유동시키거나, (b) 노출 강도 및/또는 시간을 제어하거나, (c) 노출 중에, 마스크의 마스킹 층으로부터의 거리를 변경시키거나(본질적으로, 노출 중에 마스크의 "초점을 흐리게 함"), (d) 한번은 작은 투명 영역을 갖는 마스크로, 이와 별개로 큰 투명 영역을 갖는 마스크로 마스킹 층을 2회 이상 노출시키거나(본질적으로, 단차가 있는 개구를 생성함)-단차가 있는 마스킹 층은 단차(들)를 매끄럽게 하기 위해 선택적으로 재유동될 수도 있음- (e) 이전의 마스킹 층의 개구보다 연속적으로 더 큰(또는 작은) 각각의 다중 마스킹 층의 개구 위에 놓이는 개구를 생성하거나-이것은 하나 이상의 단차(들)를 According to one aspect of the invention, the tapered side walls of the opening in the masking material, for example, (a) to gradually flow re-masking material for the side wall of the opening for taper machining, or, (b), and exposure intensity / or control the amount of time or, (c) during exposure to change the distance from the masking layer of the mask, or (in essence, "blurred focus box" of the mask during the exposure), the mask having, (d) once a small transparent region with, on the other a separate masking layer as a mask with a large transparent area to be exposed more than once, or (in essence, generating also the opening with a step) - the masking layer in the step is a selective to smooth the step (s) which may be reflow - (e) in a row than the opening of the masking layer prior to the larger (or smaller) to create the opening overlies each opening in the masking layer or multi-which one or more step (s) 매끄럽게 하기 위해 선택적으로 재유동될 수도 있음-, (f) 상기 (a) 내지 (e)를 조합함으로써 이루어질 수 있다. It may optionally be re-flow to smooth -, (f) can be made by combining the above (a) to (e).

설명 (a) 내지 (e)는 이하에 기재된 바와 같이 예 (a) 내지 (e)에 대해 각각 상술될 것이다. Described (a) to (e) it will be respectively described in detail as described in the following examples (a) to (e).

(a) 재유동에 의해 테이퍼 가공함 (a) also taper machining by reflow

도5d에 도시된 바와 같이, 기판(536) 상에 마스킹 재료(534)의 층 내의, 급경사진 측벽(도5b에 비교됨)을 나타내는 종래의 개구(532)로부터 시작하면서, 마스킹 재료(534)는 후 마무리 가공 단계에서 제어된 방식으로 가열되고 그리고/또는 희박한 용제 내에 침지될 수 있다. As shown in Figure 5d, while starting from the conventional aperture 532 representing, Flights of the side wall (bigyodoem in Fig. 5b) in the layer of masking material 534 on the substrate 536, a masking material 534 after being heated in a manner controlled by the finishing step it may be immersed in and / or a lean solvent. 이것은 개구의 급경사진 측벽의 각도를 "완만하게" 할 수 있으므로, 마스킹 재료(534)의 기부[기판(536)의 표면에서]로부터 상부(도시된 바와 같이) 표면으로 완만하게[예를 들어, 도시된 바와 같이 사인(sine) 곡선) 만곡된(테이퍼 가공된) 개구(538, 도면 부호 222, 322, 422에 비교됨)를 생성한다. This is the angle of the binary steep side walls of the opening, for it is possible to "gently", from moderately to the upper (as shown) surface - the surface of the substrate (536); the base of the mask material 534. [e.g., generates a sine (sine) curve) a (tapered curved openings 538, reference numerals 222, 322, bigyodoem to 422) as shown. 그러므로, 마스킹 재료 내의 시작 구멍이 지나치게 크므로, 개구의 기부의 최종 "재유동된" 치수는 소정의 치수(예를 들어, 200 ㎛의 직경)를 갖는다. Therefore, in the start hole in the mask material is too large, the final "re-flow" dimension of the base of the opening has a predetermined size (e.g., diameter of 200 ㎛). 이러한 형상은 마스킹 재료(534) 내의 개구(538)가 테이퍼 가공된 영역(539, 도면 부호 223, 323, 423에 비교됨)을 갖는 것을 나타낸다. This shape indicates that the opening 538 in the mask material (534) having a tapered region (539, reference numerals 223, 323, bigyodoem to 423).

(b) 노출을 제어함으로써 테이퍼 가공함 (b) also tapered by controlling the exposure

도5e는 도5a에 대하여 설명된 예시적인 기술을 사용하고 마스크(508)의 투명 영역(514)을 관통하는 광의 양(노출 및 지속)을 제어함으로써 기판(546, 도면 부호 536에 비교됨) 상의 마스킹 재료(544, 도면 부호 534에 비교됨)의 층을 관통하는 테이퍼 가공된 측벽을 갖는 개구를 생성하는 기술을 예시한다. Figure 5e is a mask on the substrate (546, bigyodoem the reference numeral 536) by controlling the amount of light (exposure and duration) of using the exemplary techniques described in Figure 5a, and passes through the transparent regions 514 of the mask 508 illustrate the ability to create an opening having a tapered side wall to pass through the layer of material (bigyodoem to 544, reference numeral 534). 일반적으로, 그 표면(도시된 바와 같이, 상부)에 가장 근접한 마스킹 재료(544)의 부분은 층 내에서 "깊은" 마스킹 재료(544)의 부분보다 더 신속하게 현상될 것이다. In general, the surface portion of the closest masking material 544 in (as illustrated, the top) will be more rapid than the development of the "deep" the masking material 544 in the layer. 그래서, 마스킹 재료(544)의 가장 빨리 현상되는 부분은 마스크(508)에 가장 근접한 마스킹 재료(544)의 상부(도시된 바와 같이) 표면이 될 것이다. Thus, the phenomenon that is the fastest portion of the mask material 544 will be the upper (as shown) surface of the closest mask material 544 on the mask 508. 반대로, 마스킹 재료(544)의 가장 느린 형상 부분은 기판(546)에 바로 인접한 부분이 될 것이다. Conversely, the slower portions of the mask material 544 will be the immediately vicinity of the substrate (546).

예컨대 절반으로, 그렇지 않으면 마스크(508)의 투명 영역(514)의 바로 아래의 마스킹 재료(544)의 전체 영역을 완전히 현상하는데 필요한 분량으로 노출을 제한하여, 마스킹 재료(544)의 현상은 그 상부 표면(마스크에 가장 근접함)으로부터 하부 표면(마스크로부터 가장 멀고, 기판에 가장 근접함)까지 불균일하게 된다. For example by half, otherwise the phenomenon of the mask 508, the transparent area 514 immediately limit the exposure amount required to fully develop the entire area of ​​the masking material 544 below, the masking material 544 of the its top surface (the closest box to a mask) from the lower surface (most distant from the mask, the closest box to a substrate) are made uneven to.

중간 제품을 나타내는 도5e에서, 현상되는 마스킹 재료(544)의 부분(548a)은 파형 선의 크로스 해칭으로 표시되어 있으며, 전술한 바와 같이, 소정의 개구를 제공하기 위해 세척될 수 있다. In Figure 5e showing an intermediate product, part (548a) of the masking material 544, which the developer is indicated by cross-hatched line waveform, as described above, it can be washed in order to provide a predetermined opening. 이 개구는 마스킹 재료의 현상된 부분과 동일한 형상을 갖는다. The opening has the same shape as that of the developed portion of the masking material. 현상되지 않는 마스킹 재료(544)의 부분(548b)은 비크로스 해칭으로 표시되어 있으며, 현상된 부분을 세척한 후에, 형성된 개구의 측벽(점선으로 도시됨)을 한정할 것이다. Part (548b) that are not developing the masking material 544 is to limit the are marked as non-cross-hatched, (shown in phantom) After washing the developed portion, the side wall of the formed opening. 이전의 예 (a)에서와 같이, 개구의 측벽은 마스킹 재료의 표면에서의 큰 직경으로부터 기판의 표면에서의 작은 직경까지 테이퍼 가공될 것이므로, 마스킹 재료 내의 시작 개구는 그 기부의 최종 치수가 소정의 치수(예를 들어, 200 ㎛ 직경)를 가지도록 하기 위해 크게 되어야 한다. As in the previous example, (a), the side walls of the aperture because it will be processed tapered to a smaller diameter at the surface of the substrate from a larger diameter at the masking material surface, starting the opening in the masking material is the final dimensions of the base a predetermined to be larger in order to to have a dimension (e.g., 200 ㎛ diameter).

이러한 형상은 개구가 될 마스킹 재료(544)의 부분(548a)이 테이퍼 가공된 영역(549, 도면 부호 223, 323, 423에 비교됨)을 구비하는 것을 도시한다. This configuration shows that the portion (548a) of the masking material 544 is an opening is provided with a tapered region (549, reference numerals 223, 323, bigyodoem to 423).

(f)에서 전술한 바와 같이, 마스킹 재료 내에 원하는 형상의 개구를 이루기 위해서는 본 명세서에 개시된 하나 이상의 테이퍼 가공 기술(a 내지 e)이 서로 조합될 수 있다. It is as described above in (f), this in order to achieve the desired shape of the opening in the mask material at least one tapered technique (a to e) as described herein may be combined with each other.

(c) 마스크 거리를 변화시킴으로써 테이퍼 가공함 (c) also tapered by a mask distance change

마스킹 층 내에 테이퍼 가공된 측벽을 갖는 개구를 생성하는 다른 하나의 기술은 노출 중에 마스크(508)를 기판(506)으로부터 점진적으로 이동시키는 것이다. In the masking layer and one of the techniques for creating an opening having a tapered sidewall is to gradually move to the mask 508 from the substrate 506 during exposure. 이는 마스킹 재료 표면상의 마스크 화상의 초점을 흐리게 하여, 도5e에 도시된 중간 제품과 유사한 상태가 되게 한다. This is to blur the focus of the mask image on the mask material surface, but also be a similar condition as the intermediate product shown in 5e. 마스크로부터 마스킹 재료까지의 거리가 변경되는 방법을 제어함으로써, 마스킹 재료의 노출 중에 최종 개구는 마스크(508)의 투명 부분(514)보다 더 클 수도 있다. By controlling the manner in which a distance is changed to the masking material from the mask, the exposed end opening of the masking material may be larger than the transparent portion 514 of the mask 508. 따라서, 마스킹 재료 내의 초기 개구는 더 작게 될 수도 있고, 결국 이 개구의 기부의 최종 치수는 소정의 치수(예컨대, 200 ㎛ 직경)를 갖는다. Accordingly, the initial opening may be smaller in the masking material, after the final dimensions of the base portion of the opening has a predetermined size (e.g., 200 ㎛ diameter).

(d) 다중 노출 (d) multiple exposure

도5f는 도5a에 기술된 전형적인 기술을 이용하여 기판(556; 546과 비교) 상의 마스킹 재료(554, 544와 비교)의 층을 통과하는 개구를 테이퍼진 측벽으로써 생성시키는 기술을 도시한다. Shows a technique for generating as a masking material sidewalls tapering the holes are provided through the layers of (554, compared to 544) on the; (compare 546, 556) Figure 5f is a technology using a typical substrate, described in Figure 5a. 이 실시예에 있어서, 제1 마스크는 제1 폭 치수를 갖는 제1 영역에 마스킹 재료(554)의 부분(558a)을 사실상 완전히 형성시키는 데에 사용된다. In this embodiment, the first mask is used for the portion (558a) of masking material 554 in a first region having a first width virtually completely formed. 제2 마스크는 제1 폭 치수보다 더 큰 제2 폭 치수를 갖는 제2 영역에 마스킹 재료(554)의 상부(558b)만을 사실상 형성시키는 데에 사용된다. A second mask is used only to virtually form an upper (558b) of masking material 554 in the second region having a second width larger than the first width dimension. 예컨대, 제1 노출은 직경이 200 ㎛인 제1 영역을 초래하고, 제2 노출은 직경이 225 ㎛ 내지 250 ㎛인 제2 영역을 초래한다. For example, a first exposure resulting in a first region having a diameter of 200 ㎛, and the second exposure results in the second region having a diameter of 225 ㎛ to 250 ㎛. 양호하게는, 제2 영역은 제1 영역 위로 정렬되어, 동축일 필요는 없으나 이들이 중첩되게 한다. Preferably, the second region, is arranged above the first region, but is coaxial necessarily causes they overlap.

이는 마스킹 재료(554)가 뒤집힌 웨딩 케이크와 같이 단차진 개구(558, 538과 비교)를 갖게 한다. This has the stepped opening (558, compare 538) such as a wedding cake with a masking material 554 is inverted. 하나 이상의 단차를 갖는 개구를 생성하기 위해 각각이 이전의 것보다 더 큰 면적에 노출되는 2개 이상의 마스크가 사용될 수 있다는 것은 본 발명의 범위에 속하게 된다. The fact that each of the masks can be used two or more exposed to the larger area than the previous one to produce an aperture having at least one step belongs to the scope of the invention. 최종 개구(558)로부터 (설령 있다면) 날카로운 모서리를 제거하기 위해, 마스킹 재료는 전술한 바와 같이 재유동할 수 있고 또는 각 측벽의 경사를 완화시키기 위해 달리 처리될 수 있다. (Even if) from the end opening 558 in order to remove sharp edges, the masking material may be treated otherwise in order to reduce the material can flow and or the inclination of each side wall, as described above. 본 도면은, 마스킹 재료(554) 내의 개구(558)가 이러한 경우에 매끄럽게 되기보다는 단차진 테이퍼 영역(223, 323 및 423과 비교)을 갖는다. In the drawing, has an aperture 558 a, rather than being smooth in this case (compare 223, 323 and 423), a stepped tapered region in the masking material (554).

(e) 다중층을 이용하는 테이퍼링 방법 (e) a method using a multilayer tapered

전술한 기술(a 내지 d)은 마스킹 재료의 단일 층 내에 테이퍼진 개구를 생성시키는 것을 주요 목적으로 한다. The techniques described above (a to d) is that to produce a tapered opening in the single layer of masking material as the main purpose. 그러나, 이 기술은 마스킹 재료의 복수 층의 각각에 또한 적용될 수도 있다. However, this technique may also be applied to each of the plurality of layers of masking material.

예컨대, 마스킹 재료의 제1 층이 노출되고, 이어서 제2 층이 제1 층 위에 도포되고 노출될 수 있다. For example, the first layer of masking material is exposed, then the there is a two-layer coating can be exposed on the first layer. 양 마스킹 층이 노출된 후, 이 마스킹 층은 마스킹 재료의 노출 영역 또는 비노출 영역인 개구를 형성하도록 세척된다. After both the masking layer is exposed, the masking layer is washed to form the exposed region or the unexposed region of the opening of the masking material.

예컨대, 도5f에 도시된 바와 같은 최종 제품은 직경이 200 ㎛인 제1 영역을 갖도록 마스킹 재료의 제1 층을 노출시키고, 마스킹 재료의 제2 층을 도포하고, 직경이 225 ㎛ 내지 250 ㎛인 제2 영역을 갖도록 마스킹 재료의 제2 층을 노출시키고, 이어서 전술한 방법으로 단차진 개구를 갖도록 마스킹 재료를 세척함으로써 제조될 수도 있다. For example, in Fig. The final product as shown in Fig. 5f has a diameter of 200 ㎛ the first to expose the first layer of masking material so as to have a first region, applying a second layer of masking material, and having a diameter of 225 ㎛ to 250 ㎛ 2 so as to have an area to expose the second layer of masking material, followed by washing the masking material so as to have a stepped opening in the above-described method may be made.

이러한 다중층의 하나 이상은 도5e와 관련하여 전술한 바와 같이 부분적으로 노출되어 노출된 영역의 각각이 그 자체로 또는 저절로 테이퍼진다. One such multilayer above also is partially exposed in each of the exposed area is tapered on its own or on its own as described above with respect to 5e. 최종 후처리 단계에서, 마스킹 재료 내의 최종 개구의 측벽은 예컨대 전술한 바와 같이 재유동함으로써 "매끄럽게" 될 수 있다. In the final post-processing step, the side walls of the end opening in the masking material may be "smoothed" by material flow as described above, for example.

측벽이 테이퍼진 개구를 생성시키는 방법에 관하여는, (단차지기보다는) 매끄러운 측벽을 갖는 것이 바람직하지만 필수적인 것은 아니다. About the method of generating the binary opening side wall is tapered, it may have a smooth side wall (rather than being stepped), but is not required. 또한, 개구의 측벽에 대해서는 일정한 경사 또는 점진적인 경사의 변화를 갖는 것이 효과적이나 필수적인 것은 아니다. In addition, it is not essential for effective and having a constant slope, or changes in a gradual slope for a side wall of the opening. 특히 복수의 상대적으로 얇은 단차가 있다면, (예컨대, 뒤집힌 웨딩 케이크 형태의) 다중 단차가 효과적으로 사용될 수 있다. In particular, if a plurality of relatively thin step, a (e. G., Inverted wedding cake-like form), a multi-step can be effectively used. 각각의 개별 단차 내에 상대적으로 가파른 측벽이 있더라도 효과적인 평균 경사가 한정될 수 있다. Although there are relatively steep side walls in each of the individual steps it is effective average gradient can be limited. 이러한 목적은 일반적으로 경사진 요소로써 형성된 구조의 기계적 효과를 제공하는 것이다. This object is to provide a mechanical effect of the structure typically formed by the oblique element. 적절히 경사진 마스킹 층은 개구의 측벽이 크거나 가파르게 된다면 위험하게 될 수도 있는 기계적 또는 전기적 불연속이 없이도 용이하게 [예컨대, 시드 층(250)으로써] 코팅된다. Suitably inclined masking layer is coated easily e.g., by a seed layer (250) without the need for mechanical or electrical discontinuity, which may be dangerous if the side wall of the opening is larger or steeper.

팁 형상 Tip shape

접촉 구조물(260, 360, 460)이 형성되는 시드 층(250, 350, 450)의 형상 및 패턴은 이 시드 층의 임의의 소정의 패터닝과 같이 각각 용이하게 제어된다. The shape and pattern of the contact structures (260, 360, 460) a seed layer (250, 350, 450) to be formed is controlled to each easily as any predetermined pattern of the seed layer. 접촉 구조물(260, 360, 460)의 기부 단부(262, 362, 462)는 각각 바람직하게는 크게 크기가 정해질 수 있다. The proximal end (262, 362, 462) of the contact structures (260, 360, 460) may be a zoom size information are each preferably. 접촉 구조물(260, 360, 460)의 본체부(266, 366, 466)는 각각 직선이기보다는 곡선일 수 있다. The body portion (266, 366, 466) of the contact structures (260, 360, 460) may be a curve rather than a straight line, respectively. 접촉 구조물(260, 360, 460)의 팁 단부(264, 364, 464)는 각각 임의의 소정의 형태를 가질 수 있다. The tip end (264, 364, 464) of the contact structures (260, 360, 460) may have any desired shape, respectively. 본원에 도시된 팁 단부(264, 364, 464)는 (평면도, 예컨대 도2k의 상부 평면도 및 도2m의 사시도에서) 원형 프로파일을 갖는 것으로 도시되었다. The tip end shown in the present application (264, 364, 464) is shown as having a circular profile (plan view, for example, also from the top plan view and a perspective view of Fig. 2m of 2k). 이는 일반적으로 반원형 형태에 관련되는 것으로 도시되었으나 용이하게 원추형 또는 구형 부분이 될 수 있고, 돌출된 형상부(230 또는 430)의 형태에 의하면 절두(truncated)될 수도 있다. This can generally be in a semicircular shape to be readily shown to be conical or rectangular section, but according to the, in the form of a protruding part (230 or 430) may be truncated (truncated).

전술한 바와 같이, 예컨대 도2o에 대해 특정 적용예에 있어서는 접촉 구조물의 팁 단부(264)를 인쇄 회로 기판과 같은 전자 요소(282)의 단자(280)에 연납땜(또는 경납땜)하는 것이 바람직하게 된다. As described above, for example, also preferred that the soft soldering (or brazing) to terminals 280 of electronic component 282 such as a printed circuit board to the tip end 264 of the contact structure in the particular application for the 2o It is. 설명에 의하면, 땜납(284)이 패드(280)의 노출 영역과 접촉 구조물(260)의 팁(264)의 노출 영역 사이에서 매끄럽게 유동 하는 "필렛"(fillet)을 형성하는 것이 분명하다. According to the description, it is clear that form the "fillet" (fillet) to the solder 284 flows smoothly between the exposed part of the tip 264 of the exposed region and the contact structures 260 of the pad 280. 일반적으로, 땜납이 필렛을 형성하는 영역이 클수록 최종 땜납 조인트가 강하게 된다. In general, the larger the area of ​​the solder forms a fillet is strongly final solder joint.

따라서, 본 발명의 일 태양에 의하면, 시드 층(250, 350, 450) 내의 도전성 트레이스의 형상은 필렛 형성을 위한 접촉 구조물의 최종 팁 단부 상에 증가된 양의 표면적이 존재하도록 조절된다. Therefore, according to one aspect of the invention, the shape of the conductive trace in the seed layer (250, 350, 450) it is adjusted to the amount of the increase in the end-tip end portion of the contact structure for the fillet formation surface area exists.

도6a는 평면도로서 접촉 구조물(610, 260과 비교)의 팁 단부(614, 264와 비교)의 가능한 많은 형태 중의 하나를 도시하고 있다. Figure 6a shows one of many possible forms of the tip end (compare 614, 264) of the contact structures (610, compare 260) as a plan view. 본 실시예에서, 팁 단부(614)는 링과 같이 형성된 팁 단부(614)이고, 이는 통상 원형의 외부 모서리(614a)와, 통상 원형의 내부 모서리(614b)와, 외부 및 내부 모서리(614a, 614b) 사이에서 각각 연장하는 간격(614c)을 갖는다. In this embodiment, the tip end 614 is a tip end formed as a ring (614), and it usually with the outside edge (614a) of the round, normally the inner edge of the circle (614b), the outer and inner edges (614a, It has a gap (614c) each extending between 614b). 이러한 방법으로, (본 도면에서는 도시되지 않으나, 페이지의 면을 지나는) 소정의 두께에 있어서는, 전체 외부 및 내부 모서리(614a, 614b)는 연납땜(602와 비교)이 부착되어 필렛을 형성하는 표면 영역을 각각 제공한다. In this way, in a prescribed thickness (though not shown in the figure, it passes through the plane of the page), the entire outer and inner edges (614a, 614b) is a soft solder (compare 602 with) the mounting surface forming a fillet It provides an area respectively. 형태상 양호한 형태에 있어서, 이는 슬롯이 형성된 디스크 형태이고 경사부(613)에 의해 본체부(616)에 연결된다. In the form of the preferred form, which is connected to a disc-shaped main body part 616 by the inclined portion 613, a slot is formed. 경사부(613)는 이 경사부가 본체부와 팁 부분 사이에 있더라도 경사진 영역(263, 도2g 참조)에 필적한다. The inclined portion 613 is even between the inclined portion and the tip portion main body portion sloping area comparable to (263, see Fig. 2g). 이 디스크는 일반적으로 평평하고 도시된 간격(614c)을 갖는다. This disc is generally flat and has an illustrated gap (614c). 이러한 디스크는 절두원추 형태의 돌출된 형상부(230 참조) 상에 형성되고, 도시된 바와 같이 슬롯이 형성된 디스크를 한정하기 위해 스텐실(stencil; 240 참조) 내에 개구를 갖는다. These discs stencil to define a disk, the slots formed, as formed on the (See 230), the protruding part of the truncated cone shape, shown; and has an opening in (stencil reference 240). 제2의 양호한 형태에 있어서, 그 형태는 슬롯이 형성된 반구형이고 적절한 개구를 갖는 스텐실을 이용하여 반구형 돌출 형상부 상에 형성된다. In a preferred form of the second, the shape is formed on the semi-spherical protruding part in the hemispherical and using a stencil with a suitable opening formed in the slot. 제3의 양 호한 형태에 있어서, 팁은 일반적으로 본체부(616)와 동일한 평면에 위치하게 된다. In both compatible form of claim 3, the tip is typically located in the same plane as the main body portion 616. The

도6b는 평면도로서 접촉 구조물(660, 610과 비교)의 팁 단부(664, 614와 비교)에 대한 가능한 많은 형태 중의 다른 하나를 도시하고 있다. Figure 6b shows a different one of many possible forms of the (compare 664, 614), the tip ends of the contact structures (660, compare 610) as a plan view. 본 실시예에 있어서, 팁 단부(614)는 팁(614)의 영역에 필적하는 (점선으로 도시된) 영역 내에 "십자형"(cruciform)으로 형성된다. In this embodiment, the tip end portion 614 is formed in a "cross" (cruciform) in a (shown in phantom) area comparable to the area of ​​the tip (614). 이는 팁 표면 영역, 즉 소정 크기의 팁에 대한 필렛 형성 영역을 확장시키기 위한 다른 방법이다. This is another way to extend the tip surface area, that the fillet-forming region of the tip having a predetermined size. 형태적으로 양호한 한 형태에 있어서, 상기 십자형은 도6a에 관해 전술한 것에 필적하는 패터닝된 디스크로 제조된다. In a preferred form the morphological, the cross-shaped is made of the patterned disk that is comparable to the above with respect to Figure 6a. 이는 경사진 부분(613)에 필적하는 (도시되지 않은) 경사부를 구비한다. This is comparable to the inclined portion 613 is provided with parts (not shown) gradient. 다른 양호한 실시예에 있어서, 이 십자형은 접촉 구조물(660)의 본체부의 단순한 연장부이고 상기 본체부와 동일 평면에 위치한다. In another preferred embodiment, the cross shape is a simple extended portion of the main body portion in contact structure 660 is located on the main body and the same plane. 또다른 양호한 실시예에 있어서, 이 십자형은 반구형 돌출 형상부(230 참조)를 적절히 마스킹함으로써 형성된다. In a further preferred embodiment, the cross shape is formed by appropriately masking the semi-spherical protruding part (see 230).

도6a 및 도6b의 상부 평면도에 있어서, 접촉 구조물(610, 660)의 각각의 팁 단부(614, 664)의 유용한 습식 표면 영역(도시된 바와 같이, 페이지의 표면 내로의 z축 방향)을 증가시키는 것을 강조하고 있다. In the top plan view of Figure 6a and Figure 6b, increasing the contact structures each tip end (614, 664) useful for wet-surface area of ​​(, z-axis direction into the surface of the page as shown) of the (610, 660) It emphasizes that for. 이 팁 단부는 (도시된 바와 같이, 도면의 시트 내로) 일정 두께와 전술한 접촉 구조물의 임의의 실시예에 의한 측면 프로파일을 갖는다. The tip end has a side profile according to any embodiment of a contact structure (, into the sheet of the drawing, as shown) with a predetermined thickness described above.

전술한 바와 같이, 돌출 형상부는 스텐실을 이용하거나 스크린 인쇄 방법에 의해 형성될 수 있다. Protruding shape as described above, portions may be used in a stencil formed by a method or screen printing. 돌출 형상부를 형성하기 위한 양호한 하나의 방법은 특정적으로 형성되고 위치된 개구를 갖는 스텐실을 이용하는 것이다. One preferred method for forming a protruded shape is by using a stencil having an opening formed in a specific location is. 도8에 의하면, 스텐실(810)은 하나 이상의 개구(815)를 갖도록 제작된다. Referring to Figure 8, a stencil 810 is manufactured so as to have at least one opening (815). 이들 개구(815)는 최종 마무리된 제품의 돌출 형상부의 소정의 배치에 대응되는 높은 정밀도를 갖도록 패터닝된다. These openings 815 are patterned so as to have a high accuracy corresponding to the predetermined layout of the protruding parts of the final product. 각각의 개구(815)는 소정의 형상을 한정하도록 형성화될 수 있다. Each opening 815 may be formed to define a predetermined shape of the screen. 도시된 실시예에 있어서, 개구는 테이퍼져 있고, 이는 절두 원추 부분 또는 절두 피라미드 부분에 유용하다. In the illustrated embodiment, the opening is tapered, and which is useful in the truncated cone portion or truncated pyramid portion. 다른 형태도 필요하다면 한정될 수 있다. It may be defined if other forms are also required.

개구(815)는 재료(830)로 사실상 충전되고, 스텐실은 전자 요소(202와 비교) 상의 마스킹 층(도2d의 220 참조) 상에 위치된다. Aperture 815 is virtually filled with the material 830, the stencil is placed on the mask layer (see 220 of FIG. 2d) on an electronic component (as compared to 202). 하나의 양호한 재료(830)는 소정의 기계적, 화학적 특성을 갖도록 경화된 사진석판술 레지스트 재료가다. One preferred material 830 may take a photolithographic resist material cured to have a predetermined mechanical and chemical properties. 스텐실(810)이 마스킹 층(220)으로부터 단순히 상승되어 돌출 형상부(230)를 형성하도록 재료(830) 및 마스킹 층(220)용의 재료가 선택될 수 있다. A stencil material for material 830 and masking layer 220 may be selected (810) is simply lifted from the masking layer 220 to form a protruding part 230. 열과 같은 추가 공정 또는 적절한 배출 조건이 필요하다면 사용될 수도 있다. If necessary, an additional process or a proper discharge condition such as heat, may be used. 다른 양호한 배출 기구는 배출 판(820)에 장착된 포스트(825)에 의해 개구(815)의 밖으로 재료(830)를 밀어내는 것이다. Other preferred ejection mechanism will push the material (830) out of the opening 815 by a post 825 attached to the exhaust valves 820,. 이 스텐실은 전술한 바와 같이 마스킹 층(220 참조)에 대해 위치하고, 따라서 재료(830)는 마스킹 재료에 이어 스텐실(810)에 대해 위치하고 예컨대 재료(830)에 단지 닿는 포스트(825)를 갖는 배출 판(820)에 접촉한다. The stencil has a masking layer only contact post 825 to the (220 references) located on, and thus the material 830 after the masking material is located on the stencil 810, for example the material 830 as described above, exhaust valves in contact with the 820. the 이 스텐실을 (위치 820'의) 배출 판(820)을 향해 이동시키면, 포스트(825)는 재료(830)가 마스킹 재료와 접촉을 유지하게 한다. Moving towards the (position 820 '), the stencil discharging plate 820, a post 825 causes the material 830 is held in contact with the masking material. 이러한 방법에 의해, 광범위한 형태의 돌출 형상부가 마스킹 재료에 가해질 수 있다. With this method, the protruding portion of the wide range of types can be applied to the masking material.

다른 변형예 Another variation

본 발명의 개시 내용에 대한 다양한 확장이 상기 내용을 조합함으로써 본 기술분야의 당업자에게 가능할 것이다. Various extensions to the teachings of the present invention will occur to those skilled in the art by combining the information. 예를 들면, 전기주조 트레이스(250)를 한정하기 위해 스텐실(240)을 이용하기보다는, 상기 트레이스를 한정 및 생성하기 위해 적절한 재료 및 레이저 전사법(laser pantography)이 사용될 수 있다. For example, a suitable material and LITI (laser pantography) may be used to, rather than using a stencil 240, and only generate the trace to define the electroforming trace 250.

엘드릿지 등의 1997년 3월 6일자 미국특허출원 제08/819,464호(현상태: 진행중)와 1997년 5월 15일자의 대응 국제특허출원 제PCT/US97/08606호(현상태: 1997년 11월 20일자 WO97/43653으로 공개됨)는 접촉 팁 구조물을 희생 기판 상에 제작하고, 예비 제작된 접촉 팁 구조물을 탄성 접촉 구조물의 단부에 장착하고, 희생 기판을 제거하는 기술을 개시하고 있다. Eldeu March 1997 6 Date U.S. Patent Application of the ridges such as 08/819 464 No. (current state: in progress), and May 1997 15 for the corresponding International Patent Application No. PCT / US97 / 08606 No. of (IS: November 20, 1997 date WO97 / 43 653 published in) discloses a technique of manufacturing on a substrate a sacrificial contact tip structure, and mounting the pre-fabricated contact tip structures at the ends of the resilient contact structures, removing the sacrificial substrate. 이러한 기술은 접촉 구조물의 팁 단부(362)에 일정 형상을 제공하기 위해 전술한 접촉 구조물(360)과 함께 사용될 수 있다. This technique may be used in conjunction with a contact structure 360 ​​described above to provide a predetermined shape for the tip end 362 of the contact structure.

최종 접촉 구조물은 1997년 9월 17일자 미국특허출원 제08/931,923호(현상태: 진행중)에 개시된 바와 같이 기계적 특성을 조절하기 위해 열처리될 수 있다. May be heat treated in order to adjust the mechanical properties as disclosed in: (in progress status quo), the resulting contact structure is dated 17 September 1997 U.S. Patent Application No. 08/931 923 call.

니켈로 제조된 접촉 구조물은 니켈 접촉 구조물의 외부(노출된) 부분을 금으로 대체하기 위해 당업계에 공지된 "이멀젼 골드" 공정으로 수행될 수 있다. The contact structure made of nickel may be performed in a known "Immersion Gold" process in the art to replace the external (exposed) part of the nickel contact structure with gold. 이는 접촉 구조물의 궁극적인 접촉 특성을 변경시키고 및/또는 니켈 접촉 구조물의 외부 부분의 야금학적 성질을 변경시키고, 연속하는 선택적 에칭 공정에서 접촉 구조물을 보호하도록 기능할 수도 있다. This may serve to protect the contact structure in the selective etching process of changing the ultimate contact properties of the contact structure, and / or changing the metallurgical properties of the outer portion of the nickel contact structure and, in a row.

결론 conclusion

접촉 구조물이 전자 요소의 접촉 패드와 결합(및 전기적으로 접속)되는 전자 요소의 초소형 전자 요소 접촉 구조물을 제작하기 위한 기술들을 설명하였다. Contact structure is described techniques for manufacturing a microelectronic contact structure elements of the electronic element is coupled with the contact pad of the electronic component (and electrically connected). 접 촉 구조물의 팁 단부의 형태를 변경하기 위해 돌출 형상부(예컨대, 230, 430)를 포함하거나 또는 포함하지 않는 것, 대응 접촉 패드로부터 먼 위치에 접촉 구조물(예컨대, 460)을 제작하는 것, 연납땜 중에 견고한 필렛 형성을 용이하게 하기 위해 팁 단부(예컨대, 614)의 기하학적 형상을 제어하는 것과 같은 다양한 변형예가 기술되었다. To produce a protruding part in order to change the shape of the tip end of the contact tip structures (e.g., 230, 430) comprises or does not comprise, or contacting the structure, away from the corresponding contact pads (e.g., 460), various modifications have been described, such as to control the geometry of the tip end (e.g., 614) to facilitate a robust fillet formed in the soft solder. 본원에서 기술된 이러한 다양한 기술 및 구조는 전술한 변형을 가능하게 하기 위해 상호 "혼합 및 조화"될 수 있고, 접촉 구조물의 다양한 실시예는 임의의 소정의 전자 요소에 배치될 수 있다. A variety of such techniques and structures described herein may be mutually "mixed and conditioning" in order to enable the above-described modifications, various embodiments of the contact structure may be disposed in any given electronic element.

본 발명이 전술한 설명 및 도면에서 상세히 도시되고 기술되었으나, 이는 그 특성상, 즉 양호한 실시예만이 도시 및 기술되었지만 본 발명의 범위 내에 속하는 모든 변경 및 수정이 보호되어야 하는 것으로 이해되어야 하는, 제한적인 것이 아니라 설명적인 것으로 간주되어야 한다. Although particularly shown and described in the description and the drawings the invention is described, which by their nature, that is a preferred embodiment only shown and described, but, limited to be understood to be all changes and modifications that are within the scope of the present invention, protective it is not to be regarded as illustrative. 명백하게는, 본원에 개시된 요지에 대한 많은 변형은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 일어날 수 있으며, 이러한 변형은 전술한 바와 같이 본 발명의 범위 내에 있는 것으로 고려되어야 한다. Obviously, many variations on the subject matter described herein may occur to those of ordinary skill in the art, such modifications are to be considered as falling within the scope of the invention as described above.

본 발명에 따르면, 스프링 접촉 요소를 제조하는 개선된 기술과, 초소형 전자 장치 분야에서 미세 피치, 정밀 공차에 본질적으로 적합한 공정을 사용하는 스프링 접촉 요소를 제조하는 기술이 제공된다. According to the invention, the improved technique, miniature electronic devices, fine pitch, a technique for manufacturing a spring contact element with an essentially suitable process for precision tolerances in the field of manufacturing a spring contact element it is provided. 특히, 반도체 장치가 반도체 웨이퍼로부터 개별화되기 전에 반도체 장치 상에 잔류하는 반도체 장치 상에 초소형 스프링 접촉 요소를 제조할 수 있다. In particular, a semiconductor device can be manufactured very small spring contact elements on a semiconductor device to remain on the semiconductor device before being singulated from the semiconductor wafer.

Claims (76)

  1. 접촉 구조물을 제조하기 위한 방법이며, A method for manufacturing a contact structure,
    전자 요소에 표면 및 이 표면에 인접한 단자를 제공하는 단계와, And the step of providing a terminal adjacent to the surface and the surface on the electronic component,
    표면에 인접한 개구를 가지며, 상기 개구로부터 연장하는 경사부를 포함하는 마스킹 층을 전자 요소에 적층시키는 단계와, Having an opening adjacent the surface, comprising the steps of: laminating a masking layer that includes a slope extending from the aperture to the electronic element,
    도전성 재료의 시드 층의 기부 영역을 형성하도록 단자의 적어도 일부분 위로 그리고 상기 기부 영역에 연결된 상기 시드 층의 본체 영역을 형성하도록 상기 경사부의 적어도 일부를 포함하는 마스킹 층의 적어도 일부분 위로 상기 시드 층을 적층시키고, 상기 시드층은 접촉 구조물의 형상을 형성하도록 패터닝되는 단계와, At least a portion of the terminal so as to form a base region of the seed layer of conductive material over and laminating the oxide layer over at least a portion of the masking layer comprising at least a portion of the inclined portion so as to form a body region of the oxide layer connected to the base region and and, wherein the seed layer comprises the steps that are patterned to form the shape of the contact structure,
    상기 단자에 전기적으로 접속되는 접촉 구조물을 형성하도록 도전성 재료의 벌크 층을 단지 패터닝된 시드 층에만 적층시키는 단계를 포함하는 접촉 구조물 제조 방법. The method for manufacturing a contact structure comprising the step of laminating only just the patterned seed layer, bulk layer of conductive material to form a contact structure electrically connected to the terminal.
  2. 제1항에 있어서, 마스킹 층을 적층시키기 전에 전자 요소의 적어도 일부분 위로 그리고 단자의 적어도 일부분 위로 도전성 재료의 초기 도전성 층을 적층시키고, 이어서 초기 도전성 층의 적어도 일부분 위로 마스킹 층을 적층시키는 단계를 더 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein, before depositing a masking layer over at least a portion of an electronic element and laminating the initial conductive layer of conductive material over at least a portion of the terminal, then the step further depositing a masking layer over at least a portion of the initial conductive layer contact structure manufacturing method comprising.
  3. 삭제 delete
  4. 삭제 delete
  5. 제1항에 있어서, 내부 반경을 갖고 대략 원형인 내부 곡면과 내부 반경보다 큰 외부 반경을 갖고 대략 원형인 외부 곡면을 가지고, 내부 반경의 중심점은 대략 원형 영역이 탄성 부재를 나타내도록 외부 반경의 중심점으로부터 적절하게 오프셋되는 대략 원형 영역을 구비하기 위해, 시드 층의 본체 영역을 패터닝하는 단계를 더 포함하는 접촉 구조물 제조 방법. According to claim 1, having the inner radius has a larger outer radius than the inner surface and the inner radius is substantially circular with an outer surface of substantially circular shape, the center point of the inside radius of the center point of the outer radius of the generally circular region to indicate the elastic member for from to having a substantially circular area it is appropriately offset, the contact structure manufacturing method further comprises the step of patterning the body regions of the seed layer.
  6. 제1항에 있어서, 도전성 재료의 벌크 층이 시드 층에 적층된 때 벌크 층의 일부가 돌출 요소 상의 시드 층에 적층되도록 상기 돌출 요소를 마스킹 층에 위치시킨 후 돌출 요소를 적어도 부분적으로 덮기 위해 시드 층을 적층시키는 단계와, 벌크 층의 다른 부분보다 전자 요소로부터 더 제거된 도전성 영역을 제공하는 단계를 더 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the seed to cover the projecting elements, at least in part, and then placing the projecting elements of the masking layer as a bulk layer of conductive material is deposited on the seed layer is a portion of the bulk layer is laminated on the seed layer on the protruding element contact structure manufacturing method further comprising the steps of providing a conductive region further removed from the electronic element than other portions of the bulk layer to laminate the layers.
  7. 제1항에 있어서, 시드 층의 본체 영역은 전자 요소의 표면과 대략 평행하게 변위된 접촉 구조물 제조 방법. The method of claim 1, wherein the body region of the seed layer is produced substantially parallel to the displacement and the surface of the electronic component contact structure.
  8. 제7항에 있어서, 상기 본체 영역은 전자 요소의 표면으로부터 대략 125 ㎛ 내지 5 ㎜ 사이의 거리만큼 변위된 접촉 구조물 제조 방법. The method of claim 7 wherein the body region is about 125 ㎛ to 5 ㎜ distance method by a displacement contact structures between the surface of the electronic element.
  9. 제7항에 있어서, 상기 본체 영역은 전자 요소의 표면으로부터 대략 50 ㎛ 내지 200 ㎛ 사이의 거리만큼 변위된 접촉 구조물 제조 방법. The method of claim 7 wherein the body region is about 50 ㎛ to 200 ㎛ distance method as long as the displacement between the contact structure from the surface of the electronic element.
  10. 제1항에 있어서, 소정의 시드 층의 형태를 한정하기 위해 하나 이상의 개구를 갖는 섀도우 마스크를 통해 시드 층을 적층시킴으로써 시드 층을 패터닝하는 단계를 더 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the contact structure manufacturing method using a shadow mask having at least one opening to define the shape of the predetermined seed layer comprising the step of patterning the seed layer by depositing a seed layer further.
  11. 삭제 delete
  12. 삭제 delete
  13. 제1항에 있어서, 마스킹 재료는 대략 50 ㎛ 내지 200 ㎛ 사이의 두께를 갖는 접촉 구조물 제조 방법. The method of claim 1 wherein the masking material is prepared in contact structure having a thickness between about 50 ㎛ to 200 ㎛.
  14. 제1항에 있어서, 마스킹 층 내의 개구는 단자의 일부 또는 전부를 구비할 수도 있는 전자 요소의 표면상의 영역을 구비하고, 이 영역은 대략 10,000 내지 42,000 ㎛ 2 의 면적을 갖는 접촉 구조물 제조 방법. The method of claim 1, wherein the opening is in contact with the structure The method or part having a surface area on the electronic components that may be provided with a whole, the area of this region is 10,000 to 42,000 ㎛ about two of the terminals in the masking layer.
  15. 제1항에 있어서, 마스킹 층 내의 개구는 단자의 일부 또는 전부를 구비할 수도 있고 최종 접촉 구조물을 결합시키기에 충분한 전자 요소의 표면상의 영역을 구비하는 접촉 구조물 제조 방법. The method of claim 1, wherein the opening in the masking layer is in contact structure manufacturing method may be provided with any or all of the terminals having a surface area on the electronic element in a sufficient bonding the resulting contact structure.
  16. 제1항에 있어서, 상기 경사부는 대략 60° 내지 75° 사이의 평균 각도를 갖는 접촉 구조물 제조 방법. The method of claim 1, wherein the ramp process for producing the contact structure, having an average angle of between about 60 ° to 75 °.
  17. 제6항에 있어서, 돌출 요소는 마스킹 층으로부터 대략 50 ㎛ 내지 175 ㎛만큼 돌출하는 접촉 구조물 제조 방법. The method of claim 6, wherein the projecting element is in contact structure manufacturing method which projects by about 50 to 175 ㎛ ㎛ from the masking layer.
  18. 제6항에 있어서, 상기 돌출 요소는 대략 125 ㎛ 내지 375 ㎛ 사이의 기부 치수를 갖는 접촉 구조물 제조 방법. The method of claim 6, wherein the projecting element is in contact structure manufacturing method having a base dimension of between about 125 to about 375 ㎛ ㎛.
  19. 제1항에 있어서, 시드 층은 대략 1000 Å 내지 4200 Å 사이의 두께를 갖는 접촉 구조물 제조 방법. The method of claim 1, wherein the seed layer is produced in contact structure having a thickness of approximately 1000 Å to 4200 Å.
  20. 제1항에 있어서, 시드 층은 두께가 대략 2500 Å 내지 4200 Å 사이인 금을 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the seed layer is in contact structure manufacturing method comprising a gold having a thickness of between approximately 2500 Å to 4200 Å.
  21. 제1항에 있어서, 시드 층은 두께가 대략 1000 Å 내지 3000 Å 사이인 구리를 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the seed layer is in contact structure manufacturing method that comprises a thickness of copper between about 1000 Å to about 3000 Å.
  22. 제2항에 있어서, 초기 도전성 층은 두께가 대략 3000 Å 내지 6000 Å 사이인 접촉 구조물 제조 방법. The method of claim 2 wherein the method of producing the initial conductive layer is in contact is between a thickness of approximately 3000 Å to 6000 Å structure.
  23. 제2항에 있어서, 초기 도전성 층은 티타늄 및 텅스텐의 합금을 포함하는 접촉 구조물 제조 방법. The method of claim 2, wherein the initial conductive layer is prepared in contact structure comprising an alloy of titanium and tungsten.
  24. 제2항에 있어서, 초기 도전성 층에 제2 도전성 층을 적층시키는 단계를 더 포함하는 접촉 구조물 제조 방법. The method of claim 2, wherein the contact structure manufacturing method further comprising the step of depositing a second conductive layer in the initial conductive layer.
  25. 제24항에 있어서, 제2 도전성 층은 금으로 제조되고 그 두께는 대략 2500 Å 내지 4500 Å 사이인 접촉 구조물 제조 방법. The method of claim 24, wherein the second conductive layer is made of gold has a thickness of approximately 2500 Å to 4500 Å between the contact structure method.
  26. 제1항에 있어서, 마스킹 재료는 폴리이미드, 노볼랙 수지 및 포토레지스트로 이루어진 그룹 중에서 선택된 재료를 포함하는 접촉 구조물 제조 방법. The method of claim 1 wherein the masking material is in contact structure manufacturing method comprises a material selected from the group consisting of polyimide, photoresist resin and bolraek furnace.
  27. 제1항에 있어서, 개구는 경사부를 포함하는 측벽들을 가지고, 상기 시드 층은 실질적으로 측벽들을 덮는 접촉 구조물 제조 방법. The method of claim 1, wherein the opening process for producing the contact structure covering the slope with the sidewalls comprising portions, wherein the seed layer is a substantially side wall.
  28. 제1항에 있어서, 개구는 경사부를 포함하는 측벽들을 가지고, 상기 시드 층은 측벽들을 부분적으로만 덮는 접촉 구조물 제조 방법. The method of claim 1, wherein the opening is inclined with the side walls, including parts of the seed layer is produced in part of the contact structure only covers the side wall.
  29. 제1항에 있어서, 시드 층은 스퍼터링, 화학 증착, 물리 증착 및 e-빔 증착으로 구성된 그룹으로부터 선택된 공정에 의해 적층되는 접촉 구조물 제조 방법. The method of claim 1, wherein the seed layer is in contact structure manufacturing method which is laminated by a process selected from the group consisting of sputtering, chemical vapor deposition, physical vapor deposition and e- beam deposition.
  30. 제1항에 있어서, 도전성 재료의 벌크층이 전해 도금에 의해 적층되는 접촉 구조물 제조 방법. The method of claim 1, wherein producing the contact structure is a bulk layer of conductive material is deposited by electrolytic plating.
  31. 제1항에 있어서, 도전성 재료의 벌크층은 전해 도금과, 무전해 도금과, 화학 증착과, 물리 증착과, 수성 용액으로부터의 재료의 적층을 수반하는 공정과, 전구체, 액체 또는 고체의 유도 분해를 통해 재료의 적층을 일으키는 공정으로 구성된 그룹으로부터 선택된 공정에 의해 적층되는 접촉 구조물 제조 방법. The method of claim 1, wherein the bulk layer of conductive material is electroplated and electroless plating, chemical vapor deposition and physical vapor deposition and inducing decomposition of the process involving the lamination of the material as the precursor, the liquid or solid from the aqueous solution a process for producing the contact structure to be laminated by a process selected from the group consisting of processes to cause the deposition of material through.
  32. 제1항에 있어서, 도전성 재료의 벌크층은 니켈을 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the bulk layer of conductive material is in contact structure manufacturing method comprising nickel.
  33. 제1항에 있어서, 도전성 재료의 벌크층은 니켈, 구리, 코발트, 철, 금, 은, 백금계 원소, 귀금속, 준귀금속, 팔라듐계 원소, 텅스텐 및 몰리브덴으로 구성된 그룹으로부터 선택된 재료를 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the bulk layer of conductive material is in contact comprises a material selected from nickel, copper, cobalt, iron, gold, silver, platinum group elements, noble metals, semi-precious metal, palladium-based element, a group consisting of tungsten and molybdenum, structure method.
  34. 제1항에 있어서, 전자 요소의 단자와 전자 요소의 표면 상의 원격 단자 사이에서 단자로부터 멀리 배치된 도전성 요소를 형성하는 단계와, 최초 단자가 아닌 원격 단자 상에 개구를 갖는 마스킹층을 적층시키는 단계와, 마스킹층의 개구에 따라 원격 단자에 접촉하도록 시드 층 및 벌크층을 적층시키는 단계를 추가로 포함하는 접촉 구조물 제조 방법. The method of claim 1 wherein the step of depositing a masking layer having an opening on the forming the conductive elements away arrangement from the terminal between the remote terminal on the surface of the electronic component terminal and the electronic elements of the remote terminal than the first terminal and a contact structure manufacturing method further comprising the step of depositing a seed layer and the bulk layer so as to be in contact with the remote terminal in accordance with the opening of the masking layer.
  35. 제1항에 있어서, 별개의 팁 구조물을 제조하는 단계와, 팁 구조물을 접촉 구조물에 영구 결합시키는 단계를 추가로 포함하는 접촉 구조물 제조 방법. The method of claim 1, wherein the contact structure manufacturing method comprising a step, and a tip structure for producing a separate tip structure further step of permanently coupled to the contact structure.
  36. 제35항에 있어서, 별개의 팁 구조물에 연결되는 포스트 구조물을 제조하는 단계와, 포스트 구조물을 접촉 구조물에 결합시키는 단계를 추가로 포함하는 접촉 구조물 제조 방법. 36. The method of claim 35, wherein the contact structure manufacturing method comprising a step, and a post structure for producing a post structure that is connected to a separate tip structure further comprises coupling to the contact structure.
  37. 제1항에 있어서, 전자 요소는 반도체 장치인 접촉 구조물 제조 방법. The method of claim 1, wherein the electronic element is a method for manufacturing a semiconductor device contact structures.
  38. 제1항에 있어서, 전자 요소는 웨이퍼로부터 개별화되지 않은 반도체 장치인 접촉 구조물 제조 방법. The method of claim 1, wherein the electronic element is in contact with the structure method of manufacturing a semiconductor device from the wafer that is not personalized.
  39. 제1항에 있어서, 전자 요소는 반도체 장치, 메모리 장치, 반도체 웨이퍼의 일부분, 반도체 웨이퍼 전체, 스페이스 트랜스포머, 세라믹 장치, 탐침 카드, 칩 캐리어 및 소켓으로 구성된 그룹으로부터 선택되는 접촉 구조물 제조 방법. The method of claim 1, wherein the electronic element is a semiconductor device, a memory device, a portion of the semiconductor wafer, the semiconductor wafer full, space transformer, a ceramic device, a probe card, the contact structure is selected from the group consisting of a chip carrier socket and the manufacturing method.
  40. 제1항에 있어서, 시드 층의 기부 영역은 단자와 물리적으로 접촉되어 있는 접촉 구조물 제조 방법. The method of claim 1, wherein the contact structure production method the base region of the seed layer is in contact with the terminal as the physical.
  41. 제1항에 있어서, 시드 층의 기부 영역은 단자로부터 변위되어 있지만 단자와 전기 접촉되어 있는 접촉 구조물 제조 방법. The method of claim 1 wherein the base region of the seed layer is displaced from the terminal, but the terminal and the contact structure manufacturing method that are in electrical contact.
  42. 도전성 재료로 된 접촉 구조물이며, And a contact structure of a conductive material,
    상기 접촉 구조물은, Said contact structure,
    접촉 구조물의 기부 영역의 형상을 형성하는 제1 부분과 접촉 구조물의 본체 영역의 형상을 형성하는 제2 부분을 포함하며, 제1 부분은 전자 요소의 표면에 인접한 단자 상에 적층되고 제2 부분은 전자 요소의 표면으로부터 멀리 이격되어, 전자 요소의 표면과 제2 부분 사이에 빈 공간이 존재하며, 제1 부분과 제2 부분 사이에서 제1 부분과 제2 부분을 연결하는 경사진 제3 부분을 추가로 포함하는 시드층과, And a second portion for forming the shape of the body region of the first portion in contact with the structure to form the shape of the base area of ​​the contact structure, the first section is laminated on the terminal adjacent to the surface of the electronic element second portion is spaced away from the surface of the electronic element, and the empty space between the surface and the second portion of the electronic element, the inclined third portion connecting the first portion and a second portion between the first portion and a second portion a seed layer further comprises and,
    시드층의 제1 부분 상에 적층된 기부 영역과, Stacked on the first portion of the seed layer and the base region,
    시드층의 제2 부분 상에 적층된 본체 영역과, Stacked on a second portion of the seed layer and the body region,
    시드층의 제3 부분 상에 적층된 연결 영역을 포함하며, Includes a connection region laminated on the third portion of the seed layer,
    기부 영역, 본체 영역 및 연결 영역 각각은 도전성 재료를 포함하는 접촉 구조물. Each of the base region, the body region and the connection region is in contact structure comprising an electrically conductive material.
  43. 제42항에 있어서, 본체 영역은 대략 원형 영역으로 구성되고, 원형 영역은 외부 반경을 갖는 대략 원형인 외부 곡선보다 작은 내부 반경을 갖는 대략 원형인 내부 곡선을 구비하고, 내부 반경의 중심점은 상기 원형 영역이 탄성 부재를 나타내도록 외부 반경의 중심점으로부터 적절하게 오프셋된 접촉 구조물. 43. The method of claim 42, wherein the body region is composed of a substantially circular area, a circular area having a substantially circular inner curve having a smaller inner radius than the outer curved substantially circular having an outer radius, and the center point of the inside radius of the circle the areas are properly offset from the center point of the outer radius to show the elastic member contacts the structure.
  44. 제42항에 있어서, 본체 영역에 연결되어 본체 영역으로부터 그리고 단자에 전기 접속된 전자 요소의 표면으로부터 멀리 돌출된 팁 영역을 추가로 포함하는 접촉 구조물. Of claim 42 wherein, connected to the body region contact structure further comprising a tip region projecting away from the surface of the electronic component electrically connected to the main body from the region and the terminal.
  45. 제42항에 있어서, 본체 영역은 전자 요소의 표면에 대해 대략 평행하게 상기 표면으로부터 변위되어 있는 접촉 구조물. 43. The method of claim 42 wherein the body region is in contact with the structure is displaced from the surface substantially parallel to the surface of the electronic element.
  46. 제45항에 있어서, 본체 영역의 적어도 일부분은 125 μm 내지 5 mm의 거리만큼 전자 요소의 표면으로부터 변위된 접촉 구조물. Of claim 45 wherein, at least a portion of the body region is 125 μm to 5 mm distance of the contact structures displaced from the surface of the electronic elements of the.
  47. 제45항에 있어서, 본체 영역의 적어도 일부분은 50 μm 내지 200 μm의 거리만큼 전자 요소의 표면으로부터 변위된 접촉 구조물. Of claim 45 wherein a body region of at least some of the contact structures displaced from the surface of the electronic element by a distance of 50 μm to 200 μm on the.
  48. 삭제 delete
  49. 삭제 delete
  50. 삭제 delete
  51. 제42항에 있어서, 연결 영역은 약 60°내지 75°의 평균 각도를 갖는 접촉 구조물. 43. The method of claim 42, wherein the connection region is in contact structure having an average angle of about 60 ° to 75 °.
  52. 제44항에 있어서, 팁 영역은 전자 요소의 표면으로부터 멀리 본체 영역으로부터 50 내지 175 μm으로 돌출하는 접촉 구조물. 45. The method of claim 44, wherein the tip region is in contact structure protruding from 50 to 175 μm away from the body region from the surface of the electronic element.
  53. 제44항에 있어서, 팁 영역은 전자 요소의 표면에 대체로 평행하게 측정할 때 약 125 내지 375 μm의 기부 폭을 갖는 접촉 구조물. 45. The method of claim 44, wherein the tip zone is substantially parallel to the measuring surface of the electronic component contact structure having a base width of about 125 to 375 μm.
  54. 제42항에 있어서, 기부는 실질적으로 깔때기형 구조물을 형성하는 측벽들을 가지며, 측벽들은 연결 영역을 형성하는 접촉 구조물. 43. The method of claim 42 wherein the base has a substantially the side walls to form a funnel-type structure, the side walls are in contact structure forming the connection region.
  55. 제42항에 있어서, 기부는 실질적으로 부분적인 깔때기형 구조물을 형성하는 측벽들을 가지며, 측벽들은 연결 영역을 형성하는 접촉 구조물. 43. The method of claim 42 wherein the base has a side wall which forms a substantial portion of the funnel-shaped structure, the side walls are in contact structure forming the connection region.
  56. 제42항에 있어서, 도전성 재료는 니켈을 포함하는 접촉 구조물. The method of claim 42 wherein the conductive material is in contact structure comprising nickel.
  57. 제42항에 있어서, 도전성 재료는 니켈, 구리, 코발트, 철, 금, 은, 백금계 원소, 귀금속, 준귀금속, 팔라듐계 원소, 텅스텐 및 몰리브덴으로 구성된 그룹으로부터 선택된 재료를 포함하는 접촉 구조물. The method of claim 42 wherein the conductive material is nickel, copper, cobalt, iron, gold, silver, platinum group elements, noble metals, semi-precious metal, palladium-based element, a contact structure comprising a material selected from the group consisting of tungsten and molybdenum.
  58. 제42항에 있어서, 상기 접촉 구조물은 전자 요소의 표면에 인접한 원격 단자와, 원격 단자를 전자 요소의 단자에 연결하는 도전성 요소를 추가로 포함하며, 기부 영역은 원격 단자의 적어도 일부분에 고정 연결되고 전자 요소의 단자에 전기 접속되는 접촉 구조물. 43. The method of claim 42, wherein the contact structure is further comprised with a remote terminal is adjacent to the surface of the electronic element, the conductive element to connect the remote terminal to the terminal of the electronic component, the base region is fixedly connected to at least a portion of the remote terminal electrical connection structure that is in contact with the terminal of the electronic element.
  59. 제42항에 있어서, 전자 요소는 반도체 장치인 접촉 구조물. 43. The method of claim 42, wherein the electronic element is a semiconductor device contact structures.
  60. 제42항에 있어서, 전자 요소는 웨이퍼로부터 개별화되지 않은 반도체 장치인 접촉 구조물. 43. The method of claim 42, wherein the electronic element is a semiconductor device, the contact structure is not individualized from the wafer.
  61. 제42항에 있어서, 전자 요소는 반도체 장치, 메모리 장치, 반도체 웨이퍼의 일부분, 반도체 웨이퍼 전체, 스페이스 트랜스포머, 세라믹 장치, 탐침 카드, 칩 캐리어 및 소켓으로 구성된 그룹으로부터 선택되는 접촉 구조물. 43. The method of claim 42, wherein the electronic element is a semiconductor device, a memory device, a portion of the semiconductor wafer, the semiconductor wafer full, space transformer, a ceramic device, a probe card, a chip carrier and contact structure that is selected from the group consisting of a socket.
  62. 제42항에 있어서, 수정된 제2 접촉 구조물을 제작하도록 접촉 구조물에 영구 결합된 별개의 팁 구조물을 추가로 포함하는 접촉 구조물. Of claim 42 wherein the contact structure further comprises a separate tip structure permanently coupled to the contact structure to produce a modified second contact structure on.
  63. 제62항에 있어서, 수정된 제3 접촉 구조물을 제작하도록 별개의 팁 구조물에 연결되고 접촉 구조물에 결합된 포스트 구조물을 추가로 포함하는 접촉 구조물. 63. The method of claim 62, connected to a separate tip structure to produce a modified third contact structures and contact structures further comprising a post structure coupled to the contact structure.
  64. 제42항의 접촉 구조물을 사용하는 방법에 있어서, A method of using the article of claim 42, claim contact structure,
    제2 단자를 상부에서 갖는 제2 전자 요소를 제공하는 단계와, The step of providing a second electronic component having the second terminal at the top and,
    접촉 구조물을 제2 단자에 접촉시키는 단계를 포함하는 방법. Comprising the step of contacting the contact structure to the second terminal.
  65. 제64항에 있어서, 제1 단자와 제2 단자들 사이에서 전기 접속을 수행하도록 접촉 구조물과 제2 단자 사이에서 가압 접속을 수행하는 단계를 추가로 포함하는 방법. The method of claim 64, wherein the first terminal and the second comprises between the contact structures and the second terminal to perform the electrical connection between the terminal the further step of performing a pressure connection.
  66. 제64항에 있어서, 제1 단자와 제2 단자들 사이에서 전기 접속을 수행하도록 접촉 구조물과 제2 단자 사이에서 영구 접속을 수행하는 단계를 추가로 포함하는 방법. The method of claim 64, wherein the method comprises a first terminal and adding the step of performing a permanent connection between the contact structure and a second terminal between the second terminal to perform the electrical connection.
  67. 제1항에 있어서, 마스킹 층 상에 돌출 요소를 배치하는 단계를 추가로 포함하고, 시드층을 적층하는 단계는 돌출 요소 상에 상기 시드층을 적층하는 것을 포함하는 방법. The method steps further comprising the step of according to one of the preceding claims, placing the projecting elements on the masking layer, depositing a seed layer includes depositing a seed layer on the protruding elements.
  68. 삭제 delete
  69. 제67항에 있어서, 상이한 깊이까지의 복수개의 노출부는 각각 깊이가 얕아짐에 따라 크게 증가하는, 최초 표면에 평행한 대응 치수를 가짐으로써, 노출된 영역으로부터 마스킹 재료를 제거하여 경사부를 포함하는 경사 측벽을 갖는 개구를 형성하는 방법. 68. The method of claim 67, and with a plurality of exposed portion has a parallel corresponding dimension in the first surface, which significantly increases with the load, each depth shallower to different depths, remove the masking material from the exposed area slope comprising ramps a method of forming an opening having a side wall.
  70. 제67항에 있어서, 기본 재료는 석판 인쇄식으로 패터닝될 수 있는 마스킹 재료인 방법. The method of claim 67, wherein the base material is a masking material that can be patterned in a lithography expression.
  71. 삭제 delete
  72. 삭제 delete
  73. 삭제 delete
  74. 제42항에 있어서, 본체 영역은 돌출된 형상부를 포함하는 접촉 구조물. 43. The method of claim 42 wherein the body region is in contact structure including a protruding shape.
  75. 접촉 구조물을 제조하기 위한 방법이며, A method for manufacturing a contact structure,
    전자 요소에 표면 및 이 표면에 인접한 단자를 제공하는 단계와, And the step of providing a terminal adjacent to the surface and the surface on the electronic component,
    표면에 인접한 개구를 갖도록 전자 요소에 마스킹 층을 적층시키는 단계와, And a step of laminating a surface so as to have an opening adjacent to the masking layer to the electronic component,
    도전성 재료의 시드 층의 기부 영역을 형성하도록 단자의 적어도 일부분 위로 그리고 상기 시드 층의 본체 영역을 형성하도록 마스킹 재료의 적어도 일부분 위로 상기 시드 층을 적층시켜서, 기부 영역과 본체 영역이 연결되고, 본체 영역의 길이가 기부 영역과 본체 영역의 단부 사이의 직선 길이보다 길도록 본체 영역이 만곡되는 단계와, By over at least a portion of the terminal so as to form a base region of the seed layer of electrically conductive material and laminating the oxide layer over at least a portion of the masking material to form the body portion of the seed layer, the base region and the body region is connected to a body region and a step in which a length of the curved body region greater than the straight line distance between the end of the base region and the body region,
    상기 단자에 전기적으로 접속되는 접촉 구조물을 형성하도록 도전성 재료의 벌크 층을 시드 층에만 적층시키는 단계를 포함하는 접촉 구조물 제조 방법. The method for manufacturing a contact structure comprising the step of depositing a bulk layer of conductive material only in the seed layer to form a contact structure electrically connected to the terminal.
  76. 삭제 delete
KR20047003178A 1996-05-17 1998-05-14 Microelectronic contact structure and the production and use method thereof KR100577131B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
PCT/US1997/008634 WO1997043654A1 (en) 1996-05-17 1997-05-15 Microelectronic spring contact elements
WOPCT/US97/08634 1997-05-15
US7367998 true 1998-02-04 1998-02-04
US3247398 true 1998-02-26 1998-02-26
US09/032,473 1998-02-26
US60/073,679 1998-02-26
PCT/US1998/009999 WO1998052224A1 (en) 1997-05-15 1998-05-14 Lithographically defined microelectronic contact structures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR19997010532A Division KR100577132B1 (en) 1996-05-17 1998-05-14 Microelectronic contact structure and the production and use method thereof

Publications (2)

Publication Number Publication Date
KR20040034685A true KR20040034685A (en) 2004-04-28
KR100577131B1 true KR100577131B1 (en) 2006-05-10

Family

ID=26708466

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20047003178A KR100577131B1 (en) 1996-05-17 1998-05-14 Microelectronic contact structure and the production and use method thereof
KR19997010532A KR100577132B1 (en) 1996-05-17 1998-05-14 Microelectronic contact structure and the production and use method thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR19997010532A KR100577132B1 (en) 1996-05-17 1998-05-14 Microelectronic contact structure and the production and use method thereof

Country Status (4)

Country Link
EP (1) EP0985231A1 (en)
JP (3) JP3378259B2 (en)
KR (2) KR100577131B1 (en)
WO (1) WO1998052224A1 (en)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6520778B1 (en) 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6807734B2 (en) 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
DE60040671D1 (en) * 1999-12-29 2008-12-11 Formfactor Inc Elastic conductive connection of electronic components and process for their manufacture
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
EP1316803A3 (en) * 1998-12-02 2005-11-09 Formfactor, Inc. Lithographic contact elements
US6208225B1 (en) 1999-02-25 2001-03-27 Formfactor, Inc. Filter structures for integrated circuit interfaces
US6218910B1 (en) 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6448865B1 (en) 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
WO2001009952A3 (en) * 1999-07-30 2001-11-15 Formfactor Inc Interconnect assemblies and methods
US6780001B2 (en) 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
WO2002063682A3 (en) * 2000-11-09 2003-12-31 Formfactor Inc Lithographic type microelectronic spring structures with improved contours
DE19958328A1 (en) 1999-10-08 2001-07-12 Flexchip Ag Production of an electrical connection between chip contact element units and external contact connections comprises pressing the contact element material into the contact connection material by stamping or pressing
US6827584B2 (en) 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6640432B1 (en) 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
JP2003531495A (en) * 2000-04-12 2003-10-21 フォームファクター,インコーポレイテッド Forming spring and methods of making and using thereof
US7458816B1 (en) 2000-04-12 2008-12-02 Formfactor, Inc. Shaped spring
WO2003007003A1 (en) 2001-07-11 2003-01-23 Formfactor, Inc. Method of manufacturing a probe card
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US7168160B2 (en) 2001-12-21 2007-01-30 Formfactor, Inc. Method for mounting and heating a plurality of microelectronic components
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
WO2003058264A1 (en) 2001-12-27 2003-07-17 Formfactor, Inc. Cooling assembly with direct cooling of active electronic components
US7064953B2 (en) 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6638870B2 (en) * 2002-01-10 2003-10-28 Infineon Technologies Ag Forming a structure on a wafer
GB2388468B (en) * 2002-02-08 2005-05-04 Microsaic Systems Ltd Microengineered electrical connectors
CN100447573C (en) * 2002-07-15 2008-12-31 佛姆费克托公司 Fiducial alignment mark on microelectronic spring contact
US7047638B2 (en) 2002-07-24 2006-05-23 Formfactor, Inc Method of making microelectronic spring contact array
CN100555752C (en) * 2005-09-16 2009-10-28 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 Elastic contact device and electronic equipment utilizing the same elastic contact device
JP2007165383A (en) 2005-12-09 2007-06-28 Ibiden Co Ltd Printed wiring board having component mounting pin formed thereon
JP4848752B2 (en) * 2005-12-09 2011-12-28 イビデン株式会社 An electronic device using the printed wiring board and which has a component mounting pin
JP4654897B2 (en) 2005-12-09 2011-03-23 イビデン株式会社 Method for manufacturing a printed wiring board with a component mounting pin
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
ES2359919T3 (en) * 2006-03-16 2011-05-30 Eles Semiconductor Equipment S.P.A. Interconnection of electronic devices with high drivers.
US7528618B2 (en) 2006-05-02 2009-05-05 Formfactor, Inc. Extended probe tips
US7527998B2 (en) 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US20080043315A1 (en) * 2006-08-15 2008-02-21 Cummings William J High profile contacts for microelectromechanical systems
US7684106B2 (en) 2006-11-02 2010-03-23 Qualcomm Mems Technologies, Inc. Compatible MEMS switch architecture
US7674112B2 (en) 2006-12-28 2010-03-09 Formfactor, Inc. Resilient contact element and methods of fabrication
US20090324906A1 (en) * 2008-06-26 2009-12-31 Marcoux Phil P Semiconductor with top-side wrap-around flange contact
US7858512B2 (en) 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
JP2008292500A (en) * 2008-07-17 2008-12-04 Yamaichi Electronics Co Ltd Probe unit and method for manufacturing the same
JP5673181B2 (en) * 2011-02-15 2015-02-18 トヨタ自動車株式会社 Semiconductor device
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
KR960004089B1 (en) * 1992-12-30 1996-03-26 김주용 Forming method of low resistance contact for semiconductor device
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects

Also Published As

Publication number Publication date Type
JP2002231718A (en) 2002-08-16 application
JP2003031289A (en) 2003-01-31 application
KR20040034685A (en) 2004-04-28 application
EP0985231A1 (en) 2000-03-15 application
WO1998052224A1 (en) 1998-11-19 application
KR20010012575A (en) 2001-02-15 application
KR100577132B1 (en) 2006-05-09 grant
JP2000512437A (en) 2000-09-19 application
JP3378259B2 (en) 2003-02-17 grant

Similar Documents

Publication Publication Date Title
US6740577B2 (en) Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US6202297B1 (en) Socket for engaging bump leads on a microelectronic device and methods therefor
US6672875B1 (en) Spring interconnect structures
US6640432B1 (en) Method of fabricating shaped springs
US6677245B2 (en) Contact structure production method
US7285966B2 (en) Probe and method of making same
US7026833B2 (en) Multiple-chip probe and universal tester contact assemblage
US6437591B1 (en) Test interconnect for bumped semiconductor components and method of fabrication
US6372622B1 (en) Fine pitch bumping with improved device standoff and bump volume
US20050088193A1 (en) Method of manufacturing protruding-volute contact, contact made by the method, and inspection equipment or electronic equipment having the contact
US5612573A (en) Electronic package with multilevel connections
US5875100A (en) High-density mounting method and structure for electronic circuit board
US6807734B2 (en) Microelectronic contact structures, and methods of making same
US5245751A (en) Array connector
US6374487B1 (en) Method of making a connection to a microelectronic element
US6107119A (en) Method for fabricating semiconductor components
US20020004320A1 (en) Attaratus for socketably receiving interconnection elements of an electronic component
US5812378A (en) Microelectronic connector for engaging bump leads
US20120007232A1 (en) Microelectronic packages with dual or multiple-etched flip-chip connectors
US5989994A (en) Method for producing contact structures
US20100230812A1 (en) Microelectronic Assemblies Having Compliancy and Methods Therefor
US6429113B1 (en) Method for connecting an electrical device to a circuit substrate
EP0295914A2 (en) An interconnect structure for PC boards and integrated circuits
US6827584B2 (en) Interconnect for microelectronic structures with enhanced spring characteristics
US7705456B2 (en) Semiconductor package substrate

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee