KR100576848B1 - The method for manufacturing a chip resister - Google Patents
The method for manufacturing a chip resister Download PDFInfo
- Publication number
- KR100576848B1 KR100576848B1 KR1020030051615A KR20030051615A KR100576848B1 KR 100576848 B1 KR100576848 B1 KR 100576848B1 KR 1020030051615 A KR1020030051615 A KR 1020030051615A KR 20030051615 A KR20030051615 A KR 20030051615A KR 100576848 B1 KR100576848 B1 KR 100576848B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- forming
- chip
- electrodes
- side electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
본 발명은 칩 저항기 제조공정 중 칩 저항기의 측면전극을 균일하게 형성할 수 있는 칩 저항기 제조방법에 관한 것으로서, 절연기판 상면 및 하면의 양단에 소정의 간격을 두고 상, 하면전극을 형성하는 단계와, 상기 상면전극 사이에 저항체를 형성하는 단계와, 상기 저항체를 레이저 트리밍하여 상기 저항체에 소정의 저항값을 결정하는 단계와, 상기 저항체 상면에 저항체를 보호하는 보호층을 형성하는 단계와, 측면전극을 형성할 영역을 제외한 영역을 수용성 페이스트로 인쇄하고, 기판을 스트립 형태로 1차 다이싱하는 단계와, 상기 1차 다이싱된 스트립에 측면전극을 형성하는 단계와, 상기 측면전극이 형성된 스트립을 칩 단위로 2차 다이싱하고, 상기 칩의 측면전극 상에 도금층을 형성하고, 이를 세척하는 단계로 이루어진다.The present invention relates to a chip resistor manufacturing method capable of uniformly forming the side electrode of the chip resistor during the chip resistor manufacturing process, the step of forming the upper and lower electrodes at predetermined intervals at both ends of the upper and lower surfaces of the insulating substrate; Forming a resistor between the upper electrodes, laser trimming the resistor to determine a predetermined resistance value on the resistor, forming a protective layer on the upper surface of the resistor to protect the resistor; Printing a region excluding the region to be formed with a water-soluble paste, first dicing the substrate in a strip form, forming a side electrode on the first diced strip, and forming a strip on which the side electrode is formed. Secondary dicing in units of chips, forming a plating layer on the side electrodes of the chip, and washing the same.
이러한 본 발명의 방법에 의하면, 본 발명은 칩 저항기의 좌, 우 측면전극의 도포 길이 및 측면전극과 상면전극간의 경계가 균일하게 형성될 수 있고, 측면전극의 면적 차이로 인한 납땜 불량을 미연에 방지할 수 있어서, 완제품의 외관이 향상되는 효과가 있다.According to the method of the present invention, the present invention can be uniformly formed in the coating length of the left and right side electrodes of the chip resistor and the boundary between the side electrode and the top electrode, and the solder failure due to the difference in the area of the side electrodes in advance. It can prevent, and there exists an effect which improves the external appearance of a finished product.
칩 저항기, 수용성 페이스트(paste), 측면전극, 스퍼터링(Sputtering)Chip Resistor, Water Soluble Paste, Side Electrodes, Sputtering
Description
도1은 일반적인 박막 칩 저항기의 단면도이다.1 is a cross-sectional view of a typical thin film chip resistor.
도2는 칩 저항기의 제조공정 순서도이다.2 is a flowchart of a manufacturing process of a chip resistor.
도3은 종래 칩 저항기에 형성되는 측면전극의 예시도이다.3 is an illustration of side electrodes formed on a conventional chip resistor.
도4a 및 도4b는 본 발명에 의한 수용성 페이스트가 인쇄된 스트립 및 기판의 구성도이다.4A and 4B are schematic diagrams of a strip and a substrate on which a water-soluble paste according to the present invention is printed.
도5는 본 발명에 의한 칩 저항기의 제조방법을 나타낸 플로우차트이다.5 is a flowchart showing a method of manufacturing a chip resistor according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1: 절연기판 2,3: 상,하면전극1:
4, 4': 저항체 5: 제2보호층4, 4 ': resistor 5: second protective layer
6, 6': 스트립 6a, 6a': 스트립의 좌, 우 측면6, 6 ':
7: 측면전극 8: 도금층7: side electrode 8: plating layer
본 발명은 칩 저항기 제조공정 중 칩 저항기의 측면전극을 균일하게 형성하는 공정에 관한 것으로, 보다 상세하게는 측면전극이 형성될 영역을 제외한 영역을 수용성 페이스트(paste)로 인쇄한 뒤 스퍼터링(Sputtering) 공정을 통해 칩 저항기의 측면전극을 균일하게 형성하는 칩 저항기의 제조방법에 관한 것이다.The present invention relates to a process of uniformly forming the side electrode of the chip resistor during the chip resistor manufacturing process, and more particularly, sputtering after printing a region except the region where the side electrode is to be formed with a water-soluble paste. It relates to a method of manufacturing a chip resistor to uniformly form the side electrode of the chip resistor through the process.
도1은 일반적인 칩 저항기의 단면 구조도로서, 도1을 참조하면 칩 저항기는 절연기판(1) 상면의 양측에 소정의 간격을 두고 형성된 상면전극(2)과, 그 절연기판(1) 하면의 양측에 소정의 간격을 두고 형성된 하면전극(3)과, 상기 상면전극(2) 사이에 형성된 박막 저항체(4')와, 상기 박막 저항체(4')를 보호하는 보호층(5)과, 상기 상면전극(2)의 일부영역부터 기판의 하면전극(3)(미도시) 일부영역까지 형성된 측면전극(7)과, 상기 상면전극(2), 하면전극(3) 및 측면전극(7)상에 형성된 도금층(8)으로 구성된다. 1 is a cross-sectional structural view of a general chip resistor. Referring to FIG. 1, a chip resistor includes a
도2a 내지 도2i는 도1에 도시된 박막 칩 저항기의 제조공정을 나타낸 순서도로서, 도2a에 도시된 절연기판(1)위에 도 2b와 같이 스퍼터링(Sputtering) 공정을 통해 상면전극(2) 및 하면전극(3)을 형성하고, 그 상면전극(2) 및 하면전극(3)을 포토리소그래피 및 에칭공정을 통해 원하는 패턴으로 구성한다.2A to 2I are flowcharts illustrating a manufacturing process of the thin film chip resistor illustrated in FIG. 1, and the
이어, 도2c와 같이, 상기 상면전극(2) 사이에 스퍼터링 공정을 이용해 박막 저항체(4)를 형성하고, 상기 상, 하면전극(2,3)과 마찬가지로 포토리소그래피 및 에칭공정을 통해 원하는 패턴으로 구성한다.Next, as shown in FIG. 2C, a
이러한 결과물에 대해 저항값의 안정화를 위해 열처리를 수행하고, 정밀한 저항값을 얻기 위해 도2d에 도시된 바와 같이 저항체(4)에 레이저 트리밍을 실시하여, 레이저 트리밍 처리된 저항체(4')를 얻는다.Heat treatment is performed on the resultant to stabilize the resistance value, and laser trimming is performed on the
이어, 도2e와 같이 양 측면이 노출되도록 스트립(6) 형태로 1차 다이싱한다.Subsequently, primary dicing is performed in the form of a
상기 스트립(6)의 측면(6a)에 스퍼터링 공정을 적용하여 측면전극(7)을 형성하기 위해서, 상기 스트립(6)의 측면(6a)이 노출되도록 도2f와 같이 지그(11)에 차례로 적재한다.In order to form the
상기 스트립(6)이 적재된 지그(11)를 도2g와 같이 홀더(12)에 장착하고 스퍼터링 공정을 적용하여 지그(11)의 노출된 영역(6a)에 측면전극(7)을 형성한다.The
도2h에서 측면전극(7)이 형성된 스트립(6)을 도2i와 같이 2차 다이싱하여 칩 단위로 제조한 후에 니켈(Ni), 팔라듐-주석(Pd-Sn) 합금으로 도금공정을 수행하여 도금층(8)을 형성된 최종 제품인 칩 저항기를 완성한다.In FIG. 2h, the
그러나, 종래 스퍼터링 공정을 통해 칩 저항기의 측면전극(7)을 형성할 때, 스퍼터링 공정은 페이스트(Paste)공정에 비해 그 도포 길이를 정확하게 조절할 수 없다는 단점이 있다.However, when forming the
즉, 도3에 도시된 바와 같이, 측면전극(7)의 경계가 불균일하여 측면전극(7)이 저항체(4')위로 도포된 경우, 저항값에 오차가 발생하거나 칩 저항기 자체가 쇼트(short)될 수 있다. That is, as shown in FIG. 3, when the
또한, 측면전극(7)의 도포 길이가 불균일하여 칩 저항기 좌, 우 측면전극(7) 의 도포 길이가 균형을 이루기 어려울 뿐만 아니라, 상기 측면전극(7)상에 형성되는 도금층(8) 역시 불균일하게 형성되어 칩 저항기를 회로에 부착할 때 납땜 불량이 발생되는 문제점이 있다.In addition, since the coating lengths of the
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 그 목적은 칩 저항기의 측면전극을 균일하게 형성하기 위해서, 측면전극이 형성될 영역을 제외한 영역을 수용성 페이스트로 인쇄한 뒤 스퍼터링(Sputtering) 공정을 통해 칩 저항기의 측면전극을 형성하는 칩 저항기의 제조방법을 제공하는 것이다.
The present invention is to solve the above conventional problems, the object is to sputtering after printing the area except the region where the side electrode is to be formed with a water-soluble paste in order to uniformly form the side electrode of the chip resistor It is to provide a method of manufacturing a chip resistor to form a side electrode of the chip resistor through the process.
상기한 본 발명의 목적을 달성하기 위한 수단으로서, 본 발명의 방법은 As a means for achieving the above object of the present invention, the method of the present invention
절연기판 상면 및 하면의 양단에 소정의 간격을 두고 상, 하면전극을 형성하는 단계와,Forming upper and lower electrodes at predetermined intervals at both ends of the upper and lower surfaces of the insulating substrate;
상기 상면전극 사이에 저항체를 형성하는 단계와,Forming a resistor between the top electrodes;
상기 저항체를 레이저 트리밍하여 상기 저항체에 소정의 저항값을 결정하는 단계와,Laser trimming the resistor to determine a predetermined resistance value in the resistor;
상기 저항체 상면에 저항체를 보호하는 보호층을 형성하는 단계와,Forming a protective layer on the upper surface of the resistor to protect the resistor;
측면전극을 형성할 영역을 제외한 영역을 수용성 페이스트로 인쇄하고, 기판을 스트립 형태로 1차 다이싱하는 단계와,Printing a region excluding the region to form the side electrode with a water-soluble paste, and first dicing the substrate in a strip form;
상기 1차 다이싱된 스트립에 측면전극을 형성하는 단계와, Forming a side electrode on the first diced strip;
상기 측면전극이 형성된 스트립을 칩 단위로 2차 다이싱하고, 상기 칩의 측면전극 상에 도금층을 형성하는 단계Secondary dicing the strip having the side electrodes formed on a chip basis, and forming a plating layer on the side electrodes of the chip;
로 이루어진 것을 특징으로 한다.Characterized in that consisting of.
또한, 본 발명의 칩 저항기 제조방법은, 상기 레이저 트리밍으로 저항체가 손상되는 것을 방지하기 위해 레이저 트리밍 전에 보호층을 형성하는 단계와, 상기 보호층 위에 저항값을 마킹(Marking) 단계를 더 포함할 수 있다. The chip resistor manufacturing method of the present invention may further include forming a protective layer before laser trimming and marking a resistance value on the protective layer to prevent the resistor from being damaged by the laser trimming. Can be.
본 발명에 따른 칩 저항기의 제조방법의 일 예에서는, 측면전극이 형성될 영역을 제외한 영역에 상기 수용성 페이스트(Paste)를 인쇄하는 공정은 절연기판이 1차 다이싱된 스트립에 실시할 수 있다.In one example of the method of manufacturing a chip resistor according to the present invention, the process of printing the water-soluble paste in a region other than a region in which a side electrode is to be formed may be performed on a strip on which an insulating substrate is primarily diced.
또한, 본 발명에 따른 칩 저항기의 제조방법의 다른 예에서는, 측면전극이 형성될 영역을 제외한 영역에 상기 수용성 페이스트를 인쇄하는 공정은 상기 상, 하면전극 및 저항체가 형성된 절연기판에 실시할 수 있다.In addition, in another example of the method of manufacturing a chip resistor according to the present invention, the step of printing the water-soluble paste in the region other than the region where the side electrode is to be formed may be performed on the insulating substrate on which the upper and lower electrodes and the resistor are formed. .
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention;
도4a는 절연기판이 1차 다이싱된 스트립에 상기 수용성 페이스트를 인쇄한 스트립이고, 도4b는 상, 하면전극 및 저항체가 형성된 절연기판에 상기 수용성 페이스트를 인쇄한 절연기판이다.4A is a strip obtained by printing the water-soluble paste on a strip on which an insulating substrate is first diced, and FIG. 4B is an insulation substrate printed on the insulating substrate on which upper and lower electrodes and a resistor are formed.
보다 구체적으로, 도4a 및 도4b에 도시된 바와 같이, 상기 수용성 페이스트를 측면전극이 형성될 영역을 제외한 영역에 인쇄한 뒤 스퍼터링(Sputtering) 공정을 통해 측면전극을 형성함으로써, 측면전극의 도포 길이가 균일한 칩 저항기를 형성할 수 있다. 즉, 칩 저항기의 좌, 우 측면전극의 도포 길이를 균일하게 형성할 수 있고, 상기 측면전극과 상면전극간의 경계가 일직선으로 균일하게 형성할 수 있다. More specifically, as shown in Figures 4a and 4b, by printing the water-soluble paste in the region other than the region where the side electrode is to be formed, by forming a side electrode through a sputtering process, the application length of the side electrode Can form a uniform chip resistor. That is, the coating lengths of the left and right side electrodes of the chip resistor may be uniformly formed, and the boundary between the side electrodes and the top electrode may be uniformly formed in a straight line.
이와 같이, 본 발명의 특징은 측면전극을 균일하게 형성하기 위해서, 스퍼터링 공정을 통해 측면전극을 형성하기 전에, 측면전극이 형성될 영역을 제외한 영역을 상기 수용성 페이스트로 인쇄하는데 있다.As described above, a feature of the present invention is to print the area except the area where the side electrode is to be formed with the water-soluble paste before forming the side electrode through the sputtering process in order to uniformly form the side electrode.
따라서, 상기와 같은 수용성 페이스트를 이용해 측면전극을 형성하는 칩 저항기의 제조방법은 도2a 내지 도2i의 칩 저항기 제조공정 순서도 및 도5에 도시된 플로우차트를 참조하여 설명한다.Therefore, a method of manufacturing a chip resistor for forming side electrodes using the above water-soluble paste will be described with reference to the flowchart of the chip resistor manufacturing process of FIGS. 2A to 2I and the flowchart shown in FIG. 5.
도2a에 도시된 절연기판(1)위에 도 2b와 같이 스퍼터링(Sputtering) 공정을 통해 상면전극(2) 및 하면전극(3)을 형성하고, 그 상면전극(2) 및 하면전극(3)을 포토리소그래피 및 에칭공정을 통해 원하는 패턴으로 구성한다(101). 본 발명의 실시형태에서 상기 상, 하면전극은 은(Ag) 또는 납(Pb)이 바람직하다. The
이어, 도2c와 같이, 상기 상면전극(2) 사이에 스퍼터링 공정을 이용해 박막 저항체(4)를 형성하고, 상기 상, 하면전극(2,3)과 마찬가지로 포토리소그래피 및 에칭공정을 통해 원하는 패턴으로 구성한다(102). 본 발명의 실시형태에서 상기 저항체(4)는 주로 산화루테늄(RuO2)이 바람직하다.Next, as shown in FIG. 2C, a
상기 저항체(4)를 형성한 뒤, 다음 공정인 레이저 트리밍 공정에서 상기 저항체(4)가 손상되는 것을 방지하기 위해 상기 저항체(4) 상에 제1보호층을 형성하는 단계를 추가적으로 실시하기도 한다.After forming the
상기와 같이, 상, 하면전극(2,3) 및 저항체(4)가 형성된 절연기판(1)에 대해 저항값의 안정화를 위해 열처리를 수행하고, 정밀한 저항값을 얻기 위해 도2d에 도시된 바와 같이 저항체(4)에 레이저 트리밍을 실시한다(103). As described above, heat treatment is performed to stabilize the resistance value of the insulating
상기 레이저 트리밍을 통해 얻어진 저항체(4')의 저항값이 외부환경에 의해 변형되는 것을 방지하기 위해 상기 저항체(4') 상에 제2보호층을 형성한다(104). 이때, 상기 제2보호층위에 저항값을 마킹하는 단계를 추가적으로 실시하기도 한다. In order to prevent the resistance value of the resistor 4 'obtained through the laser trimming from being deformed by an external environment, a second protective layer is formed on the resistor 4' (104). In this case, the step of marking the resistance value on the second protective layer may be additionally performed.
이어, 본 발명의 일 실시형태로서, 도4b와 같이, 기판(1)상에 측면전극이 형성될 영역을 제외한 영역을 상기 수용성 페이스트로 인쇄하고(105), 그 기판(1)을 스트립 형태로 1차 다이싱한다(106).Subsequently, as an embodiment of the present invention, as shown in FIG. 4B, an area excluding the area where side electrodes are to be formed on the
경우에 따라서는, 본 발명의 다른 실시형태로서, 도4a와 같이, 제1보호층이 형성된 기판을 스트립 형태로 1차 다이싱한 뒤(107), 측면전극이 형성될 영역을 제외한 영역을 상기 수용성 페이스트로 인쇄할 수 있다(108).In some cases, as another embodiment of the present invention, as shown in FIG. 4A, after dicing the substrate on which the first protective layer is formed in a strip form (107), the region excluding the region where the side electrode is to be formed is described above. Printing with a water soluble paste can be done 108.
상기 공정을 거친 스트립(6')의 측면(6a')에 스퍼터링 공정을 적용하여 측면전극(7)을 형성하기 위해서, 상기 스트립(6')의 측면(6a')이 노출되도록 도2f와 같이 지그(11)에 차례로 적재한다.In order to form the
상기 스트립(6')이 적재된 지그(11)를 도2g와 같이 홀더(12)에 장착하고 스퍼터링 공정을 적용하여 지그(11)의 노출된 영역(6a')에 측면전극(7)을 형성한다(109).A
도2h에서 측면전극(7)이 형성된 스트립을 도2i와 같이 2차 다이싱하여(110) 칩 단위로 제조한다. In FIG. 2H, the strip on which the
상기 2차 다이싱된 칩의 측면전극 상에 니켈(Ni), 팔라듐-주석(Pd-Sn) 합금으로 도금층(8)을 형성하고(111) 이를 세척함으로써, 최종 제품인 칩 저항기를 완성한다. The
상기 도금층(8)을 형성하는 세척단계에서 상기 수용성 페이스트는 제거된다.In the washing step of forming the
상기와 같이 도금층(8)이 형성된 칩 저항기가 회로 상에 장착이 용이하도록, 주석(Sn) 또는 주석-납(Sn-Pb) 합금을 상기 도금층(8) 상에 형성하는 공정을 추가 실시할 수 있다. As described above, a step of forming a tin (Sn) or tin-lead (Sn-Pb) alloy on the
본 발명은 수용성 페이스트를 이용해 측면전극이 형성되는 영역을 제외한 영역을 도포한 뒤, 스퍼터링 공정을 통해 측면전극을 형성함으로써, 칩 저항기의 좌, 우 측면전극의 도포 길이가 균일하게 형성될 수 있고, 상기 측면전극과 상면전극간의 경계가 일직선으로 균일하게 형성될 수 있는 효과가 있다. According to the present invention, after applying a region except for the region in which the side electrodes are formed using a water-soluble paste, the side electrodes are formed through a sputtering process, so that application lengths of the left and right side electrodes of the chip resistors can be uniformly formed. There is an effect that the boundary between the side electrode and the top electrode can be formed uniformly in a straight line.
또한, 측면전극의 면적 차이로 인한 납땜 불량을 미연에 방지할 수 있어서, 완제품의 외관이 향상되고, 도금층을 형성하는 단계에서 세척에 의해 상기 수용성 페이스트가 제거되므로 상기 수용성 페이스트를 제거하기 위한 공정을 추가할 필요가 없다. In addition, the soldering failure due to the difference in the area of the side electrode can be prevented in advance, the appearance of the finished product is improved, and the process for removing the water-soluble paste is removed because the water-soluble paste is removed by washing in the step of forming a plating layer. No need to add
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030051615A KR100576848B1 (en) | 2003-07-25 | 2003-07-25 | The method for manufacturing a chip resister |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030051615A KR100576848B1 (en) | 2003-07-25 | 2003-07-25 | The method for manufacturing a chip resister |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050012917A KR20050012917A (en) | 2005-02-02 |
KR100576848B1 true KR100576848B1 (en) | 2006-05-10 |
Family
ID=37224660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030051615A KR100576848B1 (en) | 2003-07-25 | 2003-07-25 | The method for manufacturing a chip resister |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100576848B1 (en) |
-
2003
- 2003-07-25 KR KR1020030051615A patent/KR100576848B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050012917A (en) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9916921B2 (en) | Resistor and method for making same | |
JP2002064002A (en) | Chip resistor and its manufacturing method | |
JP2002025802A (en) | Chip resistor | |
JPH09190902A (en) | Structure of chip type resistor and its manufacture | |
CN107230537B (en) | Metal foil type current detection resistor and manufacturing process thereof | |
JP6688025B2 (en) | Chip resistor and method of manufacturing chip resistor | |
KR100576848B1 (en) | The method for manufacturing a chip resister | |
JP3118509B2 (en) | Chip resistor | |
JP3825576B2 (en) | Manufacturing method of chip resistor | |
JP2000269012A (en) | Chip-type electronic components with resistance element and its manufacture | |
JP7349317B2 (en) | Chip components and chip component manufacturing methods | |
JP7372813B2 (en) | chip parts | |
JP2004047603A (en) | Resistor for current detection and its manufacture | |
JP2003272901A (en) | Thick film resistor and its manufacturing method | |
JP2017050455A (en) | Chip resistor and manufacturing method for chip resistor | |
JPH11329802A (en) | Chip resistor and manufacture thereof | |
JP3435419B2 (en) | Chip resistor | |
JP2000188204A (en) | Resistor and its manufacture | |
JPH11204303A (en) | Resistor and its manufacture | |
JP2003309002A (en) | Thick film chip resistor | |
JP2004022921A (en) | Chip resistor having low-resistance and its manufacturing method | |
JPH10321403A (en) | Manufacture of resistor | |
JPH05144602A (en) | Square-shaped chip resistor | |
JPH10321401A (en) | Resistor and manufacture thereof | |
JPH03201409A (en) | Ntc thermistor and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |