KR100564621B1 - Buffered memory module package and module-stacked package comprising the module package - Google Patents

Buffered memory module package and module-stacked package comprising the module package Download PDF

Info

Publication number
KR100564621B1
KR100564621B1 KR1020040024019A KR20040024019A KR100564621B1 KR 100564621 B1 KR100564621 B1 KR 100564621B1 KR 1020040024019 A KR1020040024019 A KR 1020040024019A KR 20040024019 A KR20040024019 A KR 20040024019A KR 100564621 B1 KR100564621 B1 KR 100564621B1
Authority
KR
South Korea
Prior art keywords
package
buffer
memory module
memory
buffered
Prior art date
Application number
KR1020040024019A
Other languages
Korean (ko)
Other versions
KR20050098598A (en
Inventor
송영희
이종주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040024019A priority Critical patent/KR100564621B1/en
Publication of KR20050098598A publication Critical patent/KR20050098598A/en
Application granted granted Critical
Publication of KR100564621B1 publication Critical patent/KR100564621B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/60Greenhouse gas [GHG] capture, heat recovery or other energy efficient measures relating to production or assembly of electric or electronic components or products, e.g. motor control
    • Y02P70/611Greenhouse gas [GHG] capture, heat recovery or other energy efficient measures relating to production or assembly of electric or electronic components or products, e.g. motor control the product being a printed circuit board [PCB]

Abstract

버퍼 칩 및 다수의 메모리 칩을 포함하는 버퍼형 메모리 모듈 패키지에 대하여 개시한다. Discloses with respect to a buffered memory module package including a buffer chip and multiple memory chips. 본 발명의 실시예에 따른 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판, 버퍼 칩, 다수의 메모리 패키지 및 외부 연결 단자를 포함한다. Buffered memory module package in accordance with an embodiment of the present invention includes a buffer chip substrate, the buffer chip, a plurality of memory packages and the external connection terminal. 버퍼 칩용 기판은 버퍼 접속 단자 및 메모리 접속 단자를 구비한다. Buffer chip board is provided with a buffer memory connection terminal and the connection terminal. 그리고, 버퍼 칩은 버퍼 접속 단자와 전기적으로 연결되도록 버퍼 칩용 기판의 제1 영역에 실장되어 있다. Then, the buffer chip is mounted on the first area of ​​the buffer chip substrate so that the buffer connection terminal and electrically connected. 그리고, 다수의 메모리 패키지는 메모리 접속 단자와 전기적으로 연결되도록 버퍼 칩용 기판의 제2 영역에 탑재되어 있다. And, a plurality of memory packages are mounted on a second area of ​​the buffer chip substrate to be electrically connected to the memory connecting terminal. 그리고, 외부 연결 단자는 버퍼 칩용 기판의 밑면의 제3 영역에 형성되어 있다. Then, the external connection terminal is formed in a third region of the bottom of the buffer chip substrate. 버퍼형 메모리 모듈 스택 패키지도 개시한다. Also it discloses a buffered memory module, a stack package.
반도체, 패키지, 메모리 모듈, DIMM, 버퍼 칩 Semiconductor package, memory modules, DIMM, the buffer chip

Description

버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형 메모리 모듈 스택 패키지{Buffered memory module package and module-stacked package comprising the module package} Buffered and unbuffered memory modules memory module package including the same stack package {Buffered memory module package and module-stacked package comprising the module package}

도 1은 IC칩셋과 다수의 버퍼형 디램 모듈을 포함하는 컴퓨터 시스템의 포인트간 신호 전달 체계를 보여주는 개념도이다. 1 is a conceptual diagram showing a signal transmission system between a computer system point containing an IC chip and a plurality of buffered DRAM module.

도 2는 종래 기술에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 평면도이다. Figure 2 is a schematic plan view of a buffered DRAM module package according to the prior art.

도 3은 본 발명에 따른 버퍼형 디램 모듈 패키지의 구성을 보여주는 구성도이다. 3 is a block diagram showing a configuration of a buffered DRAM module package according to the present invention.

도 4a 및 도 4b는 버퍼형 디램 모듈 패키지의 버퍼 패키지에 대한 예를 보여주는 개략적인 측면도이다. Figure 4a and Figure 4b is a schematic side view showing an example of the buffer package of buffered DRAM module package.

도 5는 본 발명의 제1 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다. Figure 5 is a schematic perspective view of a buffered DRAM module package according to a first embodiment of the present invention.

도 6a 및 도 6b는 도 5에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도 및 단면도이다. Figures 6a and 6b are a plan view and a cross-sectional view of a buffer chip substrate in the buffered DRAM module package shown in Fig.

도 7은 본 발명의 제2 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다. Figure 7 is a schematic perspective view of a buffered DRAM module package according to a second embodiment of the present invention.

도 8a 및 도 8b는 도 7에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도 및 단면도이다. Figures 8a and 8b are a plan view and a cross-sectional view of a buffer chip substrate in the buffered DRAM module package shown in Fig.

도 9a는 본 발명의 제3 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다. Figure 9a is a schematic perspective view of a buffered DRAM module package according to a third embodiment of the present invention.

도 9b는 도 9a에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도이다. Figure 9b is a top view of the substrate of the buffer chip buffered DRAM module package shown in Figure 9a.

도 10a는 본 발명의 제4 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다. Figure 10a is a schematic perspective view of a buffered DRAM module package according to a fourth embodiment of the present invention.

도 10b는 도 10a에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도이다. Figure 10b is a plan view of the substrate of the buffer chip buffered DRAM module package shown in Figure 10a.

도 11는 본 발명에 따른 버퍼형 디램 모듈 스택 패키지의 구성을 보여주는 구성도이다. Figure 11 is a block diagram showing a configuration of a buffered DRAM stack module package according to the present invention.

도 12a는 본 발명의 제5 실시예에 따른 버퍼형 디램 모듈 스택 패키지의 버퍼 칩용 기판에 대한 평면도이다. Figure 12a is a plan view of a chip substrate of the buffer buffered DRAM stack module package according to a fifth embodiment of the present invention.

도 12b는 도 12a의 ZZ' 라인을 따라 취한 단면도이다. Figure 12b is a cross sectional view taken along the ZZ 'line in Fig. 12a.

도 13은 본 발명의 실시예에 따라 제조된 4개의 버퍼형 디램 모듈 패키지로 구성된 버퍼형 디램 모듈 스택 패키지에 대한 측면도이다. 13 is a side view of a four buffered DRAM module package buffered DRAM stack module package of manufacture according to an embodiment of the invention.

본 발명은 반도체 장치의 패키지에 대한 것으로, 보다 구체적으로는 하나 또는 그 이상의 버퍼형 메모리 모듈에 대한 패키지(buffered memory module package)에 대한 것이다. The invention to that for a package of a semiconductor device, more particularly for one or more packages for the buffered memory module (buffered memory module package).

컴퓨터 시스템은 일반적으로 다수의 메모리 모듈 및 이에 연결된 하나 이상의 집적회로 칩셋(Integrated Circuits Chipset, 이하 'IC칩셋'이라 한다)을 포함한다. A computer system typically includes a plurality of (referred to as Integrated Circuits Chipset, hereinafter "IC chip"), memory modules, and this at least one integrated circuit chip is attached. 메모리 모듈과 IC칩셋은 메모리 인터페이스(memory interface)를 사용하여 연결되어 있으며, 메모리 인터페이스는 양자간의 통신을 제공한다. Memory module and the IC chip are connected with a memory interface (memory interface), memory interface provides communication between the two. 그런데, 컴퓨터 시스템은 지속적으로 고성능화, 멀티-태스킹(multi-tasking)화 및 초고속화되고 있다. However, the computer system is constantly high performance, multi-tasking and Tuesday (multi-tasking) screen and high speed. 이에 따라서 메모리의 용량도 점점 커지고 있다. Accordingly there is a growing more and the capacity of the memory. 뿐만 아니라, 고용량의 메모리가 IC칩셋과 고속으로 통신할 수 있도록, 메모리 인터페이스의 구성도 점차적으로 개선되고 있다. In addition, so that the capacity of the memory at a high speed to communicate with the IC chip, and is the configuration of the memory interface is also gradually improved.

고속 및 고용량의 컴퓨터 시스템에서는 IC칩셋의 동작 주파수가 증가하고 IC칩셋과 연결되어 있는 메모리 모듈의 수도 증가한다. In the high-speed and high-capacity of a computer system increases the operating frequency of the IC chip and the increasing number of memory modules connected to the IC chip. 그런데, 종래의 컴퓨터 시스템은 IC칩셋과 연결되는 시스템 보드(system board) 상의 채널에 대하여 각각의 메모리 모듈이 직접 연결되는 구성을 가지고 있다. By the way, conventional computer systems have a configuration in which each memory module is connected directly with respect to the channels on the system board (system board) which is connected to the IC chip. 그러나, 이러한 시스템 채널의 구성은 고속 동작을 뒷받침하는데 일정한 한계를 보이고 있다. However, the configuration of the system channel is showing a certain limitations in supporting high-speed operation. 예컨대, 상기한 구성으로는 컴퓨터 시스템의 동작 속도를 초당 기가(Giga-Transfer-Per-Second, GTPS)급 이상으로 향상시킬 수가 없다. For example, the configuration can not be a second group is the operating speed of the computer system to improve (Giga-Transfer-Per-Second, GTPS) or above.

고용량 디램 모듈을 포함하는 컴퓨터 시스템의 고속 동작을 구현하기 위하여 제안된 한 가지 방법은 메모리 인터페이스에 버퍼(buffer)를 두는 방법이다(이하, 버퍼가 포함된 메모리 모듈을 '버퍼형 메모리 모듈'이라 한다). A memory module, the one method proposed is a method of placing a buffer (buffer) in the memory interface (with no more than a buffer for implementing a high-speed operation of the computer system including a large capacity DRAM modules referred to as "buffered memory module, ). 메모리 인터페이스에 메모리 버퍼(memory buffer)를 두면, 버퍼형 메모리 모듈을 구성하는 메모리 칩들과 IC칩셋 사이에 포인트간 신호 전달 체계(point-to-point signal scheme)의 구현이 가능하다. If you leave the buffer memory (buffer memory) in the memory interface, it is possible to implement the signaling system (point-to-point signal scheme) between the point between the memory chips and the IC chip constituting the buffered memory module. 따라서, 고용량의 버퍼형 메모리 모듈에서는 GTPS급 이상의 빠른 속도를 지원하여, 컴퓨터 시스템의 동작 속도를 향상시킬 수가 있다. Therefore, in the high dose of buffered memory modules to support a rapidly than GTPS class, it is possible to improve the operating speed of the computer system.

도 1에는 IC칩셋(100)과 다수의 버퍼형 디램 모듈(200a 내지 200d)을 포함하는 컴퓨터 시스템의 포인트간 신호 전달 체계를 보여주는 개념도가 도시되어 있다. Figure 1 shows a conceptual diagram showing a signal transmission system between a computer system point containing an IC chip 100 and a plurality of buffered DRAM modules (200a to 200d) is shown. 상기 디램 모듈(200a 내지 200d)은 완전 버퍼형 듀얼-인라인-메모리 모듈(fully Buffered Dual-Inline-Memory-Module, 이하, 'BDIMM'이라 한다)이다. A (referred to as a fully Buffered Dual-Inline-Memory-Module, below, 'BDIMM') a memory module, wherein the dynamic random access memory modules (200a to 200d) is fully buffered dual-inline. 컴퓨터 시스템은 통상적으로 하나의 IC칩셋(100) 및 다수의 BDIMM(200a 내지 200d)을 포함한다. The computer system typically includes one IC chip 100 and the plurality of BDIMM (200a to 200d).

도 1을 참조하면, 각각의 BDIMM, 예컨대 제1 BDIMM(200a)은 제1 버퍼(210a) 및 1군의 제1 디램(220a)을 포함하여 구성된다. 1, each BDIMM, for example, the first BDIMM (200a) is configured to include a first dynamic random access memory (220a) of the first buffer (210a) and the first group. 그리고, 제2 BDIMM(200b) 내지 제4 BDIMM(200d)은 각각 제2 버퍼(210b) 내지 제4 버퍼(210d) 및 1군의 제2 디램(220b) 내지 1군의 제4 디램(220d)을 포함하여 구성된다. Then, the second BDIMM (200b) to the fourth BDIMM (200d), respectively the second buffer (210b) through the fourth buffer (210d) and the first-second dynamic random access memory (220b) to the fourth dynamic random access memory (220d) of the first group of It is configured to include a. 컴퓨터 시스템의 포인트간 신호 전달 체계의 구현이 가능하도록 제1 버퍼(210a)는 칩셋(100)과 1군의 제1 디램(220a) 사이에서, 그리고 칩셋(100)과 제2 버퍼(210b) 사이에서 통신 중계기와 같은 역할을 한다. Between the first buffer (210a) is a chipset 100, and between the first dynamic random access memory (220a) of the first group, and the chipset 100 and the second buffer (210b) is a point-to-point signal transmission system of the computer system arranged to be in the role as a communication relay. 그리고, 제2 버퍼(210b)는 제1 버퍼(210a)와 제2 디램(220b) 사이에서, 그리고 제1 버퍼(210a)와 제3 버퍼(210c) 사이에서 통신 중계기와 같은 역할을 한다. And a second buffer (210b) serves as a communication relay between the first buffer (210a) and a second dynamic random access memory (220b) in between, and a first buffer (210a) and the third buffer (210c). 따라서, 제1 버퍼(210a)는 칩셋(100), 1군의 제1 디램(220a) 및 제2 버 퍼(210b)와 전기적으로 접속한다. Thus, the first buffer (210a) is electrically connected to the chip 100, a first group of one DRAM (220a) and a second buffer (210b). 그리고, 제2 버퍼(210b) 내지 제4 버퍼(210c)는 각각 제2 디램 내지 제4디램(220b 내지 220d) 및 인접한 메모리 모듈의 버퍼(예컨대, 제2 버퍼(210b)의 경우에는 제1 버퍼(210a) 및 제3 버퍼(220a))와 전기적으로 접속한다. Further, in the case of the second buffer (210b) through the fourth buffer (210c) are each a second dynamic random access memory to the fourth dynamic random access memory (220b to 220d) and the adjacent memory module buffer (e.g., the second buffer (210b) of a first buffer, (210a), and electrically connects the first and third buffer (220a)).

도 2에는 종래 기술에 따른 BDIMM 패키지(300)에 대한 평면도가 도시되어 있다. Figure 2 is a plan view of a BDIMM package 300 according to the prior art is shown. 도 2에 도시되어 있는 BDIMM 패키지(300)는 도 1의 BDIMM (200a 내지 200d) 각각을 모듈용 기판(302)에 패키지로 구현한 것이다. BDIMM package 300 shown in Figure 2 is implemented as a package for the substrate 302 for the BDIMM (200a to 200d), respectively, of Figure 1 module.

도 2를 참조하면, BDIMM 패키지(300)는 모듈용 기판(302), 컨넥터(connector, 304), 버퍼 칩 패키지(310) 및 1군의 디램 패키지(320)를 포함한다. Referring to Figure 2, BDIMM package 300 includes a substrate 302, a connector (connector, 304), the buffer chip package 310 and a dynamic random access memory of a group of packages 320 for the module. 1군의 디램 패키지(320)는 4개의 디램 칩, 8개의 디램 칩(오류 정정 코드(Error Correction Code, ECC)용 칩을 포함하는 경우에는 9개) 또는 16개의 디램 칩(오류 정정 코드용 칩을 포함하는 경우에는 18개)을 포함할 수 있는데, 도시된 예는 총 18개의 칩을 포함하는 경우이다. DRAM package 320 of the first group can be used for the four dynamic random access memory chips, the eight DRAM chips (in the case including a chip error correction code (Error Correction Code, ECC) is 9) or 16 DRAM chips (error correction code chip those containing There may comprise 18), the illustrated example shows a case containing a total of 18 chips. 이 경우, 1군의 디램 패키지(320)는 도 2에 도시된 모듈용 기판(302)의 앞면에 8개의 디램 패키지 및 ECC 패키지(이하, '디램 패키지'라 한다)가 탑재되어 있으며, 모듈용 기판(302)의 뒷면에도 총 10개의 디램 패키지가 탑재되어 있다.이하에서는 설명의 편의상 제1 BDIMM(도 1의 200a)을 예로 들어서 설명한다. In this case, and (hereinafter referred to as "DRAM package"), one group of a DRAM package 320 has the eight DRAM packages and ECC package to the front side of the module substrate 302 shown in Fig. 2 is mounted, for the module in the back of the substrate 302 it is mounted a total of 10 DRAM package will be described below for convenience, the first lift BDIMM (200a of FIG. 1) described in the Examples.

도 2를 참조하면, 모듈용 기판(302)의 앞면과 뒷면에는 접속 단자가 형성되어 있다. Referring to Figure 2, the connection terminal is formed in the front and back of the substrate 302 for the module. 모듈용 기판(302)의 앞면에는 디램 패키지(320)용 접속 단자(미도시)와 버퍼 패키지(310)용 접속 단자(미도시)가 형성되어 있고, 그 뒷면에는 디램 패키지 용 접속 단자가 형성되어 있다. Front for the module substrate 302, a DRAM package 320, a connection terminal (not shown) and the buffer package 310 is connected and a terminal (not shown) is formed on the back of the connection terminal for the DRAM package is formed for have. 그리고, 모듈용 기판(302)의 내부에는 다수의 금속 배선 패턴(미도시)이 형성되어 있다. Then, the inside of the substrate 302 for the module is a plurality of metal wiring pattern (not shown) is formed. 상기 금속 배선 패턴은 디램 패키지(320)용 접속 단자와 버퍼 패키지(310)용 접속 단자를 전기적으로 연결하는 디램 연결용 금속 배선 패턴(이하, '메모리 연결 배선'이라 한다), 버퍼 패키지(310)용 접속 단자와 컨넥터(304)의 컨넥터 핀을 전기적으로 연결하는 외부 연결용 금속 배선 패턴(이하, '외부 연결 배선'이라 한다)을 적어도 포함한다. The metal wiring pattern (hereinafter referred to as "memory connection wiring"), dynamic random access memory package 320, the connection terminal and the buffer package 310, the connection terminals of the DRAM metal wiring pattern for connection to electrically connect for the buffer package 310 a metal wiring pattern for external connection electrically connected to the connector pins of the connector and the connector 304 for include (hereinafter, referred to as "external connection wiring") at least.

그리고, 모듈용 기판(302)의 높이(h 1 )는 버퍼 패키지(310)의 크기 및 컨넥터(304)의 크기를 고려할 때, 통상적으로 약 3 내지 3.5cm 정도가 된다. Then, considering the size of the height (h 1) the size, and the connector 304 of the buffer package 310 of the substrate 302 for the module, and is typically from about 3 to about 3.5cm. 그리고, 모듈용 기판(302)의 길이(l 1 )는 적어도 15cm 이상이다. Then, the length (l 1) of the substrate 302 is a module for at least 15cm. 이러한 모듈용 기판(302)은 컨넥터(304) 부분이 시스템 보드에 삽입되어 탑재된다. The substrate 302 for this module is equipped with a connector (304) portion is inserted into the system board. 따라서, 상기한 것과 같은 구성을 가진 BDIMM(300) 패키지를 포함하는 컴퓨터 시스템은 전체 높이가 최소한 3cm 이상이 되며, 길이는 15cm 이상이 된다. Thus, the computer system including a BDIMM (300) a package having the configuration as above, the overall height is at least 3cm or more, the length is at least 15cm.

계속해서 도 2를 참조하면, 컨넥터 핀(304)들은 모듈용 기판(302)의 일 측면 또는 양 측면에 형성되어 있다. Subsequently 2, the connector pin 304 may be formed on one or both sides of substrate 302 for the module. 그리고, 컨넥터 핀(304)들은 시스템 보더에 삽입되어 조립될 수 있는 구조로 형성되어 있는데, 상기 컨넥터 핀(304)들은 모듈용 기판(302)의 외부 접속 단자로서의 역할을 한다. And, there connector pins 304 are formed of a structure that can be assembled is inserted in the border system, the connector pin 304 may serve as the external connection terminal of the substrate 302 for the module. 전술한 바와 같이, 컨넥터 핀은 상기 외부 연결 배선과 연결되어 있다. As described above, the connector pins are connected to the external connection wirings. 그러므로, 컨텍터 핀은 칩셋(100)과 전기적으로 연결되는 제1 컨넥터 핀 및 제2 버퍼(210b)와 전기적으로 연결되는 제2 컨넥터 핀으로 구성된다. Therefore, the contactor pin is composed of a first connector pin and a second buffer (210b) and the second connector pins are electrically connected to electrically connected to the chipset 100. The

계속해서 도 2를 참조하면, 버퍼 패키지(310)가 모둘용 기판(302) 상에 탑재되어 있다. Continuing to Figure 2, a buffer, a package 310 is mounted on the substrate 302 modul. 버퍼 패키지(310)는 버퍼 칩(314), 버퍼 칩용 기판(312) 및 버퍼 패키지(310)의 외부 연결 단자(미도시)를 포함한다. The buffer package 310 includes an external connection terminal (not shown) of the buffer chip 314 and the buffer chip substrate 312 and the buffer package 310. 버퍼 칩(314)은 버퍼 칩용 기판(312)과의 전기적 연결을 위한 범프(bump, 미도시)를 포함할 수 있다. The buffer chip 314 may comprise bumps (bump, not shown) for electrical connection of the chip substrate and the buffer 312. The

버퍼 칩용 기판(312)은 범퍼가 연결되는 접속 단자(미도시) 및 그 기판의 내부에 형성된 금속 배선 패턴(미도시)을 포함한다. Buffer chip substrate 312 includes a connection terminal (not shown) and a metal wiring pattern (not shown) formed inside of the substrate on which the bumper is attached. 금속 배선 패턴은 접속 단자와 버퍼 패키지(310)의 외부 연결 단자를 전기적으로 연결한다. A metal wiring pattern is electrically connected to the external connection terminal of the connection terminal with the buffer package 310. 외부 연결 단자가 상대적으로 많은 볼 그리드 어레이(Ball Grid Array, BGA) 패키지 또는 핀 그리드 어레이(Pin Grid Array, PGA) 패키지를 주로 버퍼 패키지(310)로서 사용한다. The external connection terminals is relatively large ball grid array (Ball Grid Array, BGA) package, or pin grid array (Pin Grid Array, PGA) package and are mainly used as a package buffer (310). 왜냐하면, 버퍼 패키지(310)의 외부 연결 단자, 즉 솔더 볼(solder ball) 또는 핀(pin)은 모듈용 기판(302)의 버퍼 패키지용 접속 단자를 통하여 상기 버퍼 칩용 기판(312)의 메모리 연결 배선 및 외부 연결 배선 전부와 전기적으로 연결되어야 하기 때문이다. Because the external connection of the buffer package 310, the terminal, that is, the solder ball (solder ball) or pin (pin), the memory connected to the wiring of the buffer chip substrate 312 through the connection terminal for the buffer package substrate 302 module and it is due to be connected to the external connection wirings and all electrical.

따라서, 모듈용 기판(302)의 버퍼 패키지(310)용 접속 단자의 개수는 상당히 많다. Thus, the number of connection terminals are quite often packaged for buffer 310 of the substrate 302 for the module. 뿐만 아니라 솔더 볼 또는 핀의 개수가 많기 때문에 버퍼 패키지 기판(312)의 크기는 버퍼 칩(314)에 비하여 상당히 크다. As well as the size of the buffer package substrate 312 because of the large number of solder balls or pins is considerably greater than the buffer chip 314. 이것은 전체 BBIMM 패키지(300)의 크기를 증가시키는 원인이 된다. This is a cause for increasing the size of the overall package BBIMM 300.

뿐만이 아니라 버퍼 칩(314)의 범프와 버퍼 칩용 기판(312)의 외부 연결 단자를 전기적으로 연결하는 버퍼 패키지(310)의 금속 배선 패턴은 밀도가 높고 상당히 복잡하다. As well as a metal wiring pattern of the buffer chip 314, the bumps and the buffer chip substrate 312, the buffer package 310 to electrically connect the external connection terminal is of a quite complex high density. 따라서, 현재에는 버퍼 패키지 기판(312)으로 값비싼 빌드-업 기판(build-up substrate)을 많이 사용한다. Therefore, nowadays an expensive build value in the buffer a package substrate (312) uses a lot of up wiring board (build-up substrate). 이러한 빌드-업 기판은 그 내부에 다수의 쓰루 홀(through hole)이 형성된 코아 층(core layer)을 포함한다. This build-up substrate includes a core layer (core layer) having a plurality of through holes (through hole) therein. 그런데, 상기한 바와 같이 버퍼 패키지(310)의 금속 배선 패턴이 밀도가 높아서 상당히 복잡하기 때문에, 상기 코아 층에 상대적으로 많은 수의 쓰루 홀을 형성해야 한다. However, it should form a relatively large number of through-holes in the core layer because a high and fairly complex metallic wiring pattern density of the buffer package 310 as described above. 이것은 버퍼 패키지 기판(312)을 제조하는 공정의 난이도를 증가시킬 뿐만이 아니라 빌드-업 기판을 사용하는 패키지의 전기적 특성 확보를 어렵게 함으로써 신뢰도를 떨어뜨리는 단점이 있다. This not only increases the difficulty of the process for producing the buffer package substrate 312 built-it has the disadvantage to drop the reliability by making it difficult to obtain the electrical properties of the package using the up substrate.

그리고, 상기한 BDIMM 패키지(300)는 전술한 바와 같이 높이(h 1 )와 길이(l 1 )의 차이가 상당히 큰 직사각형 모양이다. In addition, the one BDIMM package 300 is a quite large rectangular shaped difference in height (h 1) to the length (l 1) as described above. 그런데, 상기한 BDIMM 패키지 모양은 각각의 디램 패키지(320)에서 버퍼 패키지(310)에 이르는 배선의 길이를 균일하게 설계하기가 어려우며, 그 길이가 긴 단점이 있다. However, the above package BDIMM shape is difficult to design a uniform length of the wire leading to the buffer package 310 in each of the dynamic random access memory packages (320), a length that is longer disadvantages. 예컨대, 디램 패키지(320) 중에서 가장 바깥쪽에 탑재되어 디램 패키지는 버퍼 패키지(310) 옆에 탑재되어 있는 디램 패키지에 비하여 거리가 상당히 멀어져서, 바깥쪽 디램 패키지에 연결되는 금속 연결 배선의 길이가 상대적으로 길 수 밖에 없다. For example, it is equipped with the outermost from the DRAM package 320, a DRAM package, the length of the metallic connecting wires to the distance up considerably away, connecting the outer DRAM package compared to a DRAM package, which is mounted next to the buffer package 310 relative in no way forced. 따라서, 데이터 신호 배선들에 대해서는 가장 길이가 긴 배선을 기준으로, 전체 배선의 길이를 맞추어야 한다. Therefore, with respect to the data signal line based on the length of the long wire, the matchueoya the length of the entire wiring. 금속 연결 배선의 길이가 증가하면 저항과 같은 배선의 기생 성분들이 증가하는 등 전기적 특성이 좋지 못한 단점이 있다. An increase in the length of the metal interconnection, has a drawback such as the electrical properties are poor, which increases the parasitic component of the line, such as a resistance. 그리고, 거리의 차이에 따라서, 모듈용 기판(302) 내의 어드레스/커맨드(address/command)용 금속 연결 배선의 길이도 그 만큼 차이가 난다. And, according to the difference in distance, the length of the metal interconnection, for the address / command (address / command) in the module for the substrate 302 differ as much. 그 결과, 디램 패키지(320)의 위치에 따라서 금속 연결 배선의 길이 및 기생 성분에 차이가 생기기 때문에, 각 디램 패키지의 위치에서의 신호 타이밍(timing budget) 제어에 많은 어려움이 있다. As a result, since a difference to occur in the length and the parasitic component of the metal interconnection according to the position of the dynamic random access memory packages 320, there are many difficulties to the signal timing (timing budget) control in a dynamic random access memory location for each package.

또한, 상기한 BDIMM 패키지(300) 여러 개를 시스템 보더에 삽입하여 다수의 디램 모듈을 포함하는 컴퓨터 시스템을 구성하는 경우에, BDIMM 패키지(300)의 개수에 따라서 시스템 보더의 면적도 증가해야 한다. It should also be the case that by inserting a number of the one BDIMM package 300 pieces in the system bordered configure the computer system including a plurality of dynamic random access memory module, increase in the area of ​​the system a border according to the number of BDIMM package 300. 이것은 다수의 BDIMM 패키지(300)가 일정한 간격으로 이격되어 시스템 보더에 삽입되기 때문이다. This is because the number of BDIMM packages 300 are spaced apart at regular intervals to be inserted into the system border. 따라서, BDIMM 모듈을 포함하는 컴퓨터 시스템의 용량 확장은 곧 시스템 보더의 면적 증가를 가져온다. Thus, the expansion capacity of a computer system including a module BDIMM soon leads to an increase in the system area border. 그러므로, 대용량의 디램 모듈을 포함하는 소형 컴퓨터 시스템을 제조하는 것은 현실적으로 용이하지가 않다. Therefore, it is for producing a small computer system including a large capacity DRAM modules do not have easy reality.

본 발명이 이루고자 하는 기술적 과제는 버퍼와 디램 모듈을 구성하는 다수의 디램 사이의 거리를 짧게 균일화시킴으로써, 전기적 특성이 향상된 버퍼형 메모리 모듈 패키지를 제공하는데 있다. The present invention is made uniform by the short distance between the plurality of DRAM constituting the buffer and the DRAM modules, to provide an improved Buffered memory module package electrical characteristics.

본 발명이 이루고자 하는 다른 기술적 과제는 버퍼 칩용 기판의 외부 접속 단자의 수와 버퍼 칩용 기판의 상, 하를 연결하는 금속 배선 패턴의 밀도를 감소시킴으로써 빌드-업 패키지 기판을 사용하는 버퍼형 메모리 모듈 패키지의 전기적 신뢰도가 높을 뿐만이 아니라 빌드-업 패키지 기판의 제조 공정 난이도를 낮출 수 있는 버퍼형 메모리 모듈 패키지를 제공하는데 있다. The present invention is a buffer can be a buffer phase of the chip substrate, and built by decreasing the density of the metal wiring pattern to connect the external connection terminals of the chip substrate, a buffered memory module that uses up a package substrate package as well as the higher the electrical reliability build-to provide a buffered memory module package that can reduce the difficulty of the manufacturing process up package substrate.

본 발명이 이루고자 하는 또 다른 기술적 과제는 다수의 버퍼형 메모리 모듈 패키지를 포함하는 컴퓨터 시스템의 메모리 용량 확장이 용이할 뿐만이 아니라 전 체 컴퓨터 시스템의 크기를 감소시킬 수 있고, 시스템 보더의 구성 효율을 향상시킬 수 있는 버퍼형 메모리 모듈 패키지를 제공하는데 있다. Another object of the present invention is not only to be easy memory expansion of a computer system including a plurality of buffered memory module package it is possible to reduce the size of the entire computer system, improve the construction efficiency of the system bordered to provide a buffered memory module, the package may help.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판과 모듈용 기판을 별도로 사용하지 않는다. Buffered memory module package according to the present invention for achieving the above described technical problem it does not use a buffer chip substrate and the module substrate for separately. 대신, 버퍼 칩용 기판(또는 모듈 패키지용 기판)에 버퍼 칩을 실장할 뿐만이 아니라 디램 패키지를 탑재함으로써, 하나의 기판이 버퍼 칩용 기판과 모듈용 기판으로서 기능을 동시에 수행한다. Instead, by mounting a DRAM package, as well as to mount the chip buffer to the buffer chip substrate (or a module substrate for a package), and it performs the one of the substrate at the same time the function as a buffer chip substrate and the module substrates.

전술한 바와 같이, 일반적으로 버퍼형 메모리 모듈의 버퍼 칩은 IC칩셋, 다수의 메모리 칩 및/또는 인접한 버퍼형 메모리 모듈의 버퍼 칩과 1 : 1로 통신을 한다. As described above, in general, a buffer chip for a buffered memory module buffer chip 1 and the IC chip, a plurality of memory chips and / or adjacent to a buffered memory module: The communication to one. 예컨대 고속으로 동작을 하는 고용량의 컴퓨터 시스템(예컨대, 서버(server)에 구비된 버퍼형 디램 모듈의 경우에는, 외부 접속 단자가 적어도 500개 이상은 필요하다. 즉, 버퍼 칩이 실장되는 버퍼 칩용 기판에는 솔더 볼이나 핀이 적어도 500개 이상 요구된다. 이 때문에, 버퍼 칩용 기판의 크기는 버퍼 칩의 크기에 비하여 상당히 크다. 본 발명에서는 종래와 같은 크기 또는 이보다 조금 더 큰 버퍼 칩용 기판 상에 버퍼 칩을 실장할 뿐만이 아니라 메모리 칩 패키지를 탑재하거나 메모리 칩을 실장한다. For example, in the case of the buffered DRAM module with a computer system (e. G., Server (server) of a high capacity that the operation at a high speed, the external connecting terminals, at least 500 or more is necessary. That is, the buffer chip substrate is the buffer chip to be mounted in a solder ball or the pin requires at least 500 or more. Therefore, the size of the buffer chip substrate is significantly greater than the size of the buffer chip. in the present invention, the buffer chip to the size or a little larger buffer chip substrate than as in the prior art and the mounting or mounting the memory chip memory chip packages, as well as to mount.

상기한 본 발명의 일 실시예에 따른 버퍼형 메모리 모듈 패키지는 버퍼 패키지와 다수의 메모리 패키지를 포함한다. Buffered memory module package according to an embodiment of the present invention comprises a package and a plurality of buffer memory package. 상기 버퍼 패키지는 버퍼 칩, 상기 버퍼 칩이 실장된 버퍼 칩용 기판 및 상기 버퍼 칩용 기판의 외부 연결 단자를 포함하고, 상기 다수의 메모리 패키지는 상기 버퍼 패키지 상에 실장되거나 탑재되어 있다. The buffer chip package buffer, the buffer chip to the mounting substrate and the buffer chip comprising an external connection terminal of the buffer chip and the substrate, wherein the plurality of memory packages are mounted, or mounted on the package buffer. 이 경우, 상기 버퍼 패키지는 볼 그리드 어레이형 패키지 또는 핀 그리드 어레이형 패키지일 수 있으며, 상기 버퍼 칩은 상기 버퍼 칩 기판의 외부 연결 단자가 위치하는 상기 버퍼 칩 기판의 면과 동일한 면이나 또는 반대쪽 면에 위치할 수 있다. In this case, the buffer package may be a ball grid array type package, or pin grid array type packages, the buffer chip side surface and the same surface or the or the other side of the buffer chip substrate to the external connection terminal of the buffer chip substrate located in can be located.

상기한 본 발명의 다른 실시예에 따른 버퍼형 메모리 모듈 패키지는 모듈 패키지 기판, 버퍼 칩, 메모리 패키지 및 메모리 모듈의 외부 연결 단자를 포함한다. Buffered memory module package in accordance with another embodiment of the present invention includes the external connection terminal of the module package substrate, the buffer chip, the memory package and the memory modules. 상기 버퍼형 메모리 모듈 패키지는 다수의 디커플링 커패시터(decoupling capacitor)를 더 포함할 수도 있다. The buffered memory module package may further comprise a plurality of decoupling capacitor (decoupling capacitor).

상기 모듈 패키지 기판은 상기 버퍼 칩과 전기적으로 연결되는 버퍼 접속 단자 및 상기 다수의 메모리 패키지 각각과 전기적으로 연결되는 메모리 접속 단자를 구비한다. The module package substrate is provided with a memory connection terminal electrically connected to the connection terminal and each buffer of the plurality of memory packages that are connected electrically and the buffer chip. 상기 버퍼 칩은 상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제1 영역에 실장된다. The buffer chip is mounted on a first area of ​​the module package substrate so as to be electrically connected with the connection terminal buffer. 상기 메모리 패키지는 상기 메모리 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제2 영역에 탑재된다. The memory packages are mounted on a second region of the module package substrate so as to be electrically connected with the memory connection terminal. 그리고, 상기 외부 연결 단자는 상기 모듈 패키지 기판의 밑면의 제3 영역에 형성된다. In addition, the external connection terminal is formed on the third region of the bottom surface of the module package substrate.

상기한 실시예의 일 측면에 의하면, 상기 메모리 패키지는 상기 모듈 패키지 기판의 윗면에 탑재될 수 있고, 상기 버퍼 칩은 상기 모듈 패키지 기판의 윗면에 실장되거나 밑면에 실장될 수도 있다. According to the embodiment above-described aspect, the memory packages may be mounted on the upper surface of the module package substrate, wherein the buffer chip may be mounted on the bottom or mounted on the upper surface of the module package substrate.

상기한 실시예의 다른 측면에 의하면, 상기 모듈 패키지 기판의 내부에는 금 속 연결 배선이 형성되어 있을 수 있는데, 상기 금속 연결 배선은 메모리 연결 배선 및 외부 연결 배선을 포함한다. According to a further aspect the above-described embodiment, there may be a connection wiring inside the metal of the module package base is formed, the metal interconnection comprises a memory connected to the wiring and the external connection wire. 상기 메모리 연결 배선은 상기 버퍼 접속 단자의 일부와 상기 메모리 접속 단자를 전기적으로 연결하고, 상기 외부 연결 배선은 상기 버퍼 접속 단자의 다른 일부와 메모리 모듈의 상기 외부 연결 단자를 전기적으로 연결한다. The memory is connected to the external wiring connection wiring electrically connecting the connection terminal portion with said memory of said buffer connecting terminal, and is electrically connected to the external connection terminal of the other part of the memory module of the buffer connection terminal. 본 실시예에 의하면, 상기 메모리 접속 단자와 상기 외부 연결 단자를 직접적으로 연결하는 금속 연결 배선은 필요가 없다. According to this embodiment, the metal interconnection, for directly connecting the external connection terminal and the memory connection terminal is not required.

또한, 상기 메모리 연결 배선은 상기 모듈 패키지 기판의 상부에 형성되어 있는데, 예컨대 상기 모듈 패키지 기판이 그 내부에 다수의 쓰루-홀(through-hole)이 형성되어 있는 코아층(core layer)을 포함하는 빌드-업(build-up) 기판인 경우, 상기 외부 연결 배선은 상기 코아층을 통과하지만, 상기 메모리 연결 배선은 상기 코아층을 통과하지 않는다. In addition, the memory connection wiring there are formed on the module package substrate, such as the module package base a plurality of through therein - which comprises a hole (through-hole) is the core layer (core layer) that is formed build-up (build-up) when the substrate and the external connection wiring is passed through the core layer, said memory interconnection does not pass through the core layer. 반대로, 외부 연결 배선은 모듈 패키지 기판의 하부에 형성되어 있어 상기 코아층을 통과하지 않지만, 상기 메모리 연결 배선은 상기 코아층을 통과할 수도 있다. On the other hand, the external connection wiring is formed there in the lower part of the module package base does not pass through the core layer, the memory connection wiring may pass through the core layer.

상기한 본 발명의 또 다른 실시예는 2개 이상의 버퍼형 메모리 모듈 패키지가 적층되어 있는 버퍼형 메모리 모듈 스택 패키지에 관한 것이다. Another embodiment of the present invention is directed to a buffered memory module stack packages that are stacked two or more buffered memory module package. 상기 버퍼형 메모리 모듈 스택 패키지는 상기 제1 버퍼형 메모리 모듈 패키지 및 상기 제1 버퍼형 메모리 모듈 패키지 상에 탑재되어 있는 제2 버퍼형 메모리 모듈 패키지를 포함한다. The buffered memory module stack package includes a second buffered memory module package that is mounted on the first buffered memory module package and the first buffered memory module package. 여기서 상기 제1 버퍼형 메모리 모듈 패키지와 상기 제2 버퍼형 메모리 모듈 패키지는 동일한 형태일 수 있다. Wherein the first buffered memory module package to the second buffered memory module packages may be of the same type. 그리고, 상기 제1 및 제2 버퍼형 메모리 모듈 패키지 각각은 모듈 패키지 기판, 버퍼 칩, 다수의 메모리 패키지, 제1 외부 연결 단 자 및 제2 외부 연결 단자를 구비한다. Then, the first and second buffered memory module having a module package, each package substrate, the buffer chip, a plurality of memory packages, the first external connection jack and a second external connection terminal. 상기 모듈 패키지 기판은 상기 버퍼 칩과 전기적으로 연결되는 버퍼 접속 단자, 상기 다수의 메모리 칩 패키지 각각과 전기적으로 연결되는 메모리 접속 단자 및 상기 제2 외부 연결 단자와 전기적으로 연결되는 배선 연결 패드를 구비한다. The module package substrate is provided with a wire connection pad electrically connected to the memory connecting terminal and the second external connection terminal electrically connected to the respective buffer, the connection terminals, wherein the plurality of the memory chip package are connected electrically and the buffer chip . 상기 버퍼 칩은 상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제1 영역에 실장된다. The buffer chip is mounted on a first area of ​​the module package substrate so as to be electrically connected with the connection terminal buffer. 상기 다수의 메모리 칩 패키지는 상기 메모리 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제2 영역에 탑재된다. The plurality of the memory chip package is mounted on a second region of the module package substrate so as to be electrically connected with the memory connection terminal. 상기 제1 외부 연결 단자는 상기 모듈 패키지 기판의 밑면의 제3 영역에 형성되어 있다. It said first external connection terminal is formed in a third region of the bottom surface of the module package substrate. 그리고, 상기 제2 외부 연결 단자는 상기 모듈 패키지 기판의 윗면의 제4 영역에 형성되어 있다. In addition, the second external connection terminal is formed in a fourth region of the upper surface of the module package substrate.

상기한 실시예의 일 측면에 의하면, 상기 제2 외부 연결 단자는 소켓(socket) 타입이고, 상기 제2 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자는 볼 또는 핀 타입이며, 상기 제2 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자가 상기 제1 버퍼형 메모리 모듈 패키지의 상기 제2 외부 연결 단자에 삽입되어 서로 전기적으로 연결되어 있다. According to the above embodiment, one side, the second and the external connection terminal is a type socket (socket), the first external connection terminal of the second buffered memory module package is a ball or pin type and the second Buffered the first external connector of the memory module package is inserted into the second external connection terminal of the first buffered memory module package are electrically connected to each other. 이 경우, 상기 다수의 메모리 칩 패키지는 상기 모듈 패키지 기판의 윗면에 탑재되고, 상기 버퍼 칩은 상기 모듈 패키지 기판의 윗면 또는 밑면에 실장되며, 소켓 타입의 상기 제2 외부 연결 단자는 상기 모듈 패키지 기판의 윗면에 위치하는 상기 다수의 메모리 패키지 및/또는 상기 버퍼 칩의 바깥쪽에 위치할 수 있다. In this case, the plurality of the memory chip package is mounted on the upper surface of the module package substrate, wherein the buffer chip is mounted on the top or bottom of the module package substrate, the second external connection terminals of a socket type is the module package substrate the number of which is located on the upper surface of the memory package, and / or may be located on the outside of the buffer chip.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Specific details of other embodiments are included in the following description and drawings.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. Will be specifically described below, the preferred embodiment of the invention with reference to the accompanying drawings. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. However, the present invention may be embodied in different forms and should not be limited to the embodiments set forth herein. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. Rather, the embodiments presented here are those that are provided by way of example in order to be able to be delivered sufficiently to the spirit of the invention and those skilled in the art so that the technical features of the present invention can be initiated thorough and complete. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. In the figures, the dimensions of the thickness and / or area of ​​the layer, and the like are exaggerated for the sake of clarity. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다. The same reference numerals throughout the specification denote like components.

본 발명은 고속 동작을 하는 종래의 BDIMM 패키지를 대체하는 버퍼형 메모리 모듈 패키지를 기존의 스택 패키지(stack package) 기술을 적용하여 구현하는 것이다. The present invention is to implement a buffered memory module package to replace the conventional BDIMM package of a high-speed operation by applying the conventional package stack (stack package) technology. 본 발명에 따른 버퍼형 메모리 모듈 패키지의 기본 구조는 도 3에 도시되어 있다. The basic structure of a buffered memory module package according to the present invention is shown in FIG.

도 3을 참조하면, 버퍼형 메모리 모듈 패키지(400)는 버퍼 패키지(410) 및 상기 버퍼 패키지 상에 적층되어 있는 다수의 메모리 패키지(440)를 포함한다. 3, a buffered memory module, the package 400 includes a plurality of memory package 440 is stacked on the package buffer 410 and the buffer package. 버퍼형 메모리 모듈 패키지(400)의 외부 접속 단자는 솔더 볼 타입(도 3의 왼쪽)이거나 핀 타입(도 3의 오른쪽)일 수 있으며, 다른 형태의 외부 접속 단자도 사용이 가능하다. An external connection terminal of the buffered memory module package 400 may be a pin or a type (the right in FIG. 3) solder ball type (left side in Fig. 3), it is also possible to use the external connection terminals of different forms. 전자의 경우에, 시스템 보드에 탑재할 때 솔더링(soldering)을 통하여 직접 시스템 보더 상에 표면 탑재(surface mounting)를 하거나 번-인(burn-in)에 사용되는 형태의 소켓(socket)을 사용하여 시스템 보드에 장착한다. Using a socket (socket) of the type used in the (burn-in) - In the former case, the soldering mounting surface on the system directly bordered by the (soldering) (surface mounting) the or one when mounting on the system board It is mounted on the system board. 그리고 후자의 경우에는 시스템 보드에 탑재할 때, 프로세서 칩(processor chip) 등에서 사용하는 핀 그리드 어레이(Pin Grid Array, PGA)용 소켓을 사용할 수 있다. And the latter may be used for sockets for pin grid array (Pin Grid Array, PGA) for use in a processor chip (processor chip) when mounted on the system board. 이하에서 설명하는 본 발명의 실시예들에서는, 버퍼형 메모리 모듈 패키지의 외부 접속 단자로서 볼 그리드 어레이(Ball Grid Array, BGA) 타입을 예로 들어서 설명하기로 한다. In embodiments of the invention described below, lifting the ball grid array as an external connection terminal of the buffered memory module package (Ball Grid Array, BGA) type for example will be described.

도 4a 및 도 4b에는 도 3의 버퍼 패키지(410)를 구성하는 방법에 대한 예가 도시되어 있다. Figures 4a and 4b shows an example of how to configure a buffer package 410 of FIG. 도 4a 및 도 4b를 참조하면, 버퍼 패키지(410)는 버퍼 칩용 기판(10), 버퍼 칩(20) 및 버퍼형 메모리 모듈 패키지(400)의 외부 접속 단자(30)를 포함한다. When FIG. 4a and FIG. 4b, the buffer package 410 includes an external connection terminal 30 of the buffer chip substrate 10, a buffer chip 20 and the buffered memory module package 400.

통상적으로 버퍼 칩(20)은 칩의 크기에 비하여 입력/출력(Input/Output, I/O) 단자(예, 범프(bump))의 개수가 매우 많고, 고속 동작이 요구되기 때문에 플립-칩 방식(flip-chip type)으로 버퍼 칩용 기판(10)에 실장된다. Typically the buffer chip 20 is input as compared to the size of the chip I / O (Input / Output, I / O) port (for example, bumps (bump)) number of the very many flip since the high-speed operation is required in the chip method (flip-chip type) are mounted to the buffer chip substrate 10. 버퍼 칩(20)은 종래와 마찬가지로 버퍼 칩용 기판(10)의 윗면에 실장될 수 있다(도 4a 참조). Buffer chip 20 may be as in the prior art mounted on the upper surface of the buffer chip substrate 10 (see Fig. 4a). 또한, 본 발명에 의하면 버퍼 칩(20)은 버퍼 칩용 기판(20)의 밑면에도 실장될 수도 있다(도 4b 참조). Further, according to the present invention the buffer chip 20 may be mounted on the bottom of the buffer chip substrate 20 (see Fig. 4b). 왜냐하면, 본 발명에 의하면 버퍼형 메모리 모듈 패키지(400)의 외부 접속 단자(30)의 개수가 종래 기술에 따른 버퍼 패키지(도 2의 참조번호 310)의 외부 접속 단자(30)의 개수보다 적어서, 버퍼 칩용 기판(20)의 밑면에도 버퍼 칩(20)을 실장할 수 있는 충분한 영역을 확보할 수 있기 때문이다. Because, according to the invention less than the number of buffered memory module package 400, the external connection terminal 30, the number of the external connection terminal 30 of the buffer package (see Fig number of 2310) in accordance with the prior art of, in the bottom of the buffer chip substrate 20 because it can secure a sufficient area to mount the buffer chip 20.

도 5에는 본 발명의 제1 실시예에 따른 버퍼형 메모리 모듈 패키지(500)에 대한 개략적인 사시도가 도시되어 있다. Figure 5 shows a schematic perspective view is shown of the buffered memory module package 500 according to the first embodiment of the present invention. 도 5를 참조하면, 버퍼형 메모리 모듈 패키지(500)는 버퍼 칩용 기판(510), 버퍼 칩(520), 모듈용 외부 접속 단자(530) 및 메모리 패키지(540)를 포함한다. Figure 5, a buffered memory module, the package 500 includes a buffer chip substrate 510, the buffer chip 520, the external connection terminal module 530, and memory package 540 for. 또한, 버퍼형 메모리 모듈 패키지(500)는 다수의 디커플링 커패시터(decoupling capacitor, 550)를 더 포함할 수도 있다. Further, a buffered memory module package 500 may further comprise a plurality of decoupling capacitors (decoupling capacitor, 550).

전술한 바와 같이 버퍼 칩용 기판(510)은 버퍼형 메모리 모듈 패키지(500)의 기판으로서의 기능도 겸하기 때문에 메모리 모듈용 기판이기도 하다. Buffer chip substrate 510 as described above is also the substrate for the memory module since the President and also functions as a substrate of a buffered memory module package 500. 도 6a 및 도 6b에는 상기 버퍼 칩용 기판(510)에 대한 개략적인 평면도 및 상기 도 6a의 XX'라인을 따라 취한 개략적인 단면도가 각각 도시되어 있다. Figures 6a and 6b there is a schematic cross-sectional view taken along a top schematic view and XX 'line in the FIG. 6a on the buffer chip substrate 510 is shown, respectively.

도 6a 및 도 6b를 참조하면, 버퍼 칩용 기판(510)은 그 윗면에 형성되어 있는 버퍼 접속 단자(512) 및 다수의 메모리 접속 단자(514)를 포함한다. When FIG. 6a and FIG. 6b, the buffer chip substrate 510 has a buffer connecting terminals 512 and a plurality of memory connecting terminal 514 is formed on the upper surface thereof. 버퍼 접속 단자(512)는 버퍼 칩용 기판(510)의 제1 영역에 매트릭스(matrix)처럼 어레이되어 있고, 메모리 접속 단자(514)는 버퍼 칩용 기판(510)의 제2 영역들에 매트릭스처럼 어레이되어 있다. Buffer connection terminals 512 and the array as a matrix (matrix) in the first area of ​​the buffer chip substrate 510, a memory connecting terminal 514 refers to the array like a matrix on the second area of ​​the buffer chip substrate 510 have. 버퍼 접속 단자(512)는 상기 버퍼 칩(520)의 I/O 단자를 통하여 버퍼 칩(520)과 전기적으로 연결된다. Buffer connection terminal 512 is electrically connected to the buffer chip 520 through the I / O terminal of the buffer chip 520. 메모리 접속 단자(514)는 상기 메모리 패키지의 I/O 단자를 통하여 메모리 칩과 전기적으로 연결된다. Memory connecting terminal 514 is electrically connected to the memory chip via the I / O terminals of the memory package.

버퍼 칩용 기판(510)의 내부에는 코아층(core layer)이 형성되어 있다. The interior of the buffer chip substrate 510 are formed on the core layer (core layer). 코아층은 버퍼 칩용 기판(510)을 지탱하여 기판이 휘는 것을 방지하는 역할을 한다. The core layer serves to support the buffer chip to the substrate 510 prevents the board deflection. 코아층에는 다수의 쓰루-홀이 형성되어 있다. A core layer, a plurality of through-holes have been formed.

버퍼 칩용 기판(510)의 내부에는 또한 금속 배선 패턴(517, 518)이 형성되어 있다. The interior of the buffer chip substrate 510 also has a metal wiring pattern (517, 518) are formed. 금속 배선 패턴(517, 518)은 버퍼형 메모리 모듈 패키지(500)의 전기적인 연결을 위한 것이다. A metal wiring pattern (517, 518) is for electrical connections to a buffered memory module package 500. 금속 배선 패턴(517, 518)은 메모리 연결 배선(517) 및 외부 연결 배선(518)을 포함한다. A metal wiring pattern (517, 518) comprises a memory connected to the wiring 517 and the external connection wiring 518.

메모리 연결 배선(517)은 상기 버퍼 접속 단자의 일부(512b)와 상기 메모리 접속 단자(514)를 전기적으로 연결한다. A memory connected to the wiring 517 is electrically connected to a portion (512b) and the memory connection terminal 514 of the buffer, the connection terminal. 그리고, 외부 연결 배선(518)은 상기 버퍼 접속 단자의 나머지 일부(512a)와 상기 외부 연결 단자(530)를 전기적으로 연결한다. Then, the external connection wiring 518 are electrically connected to the remaining portion (512a) and the external connection terminal 530 of the buffer, the connection terminal. 상기 외부 연결 배선(518)은 코아층(516)의 쓰루-홀(H)을 통과하도록 형성되어 있다. The external connection wiring 518 through the core layer (516) is formed to pass through the hole (H). 반면, 버퍼 접속 단자의 일부(512b)와 메모리 접속 단자(514)는 모두 버퍼 칩용 기판(510)의 윗면에 형성되어 있기 때문에, 메모리 연결 배선(517)은 설계 룰(design rule)이 큰 코아층(516)의 쓰루-홀(H)을 통과할 필요가 없다. On the other hand, since a part of the buffer connection terminals (512b) and a memory connection terminal 514 are both formed on the upper surface of the buffer chip substrate 510, a memory connected to the wiring 517 is the core layer greater the design rule (design rule) through a 516-there is no need to pass through the hole (H). 즉, 메모리 연결 배선(517)은 설계 룰이 작은 코아층(516) 상부의 버퍼 칩용 기판(510)에만 형성되어 있다. That is, the memory connection wiring 517 is formed only on buffer chip substrate 510 of the upper small core layer 516, the design rule.

본 발명에 의하면 코아층(516)을 통과하는 금속 배선 패턴의 개수도 줄어들기 때문에, 코아층(516) 내에 쓰루-홀(H)을 종래보다 적게 형성하는 것이 가능하다. According to the present invention by reducing also the number of the metal wiring pattern passing through the core layer 516, in the core layer 516 through-it it is possible to form a hole less than a conventional (H). 그 결과, 우수한 전기적 특성을 갖는 빌드-업 패키지의 제조가 가능하며, 빌드-업 기판(510)의 제조 공정의 난이도를 감소시킬 수가 있다. As a result, the building having excellent electrical characteristics - and the production of up packages available, the build-it is possible to reduce the difficulty of the manufacturing process of the up substrate 510. The

뿐만 아니라, 본 발명에 의하면 버퍼 접속 단자(512b)와 메모리 접속 단자(514)는 버퍼 칩용 기판(510)에 형성된 메모리 연결 배선(517)에 의하여 전기적으로 연결되기 때문에, 종래 기술에서와 같은 메모리 접속 단자와의 전기적 연결을 위한 외부 접속 단자를 버퍼 칩용 기판(510) 상에 형성할 필요가 없다. In addition, according to the present invention, the buffer connection terminals (512b) and a memory connection terminal 514 because the electrically connected by the memory connection wiring 517 formed on the buffer chip substrate 510, and memory access as in the prior art it is not necessary to form the external connection terminals for electrical connection to the terminal on the buffer chip substrate 510. 따라서, 본 발명에 의하면 버퍼 칩용 기판(510)의 외부 접속 단자(530)의 개수를 종래 기술에 의한 외부 접속 단자의 개수보다 감소시킬 수가 있다. Therefore, according to the present invention it can be reduced than the number of the external connection terminal by the number of the external connection terminal 530 in the prior art the buffer chip substrate 510.

계속해서 도 5, 도 6a 및 도 6b를 참조하면, 버퍼형 메모리 모듈 패키지(500)는 다수의 메모리 패키지(540)를 포함한다. Subsequently Figure 5, when the FIG. 6a and FIG. 6b, a buffered memory module package 500 includes a plurality of memory packages (540). 상기 메모리 패키지(540)는 버퍼 칩용 기판(510)의 제2 영역들에 탑재되어 있다. The memory package 540 is mounted on the second area of ​​the buffer chip substrate 510. 메모리 패키지(540)는 하나의 메모리 칩을 포함하는 패키지이거나 다수의 메모리 칩을 포함하는 패키지일 수 있다. A memory package 540 may be a package including a package or a plurality of memory chips including a single memory chip. 메모리 패키지(540)에 포함되어 있는 메모리 칩의 종류, 개수 및 패키지의 유형에 특별한 제한은 없다. There is no particular limitation on the type of memory packages (540) type, the number of memory chips contained in the package and. 예컨대, 메모리 패키지(540)는 다수의 메모리 칩을 포함하는 칩-스택형(chip-stack type), 웨이퍼-스택형(wafer-stack type) 또는 패키지-스택형(package stack type)일 수 있다. For example, the memory package 540 is a chip including a plurality of memory chips - can be stacked (package stack type) - stacked (chip-stack type), wafer-stackable (wafer-stack type) or package.

그리고, 버퍼형 메모리 모듈 패키지(500)는 다수의 디커플링 커패시터(550)를 포함할 수 있다. Then, the buffered memory module package 500 may comprise a plurality of decoupling capacitors (550). 디커플링 커패시터(550)는 고속으로 동작하는 반도체 장치에서 문제가 되는 동력 전달 노이즈(power delivery noise)로 인한 문제를 개선하기 위한 것이다. Decoupling capacitor 550 is to improve the problems caused by a high-speed drive transmission noise (noise power delivery) that is a problem in semiconductor devices that operate with. 버퍼형 메모리 모듈 패키지(500)는 모든 소자들이 1 : 1 로 통신하는 것을 원칙으로 하기 때문에 저항체(resistor)는 필요가 없지만, 높은 주파수에서 작동하기 때문에 디커플링 커패시터(550)가 필요하다. Buffered memory module package 500 are all elements are 1: Since, in principle, to communicate with one resistor (resistor) is not need, a decoupling capacitor 550 is necessary because it works at a higher frequency. 이러한 디커플링 커패시터(550)는 버퍼 칩용 기판(510)의 표면에 탑재되어 있을 수 있다. The decoupling capacitor 550 may be mounted on the surface of the buffer chip substrate 510. 또한, 임베디드 기판의 제조 기술이 발전하여 고용량의 임베디드 커패시터를 제조하는 것이 가능해지면, 디커플링 커패시터(550)는 버퍼 칩용 기판(510)에 내장되어 있을 수도 있다. Further, becomes available to the development and manufacturing of a high-capacity embedded capacitor manufacturing technology of embedded substrate, the decoupling capacitor 550 may be embedded into the buffer chip substrate 510.

도 5, 도 6a 및 도 6b에 도시된 실시예에서는, 버퍼형 메모리 모듈(500)의 버퍼 칩(520)이 버퍼 칩용 기판(510)의 윗면 중앙 영역(제1 영역)에 실장되고, 버퍼형 메모리 모듈(500)의 메모리 패키지(540)는 버퍼 칩용 기판(510)의 윗면의 모서리 4곳 영역(제2 영역)에 탑재되어 있다. 5, in the embodiment shown in Figures 6a and 6b, a buffer chip 520 of a buffered memory module 500 is mounted on the top central region (the first region) of the buffer chip substrate 510, the buffer type a memory package 540 of memory module 500 are mounted on four corner area (second area) of the upper surface of the buffer chip substrate 510. 그리고, 디커플링 커패시터(550)는 버 퍼 칩(520)과 메모리 패키지(540) 사이의 빈 공간에 위치한다. Then, the decoupling capacitors 550 are located in the space between the buffer chip 520 and the memory package (540). 그러나, 본 발명의 실시예는 도시된 바와 같은 버퍼 칩(520), 메모리 패키지(540) 및 디커플링 커패시터(550)의 배열에 한정되지 않고 여러 가지 다른 형태로 배열될 수 있는데, 그 구체적인 예들은 도 7 내지 도 10b에 도시되어 있다. However, there embodiment of the present invention is not limited to the arrangement of the buffer chip 520, memory package 540 and the decoupling capacitor 550 as illustrated may be arranged in many different forms, and specific examples are also 7 - is shown in Figure 10b.

도 7에는 본 발명의 제2 실시예에 따른 버퍼형 메모리 모듈 패키지(600)에 대한 개략적인 사시도가 도시되어 있다. Figure 7 shows a schematic perspective view is shown of the buffered memory module package 600 according to the second embodiment of the present invention. 도 7을 참조하면, 버퍼형 메모리 모듈 패키지(600)는 버퍼 칩용 기판(610), 버퍼 칩(620), 모듈용 외부 접속 단자(630) 및 메모리 패키지(640)를 포함한다. And 7, a buffered memory module, the package 600 includes a buffer chip substrate 610, the buffer chip 620, the external connection terminal module 630, and memory package 640 for. 또한, 버퍼형 메모리 모듈 패키지(600)는 다수의 디커플링 커패시터(650)를 더 포함할 수도 있다. Further, a buffered memory module package 600 may further comprise a plurality of decoupling capacitors (650). 본 실시예에서도 버퍼 칩용 기판(610)은, 버퍼형 메모리 모듈 패키지(600)의 기판으로서의 기능도 겸하기 때문에, 메모리 모듈용 기판이기도 하다. In this embodiment the buffer chip substrate 610 is, as also to the substrate as a function of the President and buffered memory module package 600, and is also a substrate for a memory module. 도 8a 및 도 8b에는 상기 버퍼 칩용 기판(610)에 대한 개략적인 평면도 및 상기 도 8a의 YY'라인을 따라 취한 개략적인 단면도가 각각 도시되어 있다. Figures 8a and 8b there is a schematic cross-sectional view taken along a top schematic view and the YY 'line of Fig. 8a with respect to the buffer chip substrate 610 is shown, respectively.

도 8a 및 도 8b를 참조하면, 버퍼 칩용 기판(610)은 그 밑면에 형성되어 있는 버퍼 접속 단자(612a, 612b)와 그 윗면에 형성되어 있는 다수의 메모리 접속 단자(614)를 포함한다. When FIG. 8a and FIG. 8b, the buffer chip substrate 610 includes a plurality of memory connecting terminal 614 is formed on the buffer connection terminals (612a, 612b) and the upper surface thereof is formed on its underside. 버퍼 접속 단자(612a, 612b)는 버퍼 칩용 기판(610)의 제1 영역에 매트릭스처럼 어레이되어 있고, 메모리 접속 단자(614)는 버퍼 칩용 기판(610)의 제2 영역들에 매트릭스처럼 어레이되어 있다. Buffer connection terminals (612a, 612b) may be an array as a matrix in a first region of the buffer chip substrate 610, a memory connecting terminal 614 is the array like a matrix on the second area of ​​the buffer chip substrate 610 . 버퍼 접속 단자(612a, 612b)는 상기 버퍼 칩(미도시)의 I/O 단자를 통하여 버퍼 칩과 전기적으로 연결된다. Buffer connection terminals (612a, 612b) is electrically connected to the buffer chip via the I / O terminal of the buffer chip (not shown). 메모리 접속 단자(514)는 상기 메모리 패키지의 I/O 단자를 통하여 메모리 칩 과 전기적으로 연결된다. Memory connecting terminal 514 is electrically connected to the memory chip via the I / O terminals of the memory package.

버퍼 칩용 기판(610)의 내부에는 코아층(core layer)이 형성되어 있다. The interior of the buffer chip substrate 610 are formed on the core layer (core layer). 코아층은 버퍼 칩용 기판(610)을 지탱하여 기판이 휘는 것을 방지하는 역할을 한다. The core layer serves to support the buffer chip to the substrate 610 prevents the board deflection. 코아층에는 다수의 쓰루-홀(H)이 형성되어 있다. A core layer, a plurality of through-holes has a (H) is formed.

버퍼 칩용 기판(610)의 내부에는 또한 금속 배선 패턴(617, 618)이 형성되어 있다. The interior of the buffer chip substrate 610 also has a metal wiring pattern (617, 618) are formed. 금속 배선 패턴(617, 618)은 버퍼형 메모리 모듈 패키지(600)의 전기적인 연결을 위한 것이다. A metal wiring pattern (617, 618) is for electrical connections to a buffered memory module package 600. 금속 배선 패턴(617, 618)은 메모리 연결 배선(617) 및 외부 연결 배선(618)을 포함한다. A metal wiring pattern (617, 618) comprises a memory connected to the wiring 617 and the external connection wiring 618.

메모리 연결 배선(617)은 상기 버퍼 접속 단자의 일부(612b)와 상기 메모리 접속 단자(614)를 전기적으로 연결한다. A memory connected to the wiring 617 is electrically connected to a portion (612b) and the memory connection terminal 614 of the buffer, the connection terminal. 그리고, 외부 연결 배선(618)은 상기 버퍼 접속 단자의 나머지 일부(612a)와 상기 외부 연결 단자(630)를 전기적으로 연결한다. Then, the external connection wiring 618 are electrically connected to the external connection terminal (630) with a portion (612a) of the buffer remaining connection terminals. 상기 메모리 연결 배선(617)은 코아층(616)의 쓰루-홀(H)을 통과하도록 형성되어 있다. The memory connection wiring 617 through the core layer (616) is formed to pass through the hole (H). 반면, 버퍼 접속 단자의 일부(612b)와 외부 연결 단자(614)는 모두 버퍼 칩용 기판(610)의 밑면에 형성되어 있기 때문에, 외부 연결 배선(618)은 코아층(616)의 쓰루-홀(H)을 통과할 필요가 없다. Through the other hand, since a part of the buffer connection terminals (612b) and the external connection terminal 614 are all formed on the bottom of the buffer chip substrate 610, the external connection wiring 618 is a core layer (616) hole ( it is not necessary to pass through H). 즉, 외부 연결 배선(617)은 코아층(616) 하부의 버퍼 칩용 기판(610)에만 형성되어 있다. That is, the external connection wiring 617 is formed only on buffer chip substrate 610 of the core layer 616 is lower.

본 실시예에서도 코아층(616)을 통과하는 금속 배선 패턴의 개수가 종래 기술에 의한 경우보다 줄어들기 때문에, 코아층(616) 내에 쓰루-홀(H)을 종래보다 적게 형성하는 것이 가능하다. In this embodiment also it reduces more when the number of the metal wiring pattern passing through the core layer 616 of the prior art, in the core layer 616, the through-it is possible to form less than a conventional hole (H). 그 결과, 우수한 전기적 특성을 갖는 빌드-업 패키지의 제조가 가능하며, 빌드-업 기판(610)의 제조 공정의 난이도를 감소시킬 수가 있 다. As a result, the building having excellent electrical characteristics - and the production of up packages available, the build-it can be possible to reduce the difficulty of the manufacturing process of the up substrate 610. The

뿐만 아니라, 본 실시예에서는 버퍼 접속 단자(612b)와 외부 연결 단자(630)는 버퍼 칩용 기판(610)에 형성된 외부 연결 배선(618)에 의하여 전기적으로 연결되기 때문에, 종래 기술에서와 같은 메모리 접속 단자와의 전기적 연결을 위한 외부 접속 단자를 버퍼 칩용 기판(610) 상에 형성할 필요가 없다. In addition, in this embodiment, the buffer connection terminals (612b) and the external connection terminal 630 because the electrical connection to by an external connection wiring 618 formed on the buffer chip substrate 610, and memory access as in the prior art it is not necessary to form the external connection terminals for electrical connection to the terminal on the buffer chip substrate 610. 따라서, 본 발명에 의하면 버퍼 칩용 기판(610)의 외부 접속 단자(630)의 개수를 종래 기술에 의한 외부 접속 단자의 개수보다 감소시킬 수가 있다. Therefore, according to the present invention it can be reduced than the number of the external connection terminal by the number of the external connection terminal 630 in the prior art the buffer chip substrate 610.

계속해서 도 7, 도 8a 및 도 8b를 참조하면, 버퍼형 메모리 모듈 패키지(600)는 다수의 메모리 패키지(640)를 포함한다. Subsequently Figure 7, if FIG. 8a and FIG. 8b, a buffered memory module, the package 600 includes a plurality of memory packages (640). 상기 메모리 패키지(640)는 버퍼 칩용 기판(610)의 제2 영역들에 탑재되어 있다. The memory package 640 is mounted on the second area of ​​the buffer chip substrate 610. 메모리 패키지(640)는 하나의 메모리 칩을 포함하는 패키지이거나 다수의 메모리 칩을 포함하는 패키지일 수 있다. A memory package 640 may be a package including a package or a plurality of memory chips including a single memory chip. 메모리 패키지(640)에 포함되어 있는 메모리 칩의 종류, 개수 및 패키지의 유형에 특별한 제한은 없다. There is no particular limitation on the type of memory packages (640) the type of memory chips contained in, count, and package. 예컨대, 메모리 패키지(640)는 다수의 메모리 칩을 포함하는 칩-스택형(chip-stack type), 웨이퍼-스택형(wafer-stack type) 또는 패키지-스택형(package stack type)일 수 있다. For example, the memory package 640, a chip including a plurality of memory chips - can be stacked (package stack type) - stacked (chip-stack type), wafer-stackable (wafer-stack type) or package. 그리고, 버퍼형 메모리 모듈 패키지(600)는 다수의 디커플링 커패시터(650)를 포함할 수 있다. Then, the buffered memory module package 600 may comprise a plurality of decoupling capacitors (650).

도 7, 도 8a 및 도 8b에 도시된 실시예에서는, 버퍼형 메모리 모듈(600)의 버퍼 칩이 버퍼 칩용 기판(610)의 밑면 중앙 영역(제1 영역)에 실장되고, 버퍼형 메모리 모듈(600)의 메모리 패키지(640)는 버퍼 칩용 기판(610)의 윗면에 2열로 배열되어 있으며, 하나의 열에는 3개의 메모리 패키지(640)가 배열되어 있다. 7, in the embodiment shown in Fig. 8a and 8b, the buffer chip of buffered memory module 600 is mounted on the bottom of the central area of ​​the buffer chip substrate 610 (first area), a buffered memory module ( 600), the memory package (640 a) is 2 is arranged to heat the upper surface of the buffer chip substrate 610, a column are arranged in the three memory package 640. 그리고, 디커플링 커패시터(650)는 메모리 패키지(640) 사이의 빈 공간에 위치한다. Then, the decoupling capacitors 650 are located in the space between the memory package (640).

도 9a 내지 도 9b에는 본 발명의 제3 실시예에 따른 버퍼형 메모리 모듈(700)에 대한 사시도 및 상기 버퍼형 메모리 모듈(700)의 버퍼 칩용 기판(710)에 대한 평면도가 도시되어 있다. Figure 9a to Figure 9b is a top view of a third exemplary perspective view of a buffered memory module 700 according to an example and the buffer chip substrate 710 of the buffered memory module 700 of the present invention. 도 9a 내지 도 9b를 참조하면, 버퍼형 메모리 모듈(700)은 도 4b에 도시된 바와 같이 버퍼 칩(미도시)이 버퍼 칩용 기판(710)의 밑면에 실장되어 있는 형태이다. Figure 9a to Referring to Figure 9b, a buffered memory module 700 is a type that is mounted on the bottom of the buffer chip (not shown), a buffer chip substrate 710 as shown in Figure 4b. 메모리 패키지(740)는 버퍼 칩용 기판(710)의 윗면 중앙에 1열로 배열되어 있으며, 3개의 메모리 패키지(740)을 포함한다. The memory package 740 may be arranged in a row on the top center of the buffer chip substrate 710, includes three memory package 740. 버퍼 칩용 기판(710)에 형성되어 있는 메모리 접속 단자(714)도 상기한 메모리 패키지(740)의 배열에 상응하도록 배열되어 있다. Memory access which is formed on the buffer chip substrate 710, the terminal 714 is also arranged so as to correspond to the arrangement of the memory package 740. 그리고, 메모리 패키지(640)의 양 옆에는 다수의 디커플링 커패시터(750)가 배열되어 있다. And, the side of the memory package 640. In an arrangement of a plurality of decoupling capacitors (750). 버퍼형 메모리 모듈(700)의 외부 접속 단자(730)는 버퍼 칩용 기판(710)의 밑면에 배열되어 있다. The external connection terminal 730 of a buffered memory module 700 is arranged on the bottom of the buffer chip substrate 710.

도 10a 내지 도 10b에는 본 발명의 제4 실시예에 따른 버퍼형 메모리 모듈(800)에 대한 사시도 및 상기 버퍼형 메모리 모듈(800)의 버퍼 칩용 기판(810)에 대한 평면도가 도시되어 있다. Figure 10a to Figure 10b is a top view on the buffer chip substrate 810 in the perspective view and the buffered memory module 800 for a buffered memory module 800 according to a fourth embodiment of the present invention. 도 10a 내지 도 10b를 참조하면, 버퍼형 메모리 모듈(700)은 도 4a에 도시된 바와 같이 버퍼 칩(820)이 버퍼 칩용 기판(810)의 밑면에 실장되어 있고, 버퍼 칩(820) 주위에 외부 접속 단자(830)가 배열되어 있다. Figure 10a to Referring to Figure 10b, a buffered memory module 700 is around the buffer chip 820, this may be mounted on the bottom of the buffer chip substrate 810 as described, the buffer chip 820, shown in Figure 4a the external connection terminals 830 are arranged. 메모리 패키지(840)는 버퍼 칩용 기판(810)의 윗면에 탑재되어 있는데, 메모리 패키지(840)에 포함되어 있는 다수의 메모리 칩(842)은 윗면에 2열로 배열되어 있으며, 상기 메모리 칩(842)은 단일 칩이거나 또는 스택된 2개 내지 4개의 칩일 수 있 다. A memory package 840 there is mounted on the upper surface of the buffer chip substrate 810, a plurality of memory chips 842 included in the memory package 840 and the second array of heat on the top side, the memory chip 842 is can be two or four or chipil a single chip or the stack.

본 실시예에 의하면, 메모리 칩(842)의 배열은 도 8a 및 도 8b에 도시되어 있는 메모리 패키지(640)의 배열과 같다. According to this embodiment, as an array of memory chip 842 includes a memory array package 640 illustrated in Figures 8a and 8b of. 다만, 도 8a 및 도 8b에는 단일 칩 또는 스택된 칩들이 개별 패키지로 몰딩되어 있는 반면에, 본 실시예에 의하면 모든 메모리 칩(842)이 하나의 패키지로서 몰딩되어 있다. However, in the other hand, Fig. 8a and 8b there are a single chip or a chip stack, which is molded as a separate package, all of the memory chip 842 according to this embodiment is molded as a single package.

그리고, 본 실시예와 전술한 실시예의 차이점 중의 하나는, 본 실시예에서는 각 메모리 칩(842)의 본딩 패드와 버퍼 칩용 기판(810)의 메모리 접속 단자(814)가 와이어(844)에 의하여 직접 전기적으로 연결된다는 것이다. And, one of the above-described embodiment the difference in this embodiment is, in this embodiment, directly by the memory connection terminal 814, the wire 844 of the bonding pad and a buffer chip substrate 810 of the memory chip 842 that is electrically connected. 즉, 버퍼 칩용 기판(810)이 메모리 패키지(840)의 기판으로서의 기능도 또한 겸할 수 있다. That is, the substrate as a function of the buffer chip substrate 810, the memory package 840 may also be concurrently hold. 따라서, 버퍼 칩용 기판(810)의 메모리 접속 단자(814)도 메트릭스 형태로 어레이되어 있는 것이 아니라 메모리 칩(844)이 탑재될 영역(도 10b의 참조번호 842')의 양단에 위치한다. Thus, the buffer located at the opposite ends of the chip substrate 810 of the memory connection terminal 814 is also in the form of a matrix array as a memory chip 844, the area to be mounted (see Figure 10b No. 842 "). 또한, 배열되어 있는 메모리 칩(842)의 사이에는 다수의 디커플링 커패시터(850)가 배열되어 있다. Further, between which it is arranged the memory chip 842 are arranged a plurality of decoupling capacitors (850).

제1 실시예 및 제4 실시예를 통해서 살펴본 바와 같이, 본 발명의 실시예에 의한 버퍼형 메모리 모듈 패키지는, 버퍼 칩이 버퍼 칩용 기판에 실장되는 위치, 메모리 패키지에 포함된 메모리 칩 및/또는 ECC용 칩의 개수, 상기 메모리 모듈 패키지가 탑재될 컴퓨터 시스템의 시스템 보드의 구성 및 버퍼형 메모리 모듈의 용도 등에 따라서 여러 가지 다양한 방식으로 구성하는 것이 가능하다. The first embodiment and the fourth embodiment discussed as through, a buffered memory module package according to the embodiment of the present invention includes a buffer chip buffer chip position to be mounted on the substrate, the memory chip and / or included in the memory package depending on the purpose of the number of chips for the ECC, the memory module package system board of a computer system configured to be mounted and a buffered memory module can be configured in many different ways.

이하에서는 본 발명의 제5 실시예에 따른 버퍼형 메모리 모듈 스택 패키지(이하, '모듈 스택 패키지'라 한다)에 대하여 살펴본다. Hereinafter now it is made to the buffered memory module stack package (hereinafter referred to as "module stack package") according to a fifth embodiment of the present invention. 모듈 스택 패키지는 상기한 본 발명의 제1 내지 제4 실시예에 따른 버퍼형 메모리 모듈 패키지를 2개 이상 포함하는 패키지이다. Module stack package is a package including a buffer type memory module package according to the first to fourth embodiments of the present invention two or more. 다만, 모듈 스택 패키지를 구성하는 버퍼형 메모리 모듈 패키지는 상기한 제1 내지 제4 실시예에 따른 버퍼형 메모리 모듈 패키지와는 약간 상이한 점이 있다. However, a buffered memory modules constituting the module stack package, the package has a slightly different point is a buffered memory module package according to the embodiment above-described first to fourth embodiments. 예컨대, 외부 연결 단자의 구조 및 배열이 서로 다르고, 이에 따라서 외부 연결 단자와 버퍼 칩을 전기적으로 연결시키는 외부 연결 배선의 배열도 서로 다르다. For example, the structure and arrangement of the external connection terminals different from each other, and accordingly the array of the external connection wire electrically connecting the external connection terminal to the buffer chip also different from each other. 그러나, 이러한 차이점은 구체적인 구현 방식의 차이일 뿐, 상기한 제1 내지 제4 실시예에 따른 버퍼형 메모리 모듈 패키지나 모듈 스택 패키지를 구성하는 버퍼형 메모리 모듈 패키지는 사상적으로는 서로 동일하다. However, these differences are identical to each other in the above-described first to work well, the difference in the specific implementation, the fourth embodiment Buffered memory module package constituting a buffered memory module, a package or module stack package according to the philosophical. 이하에서는, 상기한 차이점을 중심으로 설명하기로 한다. Hereinafter, a description about the above-described differences.

도 11에는 2개의 버퍼형 메모리 모듈 패키지로 구성된 본 발명에 따른 모듈 스택 패키지를 개략적으로 보여주는 개념도가 도시되어 있다. 11 has two buffered memory module, a conceptual diagram showing a module stack package according to the present invention consisting of a package is shown schematically.

도 11을 참조하면, 모듈 스택 패키지는 제1 버퍼형 메모리 모듈 패키지(900) 및 제2 버퍼형 메모리 모듈 패키지(900')를 포함한다. 11, the module stack package comprises a first buffered memory module package 900 and the second buffered memory module package (900 '). 제1 및 제2 버퍼형 메모리 모듈 패키지(900, 900')는 각각 버퍼 패키지(910, 910') 및 메모리 패키지(940, 940')를 포함한다. First and second buffered memory module package (900, 900 ') are each buffer a package (910, 910' comprises a) and a memory package (940, 940 '). 버퍼 패키지(900, 900')는 버퍼 칩(미도시), 버퍼 칩용 기판(910, 910'), 제1 외부 연결 단자(931, 931') 및 제2 외부 연결 단자(932, 932')를 포함한다. A buffer package (900, 900 ') is a buffer chip (not shown), a buffer chip substrate (910, 910'), the first external connection terminal (931, 931 ') and the second external connection terminal (932, 932') It includes.

도시된 실시예에서, 제1 버퍼형 메모리 모듈 패키지(900)의 제1 외부 연결 단자(931)는 시스템 보드를 통하여 IC 칩셋과 전기적으로 연결이 예정된 구성 요소이다. In the illustrated embodiment, the first buffer type first external connection terminal 931 of the memory module package 900 is a component connected to a predetermined IC chip electrically through the system board. 그리고, 제2 버퍼형 메모리 모듈 패키지(900')의 제1 외부 연결 단자(931') 는 제1 버퍼형 메모리 모듈 패키지(900)의 제2 외부 연결 단자(932)와 서로 전기적으로 연결된다. And, second, the first external connection terminal (931 a), a buffered memory module package 900 'is connected to a second electrically to each other and the external connection terminal 932 of the first buffered memory module package 900. 이러한 연결을 위하여, 제1 외부 연결 단자(931, 931')는 핀 타입으로 제조되고, 제2 외부 연결 단자(932, 932')는 소켓 타입으로 제조하는 것이 바람직하다. For this connection, the first external connection terminal (931, 931 ') is made of a pin type, a second external connection terminal (932, 932') is preferably made of a socket type.

도 12a에는 버퍼 칩용 기판(910, 910')에 대한 일 예가 도시되어 있으며, 도 12b에는 도 12a의 ZZ' 라인을 따라 취한 단면도가 도시되어 있다. Figure 12a is ", and an example is shown for a, Fig. 12b, the ZZ of Figure 12a buffer chip substrate (910, 910), there is shown a cross-sectional view taken along a line. 도 12a 및 도 12b에 도시된 버퍼 칩용 기판(910, 910')은 상기한 제1 실시예에 따른 버퍼 칩용 기판(도 6a 및 도 6b의 참조 번호 510)을 변형한 것이다. 12a and the buffer chip substrate (910, 910 ') shown in Fig. 12b is a modification of the buffer chip substrate (Fig. 6a, reference numeral 510 in Fig. 6b) according to the embodiment above-described first example. 그리고, 상기한 제2 내지 제4 실시예에 따른 버퍼 칩용 기판을 동일한 원리로 변형할 수 있음은 자명하다. And, that the buffer chip board according to the embodiment above-mentioned second to fourth embodiments may be modified in the same principle it is evident.

도 12a 및 도 12b를 참조하면, 버퍼 칩용 기판(910)은 그 윗면에 형성되어 있는 버퍼 접속 단자(912), 다수의 메모리 접속 단자(914) 및 배선 연결용 패드(915)를 포함한다. When FIG. 12a and FIG. 12b, and the buffer chip substrate 910 has a buffer connecting terminals 912, a plurality of memory connecting terminal 914, and the wiring connection pads 915, for which is formed on the upper surface thereof. 버퍼 접속 단자(912)는 버퍼 칩용 기판(910)의 제1 영역에 매트릭스(matrix)처럼 어레이되어 있다. Buffer connection terminal 912 is, as a matrix array (matrix) in the first area of ​​the buffer chip substrate 910. 그리고, 메모리 접속 단자(914)는 버퍼 칩용 기판(910)의 제2 영역들에 매트릭스처럼 어레이되어 있다. And, a memory connecting terminal 914 is a matrix array, as to the second area of ​​the buffer chip substrate 910. 버퍼 접속 단자(912)는 상기 버퍼 칩(미도시)의 I/O 단자를 통하여 버퍼 칩과 전기적으로 연결된다. Buffer connection terminal 912 is electrically connected to the buffer chip via the I / O terminal of the buffer chip (not shown). 그리고, 메모리 접속 단자(914)는 상기 메모리 패키지(미도시)의 I/O 단자를 통하여 메모리 칩과 전기적으로 연결된다. And a memory connecting terminal 914 is electrically connected to the memory chip via the I / O terminals of the memory package (not shown). 그리고, 배선 연결용 패드(915)는 버퍼 칩용 기판(910)의 제3 영역 즉, 버퍼 칩용 기판(910)의 가장자리에 어레이되어 있다. And, the wiring connection pads 915 for the array is on the edge of the third region that is, the buffer chip substrate 910, the buffer chip substrate 910. 도 12a에서는 배선 연결용 패드(915)가 버퍼 칩용 기판(910)의 4면의 가장자리에 배열된 것으로 도시하였지만, 일반적으로는 제1 외부 연결 단자(931')에 대응하는 버퍼 칩용 기판(910)의 양 측면 가장자리에 위치할 수도 있다. Although Figure 12a in the illustrated as a wiring connection pads 915 for the arrangement on the edge of the four sides of the buffer chip substrate 910, typically a buffer chip substrate 910 corresponding to the first external connection terminal (931 ') a it may be located in both side edges. 그리고, 배선 연결용 패드(915)는 제2 외부 연결 단자(932)와 전기적으로 연결된다. Then, the pad 915 for wiring connection is electrically connected to the second external connection terminal (932).

버퍼 칩용 기판(910)의 내부에는 코아층(core layer)이 형성되어 있다. The interior of the buffer chip substrate 910 are formed on the core layer (core layer). 코아층은 버퍼 칩용 기판(910)을 지탱하여 기판이 휘는 것을 방지하는 역할을 한다. The core layer serves to support the buffer chip to the substrate 910 prevents the board deflection. 코아층에는 다수의 쓰루-홀(H)이 형성되어 있다. A core layer, a plurality of through-holes has a (H) is formed.

버퍼 칩용 기판(910)의 내부에는 또한 금속 배선 패턴(917, 918a, 918b)이 형성되어 있다. The interior of the buffer chip substrate 910 also has a metal wiring pattern (917, 918a, 918b) is formed. 금속 배선 패턴(917, 918a, 918b)은 버퍼형 메모리 모듈 패키지(900)를 외부의 다른 소자와 전기적으로 연결하기 위한 것이다. A metal wiring pattern (917, 918a, 918b) is to connect the buffered memory module package 900 with other electrical elements and the external. 금속 배선 패턴(917, 918a, 918b)은 메모리 연결 배선(917), 제1 및 제2 외부 연결 배선(918a, 918b)을 포함한다. A metal wiring pattern (917, 918a, 918b) comprises a memory connected to the wiring 917, the first and second external connecting wires (918a, 918b).

메모리 연결 배선(917)은 상기 버퍼 접속 단자의 일부(912b)와 상기 메모리 접속 단자(914)를 전기적으로 연결한다. A memory connected to the wiring 917 is electrically connected to a portion (912b) and the memory connection terminal 914 of the buffer connection terminal. 그리고, 제1 외부 연결 배선(918a)은 상기 버퍼 접속 단자의 다른 일부(912a)와 상기 제1 외부 연결 단자(930)를 전기적으로 연결한다. The first external connecting wire (918a) is electrically connected to the other part (912a) and the first external connection terminal 930 of the buffer, the connection terminal. 도 12b에 도시된 제1 외부 연결 단자(530)는 개념 전달의 편의성을 위한 것으로,실제 도 12a의 ZZ'라인을 따라 취할 시에는 양측의 단자들을 제외하고는 보여지지 않는다. A first external connection terminal 530 shown in Figure 12b is for the convenience of the transmission concept, when taken along the actual ZZ 'line in Figure 12a is not be shown, except the terminals of both sides. 그리고, 제2 외부 연결 배선(918b)은 상기 버퍼 접속 단자의 나머지 일부(912c)와 배선 연결용 패드(915)를 전기적으로 연결한다. The second external connecting wires (918b) are electrically connected to the remaining portion (912c) and the wiring connection pads 915 for connecting terminal of the buffer. 상기 제1 외부 연결 배선(918a)은 코아층(916)의 쓰루-홀(H)을 통과하도록 형성되어 있다. It said first external connecting wire (918a) is through the core layer (916) is formed to pass through the hole (H). 반면, 버퍼 접속 단자의 일부(912b, 912c), 메모리 접속 단자(914) 및 배선 연결용 패드(915)는 모두 버퍼 칩용 기판(910)의 윗면에 형성되어 있기 때문에, 메모리 연 결 배선(917) 및 제2 외부 연결 배선(918b)은 코아층(916)의 쓰루-홀(H)을 통과할 필요가 없다. On the other hand, since a part of the buffer connection terminals (912b, 912c), a memory connecting terminal 914, and the wiring connection pads 915 for are both formed on the upper surface of the buffer chip substrate 910, the memory connection wiring 917 and second external connecting wires (918b) of the core layer has a through 916-there is no need to pass through the hole (H). 즉, 메모리 연결 배선(917) 및 제2 외부 연결 배선(918b)은 코아층(916) 상부의 버퍼 칩용 기판(910)에만 형성되어 있다. That is, the memory connected to the wiring 917 and the second external connecting wires (918b) are formed only in the buffer chip substrate 910 of the upper core layer 916.

상기한 것과 같은 버퍼형 메모리 모듈 패키지(900, 900')는 그 높이가 1cm 정도 밖에 되지 않기 때문에, 모듈 스택 패키지의 크기를 줄이는데 상당이 유리하다. Buffer-type memory module package (900, 900 ') as described above is not only about 1cm in height, it is a considerable advantage in reducing the size of the module stack package. 도 11에 도시된 버퍼형 메모리 모듈 패키지(900)를 예로 들면, 핀 타입의 제1 외부 연결 단자(931)의 높이 즉, 볼 또는 핀(931)의 길이(h 2 )는 1mm 보다 작게 제조하는 것이 가능하고, 소켓 타입의 제2 외부 연결 단자(932)의 높이(h 4 )는 약 1cm 이내로 제조하는 것이 가능하다. , For the buffered memory module package 900 shown in Figure 11. For example, pin-type of claim 1 that is the height of the external connection terminal 931, the length of the ball or pin 931 (h 2) is the smaller production than 1mm it is possible, and it is possible to make the height (h 4) is less than about 1cm of the second external connection terminal 932 of the socket type. 그리고, 버퍼 칩용 기판(910)의 높이, 즉 기판의 두께(h 3 )는 약 1mm 정도이다. Then, the thickness (h 3) of the height, that is, the buffer substrate of the chip substrate 910 is on the order of about 1mm. 따라서, 버퍼형 메모리 모듈 패키지(900)의 전체 높이는 거의 소켓의 높이(h 4 )에 의하여 결정되고, 그 전체 높이는 약 1cm 정도라고 볼 수 있다. Therefore, it is determined substantially by the height (h 4) of the overall height of the socket buffer type memory module package 900, to be seen, is about 1cm height in its entirety. 그러므로, 만일 2개의 버퍼형 메모리 모듈 패키지(900, 900')를 포함하는 모듈 스택 패키지는 전체 높이가 2cm 정도 밖에 되지 않는다. Therefore, the module stack package of ten thousand and one includes two buffered memory module package (900, 900 ') is not the total height is only about 2cm.

도 13에는 본 발명의 제6 실시예에 따라 제조된 모듈 스택 패키지(1000)가 도시되어 있다. 13, there is shown the sixth embodiment of the module stack package 1000 is prepared according to the examples of the invention. 상기 모듈 스택 패키지(1000)는 4개의 버퍼형 메모리 모듈 패키지로 구성된다. The module stack package 1000 is composed of four buffered memory module package. 상기한 모듈 스택 패키지(1000)의 경우에 전체 높이는 약 4cm 정도 밖에 되지 않는다. Is only about 4cm entire height extent in the case of the module stack package 1000. 이러한 높이는 도 2에 도시되어 있는 종래 기술에 따른 버퍼형 메모리 모듈 패키지(300)의 높이(h 1 )와 크게 차이가 나지 않는다. This greatly increase the height (h 1) of a buffered memory module package 300 according to the prior art illustrated in Figure 2 does not differ. 그리고, 모듈 스 택 패키지(1000)의 가로 및 세로 길이는 버퍼 칩용 기판의 크기에 의하여 결정되는데, 버퍼 칩용 기판의 세로 방향의 길이는 도 2의 버퍼형 메모리 모듈 패키지(300)의 길이(l 1 )보다 상당히 작다, 뿐만 아니라, 도 2에 도시된 버퍼형 메모리 모듈 패키지(300) 4개가 시스템 보더에 탑재될 때는 일정한 간격을 두고 탑재되기 때문에, 버퍼 칩용 기판의 가로 길이도 종래 기술과 비교하여 결코 크지 않다. Then, the module's there is horizontal and the height of the select package 1000 is determined by the size of the buffer chip substrate, the buffer length of the chips longitudinal length of buffered memory module package 300 of Figure 2 of the substrate (l 1 ) than the much smaller, since, as well as also when four of the buffered memory module package 300 shown in Figure 2 to be mounted on a system border with a predetermined gap with, the Figure the width of the buffer chip board compared to the prior art never not big. 따라서, 본 발명에 의하면 모듈 스택 패키지(1000)가 차지하는 면적을 크게 줄일 수 있기 때문에, 소형의 컴퓨터 시스템을 제조하는데 유리하다. Therefore, since, according to the present invention it can reduce the area of ​​the module stack package 1000 which accounts largely, it is advantageous to manufacture a small-sized computer system.

본 발명의 실시예에 의한 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판이 전체 메모리 모듈 패키지로서의 기능도 동시에 수행한다. Buffered memory module package according to the embodiment of the present invention includes a buffer chip substrate is also performed at the same time function as a complete memory module package. 따라서, 종래 기술에서와 같이 버퍼 칩용 기판과 메모리 모듈용 기판을 별도로 사용하지 않기 때문에, 기판용 재료를 절감하여 제조 비용을 절감할 수 있다. Therefore, it is possible because it does not use a buffer chip substrate and the substrate for a memory module separately, saving the material for the substrate to reduce the manufacturing cost as in the prior art.

그리고, 본 발명에 의하면 메모리 패키지가 버퍼 칩을 중심으로 주위에 배치되어 있기 때문에, 버퍼 칩에서 메모리 칩까지 이르는 배선의 길이가 메모리 패키지의 위치에 따라서 크게 차이가 나지 않으며, 배선의 길이를 짧게 제조하는 것이 가능하다. And, according to the invention the memory packages is because it is arranged around the center of the buffer chip, the length of the wire leading from the buffer chip to the memory chip does significantly not differ according to the location of the memory package, reducing the length of the wire produced it is possible to. 따라서, 본 발명에 의한 버퍼형 메모리 모듈 패키지는 전기적인 특성이 우수하다. Thus, a buffered memory module package according to the present invention is excellent in electrical properties.

그리고, 본 발명에 의하면 버퍼 칩용 기판의 외부 접속 단자의 수를 감소시킬 수 있고, 버퍼 칩용 기판의 상, 하를 연결하는 금속 배선 패턴의 빈도를 줄일 수가 있다. And, according to the present invention it is possible to reduce the number of the external connection terminal of the buffer chip substrate, it is possible to reduce the frequency of the metal wiring pattern to connect the chip and the substrate buffer. 따라서, 빌드-업 패키지 기판을 사용하는 버퍼형 메모리 모듈 패키지의 전기적 신뢰도가 높을 뿐만이 아니라 빌드-업 패키지 기판의 제조 공정 난이도를 낮출 수 있다. Thus, the build-in as well as the higher the electrical reliability of the buffered memory module package using the package substrate up Build-it can reduce the difficulty of the manufacturing process of the package substrate up.

뿐만 아니라, 본 발명에 의하면 크기가 작은 버퍼형 메모리 모듈 스택 패키지의 제조가 가능하기 때문에, 다수의 버퍼형 메모리 모듈 패키지를 포함하는 모듈 스택 패키지를 작게 제조할 수 있고, 메모리의 용량을 용이하게 확장할 수 있다. In addition, according to the present invention may be because the production of the small Buffered memory module stack package size possible, reduce the module stack package comprising a plurality of buffered memory module package manufacture, easily increase the capacity of the memory can do. 그리고, 모듈 스택 패키지를 포함하는 전체 컴퓨터 시스템의 크기를 감소시킬 수 있고, 시스템 보더의 구성 효율을 향상시킬 수 있다. And, it is possible to reduce the size of the entire computer system including a module stack package, it is possible to improve the efficiency of the system configuration border.

Claims (26)

  1. 버퍼 칩 및 다수의 메모리 칩을 구비한 버퍼형 메모리 모듈의 패키지에 있어서, In the package of a buffered memory module having a buffer chip and multiple memory chips,
    상기 버퍼 칩, 상기 버퍼 칩이 실장된 버퍼 칩 기판 및 상기 버퍼 칩 기판의 외부 연결 단자를 포함하는 버퍼 패키지; Buffer package comprising an external connection terminal of the buffer chip, the buffer chip is mounted buffer chip substrate and the buffer chip substrate; And
    상기 버퍼 패키지 상에 탑재된 상기 다수의 메모리 칩을 포함하는 하나 또는 그 이상의 메모리 패키지를 포함하는 버퍼형 메모리 모듈 패키지. Buffered memory module package containing one or more memory packages including a plurality of memory chips mounted on the package buffer.
  2. 제1항에 있어서, According to claim 1,
    상기 버퍼 패키지는 볼 그리드 어레이형 패키지 또는 핀 그리드 어레이형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffer package Buffered memory module package characterized in that the type ball grid array type package, or pin grid array package.
  3. 제1항에 있어서, According to claim 1,
    상기 버퍼 패키지의 상기 버퍼 칩은 상기 버퍼 칩 기판의 외부 연결 단자가 상기 버퍼 칩 기판에 위치하는 면과 동일한 면에 위치하거나 반대쪽 면에 위치하는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffer chip is buffered memory module package characterized in that located in the same plane as the surface of the external connection terminal of the buffer chip substrate located on the substrate or the buffer chip is located in the opposite side of the buffer package.
  4. 버퍼형 메모리 모듈의 패키지에 있어서, In the package of a buffered memory module,
    버퍼 접속 단자 및 메모리 접속 단자를 구비한 버퍼 칩용 기판; A buffer chip substrate having a buffer memory connected to the connection terminal and the terminal;
    상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제1 영역에 실장된 버퍼 칩; The buffered chip mounted on the first region of the substrate to the buffer chip electrically connected to the connection terminal buffer;
    상기 메모리 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제2 영역에 탑재된 다수의 메모리 패키지; A plurality of memory packages that the memory connection terminal and electrically connected to the mounted on a second region of the buffer chip substrate; And
    상기 버퍼 칩용 기판의 밑면의 제3 영역에 형성된 메모리 모듈의 외부 연결 단자를 포함하는 버퍼형 메모리 모듈 패키지. Buffered memory module package including the external connection terminal of the memory module is formed in a third region of the bottom of the buffer chip substrate.
  5. 제4항에 있어서, 5. The method of claim 4,
    상기 버퍼형 메모리 모듈 패키지는 볼 그리드 어레이형 패키지 또는 핀 그리드 어레이형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffered memory module package Buffered memory module package characterized in that the type ball grid array type package, or pin grid array package.
  6. 제4항에 있어서, 5. The method of claim 4,
    상기 다수의 메모리 패키지는 상기 버퍼 칩용 기판의 윗면에 실장되거나 탑재되고, The plurality of memory package is mounted, or mounted on the upper surface of the buffer chip substrate,
    상기 버퍼 칩은 상기 버퍼 칩용 기판의 윗면 또는 밑면에 실장되는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffer chip is buffered memory module package characterized in that mounted on the top or bottom of the buffer chip substrate.
  7. 제6항에 있어서, 7. The method of claim 6,
    상기 다수의 메모리 패키지 각각은 단일 칩 패키지 또는 칩 스택형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. Each of the plurality of memory packages are buffered memory module package characterized in that the single-chip package or a chip-stacked package.
  8. 제4항에 있어서, 5. The method of claim 4,
    상기 버퍼 칩은 플립 칩 방식으로 실장되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffer chip is buffered memory module package, characterized in that it is mounted in a flip chip manner.
  9. 제4항에 있어서, 5. The method of claim 4,
    상기 버퍼형 메모리 모듈 패키지는 상기 버퍼 칩용 기판에 형성된 다수의 디커플링 커패시터(decoupling capacitor)를 더 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffered memory module package Buffered memory module package further comprising a plurality of decoupling capacitor (decoupling capacitor) is formed on the buffer chip substrate.
  10. 제4항에 있어서, 상기 버퍼 칩용 기판의 내부에는, The method of claim 4, wherein the interior of the buffer chip substrate,
    상기 버퍼 접속 단자의 일부와 상기 메모리 접속 단자를 전기적으로 연결하 는 메모리 연결 배선; Electrically connecting the connection terminal portion of the buffer and the memory connection terminal connected to a memory line; And
    상기 버퍼 접속 단자의 다른 일부와 메모리 모듈의 상기 외부 연결 단자를 전기적으로 연결하는 외부 연결 배선이 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. Buffered memory module package characterized in that the external connection wiring is formed to electrically connect the external connection terminal of the other part of the memory module of the buffer connection terminal.
  11. 제10항에 있어서, 11. The method of claim 10,
    상기 메모리 연결 배선은 상기 버퍼 칩용 기판의 상부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The memory connection wiring is a buffered memory module package, characterized in that it is formed on the buffer chip substrate.
  12. 제11항에 있어서, 12. The method of claim 11,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 외부 연결 배선은 상기 코아층을 통과하지만, 상기 메모리 연결 배선은 상기 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffer chip substrate has a plurality of through therein, - build a hole comprises a core layer formed-and-up substrate, wherein the external connection wiring is passed through the core layer, the memory connection wiring is passed through the core layer not buffered memory module package characterized in that that.
  13. 제10항에 있어서, 11. The method of claim 10,
    상기 외부 연결 배선은 상기 버퍼 칩용 기판의 하부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The external connection wiring is a buffered memory module package, characterized in that formed in the lower portion of the buffer chip substrate.
  14. 제13항에 있어서, 14. The method of claim 13,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 메모리 연결 배선은 상기 코아층을 통과하지만, 상기 외부 연결 배선은 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지. The buffer chip substrate has a plurality of through therein, - build a hole comprises a core layer formed-and-up substrate, said memory connected to the wiring is passed through the core layer, wherein the external connection wiring is not pass through the core layer buffered memory module package characterized in that that.
  15. 버퍼 칩 및 다수의 메모리 칩을 구비한 제1 버퍼형 메모리 모듈 패키지; A first buffered memory module comprising a buffer chip package and a plurality of memory chips; And
    상기 제1 버퍼형 메모리 모듈 패키지 상에 적층되어 있으며, 버퍼 칩 및 다수의 메모리 칩을 구비한 제2 버퍼형 메모리 모듈 패키지를 포함하는 버퍼형 메모리 모듈 스택 패키지에 있어서, 상기 제1 버퍼형 메모리 모듈 패키지 및 상기 제2 버퍼형 메모리 모듈 패키지 각각은, The first and buffered stacked on the memory module package, a buffer chip, and a plurality of the buffered memory module stack package comprising a second buffered memory module package having a memory chip, the first buffered memory module package and each of the second buffered memory module package,
    버퍼 접속 단자, 메모리 접속 단자 및 배선 연결 패드를 구비한 버퍼 칩용 기판; Buffer connection terminal, a buffer chip substrate having a memory connection terminal and the wiring connected to the pad;
    상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제1 영역에 실장된 상기 버퍼 칩; The buffer chip to be electrically connected to the buffer connection terminals mounted on the first area of ​​the buffer chip substrate;
    상기 메모리 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제2 영역에 탑재되어 있고, 상기 다수의 메모리 칩이 실장되어 있는 다수의 메모리 패키지; Such that the memory connection terminal and electrically connected to and mounted on the second area of ​​the buffer chip substrate, a plurality of memory packages in which the number of memory chips are mounted;
    상기 버퍼 칩용 기판의 밑면의 제3 영역에 형성된 메모리 모듈의 제1 외부 연결 단자; A first external connection terminal of the memory module is formed in a third region of the bottom of the buffer chip substrate; And
    상기 배선 연결 패드와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 윗면 의 제4 영역에 형성된 메모리 모듈의 제2 외부 연결 단자를 포함하는 버퍼형 메모리 모듈 스택 패키지. A second buffered memory module stack package comprising an external connection terminal of the memory module is formed in the fourth region of the upper surface of the chip substrate so that the buffer coupled to the pad and electrically connected to the wiring.
  16. 제15항에 있어서, 16. The method of claim 15,
    상기 제1 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자는 핀 타입 또는 솔더 볼 타입인 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. It said first buffered memory module of the first external package connection terminals are buffered memory module stack package, characterized in that the type or pin-type solder balls.
  17. 제16항에 있어서, 17. The method of claim 16,
    상기 제2 외부 연결 단자는 소켓 타입이고, It said second external connection terminal is a socket type,
    상기 제2 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자는 상기 제1 버퍼형 메모리 모듈 패키지의 상기 제2 외부 연결 단자에 삽입되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. The second buffered memory module of the first external connection terminal of the first package Buffered Buffered memory module stack package, characterized in that the second, which is inserted into the external connector of the memory module package.
  18. 제17항에 있어서, 18. The method of claim 17,
    상기 다수의 메모리 칩 또는 상기 다수의 메모리 패키지는 상기 버퍼 칩용 기판의 윗면에 실장되거나 탑재되고, The number of memory chips or a plurality of the memory package is mounted, or mounted on the upper surface of the buffer chip substrate,
    상기 버퍼 칩은 상기 버퍼 칩용 기판의 윗면 또는 밑면에 실장되며, The buffer chip is mounted on the top or bottom of the buffer chip substrate,
    상기 제2 외부 연결 단자는 상기 버퍼 칩용 기판 윗면의 상기 다수의 메모리 칩 또는 상기 다수의 메모리 패키지 바깥쪽에는 위치하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. It said second external connection terminal is a buffered memory module, a stack package, characterized in that the plurality of the memory chip or the number of memory packages on the outside of the upper surface the buffer chip substrate is located.
  19. 제15항에 있어서, 16. The method of claim 15,
    상기 다수의 메모리 패키지는 단일 칩 패키지 또는 칩 스택형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. The plurality of memory package Buffered memory module stack package, characterized in that a single-chip package or a chip-stacked package.
  20. 제15항에 있어서, 16. The method of claim 15,
    상기 버퍼형 메모리 모듈 패키지는 상기 버퍼 칩용 기판에 형성된 다수의 디커플링 커패시터를 더 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. The buffered memory module package Buffered memory module stack package according to claim 1, further comprising a plurality of decoupling capacitors formed on the chip substrate buffer.
  21. 제15항에 있어서, 상기 버퍼 칩용 기판의 내부에는, 16. The method of claim 15, wherein in the interior of the buffer chip substrate,
    상기 버퍼 접속 단자의 일부와 상기 메모리 접속 단자를 전기적으로 연결하는 메모리 연결 배선; A memory connected to electrically connect the connection terminal portion of the buffer to the memory connecting terminal wiring;
    상기 버퍼 접속 단자의 다른 일부와 상기 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자를 전기적으로 연결하는 제1 외부 연결 배선; A first external connection for electrically connecting the first external connection terminal of the other buffer portion and the buffered memory module of the package wiring connecting terminals; And
    상기 버퍼 접속 단자의 또 다른 일부와 상기 버퍼형 메모리 모듈 패키지의 상기 배선 연결 패드를 전기적으로 연결하는 제2 외부 연결 배선을 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. A second buffered memory module, a stack package, characterized in that it comprises an external connection wiring for electrically connecting the wiring pads of the buffered memory module package and another portion of the buffer, the connection terminal.
  22. 제21항에 있어서, 22. The method of claim 21,
    상기 메모리 연결 배선 및 상기 제2 외부 연결 배선은 상기 버퍼 칩용 기판의 상부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. It said memory interconnection, and said second external connecting wire is a buffered memory module, a stack package, characterized in that it is formed on the buffer chip substrate.
  23. 제22항에 있어서, 23. The method of claim 22,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 제1 외부 연결 배선은 상기 코아층을 통과하지만, 상기 메모리 연결 배선 및 상기 제2 외부 연결 배선은 상기 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. Building comprising a core layer, which holes are formed - the buffer chip substrate has a plurality of through therein is up substrate, wherein said first external connecting wire is passed through the core layer, said memory interconnection, and the second external connection wiring is a buffered memory module, a stack package, characterized in that does not pass through the core layer.
  24. 제21항에 있어서, 22. The method of claim 21,
    상기 제1 외부 연결 배선은 상기 버퍼 칩용 기판의 하부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. Said first external connecting wire is a buffered memory module, a stack package, characterized in that formed in the lower portion of the buffer chip substrate.
  25. 제24항에 있어서, 25. The method of claim 24,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 메모리 연결 배선 및 상기 제2 외부 연결 배선은 상기 코아층을 통과하지만, 상기 제1 외부 연결 배선은 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. The buffer chip substrate has a plurality of through therein, - build a hole comprises a core layer formed-and-up substrate, said memory interconnection, and said second external connecting wire is passed through the core layer, the first external connection wiring is a buffered memory module, a stack package, characterized in that does not pass through the core layer.
  26. 제15항에 있어서, 16. The method of claim 15,
    상기 버퍼형 메모리 모듈 스택 패키지는, 상기 제2 버퍼형 메모리 모듈 패키지의 상부에 형성되어 있고, 상기 제2 버퍼형 메모리 모듈 패키지와 동일한 구조를 가지는 하나 이상의 버퍼형 메모리 모듈 패키지를 더 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지. The buffered memory module stack package, the second buffer type is formed in the upper portion of the memory module package, wherein further comprising at least one buffered memory module package having the same structure as the second buffered memory module package buffered memory modules stacked package of.
KR1020040024019A 2004-04-08 2004-04-08 Buffered memory module package and module-stacked package comprising the module package KR100564621B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040024019A KR100564621B1 (en) 2004-04-08 2004-04-08 Buffered memory module package and module-stacked package comprising the module package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040024019A KR100564621B1 (en) 2004-04-08 2004-04-08 Buffered memory module package and module-stacked package comprising the module package
US11/033,845 US7821127B2 (en) 2004-04-08 2005-01-13 Semiconductor device package having buffered memory module and method thereof

Publications (2)

Publication Number Publication Date
KR20050098598A KR20050098598A (en) 2005-10-12
KR100564621B1 true KR100564621B1 (en) 2006-03-28

Family

ID=35059758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024019A KR100564621B1 (en) 2004-04-08 2004-04-08 Buffered memory module package and module-stacked package comprising the module package

Country Status (2)

Country Link
US (1) US7821127B2 (en)
KR (1) KR100564621B1 (en)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
DE112006004263B4 (en) 2005-09-02 2015-05-13 Google, Inc. memory chip
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US20100032820A1 (en) * 2008-08-06 2010-02-11 Michael Bruennert Stacked Memory Module
WO2010114687A1 (en) * 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
DE202010017690U1 (en) 2009-06-09 2012-05-29 Google, Inc. Programming dimming terminating resistor values
US8518486B2 (en) * 2010-05-12 2013-08-27 Micron Technology, Inc. Methods of forming and utilizing rutile-type titanium oxide
KR20180006654A (en) 2016-07-11 2018-01-19 삼성전자주식회사 Solid state drive device and storage system having the same
KR20180010586A (en) 2016-07-21 2018-01-31 삼성전자주식회사 On die termination circuit, memory device and memory system including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131559A (en) 1984-11-30 1986-06-19 Toshiba Corp Semiconductor device
KR960026780A (en) * 1994-12-02 1996-07-22 윌리엄 티. 엘리스 Synchronous memory and a manufacturing method that is packaged in-line memory module - single / double Inn
KR19980018342A (en) * 1996-08-05 1998-06-05 니시무로 다이조 A semiconductor memory device, the circuit arrangement of the layout method of the semiconductor memory device, operation of the semiconductor memory device and semiconductor memory device pattern method
KR20050017353A (en) * 2003-08-13 2005-02-22 삼성전자주식회사 Stacked memory module and memoey system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5466634A (en) 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
JP2964983B2 (en) 1997-04-02 1999-10-18 日本電気株式会社 Three dimensional memory module and a semiconductor device using the same
US6586266B1 (en) * 1999-03-01 2003-07-01 Megic Corporation High performance sub-system design and assembly
JP2001203318A (en) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> Semiconductor assembly having plural flip-chips
JP3955712B2 (en) 2000-03-03 2007-08-08 株式会社ルネサステクノロジ Semiconductor device
JP4790157B2 (en) 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2003133518A (en) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp Semiconductor module
US6597062B1 (en) * 2002-08-05 2003-07-22 High Connection Density, Inc. Short channel, memory module with stacked printed circuit boards

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131559A (en) 1984-11-30 1986-06-19 Toshiba Corp Semiconductor device
KR960026780A (en) * 1994-12-02 1996-07-22 윌리엄 티. 엘리스 Synchronous memory and a manufacturing method that is packaged in-line memory module - single / double Inn
KR19980018342A (en) * 1996-08-05 1998-06-05 니시무로 다이조 A semiconductor memory device, the circuit arrangement of the layout method of the semiconductor memory device, operation of the semiconductor memory device and semiconductor memory device pattern method
KR20050017353A (en) * 2003-08-13 2005-02-22 삼성전자주식회사 Stacked memory module and memoey system

Also Published As

Publication number Publication date
US20050224948A1 (en) 2005-10-13
KR20050098598A (en) 2005-10-12
US7821127B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
US8980693B2 (en) Stackable microelectronic package structures
CA2313611C (en) Semiconductor device
US6452266B1 (en) Semiconductor device
US7072201B2 (en) Memory module
JP2870530B1 (en) Interposer and the stack module stack module
US7297574B2 (en) Multi-chip device and method for producing a multi-chip device
JP3896112B2 (en) Semiconductor integrated circuit device
KR100770934B1 (en) Semiconductor package and semiconductor system in package
US10403606B2 (en) Method of fabricating a semiconductor package
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
ES2499392T3 (en) Method for stacking integrated circuits connected in series and multichip device manufactured from it
JP6033843B2 (en) Multi-die face-down stacking for two or more dies
US7019408B2 (en) Stackable ball grid array
US7190061B2 (en) stack package made of chip scale packages
US5677569A (en) Semiconductor multi-package stack
CN100342508C (en) Improved memory package
US7405471B2 (en) Carrier-based electronic module
JP2004282057A (en) Stacked semiconductor package
CN2879422Y (en) Conducting cushion configuration of grid array package
US7183643B2 (en) Stacked packages and systems incorporating the same
US20100052111A1 (en) Stacked-chip device
JP4078332B2 (en) Integrated circuit interconnection method
US20100270668A1 (en) Dual Interconnection in Stacked Memory and Controller Module
KR20110045222A (en) Semiconductor and method for fabricating the same
US7960843B2 (en) Chip arrangement and method of manufacturing a chip arrangement

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14