KR100562663B1 - Pixel circuit of light emitting display device and driving method thereof - Google Patents

Pixel circuit of light emitting display device and driving method thereof Download PDF

Info

Publication number
KR100562663B1
KR100562663B1 KR1020040022696A KR20040022696A KR100562663B1 KR 100562663 B1 KR100562663 B1 KR 100562663B1 KR 1020040022696 A KR1020040022696 A KR 1020040022696A KR 20040022696 A KR20040022696 A KR 20040022696A KR 100562663 B1 KR100562663 B1 KR 100562663B1
Authority
KR
South Korea
Prior art keywords
voltage
selection signal
driving transistor
light emitting
driving
Prior art date
Application number
KR1020040022696A
Other languages
Korean (ko)
Other versions
KR20050097336A (en
Inventor
정보용
김양완
박용성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040022696A priority Critical patent/KR100562663B1/en
Publication of KR20050097336A publication Critical patent/KR20050097336A/en
Application granted granted Critical
Publication of KR100562663B1 publication Critical patent/KR100562663B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 발광 표시 장치의 화소 회로 및 그 구동 방법에 관한 것이다. 본 발명에 따른 발광 표시 장치의 화소 회로는 제1 전원전압과 제4 스위칭 소자 사이에 연결되어 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 데이터선의 데이터 전압을 제1 저장 소자의 일단에 전달하는 제1 스위칭 소자, 구동 트랜지스터를 다이오드 연결시키는 제2 스위칭 소자, 제1 스위칭 소자와 제1 저장 소자가 연결되는 노드에 제2 전원전압을 전달하는 제3 스위칭 소자, 및 노드와 구동 트랜지스터의 게이트 사이에 전기적으로 연결되어 구동 트랜지스터의 문턱 전압을 저장하는 제2 저장 소자, 및 제2 및 제3 스위칭 소자가 턴온된 후에 턴오프되고 제1 스위칭 소자의 턴오프와 동시에 또는 제1 스위칭 소자가 턴오프된 후에 턴온되는 제4 스위칭 소자를 포함한다.The present invention relates to a pixel circuit of a light emitting display device and a driving method thereof. In an exemplary embodiment, a pixel circuit of a light emitting display device includes a driving transistor connected between a first power supply voltage and a fourth switching element to supply a driving current to the light emitting device, and a data voltage of a data line to one end of the first storage device. A first switching element, a second switching element for diode-connecting the driving transistor, a third switching element for transmitting a second power supply voltage to a node to which the first switching element and the first storage element are connected, and between the node and the gate of the driving transistor A second storage element that is electrically connected to store the threshold voltage of the driving transistor, and is turned off after the second and third switching elements are turned on and simultaneously with the turn-off of the first switching element or the first switching element is turned off. And a fourth switching element that is turned on later.

유기EL, 화소 회로, 구동, 문턱전압, 전압강하, 보상Organic EL, pixel circuit, driving, threshold voltage, voltage drop, compensation

Description

발광 표시 장치의 화소 회로 및 그 구동 방법{Organic electro luminescent pixel circuit and method of driving the same} A pixel circuit of a light emitting display device and a method of driving the same {Organic electro luminescent pixel circuit and method of driving the same}             

도 1은 유기 전계발광 소자의 개념도이다.1 is a conceptual diagram of an organic electroluminescent device.

도 2는 종래의 전류 구동 방식의 화소 회로의 등가 회로도이다.2 is an equivalent circuit diagram of a pixel circuit of a conventional current driving method.

도 3은 본 발명의 제1 실시예에 따른 발광 표시 장치의 개략적인 구성도이다.3 is a schematic structural diagram of a light emitting display device according to a first embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 화소 회로의 등가 회로도이다.4 is an equivalent circuit diagram of a pixel circuit according to a first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 화소 회로의 등가 회로도이다.5 is an equivalent circuit diagram of a pixel circuit according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 제1 및 제2 실시예에 따른 화소 회로를 구동하기 위한 제1 구동 파형도이다.6 is a first driving waveform diagram for driving a pixel circuit according to first and second embodiments of the present invention.

도 7은 본 발명의 제1 및 제2 실시예에 따른 화소 회로를 구동하기 위한 제2 구동 파형도이다.7 is a second driving waveform diagram for driving a pixel circuit according to the first and second embodiments of the present invention.

본 발명은 능동 구동 방식의 발광 표시 장치의 화소 회로 및 그 구동 방법에 관한 것이다.The present invention relates to a pixel circuit of an active driving type light emitting display device and a driving method thereof.

최근, 음극선관 디스플레이의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 예를 들어 액정 표시장치(Liquid Crystal Display, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계 방출 표시장치(Field Emission Display, FED) 및 전계발광(Electro Luminescence, EL) 표시장치 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tube displays. Such flat panel displays include, for example, liquid crystal displays (LCDs), plasma display panels (PDPs), field emission displays (FEDs), and electroluminescence (EL). And display devices.

이들 중에 EL 표시장치는 발광층의 재료에 따라 무기 전계발광 소자를 적용한 무기 EL 표시장치와 유기 전계발광 소자를 적용한 유기 EL 표시장치로 대별된다. 또한 EL 표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 EL 표시장치는 형광성 또는 인광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치이며, M*N개의 유기 EL 소자(Organic EL Device, OELD or Organic Light Emitting Device, OLED)들을 전압 구동하거나 전류 기입하여 휘도를 표시할 수 있도록 되어 있다. 이하의 설명에서 OLED는 유기 EL 표시장치의 표시 패널의 한 화소의 전계발광 소자 또는 한 화소 내에 형성되어 복수의 서브 화소 소자 중 하나를 포함한다.Among them, the EL display device is roughly classified into an inorganic EL display device to which an inorganic electroluminescent element is applied and an organic EL display device to which an organic electroluminescent device is applied depending on the material of the light emitting layer. In addition, the EL display device is a self-luminous element that emits light by itself and has advantages such as fast response speed and high luminous efficiency, luminance, and viewing angle. An organic EL display device is a display device that electrically excites fluorescent or phosphorescent organic compounds and emits light. The organic EL display device performs voltage driving or current writing of M * N organic EL devices (Organic EL Device, OELD or Organic Light Emitting Device, OLED). The luminance can be displayed. In the following description, an OLED is formed in one pixel of an electroluminescent element or one pixel of a display panel of an organic EL display device and includes one of a plurality of sub pixel elements.

도 1은 유기 전계발광 소자(OLED)의 개념도이다. 도 1을 참조하면, 유기 EL 소자(OLED)는 기본적으로 애노드 전극, 유기 박막, 캐소드 전극의 구조를 가진다. 애노드 전극과 캐소드 전극은 전면 발광 방식이나 배면 발광 방식 또는 양면 발광 방식에 따라 투명 전극(ITO) 또는 알루미늄(Al) 등의 금속(Metal)으로 형성된다. 유기 박막은 전자와 전공의 주입 및 이동 특성의 향상을 통해 발광 효율을 높이기 위해 발광층(emitting layer, EML)의 양측에 전자 수송층(electron transport layer, ETL), 정공 수송층(hole transport layer, HTL), 전자 주입층(electron injecting layer, EIL), 정공 주입층(hole injecting layer, HIL) 또는 정공 저지층(hole blocking layer, HBL)(미도시) 등을 포함하는 다층 구조로 이루어진다.1 is a conceptual diagram of an organic electroluminescent device (OLED). Referring to FIG. 1, the organic EL element OLED basically has a structure of an anode electrode, an organic thin film, and a cathode electrode. The anode electrode and the cathode electrode are formed of a metal such as transparent electrode (ITO) or aluminum (Al) according to a top emission method, a bottom emission method, or a double-sided emission method. The organic thin film has an electron transport layer (ETL), a hole transport layer (HTL), on both sides of the emission layer (EML) to improve the emission efficiency by improving the injection and transport characteristics of electrons and holes. A multilayer structure includes an electron injecting layer (EIL), a hole injecting layer (HIL), a hole blocking layer (HBL) (not shown), and the like.

유기 EL 소자는 전류 구동형 소자 중의 하나이다. 즉, 유기 EL 소자의 발광 응답은 소자 내부로 유입되는 전류에 비례하여 발광하지만 소자 양단에 유기되는 전압에는 반드시 비례하지 않는다. 따라서, 화소나 구동 회로를 설계할 때 소자 내부로 유입되는 전류를 제어하여 계조의 정도를 표현하는 것이 필수적이다. 따라서, 일반적인 능동 매트릭스 어드레싱 방식의 유기 EL 표시장치는 각 화소 회로에 일정 전류원을 삽입하여 1회의 화면(frame) 시간 동안 일정 전류를 유기 EL 소자에 공급할 수 있도록 프로그래밍한다.The organic EL element is one of current-driven elements. That is, the light emission response of the organic EL device emits light in proportion to the current flowing into the device, but is not necessarily proportional to the voltage induced across the device. Therefore, when designing a pixel or a driving circuit, it is essential to control the current flowing into the device to express the degree of gradation. Therefore, a general active matrix addressing type organic EL display program inserts a constant current source into each pixel circuit so that a constant current can be supplied to the organic EL element for one frame time.

도 2는 종래의 전류 구동 방식의 화소 회로에 대한 등가 회로도이다. 도 2를 참조하면, 종래의 화소 회로는 유기 EL 소자(OLED), 유기 EL 소자에 전원전압(VDD)으로부터의 구동 전류를 공급하는 구동 트랜지스터(M1), 구동 트랜지스터의 소스(source)와 게이트(gate) 간에 연결된 저장 커패시터(Cs), 그리고 데이터선(Dm)과 구동 트랜지스터(M1)의 게이트에 연결된 스위칭 트랜지스터(M2)를 포함한다. 스위칭 트랜지스터(M2)의 게이트는 주사선(Sn)에 연결되어 있다. 데이터선(Dm)과 주사선(Sn)은 화상 신호를 나타내는 데이터 전압을 공급하는 데이터 구동부와 구동 화소를 선택하기 위한 선택 신호를 공급하는 주사 구동부에 각각 연결된 다.2 is an equivalent circuit diagram of a pixel circuit of a conventional current driving method. Referring to FIG. 2, a conventional pixel circuit includes an organic EL element OLED, a driving transistor M1 for supplying a driving current from a power supply voltage VDD to an organic EL element, a source and a gate of the driving transistor ( a storage capacitor Cs connected between the gates, and a switching transistor M2 connected to the data line Dm and the gate of the driving transistor M1. The gate of the switching transistor M2 is connected to the scan line Sn. The data line Dm and the scan line Sn are respectively connected to a data driver for supplying a data voltage representing an image signal and a scan driver for supplying a selection signal for selecting a driving pixel.

종래의 화소 회로의 구동 동작을 설명하면 다음과 같다. 먼저, 표시 패널의 n번째 주사선(Sn)에 인에이블 신호가 입력되면, 스위칭 트랜지스터(M2)가 턴온된다. 데이터선(Dm)의 데이터 신호(Data Signal)가 구동 트랜지스터(M1)의 게이트에 인가되고 동시에 저장 커패시터에는 전원전압(VDD)과 데이터 신호의 데이터 전압을 양단 전압으로 하는 전압이 유기된다. 따라서 스위칭 트랜지스터(M2)가 턴오프되더라도, 저장 커패시터에 유기된 전압은 구동 트랜지스터의 구동 전류를 제어하여 유기 EL 소자(OLED)가 구동 전류에 상응하는 특정 휘도를 표시하도록 작용한다. 이때, 유기 EL 소자에 흐르는 전류는 다음의 수학식 1과 같다.The driving operation of the conventional pixel circuit will be described below. First, when the enable signal is input to the n-th scan line Sn of the display panel, the switching transistor M2 is turned on. The data signal Data signal of the data line Dm is applied to the gate of the driving transistor M1, and at the same time, the storage capacitor is induced with a power supply voltage V DD and a voltage having both ends of the data voltage of the data signal. Therefore, even when the switching transistor M2 is turned off, the voltage induced in the storage capacitor serves to control the driving current of the driving transistor so that the organic EL element OLED displays a specific luminance corresponding to the driving current. At this time, the current flowing through the organic EL device is as shown in Equation 1 below.

Figure 112004013636580-pat00001
Figure 112004013636580-pat00001

여기서, IOLED는 유기 EL 소자에 흐르는 전류, VGS는 트랜지스터(M1)의 게이트와 소스 사이의 전압, VTH는 트랜지스터(M1)의 문턱전압, 그리고 베타(

Figure 112004013636580-pat00002
)는 상수 값을 나타낸다.Where I OLED is the current flowing through the organic EL element, V GS is the voltage between the gate and the source of transistor M1, V TH is the threshold voltage of transistor M1, and beta (
Figure 112004013636580-pat00002
) Represents a constant value.

수학식 1에 나타낸 바와 같이, 도 2에 도시한 화소 회로에 의하면, 전원전압과 인가되는 데이터 전압 간의 전압차에 상응하여 구동 전류가 유기 EL 소자에 공급되고, 실질적으로 공급된 전류에 상응하여 유기 EL 소자가 발광하게 된다. 이때, 인가되는 데이터 전압은 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖 는다.As shown in Equation 1, according to the pixel circuit shown in Fig. 2, the driving current is supplied to the organic EL element corresponding to the voltage difference between the power supply voltage and the applied data voltage, and the organic EL element substantially corresponds to the supplied current. The EL element emits light. At this time, the applied data voltage has a multi-level value in a predetermined range in order to express gray scale.

그런데 종래의 전류 구동 방식의 화소 회로에서는 제조 공정의 불균일성에 의해 생기는 박막 트랜지스터의 문턱 전압 및 전자 이동도(electron mobility)의 편차로 인해 고계조를 얻기 어렵다는 문제점이 있다. 예를 들면, 3V로 화소의 박막 트랜지스터를 구동하는 경우 256 레벨의 그레이 레벨(gray level) 즉, 8비트 계조를 표현하기 위해서는 12mV 간격으로 박막 트랜지스터의 제어 전극에 전압을 인가해야 하는데, 만일 제공 공정의 불균일성으로 인하여 박막 트랜지스터의 문턱 전압의 편차가 100mV이면, 12mV의 간격을 제어할 수 없기 때문에 유기 EL 소자의 고계조를 표현하기 어려워진다. 또한 전자 이동도의 편차로 인해 수학식 1에서의 베타 값이 달라지면, 박막 트랜지스터의 제어가 곤란하므로 더욱 고계조를 표현하기 어렵게 된다.However, in the conventional current driving type pixel circuit, there is a problem in that it is difficult to obtain a high gradation due to variation in threshold voltage and electron mobility of the thin film transistor caused by nonuniformity of the manufacturing process. For example, when driving a thin film transistor of a pixel at 3V, a voltage must be applied to the control electrode of the thin film transistor at intervals of 12 mV in order to express 256 levels of gray levels, that is, 8-bit gray levels. If the variation of the threshold voltage of the thin film transistor is 100 mV due to the nonuniformity of, it is difficult to express the high gradation of the organic EL element because the interval of 12 mV cannot be controlled. In addition, when the beta value in Equation 1 is changed due to the deviation of the electron mobility, it is difficult to control the thin film transistor, which makes it difficult to express higher gray levels.

한편, 전류 구동 방식의 일종인 전류 기입(programming) 방식의 화소 회로에서는 데이터선 전체를 통해 화소 회로에 균일한 전류를 공급하는 전류원을 배치하여 화소의 균일도를 향상시키고 있다. 따라서 전류 프로그래밍 방식을 이용하면, 각 화소내의 구동 트랜지스터가 불균일한 전압-전류 특성을 갖는다 하더라도 균일한 디스플레이 특성을 얻을 수 있다.On the other hand, in the current programming pixel circuit, which is a type of current driving method, a current source for supplying a uniform current to the pixel circuit through the entire data line is arranged to improve the uniformity of the pixel. Therefore, if the current programming method is used, even if the driving transistors in each pixel have non-uniform voltage-current characteristics, uniform display characteristics can be obtained.

그러나, 일반적으로 유기 EL 소자에 흐르는 전류는 미세 전류이다. 따라서 종래의 전류 기입 방식의 화소 회로에서는 미세한 데이터 전류로서 화소 회로를 제어해야 하므로 데이터선을 충전하는데 시간이 많이 걸린다는 문제점이 있다. 예를 들어, 데이터선 부하 커패시턴스가 30pF이라 가정할 경우에, 수십nA에서 수백nA 정 도의 데이터 전류로 데이터선의 부하를 충전하려면 수 ms의 시간이 필요하다. 이는 수십us 수준인 라인 선택 시간을 고려해 볼 때 충전 시간이 충분하지 못하다는 문제점이 있다.However, in general, the current flowing through the organic EL element is a fine current. Therefore, in the conventional pixel circuit of the current write method, it is necessary to control the pixel circuit as a fine data current, so that it takes a long time to charge the data line. For example, assuming that the data line load capacitance is 30pF, several milliseconds of time are required to charge the data line load with data currents of several tens of nA to several hundred nA. This is a problem that the charging time is not enough considering the line selection time of several tens of us.

다른 한편으로, 현재의 박막 트랜지스터 제조 공정으로 다결정 실리콘 박막 트랜지스터(이하 ‘Poly-Si TFT’라 한다)를 유기 EL 표시 장치의 화소 회로에 형성하는 경우, 유기 EL 표시 장치의 구동 회로를 그 표시 패널에 내장하는 것이 가능하다. 하지만, 이러한 종래의 제조 방법에서는 예를 들어 레이저 빔 자체의 조사량 불균일성에 의한 하드웨어적인 측면과 조대한 결정립을 얻기 위한 레이저 에너지 밀도(Laser Energy Density)의 가공 윈도우(Process Window)가 극히 제한되어 있는 소프트웨어적인 측면의 두 가지 요소가 활성층(Active Layer)을 구성하고 있는 Poly-Si 박막의 결정립 크기의 불균일성을 야기시킨다는 공정상의 문제점을 갖고 있다.On the other hand, in the case where a polycrystalline silicon thin film transistor (hereinafter referred to as 'Poly-Si TFT') is formed in a pixel circuit of an organic EL display device in the current thin film transistor manufacturing process, the driving circuit of the organic EL display device is a display panel. It is possible to embed in. However, in such a conventional manufacturing method, for example, software in which the processing window of the laser energy density to obtain coarse grains and hardware aspects due to, for example, uneven dose of the laser beam itself is extremely limited. Two factors of the general aspect have a process problem that causes the non-uniformity of grain size of the Poly-Si thin film constituting the active layer.

이러한 결정립 크기의 불균일성은 구동 트랜지스터의 문턱 전압(Threshold Voltage)의 변이(Shift)를 초래한다. 이와 같이, Poly-Si TFT의 제조 공정의 특성상 균일한 전압-전류 특성을 얻기가 매우 어렵기 때문에, 유기 EL 표시 장치는 표시 패널 및 구동 회로에 많이 사용되는 Poly-Si TFT의 전기적 특성의 불균일성으로 인하여 균일한 휘도를 표현하기 어렵다는 문제점이 있다. 따라서, 양질의 디스플레이 특성을 얻기 위해서는 박막 트랜지스터의 특성을 고려한 구동 회로의 개발이 매우 중요하다.This non-uniformity of grain size results in a shift of the threshold voltage of the driving transistor. As described above, since it is very difficult to obtain uniform voltage-current characteristics due to the characteristics of the poly-Si TFT manufacturing process, the organic EL display device is characterized by non-uniformity of electrical characteristics of the Poly-Si TFT which is frequently used in display panels and driving circuits. Due to this, there is a problem that it is difficult to express uniform luminance. Therefore, in order to obtain high quality display characteristics, it is very important to develop driving circuits considering characteristics of thin film transistors.

이와 같이, 유기 EL 표시 장치에서 유기 EL 소자에 전류를 공급하는 구동 트 랜지스터의 문턱 전압은 공정 및 웨이퍼(wafer) 상의 위치마다 조금씩 다르기 때문에 전류를 일정하게 유기시키기 위하여 화소마다 문턱 전압의 불균일성을 보상할 수 있는 회로를 설계해야 한다. 그렇지 않으면, 문턱 전압의 조그만 변화에도 유기 EL 소자의 휘도가 화소마다 다르게 되는 문제점이 발생한다.As described above, since the threshold voltages of the driving transistors supplying current to the organic EL elements in the organic EL display apparatus are slightly different for each position on the process and the wafer, the nonuniformity of the threshold voltages for each pixel is used to uniformly induce current. You must design a circuit that can compensate. Otherwise, a problem arises in that the luminance of the organic EL element is different for each pixel even with a slight change in the threshold voltage.

더욱이, 유기 EL 소자는 전류 구동형 소자이기 때문에 표시 장치의 화면 크기가 커지면 구동 회로의 설계가 더욱 어렵고 복잡해진다. 또한 전류 기입 방식은 앞서 설명한 바와 같이 도 2의 전류 구동 방식에 비해 많은 장점이 있다. 그러나 표시 장치의 화면 크기가 커짐에 따라 데이터선의 길이가 길어지고 저항(resistive) 및 용량성(capacitive) 부하가 증가되는 상황에서 전류 기입 방식만으로는 낮은 그레이 레벨(gray level)의 구동이 불가능해질 수 있다.Moreover, since the organic EL element is a current driving type element, the larger the screen size of the display device, the more difficult and complicated the design of the driving circuit becomes. In addition, the current write method has many advantages over the current driving method of FIG. 2 as described above. However, as the screen size of the display device increases, driving of low gray levels may not be possible using only the current write method in a situation in which the length of the data line becomes longer and the resistive and capacitive loads increase. .

따라서, 구동 트랜지스터 소자의 특성을 개선하는 것과 함께 적합한 구동 방식 및 구동 회로가 요구되고 있다.Therefore, there is a need for a suitable driving scheme and driving circuit while improving the characteristics of the driving transistor element.

본 발명은 구동 트랜지스터의 문턱 전압의 편차를 신뢰성 있게 보상하여 고계조를 표현하는 것을 그 기술적 과제로 한다.The technical problem of the present invention is to express a high gradation by reliably compensating a deviation of a threshold voltage of a driving transistor.

또한 본 발명은 화소 회로의 구동 트랜지스터의 동작 특성에 따른 화상 불량을 제거하여 표시 화면의 휘도 균일성을 향상시키는 것을 그 기술적 과제로 한다.
In addition, an object of the present invention is to improve the luminance uniformity of a display screen by eliminating an image defect caused by operating characteristics of a driving transistor of a pixel circuit.

본 발명에 일측면에 따른 발광 표시 장치의 화소 회로는 발광 소자를 발광시키기 위한 구동 전류를 공급하는 구동 트랜지스터와, 제1 전원전압과 데이터 전압 간의 전압차에 상응하는 제1 전압을 저장하는 제1 저장 소자와, 제1 선택 신호에 응답하여 제1 저장 소자의 일단에 데이터 전압을 전달하는 제1 스위칭 소자와, 제2 선택 신호에 응답하여 구동 트랜지스터를 다이오드 연결시키는 제2 스위칭 소자와, 제2 선택 신호에 응답하여 제1 스위칭 소자와 제1 저장 소자가 연결되는 노드에 제2 전원전압을 인가하는 제3 스위칭 소자와, 상기 노드와 구동 트랜지스터의 게이트 사이에 전기적으로 연결되며 제2 선택 신호가 인가되는 동안에 구동 트랜지스터의 문턱 전압에 상응하는 제2 전압을 저장하는 제2 저장 소자, 및 상기 제2 선택 신호의 인가시에 구동 트랜지스터의 드레인에 발광 소자의 애노드 전압이 인가되도록 상기 제2 선택 신호가 인가된 후에 제3 선택 신호에 응답하여 턴오프되는 제4 스위칭 소자를 포함한다.According to an exemplary embodiment of the present invention, a pixel circuit of a light emitting display device includes a driving transistor for supplying a driving current to emit light of a light emitting element, and a first voltage for storing a first voltage corresponding to a voltage difference between a first power supply voltage and a data voltage. A storage element, a first switching element for transmitting a data voltage to one end of the first storage element in response to the first selection signal, a second switching element for diode-connecting the driving transistor in response to the second selection signal, and a second A third switching element applying a second power supply voltage to a node to which the first switching element and the first storage element are connected in response to the selection signal, and a second selection signal electrically connected between the node and the gate of the driving transistor; A second storage element for storing a second voltage corresponding to the threshold voltage of the driving transistor while being applied, and a driving transistor upon application of the second selection signal; And wherein the response to a third selection signal after the selection signal 2 is applied so that the anode voltage of the light emitting element to the drain of the register and a fourth switching element is turned off.

본 발명의 다른 측면에 따른 발광 표시 장치의 구동 방법은 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 발광 소자에 전류를 공급하는 구동 트랜지스터와 주사선에 의해 턴온 및 턴오프 제어되는 제1 내지 제4 스위칭 소자와 구동 트랜지스터의 게이트-소스 전압을 일정 기간 유지하는 제1 커패시터 및 제2 커패시터의 직렬 회로를 가지는 복수의 화소 회로를 포함한 발광 표시 장치를 구동하는 방법에 있어서, 구동 트랜지스터의 문턱 전압을 보상하기 위해 제2 주사선에 선택 신호가 인가된 후 제3 주사선의 디스에이블 레벨의 선택 신호로 구동 트랜지스터와 발광 소자 사이에 연결되어 있는 제4 스위칭 소 자를 턴오프하여 구동 트랜지스터를 안정적으로 다이오드 연결시키는 단계와, 제2 주사선에 인에이블 레벨의 선택 신호가 인가되는 동안 제1 주사선과 데이터선에 연결된 화소 회로 내의 제2 커패시터에 구동 트랜지스터의 문턱 전압에 상응하는 제2 전압을 충전시켜 구동 트랜지스터의 문턱 전압을 보상하는 단계와, 제1 주사선에 선택 신호가 인가되는 동안 데이터선의 데이터 전압에 상응하는 제1 전압을 제1 커패시터에 충전시키는 단계, 및 제3 주사선의 인에이블 레벨의 선택 신호가 인가되는 동안 제1 및 제2 커패시터의 직렬 회로에 충전된 전압으로 발광 소자에 공급되는 전류를 제어하는 단계를 포함한다.According to another aspect of the present invention, a method of driving a light emitting display device includes a plurality of data lines transferring a data voltage, a plurality of scan lines transferring a selection signal, and a driving transistor and a scan line supplying current to the light emitting device. A method of driving a light emitting display device including a plurality of pixel circuits having a series circuit of a first capacitor and a second capacitor for maintaining a gate-source voltage of a driving transistor and a first to fourth switching element controlled off. After the selection signal is applied to the second scan line to compensate for the threshold voltage of the driving transistor, the fourth switching element connected between the driving transistor and the light emitting element is turned off with the selection signal of the disable level of the third scan line. Reliably diode-connecting the transistor and enabling the second scan line Compensating the threshold voltage of the driving transistor by charging a second voltage corresponding to the threshold voltage of the driving transistor to a second capacitor in the pixel circuit connected to the first scan line and the data line while the selection signal of the bell is applied; Charging the first capacitor with a first voltage corresponding to the data voltage of the data line while the selection signal is applied to the scan line, and a series of first and second capacitors while the selection signal of the enable level of the third scan line is applied Controlling the current supplied to the light emitting element with the voltage charged in the circuit.

발광 소자에 공급되는 전류를 제어하는 단계에서, n번째 발광선의 인에이블 레벨의 선택 신호의 인가는 n번째 주사선의 선택 신호가 차단됨과 동시에 수행되는 것이 바람직하다.In the step of controlling the current supplied to the light emitting element, application of the selection signal of the enable level of the nth light emitting line is preferably performed simultaneously with the selection signal of the nth scanning line being blocked.

발광 소자에 공급되는 전류를 제어하는 단계에서, n번째 발광선의 인에이블 레벨의 선택 신호의 인가는 n번째 주사선의 선택 신호가 오프된 후에 수행되는 것이 바람직하다.In the step of controlling the current supplied to the light emitting element, application of the selection signal of the enable level of the nth light emitting line is preferably performed after the selection signal of the nth scanning line is turned off.

(실시예) (Example)

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명하기로 한다. 그러나 본 발명은 여러 가지 형태로 변형되어 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily practice the present invention. However, the present invention may be embodied in various forms and should not be construed as limited to the embodiments set forth herein.

도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between.

먼저, 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기 EL 표시 장치에 대하여 설명한다. 도 3은 본 발명의 제1 실시예에 따른 유기 EL 표시 장치의 개략적인 구성도이다. 도 3에서는 설명의 편의상 화소 회로에 연결되어 있는 제1 및 제2 전원전압(VDD, VSUS)을 생략하였다(도 4 참조).First, an organic EL display device according to a first embodiment of the present invention will be described with reference to FIG. 3. 3 is a schematic configuration diagram of an organic EL display device according to a first embodiment of the present invention. In FIG. 3, for convenience of description, the first and second power supply voltages V DD and V SUS connected to the pixel circuit are omitted (see FIG. 4).

도 3을 참조하면, 본 발명의 실시예에 따른 유기 EL 표시 장치는 유기 EL 표시 패널(200), 주사 구동부(300) 및 데이터 구동부(400)를 포함한다.Referring to FIG. 3, an organic EL display device according to an exemplary embodiment of the present invention includes an organic EL display panel 200, a scan driver 300, and a data driver 400.

유기 EL 표시 패널(200)은 주사 구동부(300)로부터 예를 들어 가로 방향으로 연장되는 복수의 주사선(S1-Sn, C1-Cn, E1-En)과 데이터 구동부(400)로부터 세로 방향으로 연장되는 복수의 데이터선(D1-Dm) 및 복수의 화소 회로(100)를 포함한다. 각 화소 회로(100)는 복수의 주사선과 복수의 데이터선으로 정의되는 화소 영역에 형성되어 있다.The organic EL display panel 200 extends from the scan driver 300 in a vertical direction, for example, from a plurality of scan lines S1 -Sn, C1-Cn, and E1-En extending in the horizontal direction and from the data driver 400. A plurality of data lines D1 -Dm and a plurality of pixel circuits 100 are included. Each pixel circuit 100 is formed in a pixel region defined by a plurality of scan lines and a plurality of data lines.

주사 구동부(300)는 각 화소 회로를 구동하기 위한 선택 신호를 제어하고, 제어된 선택 신호를 제1 주사선(S1-Sn), 제2 주사선(C1-Cn) 및 제3 주사선(E1-En)에 공급한다. 제1 내지 제3 주사선을 통해 각 스위칭 소자에 전달되는 선택 신호는 각각 제1 선택 신호, 제2 선택 신호 및 제3 선택 신호로 표시되어 각 스위칭 소자가 턴온 또는 턴오프되도록 기능한다.The scan driver 300 controls the selection signal for driving each pixel circuit, and controls the selected selection signal to the first scan line S1 -Sn, the second scan line C1 -Cn, and the third scan line E1 -En. To feed. The selection signal transmitted to each switching element through the first to third scan lines is represented as a first selection signal, a second selection signal, and a third selection signal, respectively, so that each switching element is turned on or off.

데이터 구동부(400)는 화상 신호를 나타내는 데이터 전압을 제어하고, 제어된 데이터 전압을 각 데이터선(D1-Dm)에 공급한다. 데이터 구동부(400)과 유기 EL 표시 패널(200) 사이에는 데이터 구동부(400)의 복수의 출력단과 복수의 데이터선을 효과적으로 연결하며 데이터선의 길이 차이에 의한 전압 강하를 방지하기 위하여 역다중화부(미도시)가 설치될 수 있다.The data driver 400 controls the data voltage representing the image signal and supplies the controlled data voltage to each of the data lines D1 -Dm. Between the data driver 400 and the organic EL display panel 200, a plurality of output terminals of the data driver 400 and a plurality of data lines may be effectively connected, and a demultiplexer may be used to prevent a voltage drop caused by a difference in length of the data lines. May be installed.

주사 구동부(300)과 데이터 구동부(400)는 유기 EL 표시 패널(200)과 동일한 기판상에 형성되는 것이 바람직한다.The scan driver 300 and the data driver 400 are preferably formed on the same substrate as the organic EL display panel 200.

다음은 도 4를 참조하여 화소 회로(100)를 보다 상세히 설명한다. 도 4는 본 발명의 제1 실시예에 따른 화소 회로의 등가 회로도이다. 도 4에서는 설명의 편의상 n번째 제1 주사선(Sn), n번째 제3 주사선(En) 및 m번째 데이터선(Dm)에 연결된 화소 회로를 도시하였다. 또한, 도 4에서 제2 주사선(Cn)은 앞서 선택되는 n-1번째 제1 주사선(Sn-1)을 공통 연결하여 이용한다는 점에서 Sn-1로 표시하였다.Next, the pixel circuit 100 will be described in more detail with reference to FIG. 4. 4 is an equivalent circuit diagram of a pixel circuit according to a first embodiment of the present invention. In FIG. 4, for convenience of description, a pixel circuit connected to an n th first scan line Sn, an n th third scan line En, and an m th data line Dm is illustrated. In FIG. 4, the second scan line Cn is denoted as Sn-1 in that the second scan line Cn is used by commonly connecting the n−1 th first scan line Sn−1.

도 4를 참조하면, 화소 회로(100)는 유기 EL 소자(OLED), 구동 트랜지스터(M1), 4개의 스위칭 소자(S1, S2, S3, S4) 및 2개의 커패시터(C1, C2)를 포함한다. 구동 트랜지스터(M1)는 PMOS 트랜지스터로 형성되어 있다. Referring to FIG. 4, the pixel circuit 100 includes an organic EL element OLED, a driving transistor M1, four switching elements S1, S2, S3, and S4, and two capacitors C1 and C2. . The driving transistor M1 is formed of a PMOS transistor.

제1 주사선(Sn)은 데이터선(Dm)과 제1 커패시터(C1) 사이에 연결된 제1 스위칭 소자(S1)에 제1 선택 신호를 전달한다. 제2 주사선(Sn-1)은 유기 EL 소자(OLED)에 구동 전류를 전달하는 구동 트랜지스터(M1)를 다이오드 연결시키기 위한 제2 스 위칭 소자(S2)에 제2 선택 신호를 전달한다. 또한 제2 주사선(Sn-1)은 제1 스위칭 소자(S1)와 제1 커패시터(C1) 사이의 노드와 제2 전원전압 사이에 연결된 제3 스위칭 소자(S3)에 제2 선택 신호를 전달한다. 제3 주사선(En)은 구동 트랜지스터(M1)와 유기 EL 소자(OLED) 사이에 연결된 제4 스위칭 소자(S4)에 제3 선택 신호를 전달한다.The first scan line Sn transfers a first selection signal to the first switching element S1 connected between the data line Dm and the first capacitor C1. The second scan line Sn-1 transfers a second selection signal to the second switching element S2 for diode-connecting the driving transistor M1 which transfers a driving current to the organic EL element OLED. In addition, the second scan line Sn-1 transfers a second selection signal to the third switching element S3 connected between the node between the first switching element S1 and the first capacitor C1 and the second power supply voltage. . The third scan line En transfers a third selection signal to the fourth switching element S4 connected between the driving transistor M1 and the organic EL element OLED.

구동 트랜지스터(M1)는 제1 전원전압(VDD)에 소스(source)가 연결되고 제2 스위칭 소자(S2) 및 제4 스위칭 소자(S4)의 일단에 드레인(drain)이 연결되어 있다.In the driving transistor M1, a source is connected to the first power supply voltage V DD , and a drain is connected to one end of the second switching element S2 and the fourth switching element S4.

제1 커패시터(C1)는 구동 트랜지스터(M1)의 소스와 노드 C 사이에 연결되고, 제1 전원전압과 데이터선(Dm)으로부터 노드 C에 인가되는 데이터 전압의 전압차에 상응하는 제1 전압을 저장한다. 제2 커패시터(C2)는 노드 C와 구동 트랜지스터(M1)의 게이트(gate) 사이에 연결되고, 구동 트랜지스터(M1)의 문턱 전압을 보상하기 위해 그 문턱 전압에 상응하는 제2 전압을 저장한다. 제2 전압은 실질적으로 구동 트랜지스터(M1)의 문턱 전압과 동일한 전압이 된다. 제1 및 제2 커패시터(C1, C2)의 직렬 회로는 구동 트랜지스터(M1)의 소스와 게이트 사이에 연결된다.The first capacitor C1 is connected between the source of the driving transistor M1 and the node C and receives a first voltage corresponding to the voltage difference between the first power supply voltage and the data voltage applied to the node C from the data line Dm. Save it. The second capacitor C2 is connected between the node C and the gate of the driving transistor M1 and stores a second voltage corresponding to the threshold voltage to compensate for the threshold voltage of the driving transistor M1. The second voltage becomes substantially the same voltage as the threshold voltage of the driving transistor M1. The series circuit of the first and second capacitors C1 and C2 is connected between the source and the gate of the driving transistor M1.

따라서 제1 및 제2 커패시터(C1, C2)의 직렬 회로는 구동 트랜지스터(M1)의 소스-게이트 전압을 특정 전압 레벨로 유지하여 구동 트랜지스터(M1)가 문턱 전압에 관계없이 일정한 전류를 공급하는 전류원으로서 동작하도록 작용한다.Accordingly, the series circuit of the first and second capacitors C1 and C2 maintains the source-gate voltage of the driving transistor M1 at a specific voltage level so that the driving transistor M1 supplies a constant current regardless of the threshold voltage. Act as a function.

제1 스위칭 소자(S1)는 데이터선(Dm)과 노드 C 사이에 연결되며, 제1 주사선(Sn)으로부터의 제1 선택 신호에 응답하여 데이터선(Dm)의 데이터 전압을 노드 C에 전달한다. 제2 스위칭 소자(S2)는 구동 트랜지스터(M1)의 드레인과 게이트 사이에 연결되며, 제2 주사선(Sn-1)으로부터의 제2 선택 신호에 응답하여 구동 트랜지스터(M1)를 다이오드 연결시킨다. 제3 스위칭 소자(S3)는 제2 전원전압선과 노드 C 사이에 연결되며, 제2 스위칭 소자에 입력되는 선택 신호인 제2 선택 신호에 응답하여 제2 전원전압(VSUS)을 노드 C에 인가한다. 노드 C는 제1 커패시터(C1)의 일단, 제2 커패시터(C2)의 일단, 제1 스위칭 소자(S1)의 일단 및 제3 스위칭 소자(S3)의 일단의 공통 접속점이 된다.The first switching element S1 is connected between the data line Dm and the node C, and transfers the data voltage of the data line Dm to the node C in response to the first selection signal from the first scan line Sn. . The second switching element S2 is connected between the drain and the gate of the driving transistor M1 and diode-connects the driving transistor M1 in response to a second selection signal from the second scan line Sn-1. The third switching device S3 is connected between the second power supply voltage line and the node C, and applies the second power supply voltage V SUS to the node C in response to the second selection signal, which is a selection signal input to the second switching device. do. The node C becomes a common connection point of one end of the first capacitor C1, one end of the second capacitor C2, one end of the first switching element S1, and one end of the third switching element S3.

제4 스위칭 소자(S4)는 구동 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드(anode) 사이에 연결된다. 제4 스위칭 소자(S4)는 제3 주사선(En)의 제3 선택 신호에 응답하여 구동 트랜지스터(M1)에 흐르는 전류를 유기 EL 소자(OLED)에 전달한다. 유기 EL 소자(OLED)는 제4 스위칭 소자(S4)와 기준 전압(VSS) 사이에 연결되며 실질적으로 구동 트랜지스터(M1)에 흐르는 전류의 양에 상응하는 빛을 발광한다. 기준 전압선에서 공급되는 기준 전압(VSS)은 유기 EL 소자(OLED)의 캐소드측에 유기되는 전압을 말한다.The fourth switching element S4 is connected between the drain of the driving transistor M1 and the anode of the organic EL element OLED. The fourth switching element S4 transfers a current flowing in the driving transistor M1 to the organic EL element OLED in response to the third selection signal of the third scanning line En. The organic EL element OLED is connected between the fourth switching element S4 and the reference voltage V SS and emits light substantially corresponding to the amount of current flowing through the driving transistor M1. The reference voltage V SS supplied from the reference voltage line refers to a voltage induced on the cathode side of the organic EL element OLED.

본 실시예에서는 제1 내지 제4 스위칭 소자(S1, S2, S3, S4)를 단순히 스위칭 소자로서 설명하였다. 하지만, 제1 내지 제4 스위칭 소자는 트랜지스터로 형성되는 것이 바람직하다. 아래에서는 제1 내지 제4 스위칭 소자(S1, S2, S3, S4)를 PMOS 트랜지스터로 구현한 실시예에 대하여 도 5를 참조하여 상세히 설명한다.In the present embodiment, the first to fourth switching elements S1, S2, S3, and S4 are simply described as switching elements. However, the first to fourth switching elements are preferably formed of transistors. Hereinafter, an embodiment in which the first to fourth switching elements S1, S2, S3, and S4 are implemented as PMOS transistors will be described in detail with reference to FIG. 5.

도 5는 본 발명의 제2 실시예에 따른 화소 회로의 등가 회로도이다.5 is an equivalent circuit diagram of a pixel circuit according to a second exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 제2 실시예에 따른 화소 회로는 도 4의 화소 회로에서 제1 내지 제4 스위칭 소자(S1, S2, S3, S4) 대신에 제2 내지 제5 트랜지스터(M2, M3, M4, M5)가 형성되어 있는 점을 제외하면 제1 실시예와 동일한 구조를 갖는다. 제2 내지 제5 트랜지스터(M2, M3, M4, M5)는 PMOS 트랜지스터로 형성되어 있다.Referring to FIG. 5, the pixel circuit according to the second embodiment of the present invention may use the second to fifth transistors M2 instead of the first to fourth switching elements S1, S2, S3, and S4 in the pixel circuit of FIG. 4. , M3, M4, and M5) are formed in the same structure as in the first embodiment. The second to fifth transistors M2, M3, M4, and M5 are formed of PMOS transistors.

제2 내지 제5 트랜지스터(M2, M3, M4, M5)에 대해 설명하면 다음과 같다. 제2 트랜지스터(M2)의 게이트에는 제1 주사선(Sn)이 연결되고 그 소스에는 데이터선(Dm)이 연결된다. 제3 트랜지스터(M3)의 게이트에는 제2 주사선(Sn-1)이 연결되고, 그 소스에는 구동 트랜지스터(M1)의 드레인이 연결되며, 그 드레인에는 구동 트랜지스터(M1)의 게이트가 연결된다. 제4 트랜지스터(M4)의 게이트에는 제2 주사선(Sn-1)이 연결되고 그 소스에는 제2 전원전압(VSUS)을 공급하는 제2 전원전압선이 연결된다. 제 2 및 제4 트랜지스터(M2, M4)의 드레인과 제1 및 제2 커패시터(C1, C2)의 일단은 노드 C에서 공통 연결되어 있다. 제5 트랜지스터(M5)의 소스에는 구동 트랜지스터(M1)의 드레인이 연결되고, 그 드레인에는 유기 EL 소자(OLED)의 애노드(anode)가 연결된다.The second to fifth transistors M2, M3, M4, and M5 will be described below. The first scan line Sn is connected to a gate of the second transistor M2, and the data line Dm is connected to a source thereof. A second scan line Sn-1 is connected to a gate of the third transistor M3, a drain of the driving transistor M1 is connected to a source thereof, and a gate of the driving transistor M1 is connected to a drain thereof. A second scan line Sn-1 is connected to a gate of the fourth transistor M4, and a second power supply voltage line for supplying a second power supply voltage V SUS is connected to a source thereof. The drains of the second and fourth transistors M2 and M4 and one end of the first and second capacitors C1 and C2 are commonly connected at the node C. A drain of the driving transistor M1 is connected to the source of the fifth transistor M5, and an anode of the organic EL element OLED is connected to the drain thereof.

다음은 도 6 및 도 7을 더 참조하여 본 발명의 실시예에 따른 화소 회로의 동작에 대하여 보다 상세히 설명한다. 도 6 및 도 7은 본 발명의 제1 및 제2 실시예에 따른 화소 회로를 구동하기 위한 구동 파형도이다.Next, the operation of the pixel circuit according to the exemplary embodiment of the present invention will be described in more detail with reference to FIGS. 6 and 7. 6 and 7 are driving waveform diagrams for driving the pixel circuit according to the first and second embodiments of the present invention.

도 5 내지 도 7을 참조하면, 시간 t1에서 제2 주사선(Sn-1)으로부터 인가되는 로우 레벨 전압의 제2 선택 신호에 의해 제3 및 제4 트랜지스터(M3, M4)가 턴온된다. 이때, 제3 주사선(En)에 이미 인가되어 있는 로우 레벨 전압의 제3 선택 신호에 의해 제5 트랜지스터(M5)는 턴온 상태에 있다.5 to 7, the third and fourth transistors M3 and M4 are turned on by the second selection signal of the low level voltage applied from the second scan line Sn-1 at a time t1. At this time, the fifth transistor M5 is turned on by the third select signal of the low level voltage already applied to the third scan line En.

제5 트랜지스터(M5)의 턴온 상태에서 제3 트랜지스터(M3)가 턴온되면, 제1 트랜지스터(M1)의 드레인과 제3 트랜지스터(M3)의 소스의 연결점인 노드 A에는 유기 EL 소자(OLED)의 애노드측 전압이 유기된다. 유기 EL 소자(OLED)의 애노드측 전압은 통상 제1 전원전압보다 낮은 전압이 된다. 예를 들어 노드 A의 전압은 적어도 구동 트랜지스터(M1)를 다이오드 동작시킬 수 있는 전압 즉, 제1 전원전압(VDD)에서 구동 트랜지스터(M1)의 문턱 전압의 절대값을 뺀 전압보다 낮은 전압이 된다. 이러한 구성에 의해 구동 트랜지스터는 제3 트랜지스터(M3)의 턴온과 함께 다이오드 연결된다.When the third transistor M3 is turned on in the turned-on state of the fifth transistor M5, the organic EL element OLED is connected to a node A, which is a connection point between the drain of the first transistor M1 and the source of the third transistor M3. The anode side voltage is induced. The anode side voltage of the organic EL element OLED is usually a voltage lower than the first power supply voltage. For example, the voltage of the node A is at least a voltage capable of diode-operating the driving transistor M1, that is, a voltage lower than a voltage obtained by subtracting the absolute value of the threshold voltage of the driving transistor M1 from the first power voltage V DD . do. In this configuration, the driving transistor is diode-connected together with the turn-on of the third transistor M3.

제3 트랜지스터(M3)가 턴온되면, 구동 트랜지스터(M1)의 드레인과 게이트는 공통 접속되고, 구동 트랜지스터(M1)는 다이오드 연결된다. 따라서, 구동 트랜지스터(M1)의 게이트 전압(노드 B의 전압)은 다이오드 연결에 의해 노드 A의 전압과 실질적으로 동일하게 된다. When the third transistor M3 is turned on, the drain and the gate of the driving transistor M1 are commonly connected, and the driving transistor M1 is diode connected. Therefore, the gate voltage (voltage of node B) of the driving transistor M1 becomes substantially equal to the voltage of node A by diode connection.

여기서, 제3 및 제4 트랜지스터(M3, M4)가 턴온된 후, 시간 t2에서 제5 트랜지스터(M5)는 제3 주사선(En)으로부터의 하이 레벨의 제3 선택 신호에 응답하여 턴오프된다. 이것은 구동 트랜지스터(M1)을 통해 노드 A에 흐르는 전류가 제5 트랜지 스터(M5)에 의해 유기 EL 소자(OLED)로 흐르는 것을 차단함으로써, 제2 커패시터(C2)를 포함한 구동 트랜지스터(M1)의 문턱 전압보상 회로를 원활히 형성하기 위한 것이다. 만일 제3 트랜지스터(M3)가 턴온될 때에 제5 트랜지스터(M5)가 턴온되어 있지 않으면, 구동 트랜지스터(M1)는 노드 A의 전압에 따라 다이오드 연결되지 않을 수 있다. 따라서, 본 발명에서는 구동 트랜지스터(M1)의 문턱 전압 보상 회로를 형성할 때에, 구동 트랜지스터가 항시 제3 트랜지스터(M3)의 턴온과 함께 다이오드 연결되도록 이루어진다.Here, after the third and fourth transistors M3 and M4 are turned on, the fifth transistor M5 is turned off in response to a high level third select signal from the third scan line En at time t2. This prevents the current flowing to the node A through the driving transistor M1 from flowing to the organic EL element OLED by the fifth transistor M5, thereby preventing the current of the driving transistor M1 including the second capacitor C2. This is for smoothly forming the threshold voltage compensation circuit. If the fifth transistor M5 is not turned on when the third transistor M3 is turned on, the driving transistor M1 may not be diode-connected according to the voltage of the node A. Therefore, in the present invention, when the threshold voltage compensation circuit of the driving transistor M1 is formed, the driving transistor is always diode-connected together with the turn-on of the third transistor M3.

상기 구성에 의해, 구동 트랜지스터(M1)의 게이트(노드 B)에는 제1 전원전압(VDD)에서 구동 트랜지스터(M1)의 문턱전압을 뺀 전압이 유기된다. 즉, 노드 B의 전압은 수학식 2와 같이 된다.By the above configuration, the gate (node B) of the driving transistor M1 is induced with the voltage obtained by subtracting the threshold voltage of the driving transistor M1 from the first power supply voltage V DD . In other words, the voltage of the node B is expressed by Equation 2.

Figure 112004013636580-pat00003
Figure 112004013636580-pat00003

여기서, VB는 노드 B의 전압, VDD는 제1 전원전압, 그리고 |VTH|는 구동 트랜지스터의 문턱 전압의 절대값을 나타낸다.Here, V B represents the voltage of the node B, V DD represents the first power supply voltage, and | V TH | represents the absolute value of the threshold voltage of the driving transistor.

한편, 시간 t1에서 제4 트랜지스터(M4)가 턴온되면, 노드 C에는 제2 전원전압(VSUS)이 인가된다. 이러한 구성은 제1 전원전압(VDD)의 전압 강하를 보상한다. 구체적으로 각 화소에 제1 전원전압(VDD)을 제공하는 제1 전원전압선에는 전압원으로부터 각 화소에 이르는 라인 길이에 따라 전압 강하가 발생된다. 이러한 경우, 각 화소 회로는 전압 강하의 편차에 따라 서로 다른 휘도를 표시하게 된다. 실제로 유기 EL 표시 장치의 각 화소 회로에서 서로 다른 제1 전원전압의 전압 강하가 발생되면, 구동 트랜지스터(M1)의 소스-게이트 간에 일정 전압을 유기하는 커패시터에 서로 다른 전압이 유기되고, 결국 각 화소 회로가 서로 다른 구동 전류를 유기 EL 소자에 공급함으로써, 디스플레이의 휘도 불균일성이 발생된다는 문제점이 있다. 따라서, 본 발명에 따른 화소 회로에서는 노드 C에 제2 전원전압을 인가하여 제1 전원전압의 전압 강하에 대한 문제를 최소화한다.On the other hand, when the fourth transistor M4 is turned on at the time t1, the second power supply voltage V SUS is applied to the node C. This configuration compensates for the voltage drop of the first power supply voltage V DD . In detail, a voltage drop is generated in the first power supply voltage line providing the first power supply voltage V DD to each pixel according to the line length from the voltage source to each pixel. In this case, each pixel circuit displays different luminance according to the deviation of the voltage drop. In fact, when a voltage drop of a different first power supply voltage occurs in each pixel circuit of the organic EL display device, different voltages are induced in a capacitor that induces a constant voltage between the source and gate of the driving transistor M1, and thus each pixel. There is a problem that the luminance nonuniformity of the display is generated by supplying different driving currents to the organic EL element in the circuit. Therefore, in the pixel circuit according to the present invention, the second power supply voltage is applied to the node C to minimize the problem of the voltage drop of the first power supply voltage.

또한, 노드 B와 노드 C 사이에 연결되어 있는 제2 커패시터(C2)에는 그 양단에 유기되는 노드 B의 전압(VB)과 노드 C의 전압에 의해 제2 전압이 저장된다. 예를 들어 제2 전원전압(VSUS)이 제1 전원전압(VDD)과 공통(common) 연결되어 있으면, 제2 커패시터(C2)에는 구동 트랜지스터(M1)의 문턱 전압과 실질적으로 동일한 크기의 전압이 저장된다.In addition, the second capacitor C2 connected between the node B and the node C stores the second voltage by the voltage V B of the node B and the voltage of the node C induced at both ends thereof. For example, when the second power supply voltage V SUS is commonly connected to the first power supply voltage V DD , the second capacitor C2 has substantially the same size as the threshold voltage of the driving transistor M1. The voltage is stored.

다음, 시간 t3에서 제2 주사선(Sn-1)으로부터의 하이 레벨의 제2 선택 신호에 응답하여 제3 및 제4 트랜지스터(M3, M4)가 턴오프되면, 노드 B 또는 구동 트랜지스터(M1)의 게이트는 플로팅(floating) 상태가 된다.Next, when the third and fourth transistors M3 and M4 are turned off in response to the high level second selection signal from the second scan line Sn-1 at time t3, the node B or the driving transistor M1 is turned off. The gate is in a floating state.

다음, 시간 t4에서 제1 주사선(Sn)의 로우 레벨의 제1 선택 신호에 의해 제2 트랜지스터(M2)가 턴온되면, 노드 C에는 데이터선(Dm)의 데이터 전압이 인가된다. 그리고 제1 커패시터(C1)에는 제1 전원전압(VDD)과 데이터 전압 간의 전압차에 상응하는 제1 전압이 저장된다. 한편, 제2 트랜지스터(M2)가 턴온되면, 노드 C에는 데 이터선(Dm)으로부터 데이터 전압이 인가된다. 따라서 제2 커패시터(C2)를 사이에 두고 노드 C와 마주하며 플로팅 상태인 노드 B의 전압은 노드 C의 전압 변화량만큼 부스트(boost)된다. 노드 C의 전압은 노드 C에 인가된 전압 변화량, 즉 데이터 전압과 제2 전원전압(VSUS)의 전압차로 표시된다. 따라서 노드 B의 새로운 전압(VB)은 수학식 3과 같이 된다.Next, when the second transistor M2 is turned on by the low level first selection signal of the first scan line Sn at time t4, the data voltage of the data line Dm is applied to the node C. The first capacitor C1 stores a first voltage corresponding to a voltage difference between the first power voltage V DD and the data voltage. On the other hand, when the second transistor M2 is turned on, the data voltage is applied to the node C from the data line Dm. Therefore, the voltage of the node B facing the node C with the second capacitor C2 interposed therebetween is boosted by the amount of voltage change of the node C. The voltage of the node C is represented by the amount of voltage change applied to the node C, that is, the voltage difference between the data voltage and the second power supply voltage V SUS . Therefore, a new voltage (V B) of the node B are set as shown in equation (3).

Figure 112004013636580-pat00004
Figure 112004013636580-pat00004

여기서, VB는 노드 B의 전압, VDD는 제1 전원전압, |VTH|는 구동 트랜지스터(M1)의 문턱 전압의 절대값, VSUS는 제2 전원전압, 그리고 VDATA는 데이터 전압을 나타낸다.Where V B is the voltage of the node B, V DD is the first power supply voltage, | V TH | is the absolute value of the threshold voltage of the driving transistor M1, V SUS is the second power supply voltage, and V DATA is the data voltage. Indicates.

수학식 3에 나타낸 바와 같이 부스트된 노드 B의 전압(VB)은 구동 트랜지스터(M1)의 스윙(swing) 폭을 작게 한다. 따라서, 구동 트랜지스터(M1)에 의한 전력 소비가 감소된다.Voltage (V B) of the boosted node B as illustrated in Equation (3) is smaller swing (swing) the width of the driver transistor (M1). Thus, power consumption by the driving transistor M1 is reduced.

다음, 시간 t5에서 제2 트랜지스터(M2)는 제1 주사선(Sn)의 하이 레벨의 제1 선택 신호에 응답하여 턴오프된다. 그리고 제3 주사선(En)의 로우 레벨의 제3 선택 신호에 응답하여 제5 트랜지스터(M5)가 턴온된다.Next, at a time t5, the second transistor M2 is turned off in response to the first selection signal of the high level of the first scan line Sn. The fifth transistor M5 is turned on in response to the third select signal of the low level of the third scan line En.

이때, 제5 트랜지스터(M5)는 도 6에 나타낸 바와 같이 시간 t5에서 제2 트랜지스터(M2)가 턴오프된 후에 시간 t6에서 턴온된다. 다른 한편으로, 제5 트랜지스 터(M5)는 도 7에 나타낸 바와 같이 제2 트랜지스터(M2)가 턴오프되는 시간 t5에서 턴온된다. 이때, 제1 저장 소자(C1)는 제5 트랜지스터(M5)가 턴오프된 상태에서 제1 주사선(Sn)의 로우 레벨의 선택 주기 동안에 구동 트랜지스터(M1)의 구동 전류를 제한하는 구동 트랜지스터(M1)의 소스-게이트 전압에 상응하는 제1 전압을 저장할 수 있는 시간을 확보하게 된다.At this time, the fifth transistor M5 is turned on at time t6 after the second transistor M2 is turned off at time t5 as shown in FIG. 6. On the other hand, the fifth transistor M5 is turned on at a time t5 when the second transistor M2 is turned off, as shown in FIG. 7. In this case, the first storage device C1 may limit the driving current of the driving transistor M1 during the low-level selection period of the first scan line Sn when the fifth transistor M5 is turned off. In this case, a time for storing the first voltage corresponding to the source-gate voltage of N) may be obtained.

상기 과정에 의해, 구동 트랜지스터(M1)의 게이트는 플로팅 상태에 있고, 동시에 구동 트랜지스터(M1)의 소스-게이트 전압은 작아진다. 따라서, 구동 트랜지스터(M1)는 자신의 문턱 전압에 상관없이 제1 및 제2 커패시터의 직렬 회로에 의해 설정된 구동 전류를 유기 EL 소자(OLED)에 공급할 수 있게 된다. 구동 트랜지스터(M1)의 구동 전류는 수학식 4 및 수학식 5와 같이 된다.By the above process, the gate of the driving transistor M1 is in a floating state, and at the same time, the source-gate voltage of the driving transistor M1 is reduced. Therefore, the driving transistor M1 can supply the driving current set by the series circuit of the first and second capacitors to the organic EL element OLED regardless of its threshold voltage. The driving current of the driving transistor M1 is expressed by equations (4) and (5).

Figure 112004013636580-pat00005
Figure 112004013636580-pat00005

Figure 112004013636580-pat00006
Figure 112004013636580-pat00006

여기서, IOLED는 구동 트랜지스터(M1)에 흐르는 구동 전류, VDD는 제1 전원전압, |VTH|는 구동 트랜지스터의 문턱 전압의 절대값, VSUS는 제2 전원전압, 그리고 VDATA는 데이터선(Dm)의 데이터 전압을 나타낸다.Where I OLED is the drive current flowing through the drive transistor M1, V DD is the first power supply voltage, | V TH | is the absolute value of the threshold voltage of the drive transistor, V SUS is the second power supply voltage, and V DATA is the data. The data voltage of the line Dm is shown.

수학식 5에서와 같이, 구동 전류(IOLED)는 제2 전원전압(VSUS)과 데이터 전압(VDATA)에 의해서만 제어된다. 따라서, 유기 EL 소자의 휘도를 제어하여 표시 장치의 불균일성을 감소시킬 수 있다.As in Equation 5, the driving current I OLED is controlled only by the second power supply voltage V SUS and the data voltage V DATA . Therefore, the luminance of the organic EL element can be controlled to reduce the nonuniformity of the display device.

이와 같이, 본 발명에서는 제3 주사선(Em)의 제3 선택 신호를 제1 및 제2 선택 신호의 구동 타이밍을 고려하여 제어함으로써, 표시 패널 내의 복수의 화소 회로가 구동 트랜지스터(M1)의 문턱 전압의 편차 또는 제1 전원전압(VDD)의 전압 강하의 보상 회로를 효과적으로 제어할 수 있다. 따라서, 유기 EL 표시 장치의 불균일성을 더욱 감소시킬 수 있다.As described above, in the present invention, the third selection signal of the third scanning line Em is controlled in consideration of the driving timings of the first and second selection signals, whereby a plurality of pixel circuits in the display panel generate threshold voltages of the driving transistor M1. It is possible to effectively control the compensation circuit of the deviation of or the voltage drop of the first power supply voltage (V DD ). Thus, the nonuniformity of the organic EL display device can be further reduced.

한편, 본 발명의 제2 실시예에 따른 발광 표시 장치의 화소 회로에서 제5 트랜지스터(M5)는 NMOS 트랜지스터로 형성될 수 있다. 이러한 경우, 제5 트랜지스터(M5)는 제3 주사선(En)의 하이 레벨의 제3 선택 신호에 응답하여 턴온되고, 로우 레벨의 제3 선택 신호에 응답하여 턴오프된다. 이러한 구성은 본 기술 분야의 통상의 지식을 가진 자에게 자명하므로 그에 대한 상세한 설명은 생략한다.Meanwhile, in the pixel circuit of the light emitting display device according to the second embodiment of the present invention, the fifth transistor M5 may be formed as an NMOS transistor. In this case, the fifth transistor M5 is turned on in response to the third select signal of the high level of the third scan line En and is turned off in response to the third select signal of the low level. Such a configuration will be apparent to those skilled in the art, so a detailed description thereof will be omitted.

상술한 본 발명의 실시예에 따른 구동 트랜지스터와 스위칭 소자는 박막 트랜지스터(TFT)로 형성되는 것이 바람직하다. 그리고, 본 발명에 따른 스위칭 트랜지스터는 트랜지스터의 턴오프 상태일 때 누설 전류를 감소되는 것과 같이 스위칭 소자로서의 특성이 우수한 듀얼 게이트 박막 트랜지스터를 이용할 수 있다. 이러한 구성은 본 기술 분야의 통상의 지식을 가진 자에게 자명하므로 그에 대한 상세한 설명은 생략한다.The driving transistor and the switching element according to the embodiment of the present invention described above are preferably formed of a thin film transistor (TFT). In addition, the switching transistor according to the present invention may use a dual gate thin film transistor having excellent characteristics as a switching element such as to reduce leakage current when the transistor is turned off. Such a configuration will be apparent to those skilled in the art, so a detailed description thereof will be omitted.

본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although a preferred embodiment of the present invention has been described in detail, the present invention is not limited to the above embodiment, various modifications are possible by those skilled in the art within the scope of the technical idea of the present invention. Do.

본 발명에 의하면, 화소 회로의 주사 신호를 제어하여 유기 EL 소자에 구동 전류를 공급하는 구동 트랜지스터의 문턱 전압을 신뢰성 있게 보상할 수 있다. 따라서, 고계조 및 고균일성의 발광 표시 장치를 제공할 수 있다.According to the present invention, it is possible to reliably compensate for the threshold voltage of the driving transistor which supplies the driving current to the organic EL element by controlling the scanning signal of the pixel circuit. Therefore, a high gradation and high uniformity light emitting display device can be provided.

본 발명에 의하면, 화소 회로의 주사 신호를 제어하여 구동 트랜지스터의 문턱 전압 보상을 보다 안정적으로 수행함으로써 화소 회로의 구동 트랜지스터의 동작 특성에 따른 화상 불량을 제거하여 표시 화면의 휘도 균일성을 향상시킬 수 있다.
According to the present invention, the threshold voltage compensation of the driving transistor can be more stably controlled by controlling the scanning signal of the pixel circuit, thereby eliminating an image defect according to the operating characteristics of the driving transistor of the pixel circuit, thereby improving the luminance uniformity of the display screen. have.

Claims (4)

발광 소자를 발광시키기 위한 구동 전류를 공급하는 구동 트랜지스터;A driving transistor for supplying a driving current for emitting the light emitting element; 제1 전원전압과 데이터 전압 간의 전압차에 상응하는 제1 전압을 저장하는 제1 저장 소자;A first storage element for storing a first voltage corresponding to a voltage difference between the first power supply voltage and the data voltage; 제1 선택 신호에 응답하여 상기 제1 저장 소자의 일단에 상기 데이터 전압을 전달하는 제1 스위칭 소자;A first switching element transferring the data voltage to one end of the first storage element in response to a first selection signal; 제2 선택 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결시키는 제2 스위칭 소자;A second switching element diode-connecting the driving transistor in response to a second selection signal; 상기 제2 선택 신호에 응답하여 상기 제1 스위칭 소자와 상기 제1 저장 소자가 연결되는 노드에 제2 전원전압을 인가하는 제3 스위칭 소자;A third switching element applying a second power supply voltage to a node to which the first switching element and the first storage element are connected in response to the second selection signal; 상기 노드와 상기 구동 트랜지스터의 게이트 사이에 전기적으로 연결되며 상기 제2 선택 신호가 인가되는 동안에 상기 구동 트랜지스터의 문턱 전압에 상응하는 제2 전압을 저장하는 제2 저장 소자; 및A second storage element electrically connected between the node and a gate of the driving transistor and storing a second voltage corresponding to a threshold voltage of the driving transistor while the second selection signal is applied; And 상기 제2 선택 신호의 인가시에 구동 트랜지스터의 드레인에 발광 소자의 애노드 전압이 인가되도록 상기 제2 선택 신호가 인가된 후에 제3 선택 신호에 응답하여 턴오프되는 제4 스위칭 소자를 포함하는 발광 표시 장치의 화소 회로.A light emitting display including a fourth switching element which is turned off in response to a third selection signal after the second selection signal is applied such that an anode voltage of the light emitting element is applied to a drain of a driving transistor when the second selection signal is applied; Pixel circuit of the device. 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주 사선, 그리고 발광 소자에 전류를 공급하는 구동 트랜지스터와 상기 주사선에 의해 턴온 및 턴오프 제어되는 제1 내지 제4 스위칭 소자와 상기 구동 트랜지스터의 게이트-소스 전압을 일정 기간 유지하는 제1 커패시터 및 제2 커패시터의 직렬 회로를 가지는 복수의 화소 회로를 포함한 발광 표시 장치를 구동하는 방법에 있어서,A plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, a driving transistor for supplying current to the light emitting device, and first to fourth switching elements controlled on and off by the scan lines; A method of driving a light emitting display device including a plurality of pixel circuits having a series circuit of a first capacitor and a second capacitor for maintaining a gate-source voltage of a driving transistor for a period of time. 구동 트랜지스터의 문턱 전압을 보상하기 위해 제2 주사선에 선택 신호가 인가된 후 제3 주사선의 디스에이블 레벨의 선택 신호로 상기 구동 트랜지스터와 상기 발광 소자 사이에 연결되어 있는 상기 제4 스위칭 소자를 턴오프하여 상기 구동 트랜지스터를 안정적으로 다이오드 연결시키는 단계;After the selection signal is applied to the second scan line to compensate for the threshold voltage of the driving transistor, the fourth switching device connected between the driving transistor and the light emitting device is turned off with the selection signal of the disable level of the third scan line. Thereby reliably diode-connecting the driving transistor; 상기 제2 주사선에 인에이블 레벨의 선택 신호가 인가되는 동안 제1 주사선과 데이터선에 연결된 상기 화소 회로 내의 상기 제2 커패시터에 상기 구동 트랜지스터의 문턱 전압에 상응하는 제2 전압을 충전시켜 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계;While the enable level select signal is applied to the second scan line, the second capacitor in the pixel circuit connected to the first scan line and the data line is charged with a second voltage corresponding to the threshold voltage of the driving transistor to drive the driving transistor. Compensating the threshold voltage of the signal; 상기 제1 주사선에 선택 신호가 인가되는 동안 상기 데이터선의 상기 데이터 전압에 상응하는 제1 전압을 상기 제1 커패시터에 충전시키는 단계; 및Charging the first capacitor with a first voltage corresponding to the data voltage of the data line while a selection signal is applied to the first scan line; And 상기 제3 주사선의 인에이블 레벨의 선택 신호가 인가되는 동안 상기 제1 및 제2 커패시터의 직렬 회로에 충전된 전압으로 상기 발광 소자에 공급되는 전류를 제어하는 단계를 포함하는 발광 표시 장치의 구동 방법.Controlling a current supplied to the light emitting element with a voltage charged in a series circuit of the first and second capacitors while the selection signal of the enable level of the third scan line is applied. . 제2항에 있어서,The method of claim 2, 상기 발광 소자에 공급되는 전류를 제어하는 단계에서, 상기 n번째 발광선의 인에이블 레벨의 선택 신호의 인가는 상기 n번째 주사선의 선택 신호가 차단됨과 동시에 수행되는 발광 표시 장치의 구동 방법.And controlling the current supplied to the light emitting device to apply the selection signal of the enable level of the nth light emitting line simultaneously with the selection signal of the nth scanning line being blocked. 제2항에 있어서,The method of claim 2, 상기 발광 소자에 공급되는 전류를 제어하는 단계에서, 상기 n번째 발광선의 인에이블 레벨의 선택 신호의 인가는 상기 n번째 주사선의 선택 신호가 오프된 후에 수행되는 발광 표시 장치의 구동 방법.And controlling the current supplied to the light emitting device, wherein the selection signal of the enable level of the nth light emitting line is performed after the selection signal of the nth scanning line is turned off.
KR1020040022696A 2004-04-01 2004-04-01 Pixel circuit of light emitting display device and driving method thereof KR100562663B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022696A KR100562663B1 (en) 2004-04-01 2004-04-01 Pixel circuit of light emitting display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022696A KR100562663B1 (en) 2004-04-01 2004-04-01 Pixel circuit of light emitting display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20050097336A KR20050097336A (en) 2005-10-07
KR100562663B1 true KR100562663B1 (en) 2006-03-20

Family

ID=37277175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022696A KR100562663B1 (en) 2004-04-01 2004-04-01 Pixel circuit of light emitting display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100562663B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384026B1 (en) * 2007-08-10 2014-04-09 엘지디스플레이 주식회사 Elector-Luminescent Pixel and Display Panel and Device having the same
CN104200779B (en) * 2014-09-25 2016-09-07 上海天马有机发光显示技术有限公司 Image element circuit and driving method, display floater, display device
CN109903722B (en) 2019-04-10 2020-11-17 京东方科技集团股份有限公司 Pixel driving circuit, display device and pixel driving method

Also Published As

Publication number Publication date
KR20050097336A (en) 2005-10-07

Similar Documents

Publication Publication Date Title
KR101432126B1 (en) Organic electroluminescent display device
KR100497247B1 (en) Light emitting display device and display panel and driving method thereof
KR101030004B1 (en) Pixel circuit and organic light emitting display device using same
JP5080733B2 (en) Display device and driving method thereof
US8736523B2 (en) Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
KR101042956B1 (en) Pixel circuit and organic light emitting display device using the same
KR100873078B1 (en) Pixel and organic light emitting display device using same and driving method thereof
JP4637070B2 (en) Organic electroluminescence display
JP4630789B2 (en) Light emitting display device and pixel circuit
JP4786737B2 (en) Luminescent display device
KR101117731B1 (en) Pixel circuit, and organic light emitting display, and driving method thereof
KR100673759B1 (en) Light emitting display
KR100732828B1 (en) Pixel and light emitting display device using same
CN100369095C (en) Light emitting display, display panel and driving method thereof
KR100805597B1 (en) Pixel and organic light emitting display device using same and driving method thereof
EP1473689A2 (en) Pixel circuit, display panel, image display device and driving method thereof
US20050007319A1 (en) Display panel, light emitting display using the display panel, and driving method thereof
KR101058107B1 (en) Pixel circuit and organic light emitting display device using the same
KR100805596B1 (en) Organic light emitting display
CN100378781C (en) Display panel and driving method thereof
KR20040085654A (en) Light emitting display device and display panel and driving method thereof
KR100562664B1 (en) Light emitting display device and driving method thereof
KR100560447B1 (en) Light emitting display
KR100589382B1 (en) Display panel, light emitting display device using same and driving method thereof
KR100562663B1 (en) Pixel circuit of light emitting display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040401

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060313

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090302

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110228

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140303

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160229

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180302

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20190304

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20200227

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20210302

Start annual number: 16

End annual number: 16

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241224