KR100546328B1 - Pulse width auto control method of Phase change memory device and device thereof - Google Patents

Pulse width auto control method of Phase change memory device and device thereof Download PDF

Info

Publication number
KR100546328B1
KR100546328B1 KR20030035564A KR20030035564A KR100546328B1 KR 100546328 B1 KR100546328 B1 KR 100546328B1 KR 20030035564 A KR20030035564 A KR 20030035564A KR 20030035564 A KR20030035564 A KR 20030035564A KR 100546328 B1 KR100546328 B1 KR 100546328B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
phase change
pulse
change memory
state
level
Prior art date
Application number
KR20030035564A
Other languages
Korean (ko)
Other versions
KR20040104969A (en )
Inventor
김경희
조우영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 장치가 개시된다. The phase change memory device, the pulse width automatically control method and apparatus that is applied to is described. 본 발명의 실시예에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법은 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서 (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계, (b) 상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하는 단계 및 (c) 상기 제어 신호가 제 1 레벨이면 상기 (b)단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단하는 단계를 구비한다. Phase change pulse width auto-control method to be applied to a memory device according to an embodiment of the present invention the phase change having a phase change material and applying a first pulse or in response to a second pulse that changes state as a resistance or a low resistance in the automatic control method for a pulse width that is applied to a memory device comprising the steps of: (a) applying a first pulse to the bit line connected to a particular memory cell of the phase change memory device, (b) a voltage level based on the voltage level of the bit line outputting a control signal as compared to, and (c) comprising the step of: if the control signal the first level, continuing the operation of the step (b), and if the control signal second level blocks said first pulse do. 본 발명에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 상 변화 메모리 장치는 상 변화 물질을 고 저항에서 저 저항으로 변화시킬 경우 상 변화 물질의 저항 값의 변화를 검사하여 상 변화 물질로 인가되는 전류의 펄스 폭을 자동으로 조절함으로써 상 변화 물질이 완전히 저 저항 상태로 되도록 할 수 있는 장점이 있다. The phase change memory device, the pulse width automatically control method and a phase change memory device is applied to the according to the present invention, a phase change material by examining the change in resistance of the phase change material when said phase change material to change into a low resistance at resistor the phase change material by automatically adjusting the pulse width of current applied can advantageously be completely in the low resistance state. 또한 상 변화 물질을 저 저항에서 저 저항으로 변화시킬 경우 변화 시 필요한 전류 소비 양을 줄일 수 있도록 전류 펄스 폭을 최소화하는 장점이 있다. In addition, the phase change material to reduce the amount of current consumption required for change when change to a low resistance in the low resistance it is advantageous to minimize the current pulse width.

Description

상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 장치{Pulse width auto control method of Phase change memory device and device thereof} The phase change method for automatically controlling the pulse width to be applied to memory devices, and devices {Pulse width auto control method of Phase change memory device and device thereof}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. A brief description of each drawing is provided in order to fully understand the drawings referred to in detailed description of the invention.

도 1은 상 변화 물질의 동작 원리를 설명하는 도면이다. 1 is a view for explaining the operation principle of the phase change material.

도 2는 상 변화 물질에서 상 변화가 일어나는 경우의 전압 및 전류의 관계를 설명하는 도면이다. Figure 2 is a view for explaining the relationship between the voltage and current in the case where the phase change material in the phase change occurs.

도 3은 상 변화 물질에서 상 변화가 일어나는 경우의 저항 변화를 설명하는 도면이다. 3 is a view for explaining the change in resistance when the phase change occurs in the phase change material.

도 4는 도 3의 상 변화를 위하여 상 변화 물질로 인가되는 셋 펄스를 설명하는 도면이다. 4 is a view for explaining a set pulse which is applied to the phase change material for the phase change in FIG.

도 5는 도 3의 상 변화에 따라 비트라인의 전압 레벨의 변화를 설명하는 도면이다. 5 is a view for explaining the change of the voltage level of the bit line in accordance with the phase change in FIG.

도 6은 본 발명의 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우차트이다. 6 is a flow chart illustrating an automatic pulse width control method according to an embodiment of the invention.

도 7은 도 6의 펄스 폭 자동 제어 방법을 적용시킨 상 변화 메모리 장치를 설명하는 블록도이다. 7 is a block diagram illustrating a phase change memory device of applying the pulse-width auto-control method of FIG.

도 8은 상 변화 물질이 고 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다. 8 is a timing diagram illustrating the operation of a phase change memory device of Figure 7, if the phase change material and a phase change to a low resistance state in the high resistance state.

도 9는 상 변화 물질이 저 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다. 9 is a timing diagram illustrating the operation of a phase change memory device of Figure 7 if the phase change to a low resistance state in the low resistance state, the phase change material.

도 10은 본 발명의 다른 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우 차트이다. 10 is a flowchart illustrating an automatic control pulse width method according to another embodiment of the present invention.

도 11은 본 발명의 다른 실시예에 따른 상 변화 메모리 셀의 상태를 설정하는 방법을 설명하는 플로우 차트이다. 11 is a flow chart illustrating how to set the state of the phase change memory cell according to another embodiment of the present invention.

본 발명은 상 변화 메모리 장치(phase change memory device) 및 상 변화 메모리 장치의 프로그래밍 방법에 관한 것으로서, 특히 상 변화 메모리 장치의 상 변화 물질을 고 저항 상태에서 저 저항 상태로 프로그래밍 할 경우 상 변화 물질로 인가되는 펄스 폭을 자동으로 조절하는 방법 및 상기 방법을 이용한 상 변화 메모리 장치에 관한 것이다. The present invention is a phase change material if high, particularly a phase change material of phase change memory device relates to a programming method of a phase change memory device (phase change memory device), and a phase change memory device programmed to a low resistance state in the high resistance state It relates to applying a phase change memory device using the method and the method of automatically adjusting the pulse width.

PRAM( Phase Random Access Memory)은 온도 변화에 따른 상 전이에 따라 저항이 변화되는 GST(Ge-Sb-Te)과 같은 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다. PRAM (Phase Random Access Memory) is a non-volatile memory device using a material, such as a GST (Ge-Sb-Te) that the resistance changes according to the phase transition due to temperature change to store data. PRAM은 DRAM의 모든 장점과 불 휘발성, 저소비전력 라는 특징을 가진다. PRAM has all the advantages and nonvolatile, characterized in that the low power consumption of the DRAM.

기입 동작 시, 상 변화 물질(GST)에 전류를 흐르게 하면 상 변화 물질(GST)이 결정 상태(crystalline state) 또는 비결정 상태(amorphous state)로 전이된다. When passing a write operation, the current to the phase change material (GST) the phase change material (GST) is a transition to the crystalline state (crystalline state) or an amorphous state (amorphous state).

상 변화 물질(GST)의 결정 상태 또는 비결정 상태는 상 변화 물질(GST)에 흐르는 전류의 크기와 양에 좌우된다. The crystalline state or the amorphous state of the phase change material (GST) is dependent on the size and amount of the current flowing through the phase change material (GST). 상 변화 물질(GST)에 큰 전류를 짧은 시간동안 흐르게 하면 상 변화 물질(GST)은 비결정 상태로 변화되는데 이러한 상태를 보통 리셋(reset) 상태라고 부르며 데이터 "1"에 대응된다. When flowing a large current to the phase change material (GST) for a short period of time material (GST) the phase change is changed to the amorphous state there is such a state that the call normally reset (reset) state corresponds to data "1".

상 변화 물질(GST)에 리셋 전류보다 작은 전류를 긴 시간동안 흐르게 하면 상 변화 물질(GST)은 결정 상태로 변화되는데 이러한 상태를 보통 셋(set) 상태라고 부르며 데이터 "0"에 대응된다. If the flow for the phase change material longer than the reset current to a small current (GST) material (GST) the phase change is changed to the crystalline state there is such a state that the call normally set (set) state corresponds to data "0". 상 변화 물질(GST)이 리셋 상태인 경우의 저항이 셋 상태인 경우의 저항보다 크다. The phase change material (GST) is greater than the resistance in the case where the resistance of the set state, if the reset state.

상 변화 물질(GST)의 상 변화를 위해서는 일반적으로 900℃이상의 고온이 필요하며 이는 메모리 셀로 인가되는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다. For the phase change of the phase change material (GST) typically require more than 900 ℃ high temperature, which is obtained by the Joule heat (Joule Heating) using a current applied to the memory cells.

도 1은 상 변화 물질의 동작 원리를 설명하는 도면이다. 1 is a view for explaining the operation principle of the phase change material.

일반적으로 고 저항(high resistance)상태 및 저 저항(low resistance)상태에 따라 서로 다른 전류 펄스를 인가하여 상 변화 물질(GST)의 상태를 변화시킨다. Applying a generally high resistance (high resistance) and a low resistance state (low resistance) depending on the state of different current pulses and changes the state of the phase change material (GST).

예를 들어 초기에 저 저항 상태에 있는 메모리 셀을 고 저항 상태로 바꾸고자 할 때, 상 변화 물질(GST)에 전류(ⅰ)를 흐르게 하여 용융점(Melting Temperature : Tm)이상으로 상 변화 물질(GST)을 가열한 뒤 급속히 냉각(fast quenching)시키면 상 변화 물질(GST)은 고 저항 상태가 된다. For example, when high a memory cell in a low resistance state in the initial to want to change a resistance state, the phase change material flow a current (ⅰ) to (GST) to the melting point: a phase change material with at least (Melting Temperature Tm) (GST ) and then cooled rapidly heating the (fast quenching) when the phase change material (GST) is a high-resistance state. 고 저항 상태를 리셋 상태(reset)로 부른다. High resistance state is referred to as a reset state (reset).

반대로 초기에 고 저항 상태에 있는 메모리 셀을 저 저항 상태로 바꾸고자 할 때, 상 변화 물질(GST)에 전류(ⅱ)를 흐르게 하여 상 변화 물질(GST)을 결정화 온도(Crystallization Temperature: Tc) 이상으로 가열한 뒤 일정시간을 유지한 후 냉각시키면 상 변화 물질(GST)이 저 저항 상태가 된다. In contrast, when he initially want to change the memory cell in a high resistance state to the low resistance state, the phase change material flow a current (ⅱ) to (GST) to the temperature of the phase change material (GST) crystallization (Crystallization Temperature: Tc) above heated after the mixture was kept for a predetermined time a phase change material (GST) Upon cooling, this is a low-resistance state. 저 저항 상태를 셋 상태(set)로 부른다. Call the low-resistance state to a set state (set).

상 변화 물질을 고 저항 상태에서 저 저항 상태로 바꿀 경우 일반적으로 저 저항 상태에서 고 저항 상태로 바꾸는 경우보다 많은 시간이 걸린다. If the phase change material and the change to a low resistance state in the resistance state usually takes more time than changing to the high resistance state in the low resistance state.

이 시간은 초기의 고 저항 상태의 저항 값과 관련이 있으며, 고 저항 상태의 저항 값이 클수록 상 변화 물질을 저 저항 상태로 변화시키기 위한 시간이 더 많이 소요된다. This time is a time for changing the phase change material is associated with the resistance of the initial high-resistance state, and the higher the resistance value of the resistance state to the low resistance state takes more.

일반적인 상 변화 메모리 셀의 구조(미도시)에서, 상 변화 물질은 상 변화 물질에 연결된 메탈로부터 전류를 수신하여 상태가 변화된다. In the structure (not shown) of a typical phase-change memory cell, a phase change material, the status is changed to receive a current from the metal associated with the phase change material. 이 때 상 변화 물질과 연결되는 메탈의 접촉 면적에 따라 동일한 전류가 상 변화 물질로 인가되더라도 다른 열 에너지가 발생된다. At this time, the same current is applied to the phase change material in accordance with the contact area of ​​the metal is associated with a change in material is caused even if the other thermal energy.

즉, 상 변화 물질과 메탈의 접촉 면적이 좁다면 동일한 전류에 대해서 큰 열 에너지가 발생되고 접촉 면적이 넓다면 동일한 전류에 대해서 작은 열 에너지가 발생된다. That is, the side surface is narrow, the contact area of ​​the phase change material and a metal, and the large thermal energy generated for the same current is wide, the contact area is a small heat generation for the same current.

종래의 고 저항 상태에서 저 저항 상태로의 상태 변화 방법은 고정된 펄스 폭을 가지는 전류를 상 변화 물질에 인가하거나 또는 무조건 상 변화 물질을 고 저 항 상태로 만든 후 다시 고정된 펄스 폭을 가지는 전류를 상 변화 물질에 인가하는 방법을 사용하였다. State change method for a low resistance state in a conventional high-resistance state, applying a current having a fixed pulse width of the phase change material, or that the unconditional phase change material, create a resistance-state current having a back fixed pulse width It was used the method to be applied to the phase change material.

그런데, 고 저항 상태로 만들기 위한 전류 펄스구간 동안 전기 에너지를 열 에너지로 바꾸어 주는 메탈과 상 변화 물질의 접촉 면적의 차이에 의해 상 변화 물질의 고 저항 상태에서의 저항 값이 조금씩 다를 수 있다. By the way, the resistance value of the metal and the contact area between the phase change material by the difference in the high resistance state of the phase change material may be slightly different to and converted into an electric current pulse interval thermal energy to electric energy for for making a resistance state.

따라서 저항 값이 조금씩 다른 고 저항 상태의 상 변화 물질에 고정된 펄스 폭을 가지는 전류를 인가하여 저 저항 상태로 만드는 방법은 저 저항 상태의 상 변화 물질의 저항 값도 조금씩 달라지게 만들뿐만 아니라 상 변화 물질을 완벽한 저 저항 상태로 만들 수 없는 문제가 있다. Therefore, the resistance value to create a slightly different and applying a current having a pulse width fixed to the phase change material in the resistive state to a low resistance state is a resistance of the phase change material of a low resistance state as well as make varies little by little changes there is a problem that can not create a perfect material to a low resistance state.

상 변화 물질의 저 저항 상태가 불안정하여 읽기 동작 시(read operation) 센스 앰프 회로가 센싱할 수 있는 저 저항 상태보다 상 변화 물질의 저항 값이 크다면 읽기 결함(reading fail)이 발생되는 문제가 있다. If during the low resistance state of the phase change material read by unstable operation (read operation) is greater the resistance of the phase change material than the low-resistance state in which the sense amplifier circuit to sense a problem that the generated read defect (reading fail) .

본 발명이 이루고자하는 기술적 과제는 상 변화 물질을 고 저항에서 저 저항으로 변화시킬 경우 상 변화 물질의 저항 값의 변화를 검사하여 상 변화 물질로 인가되는 전류의 펄스 폭을 자동으로 조절하는 방법을 제공하는데 있다. Provide a technical problem is how to automatically adjust the pulse width of current applied to the phase change material to examine the change in the resistance of the phase change material when said phase change material to change to a low resistance in the ground another object of the present invention It is to.

본 발명이 이루고자하는 다른 기술적 과제는 상 변화 물질로 인가되는 전류의 펄스 폭을 조절하여 상 변화 물질이 고 저항에서 저 저항으로 완전히 변화될 수 있는 상 변화 메모리 장치를 제공하는데 있다. The present invention is to provide a phase change memory device, which can be completely transformed into a low resistance at a high phase change material to control the pulse width of current applied to the phase change material resistor.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법은, 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서, (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계, (b) 상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하는 단계 및 (c) 상기 제어 신호가 제 1 레벨이면 상기 (b)단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단하는 단계를 구비한다. The technical problem to attain to a pulse width auto-control method to be applied to the phase change memory device according to an embodiment of the present invention is, that by applying the first pulse or in response to a second pulse that changes state as a resistance or a low resistance in the automatic control method for a pulse width that is applied to a phase change memory device comprising a phase change material, (a) applying a first pulse to the bit line connected to a particular memory cell of the phase change memory device, (b) the outputting a control signal by comparing the voltage level of the bit line and the reference voltage level, and (c) if the control signal is a first level when the control signal the second level continues the operation of step (b), wherein and a step of blocking the first pulse.

상기 (a) 단계는 (a1) 소정의 정보 신호에 응답하여 상기 특정 메모리 셀의 워드 라인을 인에이블 시키는 단계, (a2) 상기 제 1 펄스를 인에이블 시키는 단계 및 (a3) 상기 특정 메모리 셀의 비트라인을 선택하고 상기 제 1 펄스를 인가하는 단계를 구비한다. Wherein the step (a) of the step, and (a3) ​​the particular memory cell to enable the phase, (a2) the first pulse to enable the word line of the specific memory cell in response to the predetermined information signal (a1) select a bit line, and comprising the step of applying the first pulse.

상기 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다. The reference voltage level is a voltage level of the bit line in the case where the phase change material in a low resistance state. 상기 (c) 단계는 (c1) 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 크면 상기 제어 신호를 제 1 레벨로 발생하고 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 작으면 상기 제어 신호를 제 2 레벨로 발생하는 단계 및 (c2) 상기 제어 신호에 응답하여 상기 제 1 펄스를 디스에이블 시키는 단계를 구비한다. Said step (c) comprises (c1) When generating the control signal, the voltage level of the bit line is greater than the reference voltage level to the first level and the voltage level of the bit line is less than the reference voltage level of the control signal the method comprising: generating a 2-level and (c2) includes the step of disabling the first pulse in response to the control signal.

상기 제 1 펄스 및 상기 제 2 펄스는 전류 펄스이다. The first pulse and the second pulse is a current pulse. 상기 제 1 펄스의 전류 레벨은 상기 제 2 펄스의 전류 레벨보다 작다. The current level of the first pulse is less than the current level of the second pulse.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 상 변화 메모리 장치는 상 변화 메모리 어레이, 기입 드라이버 및 자동 펄스 폭 제어부를 구비한다. The technical problem the phase change in accordance with an embodiment of the present invention for achieving the memory device includes a phase change memory array, a write driver and automatic pulse width control. 상 변화 메모리 어레이는 상기 상 변화 물질을 구비한다. The phase change memory array is provided with the phase change material.

기입 드라이버는 제어 신호에 응답하여 상기 제 1 펄스를 상기 상 변화 메모리 어레이에 인가하거나 차단하며, 리셋 활성 신호에 응답하여 상기 제 2 펄스를 상기 상 변화 메모리 어레이로 인가하거나 차단한다. The write driver, and in response to a control signal applied to or blocking the first pulse in the phase change memory array, is applied or cut off the second pulse in response to an active reset signal to the phase change memory array.

자동 펄스 폭 제어부는 상기 상 변화 메모리 어레이의 특정 메모리 셀의 상 변화 물질을 저 저항 상태로 프로그래밍(programing)하는 경우, 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 제어 신호를 발생한다. The automatic pulse width controller compares the voltage level with the reference voltage level of the bit line coupled When programming (programing) a phase change material in a particular memory cell of the phase change memory array to a low resistance state, the particular memory cell and the control It generates a signal.

상기 기입 드라이버는 상기 제 1 펄스를 발생하는 제 1 전류원, 상기 제 2 펄스를 발생하는 제 2 전류원, 상기 제어 신호에 응답하여 상기 제 1 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 1 스위치부 및 상기 리셋 활성 신호에 응답하여 상기 제 2 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 2 스위치부를 구비한다. A first switch unit to the write driver in response to the second current source, the control signal for generating a first current source, the second pulse for generating said first pulse applying or blocking the first pulse to the memory array, and in response to the reset signal active and a second switch unit for applying to the memory array or block of the second pulse.

상기 제 1 스위치부는 상기 제어 신호가 제 1 레벨이면 상기 제 1 펄스를 상기 메모리 어레이로 인가하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단한다. Said first switch portion when the control signal first level and applying the first pulse to the memory array, when the control signal a second level to block the first pulse.

상기 자동 펄스 폭 제어부는 비교부 및 제어 신호 발생부를 구비한다. The automatic pulse width control unit comprising a comparing unit and a control signal is generated. 비교 부는 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 크면 비교 신호를 제 2 레벨로 출력하고, 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 작으면 상기 비교 신호를 제 1 레벨로 출력한다. Comparing unit, the voltage level of the bit line compares the voltage level with the reference voltage level of the bit line coupled to the particular memory cell and outputs a larger comparison signal than the reference voltage level to the second level, the voltage level of the bit line If smaller than the reference voltage level and it outputs the comparison signal to a first level.

제어 신호 발생부는 상기 비교 신호가 제 2 레벨이면 상기 제어 신호를 제 1 레벨로 발생하고 상기 비교 신호가 제 1 레벨이면 상기 제어 신호를 제 2 레벨로 발생한다. Control signal generating unit if the comparison signal the second level, generating the control signal to a first level, and if the comparison signal a first level and generating the control signal to the second level. 상기 비교부는 센스 앰프 회로이다. The comparison unit is a sense amplifier circuit.

상기 센스 앰프 회로는 상기 상 변화 메모리 장치의 독출 동작시 이용된다. The sense amplifier circuit is used during the read operation of the phase change memory device. 상기 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다. The reference voltage level is a voltage level of the bit line in the case where the phase change material in a low resistance state.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 펄스 폭 자동 제어 방법은 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서 (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계, (b) 상기 특정 메모리 셀의 상 변화 물질의 저항 변화를 모니터링 하는 단계 및 (c) 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있지 아니하면 상기 (b)단계의 동작을 계속하고, 저 저항 상태에 있으면 상기 제 1 펄스를 차단하는 단계를 구비한다. Phase having a phase change material which is the technical problem of pulse-width auto-control method according to another embodiment of the present invention for achieving the state with a high response to the first pulse or the second pulse applied to the resistance or low-resistance change in the automatic control method for a pulse width applied to the variable memory device (a) the step of applying a first pulse to the bit line connected to a particular memory cell of the phase change memory device, (b) a phase change material in the particular memory cell, monitoring the resistance change and (c) if no not in the low resistance state, the phase change material in the particular memory cell to continue the operation of the step (b), and blocking the first pulse is in the low resistance state and a.

상기 (c) 단계는 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨이 소정의 기준 전압 레벨보다 작으면 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있다고 판단한다. Wherein the step (c) if it is determined that the voltage level of the bit line coupled to the particular memory cell is less than the predetermined reference voltage level, the phase change material in the particular memory cell to the low resistance state.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 상 변화 메모리 셀의 상태를 설정하는 방법은 (a) 상기 상 변화 메모리 셀을 상 변화시키면서 상기 상 변화 메모리 셀의 상태를 관찰하는 단계, (b) 상기 상 변화 메모리 셀이 제 1 상태로 되었는지를 판단하는 단계 및 (c) 상기 상 변화 메모리 셀이 제 1 상태가 아니면 상기 (b)단계의 동작을 계속하고, 제 1 상태이면 상기 상 변화 메모리 셀의 상 변화를 중지하는 단계를 구비한다. How to set the state of the phase change memory cell in accordance with another embodiment of the present invention for achieving the above-mentioned technical problems is (a) while the phase change of the phase change memory cells to observe the state of the phase change memory cell, (b) step of the phase change memory cell, determining whether the first state, and (c) the phase change memory cell is not in the first state, and continues the operation of step (b), the first state when the phase and a step of stopping the phase change of the change memory cell.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. It shall refer to the contents described in the present invention and the accompanying drawings and drawings in order to fully understand the objectives achieved by the practice of the present invention and the advantages on the operation of the present invention illustrating a preferred embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. Below, by describing the preferred embodiments of the invention with reference to the accompanying drawings, the present invention will be described in detail. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. Like reference numerals in the drawings denote like elements.

도 2는 상 변화 물질에서 상 변화가 일어나는 경우의 전압 및 전류의 관계를 설명하는 도면이다. Figure 2 is a view for explaining the relationship between the voltage and current in the case where the phase change material in the phase change occurs.

도 2를 참조하면, 전압 전류 관계 곡선은 읽기 동작을 위한 리셋(고 저항) 상태(ⅰ) 및 셋(저 저항)상태(ⅲ)와 상 변화 물질을 셋 상태로 만들기 위한 (ⅱ)의 구간으로 구분된다. 2, the voltage-current relationship curves in interval of the reset (high resistance) state (ⅰ) and three (low resistance) state (ⅲ) and (ⅱ) for making a phase change material as a set state for a read operation It is separated.

상 변화 물질을 리셋 상태(ⅰ)에서 셋 상태(ⅲ)로 상 변화시키기 위해서 (ⅱ) 구간의 전류를 일정 시간동안 인가한다. A phase change material in a current of (ⅱ) section in order to phase-change to the set state (ⅲ) in the reset state (ⅰ) is applied for a period of time. 따라서 시간에 따른 저항 변화는 (ⅰ) → (ⅱ) → (ⅲ) 의 순서로 변화된다. Therefore, the resistance changes with time is changed in the order of (ⅰ) → (ⅱ) → (ⅲ).

도 3은 상 변화 물질에서 상 변화가 일어나는 경우의 저항 변화를 설명하는 도면이다. 3 is a view for explaining the change in resistance when the phase change occurs in the phase change material.

도 4는 도 3의 상 변화를 위하여 상 변화 물질로 인가되는 셋 펄스를 설명하는 도면이다. 4 is a view for explaining a set pulse which is applied to the phase change material for the phase change in FIG.

도 3 내지 도 4를 참조하여 좀더 상세한 저항 변화 동작을 살펴본다. Reference to Figure 3 to Figure 4, a more detailed look at the resistance change operation.

도 3과 같이 상 변화 물질이 리셋 상태에서 셋 상태로 변화될 때 도 4의 셋 펄스 인가 구간동안 상 변화 물질의 저항이 감소된다. The resistance of the phase change material during the phase change applied to the set pulse duration of Figure 4 when the material is changed to the set state from the reset state as shown in FIG. 3 is reduced. 상 변화 물질의 저항이 감소되는 시간은 상 변화 물질의 리셋 상태의 초기 저항 값이 어떠한가에 따라 달라진다. Time at which the resistance of the phase change material reduction will depend on: What is the initial resistance of the reset state of the phase change material.

도 5는 도 3의 상 변화에 따라 비트라인의 전압 레벨의 변화를 설명하는 도면이다. 5 is a view for explaining the change of the voltage level of the bit line in accordance with the phase change in FIG.

상 변화 물질이 리셋(고 저항) 상태에서 셋(저 저항) 상태로 변화될 때 상 변화 물질로 인가된 고정된 셋 전류에 의하여 상 변화 물질이 연결된 비트라인의 전압은 도 5와 같이 된다. Voltage of the phase change material is reset (high resistance) state set (low resistance) of the bit line is at the phase change material in the phase change by a fixed current applied to the three material associated time a change to the state in is as shown in FIG.

상 변화 물질로 인가되는 전류가 고정되어 있으므로 비트라인의 전압 레벨은 상 변화 물질의 저항 값에 비례한다. Since the current applied to the phase change material is fixed voltage level of the bit line is proportional to the resistance of the phase change material. 따라서 상 변화 물질이 리셋(고 저항) 상태일 경우에는 비트라인의 전압 레벨이 높고 상 변화 물질이 셋(저 저항) 상태일 경우에는 비트라인의 전압 레벨이 낮다. Therefore, if the phase change material is reset (high resistance) state, the bit line is high and the phase change material is set (low resistance) state when the voltage level is low, the one in which the voltage level of the bit line.

따라서, 본 발명은 상 변화 물질에 연결된 비트라인 전압을 상 변화 물질의 상태가 변화되는 구간동안 관찰하여 비트라인의 전압 레벨이 상 변화 물질의 셋(저 저항) 상태를 나타내는 기준 전압 레벨과 동일해지면 상 변화가 완료되었음을 자동으로 감지한다. Thus, haejimyeon present invention by observing the bit line voltage is connected to the phase change material during the period in which the state change of the phase change material equal to the reference voltage level, the voltage level of the bit line represents the set (low resistance) state of the phase change material automatically detect that the change is complete.

도 6은 본 발명의 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우차트이다. 6 is a flow chart illustrating an automatic pulse width control method according to an embodiment of the invention.

도 6을 참조하면, 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법(600)은 먼저 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가한다.(610 단계) 6, the first pulse or the second phase change pulse width automatically control method 600 is applied to a memory device having a phase change material that is high in response to the pulse changes state resistance or low-resistance first the a bit line coupled to a particular memory cell of the phase change memory device is applied to the first pulse (step 610)

상기 610 단계는 소정의 정보 신호에 응답하여 상기 특정 메모리 셀의 워드 라인을 인에이블 시키는 단계, 상기 제 1 펄스를 인에이블 시키는 단계 및 상기 특정 메모리 셀의 비트라인을 선택하고 상기 제 1 펄스를 인가하는 단계를 구비한다. The step 610 is applied to select the predetermined step of in response to the information signal to enable the word line of the specific memory cell, the step of enabling the first pulse and the bit line of the particular memory cell, and the first pulse and a step of.

상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하고 제어 신호가 제 1 레벨인지 제 2 레벨인지를 판단한다.(620 단계) 상기 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다. Outputting a control signal by comparing a voltage level of the bit line and the reference voltage level, it is determined whether the second level if the control signal is a first level (step 620), the reference voltage level of said phase change material in a low resistance state a voltage level of the bit line in the case of.

상기 제어 신호가 제 1 레벨이면 상기 620 단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단한다.(630 단계) If the control signal the first level to continue the operation of the step 620, and if the control signal a second level to block the first pulse (step 630)

630 단계는 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 크면 제어 신호를 제 1 레벨로 발생하고 상기 비트라인의 전압 레벨이 상기 기준 전압 레 벨보다 작으면 상기 제어 신호를 제 2 레벨로 발생하는 단계 및 상기 제어 신호에 응답하여 상기 제 1 펄스를 디스에이블 시키는 단계를 구비한다. Step 630 is the voltage level of the bit line and generating a greater control signal than the reference voltage level to the first level if the voltage level of the bit line is less than the reference voltage level for generating the control signal with a second level by step and in response to the control signal comprises the step of disabling the said first pulse.

도 7은 도 6의 펄스 폭 자동 제어 방법을 적용시킨 상 변화 메모리 장치를 설명하는 블록도이다. 7 is a block diagram illustrating a phase change memory device of applying the pulse-width auto-control method of FIG.

도 6 및 도 7을 참조하여 본 발명의 실시예에 따른 펄스 폭 자동 제어 방법 및 상 변화 메모리 장치의 동작을 설명한다. 6 and 7 will be described the operation of the pulse-width auto-control method and a phase change memory device according to an embodiment of the invention.

도 7의 상 변화 메모리 장치(700)는 상 변화 메모리 어레이(710), 기입 드라이버(720) 및 자동 펄스 폭 제어부(730)를 구비한다. The phase change memory device 700 of Figure 7 includes a phase change memory array 710, a write driver 720 and the automatic pulse-width controller 730. The 상 변화 메모리 어레이(710)는 상 변화 물질(미도시)을 구비한다. The phase change memory array 710 is provided with a phase change material (not shown).

먼저, 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가한다.(610 단계) 비트라인으로 제 1 펄스를 인가하기 위하여 소정의 정보 신호에 응답하여 상기 특정 메모리 셀의 워드 라인(미도시)을 인에이블 시켜야 한다. First, specific to the bit line connected to the memory cell applies a first pulse (step 610) bit lines in said specific memory cell in response to a predetermined information signal in order to apply a first pulse word of the phase change memory device It shall enable the line (not shown). 여기서 정보 신호는 워드 라인(미도시)을 선택하는 신호 및 인에이블 시키는 신호를 의미한다. The information signal is meant a signal to the enable signal, and selecting a word line (not shown).

워드 라인(미도시)을 인에이블 시킨 후 제 1 펄스(P_SET)를 인에이블 시키고 특정 메모리 셀의 비트라인(BLk)을 선택한 후 제 1 펄스(P_SET)를 인가한다. Then after enabling the word line (not shown) enable the first pulse (P_SET) and selected bit lines (BLk) of the particular memory cell and applies a first pulse (P_SET).

이러한 동작은 도 7의 기입 드라이버(720)에서 수행된다. This operation is performed in the write driver 720 of FIG. 기입 드라이버(720)는 제어 신호(CTRLS)에 응답하여 제 1 펄스(P_SET)를 상 변화 메모리 어레이(710)에 인가하거나 차단한다. Write driver 720 applying or blocking the first pulse (P_SET) a phase change memory array 710 in response to a control signal (CTRLS). 또한 기입 드라이버(720)는 리셋 활성 신호(REN)에 응답하여 제 2 펄스(P_RESET)를 상 변화 메모리 어레이(710)로 인가하 거나 차단한다. In addition, the write driver 720 is blocked, or the second pulse (P_RESET) in response to an active reset signal (REN) of a phase change memory array 710.

제 1 펄스(P_SET) 및 제 2 펄스(P_RESET)는 전류 펄스이다. A first pulse (P_SET) and second pulse (P_RESET) is a current pulse. 제 1 펄스(P_SET)는 상 변화 물질을 셋(저 저항) 상태로 변화시키기 위한 셋 전류를 의미하고 제 2 펄스(P_RESET)는 상 변화 물질을 리셋(고 저항) 상태로 변화시키기 위한 리셋 전류를 의미한다. A first pulse (P_SET) refers to the set current for changing the phase change material to the set (low resistance) state and a second pulse (P_RESET) is reset current for changing the phase change material to the reset (high resistance) state it means. 따라서, 제 1 펄스(P_SET)의 전류 레벨은 제 2 펄스(P_RESET)의 전류 레벨보다 작다. Thus, the current level of the first pulse (P_SET) is smaller than the current level of the second pulse (P_RESET).

좀 더 설명하면, 기입 드라이버(720)는 제 1 펄스(P_SET)를 발생하는 제 1 전류원(IS1), 제 2 펄스(P_RESET)를 발생하는 제 2 전류원(IS2), 제어 신호(CTRLS)에 응답하여 제 1 펄스(P_SET)를 상 변화 메모리 어레이(710)로 인가하거나 차단하는 제 1 스위치부(SW1) 및 리셋 활성 신호(REN)에 응답하여 제 2 펄스(P_RESET)를 상 변화 메모리 어레이(710)로 인가하거나 차단하는 제 2 스위치부(SW2)를 구비한다. If further described, the write driver 720 is responsive to a first current source (IS1), the second pulse the second current source (IS2), control signals (CTRLS) for generating a (P_RESET) for generating a first pulse (P_SET) the first pulse (P_SET) a phase change memory array 710 to the first switching unit (SW1) and in response to the reset activation signal (REN) a second pulse (P_RESET) a phase change memory array (710 for applying or block ) to be applied, or a second switch portion (SW2) for blocking.

상 변화 메모리 어레이(710)의 특정한 메모리 셀의 워드 라인이 선택되고 대응되는 특정한 비트 라인(BLk)이 선택되면 제 1 스위치부(SW1)는 제어 신호(CTRLS)에 응답하여 제 1 전류원(IS1)으로부터 발생된 제 1 펄스(P_SET)를 비트 라인(BLk)으로 인가한다. When the phase-change selecting the word lines of a particular memory cell of the memory array 710 and a particular bit line (BLk) is selected corresponding to the first switching unit (SW1) in response to the control signal (CTRLS) the first current source (IS1) and it applies a first pulse (P_SET) generated from the bit line (BLk).

그리고, 상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하고 제어 신호가 제 1 레벨인지 제 2 레벨인지를 판단한다.(620 단계) 상기 제어 신호가 제 1 레벨이면 상기 620 단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단한다.(630 단계) And, it outputs a control signal by comparing the voltage level of the bit line and the reference voltage level, and determines whether the control signal is the first level that the second level (step 620), the step 620 if the control signal the first level and continuing to operate, and if the control signal a second level to block the first pulse (step 630)

특정한 비트라인(BLk)의 전압 레벨과 기준 전압 레벨을 비교하는 동작은 자동 펄스 폭 제어부(730)에서 수행된다. Voltage level and operable to compare the reference voltage level of a particular bit line (BLk) is carried out in an automated pulse-width controller 730. The 즉, 자동 펄스 폭 제어부(730)는 상 변화 메모리 어레이(710)의 특정 메모리 셀의 상 변화 물질을 저 저항 상태로 상 변화시키는 경우, 특정 메모리 셀에 연결된 비트라인(BLk)의 전압 레벨과 기준 전압(VREF) 레벨 을 비교하여 제어 신호(CTRLS)를 발생한다. That is, the automatic pulse width control unit 730 is the case of phase change the phase change material in a particular memory cell of the phase change memory array 710 to the low resistance state, the voltage level and the reference bit line (BLk) associated with a specific memory cell comparing a voltage (VREF) level, and generates a control signal (CTRLS).

자동 펄스 폭 제어부(730)는 비교부(735) 및 제어 신호 발생부(740)를 구비한다. Automatic pulse width control unit 730 is provided with a comparing unit 735 and a control signal generating unit 740. The 비교부(735)는 특정 메모리 셀에 연결된 비트라인(BLk)의 전압 레벨과 기준 전압(VREF) 레벨을 비교하여 비트라인(BLk)의 전압 레벨이 기준 전압(VREF) 레벨보다 더 크면 비교 신호(COMS)를 제 2 레벨로 출력하고, 비트라인(BLk)의 전압 레벨이 기준 전압(VREF) 레벨보다 더 작으면 비교 신호(COMS)를 제 1 레벨로 출력한다. A comparison unit 735, the bit line (BLk) voltage level and a reference voltage comparison signal (VREF), the voltage level of the bit line (BLk) is greater than the reference voltage (VREF) level compared to the level of the associated with the particular memory cell ( outputting a COMS) to the second level, and if the voltage level of the bit line (BLk) is smaller than the reference voltage (VREF) level and outputs a comparison signal (COMS) to a first level.

비트라인(BLk)의 전압 레벨이 기준 전압(VREF)의 레벨보다 크다는 것은 상 변화 물질이 아직 셋(저 저항) 상태가 아니라는 것을 의미한다. The voltage level of the bit line (BLk) is greater than the level of the reference voltage (VREF) it means that the phase change material still set (low resistance) is not a condition. 그리고 비트라인(BLk)의 전압 레벨이 기준 전압(VREF)의 레벨보다 작다는 것은 상 변화 물질이 셋(저 저항) 상태라는 것을 의미한다. And the voltage level of the bit line (BLk) is less than the level of the reference voltage (VREF) means that the phase change material in the set state (low resistance).

따라서, 특정한 비트라인(BLk)에 연결된 상 변화 물질이 고 저항 상태에서 저 저항 상태로 변화되는 동안은 비교부(735)는 비교 신호(COMS)를 제 2 레벨로 발생하고 상 변화 물질이 완전히 저 저항 상태로 되면 비교부(735)는 비교 신호(COMS)를 제 1 레벨로 발생한다. Thus, the specific bit for the phase change material is connected to the line (BLk) and is changed to a low resistance state in the resistance state comparison unit 735 compares the signal (COMS) for the two completely that occur in two levels, the phase change material When a resistance state comparison unit 735 generates a comparison signal (COMS) to a first level.

상기 비교부(735)는 센스 앰프 회로일 수 있다. The comparison unit 735 may be a sense amplifier circuit. 일반적으로 상 변화 메모리 장치의 센스 앰프 회로는 상 변화 메모리 장치의 독출 동작시 상 변화 물질로 인가 되는 전류 양을 측정하는데 이용된다. In general, the sense amplifier circuit of a phase change memory device is used to measure the amount of current applied to the phase change material during a read operation of a phase change memory device.

그러나 본 발명에서 센스 앰프 회로는 상 변화 메모리 장치의 독출 동작에 이용되는 것뿐만 아니라 상 변화 물질을 저 저항 상태로 설정할 경우 비트라인의 전압 레벨을 측정하여 기준 전압(VREF) 레벨과 비교하는 데에도 이용된다. However, even for the sense amplifier circuit is compared to the phase change read out to be used in the operation as well as when setting the phase change material of a low resistance state in the bit line voltage level of the measuring reference voltage (VREF) level of the memory device in the present invention It is used.

또한 본 발명의 상 변화 메모리 장치(700)는 독출 동작에 이용되는 센스 앰프 회로 이외에 상 변화 물질을 저 저항 상태로 설정할 경우 비트라인의 전압 레벨을 측정하여 기준 전압(VREF) 레벨과 비교하기 위한 별도의 센스 앰프 회로를 구비할 수 도 있다. Also separately for comparison with the present invention a phase change memory device 700 includes a sense amplifier circuit for the phase change material by measuring the voltage level of the bit line reference voltage (VREF) when set to a low resistance state in addition to be used in a read operation the level of a may also be provided with a sense amplifier circuit.

제어 신호 발생부(740)는 비교 신호(COMS)가 제 2 레벨이면 제어 신호(CTRLS)를 제 1 레벨로 발생하고 비교 신호(COMS)가 제 1 레벨이면 제어 신호(CTRLS)를 제 2 레벨로 발생한다. A control signal generating unit 740 compares the signal if (COMS) is the is second level and generating a control signal (CTRLS) to a first level, and a comparison signal (COMS) a first level control signal (CTRLS) with a second level Occurs.

그러면, 기입 드라이버(720)의 제 1 스위치부(SW1)는 제어 신호(CTRLS)가 제 1 레벨이면 제 1 펄스(P_SET)를 상 변화 메모리 어레이(710)로 인가하고, 제어 신호(CTRLS)가 제 2 레벨이면 제 1 펄스(P_SET)를 차단한다. Then, write the first switch portion (SW1) is a control signal (CTRLS) is first applied if the first level of the first pulse (P_SET) of a phase change memory array 710, and the control signal (CTRLS) of driver 720 is If the second level to block the first pulse (P_SET).

제어 신호(CTRLS)가 제 1 레벨로 발생되면 상 변화 물질이 아직 저 저항 상태로 완전히 변화되지 아니하였다는 것을 의미하므로 제 1 스위치부(SW1)는 제 1 펄스(P_SET)를 계속하여 상 변화 메모리 어레이(710)로 인가한다. Control signal (CTRLS) is because it means that if generation of a first level, the phase change material were not yet been completely changed to the low resistance state, the first switch portion (SW1) is continuously phase-change memory, a first pulse (P_SET) It is applied to the array 710.

제어 신호(CTRLS)가 제 2 레벨로 발생되면 상 변화 물질이 완전히 저 저항 상태로 완전히 변화되었다는 것을 의미하므로 제 1 스위치부(SW1)는 제 1 펄스(P_SET)를 차단한다. It means that the control signal (CTRLS) has been completely changed to the phase change material is completely the low resistance state occurs when the second level, the first switch portion (SW1) is off the first pulse (P_SET). 제 1 펄스(P_SET)의 전류 레벨은 상 변화 물질이 저 저항 상태로 변화될수록 감소될 수 있다. The current level of the first pulse (P_SET) can be reduced the more the phase change material changes to a low resistance state.

상 변화 물질의 저항 상태가 낮아지는 것을 인식하여 기입 드라이버(720)의 제 1 전류원(IS1)을 제어하여 제 1 펄스(P_SET)의 전류 레벨을 감소시킬 수 있을 것이다. The resistance state of the phase change material is lowered to recognize that by controlling the first current source (IS1) of the write driver 720 will be able to reduce the current level of the first pulse (P_SET). 그러나, 상 변화 물질이 저 저항 상태로 변화되어도 제 1 펄스(P_SET)의 전류 레벨을 일정하게 유지할 수도 있다. However, the phase change material can be maintained even if the change to a low resistance state to a certain current level of the first pulse (P_SET).

종래의 고정 펄스 폭을 가지는 셋 전류를 이용하여 상 변화 물질을 고 저항에서 저 저항으로 만드는 것과 달리 본 발명에서는 상 변화 물질이 완전히 저 저항 상태로 되는 순간까지 셋 전류를 계속 인가할 수 있고, 상 변화 물질이 완전히 저 저항 상태로 되면 셋 전류를 차단할 수 있는 장점이 있다. Unlike that of the phase change material by using a set of currents having the conventional fixed pulse width to create a low resistance in the ground can be applied in the present invention continue to set the current to the point that in a completely low-resistance state phase change material, the this change in material has an advantage that could block the current three when fully to the low resistance state.

도 8은 상 변화 물질이 고 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다. 8 is a timing diagram illustrating the operation of a phase change memory device of Figure 7, if the phase change material and a phase change to a low resistance state in the high resistance state.

먼저 어드레스 신호(ADDRESS)와 기입 인에이블 신호(WEb)가 상 변화 메모리 장치(700)로 인가된다. The first address signal (ADDRESS) and a write enable signal (WEb) is applied to the phase change memory device 700. 어드레스 신호(ADDRESS)는 제 1 펄스(셋 펄스)(P_SET)가 인가될 메모리 셀(미도시)의 주소에 관한 정보를 가진다. Address signal (ADDRESS) has information about the address of the first pulse (set pulse) (P_SET) (not shown) is applied to the memory cell.

워드라인 선택 신호(W/L)에 의해서 메모리 셀(미도시)의 워드라인이 활성화되고 제 1 펄스(셋 펄스)(P_SET)가 활성화되어 메모리 셀(미도시)로 인가된다. Word line selection signal (W / L) of the word lines of the memory cell (not shown) is activated by the first pulse (set pulse) (P_SET) is active is applied to a memory cell (not shown). 그리고, 메모리 셀(미도시)에 연결된 비트라인(BLk)의 전압 레벨을 측정한다. And measures the voltage level of the bit line (BLk) connected to the memory cells (not shown).

상 변화 물질이 처음에 리셋(고 저항)상태라면 비트라인(BLk)의 전압 레벨은 기준 전압(VREF)의 레벨보다 높을 것이다. If the phase change material in the first reset state (high resistance) to the voltage level of the bit line (BLk) is higher than the level of the reference voltage (VREF). 비교부(735)는 기준 전압(VREF)레벨보다 비트라인(BLk)의 전압 레벨이 높으므로 비교 신호(COMS)를 제 2 레벨로 발생한다. Comparing unit 735 generates a comparison signal (COMS) to a second level that increases the voltage level of the bit line (BLk) than the reference voltage (VREF) level.

여기서 제 2 레벨은 설명의 편의를 위하여 로우 레벨로 설정한다. Wherein the second level is set to the low level for the convenience of explanation. 제어 신호 발생부(740)는 비교 신호(COMS)에 응답하여 제어 신호(CTRLS)를 제 1 레벨로 발생한다. Control signal generating unit 740 in response to the comparison signal (COMS) generates a control signal (CTRLS) to a first level.

그러나 시간이 지남에 따라 상 변화 물질로 인가되는 제 1 펄스(셋 펄스)(P_SET)에 의하여 비트라인(BLk)의 전압 레벨이 낮아진다. However, the voltage level of the bit line (BLk) becomes low by the first pulse (set pulse) (P_SET) applied to the phase change material over time. 기준 전압(VREF)레벨과 비트라인(BLk)의 전압 레벨이 동일해지는 순간 비교부(735)는 비교 신호(COMS)를 제 1 레벨로 출력한다. The reference voltage (VREF) level and the bit line time comparison unit 735, the voltage level becomes equal to the (BLk) and outputs a comparison signal (COMS) to a first level. 그러면 제어 신호 발생부(740)는 제어 신호(CTRLS)를 제 2 레벨로 발생한다. The control signal generating unit 740 generates a control signal (CTRLS) to the second level.

제 2 레벨로 발생된 제어 신호(CTRLS)는 제 1 스위치부(SW1)의 스위치를 차단하여 제 1 펄스(셋 펄스)(P_SET)를 비활성화 시키고 워드 라인 선택 신호(W/L)도 비활성화 시킨다. A control signal (CTRLS) generating a second level of the first blocks the switch in the switching unit (SW1) to disable the first pulse (set pulse) (P_SET) and de FIG word line selection signal (W / L). 도 8의 동작 타이밍 도에서 알 수 있듯이, 제 1 펄스(셋 펄스)(P_SET)의 펄스 폭은 고정된 것이 아니라 상 변화 물질의 저항 상태에 따라 달라진다. As can be seen from the operation timing of FIG. 8, the pulse width of the first pulse (set pulse) (P_SET) depends on the resistance state of the phase change material it is not fixed.

즉, 상 변화 물질이 완전히 저 저항 상태로 상 변화 될 때까지 제 1 펄스(셋 펄스)(P_SET)는 인가되고 상 변화 물질이 완전히 저 저항 상태로 상 변화되면 제 1 펄스(셋 펄스)(P_SET)는 비활성화 된다. That is, until the phase change of a phase change material is completely low-resistance state the first pulse (set pulse) (P_SET) is is applied, and the phase change material is completely phase change to a low resistance state, the first pulse (set pulse) (P_SET ) it is disabled.

도 9는 상 변화 물질이 저 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다. 9 is a timing diagram illustrating the operation of a phase change memory device of Figure 7 if the phase change to a low resistance state in the low resistance state, the phase change material.

도 8의 동작과 동일하게 어드레스 신호(ADDRESS)와 기입 인에이블 신호(WEb)가 상 변화 메모리 장치(700)로 인가된다. It is applied to the operation and the same address signal (ADDRESS) and a write enable signal (WEb) a phase change memory device 700 of Fig. 워드라인 선택 신호(W/L)에 의해서 메모 리 셀(미도시)의 워드라인이 활성화되고 제 1 펄스(셋 펄스)(P_SET)가 활성화되어 메모리 셀(미도시)로 인가된다. By the word line select signal (W / L) memory is activated word lines of the cell (not shown) is enabled and the first pulse (set pulse) (P_SET) is applied to a memory cell (not shown). 그리고, 메모리 셀(미도시)에 연결된 비트라인(BLk)의 전압 레벨을 측정한다. And measures the voltage level of the bit line (BLk) connected to the memory cells (not shown).

상 변화 물질이 처음에 셋(저 저항)상태라면 비트라인(BLk)의 전압 레벨은 기준 전압(VREF)의 레벨보다 낮을 것이다. If the phase change material is set (low resistance) state to the first voltage level of the bit line (BLk) is lower than the level of the reference voltage (VREF). 따라서 비교부(735)는 기준 전압(VREF)레벨보다 비트라인(BLk)의 전압 레벨이 낮으므로 비교 신호(COMS)를 계속 제 1 레벨로 발생한다. Therefore, the comparing unit 735 generates a comparison signal (COMS) voltage level is low, because the reference voltage (VREF), a bit line (BLk) than the level continued to a first level.

여기서 제 1 레벨은 설명의 편의를 위하여 하이 레벨로 설정한다. Wherein the first level is set to the high level for the convenience of explanation. 제어 신호 발생부(740)는 비교 신호(COMS)에 응답하여 제어 신호(CTRLS)를 제 2 레벨로 발생한다. Control signal generating unit 740 in response to the comparison signal (COMS) generates a control signal (CTRLS) to the second level.

제 2 레벨로 발생된 제어 신호(CTRLS)는 제 1 스위치부(SW1)의 스위치를 차단하여 제 1 펄스(셋 펄스)(P_SET)를 비활성화 시키고 워드라인 선택 신호(W/L)도 비활성화 시킨다. A control signal (CTRLS) generating a second level of the first blocks the switch in the switching unit (SW1) to disable the first pulse (set pulse) (P_SET) and de FIG word line selection signal (W / L).

도 9의 동작 타이밍도에서 알 수 있듯이 본 발명은 초기에 저 저항 상태로 있는 상 변화 물질을 다시 저 저항 상태로 설정할 경우 불필요한 동작을 최소화하여 제 1 펄스(셋 펄스)의 펄스 폭을 최소화 함으로써 동작 전류를 감소시키는 효과도 있다. The present invention, as seen from the operation timing of 9 degrees is when setting the phase change material in a low resistance state in the initial back to a low resistance state with a minimum of unnecessary operation action by minimizing the pulse width of the first pulse (set pulse) It has an effect of reducing the current.

도 10은 본 발명의 다른 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우 차트이다. 10 is a flowchart illustrating an automatic control pulse width method according to another embodiment of the present invention.

상기 기술적 과제를 달성하기 위한 펄스 폭 자동 제어 방법(1000)은 인가되 는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서, 먼저 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가한다.(1010 단계) A phase change memory device comprising a phase change material that changes state as the technical problem how to automatically control the pulse width to achieve the 1000 and in response to the first pulse or the second pulse is being applied to the resistance or low-resistance in the automatic control method is that the pulse width and applies the first pulse to the first bit line coupled to a particular memory cell of the phase change memory device (step 1010)

그리고, 제 1 펄스의 인가에 따라 상기 특정 메모리 셀의 상 변화 물질의 저항 변화를 모니터링 한다.(1020 단계) 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있지 아니하면 상기 1020 단계의 동작을 계속하고, 저 저항 상태에 있으면 상기 제 1 펄스를 차단한다.(1030 단계 및 1040 단계) And, under the application of the first pulse and monitors the resistance of the phase change material in the particular memory cell (1020 step) When the phase change material in the particular memory cell is not not in the low resistance state the operation of the 1020 phase continues, and if the low-resistance state, to block the first pulse (step 1040 and step 1030)

1020 단계에서 상 변화 물질의 저항 변화를 모니터링 하는 방법은 상기 상 변화 물질을 구비하는 특정 메모리 셀에 연결된 비트라인의 전압 레벨의 변화를 관찰함에 의해 수행된다. Method for monitoring the resistance change of the phase change material in the step 1020 is carried out by observing a change in the voltage level of the bit line coupled to a particular memory cell with the phase change material.

상 변화 물질이 고 저항 상태에 있으면 비트라인의 전압 레벨이 높고 상 변화 물질이 저 저항 상태에 있으면 비트라인의 전압 레벨이 낮다. The phase change material is in the high resistance state is a high voltage level of the bit line phase change material is low, the voltage level of the bit line is in the low resistance state. 이러한 원리를 이용하여 대응되는 비트라인의 전압 레벨을 관찰함에 의하여 상 변화 물질의 저항 변화를 판단한다. It determines the resistance of the phase change material by observing a voltage level of the bit line corresponding with this principle.

상기 1030 단계는 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨이 소정의 기준 전압 레벨보다 작으면 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있다고 판단한다. The step 1030 determines that there is a phase change material in the particular memory cell, the low resistance state if the voltage level of the bit line coupled to the particular memory cell is less than the predetermined reference voltage level. 여기서, 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다. Here, the reference voltage level is a voltage level of the bit line in the case where the phase change material in a low resistance state.

이와 같이 본 발명의 실시예는 상 변화 물질의 저항 상태의 변화를 관찰함에 의하여 상 변화 물질을 저 저항 상태로 상 변화시키기 위한 셋 펄스의 활성화 구간을 자동으로 제어할 수 있다. Thus, embodiments of the present invention can automatically control the activation duration of the set pulse for the phase change of the phase change material by observing the change in the resistance state of the phase change material to a low resistance state.

도 11은 본 발명의 다른 실시예에 따른 상 변화 메모리 셀의 상태를 설정하는 방법을 설명하는 플로우 차트이다. 11 is a flow chart illustrating how to set the state of the phase change memory cell according to another embodiment of the present invention.

도 11을 참조하면, 상 변화 메모리 셀의 상태를 설정하는 방법(1100)은 상 변화 메모리 셀을 상 변화시키면서 상기 상 변화 메모리 셀의 상태를 관찰한다.(1110 단계) 상 변화 메모리 셀의 상태를 변화시키는 방법은 상 변화 메모리 셀에 전류를 인가하여 상 변화 메모리 셀의 상 변화 물질을 결정화 또는 비 결정화 시키는 것을 의미한다. 11, a method 1100 for setting the state of the phase change memory cell while the phase change of the phase change memory cell to observe the state of the phase change memory cells (step 1110), the state of the phase change memory cell method of changing means of crystallization or non-crystallized phase change material of phase change memory cell by applying a current to the phase change memory cell.

상 변화 물질이 결정화(crystalline)되면 상 변화 물질은 낮은 저항 상태를 가지며 비 결정화(amorphous)되면 상 변화 물질은 높은 저항 상태를 가진다. When the phase change material is crystallized (crystalline) phase change material having a low resistance state when the non-crystallized (amorphous) phase-change material has a high resistance state.

상기 상 변화 메모리 셀이 제 1 상태로 되었는지를 판단한다.(1120 단계) 상기 상 변화 메모리 셀이 제 1 상태로 되었는지의 판단은 상기 상 변화 메모리 셀에 연결된 비트 라인의 전압 레벨과 기준 전압의 전압 레벨을 비교하는 동작에 의해서 수행된다. It is determined that the phase change memory cell that the first state (1120 phase), the phase change memory cell is in that the first state judgment voltage of the voltage level with the reference voltage of the bit line coupled to the phase change memory cell, It is performed by the operation for comparing the level. 상기 제 1 상태는 상기 상 변화 메모리 셀의 셋 상태 이다. The first state is a set state of the phase change memory cell.

상기 기준 전압의 전압 레벨이 비트라인의 전압 레벨보다 작으면 상기 상 변화 메모리 셀이 제 1 상태라고 판단한다. When the voltage level of the reference voltage is less than the voltage level of the bit line and determines that the phase change memory cell is called a first state. 여기서 상기 기준 전압은 상기 상 변화 메모리 셀이 제 1 상태인 경우의 비트라인의 전압이다. Wherein the reference voltage is the voltage of the bit line in the case where the phase change memory cells in the first state.

상기 상 변화 메모리 셀이 제 1 상태가 아니면 상기 1120 단계의 동작을 계속하고, 제 1 상태이면 상기 상 변화 메모리 셀의 상 변화를 중지한다. When the said phase change memory cell is not the first state to continue the operation of the step 1120, and the first state to stop the phase change of the phase change memory cell.

상기 상 변화 메모리 셀이 제 1 상태가 되면 상 변화 메모리 셀로 인가되는 전류를 차단한다. Wherein the phase change memory cell blocks a current applied to the phase change memory cells when the first state. 그러면 상 변화 메모리 셀의 상 변화가 중지된다. Then, the phase change of the phase change memory cell is stopped.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. An example best embodiment disclosed in the drawings and specifications, as in the above. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. Here, although specific terms are used, which only geotyiji used for the purpose of illustrating the present invention is a thing used to limit the scope of the invention as set forth in the limited sense or the claims. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. Therefore, those skilled in the art will appreciate the various modifications and equivalent embodiments are possible that changes therefrom. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Therefore, the true technical protection scope of the invention as defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 상 변화 메모리 장치는 상 변화 물질을 고 저항에서 저 저항으로 변화시킬 경우 상 변화 물질의 저항 값의 변화를 검사하여 상 변화 물질로 인가되는 전류의 펄스 폭을 자동으로 조절함으로써 상 변화 물질이 완전히 저 저항 상태로 되도록 할 수 있는 장점이 있다. How to automatically control the pulse width applied to the phase change memory device according to the invention as described above and the phase change memory device is to examine the change in the resistance of the phase change material when said phase change material to change into a low resistance at resistor by automatically adjusting the pulse width of current applied to the phase change material has the advantage that the phase change material can be completely in the low resistance state. 또한 상 변화 물질을 저 저항에서 저 저항으로 변화시킬 경우 변화 시 필요한 전류 소비 양을 줄일 수 있도록 전류 펄스 폭을 최소화하는 장점이 있다. In addition, the phase change material to reduce the amount of current consumption required for change when change to a low resistance in the low resistance it is advantageous to minimize the current pulse width.

Claims (30)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 삭제 delete
  6. 삭제 delete
  7. 삭제 delete
  8. 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치에 있어서, The the phase change memory device and the first pulse or in response to a second pulse having a phase change material that changes the resistance state or a low resistance,
    상기 상 변화 물질을 구비하는 상 변화 메모리 어레이 ; The phase change memory array having the phase change material;
    제어 신호에 응답하여 상기 제 1 펄스를 상기 상 변화 메모리 어레이에 인가하거나 차단하며, 리셋 활성 신호에 응답하여 상기 제 2 펄스를 상기 상 변화 메모리 어레이로 인가하거나 차단하는 기입 드라이버 ; Applying, in response to the control signal and the first pulse is applied to the phase change memory array or block, in response to an active reset signal to the second pulse to the phase change memory array or block write drivers; And
    상기 상 변화 메모리 어레이의 특정 메모리 셀의 상 변화 물질을 저 저항 상태로 상 변화 시키는 경우, 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 제어 신호를 발생하는 자동 펄스 폭 제어부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치. The case of a phase change the phase change material in a particular memory cell of the phase change memory array to a low resistance state, the automatic pulse width by comparing a voltage level with the reference voltage level of the bit line coupled to the particular memory cell, generating the control signal the phase change memory device comprising the control unit.
  9. 제 8항에 있어서, 상기 기입 드라이버는, The method of claim 8, wherein the write driver,
    상기 제 1 펄스를 발생하는 제 1 전류원 ; A first current source for generating the first pulse;
    상기 제 2 펄스를 발생하는 제 2 전류원 ; A second current source for generating a second pulse;
    상기 제어 신호에 응답하여 상기 제 1 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 1 스위치부 ; A first switching unit for applying to the memory array or block of the first pulse in response to the control signal; And
    상기 리셋 활성 신호에 응답하여 상기 제 2 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 2 스위치부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device characterized by comprising second switch unit which in response to the reset signal is active to the memory array or block of the second pulse.
  10. 제 9항에 있어서, 상기 제 1 스위치부는, The method of claim 9, wherein the first switch comprises:
    상기 제어 신호가 제 1 레벨이면 상기 제 1 펄스를 상기 메모리 어레이로 인가하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단하는 것을 특징으로 하는 상 변화 메모리 장치. If the control signal is a first level is applied to the first pulse to the memory array, and the control signal second level phase change memory device, characterized in that for blocking the first pulse.
  11. 제 8항에 있어서, 상기 자동 펄스 폭 제어부는, 9. The method of claim 8 wherein the auto-pulse width control unit,
    상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 크면 비교 신호를 제 2 레벨로 출력하고, 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 작으면 상기 비교 신호를 제 1 레벨로 출력하는 비교부 ; The voltage level of the bit line above compares the voltage level with the reference voltage level of the bit line coupled to the particular memory cell and a voltage level of the bit line outputs is greater compared to the signal than the reference voltage level to the second level, If less than the reference voltage level comparing section for outputting the comparison signal to a first level; And
    상기 비교 신호가 제 2 레벨이면 상기 제어 신호를 제 1 레벨로 발생하고 상기 비교 신호가 제 1 레벨이면 상기 제어 신호를 제 2 레벨로 발생하는 제어 신호 발생부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치. If the comparison signal the second level phase change memory device comprising generating the control signal to a first level and the comparison signal is a first level generating the control signal for generating the control signal to a second level portion .
  12. 제 11항에 있어서, 상기 비교부는, 12. The method of claim 11, wherein the comparison unit includes:
    센스 앰프 회로인 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device, characterized in that the sense amplifier circuit.
  13. 제 12항에 있어서, 상기 센스 앰프 회로는, The method of claim 12, wherein the sense amplifier circuit comprises:
    상기 상 변화 메모리 장치의 독출 동작시 이용되는 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device characterized in that the use of a read operation of the phase change memory device.
  14. 제 8항에 있어서, 상기 기준 전압 레벨은, 10. The method of claim 8, wherein the reference voltage level,
    상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device characterized in that the phase change material in the voltage level of the bit line in the case where the low resistance state.
  15. 제 8항에 있어서, 상기 제 1 펄스 및 상기 제 2 펄스는, The method of claim 8, wherein the first pulse and the second pulse,
    전류 펄스인 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device, characterized in that the current pulse.
  16. 제 8항에 있어서, 상기 제 1 펄스의 전류 레벨은, 10. The method of claim 8, wherein the current level of the first pulse,
    상기 제 2 펄스의 전류 레벨보다 작은 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device, which is smaller than the current level of the second pulse.
  17. 제 8항에 있어서, 상기 제 1 펄스의 전류 레벨은, 10. The method of claim 8, wherein the current level of the first pulse,
    상기 상 변화 물질이 저 저항 상태로 상 변화 될 수록 점차 감소하는 것을 특징으로 하는 상 변화 메모리 장치. The phase change memory device in which the phase change material to be more phase change to a low resistance state characterized in that it gradually decreases.
  18. 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제 어 방법에 있어서, The phase change memory device according to the automatic control method is applied to a pulse width that includes a phase change material which changes state in response to the first pulse or the second pulse to the high resistance or a low resistance,
    (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계 ; (A) applying a first pulse to the bit line connected to a particular memory cell of the phase change memory device;
    (b) 상기 특정 메모리 셀의 상 변화 물질의 저항 변화를 모니터링 하는 단계 ; (B) monitoring the resistance change of the phase change material in the particular memory cell; And
    (c) 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있지 아니하면 상기 (b)단계의 동작을 계속하고, 저 저항 상태에 있으면 상기 제 1 펄스를 차단하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법. (C) comprising the steps of: if no not in the low resistance state, the phase change material in the particular memory cell to continue the operation of the step (b), and blocking the first pulse is in the low resistance state how to automatically control the pulse width applied to the phase change memory device.
  19. 제 18항에 있어서, 상기 (c) 단계는, 19. The method of claim 18, wherein the step (c),
    상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨이 소정의 기준 전압 레벨보다 작으면 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있다고 판단하는 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법. Automatic pulse width that is applied to the phase change memory device characterized in that it is determined that if the voltage level of the bit line coupled to the particular memory cell is less than the predetermined reference voltage level to the low resistance state, the phase change material in the particular memory cell, A control method.
  20. 제 19항에 있어서, 상기 기준 전압 레벨은, 20. The method of claim 19, wherein the reference voltage level,
    상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법. How to automatically control the pulse width applied to the phase change memory device characterized in that the phase change material in the voltage level of the bit line in the case where the low resistance state.
  21. 제 18항에 있어서, 상기 제 1 펄스 및 상기 제 2 펄스는, The method of claim 18, wherein the first pulse and the second pulse,
    전류 펄스인 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법. How to automatically control the pulse width applied to the phase change memory device, characterized in that the current pulse.
  22. 제 18항에 있어서, 상기 제 1 펄스의 전류 레벨은, 19. The method of claim 18 wherein the current level of the first pulse,
    상기 제 2 펄스의 전류 레벨보다 작은 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법. How to automatically control the pulse width applied to the phase change memory device according to claim less than the current level of the second pulse.
  23. 제 18항에 있어서, 상기 제 1 펄스의 전류 레벨은, 19. The method of claim 18 wherein the current level of the first pulse,
    상기 상 변화 물질이 저 저항 상태로 상 변화 될 수록 점차 감소하는 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법. Wherein the phase change material is a phase change recording method with a low resistance state automatically control the pulse width applied to the phase change memory device characterized in that it gradually decreases.
  24. 상 변화 메모리 셀의 상태를 설정하는 방법에 있어서, A method for setting the state of the phase change memory cell,
    (a) 상기 상 변화 메모리 셀을 상 변화시키면서 상기 상 변화 메모리 셀의 상태를 관찰하는 단계 ; (A) while the phase change of the phase change memory cells to observe the state of the phase change memory cells;
    (b) 상기 상 변화 메모리 셀이 제 1 상태로 되었는지를 판단하는 단계 ; (B) a step of the phase change memory cell, determining whether the first state; And
    (c) 상기 상 변화 메모리 셀이 제 1 상태가 아니면 상기 (b)단계의 동작을 계속하고, 제 1 상태이면 상기 상 변화 메모리 셀의 상 변화를 중지하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법. (C) a phase change comprising the steps of: said phase change memory cell is not the first state to continue, and the second is the first state to stop the phase change of the phase change memory cell, an operation of the step (b) how to set the state of the memory cell.
  25. 제24항에 있어서, 상기 (b) 단계는 25. The method of claim 24, wherein step (b)
    상기 상 변화 메모리 셀에 연결된 비트 라인의 전압 레벨과 기준 전압의 전압 레벨을 비교하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법. How to set the state of the phase change memory cells, characterized in that for comparing the voltage level with the reference voltage level of the voltage of the bit line coupled to the phase-change memory cells.
  26. 제 25항에 있어서, 26. The method of claim 25,
    상기 기준 전압의 전압 레벨이 비트라인의 전압 레벨보다 작으면 상기 상 변화 메모리 셀이 제 1 상태라고 판단하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법. How to set the state of a phase change memory cell, characterized in that if the voltage level of the reference voltage is less than the voltage level of the bit line is at the phase-change memory cells determined to be the first state.
  27. 제 26항에 있어서, 상기 기준 전압은, 27. The method of claim 26, wherein the reference voltage,
    상기 상 변화 메모리 셀이 제 1 상태인 경우의 비트라인의 전압인 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법. How to set the state of the phase change memory cells, characterized in that the voltage of the bit line when the phase-change memory cells in the first state.
  28. 제 24항에 있어서, 상기 (c) 단계는, 25. The method of claim 24, wherein the step (c),
    상기 상 변화 메모리 셀로 인가되는 전류를 차단함에 의해 상 변화 메모리 셀의 상 변화를 중지하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법. How to set the state of the phase change memory cells, characterized in that stopping the phase change of the phase change memory cell block as the current applied to the phase change memory cell.
  29. 제 24항에 있어서, 상기 제 1 상태는, 25. The method of claim 24, wherein the first state,
    상기 상 변화 메모리 셀의 셋 상태인 것을 특징으로 하는 상 변화 메모리 셀 의 상태 설정 방법. How to set the state of the phase change memory cells, characterized in that the set state of the phase change memory cell.
  30. 제 24항에 있어서, 상기 제 1 펄스의 전류 레벨은, 25. The method of claim 24 wherein the current level of the first pulse,
    상기 상 변화 물질이 저 저항 상태로 상 변화 될 수록 점차 감소하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법. Wherein the phase change material to be more phase change to a low resistance state condition setting method of the phase change memory cells, it characterized in that a gradually reduced.
KR20030035564A 2003-06-03 2003-06-03 Pulse width auto control method of Phase change memory device and device thereof KR100546328B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030035564A KR100546328B1 (en) 2003-06-03 2003-06-03 Pulse width auto control method of Phase change memory device and device thereof

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR20030035564A KR100546328B1 (en) 2003-06-03 2003-06-03 Pulse width auto control method of Phase change memory device and device thereof
US10773901 US7085154B2 (en) 2003-06-03 2004-02-06 Device and method for pulse width control in a phase change memory device
DE200410025975 DE102004025975B4 (en) 2003-06-03 2004-05-18 Phase change memory device and programming method
ITMI20041046A1 ITMI20041046A1 (en) 2003-06-03 2004-05-25 Device and method for pulse width control in a phase change memory device
CN 200410046560 CN100514492C (en) 2003-06-03 2004-06-02 Device and method for pulse width control in a phase change memory device
JP2004166016A JP2004362761A5 (en) 2004-06-03
US11405993 US7180771B2 (en) 2003-06-03 2006-04-18 Device and method for pulse width control in a phase change memory device

Publications (2)

Publication Number Publication Date
KR20040104969A true KR20040104969A (en) 2004-12-14
KR100546328B1 true KR100546328B1 (en) 2006-01-26

Family

ID=37380149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030035564A KR100546328B1 (en) 2003-06-03 2003-06-03 Pulse width auto control method of Phase change memory device and device thereof

Country Status (1)

Country Link
KR (1) KR100546328B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855959B1 (en) * 2005-04-04 2008-09-02 삼성전자주식회사 Programming method using current pulse with variable pulse width
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100834738B1 (en) 2006-08-31 2008-06-05 삼성전자주식회사 Operating method of phase change random access memory device and phase change random access memory device using the same
KR101652333B1 (en) * 2010-02-10 2016-08-30 삼성전자주식회사 Variable resistance memory device and program method thereof

Also Published As

Publication number Publication date Type
KR20040104969A (en) 2004-12-14 application

Similar Documents

Publication Publication Date Title
US7529124B2 (en) Phase change memory devices and systems, and related programming methods
US7012834B2 (en) Writing driver circuit of phase-change memory
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
US7460394B2 (en) Phase change memory having temperature budget sensor
US7020014B2 (en) Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
US20050128799A1 (en) Semiconductor integrated circuit device
US20060227592A1 (en) Reading phase change memories
US20060158948A1 (en) Memory device
US7054183B2 (en) Adaptive programming technique for a re-writable conductive memory device
US7359231B2 (en) Providing current for phase change memories
US6816404B2 (en) Architecture of a phase-change nonvolatile memory array
US7116593B2 (en) Storage device
US7099180B1 (en) Phase change memory bits reset through a series of pulses of increasing amplitude
US7502252B2 (en) Nonvolatile semiconductor memory device and phase change memory device
US20080055969A1 (en) Phase change memory
US7426134B2 (en) Sense circuit for resistive memory
US7304885B2 (en) Phase change memories and/or methods of programming phase change memories using sequential reset control
US7248494B2 (en) Semiconductor memory device capable of compensating for leakage current
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
US7577024B2 (en) Streaming mode programming in phase change memories
US20070103972A1 (en) Non-volatile phase-change memory device and method of reading the same
US4199692A (en) Amorphous non-volatile ram
US7110286B2 (en) Phase-change memory device and method of writing a phase-change memory device
US20080180990A1 (en) Method to tighten set distribution for pcram
US20060220071A1 (en) Phase-change semiconductor memory device and method of programming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee