KR100543042B1 - a manufacturing method of a thin film transistor panel for liquid crystal displays - Google Patents

a manufacturing method of a thin film transistor panel for liquid crystal displays Download PDF

Info

Publication number
KR100543042B1
KR100543042B1 KR19990020515A KR19990020515A KR100543042B1 KR 100543042 B1 KR100543042 B1 KR 100543042B1 KR 19990020515 A KR19990020515 A KR 19990020515A KR 19990020515 A KR19990020515 A KR 19990020515A KR 100543042 B1 KR100543042 B1 KR 100543042B1
Authority
KR
South Korea
Prior art keywords
data
film
gate
pad
layer
Prior art date
Application number
KR19990020515A
Other languages
Korean (ko)
Other versions
KR20010001362A (en
Inventor
박운용
윤종수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR19990020515A priority Critical patent/KR100543042B1/en
Priority claimed from US09/585,427 external-priority patent/US6380559B1/en
Publication of KR20010001362A publication Critical patent/KR20010001362A/en
Application granted granted Critical
Publication of KR100543042B1 publication Critical patent/KR100543042B1/en

Links

Images

Abstract

화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 ITO 또는 IZO와의 접촉 특성이 좋은 하부 금속막과 저저항 상부 금속막의 이중막 구조로 형성하고, 게이트 절연막, 반도체층, 접촉층을 연속 증착한다. Screen display section and the peripheral lower metal film for the gate wiring including the gate pad of the gate line and the gate electrode and the peripheral portion of the screen display unit on the substrate good contact characteristic with ITO or IZO that includes the low resistance formed of an upper metal film is a double film structure , and continuously depositing a gate insulating film, a semiconductor layer, a contact layer. 이어, ITO 또는 IZO와의 접촉 특성이 좋은 하부 데이터 금속막과 저저항 상부 데이터 금속막을 연속 증착한 다음, 상부 및 하부 데이터 금속막과 접촉층을 패터닝하여 화면 표시부의 데이터선 및 소스/드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선, 그리고 그 하부의 접촉층 패턴을 형성한다. Following, ITO or the contact properties between the IZO good lower data metal film and a low-resistance upper data metal continuous deposited film, and then, the data line and the source / drain electrode and the peripheral portion of the screen display to pattern the upper and lower data metal film and the contact layer a data wire including a data pad, and to form the lower contact layer pattern. 보호막을 증착한 후, 그 위에 감광막을 도포한 다음에, 화면 표시부의 투과율과 주변부의 투과율이 다른 하나 이상의 마스크를 이용하여 감광막을 노광·현상하여 부분에 따라 두께가 다른 감광막 패턴을 형성한다. Depositing a protective film, that on applying a photosensitive film Next, the transmittance of the transmittance and a peripheral portion of the screen display section exposing the photosensitive film, with the other one or more masks to developing the thickness according to the different parts forming the photoresist pattern. 여기에서 화면 표시부의 감광막 패턴은 두께가 얇은 부분과 두꺼운 부분으로 이루어지며, 주변부의 감광막 패턴을 두께가 두꺼운 부분과 없는 부분으로 이루어진다. The photoresist pattern on the screen display part here is made up of the thin portion and the thick portion, made of the photosensitive film pattern in the periphery and the portion without the thick portion. 건식 식각 방법을 사용하여, 주변부에서는 감광막이 없는 부분, 즉 게이트 패드 위의 보호막, 반도체층, 게이트 절연막과 데이터 패드 위의 보호막을 제거함과 동시에 화면 표시부에서는 감광막이 두꺼운 부분, 즉 드레인 전극 일부를 제외한 데이터 배선을 덮는 부분과 소스 및 드레인 전극 사이를 덮는 부분의 보호막을 남겨두고 나머지 부분의 얇은 감광막과 그 하부의 보호막 및 반도체층을 제거한다. Using a dry etching method, the peripheral portion in the portion without the photoresist, that is, the protective film, a semiconductor layer, while removing the protective film on the gate insulating film and the data pad, the panel of the upper gate pad photosensitive film the thick portions, that is, except for the drain electrode portion leaving a portion of the protective film that covers the data line portion between the source and drain electrodes covers the thin photoresist layer is removed and the lower portion of the protective film and the semiconductor layer of the other part. 이어, 건식 또는 습식 식각 방법으로, 드레인 전극의 상부 데이터 금속막, 데이터 패드의 상부 데이터 금속막 및 게이트 패드의 상부 금속막을 제거한다. Next, a dry or wet etching to remove the top of the drain electrode data metal film, the data pad upper metal film of the upper data metal film and the gate pad. 마지막으로, ITO 또는 IZO로 화소 전극과 보조 게이트 패드 및 보조 데이터 패드를 형성한다. Finally, to form the pixel electrode and the auxiliary gate pad and the auxiliary data pad as ITO or IZO.
4매 마스크, 감광막, 저저항 배선, IZO, ITO, 건식, 습식 식각, 애싱 Four pieces of the mask, the photosensitive film, the low-resistance wiring, IZO, ITO, dry, wet etching, ashing

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor panel for liquid crystal displays} Method of manufacturing a TFT substrate for a liquid crystal display device {a manufacturing method of a thin film transistor panel for liquid crystal displays}

도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고, 1 is a view showing by separating the substrate for manufacturing a TFT array panel for a liquid crystal display device according to an embodiment of the invention the area,

도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고, 2 is a simplified view of a single element and a wiring formed of a TFT array panel for a liquid crystal display arrangement according to an embodiment of the invention,

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 2에서 하나의 화소와 패드들을 중심으로 확대한 도면이고, 3 is an enlarged view in a layout view of a TFT array panel for an LCD according to a first embodiment of the present invention, Figure 2 the center of a pixel and pad,

도 4 및 도 5는 도 3에 도시한 박막 트랜지스터 기판을 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ'선을 따라 잘라 도시한 단면도이고, Figure 4 and Figure 5 illustrates a cut along a TFT array panel for Ⅳ-Ⅳ 'lines and Ⅴ-Ⅴ' line cross sectional view shown in Figure 3,

도 6a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고, Figure 6a is a layout view of a thin film transistor substrate in the first step of manufacturing according to the first embodiment of the present invention,

도 6b 및 6c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이고, Figure 6b and 6c is a cross-sectional view showing cut along the Ⅳb-Ⅳb 'lines and Ⅳc-Ⅳc' line in Fig. 4a, respectively,

도 7a는 도 6a 내지 6c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고, Figure 7a is a layout view of a TFT array panel in the step following FIG. 6a to 6c,

도 7b 및 7c는 각각 도 7a에서 Ⅶb-Ⅶb' 선 및 Ⅶc-Ⅶc' 선을 따라 잘라 도 시한 단면도이고, Figure 7b and 7c are diagrams deadline sectional view cut along the Ⅶb-Ⅶb 'lines and Ⅶc-Ⅶc' line in Fig. 7a, respectively,

도 8a는 도 7a 내지 7c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고, Figure 8a is a layout view of a TFT array panel in the step following FIG. 7a to 7c,

도 8b 및 8c는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도이고, 8b and 8c is a cross-sectional view showing cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively,

도 9a 및 도 9b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 8b 및 도 8c의 구조를 완성하기 위한 구체적 공정의 첫 단계에서의 단면도이고, Figure 9a and Figure 9b as a cross-sectional view cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively, a sectional view of the first phase of the specific process to complete the structure of Figure 8b and 8c,

도 10a 및 10b, 도 11a 및 11b와 도 12은 각각 도 8a 내지 8c의 단계에서 사용되는 광마스크의 구조를 도시한 단면도이고, Figures 10a and 10b, Figure 11a and 11b, and Figure 12 is a cross-sectional view showing the structure of a photomask used in the steps of Figures 8a to 8c, respectively,

도 13a 및 13b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 9a 및 도 9b 다음 단계에서의 단면도이며, Figure 13a and 13b is shown as a sectional view cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively, a cross-sectional view in Figure 9a and Figure 9b the next step,

도 14a 및 14b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 13a 및 도 13a 다음 단계에서의 단면도이고, Figures 14a and 14b is shown as a sectional view cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively, a cross-sectional view in Figure 13a and Figure 13a the next step,

도 15a 및 15b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 14a 및 도 14a 다음 단계에서의 단면도이고, Figure 15a and 15b is shown as a sectional view cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively, a cross-sectional view in Figure 14a and Figure 14a the next step,

도 16a 및 16b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 15a 및 도 15a 다음 단계에서의 단면도이고, Figure 16a and 16b is shown as a sectional view cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively, a cross-sectional view in Figure 15a and the stage following the stage of Fig. 15a,

도 17a 및 17b는 각각 도 8a에서 Ⅷb-Ⅷb' 선 및 Ⅷc-Ⅷc' 선을 따라 잘라 도시한 단면도로서, 도 16a 및 도 16a 다음 단계에서의 단면도이고, Figures 17a and 17b is shown as a sectional view cut along the Ⅷb-Ⅷb 'lines and Ⅷc-Ⅷc' line in Figure 8a, respectively, a cross-sectional view in Figure 16a and the stage following the stage of Fig. 16a,

도 18 내지 도 23는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이고, And 18 to 23 are cross-sectional views showing a second embodiment according to the manufacturing method a process sequence of a thin film transistor substrate according to the present invention,

도 24 내지 도 29는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도이다. 24 to 29 is a cross-sectional view showing a manufacturing method according to the process sequence of a thin film transistor substrate according to a third embodiment of the present invention.

본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a TFT substrate for a liquid crystal display device.

일반적으로 액정 표시 장치는 두 장의 기판으로 이루어지며, 이 기판 중 하나 또는 양쪽 모두에 전기장을 발생시키는 두 종류의 전극이 형성되어 이들 전극에 인가되는 전압을 조절함으로써 화상을 표시하는 장치이다. In general, a liquid crystal display device is made up of two substrates, the two types of electrodes for generating an electric field to one or both of the substrate is formed is a device that displays an image by controlling the voltage applied to the electrodes.

두 장의 기판 중에서 액정 표시 장치용 박막트랜지스터 기판은 본 발명자의 대한민국 특허출원 제95-189호에서와 같이, 기판 위에 형성되어 있는 박막 트랜지스터와 이에 의하여 제어되는 화소 전극을 기본 구조로 한다. TFT array panel for a liquid crystal display device from two sheets of the substrate as in the Republic of Korea Patent Application No. 95-189 of the present inventors, and the thin film transistor and the pixel electrode to be controlled by this, which is formed on a substrate as a basic structure.

이 특허출원에서와 같이 박막 트랜지스터 기판은 여러 층에 걸친 박막의 성막 및 사진 식각 공정을 통하여 제조한다. TFT array panel as shown in this patent application are prepared through the deposition and photolithography process of a thin film over the various layers. 제95-189호에서의 사진 식각 공정은 감광막을 두 부분, 즉 빛에 조사되는 부분과 그렇지 아니한 부분으로 나누어 노광시킨 후 현상하는 일반적인 방법으로 실시하기 때문에, 감광막이 아예 없거나 일정한 두께로 존재하며, 이에 따라 식각 깊이도 일정하다. Photolithography process in the 95-189 call because Carrying Out the photosensitive film into two parts, that is a general method for developing after exposure divided into parts which have otherwise the portion to be irradiated to the light, the photosensitive film at all or is present at a predetermined thickness, Accordingly, it is also a certain etching depth. 따라서, 사진 식각 공정을 다 수회 실시하여야 한다. Thus, the a photolithography process to be carried out several times.

사진 식각 공정을 줄여 제조 원가를 낮추기 위하여 4장의 마스크를 이용하여 박막 트랜지스터를 제조하는 방법이 A TFT Manufactured by 4 Masks Process with New Photolithography (Chang Wook Han 등, Proceedings of The 18th International Display Research Conference Asia Display 98, pp. 1109-1112, 1998. 9.28-10.1)(이하 "아시아 디스플레이"라 함)에 기재되어 있다. This method reduces the photolithography manufacturing a thin film transistor using four sheets of masks to reduce the manufacturing cost A TFT Manufactured by 4 etc Masks Process with New Photolithography (Chang Wook Han, Proceedings of The 18th International Display Research Conference Asia Display 98 , pp. 1109-1112, is described in 1998. 9.28 to 10.1) (hereinafter, "Asia display" d). "아시아 디스플레이"에는 특정 부분에만 그리드(grid)가 있는 마스크를 써서 양의 감광막을 노광함으로써, 그리드 부분으로 조사되는 빛이 양을 줄여 다른 부분보다 두께가 작은 부분이 있는 감광막 패턴을 형성하는 기술이 기재되어 있다. "Asia Display" is a technique of by exposing the positive photosensitive film using a mask with a grid (grid) to a specific part, the light is irradiated to the grid portion to reduce the amount to form a photoresist pattern with a small portion of the thickness than the other portion It is described. 이러한 상태에서 식각을 하면 감광막 하부막들의 식각 깊이를 부분적으로 달리할 수 있다. When the etching in this state may be at the etching depth of the photoresist film to the lower part. 따라서, 마스크 수를 적게 사용하는 것이 가능하다. Thus, it is possible to use less number of masks. 그러나, 그리드 마스크로서 처리할 수 있는 영역이 한정되어 있어 광범위한 영역을 처리할 수 없거나, 설사 할 수 있다 하더라도 전체적으로 균일한 식각 깊이를 갖도록 처리하는 데는 어려움이 있다. However, the area that can be treated as a grid or mask is limited, it can handle a wide range of areas can be Even if it is difficult to process There have an entirely uniform etching depth.

또한, 미국특허 제4,231,811호, 제5,618,643호, 제4,415,262호 및 일본국 특허공개공보 소화61-181130호 등에도 그리드 광마스크를 이용하여 노광하거나, 광마스크의 차단층 두께를 조절하여 투과율을 다르게 함으로써 형성된 감광막의 두께차를 이용하는 이온 주입 및 박막 식각 방법 등이 공지되어 있으나 이들 또한 동일한 문제점을 가지고 있다. Further, by U.S. Patent No. 4,231,811, 1 - No. 5,618,643, No. 4,415,262, and Japanese Patent Laid-Open No. 61-181130 or the like even digestion exposed using a photo mask or grid, by controlling the thickness of the light blocking layer mask different from the transmission the ion implantation and a thin film etching method using the thickness difference of the photosensitive film formed in the like are known, but these also have the same problem.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판의 제조에 사용되는 마스크 수를 줄여 제조 원가를 낮추는 것이다. The present invention is to reduce the manufacturing cost by reducing the number of masks used in the manufacture of the TFT substrate for a liquid crystal display device.

본 발명이 이루고자 하는 다른 기술적 과제는 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 갖도록 하는 것이다. The present invention is to etched while a large area with a different depth so as to have a uniform etching depth for one of the etch depth.

본 발명이 이루고자 하는 다른 기술적 과제는 배선을 저저항 금속막을 포함하는 이중막으로 사용하여 배선 특성을 향상시킴과 동시에, 패드부에서는 마스크의 추가없이 저저항 금속막을 제거하여 패드부 특성을 향상시키는 것이다. The present invention is to improve the interconnect characteristic using the wire into a double layer comprising a film low resistance metal Sikkim and at the same time, in the pad portion to remove metallic low-resistance film without the addition of a mask to enhance the pad portions properties .

본 발명이 이루고자 하는 다른 기술적 과제는 접촉창 부근에서의 단차를 완화하고 막 간의 언더 컷을 방지하여 접촉 불량을 방지하는 것이다. The present invention is to prevent the poor contact and reduce the level difference in the vicinity of the contact window and to prevent the undercut between the film.

본 발명은 위와 같은 과제를 해결하기 위하여, 게이트 패드를 포함하는 게이트 배선 또는 데이터 패드 및 드레인 전극을 포함하는 데이터 배선을 콘택 특성이 좋은 하부 금속막과 저저항인 상부 금속막의 이중막으로 형성하고, 1회의 사진 식각 공정을 통해 형성된 부분적으로 두께가 다른 감광막 패턴을 이용하여 게이트 패드의 하부막, 데이터 패드 및 드레인 전극의 하부막을 각각 드러내는 접촉창을 형성한다. The present invention to solve the above problems, and the contact property with the data line to a gate wiring or the data pad and drain electrode including the gate pad formed in a good lower metal film and the low resistance of the upper metal film is a double layer, by one formed through the photolithography process to form a contact window to expose part each having a thickness of using another photoresist pattern of the gate pad lower layer, a data pad and the drain electrode of the lower film.

본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 기판 위에 제1 광마스크를 사용하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선 및 기판 위에 게이트 절연막, 반도체층, 접촉층, 제1 데이터 금속막 및 제2 데이터 금속막을 연속하여 증착 한 다음, 제2 광마스크를 사용하여 제2 및 제1 데이터 금속막을 식각하여 데이터선 및 소스 및 드레인 전극을 포함하는 데이터 배선을 형성한다. In the production method of the TFT array panel for an LCD according to an embodiment of the present invention, using a first optical mask on a substrate a gate line, a gate, and forming a gate wiring including the electrode and the gate pad on the gate wiring and the substrate a gate insulating film, a semiconductor layer, a contact layer, the first data metal film and the second data metal by continuously depositing a film, and then a second with a light-mask the second and first etching the data metal film is a data line and source and drain electrodes forming a data line including a. 다음, 데이터 배선을 마스크로 하여 접촉층을 식각하여 데이터 배선과 동일한 패턴의 접촉층 패턴을 형성하고, 그 위에 반도체층과 데이터 배선을 덮는 보호막을 증착한다. Next, by etching the contact layer to the data line as a mask, forming a contact layer pattern of the same pattern as that of the data line, and depositing a protective layer over the semiconductor layer and covering the data wiring. 다음, 보호막 위에 감광막을 도포하고, 제3 광마스크를 사용하여 감광막을 노광 및 현상하여, 부분에 따라 높이가 다른 감광막 패턴을 형성한다. Applying the next, the photosensitive film on the protective film, and the third by exposing and developing the photosensitive film using the optical mask, the height of forming a photoresist pattern according to another portion. 이 감광막 패턴을 이용하여, 보호막, 드레인 전극의 제2 데이터 금속막 일부, 데이터 패드의 제2 데이터 금속막 일부, 반도체층 및 게이트 절연막을 식각하여, 드레인 전극의 제1 데이터 금속막 일부, 데이터 패드의 제1 데이터 금속막 일부 및 게이트 패드 일부를 각각 드러내는 제1 내지 제3 접촉창을 형성함과 동시에 반도체 패턴을 형성한다. Using this photoresist pattern, a protective film, a second data metal film portion, by etching the semiconductor layer and the gate insulating film, first the data metal film portion of the drain electrode of the second data metal film portion of the drain electrode, a data pad, a data pad of the first data metal film and at the same time a part and the gate pad part formed in the first to third contact window exposing each to form the semiconductor pattern. 이후, 감광막 패턴을 제거하고, 제4 광마스크를 사용하여, 제1 내지 제3 접촉창을 통해 드레인 전극, 데이터 패드의 제1 금속막 및 게이트 패드와 각각 연결되는 화소 전극, 데이터 패드 도전 패턴 및 게이트 패드 도전 패턴을 포함하는 투명 도전 패턴을 형성한다. After removing the photoresist pattern, and using a fourth photomask, the first to third pixel through a contact window drain electrodes, respectively connected to the first metal film and the gate pad, a data pad electrode, a data pad conductive pattern and to form a transparent conductive pattern including the gate pad conductive pattern.

이때, 제2 데이터 금속막은 알루미늄 또는 알루미늄 합금막으로 형성하고, 제1 데이터 금속막은 크롬, 몰리브덴 또는 몰리브덴 합금막으로 형성할 수 있다. At this time, it is possible to form the second data metal film is formed of aluminum or aluminum alloy film, and the first data metal film is chromium, molybdenum or molybdenum alloy film.

또한, 게이트 배선은 하부막인 제1 게이트 금속막 및 상부막인 제2 게이트 금속막으로 형성하는 것이 가능한데, 이때, 드레인 전극의 제2 데이터 금속막과 데이터 패드의 제2 데이터 금속막을 식각하는 단계에서 게이트 패드의 제2 게이트 금속막의 일부를 제거하는 것이 바람직하다. In addition, the gate wiring is made possible to form with the first gate metal layer lower film and an upper film of the second gate metal layer, wherein, the step of etching second the data metal film of the second data metal film and the data pads of the drain electrode it is preferable to remove the second gate metal layer in the portion of the gate pad. 제2 게이트 금속막으로는 알루미늄 또 는 알루미늄 합금막을 사용하고, 제1 게이트 금속막으로는 크롬, 몰리브덴 또는 몰리브덴 합금막으로 사용할 수 있다. A second gate metal film is an aluminum or aluminum alloy film is used as the first gate metal film may be used as a chromium, molybdenum or molybdenum alloy film.

게이트 패드의 제1 게이트 금속막, 드레인 전극의 제1 데이터 금속막, 데이터 패드의 제1 데이터 금속막과 직접 접촉하는 투명 도전 패턴은 ITO 또는 IZO로 형성할 수 있다. A first gate metal layer, the first data metal film, the transparent conductive pattern is in direct contact with the first data of the data metal film pads of the drain electrode of the gate pad can be formed of ITO or IZO.

또한, 게이트 패드 및 데이터 패드 상부의 보호막, 보호막 하부의 반도체층 및 게이트 절연막을 식각하여, 게이트 패드 및 데이터 패드를 드러내고, 감광막의 일정 두께를 제거하여 드레인 전극 상부의 보호막 및 인접한 두 개의 데이터선 사이의 보호막을 드러낸 다음, 드러난 보호막 및 보호막 하부의 반도체층을 식각하여, 드레인 전극을 드러냄과 동시에 반도체 패턴을 형성하고, 드러난 게이트 패드의 제2 게이트 금속막, 드러난 드레인 전극의 제2 데이터 금속막 및 드러난 데이터 패드의 제2 데이터 금속막을 식각하여 제1 내지 제3 접촉창을 형성할 수 있다. In addition, the gate pad and the data pad, the protective film of the upper, by etching the semiconductor layer and the gate insulating film of the protective film lower, exposing the gate pad and the data pad, between the drain electrode upper portion by removing a predetermined thickness of the photosensitive film protective film, and adjacent two data lines exposing the protective film, and then exposed protective film and etching the semiconductor layer of the protective film lower, to form the semiconductor pattern at the same time as exposing the drain electrode, the exposed second gate metal film of the gate pad and the drain electrode exposed second data metal film and etching second the data metal film the exposed data pad may be formed first to third contact window.

또는, 게이트 패드 상부 및 드레인 전극 상부 및 데이터 패드 상부의 보호막, 그리고 보호막 하부의 반도체층 및 게이트 절연막을 식각하여 게이트 패드, 드레인 전극 및 데이터 패드를 각각 드러내고, 드러난 게이트 패드의 제2 게이트 금속막, 드러난 드레인 전극의 제2 데이터 금속막 및 드러난 데이터 패드의 제2 데이터 금속막을 식각하여, 게이트 패드의 제1 게이트 금속막, 드레인 전극의 제1 데이터 금속막 및 데이터 패드의 제1 데이터 금속막을 드러낸 다음, 감광막의 일정 두께를 제거하여 인접한 두 개의 데이터선 사이의 보호막 및 드러난 드레인 전극의 바깥쪽에 위치한 보호막을 드러내고, 이 드러난 보호막과 그 하부의 반도체층을 식 각하여 드레인 전극의 제1 데이터 금속막을 드러내는 제2 접촉창을 형성함과 동시에 반도체 패턴을 형성할 수 Alternatively, the gate pad upper and drain electrodes, an upper and a data pad, a protective film of the upper, and by etching the semiconductor layer and the gate insulating film of the protective film below the gate pad, a drain electrode, and exposing the data pad, respectively, the second gate metal layer of the exposed gate pads, the exposed drain electrode, the second data metal film and the second data metal etch stop in the data pad exposed in the first gate metal layer, exposing the drain electrode first data metal film and the data pad, the first data metal film for the next gate pad removing a predetermined thickness of the photosensitive film to expose the protective film and the protective film located outside of the exposed drain electrode between the two data lines adjacent to, exposing the exposed protective layer and the lower first data metal of the drain electrode and the semiconductor layer type membrane of the a second contact window is formed, and at the same time possible to form a semiconductor pattern 도 있다. There is also.

드러난 게이트 패드의 제2 게이트 금속막, 드러난 드레인 전극의 제2 데이터 금속막 및 드러난 데이터 패드의 제2 데이터 금속막은 습식 또는 건식 식각으로 식각할 수 있다. Claim the exposed gate pad can be etched in the second gate metal layer, the second data metal film and the second data metal film is a wet or dry etch of the exposed data pad of the drain electrode being exposed.

본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 기판 위에 제1 광마스크를 사용하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선 및 기판 위에 게이트 절연막, 반도체층, 접촉층, 제1 데이터 금속막 및 제2 데이터 금속막을 연속하여 증착한 다음, 제2 광마스크를 사용하여 제2 및 제1 데이터 금속막을 식각하여 데이터선 및 소스 및 드레인 전극을 포함하는 데이터 배선을 형성한다. Method of manufacturing a TFT array panel for an LCD according to another embodiment of the present invention, using a first optical mask on a substrate to form a gate line, a gate electrode and a gate wiring including the gate pad, the gate wiring and the substrate on the gate insulating film, a semiconductor layer, a contact layer, the first data metal film and the second data metal by continuously depositing a film, and then, using a second optical mask the second and first data metal etching film data line and source and drain to form a data wire to an electrode. 다음, 데이터 배선을 마스크로 하여 접촉층을 식각하여 데이터 배선과 동일한 패턴의 접촉층 패턴을 형성하고, 반도체층과 데이터 배선을 덮는 감광성 보호막을 형성한 다음, 제3 광마스크를 사용하여 보호막을 노광하고 현상하여, 게이트 패드 상부의 반도층을 드러내며 두께를 가지고 있지 않은 제1 부분, 드레인 전극 및 데이터 패드를 각각 드러내는 제1 및 제2 접촉창, 제1 및 제2 접촉창의 바깥 및 게이트선과 데이터선에 의해 정의되는 화소 영역에 제1 두께를 가지고 형성되어 있는 제2 부분, 그리고 제1 및 제2 부분을 제외한 나머지 부분에 제1 두께보다 두꺼운 제2 두께를 가지고 형성되어 있는 제3 부분을 포함하는 보호막 패턴을 형성한다. Next, by etching the contact layer to the data line as a mask to form a contact layer pattern of the same pattern as that of the data line, forming a photosensitive protection film that covers the semiconductor layer and the data line, and then, a third exposure of the protective film using a photo mask and developed by, revealing the first part, the drain electrode and the data pad are not reveal with a thickness of the semiconductive layer of the gate pad upper portion, respectively the first and the second contact window, the first and the second contact window outside, and gate lines and data lines which claim it is formed with a first thickness on a pixel region defined by the second portion, and a third portion of the are formed with a thick second thickness less than the first thickness in the remaining portion except for the first and second portions to form a protective film pattern. 이어, 제1 부분을 통해 드러난 반도체층 및 게이트 절연막을 식각하여 게이트 패드를 드러내는 제3 접촉창 을 형성하고, 제1 내지 제3 접촉창을 통해 각각 드러나 있는 드레인 전극의 제2 데이터 금속막, 데이터 패드의 제2 데이터 금속막, 그리고 게이트 패드의 제2 게이트 금속막을 제거한다. Next, form a first third contact by etching the semiconductor layer and the gate insulating film exposed through the portion to expose the gate pad window, and the first to third second data metal film, the drain electrode, each exposed through the contact window, data remove the second data metal film and the second metal film at the gate of the gate pad of the pad. 제2 부분을 애싱하여 화소 영역의 반도체층을 드러내고, 제1 및 제2 접촉창의 크기를 확대한 후, 화소 영역의 드러난 반도체층을 식각하여 반도체 패턴을 형성한 다음, 제1 접촉창을 통해 드레인 전극과 전기적으로 연결되는 화소 전극을 형성한다. The exposed semiconductor layers of the pixel region by ashing the second portion, the first and after enlarging the size second contact window, one by etching the exposed semiconductor layer of the pixel region to form a semiconductor pattern, and then, the drain through the first contact window, and a pixel electrode connected to the electrode.

이때, 화소 전극을 형성하는 단계에서, 제2 및 제3 접촉창을 통해 각각 데이터 패드의 제1 데이터 금속막 및 게이트 패드의 제1 게이트 금속막과 접촉하는 데이터 패드 도전 패턴 및 게이트 패드 도전 패턴을 형성할 수도 있으며, 보호막은 유기 절연막으로 형성하는 것이 가능하다. At this time, in the step of forming the pixel electrode, the second and the third of the first data metal first data pad conductive pattern and the gate pad conductive pattern in contact with the gate metal film layer and the gate pad of the respective data pad through the contact window, It can be formed, and the protective film it is possible to form the organic insulating film.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. Then, to the accompanying drawings with respect to the conventional embodiment of the Self invention to be easily implemented by those skill in the art with reference will now be described in detail.

먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. First, Fig will be described in detail the structure of the TFT array panel according to an embodiment of the present invention from 1 to 5 as a reference.

도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 1, the same time on a single insulating substrate made of a panel area for many liquid crystal display device. 예를 들면, 도 1에서와 같이, 유리 기판(1) 하나에 4 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. For example, as shown in FIG. 1, the glass substrate 1 is one to four liquid crystal display panel regions (110, 120, 130, 140) is made for, when the produced panel is a thin film transistor panel, the panel area (110, 120, 130, 140) includes a display screen consisting of a plurality of pixels (111, 121, 131, 141) and peripheral (112, 122, 132, 142). 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132, 142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 정전기 보호 회로 등이 배치된다. A screen display (111, 121, 131, 141) is primarily a thin film transistor, wiring, and the pixel electrodes and the like are repeatedly arranged in the form of a matrix, the elements to be connected with the driving device the peripheral portion (112, 122, 132, 142) In other words, the pad or the like is disposed to the other electrostatic protection circuit.

그런데, 이러한 액정 표시 장치를 형성할 때에는 통상 스테퍼(stepper) 노광기를 사용하며, 이 노광기를 사용할 때에는 화면 표시부(111, 121, 131, 141) 및 주변부(112, 122, 132, 142)들을 여러 구역으로 나누고, 구역 별로 동일한 마스크 또는 다른 광마스크를 사용하여 박막 위에 코팅된 감광막을 노광하고, 노광한 후 기판 전체를 현상하여 감광막 패턴을 만든 후, 하부의 박막을 식각함으로써 특정 박막 패턴을 형성한다. However, when forming such a liquid crystal display device typically stepper (stepper), and using the exposure device, the exposure device when using a multiple of the screen display (111, 121, 131, 141) and a peripheral portion (112, 122, 132, 142) section by dividing and using the same mask or other optical mask for each zone exposure of a photosensitive film coated on the thin film to form a particular thin film pattern, by the exposure and then after creating the photosensitive film pattern by developing the entire substrate, and etching the lower layer. 이러한 박막 패턴을 반복적으로 형성함으로써 액정 표시 장치용 박막 트랜지스터 기판이 완성되는 것이다. By forming such a thin film pattern that is repeated is the TFT array panel for a liquid crystal display device is completed.

도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다. Figure 2 is a constellation diagram schematically showing the arrangement of the TFT array panel for a liquid crystal display panel formed on one region of Fig.

도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(82)과 게이트선(22) 및 데이터선(62)을 포함하는 배선 등이 형성되어 있다. Also has a screen display surrounded by the lines (1) as in the second plurality of thin-film transistor (3) and each is electrically connected to the thin film transistor 3, the pixel electrode 82 and the gate lines 22 and data lines ( 62) and the like is formed on the wiring including the. 화면 표시부 바깥의 주변부에는 게이트선(22) 끝에 연결된 게이트 패드(24)와 데이터선(62) 끝에 연결된 데이터 패드(64)가 배치되어 있고, 정전기 방전으로 인한 소자 파괴를 방지하기 위하여 게이트선(22) 및 데이터선(62)을 각각 전기적으로 연결하여 등전위로 만들기 위한 게이트선 단락대(shorting bar)(4) 및 데이터선 단락대(5)가 배 치되어 있으며, 게이트선 단락대(4) 및 데이터선 단락대(5)는 단락대 연결부(6)를 통하여 전기적으로 연결되어 있다. The peripheral portion of the screen surface outside, the gate line 22, gate pad 24 and the data line 62, a data pad 64 connected to the end connected to the end are disposed, the gate lines (22 in order to prevent device destruction due to electrostatic discharge, ) and the data lines, each electrically connecting a (62) and a gate line for making a potential equalization short circuit board (shorting bar) 4 and the data line short-circuit board (5) the value x, the gate line short-circuit board (4) and data line short-circuit board (5) is electrically connected to each other via the short-circuit for the connection (6). 이 단락대(4, 5)는 나중에 제거되며, 이들을 제거할 때 기판을 절단하는 선이 도면 부호 2이다. The short-circuit board (4, 5) is removed later, the lines for cutting the substrate to remove them the reference numeral 2. 설명하지 않은 도면 부호 7은 접촉창으로서 게이트선 단락대(4) 및 데이터선 단락대(5)와 절연막(도시하지 않음)을 사이에 두고 있는 단락대 연결부(6)를 연결하기 위하여 절연막에 뚫려 있다. The reference numeral that was not 7 is bored in the insulating film to connect the short-circuit for the connection (6) through the gate line short-circuit board (4) and the data line short-circuit board (5) and the insulating film (not shown) as a contact window, have.

도 3 내지 도 5는 도 2에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4 및 도 5는 도 3에서 Ⅳ-Ⅳ' 선과 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도이다. As a 3 to 5 is an enlarged view of the pad of the thin film transistors and pixel electrodes and wiring lines and the peripheral portion of the screen display in Figure 2, Figure 3 is a constellation diagram, and Figures 4 and 5 Ⅳ-Ⅳ In Figure 3, line ⅴ-ⅴ 'is a cross-sectional view cut along the line.

먼저, 절연 기판(10) 위에 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. First, it is connected to the end of the insulating substrate 10, the scanning signal line or the gate line over which extends in the transverse direction 22, a gate line 22, a gate pad which receives applying a scanning signal from outside is transmitted to the gate line 22 the gate wiring is formed comprising a 24 and a gate electrode 26 of the thin-film transistor, part of the gate line 22.

이 게이트 배선(22, 24, 26)은 단일막, 이중막 또는 삼중막으로 형성될 수도 있는데, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. The gate line (22, 24, 26) there may be formed of a single layer, double layer or triple-layer, if formed in a double layer or higher, the layer and the resistance is formed of a small substance other layer is in contact with other substances this property is desirable to create a good material.

본 실시예에서는 이중막으로 이루어진 게이트 배선(22, 24, 26)을 예로 하여 설명한다. In this embodiment, it will be described with the gate wiring (22, 24, 26) consisting of a double membrane as an example. 즉, 게이트 배선(22, 24, 26)의 하부막(221, 241, 261)은 크롬(Cr), 몰리브덴(Mo) 또는 몰리브덴 합금 등과 같이 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)와의 접촉 특성이 좋은 금속으로 형성되어 있고, 상부막(222, 242, 262)은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)등과 같이 저 저항 금속으로 형성되어 있다. That is, the lower layer of the gate wiring 22, 24, 26 (221, 241, 261) is a chromium (Cr), molybdenum, ITO, such as (Mo) or a molybdenum alloy (indium-tin-oxide) or IZO (indium-zinc -oxide), and the contact properties between is formed in a good metal, it is formed in a low-resistance metal, such as a top film (222, 242, 262) is made of aluminum (Al) or an aluminum alloy (Al alloy).

게이트 배선(22, 24, 26) 위에는 질화규소(SiN x ) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다. A gate insulating film 30 made of silicon nitride (SiN x), etc. formed on the gate wiring (22, 24, 26) is formed covering the gate wire (22, 24, 26).

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴(55, 56, 58)이 형성되어 있다. A gate insulating film 30 are formed on a hydrogenated amorphous silicon (hydrogenated amorphous silicon) semiconductor semiconductor pattern consisting of something (42, 48) are formed, heavily doped with an n-type impurity in the above semiconductor pattern (42, 48) (P), etc. the ohmic contact layer (ohmic contact layer), the pattern (55, 56, 58) made of amorphous silicon which is doped with something is formed.

접촉층 패턴(55, 56, 58) 위에는 데이터 배선이 형성되어 있다. Above the contact layer pattern (55, 56, 58) and the data line are formed. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부 등을 포함한다. The data line is the data line is formed in the longitudinal direction (62), connected to one end of the data line 62 is a branch of the subject is an image signal from the outside is the data pad 64, and the data line 62, a thin film transistor the data includes a line portion, such as consisting of a source electrode 65. 또한, 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 게이트선(22)의 위에 위치하여 중첩되어 있는 유지 축전기용 도전체 패턴(68)도 포함한다. In addition, separate from the data line portion (62, 64, 65) are located above the drain electrode 66 and the gate line 22 of the thin film transistor which is located on the opposite side of the source electrode 65 with the gate electrode 26 maintaining superimposed and storage capacitor conductors 68 is also included. 유지 축전기용 도전체 패턴(68)은 후술할 화소 전극(82)과 연결되어 유지 축전기를 이룬다. The storage capacitor conductors 68 forms a storage capacitor connected to the pixel electrode 82 to be described later. 그러나, 화소 전극(82)과 게이트선(22)의 중첩만으로도 충분한 크기의 유지 용량을 얻을 수 있으면 유지 축전기용 도전체 패턴(68)을 형성하지 않을 수도 있다. However, it is also possible not to form the pixel electrode 82 and the gate line can be obtained if the storage capacitor of sufficient size to just overlap of 22, the storage capacitor conductors 68.

이하에서는 유지 축전기용 도전체 패턴(68)이 형성되어 있는 경우를 중심으로 설명하겠다. In the following it will be described mainly, if the storage capacitor conductors 68 are formed.

데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일막, 이중막 또는 삼중막으로 형성될 수도 있는데, 본 실시예에서는 크롬(Cr), 몰리브덴(Mo) 또는 몰리브덴 합금 등과 같이 ITO 또는 IZO와의 접촉 특성이 좋은 금속으로 형성된 하부막(621, 641, 651, 661, 681)과 알루미늄(Al) 또는 알루미늄 합금(Al alloy)등과 같이 저저항 금속으로 형성되어 있는 상부막(622, 642, 652, 662, 682)으로 이루어진 이중막 배선을 예로 하여 설명한다. Similar to the data line (62, 64, 65, 66, 68) is also the gate wire (22, 24, 26) there may be formed of a single layer, double layer or triple layer, in this embodiment, chromium (Cr), molybdenum ( forming a low-resistance metal such as Mo) or lower layer formed of a good metal contact characteristic with ITO or IZO such as a Mo alloy (621, 641, 651, 661, 681) and aluminum (Al) or an aluminum alloy (Al alloy) It is that now be described with a double membrane consisting of an upper wiring layer (622, 642, 652, 662, 682) as an example. 단, 데이터 배선(62, 64, 65, 66, 68) 중 유지 축전기용 도전체 패턴(68)은 이중막 중 상부막이 제거되어 하부막(681) 만이 남은 구조를 가진다. However, the data line (62, 64, 65, 66, 68), the storage capacitor conductors 68 of the double layer has the only remaining the upper film is removed lower layer 681 of the structure.

여기에서, 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. Here, the contact layer pattern (55, 56, 58) serves to lower the contact resistance of the lower portion of the semiconductor pattern (42, 48) and the upper portion of the data line (62, 64, 65, 66, 68) , has the completely same shape as the data wire (62, 64, 65, 66, 68). 즉, 데이터선부 접촉층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 접촉층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 접촉층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다. That is, the data line portion contact layer pattern 55 is the data line portion (62, 64, 65) and the same, and the contact layer patterns 56 for the drain electrode is equal to the drain electrode 66, the storage capacitor contact layer pattern ( 58) is the same as the storage capacitor conductors 68.

한편, 반도체 패턴(42, 48)은 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 유사한 모양을 하고 있다. Meanwhile, the semiconductor pattern (42, 48) has a shape similar to the data line (62, 64, 65, 66, 68) and a contact layer pattern (55, 56, 57). 구체적으로는, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉 층 패턴의 나머지 부분과 다르다. Specifically, the storage capacitor semiconductor pattern 48 is the storage capacitor conductors 68 and the storage capacitor contact layer pattern 58 is the same shape, the thin-film transistor semiconductor patterns 42 for the data line, the contact different from the rest of the layer pattern. 즉, 박막 트랜지스터의 채널부에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. That is, the data line portion in the channel portion of the thin film transistor (62, 64, 65), in particular the source electrode 65 and drain electrode 66 are separated and the data line portion intermediate layer 55 and the drain electrode contact layer pattern (56) but also are separated, the thin film transistor semiconductor pattern (42) is connected without interruption here generates the channel of the TFT. 한편, 반도체 패턴(42)은 주변부로도 연장되어 주변부 전체에 걸쳐 형성되어 있다. Meanwhile, the semiconductor pattern 42 is also extended to the peripheral portion is formed over the entire periphery.

게이트선(22) 중에서 데이터선(62)과 중복되는 부분, 데이터선부(62, 64, 65), 드레인 전극(66)과 반도체 패턴(42)은 보호막(70)으로 덮여 있다. The gate lines 22 from the data line 62 and the overlapping portion, data line portion (62, 64, 65), the drain electrode 66 and the semiconductor pattern 42 is covered with a protective film (70).

보호막(70)에는 드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉창(71, 73)이 뚫려 있으며, 알루미늄 또는 알루미늄 합금 등으로 형성되어 있는 드레인 전극(66)의 상부막(662)과 데이터 패드(64)의 상부막(642)은 각각 제거되어, 크롬 등과 같이 접촉 특성이 좋은 각각의 하부막(661, 641)이 접촉창(71, 73)을 통해 드러나 있다. The protective film 70, the drain electrode 66 and the data pad and the perforated contact window (71, 73) to expose (64), the top film 662 of the drain electrode 66 is formed of aluminum or an aluminum alloy or the like and the top film of the data pad 64, 642 are exposed through the removal is, each lower contact properties, such as good chromium film (661, 641), the contact windows 71 and 73, respectively. 또한, 게이트 패드(24)를 드러내는 접촉창(72)이 보호막(70), 게이트 절연막(30) 및 반도체 패턴(42)에 뚫려 있으며, 게이트 패드(24)의 상부막(242)은 제거되어 게이트 패드(24)의 하부막(241)이 접촉창(72)을 통해 드러나 있다. In addition, and contact windows 72 to expose the gate pad 24 is bored in the protective film 70, a gate insulating film 30 and the semiconductor pattern 42, the top film 242 of the gate pad 24 is removed the gate lower layer 241 of the pad 24 are exposed through the contact window (72).

또한, 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다. In addition, the role of the protective film 70 may be formed of an organic insulating material of silicon nitride or acrylic etc., the semiconductor pattern 42 covers and protects a channel portion positioned between at least a source electrode 65 and drain electrode 66 from do.

게이트선(22) 및 데이터선(62)으로 둘러싸인 화소 영역의 게이트 절연막(30) 위에는 화소 전극(82)이 형성되어 있다. The gate line 22 and data line 62, the pixel electrode 82 formed on the gate insulating film 30 of the pixel region is surrounded by is formed. 화소 전극(82)은 접촉창(71)을 통하여 드 레인 전극(66)의 하부막(661)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO 또는 IZO 따위의 투명한 도전 물질로 만들어진다. The pixel electrode 82 and connected to the lower film 661 and the physical and the drain electrode 66 electrically receives the image signals from the thin film transistor generates an electric field together with the electrode of the top plate through the contact window (71), ITO or it made of a transparent conductive material of IZO or the like. 화소 전극(82)은 또한 유지 축전기용 도전체 패턴(68) 위로도 연장되어 물리적, 전기적으로 연결되어 있으며 이에 따라 유지 축전기용 도전체 패턴(68)과 그 하부의 게이트선(22)과 유지 축전기를 이룬다. The pixel electrode 82 is also the storage capacitor conductors 68 to the top also physically and electrically connected to extension, and thus the storage capacitor conductors 68 and the lower portion of the gate line 22 and the storage capacitor constitute a. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 화소 전극(82)과 동일한 물질로 형성되어 있으며, 접촉창(72, 73)을 통하여 크롬막 등으로 형성되어 있는 게이트 패드(24)의 하부막(241) 및 데이터 패드(64)의 하부막(641)과 각각 접촉되어 있다. On the other hand, and the gate pad 24 and the data pad 64, the auxiliary gate pad 84 and the auxiliary data pad 86 is formed on is formed of the same material as the pixel electrode 82 via the contact window (72, 73) chromium film is in contact the lower layer 641 of the lower film 241 and the data pad 64, the gate pad 24 is formed by including, respectively. 보조 게이트 패드(84) 및 보조 데이터 패드(86)는 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로서, 반드시 필요한 것은 아니다. Auxiliary gate pad 84 and the auxiliary data pad 86 as serving to complement the adhesion of the device to an external circuit pads (24, 64) and protect the pad, is not necessary.

여기에서, 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)이 ITO 및 IZO와의 접촉 특성이 좋은 크롬 또는 몰리브덴으로 형성된 드레인 전극(66)의 하부막(661), 게이트 패드(84)의 하부막(841) 및 데이터 패드(86)의 하부막(861)과 직접 접촉하기 때문에, 안정화된 패드부 특성을 얻을 수 있다. Here, the pixel electrode 82, the lower portion of the auxiliary gate pad 84 and the auxiliary data pad 86, the drain electrode 66 formed of a good chromium or molybdenum contact characteristics with ITO and IZO film 661, a gate pad since the contact 84, the lower film 841 and direct the lower layer 861 of the data pad 86, the pad portion may be obtained a stabilized characteristic.

화소 전극(82)의 재료의 예로서 투명한 ITO와 IZO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다. But I heard the transparent ITO and IZO as an example of the material of the pixel electrode 82, in the case of a reflective liquid crystal display device but may also use an opaque conductive material.

그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 6a 내지 도 17b와 앞서의 도 3 내지 도 5를 참고로 하여 상세히 설명한다. Then, in the invention of the first embodiment Fig. 6a to Fig. 17b and 3 to 5 of the above method of manufacturing a TFT array panel for an LCD according to an example of a reference will be described in detail.

먼저, 도 6a 내지 6c에 도시한 바와 같이, 크롬, 몰리브덴막 또는 몰리브덴 합금막과 같은 제1 게이트 금속막을 500∼1,500 Å 의 두께로 증착하고, 이어 알루미늄막 또는 알루미늄 합금막과 같은 제2 게이트 금속막을 1,000∼4,000 Å 의 두께로 증착한 다음, 제1 마스크를 이용하여 제2 및 제1 게이트 금속막을 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 이중막(221, 241, 261; 222, 242, 262) 구조의 게이트 배선을 형성한다. First, Figure 6a to 6c, as shown in, chromium, molybdenum film, or a molybdenum alloy film and the vapor-deposited in a thickness of 1 Å 500~1,500 gate metal film such as, followed by an aluminum film or aluminum alloy film of the second gate metal, such as a deposition film with a thickness of Å 1,000~4,000 next, a using a first mask 2 and a first gate metal film is a dry or wet etching to the gate line 22, gate pad 24 and a gate on the substrate 10 a gate wiring; (222, 242, 262 221, 241, 261) structure, a double layer comprising an electrode (26).

다음, 도 7a 내지 7c에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 접촉층용 도핑된 비정질 규소막을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다. Next, as shown in Fig. 7a to 7c, a gate insulating film 30, semiconductor layer 40, contact layer, respectively by using a doped amorphous silicon film is chemical vapor deposition 1,500 Å to 5,000 Å, 500 Å to 1,500 Å, of 300 Å to 600 Å and a continuous vapor-deposited in a thickness.

이어, 크롬, 몰리브덴막 또는 몰리브덴 합금막과 같은 제1 데이터 금속막을 500∼1,500 Å 의 두께로 증착하고, 이어 알루미늄막 또는 알루미늄 합금막과 같은 제2 데이터 금속막을 500∼4,000 Å 의 두께로 증착한 다음, 제2 마스크를 사용하여 제2 및 제1 데이터 금속막 및 그 아래의 접촉층용 도핑된 비정질 규소막을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 접촉층 패턴(55), 드레인 전극(66)과 그 하부의 드레인 전극용 접촉층 패턴(56) 및 유지 축전기용 도전체 패턴(68)과 그 하부의 유지 축전기용 접촉층 패턴(58)을 형성한다. Then, chromium, a molybdenum vapor deposition film or a molybdenum alloy film and the first data metal film such as of 500~1,500 Å thickness, followed by deposition of aluminum film or aluminum alloy film and the second data metal film such as of 500~4,000 Å thickness next, the first using a second mask 2 and the first data metal film and the patterned film is a doped amorphous silicon layer contacts the data line below 62, the data pad 64, a source electrode 65, such as the data line portion and the lower portion of the data line portion contact layer pattern 55, and the drain electrode 66 and the lower contact layer for the drain electrode pattern 56 and the storage capacitor conductors 68 and the lower storage capacitor contact layer pattern of to form 58. 여기에서, 유지 축전기용 도전체 패턴(68)과 유지 축전기용 접촉층 패턴(58)은 형성하지 않을 수도 있다. Here, the storage capacitor conductors 68 and the storage capacitor contact layer pattern 58 may not be formed. 이후 공정은 유지 축전기용 도전체 패턴(68)이 형성되어 있는 경우를 그 예로 하여 설명한다. Since the process is described with the case in which the storage capacitor conductors 68 are formed. Examples.

다음, 도 8a 내지 도 8c에 도시한 바와 같이, 질화규소를 CVD 방법으로 증착하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 후 제3 마스크를 사용하여 보호막(70)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉창(71, 72, 73)을 포함하는 이들의 패턴을 형성한다. Next, Fig. 8a to a, by the deposition of silicon nitride by the CVD method after forming the protective film 70 having more than 3,000 Å thickness using a third mask, the protective film 70 and the semiconductor layer 40, as shown in Figure 8c and patterning the gate insulating film 30 to form thereof a pattern that includes a contact window (71, 72, 73). 이때, 게이트 패드(24) 위에서는 보호막(70), 반도체층(40), 게이트 절연막(30) 및 게이트 패드(24)의 상부막(242)을 제거하고, 데이터 패드(64) 및 드레인 전극(66) 위에서는 보호막(70)과 더불어 데이터 패드(64)의 상부막(642) 및 드레인 전극(66)의 상부막(662)을 각각 제거하며, 유지 축전기용 도전체 패턴(48)의 상부막(682) 또한 제거한다. At this time, the gate pad 24 from above the protective film 70, semiconductor layer 40, remove the gate insulation film 30 and the top film 242 of the gate pad 24, and the data pad 64 and the drain electrode ( 66) and the above remove the top film 662 of the top film 642 and the drain electrode 66 of the data pad 64, with the protective film 70, respectively, maintain the upper portion of the storage capacitor conductors 48 membrane 682 is also removed.

한편, 화소 영역이 될 부분(Px)을 포함하는 영역, 즉 인접한 두 데이터선(62) 사이의 영역에서는 보호막(70)과 더불어 반도체층(40)을 제거하여 필요한 부분에만 채널이 형성되도록 반도체층 패턴을 형성 한다. On the other hand, the region containing the portion (Px) to be the pixel region, that is, two adjacent data lines 62, the semiconductor layer such that the only channels where needed to remove the semiconductor layer 40 is formed in addition to the protective film 70, the area between the to form a pattern. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이에 대하여 다음의 도 9a 내지 도 17b를 통하여 보다 상세히 설명한다. A thickness of the other forming photoresist pattern according to the part to this and in the dry etching of the lower layer to do this as an etching mask, and the other hand to the following description in more detail by the Figures 9a through 17b.

먼저, 보호막(70) 위에 감광막(PR), 바람직하게는 양성의 감광막을 5,000 Å 내지 30,000 Å의 두께로 도포한 후, 제3 마스크(300, 400)를 통하여 노광한다. First, the photoresist (PR), preferably over the protective film 70 exposed through the photoresist layer after coating a positive to a thickness of 5,000 Å to 30,000 Å, a third mask (300, 400). 감광막(PR)의 노광 정도는 도 9a 및 9b에서 보는 바와 같이, 화면 표시부(D)와 주변부(P)에서 다르다. The exposure amount of the photoresist (PR) is as shown in Figures 9a and 9b, it is different from a screen display (D) and the periphery (P). 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출된 부분(C)은 표면으로부터 일정 깊이까지만이 빛에 반응하여 고분자가 분해되고 그 밑으로는 고분자가 그대로 남아 있으나, 게이트 패드부 및 데이터 패드부를 포함하는 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출된 부분(B)은 하부까지 모두 빛에 반응하여 고분자가 분해된 상태가 된다. That is, the portion (C) exposed to light from among the photoresist (PR) on the screen display unit (D) is in response to the light only to a predetermined depth from the surface of the polymer is decomposed under it with, but the polymer is left intact, the gate pad section and the photoresist (PR) at the periphery (P) including a data pad contrast, is a partial (B) reacts to light both to lower the polymer is exposed to light decomposition otherwise. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되는 부분(C, B)은 보호막(70)이 제거될 부분이다. Here, parts that are exposed to light in the screen display section (D) and the periphery (P) (C, B) is a portion to be a protective film 70 is removed.

이를 위해서는 화면 표시부(D)에 사용하는 마스크(300)와 주변부(P)에 사용하는 마스크(400)의 구조를 변경하는 방법을 사용할 수 있으며, 여기에서는 세 가지 방법을 제시한다. For this purpose can be used a method of changing the structure of the mask 400 using the mask 300 and the peripheral portion (P) used in the screen display (D), Here, we present three different ways.

도 10a 및 도 10b에 도시한 바와 같이, 마스크(300, 400)는 통상 기판(310, 410)과 그 위의 크롬 따위로 이루어진 불투명한 패턴층(320, 420), 그리고 패턴층(320, 420) 및 노출된 기판(310, 410)을 덮고 있는 반투명한 펠리클(pellicle)(330, 430)로 이루어진다. Figures 10a and a mask (300, 400) as shown in Figure 10b is usually a substrate (310, 410) and the top of the opaque pattern made of chromium etc. layers (320, 420), and a pattern layer (320, 420 ) and comprises a semi-transparent pellicle that covers the exposed substrate (310, 410) (pellicle) (330, 430). 불투명한 패턴층(320, 420)의 광 투과율은 3% 이하로 하고, 주변부(P)에 사용되는 마스크(400)의 펠리클(430)의 광 투과율은 90% 이상이 되도록 하며, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(330)의 광 투과율은 주변부(P)의 펠리클(430)의 광투과율의 20~60% 범위인 20~40% 정도로 하는 것이 바람직하다. The light transmittance of the opaque pattern layer (320, 420) is 3% or less, and light transmittance of the pellicle 430 of the mask 400 used in the peripheral portion (P) is, and is at least 90%, and the screen display (D ), the light transmittance of the pellicle 330 of the mask 300 used in is preferably about 20 to 60% range of 20 to 40% of the light transmittance of the pellicle 430 of the peripheral portion (P).

화면 표시부(D)의 반투명한 펠리클(330) 대신에, 광원의 분해능보다 작은 크기, 약 2.5μm의 폭의 슬릿(slit)이나 격자 모양의 미세 패턴을 가지는 마스크를 사용할 수도 있다. A transparent pellicle 330, instead of the display screen (D), may be used in a small size, a mask having a fine pattern of the slit (slit) or a grid of approximately 2.5μm width less than the resolution of the light source.

다음은, 도 11a 및 도 11b에 도시한 바와 같이, 화면 표시부(D)의 마스크(300)에는 전면에 걸쳐 크롬층(350)을 약 100 Å 내지 300 Å의 두께로 남겨 투과율을 낮추고, 주변부(P)의 마스크(400)에는 이러한 크롬층을 남기지 않는 것이다. Next, as shown in Figure 11a and Figure 11b, the mask 300 on the screen display unit (D) is over the entire surface leaving the chrome layer 350 to a thickness of about 100 Å to about 300 Å to lower the transmittance, the periphery ( mask 400 of P) is that it does not leave such a chromium layer. 이때, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(340)은 주변부(P)의 펠리클(430)과 동일한 투과율을 가지도록 할 수 있다. In this case, the pellicle 340 of the mask 300 used in the screen display (D) may be to have the same transmittance as a pellicle 430 of a peripheral portion (P).

여기에서 위의 두 가지 방법을 혼용하여 사용할 수 있음은 물론이다. In here you can use to mix the two methods above are a matter of course.

위의 두 가지 예에서는 스테퍼를 사용한 분할 노광의 경우에 적용할 수 있는 것으로서 화면 표시부(D)와 주변부(P)가 다른 마스크를 사용하여 노광되기 때문에 가능한 것이다. In the two examples above it is possible because as applicable to the case of the divided exposure using a stepper, the screen display unit (D) and the periphery (P) is exposed by using different masks. 이렇게 분할 노광하는 경우에는 이외에도 화면 표시부(D)와 주변부(P)의 노광 시간을 다르게 함으로써 두께를 조절할 수도 있다. When this exposure is divided addition may be adjusted in thickness by varying the exposure time of the screen display unit (D) and the periphery (P).

그러나, 화면 표시부(D)와 주변부(P)를 분할 노광하지 않고 하나의 마스크를 사용하여 노광할 수도 있으며 이 경우 적용될 수 있는 마스크의 구조를 도 12을 참고로 하여 설명한다. However, also without splitting expose the display screen (D) and the periphery (P) to be exposed using a mask and will be described with the Figure 12 the structure of a mask that can be applied in this case by reference.

도 12에 도시한 바와 같이, 마스크(500)의 기판(510) 위에는 투과율 조절막(550)이 형성되어 있으며 투과율 조절막(550) 위에 패턴층(520)이 형성되어 있다. Is one, the substrate transmittance control film 550 on top 510 is formed, and the pattern layer 520 on the transmittance adjustment film 550 is formed on the mask 500 as shown in Fig. 투과율 조절막(550)은 화면 표시부(D)에서는 패턴층(520) 하부뿐 아니라 전면에 걸쳐 형성되어 있지만 주변부(P)에서는 패턴층(550) 하부에만 형성되어 있다. Transmittance control film 550 is a display screen (D) is formed over the entire surface, as well as the lower pattern layer 520, but the periphery (P) is formed in only the lower layer pattern (550). 결국 기판(510) 위에는 높이가 다른 두 개 이상의 패턴이 형성되어 있는 셈이 된다. After more than two different heights two patterns on the substrate 510 will have been formed.

물론, 주변부(P)에도 투과율 조절막을 둘 수 있으며, 이 경우 주변부(P)의 투과율 조절막의 투과율은 화면 표시부(P)의 투과율 조절막(550)의 투과율보다 높은 투과율을 가져야 한다. Of course, the peripheral portion (P) also can be placed transmittance control film, in this case, the transmittance adjustment film transmittance of the peripheral portion (P) should have a higher transmittance than a transmittance of the transmittance adjustment film 550, the screen surface (P).

이러한 투과율 조절막(550)을 가지는 광마스크(500)를 제조할 때에는, 먼저 기판(500) 위에 투과율 조절막(550)과, 이 투과율 조절막(550)과 식각비가 다른 패턴층(520)을 연속하여 적층한다. When manufacturing a photo mask 500 having such a transmittance adjustment film 550, the first substrate 500 is controlled on the transmission membrane (550) and the transmittance adjustment film 550 and the etching ratio of the other pattern layer 520 successively laminated. 전면에 걸쳐 감광막(도시하지 않음)을 도포하고 노광, 현상한 후 감광막을 식각 마스크로 하여 패턴층(520)을 식각한다. Applying a photoresist (not shown) over the entire surface was exposed, and then developed to the photosensitive film as an etching mask to etch the pattern layer 520. 남은 감광막을 제거한 후 다시 주변부(P)의 접촉창에 대응하는 위치의 투과율 조절막을 노출시키는 새로운 감광막 패턴(도시하지 않음)을 형성한 다음, 이를 식각 마스크로 하여 투과율 조절막(550)을 식각함으로써 광마스크(500)를 완성한다. After removing the remaining photosensitive film by etching a new photoresist pattern to form a (not shown) and then to this, as an etch mask, the transmittance adjustment film 550, which re-exposed film transmittance adjustment of the position corresponding to the contact window at the periphery (P) thus completing a photomask (500).

그런데, 감광막(PR) 중 하부에 반사율이 높은 금속층, 즉 게이트 배선(22, 24, 26)이나 데이터 배선(62, 64, 65, 66, 68)이 있는 부분은 반사된 빛으로 인하여 노광시 다른 부분보다 빛의 조사량이 많아질 수 있다. However, the photoresist (PR) of the highly reflective metal layer on the bottom, i.e., the gate wiring 22, 24, 26 and data line part with a (62, 64, 65, 66, 68), due to the reflection light other during exposure there is a dose of light can be more than the parts. 이를 방지하기 위하여 하부로부터의 반사광을 차단하는 층을 두거나 착색된 감광막(PR)을 사용할 수 있다. To prevent this, leave the layer to block the light reflected by the lower portion may be a colored photoresist layer (PR).

이러한 방법으로 감광막(PR)을 노광한 후, 현상하면 도 13a 및 도 13b에서와 같은 감광막 패턴(PR)이 만들어진다. After exposing the photoresist (PR) in this way, are made when the photoresist pattern (PR) as in Fig. 13a and 13b phenomenon. 즉, 게이트 패드(24) 및 데이터 패드(64)의 일부 위에는 감광막이 형성되어 있지 않고, 게이트 패드(24)와 데이터 패드(64)의 일부를 제외한 모든 주변부(P), 화면 표시부(D)에서 데이터선부(62, 64, 65) 및 드레인 전극(66) 및 데이터선부(65)와 드레인 전극(66) 사이의 반도체층(40)의 상부에는 두꺼운 감광막이 형성되어 있으며, 화면 표시부(D)에서 유지 축전기용 도전체 패턴(68) 상부 및 화소 영역(Px) 상부에는 얇은 감광막이 형성되어 있다. That is, above the portion of the gate pad 24 and the data pad 64, but not the photosensitive film is formed on all the periphery (P), a screen display (D) except for the portion of the gate pad 24 and the data pad 64, data line portion (62, 64, 65) and the drain electrode 66 and the data line portion 65 and the drain electrode 66, and a thick photoresist layer upper portion of the semiconductor layer 40 is formed between, on the screen display unit (D) the storage capacitor conductors 68, an upper and a pixel region (Px) top there is a thin photoresist layer is formed. 도 13b에서와 같이, 드레인 전극(66)의 일부 상부에 얇은 감광막이 형성되어 있는 것도 가능하다. As in Figure 13b, it is also possible that this thin photoresist layer is formed on the upper portion of the drain electrode 66.

이때, 감광막(PR)의 얇은 부분(C)의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다. At this time, the thickness of the portion (C) of the photoresist (PR) is preferably set to be about 1/4 to 1/7 the level that is 350 Å to about 10,000 Å, and more preferably, 1,000 Å to 6,000 Å of the original thickness . 한 예를 들면, 감광막(PR)의 최초 두께는 25,000 Å 내지 30,000 Å으로 하고, 화면 표시부(D)의 투과율을 30 %로 하여 얇은 감광막의 두께가 3,000 Å 내지 5,000 Å가 되도록 할 수 있다. One example, the first thickness of the photoresist (PR) may be such that a 25,000 Å to 30,000 Å, and the screen display unit (D) the thickness of the transmittance of the thin photoresist 3,000 Å to about 5,000 Å to 30% of. 그러나 남기는 두께는 건식 식각의 공정 조건에 따라 결정되어야 하므로, 이러한 공정 조건에 따라 마스크의 펠리클, 잔류 크롬층의 두께 또는 투과율 조절막의 투과율이나 노광 시간 등을 조절하여야 한다. However, that leaves thickness, so should be determined in accordance with the process conditions of the dry etching, the pellicle must be adjusted, the thickness or the transmittance adjustment film transmittance and exposure time of the residual chromium layer or the like of the mask, according to these process conditions.

이러한 얇은 두께의 감광막은 통상적인 방법으로 감광막을 노광, 현상한 후 리플로우를 통하여 형성할 수도 있다. Photosensitive film in such a thin thickness is exposing a photosensitive film in a conventional manner, after the development can be formed through the reflow.

이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(70), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다. Then, the process proceeds with the etching of the dry etching method, the photoresist pattern (PR), and a lower portion of the films, that is, the protective film 70, semiconductor layer 40 and gate insulating film 30.

이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)이 제거되어야 하며, C 부분 하부에서는 보호막(70)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 한다. In this case, must be, as mentioned above, the photoresist pattern (PR) of the A section should remain without being completely removed, and the protective film 70, semiconductor layer 40 and gate insulating film 30 of the B section bottom is removed, C in the lower portion should not only remove the protective film 70 and the semiconductor layer 40 and removing the gate insulating film 30.

이를 위해서, 감광막 패턴(PR)과 그 하부의 막들을 동시에 식각할 수 있는 건식 식각 방법을 사용할 수 있다. To this end, it is possible to use a photosensitive film pattern dry etching method to etch the (PR) and a lower portion of the film at the same time.

한편, 얇은 두께의 감광막이 불균일한 두께로 남아 게이트 절연막(30)의 상 부에 반도체층(40)의 일부가 잔류하는 것을 방지하기 위해, 감광막 패턴(PR)과 그 하부의 막들을 여러 단계로 나누어 식각할 수 있다. On the other hand, in order to prevent a thin photosensitive film to a portion of non-uniform semiconductor layer 40 remains in a thickness on the part of the gate insulating film 30 is left, the photoresist pattern (PR) and the lower layer of the different stages of It can be divided etching. 이에 대하여 다음에서 상세하게 설명한다. On the other hand it will be described in detail in the following.

먼저, 도 14a 및 도 14b에 도시한 바와 같이, 감광막 패턴(PR)이 완전히 제거된 B 부분의 보호막(70) 및 그 하부의 막들, 즉 반도체층(40) 및 게이트 절연막(30)을 건식 식각 방식으로 식각하여 데이터 패드(64)를 완전히 드러내고, 게이트 패드(24) 상부에서는 게이트 절연막(30)의 일부를 남긴다. First, as shown in Figure 14a and Figure 14b, the photoresist pattern (PR), a protective film of a fully remove B part 70 and the lower layers of, that is, the semiconductor layer 40 and gate insulating film 30 is dry etched etching in a manner to fully expose the data pad 64, a gate pad 24 in the upper leaves a part of the gate insulating film 30. 이때, 게이트 패드(24)가 드러나도록 게이트 패드(24) 상부의 게이트 절연막(30)을 완전히 제거할 수도 있다. At this time, the gate pad, the gate pad 24 to 24 are exposed may be totally remove the gate insulating film 30 of the upper portion. 건식 식각 기체로는 SF 6 +N 2 또는 SF 6 +HCl 등을 사용하는데, 이 과정에서 감광막(PR)이 일부 제거될 수도 있다. A dry etching gas photoresist (PR) in the process, to use such as SF 6 + N 2 or SF 6 + HCl This may be partly removed. 따라서, 화면 표시부(D)에서 보호막(70)이 드러나지 않도록 감광막의 소모량이 제어되는 조건을 채택하여야 한다. Thus, not the screen display (D) a protecting film 70 is revealed to be employed the conditions under which the consumption of the photosensitive control. 이 단계에서, 도 14b에 나타난 바와 같이, 유지 축전기용 도전체 패턴(68) 상부에 놓인 감광막(PR)의 두께도 화면 표시부(D)의 감광막 두께 정도로 얇아진다. At this stage, the thickness of the as shown in Figure 14b, the storage capacitor conductors 68, photoresist (PR) is placed on top also thinned enough photosensitive film thickness of the display screen (D).

다음 산소를 이용한 애싱(ashing) 공정을 실시하여 도 15a 및 도 15b에서 보는 바와 같이 C 부분의 보호막(70) 상부에 잔류하는 감광막과 유지 축전기용 도전체 패턴(68) 상부의 감광막을 제거한다. To remove the oxygen, an ashing (ashing) remaining on the upper protective layer (70) of the C part as shown in the Figs. 15a and 15b carry out processing the photosensitive film and the storage capacitor conductors 68, the photosensitive film of the upper using. 이때, C 부분에서 감광막이 불균일한 두께로 남아 감광막이 잔류할 수도 있으므로 N 6 +O 2 또는 Ar+O 2 등의 기체를 사용하여 애싱을 충분히 진행한다. At this time, the photosensitive film is left in a non-uniform thickness in the C part since the remaining photosensitive film may be use a gas, such as N 6 + O 2 or Ar + O 2 proceeds sufficiently ashing. 이렇게 하면, 도 13a 및 도 13b에서 얇은 두께의 감광막이 불균일한 두께로 형성되더라도 C 부분에서 감광막을 완전히 제거할 수 있다. In this way, it is possible to completely remove the photosensitive film, even if formed of a photosensitive film is non-uniform thickness of the thin thickness in FIG. 13a and 13b in the C portion.

이어, 도 16a 및 도 16b에서 보는 바와 같이, 반도체층(40)과 보호막(70)에 대한 식각 선택비가 우수한 조건 하에서, 감광막 패턴(PR)을 마스크로 하여 유지 축전기용 도전체 패턴(68) 상부, 드레인 전극(66) 상부 및 화소 영역이 될 부분 상부의 보호막(70)과 게이트 패드(24) 상부의 게이트 절연막(40)을 제거한다. Next, the top as shown in Figures 16a and 16b, the semiconductor layer 40 and under the protective film 70, etching selectivity excellent conditions of rain on, the photoresist pattern appointed maintain the power storage to the (PR) as a mask, the conductor pattern (68) , to remove the drain electrode 66 and the upper part of the upper passivation layer is a pixel region 70 and the gate pad 24, the gate insulating film 40 of the upper. 그러면, 유지 축전기가 형성될 부분과 화면 표시부(D)에서 반도체층(40)이 드러남과 동시에, 드레인 전극(66) 및 게이트 패드(24)를 드러낸다. Then, holding the semiconductor layer 40 in the portion and a screen display unit (D) is a capacitor is formed simultaneously with the Revealing, it exposes the drain electrode 66 and the gate pad 24. 여기에서, 반도체층(40)과 보호막(70)에 대한 식각 선택비가 우수한 조건을 만들기 위하여, O 2 또는 CF 4 를 다량으로 포함시키는 것이 바람직하며. Here, it is preferable that to make the etching selection ratio excellent conditions for the semiconductor layer 40 and the protective film 70, including the O 2 or CF 4, and a large amount. 건식 식각 기체로는 SF 6 +N 2 , SF 6 +O 2 , CF 4 +O 2 , CF 4 +CHF 3 +O 2 등을 사용하는 것이 바람직하다. A dry etching gas, it is preferable to use such a SF 6 + N 2, SF 6 + O 2, CF 4 + O 2, CF 4 + CHF 3 + O 2.

다음, 도 17a 및 도 17b에서 보는 바와 같이, 비정질 규소층만을 식각하는 조건을 선택하여 노출된 반도체층(40), 특히 인접한 두 데이터선(62) 사이에 존재하는 반도체층(40)을 제거하여 반도체 패턴(42, 48)을 완성한다. Next, as shown in Figure 17a and 17b, by selecting a condition of etching the amorphous silicon layer only by removing the existing between the exposed semiconductor layer 40, in particular two data lines adjacent to 62, a semiconductor layer 40 to complete the semiconductor pattern (42, 48). 이때 비정질 규소층을 식각하는 기체로는 Cl 2 +O 2 또는 SF 6 +HCl+O 2 +Ar 등을 사용하는 것이 바람직하다. At this time, a gas for etching the amorphous silicon layer, it is preferable to use such as Cl 2 + O 2, or SF 6 + HCl + O 2 + Ar.

다음, 드러난 게이트 패드(24)의 상부막(242), 드레인 전극(66)의 상부막(662), 데이터 패드(64)의 상부막(642), 그리고 유지 축전기용 도전체 패턴(68)의 상부막(682)를 건식 식각 또는 습식 식각으로 제거한 다음, 잔류하는 감광막(PR)을 제거한다. Next, the exposed gate pad 24 of the top film 242, a drain electrode 66, the top film 662, the data pad 64, the top film 642, and the storage capacitor conductors 68 of the removing the top film 682 by dry etching or wet etching, and then removing the photoresist (PR) remaining. 이후, ITO 또는 IZO와 같은 투명한 도전막을 증착하고 이를 제4 마스크를 사용하여 패터닝하여, 도 4 및 도 5에 도시한 바와 같이, 드레인 전극(66)의 하부막(661), 게이트 패드(24)의 하부막(241) 및 데이터 패드(64)의 하부막(641)과 각각 접촉하는 화소 전극(82), 게이트 패드 도전 패턴(84) 및 데이터 패드 도전 패턴(86)을 형성한다. Then, the deposited film transparent conductor such as ITO or IZO, and patterning it using a fourth mask, 4, and a lower layer 661 of the drain electrode 66 as shown in Figure 5, the gate pad 24 the underlying film 241 and the lower layer of the data pad 64 is 641 and the pixel electrode 82 that contacts each of the gate pad, the conductive pattern 84 and the data pad, the conductive pattern 86 is formed.

이처럼, 본 발명의 제1 실시예에서는, 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여 접촉창(71) 및 반도체 패턴(42, 48)을 형성하며, 주변부(P)에서는 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 모두 제거하여 접촉창(72, 73)을 형성하는 공정을 하나의 마스크 공정으로 실시하기 때문에, 4장의 마스크를 사용하여 박막 트랜지스터 기판을 제조하는 것이 가능하다. Thus, in the first embodiment of the present invention, to form a screen display unit (D) in the protective film 70 and the semiconductor layer 40 by removing only the contact window 71 and the semiconductor pattern (42, 48), the periphery (P ) in the thin film due to carrying out the step of forming the protective film 70, semiconductor layer 40 and contact window to remove all of the gate insulation film 30 (72, 73) as a masking process using a four pocket mask it is possible to prepare a transistor substrate. 또한, 식각 조건을 적절히 조절하여 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 갖도록 하는 것이 가능하다. It is also possible to etch, while a large area by appropriately adjusting the etching conditions at different depths so as to have a uniform etching depth for one of the etch depth. 데이터 배선 또는 게이트 배선을 알루미늄막 등의 저저항 금속막을 포함하는 이중막으로 사용하되, 패드부에서는 접촉 특성이 좋지 않은 알루미늄막을 제거함으로써, 패드부 특성을 저하시키지 않으면서도 저저항 배선을 사용하는 것이 가능하다. By but using the data wiring or the gate wiring as a double membrane comprising a film low-resistance metal such as an aluminum film, in the pad portion to remove the aluminum film poor contact properties, to use a low-resistance wiring, without lowering the pad portions properties It is possible.

다음, 제1 실시예에서, 드레인 전극(66)의 상부막(662), 데이터 패드(64)의 상부막(642)을 식각할 때에 보호막(70)의 가장자리보다 안쪽으로 과식각되는 경우, 이후 ITO 또는 IZO 막 패턴이 접촉창의 안쪽에서 끊어질 수 있는 점을 보완하기 위한 제2 실시예를 다음에서 설명한다. Next, the case in the first embodiment, in which each dietary inwardly than the edge of the protective film 70 when etching the upper film 642 of the upper film 662, the data pad 64, the drain electrode 66, since a second embodiment is an ITO or IZO film pattern to complement that can be cut off from contact with the inside of the window will be described in the following.

도 18 내지 도 24는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 단면도이다. 18 through Fig. 24 is a sectional view in accordance with a process sequence a method for manufacturing a TFT array panel for an LCD according to another embodiment of the present invention.

제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 보호막(70)을 증착하는 단계까지는 앞선 도 3 내지 도 7c에 도시한 제1 실시예에 따른 방법과 동일하게 방법으로 진행한다. The process proceeds to the second exemplary method the liquid crystal display method of manufacturing a TFT substrate for a device according to the example is the same as the method according to the first embodiment shown in the preceding Figures 3 to 7c by depositing a protective layer (70).

즉, 절연 기판(10) 위에 크롬, 몰리브덴막 또는 몰리브덴 합금막과 같은 제1 게이트 금속막과 알루미늄막 또는 알루미늄 합금막과 같은 제2 게이트 금속막을 연속으로 증착한 다음, 제1 마스크를 이용하여 제2 및 제1 게이트 금속막을 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 이중막(221, 241, 261; 222, 242, 262) 구조의 게이트 배선을 형성한다. In other words, by depositing the insulating substrate 10 on chromium, molybdenum film, or a molybdenum alloy film and the first gate metal film and an aluminum film or the second gate metal film is a continuous, such as an aluminum alloy film, such as the following, by using the first mask, the 2 and the first to the gate metal dry or wet etching film, the substrate 10 over the gate line 22, gate pad 24 and the gate electrode 26, double-membrane (221, 241, 261, including; 222, 242 , 262) to form a gate wiring structure. 다음, 게이트 절연막(30), 반도체층(40), 접촉층용 도핑된 비정질 규소막을 연속 증착한다. Next, the gate insulating film 30, semiconductor layer 40, the contact layer is continuously deposited doped amorphous silicon film. 이어, 크롬, 몰리브덴막 또는 몰리브덴 합금막과 같은 제1 데이터 금속막과 알루미늄막 또는 알루미늄 합금막과 같은 제2 데이터 금속막을 증착하고 제2 마스크를 사용하여 제2 및 제1 데이터 금속막 및 그 아래의 접촉층용 도핑된 비정질 규소막을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 접촉층 패턴(55) 및 드레인 전극(66)과 그 하부의 드레인 전극용 접촉층 패턴(56)을 형성한다. Then, chromium, molybdenum film, or a molybdenum alloy film of the deposited first data metal film and the aluminum film or the second data metal such as an aluminum alloy film having a film such as and using the second mask, the second and first the data metal film and the underlying and a contact layer patterned doped amorphous silicon film in the data line 62, the data pad 64, a source electrode 65, such as the data line portion and a lower portion of the data line portion contact layer pattern 55 and the drain electrode 66 and the to form the drain electrode contact layer pattern 56 for the lower part. 도시하지는 않았지만, 앞선 제1 실시예에서와 마찬가지로 유지 축전기용 도전체 패턴(68)과 그 하부의 유지 축전기용 접촉층 패턴(58)을 또한 형성할 수 있다. Although not shown, the foregoing first embodiment can be also formed as in the example of the storage capacitor conductors 68 and the storage capacitor contact layer pattern 58 of the lower portion.

다음, 그 위에 보호막(70)을 증착한 다음, 감광막(PR)을 도포하고 이를 제3마스크를 사용하여 노광 및 현상하여, 도 18에 도시한 바와 같이, 감광막(PR)의 두께를 부분적으로 달리 패터닝한다. Next, the above depositing a protection film 70, and then the photoresist (PR) is applied, and by using this, using a third mask exposure and development, unlike the thickness of the photoresist (PR) as a part as shown in Fig. 18 the It is patterned. 즉, 게이트 패드(24), 데이터 패드(64) 및 드레인 전극(66)의 일부의 상부(C)에서는 감광막(PR)이 완전히 제거되며, 화면 표시 부(D)에서 드레인 전극(66) 상부의 감광막(PR)이 완전히 제거된 부분의 바깥쪽 일부(C), 화소 영역이 형성될 부분(C) 및 주변부(P)의 데이터 패드(64) 상부의 감광막(PR)이 완전히 제거된 부분의 바깥쪽 일부(C)에는 얇은 두께의 감광막(PR)이 형성되며, 이외의 모든 부분(A)에는 감광막(PR)이 완전히 남도록 패터닝한다. That is, in the part upper (C) of the gate pad 24, the data pad 64 and the drain electrode 66, the photoresist (PR) of the upper two are completely removed, and the drain electrode 66 in the display unit (D) photoresist (PR) outside of a fully outward portion of the removal portion (C), the photoresist (PR), the upper portion of the data pad 64, the portion to be the pixel region is formed (C) and the periphery (p) is completely removed portion side portion (C), the photoresist (PR) of small thickness is formed, in all the parts (a) other than the photoresist (PR) is patterned to remain completely.

다음, 도 19에 도시한 바와 같이, 감광막(PR)이 완전히 제거된 부분을 통해 그 하부의 막들, 즉 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 건식 식각으로 제거하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(64)가 드러나도록 한다. Next, as shown in Figure 19, the photoresist (PR) is a fully removed portion that the lower layers of, that is to remove the protective film 70, semiconductor layer 40 and gate insulating film 30 by dry etching, the gate pad 24, the drain electrode 66 and the data pad 64, and to expose.

이 단계에서, 감광막(PR)의 두께가 일부 제거될 수도 있다. In this step, the thickness of the photoresist (PR) may also be partially removed.

이어, 도 20에 도시한 바와 같이, 드러난 게이트 패드(24)의 상부막(242), 드레인 전극(66)의 상부막(662) 및 데이터 패드(64)의 상부막(642)을 습식 또는 건식 식각 방법으로 제거하여, 각각의 하부막(241, 661, 641)을 드러낸다. Next, as shown in Figure 20, the top film 642 of the upper portion of the exposed gate pad 24, the film 242, the upper portion of the drain electrode 66, the film 662 and the data pad 64 is wet or dry removed by etching, to expose each lower layer (241, 661, 641).

다음, 감광막(PR)을 산소를 포함하는 기체를 이용하여 애싱하여, 드레인 전극(66) 상부, 화소 영역이 될 부분의 상부 및 데이터 패드(64)의 상부에 덮여 있는 얇은 감광막(PR)을 제거하여 그 하부의 보호막(70)을 드러낸다. Next, by ashing using a gas containing oxygen, the photoresist (PR), the drain electrode 66 is removed to thin the photoresist (PR) is covered on top of the upper portion and the data pad 64 of the upper, be a pixel area portion to expose the protective film 70 of the lower portion. 다음, 도 21에 도시한 바와 같이, 드러난 보호막(70) 및 그 하부의 반도체층(40)을 건식 식각하여 반도체 패턴을 완성하고, 접촉창(72, 73) 가장자리 바깥으로 일정 폭 드레인 전극(66) 및 데이터 패드(64)의 상부막(662, 642)을 드러낸다. Next, as shown in Fig. 21, the exposed passivation layer 70 and to the lower portion of the semiconductor layer 40 is dry etched to complete the semiconductor pattern, the contact window (72, 73) to the outside edge of constant width the drain electrode (66 ) and the upper membrane (662, 642) of the data pad 64 exposed to.

이어, 도 22에 도시한 바와 같이, 잔류하는 감광막(PR)을 스트립(strip)하여 제거하여, 게이트 패드(24)의 하부막(241), 드레인 전극(66)의 하부막(661) 및 데 이터 패드(64)의 하부막(641)을 각각 드러내는 접촉창(71, 72, 73)을 완성한다. Next, as shown in Figure 22, to remove the strip (strip) the photoresist layer (PR) to the remaining, lower layer of the gate pad 24, 241, the drain electrode 66, the lower film 661 and having the to complete the contact window (71, 72, 73) exposing the lower layer 641 of the data pad 64, respectively.

마지막으로, ITO 막 또는 IZO 막을 전면에 증착하고 제4 마스크를 사용하여 식각하여, 도 23에 도시한 바와 같이, 접촉창(72, 71, 73)을 통해 게이트 패드(24)의 하부막(241), 드레인 전극(66)의 하부막(661) 및 데이터 패드(64)의 하부막(641)과 각각 접촉하는 게이트 패드 도전 패턴(84), 화소 전극(82) 및 데이터 패드 도전 패턴(86)을 형성한다. Finally, the ITO film or an IZO film is deposited on the front and etched using a fourth mask, as shown in Fig. 23, a contact window (72, 71, 73) the lower layer (241 of the gate pad 24 through the ), the lower layer of the lower film 661 and the data pad 64, the drain electrode 66, 641, the gate pad conductive pattern (84 in contact with, respectively), a pixel electrode 82 and the data pad, the conductive pattern 86 the form.

이상에서와 같이, 본 발명의 제2 실시예에서는, 화면 표시부(D)에서는 보호막(70)과 반도체층(40)을 제거하여 접촉창(71) 및 반도체 패턴(42, 48)을 형성하며, 주변부(P)에서는 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 모두 제거하여 접촉창(72, 73)을 형성하는 공정을 하나의 마스크 공정으로 실시하기 때문에, 4장의 마스크를 사용하여 박막 트랜지스터 기판을 제조하는 것이 가능하다. As described above, in the second embodiment of the present invention, to form a screen display unit (D) in the protective film 70 and the semiconductor layer 40, contact windows 71 and the semiconductor pattern (42, 48) to remove, a peripheral portion (P) in, because carrying out the step of forming the protective film 70, semiconductor layer 40 and contact window to remove all of the gate insulation film 30 (72, 73) as a mask process, a four pocket mask used it is possible to manufacture the thin film transistor substrate. 또한, 식각 조건을 적절히 조절하여 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 갖도록 하는 것이 가능하며, 데이터 배선 또는 게이트 배선을 알루미늄막 등의 저저항 금속막을 포함하는 이중막으로 사용하되, 패드부에서는 접촉 특성이 좋지 않은 알루미늄막을 제거함으로써, 패드부 특성을 저하시키지 않으면서도 저저항 배선을 사용하는 것이 가능하다. Further, it is possible to, while etching a large area by appropriately adjusting the etching conditions at different depths so as to have the etch depth uniformity for one of the etching depth, and including a data line or a gate wiring film is a low-resistance metal such as an aluminum film but using a double membrane, by removing the aluminum film is not good contact characteristics in the pad portion, it is possible to, without lowering the pad portion attributed to the low resistive wiring. 뿐만 아니라, 드레인 전극(66)의 상부막(662), 데이터 패드(64)의 상부막(642)을 먼저 제거한 후에 보호막(70)을 제거하여 접촉창을 형성하기 때문에, 이 상부막(662, 642)이 보호막 안쪽으로 과식각 될 염려가 없으며, 따라서 이후 형성되는 화소 전극(82) 및 데이터 패드 도전 패턴(86)이 접촉창의 안쪽에서 끊어지는 것을 방지할 수 있 다. Because, as well as forming a contact window by removing the protective film (70) after removal of the top film 642 of the drain electrode 66, the top film 662, the data pad 64 of the first, the upper layer (662, 642), it could be prevented that there is no fear of purifying each inward protective film, and thus the pixel electrode 82 and the data pad, the conductive pattern 86 is formed after being cut off from contact with the inside of the window. 상부막(662, 642)이 과식각 되지 않는 경우라도, 접촉창(71, 72, 73) 부근에서의 단차를 완화시켜줄 수 있으므로, 역시 동일한 효과를 얻을 수 있다. Even in the case that the top film (662, 642) are each not overeating, can mitigate a level difference in the vicinity of the contact windows 71, 72, 73, it can also provide the same effects.

다음, 도 24 내지 도 29를 참고로 하여 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다. Next, description will be made on a method of manufacturing a TFT substrate according to an embodiment of the present invention will be described with FIG claim 24 to 29 with reference to three examples.

도 24 내지 도 29는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 나타낸 단면도로서, 보호막으로 감광성이 있는 유기막을 사용한 경우를 보여주고 있다. Figure 24 through 29 shows the case of using a cross-sectional view showing a manufacturing method according to the process sequence of a thin film transistor substrate according to a third embodiment of the present invention, a protective film with a photosensitive organic film.

먼저, 제1 및 제2 실시예에서와 동일한 단계를 거쳐, 이중막 게이트 배선(22, 24, 26), 게이트 절연막(30), 반도체층(40), 접촉층 패턴(55, 56), 그리고 이중막 데이터 배선(62, 64, 65, 66)을 형성한다. First, the first and through the same steps as in the second embodiment, a double layer gate wire (22, 24, 26), a gate insulating film 30, semiconductor layer 40, contact layer patterns 55 and 56, and double layer to form a data line (62, 64, 65, 66).

즉, 절연 기판(10) 위에 크롬, 몰리브덴막 또는 몰리브덴 합금막과 같은 제1 게이트 금속막과 알루미늄막 또는 알루미늄 합금막과 같은 제2 게이트 금속막을 연속으로 증착한 다음, 제1 마스크를 이용하여 제2 및 제1 게이트 금속막을 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 이중막(221, 241, 261; 222, 242, 262) 구조의 게이트 배선을 형성한다. In other words, by depositing the insulating substrate 10 on chromium, molybdenum film, or a molybdenum alloy film and the first gate metal film and an aluminum film or the second gate metal film is a continuous, such as an aluminum alloy film, such as the following, by using the first mask, the 2 and the first to the gate metal dry or wet etching film, the substrate 10 over the gate line 22, gate pad 24 and the gate electrode 26, double-membrane (221, 241, 261, including; 222, 242 , 262) to form a gate wiring structure. 다음, 게이트 절연막(30), 반도체층(40), 접촉층용 도핑된 비정질 규소막을 연속 증착한다. Next, the gate insulating film 30, semiconductor layer 40, the contact layer is continuously deposited doped amorphous silicon film. 이어, 크롬, 몰리브덴막 또는 몰리브덴 합금막과 같은 제1 데이터 금속막과 알루미늄막 또는 알루미늄 합금막과 같은 제2 데이터 금속막을 연속하여 증착하고 제2 마스크를 사용하여 제2 및 제1 데이터 금속막 및 그 아래의 접촉층용 도핑된 비정질 규소막을 패터닝하여 데이터선(62), 데이터 패드(64), 소 스 전극(65) 등 데이터선부와 그 하부의 데이터선부 접촉층 패턴(55) 및 드레인 전극(66)과 그 하부의 드레인 전극용 접촉층 패턴(56)을 형성한다. Then, chromium, continuously depositing a molybdenum film or a molybdenum second data metal such as a first data metal film and the aluminum film or aluminum alloy film such as an alloy film having a film and by using the second mask, the second and first the data metal film and by patterning a film of amorphous silicon doped layer contact their down the data line 62, the data pad 64, a source electrode 65, such as the data line portion and a lower portion of the data line portion contact layer pattern 55 and the drain electrode (66 ) and to form a contact layer patterns 56 for the drain electrode of the lower portion.

다음, 그 위에 감광성이 있는 유기 절연막을 3,000 Å 정도의 두께로 코팅하여 보호막(80)을 형성한 다음, 제3마스크를 사용하여 노광 및 현상하여, 도 24에 도시한 바와 같이, 보호막(80)의 두께를 부분적으로 달리 패터닝한다. Next, the steps above described by exposure and development by using the formation of the protective film 80. Next, a third mask by coating the organic insulating film with a photosensitive a thickness of about 3,000 Å, 24, the protective film 80, Unlike the thickness of a partially patterned. 즉, 게이트 패드(24), 데이터 패드(64) 및 드레인 전극(66)의 일부의 상부(C)에서는 보호막(80)이 완전히 제거되며, 화면 표시부(D)에서 드레인 전극(66) 상부의 보호막(80)이 완전히 제거된 부분의 바깥쪽 일부(C)와 화소 영역이 형성될 부분(C) 및 주변부(P)의 데이터 패드(64) 상부의 보호막(80)이 완전히 제거된 부분의 바깥쪽 일부(C)에는 얇은 두께의 보호막(80)이 형성되며, 이외의 모든 부분(A)에는 보호막(80)이 그대로 남도록 한다. That is, the gate pad 24, the data pad 64 and the part upper (C) of the drain electrode 66 protective film 80, a is completely removed, of the upper protective screen display (D) a drain electrode 66 in 80 is out of the completely removed portion-side portion (C) and the pixel area part is formed in (C) and the periphery (p) of the data pad 64 of the protective film 80 of the upper portion is completely removed portion of the outer part (C), the protective film 80 of the thin thickness is formed, and has a protective film 80, all the parts (a) other than the leave as is.

다음, 도 25에 도시한 바와 같이, 보호막(80)이 완전히 제거된 부분을 통해 드러나 있는 그 하부의 막들, 즉 반도체층(40) 및 게이트 절연막(30)을 건식 식각으로 제거하여, 게이트 패드(24)을 드러내는 접촉창(72)을 형성한다. Next, as shown in Figure 25, by removing the protective film 80 is the lower layers of the exposed through the fully removed portion, that is, the semiconductor layer 40 and gate insulating film 30 by dry etching, a gate pad ( 24) to form a contact window 72 to expose.

이어, 도 26에 도시한 바와 같이, 드러난 게이트 패드(24)의 상부막(242), 드레인 전극(66)의 상부막(662) 및 데이터 패드(64)의 상부막(642)을 습식 또는 건식 식각 방법으로 제거하여, 각각의 하부막(241, 661, 641)을 드러낸다. Next, as shown in Figure 26, the top film 642 of the upper portion of the exposed gate pad 24, the film 242, the upper portion of the drain electrode 66, the film 662 and the data pad 64 is wet or dry removed by etching, to expose each lower layer (241, 661, 641).

드레인 전극(66) 위 일부, 화소 영역이 될 부분의 상부 및 데이터 패드(64)의 위 일부에 덮여 있는 얇은 두께의 보호막(80)을 애싱으로 제거하여, 도 27에서 도시한 바와 같이, 그 하부의 드레인 전극(66)의 상부막(662)과 데이터 패드(64)의 상부막(642)을 드러내어, 단차가 완화된 접촉창(71, 73)을 각각 형성함과 동시에, 화소 영역의 반도체층(40)을 드러낸다. Such as by removing the drain electrode 66 above the portion, a portion of the thin protective film 80 is covered on the upper of the upper and the data pad 64, the portion to be the pixel region as ashing, as shown in Figure 27, the lower portion also the manifest the top film 642 of the top film 662 and the data pad 64, the drain electrode 66, forming a contact window (71, 73) a step is relaxed, respectively and at the same time, the pixel region semiconductor layer It reveals 40.

이후, 도 28에 도시한 바와 같이, 드러난 반도체층(30)을 건식 식각하여 반도체 패턴을 완성한다. Then, as shown in Figure 28, by dry etching the exposed semiconductor layer 30, thereby completing a semiconductor pattern.

마지막으로, ITO 막 또는 IZO 막을 전면에 증착하고 제4 마스크를 사용하여 식각하여, 도 29에 도시한 바와 같이, 접촉창(72, 71, 73)을 통해 게이트 패드(24)의 하부막(241), 드레인 전극(66)의 하부막(661) 및 데이터 패드(64)의 하부막(641)과 각각 접촉하는 게이트 패드 도전 패턴(84), 화소 전극(82) 및 데이터 패드 도전 패턴(86)을 형성한다. Finally, by depositing on the front and etched using a fourth mask, the ITO film or IZO film, as shown in Figure 29, the contact window (72, 71, 73) the lower layer (241 of the gate pad 24 through the ), the lower layer of the lower film 661 and the data pad 64, the drain electrode 66, 641, the gate pad conductive pattern (84 in contact with, respectively), a pixel electrode 82 and the data pad, the conductive pattern 86 the form.

이러한 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 제2 실시예에서와 마찬가지의 효과를 얻을 수 있을 뿐만 아니라, 보호막 형성 이후에 감광막을 별도로 도포하거나 제거하는 공정이 필요하지 않아 공정이 단순화된다. This third embodiment the liquid crystal display method of manufacturing a TFT substrate for a device according to the example does not require a step of the second embodiment not only can achieve the same effect as in the coating of photoresist separately after forming a protective film or to remove this process is simplified.

이상에서와 같이, 본 발명은 박막의 새로운 사진 식각 방법을 통하여 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 수를 줄이고, 공정을 단순화하여 제조 원가를 낮추고 수율도 높여준다. As described above, the invention gives also increased to reduce the number of manufacturing processes of a TFT array panel for a liquid crystal display device through a new photolithography method of a thin film, to simplify the process to lower the yield of production cost. 또한, 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 가질 수 있도록 한다. It also enables a large area to one another can have a uniform etching depth for one of the etching depth in the etching while the other depth. 뿐만 아니라, 배선을 저저항 금속막을 포함하는 이중막으로 사용하되, 접촉창 부근에서의 접촉 불량을 방지할 수 있다. Not only that, but using the wire into a bilayer comprising a low-resistance metal film, it is possible to prevent the poor contact in the vicinity of the contact window.

Claims (25)

  1. 기판 위에 제1 광마스크를 사용하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, The step of using a first optical mask on a substrate to form a gate wire including a gate line, a gate electrode and a gate pad,
    상기 게이트 배선 및 상기 기판 위에 게이트 절연막, 반도체층, 접촉층, 제1 데이터 금속막 및 제2 데이터 금속막을 연속하여 증착하는 단계, Depositing to the gate wire and the gate insulating film, a semiconductor layer, a contact layer, the first metal film and the second data Data continuous metal film on the substrate;
    제2 광마스크를 사용하여 상기 제2 및 제1 데이터 금속막을 식각하여 데이터선 및 소스 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, Forming a data line that includes the second data and the first metal film by etching the data line and source and drain electrodes using a second photo mask,
    상기 데이터 배선을 마스크로 하여 상기 접촉층을 식각하여 상기 데이터 배선과 동일한 패턴의 접촉층 패턴을 형성하는 단계, A step of etching the contact layer to form a contact layer pattern of the same pattern as the data line to the data line as a mask,
    상기 반도체층과 상기 데이터 배선을 덮는 보호막을 증착하는 단계, Depositing a protective layer covering the semiconductor layer and the data line,
    상기 보호막 위에 감광막을 도포하는 단계, Applying a photoresist layer on the protection film,
    제3 광마스크를 사용하여 상기 감광막을 노광하고 현상하여, 부분에 따라 높이가 다른 감광막 패턴을 형성하는 단계, Comprising the steps of: a height to form a photoresist pattern according to another by exposing the photosensitive film to development, the part using a third optical mask,
    상기 감광막 패턴을 이용하여 상기 보호막, 상기 드레인 전극의 상기 제2 데이터 금속막 일부, 상기 데이터 패드의 상기 제2 데이터 금속막 일부, 상기 반도체층 및 상기 게이트 절연막을 식각하여, 상기 드레인 전극의 상기 제1 데이터 금속막 일부, 상기 데이터 패드의 상기 제1 데이터 금속막 일부 및 상기 게이트 패드 일부를 각각 드러내는 제1 내지 제3 접촉창을 형성하고, 반도체 패턴을 형성하는 단계, By etching the second data metal film portion of the protective film, the drain electrode using the photoresist pattern, the second data metal film portion and the semiconductor layer and the gate insulating film of said data pads, the first of the drain electrode first data metal film portion, forming the first metal film to the first data part and to expose the gate pad part contact each of the three windows of the data pad, and forming a semiconductor pattern,
    상기 감광막 패턴을 제거하는 단계, 및 Removing the photoresist pattern, and
    제4 광마스크를 사용하여, 상기 제1 접촉창을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계 Fourth, using a photomask, comprising: forming a pixel electrode connected with the drain electrode through the first contact window,
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Method of manufacturing a TFT array panel for a liquid crystal display device comprising a.
  2. 제1항에서, In claim 1,
    상기 제2 데이터 금속막은 알루미늄 또는 알루미늄 합금막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The second data metal film production method of the TFT substrate for a liquid crystal display apparatus formed of aluminum or aluminum alloy film.
  3. 제2항에서, In claim 2,
    상기 제1 데이터 금속막은 크롬, 몰리브덴 또는 몰리브덴 합금막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The first data chromium metal film, method of manufacturing a liquid crystal display thin film transistor substrate for forming a molybdenum or molybdenum alloy film.
  4. 제1항에서, In claim 1,
    상기 화소 전극을 형성하는 단계에서, 상기 제2 접촉창을 통해 상기 데이터 패드의 상기 제1 금속막과 연결되는 데이터 패드 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. In the step of forming the pixel electrode, the manufacturing method of the second thin film transistor substrate for the liquid crystal display device further comprising the step of forming the data pad, the conductive pattern connected with the first metal film of the data pad through the contact window, .
  5. 제1항에서, In claim 1,
    상기 게이트 배선은 하부막인 제1 게이트 금속막 및 상부막인 제2 게이트 금 속막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The gate wiring method of manufacturing a TFT array panel for a liquid crystal display device formed by the first gate metal layer lower film and an upper film of the second gate gold sokmak.
  6. 제5항에서, In claim 5,
    상기 드레인 전극의 상기 제2 데이터 금속막과 상기 데이터 패드의 상기 제2 데이터 금속막을 식각하는 단계에서 상기 게이트 패드의 상기 제2 게이트 금속막의 일부를 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Method of manufacturing a TFT array panel for a liquid crystal display device to remove the second gate metal film is a portion of the gate pad in the step of etching the second data metal film of the second data metal film and the data pads of the drain electrode.
  7. 제6항에서, In claim 6,
    상기 제2 게이트 금속막은 알루미늄 또는 알루미늄 합금막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The second gate metal film production method of the TFT substrate for a liquid crystal display apparatus formed of aluminum or aluminum alloy film.
  8. 제7항에서, In claim 7,
    상기 제1 게이트 금속막은 크롬, 몰리브덴 또는 몰리브덴 합금막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The first gate metal chromium film, method of manufacturing a liquid crystal display thin film transistor substrate for forming a molybdenum or molybdenum alloy film.
  9. 제6항에서, In claim 6,
    상기 화소 전극을 형성하는 단계에서, 상기 제3 접촉창을 통해 상기 게이트 패드와 연결되는 게이트 패드 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. In the step of forming the pixel electrode, the third method for manufacturing a liquid crystal display thin film transistor substrate for further comprising the step of forming a gate pad, the conductive pattern connected to the gate pad through the contact window.
  10. 제1항에서, In claim 1,
    상기 화소 전극은 ITO 또는 IZO로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The pixel electrode manufacturing method of the TFT substrate for a liquid crystal display device formed with ITO or IZO.
  11. 제1항에서, In claim 1,
    상기 제1 내지 제3 접촉창 및 상기 반도체 패턴을 형성하는 단계는 The first to third contact window and the step of forming the semiconductor pattern is
    상기 게이트 패드 및 상기 데이터 패드 상부의 상기 보호막, 상기 보호막 하부의 상기 반도체층 및 상기 게이트 절연막을 식각하여, 상기 게이트 패드 및 상기 데이터 패드를 드러내는 단계, By etching the gate pad and the protective film, the semiconductor layer of the protective film and the lower gate insulating film of the upper data pad, comprising: exposing the gate pad and the data pad,
    상기 감광막의 일정 두께를 제거하여 상기 드레인 전극 상부의 상기 보호막 및 인접한 두 개의 상기 데이터선 사이의 상기 보호막을 드러내는 단계, Step to remove a predetermined thickness of the photoresist layer to expose the protection layer between the protective film of the drain electrode and adjacent the top of said two data lines,
    드러난 상기 보호막 및 상기 보호막 하부의 상기 반도체층을 식각하여, 상기 드레인 전극을 드러내고 상기 반도체 패턴을 형성하는 단계, 및 Etching the revealed the protective film and the semiconductor layer of the protective film lower, revealing the drain electrode to form the semiconductor pattern, and
    상기 드러난 게이트 패드의 상기 제2 게이트 금속막, 상기 드러난 드레인 전극의 상기 제2 데이터 금속막 및 상기 드러난 데이터 패드의 상기 제2 데이터 금속막을 식각하여 상기 제1 내지 제3 접촉창을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The exposed second gate of the gate pad, the metal film, to above revealed the drain electrode, the second data metal film and the second data metal etch stop in the exposed said data pads forming said first to third contact window method of manufacturing a TFT array panel for a liquid crystal display device comprising.
  12. 제11항에서, In claim 11,
    상기 드러난 게이트 패드의 상기 제2 게이트 금속막, 상기 드러난 드레인 전 극의 상기 제2 데이터 금속막 및 상기 드러난 데이터 패드의 상기 제2 데이터 금속막은 습식 식각으로 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Around the second gate metal layer, the exposed drain of the exposed gate pad electrode and the second data metal film and the manufacturing of the TFT substrate for a liquid crystal display device for etching in the second data metal film is a wet etching of the exposed the data pad Way.
  13. 제11항에서, In claim 11,
    상기 드러난 게이트 패드의 상기 제2 게이트 금속막, 상기 드러난 드레인 전극의 상기 제2 데이터 금속막 및 상기 드러난 데이터 패드의 상기 제2 데이터 금속막은 건식 식각으로 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Above the exposed gate pad, the second gate metal layer, the manufacturing method of the above exposed and the drain electrode, the second data metal film and the thin film transistor substrate for the liquid crystal display device for etching in the second data metal film dry etching of the exposed the data pad .
  14. 제11항에서, In claim 11,
    상기 드레인 전극 상부의 상기 보호막 및 인접한 두 개의 상기 데이터선 사이의 상기 보호막을 드러내는 단계에서, 상기 감광막은 산소를 이용한 애싱 공정으로 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. In step exposing the protective film between the drain electrode above the protective film, and adjacent two of the data lines, the photosensitive film manufacturing method of a liquid crystal display thin film transistor substrate for removing by ashing process using oxygen.
  15. 제14항에서, In claim 14,
    상기 애싱 공정은 N 6 또는 Ar을 더 포함하여 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The ashing process is process for producing a liquid crystal display thin film transistor substrate for performing further comprises the N 6 or Ar.
  16. 제1항에서, In claim 1,
    상기 제1 내지 제3 접촉창 및 상기 반도체 패턴을 형성하는 단계는, Forming the first to third contact window and the semiconductor pattern,
    상기 게이트 패드 상부 및 상기 드레인 전극 상부 및 상기 데이터 패드 상부의 상기 보호막, 그리고 상기 보호막 하부의 상기 반도체층 및 상기 게이트 절연막을 식각하여 상기 게이트 패드, 상기 드레인 전극 및 상기 데이터 패드를 각각 드러내는 단계, The gate pad upper and the drain electrode and the upper protective layer of the upper data pad, and the step by etching the protective film underlying the semiconductor layer and the gate insulating film to expose the gate pad, the drain electrode and the data pad, respectively,
    상기 드러난 게이트 패드의 상기 제2 게이트 금속막, 상기 드러난 드레인 전극의 상기 제2 데이터 금속막 및 상기 드러난 데이터 패드의 상기 제2 데이터 금속막을 식각하여, 상기 게이트 패드의 상기 제1 게이트 금속막, 상기 드레인 전극의 상기 제1 데이터 금속막 및 상기 데이터 패드의 상기 제1 데이터 금속막을 드러내는 단계, Above the exposed gate pad, the second gate metal layer, wherein the exposed drain electrode, the second data metal film and the second data metal etching films of exposed the data pad, the first gate metal layer, wherein the gate pad step to expose the drain electrode of the first data metal film and the first metal film data of the data pad,
    상기 감광막의 일정 두께를 제거하여 인접한 두 개의 상기 데이터선 사이의 상기 보호막 및 상기 드러난 드레인 전극의 바깥쪽에 위치한 상기 보호막을 드러내는 단계, Step to expose the protective film and the protective film located outside of the exposed drain electrode of the photosensitive film between the two said adjacent to remove a predetermined thickness of the data line,
    상기 드러난 보호막 및 상기 보호막 하부의 반도체층을 식각하여 상기 드레인 전극의 상기 제1 데이터 금속막을 드러내는 상기 제2 접촉창을 형성하고, 상기 반도체 패턴을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The exposed protective film and a thin film transistor substrate for a liquid crystal display device including the step of forming the semiconductor pattern by etching the semiconductor layer of the protective film bottom and forming the second contact window to expose the first metal film data of the drain electrode, the method of manufacture.
  17. 제16항에서, In claim 16,
    상기 드러난 드레인 전극의 바깥쪽에 위치한 상기 보호막을 드러내는 단계에서, 상기 감광막의 일정 두께를 제거하여 상기 드러난 데이터 패드의 바깥쪽에 위치한 상기 보호막을 드러내는 단계, In step exposing the protective film located outside of the exposed drain electrode, comprising exposing the protective film located outside of the data pad to remove a predetermined thickness of the photoresist layer exposed above,
    상기 보호막을 식각하여 상기 데이터 패드의 상기 제1 데이터 금속막을 드러내는 상기 제3 접촉창을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The first liquid crystal display device manufacturing method of the TFT substrate for further comprising the step of forming the third contact window to expose the data metal film of the data pads by etching the protective film.
  18. 제17항에서, In claim 17,
    상기 드러난 게이트 패드의 상기 제2 게이트 금속막, 상기 드러난 드레인 전극의 상기 제2 데이터 금속막 및 상기 드러난 데이터 패드의 상기 제2 데이터 금속막은 습식 식각으로 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Above the exposed gate pad, the second gate metal film, a method of manufacturing a TFT substrate for a liquid crystal display apparatus to etch the above revealed the drain electrode to the second data metal film and the second data metal film is a wet etching of the exposed the data pad .
  19. 제17항에서, In claim 17,
    상기 드러난 게이트 패드의 상기 제2 게이트 금속막, 상기 드러난 드레인 전극의 상기 제2 데이터 금속막 및 상기 드러난 데이터 패드의 상기 제2 데이터 금속막은 건식 식각으로 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Above the exposed gate pad, the second gate metal layer, the manufacturing method of the above exposed and the drain electrode, the second data metal film and the thin film transistor substrate for the liquid crystal display device for etching in the second data metal film dry etching of the exposed the data pad .
  20. 제16항에서, In claim 16,
    인접한 두 개의 상기 데이터선 사이의 상기 보호막 및 상기 드러난 드레인 전극의 바깥쪽에 위치한 상기 보호막을 드러내는 단계에서, 상기 감광막은 산소를 이용한 애싱 공정으로 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Adjacent step to expose the protective film located on the outside of the protective film and the exposed drain electrode between the two data lines, the photosensitive film manufacturing method of a liquid crystal display thin film transistor substrate for removing by ashing process using oxygen.
  21. 제1항에서, In claim 1,
    상기 반도체층은 비정질 규소층으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. Method for manufacturing a liquid crystal display thin film transistor substrate for which the semiconductor layer is formed of an amorphous silicon layer.
  22. 제21항에서, In claim 21,
    상기 접촉층은 인이 도핑된 비정질 규소층으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The contact layer is a liquid crystal display device manufacturing method of the TFT substrate for forming an amorphous silicon layer doped with phosphorus.
  23. 기판 위에 제1 광마스크를 사용하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, The step of using a first optical mask on a substrate to form a gate wire including a gate line, a gate electrode and a gate pad,
    상기 게이트 배선 및 상기 기판 위에 게이트 절연막, 반도체층, 접촉층, 제1 데이터 금속막 및 제2 데이터 금속막을 연속하여 증착하는 단계, Depositing to the gate wire and the gate insulating film, a semiconductor layer, a contact layer, the first metal film and the second data Data continuous metal film on the substrate;
    제2 광마스크를 사용하여 상기 제2 및 제1 데이터 금속막을 식각하여 데이터선 및 소스 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, Forming a data line that includes the second data and the first metal film by etching the data line and source and drain electrodes using a second photo mask,
    상기 데이터 배선을 마스크로 하여 상기 접촉층을 식각하여 상기 데이터 배 선과 동일한 패턴의 접촉층 패턴을 형성하는 단계, And a step of the data line as a mask, etching the contact layer to form a contact layer patterns of the same pattern data fold lines,
    상기 반도체층과 상기 데이터 배선을 덮는 감광성 보호막을 형성하는 단계, Forming a photosensitive protection film that covers the semiconductor layer and the data line,
    제3 광마스크를 사용하여 상기 보호막을 노광하고 현상하여, 상기 게이트 패드 상부의 상기 반도층을 드러내며 두께를 가지고 있지 않은 제1 부분, 상기 드레인 전극 및 상기 데이터 패드를 각각 드러내는 제1 및 제2 접촉창, 상기 제1 및 제2 접촉창의 바깥 및 상기 게이트선과 상기 데이터선에 의해 정의되는 화소 영역에 제1 두께를 가지고 형성되어 있는 제2 부분, 그리고 상기 제1 및 제2 부분을 제외한 나머지 부분에 상기 제1 두께보다 두꺼운 제2 두께를 가지고 형성되어 있는 제3 부분을 포함하는 보호막 패턴을 형성하는 단계, 3 using a photo mask and exposing the protective film and developed, to expose the first portion does not reveal it has a thickness of the semiconductive layer of the gate pad upper portion, the drain electrode and the data pad, the first and second contact the second part of claim is formed with a first thickness on a pixel region defined by the window, the first and the second contact window outside and the data lines and the gate lines, and the remaining portion excluding the first and second portions forming a protection film pattern comprising a third portion which is formed with a second thickness thicker than the first thickness,
    상기 제1 부분을 통해 드러난 상기 반도체층 및 상기 게이트 절연막을 식각하여 상기 게이트 패드를 드러내는 제3 접촉창을 형성하는 단계, A step of etching the semiconductor layer and the gate insulating film exposed from the first portion to form a third contact window to expose the gate pad,
    상기 제1 내지 제3 접촉창을 통해 각각 드러나 있는 상기 드레인 전극의 상기 제2 데이터 금속막, 상기 데이터 패드의 상기 제2 데이터 금속막, 그리고 상기 게이트 패드의 상기 제2 게이트 금속막을 제거하는 단계, Removing the first to third second data metal film, the drain electrode, each exposed through the contact window, the second data metal film of the data pad and the first metal film 2, the gate of the gate pad,
    상기 제2 부분을 애싱하여 상기 화소 영역의 상기 반도체층을 드러내고, 상기 제1 및 제2 접촉창의 크기를 확대하는 단계, A step of ashing the second portion exposes the semiconductor layer of the pixel area, enlarge the size of the first and the second contact window,
    상기 화소 영역의 상기 드러난 반도체층을 식각하여 반도체 패턴을 형성하는 단계, Forming a semiconductor pattern by etching the exposed semiconductor layers of the pixel region,
    상기 제1 접촉창을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방 법. Manufacturing method of the TFT substrate for a liquid crystal display device includes forming a pixel electrode connected to the drain electrodes through the first contact window.
  24. 제23항에서, In claim 23,
    상기 화소 전극을 형성하는 단계에서, 상기 제2 접촉창 및 상기 제3 접촉창을 통해 각각 상기 데이터 패드의 상기 제1 데이터 금속막 및 상기 게이트 패드의 상기 제1 게이트 금속막과 접촉하는 데이터 패드 도전 패턴 및 게이트 패드 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. In the step of forming the pixel electrode, the second contact window and the first data metal film and the conductive data pad in contact with the first gate metal film of the gate pad of the third and each of the data pad through the contact window, pattern and method for manufacturing a liquid crystal display thin film transistor substrate for further comprising the step of forming a gate pad conductive pattern.
  25. 제23항에서, In claim 23,
    상기 보호막은 유기 절연막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법. The protective film is a thin film transistor manufacturing method of a substrate for a liquid crystal display apparatus for forming the organic insulating layer.
KR19990020515A 1999-06-03 1999-06-03 a manufacturing method of a thin film transistor panel for liquid crystal displays KR100543042B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR19990020515A KR100543042B1 (en) 1999-06-03 1999-06-03 a manufacturing method of a thin film transistor panel for liquid crystal displays

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR19990020515A KR100543042B1 (en) 1999-06-03 1999-06-03 a manufacturing method of a thin film transistor panel for liquid crystal displays
US09/585,427 US6380559B1 (en) 1999-06-03 2000-06-02 Thin film transistor array substrate for a liquid crystal display
JP2000167957A JP4694671B2 (en) 1999-06-03 2000-06-05 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
TW89110970A TW463383B (en) 1999-06-03 2000-06-05 Thin film transistor array substrate for a liquid crystal display and a method for fabricating the same
US10/075,584 US6586286B2 (en) 1999-06-03 2002-02-15 Method for fabricating thin film transistor array substrate for liquid crystal display
US10/749,153 USRE40162E1 (en) 1999-06-03 2003-12-31 Thin film transistor array substrate for a liquid crystal display
US11/827,989 USRE42670E1 (en) 1999-06-03 2007-07-13 Thin film transistor array substrate for a liquid crystal display
JP2010243506A JP5355531B2 (en) 1999-06-03 2010-10-29 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20010001362A KR20010001362A (en) 2001-01-05
KR100543042B1 true KR100543042B1 (en) 2006-01-20

Family

ID=19589877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19990020515A KR100543042B1 (en) 1999-06-03 1999-06-03 a manufacturing method of a thin film transistor panel for liquid crystal displays

Country Status (1)

Country Link
KR (1) KR100543042B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095460B2 (en) 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100853207B1 (en) * 2001-08-27 2008-08-20 삼성전자주식회사 A thin film transistor panels for liquid crystal display and methods for manufacturing the same
CN1325984C (en) 2001-09-26 2007-07-11 三星电子株式会社 Thin film transistor array substrate of liquid crystal display device and producing method thereof
KR100840318B1 (en) 2001-12-10 2008-06-20 삼성전자주식회사 Thin film transistor substrate, fabricating method thereof and liquid crystal display
KR20040080778A (en) 2003-03-13 2004-09-20 삼성전자주식회사 Liquid crystal displays using 4 color and panel for the same
KR100951351B1 (en) 2003-04-22 2010-04-08 삼성전자주식회사 Thin film transistor array panel and electro phoretic indication display including the panel
KR101045461B1 (en) * 2004-03-31 2011-07-01 엘지디스플레이 주식회사 Array substrate for liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20010001362A (en) 2001-01-05

Similar Documents

Publication Publication Date Title
KR100270467B1 (en) Active matrix substrate of lcd and its fabrication method
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100338011B1 (en) a manufacturing method of panels for liquid crystal displays
CN100399193C (en) Mask
CN1155058C (en) Diaphragm transistor array panel, its mfg. method and photolithography of same disphragm
KR100499371B1 (en) Thin film transistor array substrate and method of manufacturing the same
US6255130B1 (en) Thin film transistor array panel and a method for manufacturing the same
JP4694671B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100212288B1 (en) Thin film transistor and manufacture thereof
KR100796795B1 (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
JP4173851B2 (en) Thin film transistor substrate and a manufacturing method for a display device
CN1139837C (en) Film transistor array substrate for liquid crystal and manufacture thereof
KR100686228B1 (en) apparatus and method for photolithography, and manufacturing method for a thin film transistor array panel of a liquid crystal display using the same
US7605875B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100905472B1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100560402B1 (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
CN1165970C (en) Thin film transistor array panel for liquid crystal display and making method thereof
JP4308023B2 (en) Method of manufacturing a thin film transistor array substrate for a display device
JP4790134B2 (en) Method for manufacturing thin film transistor substrate for liquid crystal display device
JP5268211B2 (en) Thin film transistor substrate and manufacturing method thereof
KR0169385B1 (en) Thin film transistor substrate for liquid crystal and its manufacturing method
JP4662700B2 (en) Thin film transistor array substrate and a fabrication method thereof
KR100333274B1 (en) Liquid Crystal Display and Method Thereof
JP4657587B2 (en) The thin film transistor array panel
KR100539623B1 (en) A Method for manufacturing of Bottom Gate type p-Si Thin Film Transistor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111214

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee