KR100520437B1 - 디지털 방송 수신 시스템 내부 디코더의 프로그램클럭참조회복방법 - Google Patents

Abstract

본 발명은 디지털 방송 수신 시스템 내부 디코더의 프로그램클럭참조 회복방법으로 a) N번째 트랜스포트 스트림이 입력되어 디코딩 되는 단계와, b) 상기 입력된 N번째 트랜스포트 스트림내의 프로그램클럭참조와 디코더 내의 시스템타임클럭의 차이를 비교하여 소정의 차이값을 결정하는 단계와, c) 가변기준전압값을 결정하는 단계와, d) 상기 단계 b) 와 단계 c)에서 결정된 값을 이용하여 펄스전압의 컨트롤 값을 생성하는 단계와, e) 상기 컨트롤 값에 비례하는 듀티를 가지는 펄스전압의 생성단계와, f) 상기 펄스전압을 직류전압으로 변경하는 단계; 및 f) 상기 직류전압값에 비례하여 발진주파수원을 생성하고 과정 a)를 반복하는 단계를 포함한다.

Description

디지털 방송 수신 시스템 내부 디코더의 프로그램클럭참조 회복방법{Program Clock Reference Recovery Method of Decoder in Digital Broadcasting Receiving System}

본 발명은 디지털 방송 시스템의 디코딩 방법에 관한 것으로써, 좀더 자세하게는 프로그램클럭참조 회복방법에 관한 것이다.

프로그램클럭참조 회복이란 프로그램클럭참조와 시스템타임클럭간의 시간 오차 값을 줄여 시간 오차 값을 최대한 0 값에 근접하도록 하기 위한 일련의 과정을 말한다. 상기 프로그램클럭참조는 시스템 엔코더의 시간 값을 27MHz 의 시스템 클럭으로 샘플링한 값이고, 시스템타임클럭은 프로그램클럭참조의 반대 개념으로서 시스템 디코더의 시간 값을 27MHz 의 시스템 클럭으로 샘플링한 값을 의미한다

도 1은 프로그램클럭참조 회복을 위한 블록도이다.

상기 실시예에서, 프로그램클럭참조 회복을 위한 회로는 시스템 디코더 칩(102), 펄스폭 변조기(103), 저역통과필터(104), 전압발진기(105)를 포함한다.

도 1을 참조하면, 우선 트랜스포트 스트림(101)은 시스템 디코더 칩(102)에 입력된다. 상기 입력된 스트림은 시스템 디코더 칩(102)에서 디코딩 과정을 거치게 된다. 상기 시스템 디코더 칩(102)은 내부의 알고리즘에 의해서 펄스폭 변조기(103)를 제어하여 펄스전압의 듀티를 가변 시킨다. 상기 가변된 펄스전압은 저역통과필터(104)를 거치면서 직류전압으로 가변되고, 상기 가변된 직류전압은 전압발진기(105)에 입력되어 주파수원을 생성한다.

상기 전압발진기(105)에서 발생되는 주파수원의 주파수는 입력되는 전압의 크기에 따라 변화한다.

이하 도 2 내지 도 5를 참조하여 각각의 구성에 대해서 자세히 살펴본다.

도 2는 도 1의 전압발진기(105)를 나타낸 도면이고, 도 3은 도 1의 저역통과필터(104)를 나타낸 도면이며, 도 4는 프로그램 클럭 참조와 시스템타임클럭이 동기화 되는 과정을 나타낸 도면이고, 도 5는 펄스폭 변조기에서 발생되는 펄스파의 듀티 변화에 따른 직류전압의 변화를 나타낸 도면이다.

상기 도면을 참조하면, 엔코더에서 전송되는 프로그램클럭참조 카운터와 디코더의 시스템타임클럭 값 사이의 차가 0 에 가까워질수록 엔코더와 디코더의 클럭은 동기된 것이라고 할 수 있다

즉, 프로그램클럭참조와 시스템타임클럭의 차이가 0 일 경우는 이상적으로 수렴하는 것이다. 그러나, 프로그램클럭참조와 시스템타임클럭의 차이가 0보다 크게 나타날 때 디코더는 27MHz + a 의 주파수로 프로그램클럭참조값에 접근하고, 프로그램클럭참조와 시스템타임클럭의 차이가 0보다 작게 나타나면 디코더는 27MHz - a 의 주파수로 프로그램클럭참조값에 접근한다.

상기와 같은 동작을 하기 위해서 프로그램클럭참조와 시스템타임클럭의 차이가 0보다 크면 엔코더의 시간이 빠른 경우이므로 전압 발진기의 입력전압을 높여주고, 프로그램클럭참조와 시스템타임클럭의 차이가 0보다 작게 나타나면 디코더의 시간이 빠른 경우이므로 전압 발진기의 입력 전압을 낮추어 준다

상기와 같이 프로그램클럭참조와 시스템타임클럭의 차이에 의해 주파수를 변동하기 위한 인가 전압의 조절 방법은 시스템 디코더 칩(102)의 2가지 요인에 의해 결정된다.

즉, 시스템 디코더 칩(102)을 이용하여 펄스폭 변조기를 제어하여 펄스전압의 주기를 변화하거나 듀티를 변화시키는 것이다. 현재, 일반적으로 상용화하여 쓰이고 있는 칩(HD2 - 디코더)은 상기 두 가지 요인의 제어가 가능하다.

도 4와 같이 펄스전압은 상기 시스템 디코더 칩(102)에 의해서 그 듀티가 변동되고 상기 듀티의 변동은 저역통과필터(104)를 거치면서 직류전압의 변동으로 나타난다. 따라서, 프로그램클럭참조와 시스템타임클럭의 차이에 의해 전압발진기(105)의 주파수가 변동되어 디코딩시간을 조절할 수 있다.

도 6과 7은 프로그램클럭참조와 시스템타임클럭을 비교하여 펄스전압을 컨트롤하는 값을 생성하기 위한 과정을 나타낸 플로우 차트이다.

도 6과 도 7을 참조하면, 단계 601은 펄스폭 제어기(103)의 초기값을 지정하는 과정이다. 상기 초기값은 각각의 시스템에 따라 가변될 수 있다.

단계 700은 펄스전압을 제어하는 컨트롤 전압을 결정하는 과정이다. 상기 단계 700은 이하 도 7과 함께 상술한다.

단계 602에서는 디코딩된 트랜스포트 스트림(101) 신호에 해당하는 동작과 서비스를 한다.

단계 603과 단계 604는 상기 단계 602의 동작과 서비스가 각각에 맞게 분리되어 실행되는 과정이다.

도 7은 펄스전압의 듀티를 제어하는 컨트롤 값을 생성하는 단계를 나타낸 도면이다.

단계 701은 각각의 변수를 초기화하는 과정이다.

단계 702에서는 인터럽트가 발생한다. 트랜스포트 스트림(101)이 입력되면 도 7의 단계를 실행하기 위하여 시스템 내부에서 인터럽트가 생성된다.

단계 703은 프로그램클럭참조와 시스템타임클럭의 차를 저장하는 과정이다.

상기 저장값은 단계 704와 단계 705에 의해서 128개까지 저장된다. 상기에서 128개의 차이값을 저장하는 이유는 128보다 너무 큰 값은 시스템이 따라오는데 지연시간이 생기기 때문에 지연시간을 최소화 하면서 가장 일반적인 평균값을 가지게 하기 위함이다.

단계 706은 상기에서 구한 128개의 차이값의 평균을 구하는 과정이다.

단계 707은 변화하는 프로그램클럭참조와 시스템타임클럭의 차이에 의한 주파수를 조정하기 위한 차이값을 생성하는 과정이다.

단계 708은 이미 정해진 펄스전압 초기값에 상기 단계 707에서 결정된 차이값을 합산하여 컨트롤 값을 생성하는 과정이다.

단계 709는 컨트롤 값이 펄스전압이 허용되는 최저값에서 최대값 내의 범위에 속하는지 여부를 판단하는 과정이다.

단계 710과 단계 711은 상기 단계 709에서 컨트롤 값이 펄스전압이 허용되는 최저값에서 최대값내의 범위에 속하면 펄스전압값을 컨트롤 값으로 대치하고, 그렇지 않으면 펄스전압 초기값으로 대치하는 과정이다.

상기와 같은 방법에 의해서 펄스전압을 제어하는 방법은 동일한 스트림에 대하여 하드웨어 또는 외부 요인에 의하여 프로그램클럭참조 회복 성능의 차이가 나타난다. 또한, 엔코더 장비의 특성 또는 스트림의 정보에 따라 서로 다른 스트림에 대하여 프로그램클럭참조와 시스템타임클럭의 차이값이 0에 수렴하는 시간이 달라진다. 이는 각각의 스트림에 대하여 기준값이 다르지 않고 일정하기 때문이다.

따라서, 서로 다른 스트림 및 하드웨어 조건에 의하여 펄스전압 초기값을 변동할 필요가 생기게 되었다.

본 발명의 목적은 각 스트림 조건의 의해 서로 다른 기준값을 적용함으로써 별도의 변경 없이 프로그램클럭참조와 시스템타임클럭의 차이값이 0의 값에 재빨리 접근하도록 하는 디코딩 방법을 제공하는 데 있다.

상기의 목적을 달성하기 위하여 본 발명의 디지털 방송 수신 시스템 내부 디코더의 프로그램클럭참조 회복방법은 a) N번째 트랜스포트 스트림이 입력되어 디코딩 되는 단계와, b) 상기 입력된 N번째 트랜스포트 스트림내의 프로그램클럭참조와 디코더 내의 시스템타임클럭의 차이를 비교하여 소정의 차이값을 결정하는 단계와, c) 가변기준전압값을 결정하는 단계와, d) 상기 단계 b) 와 단계 c)에서 결정된 값을 이용하여 펄스전압의 컨트롤 값을 생성하는 단계와, e) 상기 컨트롤 값에 비례하는 듀티를 가지는 펄스전압의 생성단계와, f) 상기 펄스전압을 직류전압으로 변경하는 단계; 및 f) 상기 직류전압값에 비례하여 발진주파수원을 생성하고 과정 a)를 반복하는 단계를 포함한다.

본 발명에서 단계 b) 에 있어서 차이값은, 프로그램클럭참조와 시스템타임클럭의 차이를 합산한 128개의 데이터의 평균값과 측정된 차이를 합산하여 결정하는 것이 바람직하다.

본 발명에서 단계 c)는, c1) N-1번째 가변기준전압값과 N-1번째 펄스전압의 컨트롤 값의 차이의 절대값을 소정의 전압발진기(105) 전압값과 비교, 판단하는 단계와, c2) N-1번째 가변기준전압값과 N-1번째 펄스전압의 컨트롤 값을 비교하는 단계, 및 c3) N-1번째 가변기준전압값이 N-1번째 펄스전압의 컨트롤 값보다 크면 N-1번째 가변기준전압값에 상기 전압발진기(105) 전압값의 반을 더한 값을 N번째 가변기준전압값으로 결정하고, N-1번째 가변기준전압값이 N-1번째 펄스전압의 컨트롤 값보다 작으면 N-1번째 가변기준전압값에 상기 전압발진기(105) 전압값의 반을 뺀 값을 N번째 가변기준전압값으로 결정하는 단계를 더 포함하는 것이 바람직하다.

본 발명에서 d)단계의 펄스전압의 컨트롤 값은 단계 c)의 가변기준전압값에 단계 b)의 차이값을 합산하여 결정하는 것이 바람직하다.

이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 8은 본 발명의 일 실시예에 따른 디지털 방송 수신 시스템 내부 디코더의 프로그램클럭참조 회복방법을 나타낸 플로우차트이고, 도 9는 본 발명의 일 실시예에 따른 컨트롤 값을 결정하는 단계를 나타낸 플로우 차트이다.

상시 실시예는, 도 6에서 설명하였던 일반적인 단계와 컨트롤 값을 구하는 단계 및 가변전압기준값을 생성하는 단계를 포함한다.

도 8은, 도 6에서 설명했던 내용과 동일하므로 설명을 생략한다.

도 9는, 도 7에서 설명하였던 내용과 유사하므로 이하 도 7과 상이한 부분에 대해서만 상술한다.

단계 901은 각각의 변수를 초기화하는 과정이다. 나머지 변수의 초기화 부분은 단계 701과 동일하나 단계 901은 가변전압기준값을 펄스전압의 초기값으로 세팅한다.

단계 902내지 907은 단계 702내지 707과 동일하다.

단계 1000은 가변전압기준값을 설정하는 과정이다. 이에 대한 내용은 도 10과 함께 상술한다.

단계 908은 상기 단계 1000에서 결정된 가변전압기준값과 상기 단계 907에서 결정된 차이값을 합산하여 컨트롤 값을 결정하는 과정이다.

단계 909 내지 단계 911은 단계 709내지 단계 711과 동일하다.

도 10은 본 발명의 일 실시예에 따른 가변전압기준값을 결정하는 과정을 나타내는 플로우 차트이다.

도 10을 참조하여 설명하면 다음과 같다.

단계 1001은 N-1번째 가변전압기준값과 N-1번째 컨트롤 값을 뺀 절대값을 소정의 전압발진기(105) 전압값과 비교하는 과정이다. 상기 가변전압기준값은 16비트 부호 없는 정수로써 0x0000 에서 0xFFFF 사이에서 결정될 수 있다. 본 발명의 일 실시예에서 소정의 전압발진기(105) 전압값은 0x400으로 결정된다. 다만 상기의 값들은 본 발명을 설명하기 위한 일 예시로서 당업자라면 상기 값들 이외의 값을 발명의 목적에 맞게 설정함이 가능하다. 따라서, 본 발명의 권리범위는 이에 한정되지 않는다.

단계 1002는 상기 N-1번째 가변전압기준값과 N-1번째 컨트롤 값을 비교하는 과정이다.

단계 1003과 단계 1005는 가변전압기준값이 허용치의 최대 또는 최소값인지를 판단하는 과정이다. 본 실시예에서 가변전압기준값은 상술한 바와 같이 0x0000 부터 0xFFFF 이므로 최소값은 0x0000, 최대값은 0xFFFF로 결정된다. 만약에, 가변전압기준값이 상술한 최소 또는 최대값을 가질 경우는 상기의 최소 또는 최대값이 가변전압기준값으로 결정된다.

단계 1004와 단계 1006은 가변전압기준값을 결정하는 과정이다.

단계 1004에서는 단계 1002에서 가변전압기준값이 컨트롤 값보다 크고 그 값이 0xFFFF가 아니면 N번째 가변전압기준값을 N-1번째 가변전압기준값에 상기 소정의 전압발진기(105) 전압값의 반을 더한 값으로 결정한다.

상기 전압발진기(105) 전압값의 반만을 더하는 이유는 전압발진기(105) 전압값을 전부 더할때 보다 반만을 더하는 경우가 프로그램클럭참조값과 시스템타임클럭 값의 차이가 좀 더 0에 빨리 수렴함을 실험적으로 얻어낸 결과이다. 따라서, 본 발명에서는 0x200 값이 사용된다.

단계 1006에서는 단계 1002에서 가변전압기준값이 컨트롤 값보다 작고 그 값이 0x0000이 아니면 N번째 가변전압기준값은 N-1번째 가변전압기준값에 상기 소정의 전압발진기(105) 전압값의 반을 뺀다.

상기 전압발진기(105) 전압값의 반만을 빼는 이유는 상술한 이유와 동일하다.

도 11은 기존의 방법과 본 발명에 따른 동작을 반복 수행함에 따른 프로그램클럭참조값과 시스템타임클럭 값의 차이값을 도시한 도면이다.

도 11을 참조하면, 기존 방법은 실제 수렴해야 하는 펄스폭 변조기 하드웨어 레지스터 값에 비하여 훨씬 미치지 못하는 기준값을 가지고 있으므로 단순히 프로그램클럭참조값과 시스템타임클럭 값의 차이를 계속하여 합산하는 것으로는 빠른 시간에 수렴값에 도달하지 않으며 실제로도 일정시간이 지난 후에 프로그램클럭참조값과 시스템타임클럭 값은 어느 정도 갭(gap)을 가지고 있음을 알 수 있다.

반면, 본 발명에 의한 수행 결과를 보면 초기의 기준값은 수렴이 가능한 위치에 미치지 못하였으나, 수 번의 시도결과 기준값 자체가 수렴값에 접근 함으로써 훨씬 빠른 시간에 수렴 값에 도달하고 또한 끊임없이 0의 값에 수렴하도록 능동적으로 대처함을 알 수가 있다.

상술한 바와 같이 본 발명에 의하면, 엔코더와 디코더의 시간 차이를 좀더 빨리 또한 좀 더 근접하게 줄일 수 있는 효과가 있다.

상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 프로그램클럭참조 회복을 위한 블록도이다.

도 2는 도 1의 전압발진기를 나타낸 도면이다.

도 3은 도 1의 저역통과필터를 나타낸 도면이다.

도 4는 프로그램클럭참조와 시스템타임클럭이 동기화 되는 과정을 나타낸 도면이다.

도 5는 펄스폭 변조기에서 발생되는 펄스파의 듀티 변화에 따른 직류전압의 변화를 나타낸 도면이다.

도 6은 프로그램클럭참조와 시스템타임클럭을 동기화 하기 위한 플로우 차트이다.

도 7은 도 6의 플로우차트 내에서 펄스전압을 제어하는 컨트롤 값을 결정하는 단계를 나타낸 플로우차트이다.

도 8은 본 발명의 일 실시예에 따른 디지털 방송 수신 시스템 내부 디코더의 타임클럭을 조정하는 방법을 나타낸 플로우차트이다.

도 9는 본 발명의 일 실시예에 따른 프로그램클럭참조 회복방법을 나타낸 플로우 차트이다.

도 10은 본 발명의 일 실시예에 따른 가변전압기준값을 결정하는 과정을 나타낸 플로우 차트이다.

도 11(a)는 종래 기술에 의한 프로그램클럭참조와 시스템타임클럭의 차이의 분포도이다.

도 11(b)는 본 발명의 일 실시예에 따른 프로그램클럭참조와 시스템타임클럭의 차이의 분포도이다.

{도면의 주요부호에 대한 설명}

101 : 트랜스포트 스트림 102 : 시스템 디코더 칩

103 : 펄스폭 변조기 104 : 저역통과필터

105 : 전압발진기 301 : 저항

302 : 컨덴서

Claims (4)

1. a) N번째 트랜스포트 스트림이 입력되어 디코딩 되는 단계;

   b) 상기 입력된 N번째 트랜스포트 스트림내의 프로그램클럭참조와 디코더 내의 시스템타임클럭의 차이를 비교하여 소정의 차이값을 결정하는 단계;

   c) 가변기준전압값을 결정하는 단계;

   d) 상기 단계 b) 와 단계 c)에서 결정된 값을 이용하여 펄스전압의 컨트롤 값을 생성하는 단계;

   e) 상기 컨트롤 값에 비례하는 듀티를 가지는 펄스전압의 생성단계;

   f) 상기 펄스전압을 직류전압으로 변경하는 단계; 및

   f) 상기 직류전압값에 비례하여 발진주파수원을 생성하고 과정 a)를 반복하는 단계를 포함하는 프로그램클럭참조 회복방법.
2. 제 1항에 있어서, 단계 b) 에 있어서 차이값은, 프로그램클럭참조와 시스템타임클럭의 차이를 합산한 128개의 데이터의 평균값과 측정된 차이를 합산하여 결정하는 것을 특징으로 하는 프로그램클럭참조 회복방법
3. 제 1항에 있어서, 단계 c)는

   c1) N-1번째 가변기준전압값과 N-1번째 펄스전압의 컨트롤 값의 차이의 절대값을 소정의 전압발진기 전압값과 비교하는 단계;

   c2) N-1번째 가변기준전압값과 N-1번째 펄스전압의 컨트롤 값을 비교하는 단계; 및

   c3) N-1번째 가변기준전압값이 N-1번째 펄스전압의 컨트롤 값보다 크면 N-1번째 가변기준전압값에 상기 소정의 전압발진기 전압값의 반을 더한 값을 N번째 가변기준전압값으로 결정하고,

   N-1번째 가변기준전압값이 N-1번째 펄스전압의 컨트롤 값보다 작으면 N-1번째 가변기준전압값에 상기 소정의 전압발진기 전압값의 반을 뺀 값을 N번째 가변기준전압값으로 결정하는 단계를 더 포함하는 것을 특징으로 하는 프로그램클럭참조 회복방법
4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, d)단계의 펄스전압의 컨트롤 값은 단계 c)의 가변기준전압값에 단계 b)의 차이값을 합산하여 결정하는 것을 특징으로 하는 프로그램클럭참조 회복방법