KR100505420B1 - Method for forming isolation layer of semiconductor device - Google Patents
Method for forming isolation layer of semiconductor device Download PDFInfo
- Publication number
- KR100505420B1 KR100505420B1 KR10-2003-0027479A KR20030027479A KR100505420B1 KR 100505420 B1 KR100505420 B1 KR 100505420B1 KR 20030027479 A KR20030027479 A KR 20030027479A KR 100505420 B1 KR100505420 B1 KR 100505420B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hdp
- sog film
- cvd oxide
- trench
- Prior art date
Links
Classifications
-
- A—HUMAN NECESSITIES
- A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
- A22C—PROCESSING MEAT, POULTRY, OR FISH
- A22C7/00—Apparatus for pounding, forming, or pressing meat, sausage-meat, or meat products
- A22C7/0023—Pressing means
- A22C7/003—Meat-moulds
-
- A—HUMAN NECESSITIES
- A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
- A22C—PROCESSING MEAT, POULTRY, OR FISH
- A22C17/00—Other devices for processing meat or bones
- A22C17/0093—Handling, transporting or packaging pieces of meat
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B25/00—Packaging other articles presenting special problems
- B65B25/06—Packaging slices or specially-shaped pieces of meat, cheese, or other plastic or tacky products
- B65B25/065—Packaging slices or specially-shaped pieces of meat, cheese, or other plastic or tacky products of meat
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
- B65G31/00—Mechanical throwing machines for articles or solid materials
- B65G31/02—Mechanical throwing machines for articles or solid materials comprising belts
Abstract
본 발명은 트렌치 매립 물질로서 SOG막과 HDP-CVD 산화막의 적층막을 이용하는 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 기판의 소자분리영역을 선택적으로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치의 일부 깊이가 매립되도록 SOG막을 코팅 및 큐어링하는 단계와, 상기 SOG막이 친수성의 표면을 갖도록 N2 또는 N2O 가스의 유량을 1∼5slm으로 하고 HF 파워를 0.1∼0.6Kw로 하며 LF 파워를 0.1∼1.4Kw로 하고 증착속도를 2000∼4000Å/분으로 하며 온도를 400℃ 이상으로 하는 조건 하에서 2∼10초 동안 상기 SOG막의 표면을 플라즈마 처리하는 단계와, 상기 플라즈마 처리된 SOG막 및 기판 상에 트렌치를 완전 매립하는 두께로 HDP-CVD 산화막을 증착하는 단계와, 상기 기판이 노출되도록 HDP-CVD 산화막을 CMP하는 단계를 포함한다. 본 발명에 따르면, SOG막의 도포 및 큐어링 후에 그 표면을 플라즈마 처리하여 상기 SOG막이 친수성 표면을 갖도록 만듦으로써 상기 SOG막과 후속하는 HDP-CVD 산화막간의 접착력을 향상시킬 수 있으며, 이에 따라, 열악한 조건에서의 신뢰성 테스트시 상기 HDP-CVD 산화막의 들뜸 현상을 방지할 수 있는 바, 제조수율을 향상시킬 수 있다. The present invention discloses a device isolation film forming method for a semiconductor device using a stacked film of an SOG film and an HDP-CVD oxide film as a trench filling material. The disclosed method comprises the steps of selectively etching a device isolation region of a silicon substrate to form a trench, coating and curing an SOG film so that a portion of the trench is buried, and the SOG film is formed on a hydrophilic surface. Under the conditions that the flow rate of N2 or N2O gas is 1-5 slm, HF power is 0.1-0.6 Kw, LF power is 0.1-1.4 Kw, deposition rate is 2000-4000 mW / min, and temperature is 400 degreeC or more. Plasma treating the surface of the SOG film for 2 to 10 seconds, depositing an HDP-CVD oxide film to a thickness that completely fills the trench on the plasma treated SOG film and substrate, and exposes the HDP- to expose the substrate. CMP the CVD oxide film. According to the present invention, after the application and curing of the SOG film, the surface of the SOG film can be plasma treated to make the SOG film have a hydrophilic surface, thereby improving adhesion between the SOG film and the subsequent HDP-CVD oxide film, and thus, poor conditions. It is possible to prevent the lifting phenomenon of the HDP-CVD oxide film in the reliability test in the bar, it is possible to improve the manufacturing yield.
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 특히, 트렌치 매립 물질로서 SOG막과 HDP-CVD 산화막의 적층막을 이용하는 경우에 있어서의 상기 HDP-CVD 산화막의 들뜸 현상을 방지하기 위한 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation film of a semiconductor device, and more particularly, to a method for preventing lifting of the HDP-CVD oxide film in the case of using a laminated film of an SOG film and an HDP-CVD oxide film as a trench filling material. will be.
주지된 바와 같이, 종래의 트렌치형 소자분리막 형성 공정은 실리콘 기판에 트렌치를 형성한 후, 상기 트렌치를 HDP-CVD(High Density Plasma -Chemical Vapor Deposition) 산화막으로 매립하고, 이어서, HDP-CVD 산화막의 표면을 CMP(Chemical Mechanical Polishing)하는 순으로 진행하는 것이 일반적이다.As is well known, in the conventional trench type isolation layer forming process, after forming a trench in a silicon substrate, the trench is buried in an HDP-CVD (High Density Plasma-Chemical Vapor Deposition) oxide film, and then the HDP-CVD oxide film is It is common to proceed with chemical mechanical polishing (CMP) of the surface.
여기서, 트렌치 매립 물질로 HDP-CVD 산화막을 사용하는 것은 상기 HDP-CVD 산화막이 갭-매립(Gap-fill) 특성이 비교적 양호하기 때문이다. Here, the HDP-CVD oxide film is used as the trench filling material because the HDP-CVD oxide film has relatively good gap-fill characteristics.
그런데, 상기 HDP-CVD 산화막은 현 시점에서는 트렌치 매립에 큰 문제가 없지만, 반도체 소자의 CD(Critical Dimension) 크기가 나노미터(㎚) 단위로 작아짐에 따라, 트렌치 매립시에 보이드(void)가 발생하는 문제가 나타나게 되었다.By the way, although the HDP-CVD oxide film does not have a big problem in the trench filling at this time, as the CD (Critical Dimension) size of the semiconductor device is reduced in nanometer (nm) unit, voids are generated during the trench filling The problem appeared.
따라서, 이러한 문제를 해결하기 위해 최근에는 소자분리용 트렌치의 매립시에 매립 특성이 HDP-CVD 산화막 보다도 우수한 SOG(Spin On Glass)막으로 1차 트렌치 매립을 실시한 후, 상기 HDP-CVD 산화막으로 트렌치 매립을 완료하는 방법이 제안되었다. 참고로, 상기 HDP-CVD 산화막은 에스펙트 비(Aspect Ratio)가 4∼5 이하인 범위에서 보이드가 없는 매립이 가능한 반면, SOG막은 에스펙트 비가 15 이하인 범위에서 보이드가 없는 매립이 가능하다. 특히, SOG의 종류도 유기 SOG에서 유전상수가 낮은 무기 계열의 HSQ SOG로 전환되고 있다.Therefore, in order to solve such a problem, in recent years, the first trench is buried in a SOG (Spin On Glass) film having a buried property superior to that of the HDP-CVD oxide film at the time of the isolation trench, and then the trench is formed into the HDP-CVD oxide film. A method of completing the landfill has been proposed. For reference, the HDP-CVD oxide film may be buried without voids in an aspect ratio of 4 to 5 or less, whereas the SOG film may be buried without voids in an aspect ratio of 15 or less. In particular, the type of SOG is also being converted from organic SOG to HSQ SOG having a low dielectric constant.
그러나, 상기한 2중 트렌치 매립 공정에 따르면, 상기 SOG막은 막 자체의 특성으로 소수성 표면을 갖기 때문에 후속막, 즉, HDP-CVD 산화막과의 접착력이 약해지는 경향이 있다. 이에 따라, 전체 공정 진행 후, 열악한 환경조건에서의 신뢰성 테스트 과정에서 SOG막과 HDP-CVD 산화막의 계면에서 상기 HDP-CVD 산화막의 들뜸 현상이 발생되고 있다. 특히, 이러한 절연막 계면에서의 들뜸 현상은 절연막들간 접착력 부족에 기인한 것으로서, 소자 결함(Fail)을 유발하는 등, 소자의 제조수율 저하에 직접적으로 영향을 미친다. However, according to the double trench filling process described above, since the SOG film has a hydrophobic surface as a property of the film itself, the adhesion to the subsequent film, that is, the HDP-CVD oxide film, tends to be weak. Accordingly, after the whole process, the HDP-CVD oxide film is lifted up at the interface between the SOG film and the HDP-CVD oxide film in a reliability test process under poor environmental conditions. In particular, the lifting phenomenon at the insulating film interface is caused by the lack of adhesion between the insulating films, and directly affects the yield reduction of the device, such as causing device defects.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 트렌치 매립 물질로서 SOG막과 HDP-CVD 산화막의 적층막을 이용하는 경우에 있어서의 신뢰성 테스트시 발생하는 상기 HDP-CVD 산화막의 들뜸 현상을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above-mentioned problems, to solve the lifting phenomenon of the HDP-CVD oxide film generated during the reliability test in the case of using a laminated film of the SOG film and the HDP-CVD oxide film as the trench buried material. It is an object of the present invention to provide a method for forming a device isolation film of a semiconductor device that can be prevented.
또한, 본 발명은 SOG막 상에서의 HDP-CVD 산화막의 들뜸 현상을 방지함으로써 소자의 제조수율 저하를 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 다른 목적이 있다. In addition, another object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of preventing a decrease in production yield of a device by preventing the HDP-CVD oxide film from rising on the SOG film.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판의 소자분리영역을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 일부 깊이가 매립되도록 SOG막을 코팅(coating) 및 큐어링(curing)하는 단계; 상기 SOG막이 친수성의 표면을 갖도록, N2 또는 N2O 가스의 유량을 1∼5slm으로 하고, HF 파워를 0.1∼0.6Kw로 하며, LF 파워를 0.1∼1.4Kw로 하고, 증착속도를 2000∼4000Å/분으로 하며, 온도를 400℃ 이상으로 하는 조건 하에서 2∼10초 동안 상기 SOG막의 표면을 플라즈마 처리하는 단계; 상기 플라즈마 처리된 SOG막 및 기판 상에 트렌치를 완전 매립하는 두께로 HDP-CVD 산화막을 증착하는 단계; 및 상기 기판이 노출되도록 HDP-CVD 산화막을 CMP하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of selectively etching the device isolation region of the silicon substrate to form a trench; Coating and curing an SOG film to fill some depth of the trench; The flow rate of N2 or N2O gas was 1-5 slm, the HF power was 0.1-0.6 Kw, the LF power was 0.1-1.4 Kw, and the deposition rate was 2000-4000 Pa / min so that the SOG film had a hydrophilic surface. Plasma-treating the surface of the SOG film for 2 to 10 seconds under a condition of temperature of 400 ° C. or higher; Depositing an HDP-CVD oxide film to a thickness that completely fills the trench on the plasma-treated SOG film and the substrate; And CMPing the HDP-CVD oxide film to expose the substrate.
삭제delete
본 발명에 따르면, SOG막의 도포 및 큐어링 후에 그 표면을 플라즈마 처리하여 상기 SOG막이 친수성 표면을 갖도록 만듦으로써, 상기 SOG막과 후속하는 HDP-CVD 산화막간의 접착력을 향상시킬 수 있으며, 이에 따라, 열악한 조건에서의 신뢰성 테스트시, 상기 HDP-CVD 산화막의 들뜸 현상을 방지할 수 있다. According to the present invention, after the application and curing of the SOG film, the surface is plasma treated to make the SOG film have a hydrophilic surface, thereby improving the adhesion between the SOG film and the subsequent HDP-CVD oxide film, and thus, poor In the reliability test under the conditions, it is possible to prevent the phenomenon of lifting of the HDP-CVD oxide film.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
SOG막은 막 자체의 특성으로 인해 코팅 및 큐어링 후에 그 표면이 소수성을 갖게 된다. 이에 따라, 이렇게 소수성 표면을 갖는 SOG막 상에 HDP-CVD 산화막을 증착할 경우, 상기 막들간의 접착력이 낮아서 열악한 조건에서의 신뢰성 테스트시 HDP-CVD막의 들뜸 현상이 일어나게 된다. The SOG film has a hydrophobic surface after coating and curing due to the properties of the film itself. Accordingly, when the HDP-CVD oxide film is deposited on the SOG film having the hydrophobic surface, the adhesion between the films is low, so that the phenomenon of lifting the HDP-CVD film occurs in the reliability test under poor conditions.
따라서, 본 발명은 SOG막의 코팅 및 규어링을 통한 1차 트렌치 매립 후에 상기 SOG막을 플라즈마 처리하여 소수성 표면에서 친수성 표면을 갖도록 만듦으로써, 공정 완료후의 신뢰성 테스트시에 발생되는 HDP-CVD 산화막의 들뜸 현상이 방지되도록 한다. 하기의 표 1은 상기 플라즈마 처리시의 공정 조건은 나타낸 것이다. Therefore, in the present invention, the SOG film is subjected to plasma treatment after the first trench filling through coating and guaring the SOG film to have a hydrophilic surface on the hydrophobic surface, thereby lifting the HDP-CVD oxide film generated during the reliability test after the completion of the process. This is to be prevented. Table 1 below shows the process conditions during the plasma treatment.
<표 1>TABLE 1
보다 자세하게, 본 발명에 따른 소자분리막 형성방법을 도 1a 내지 도 1d를 참조하여 설명하도록 한다.In more detail, the method of forming a device isolation film according to the present invention will be described with reference to FIGS. 1A to 1D.
먼저, 도 1a에 도시된 바와 같이, 공지의 기판 트렌치 형성 공정에 따라 실리콘 기판(1)의 소자분리영역들을 선택적으로 식각하여 소정 깊이의 트렌치(2)를 형성한다. 그런다음, 상기 기판 결과물 상에 트렌치(2)를 완전 매립시키지 않는 두께로 SOG막(3)을 코팅(coating)한 후, 이를 큐어링(curing)시키고, 이를 통해, 상기 트렌치(2)를 1차로 매립한다.First, as shown in FIG. 1A, the device isolation regions of the silicon substrate 1 are selectively etched to form trenches 2 of a predetermined depth according to a known substrate trench forming process. Then, after coating the SOG film 3 to a thickness that does not completely fill the trench (2) on the substrate resultant, it is cured (curing), through which the trench 2 is 1 Landfill by car
그 다음, 도 1b에 도시된 바와 같이, 큐어링된 SOG막(2)의 표면을 플라즈마 처리한다. 이때, 상기 큐어링된 SOG막(3) 표면에 대한 플라즈마 처리는 N2 가스 또는 N2O 가스의 유량을 1∼5slm으로 하고, HF(High Frequency) 파워를 0.1∼0.6Kw로 하며, LF(Low Frequency) 파워를 0.1∼1.4Kw로 하고, 증착속도를 2000∼4000Å/분으로 하며, 온도를 400℃ 이상으로 하는 조건하에서 2∼10초 동안 수행한다. Then, as shown in Fig. 1B, the surface of the cured SOG film 2 is subjected to plasma treatment. At this time, the plasma treatment of the surface of the cured SOG film 3 sets the flow rate of N2 gas or N2O gas to 1-5 slm, high frequency (HF) power of 0.1-0.6 Kw, and low frequency (LF). The power was 0.1 to 1.4 Kw, the deposition rate was 2000 to 4000 mW / min, and the temperature was carried out for 2 to 10 seconds under the condition of 400 ° C or more.
여기서, 상기 코팅 및 큐어링된 SOG막(3)은 막 자체의 특성으로 인해 소수성의 표면을 갖지만, 상기 플라즈마 처리에 의해 친수성의 표면을 갖게 된다.Here, the coated and cured SOG film 3 has a hydrophobic surface due to the properties of the film itself, but has a hydrophilic surface by the plasma treatment.
다음으로, 도 1c에 도시된 바와 같이, SOG막(3)으로 1차 트렌치 매립이 이루어진 기판 결과물 상에 상기 트렌치(2)가 완전 매립되는 두께로 HDP-CVD 산화막(4)을 증착한다. Next, as shown in FIG. 1C, the HDP-CVD oxide film 4 is deposited to a thickness at which the trench 2 is completely buried on the substrate resultant in which the primary trench is filled with the SOG film 3.
이때, 상기 SOG막(3)의 표면은 이전 단계에서의 플라즈마 처리에 의해서 소수성 결합인 Si-H 결합이 깨지면서 친수성 결합인 Si-OH 결합을 갖게 되었기 때문에 상기 HDP-CVD 산화막(4)과의 접착력은 향상된다. At this time, since the surface of the SOG film 3 had a Si-H bond which is a hydrophobic bond and had a Si-OH bond which was a hydrophilic bond by the plasma treatment in the previous step, the adhesion force with the HDP-CVD oxide film 4 was obtained. Is improved.
이후, 도 1d에 도시된 바와 같이, 예를들어 기판(1) 표면이 노출될 때까지 HDP-CVD 산화막(4)을 CMP하고, 이를 통해, 트렌치형 소자분리막(5)의 형성을 완성한다. Thereafter, as shown in FIG. 1D, for example, the HDP-CVD oxide film 4 is CMP until the surface of the substrate 1 is exposed, thereby completing the formation of the trench type isolation film 5.
전술한 바와 같은 본 발명의 방법에 따르면, SOG막의 코팅 및 큐어링 후에 그 표면을 플라즈마 처리하여 소수성 표면을 친수성 표면으로 변경시킴으로써, 상기 SOG막과 후속하는 HDP-CVD 산화막간의 접착력은 향상되며, 따라서, 후속하는 열악한 환경에서의 신뢰성 테스트시에 상기 HDP-CVD 산화막의 들뜸 현상은 일어나지 않게 된다. According to the method of the present invention as described above, after the coating and curing of the SOG film, the surface is plasma treated to change the hydrophobic surface into a hydrophilic surface, thereby improving the adhesion between the SOG film and the subsequent HDP-CVD oxide film, thus In the subsequent harsh environment reliability test, the HDP-CVD oxide film is not lifted.
이상에서와 같이, 본 발명은 SOG막의 코팅 및 큐어링 후에 그 표면을 플라즈마 처리하여 친수성을 갖도록 함으로써, HDP-CVD 산화막과의 접착력을 증대시킬 수 있으며, 이에 따라, 신뢰성 테스트시에 상기 HDP-CVD 산화막의 들뜸 현상을 효과적으로 방지할 수 있다. As described above, the present invention can increase the adhesion to the HDP-CVD oxide film by plasma treatment the surface of the SOG film after coating and curing, thereby increasing the adhesion to the HDP-CVD oxide film, and thus the HDP-CVD at the time of reliability test Lifting of the oxide film can be effectively prevented.
따라서, 본 발명은 소자 결함(Fail)을 유발하는 원인을 제거함으로써 소자 신뢰성의 향상은 물론 제조수율을 향상시킬 수 있다. Therefore, the present invention can improve the device reliability as well as the manufacturing yield by eliminating the cause of device failure.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도. 1A to 1D are cross-sectional views of processes for describing a method of forming a device isolation film according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 실리콘 기판 2 : 트렌치1: silicon substrate 2: trench
3 : SOG막 4 : HDP-CVD 산화막3: SOG film 4: HDP-CVD oxide film
5 : 트렌치형 소자분리막5: trench type isolation film
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0027479A KR100505420B1 (en) | 2003-04-30 | 2003-04-30 | Method for forming isolation layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0027479A KR100505420B1 (en) | 2003-04-30 | 2003-04-30 | Method for forming isolation layer of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040093563A KR20040093563A (en) | 2004-11-06 |
| KR100505420B1 true KR100505420B1 (en) | 2005-08-05 |
Family
ID=37373526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0027479A KR100505420B1 (en) | 2003-04-30 | 2003-04-30 | Method for forming isolation layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505420B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101284146B1 (en) * | 2007-07-19 | 2013-07-10 | 삼성전자주식회사 | Semiconductor device having a trench isolation region and method of fabricating the same |
| CN111081531B (en) * | 2019-10-30 | 2022-03-18 | 华灿光电（浙江）有限公司 | Epitaxial layer stripping method |
-
2003
- 2003-04-30 KR KR10-2003-0027479A patent/KR100505420B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040093563A (en) | 2004-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683354B2 (en) | Semiconductor device having trench isolation layer and a method of forming the same | |
| US6566229B2 (en) | Method of forming an insulating layer in a trench isolation type semiconductor device | |
| KR100492906B1 (en) | Method of forming dielectric layer in semiconductor device | |
| KR20040104398A (en) | Filling high aspect ratio isolation structures with polysilazane based material | |
| CN110867408B (en) | Filling method of groove | |
| US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
| US6489252B2 (en) | Method of forming a spin-on-glass insulation layer | |
| US20120276714A1 (en) | Method of oxidizing polysilazane | |
| KR100505420B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100366614B1 (en) | Method for forming a T-shaped trench isolation | |
| KR100538811B1 (en) | Method of manufacturing semiconductor device | |
| US20070273003A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20020063334A1 (en) | Integrated circuit devices having a composite insulation layer and methods of manufacturing same | |
| KR100611781B1 (en) | An isolationing film of semiconductor device and method for forming the same | |
| KR100613453B1 (en) | Method for forming Isolation layer of semiconductor device | |
| KR100773754B1 (en) | Method of depositing dielectric layer with increased gap-fill ability | |
| KR100502671B1 (en) | Method for gapfilling in semiconductor device | |
| KR100533401B1 (en) | Method for fabricating a semiconductor structure | |
| KR100623595B1 (en) | Method for planarize dielectric layer in semiconductor device | |
| KR100505427B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR20040048458A (en) | Method for forming isolation layer in semiconductor device | |
| KR100637095B1 (en) | Method of manufacturing semiconductor device | |
| KR20040005388A (en) | Method for forming isolation layer of semiconductor device | |
| KR20080025859A (en) | Method of filling patterns in semiconductor device | |
| KR20040110794A (en) | The method for forming shall trench isolation in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |