KR100476046B1 - Fringe field switching mode liquid crystal display device - Google Patents

Fringe field switching mode liquid crystal display device Download PDF

Info

Publication number
KR100476046B1
KR100476046B1 KR20010029088A KR20010029088A KR100476046B1 KR 100476046 B1 KR100476046 B1 KR 100476046B1 KR 20010029088 A KR20010029088 A KR 20010029088A KR 20010029088 A KR20010029088 A KR 20010029088A KR 100476046 B1 KR100476046 B1 KR 100476046B1
Authority
KR
South Korea
Prior art keywords
pattern
liquid crystal
silicon nitride
crystal display
fringe field
Prior art date
Application number
KR20010029088A
Other languages
Korean (ko)
Other versions
KR20020089978A (en
Inventor
송영진
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR20010029088A priority Critical patent/KR100476046B1/en
Publication of KR20020089978A publication Critical patent/KR20020089978A/en
Application granted granted Critical
Publication of KR100476046B1 publication Critical patent/KR100476046B1/en

Links

Abstract

본 발명은 비아 건식 식각시의 질소-과도 실리콘질화막 버퍼층에 기인하는 게이트 절연막에서의 언더컷 발생을 억제시킴으로써, 패드부에서의 접속 불량을 방지하여 그 신뢰성을 향상시킨 프린지 필드 스위칭 모드 액정표시장치를 개시하면, 개시된 본 발명의 프린지 필드 스위칭 모드 액정표시장치는, 화소전극용 투명 금속으로된 연결 패턴이 게이트 금속 패턴과 소오스/드레인 금속 패턴간을 연결한 구조의 패드부를 구비하며, 상기 게이트 금속 패턴을 덮도록 형성되는 실리콘질화막 재질의 게이트 절연막 하부에 질소-과도 실리콘질화막 버퍼층이 형성된 구조의 프린지 필드 스위칭 모드 액정표시장치에 있어서, 상기 패드부는 상기 게이트 금속 패턴과 직접 콘택되게 카운터 전극용 투명 금속으로 이루어진 더미 패턴이 구비되고, 상기 더미 패턴 The invention of nitrogen at the time of via-Dry Etching - The starting gate by suppressing the undercut occur in the insulating film, the liquid crystal prevents poor connection to the reliability with improved fringe field switching mode of the pad portion display device due to excessive silicon nitride buffer layer If, fringe field switching modes of the disclosed invention, the liquid crystal display device, the pixel electrode connection pattern of a transparent metal products, and comprising a pad of a structure connecting the gate metal pattern and the source / drain metal pattern between, the gate metal pattern nitrogen in the gate insulating film below the silicon nitride material is formed so as to cover - in the fringe field switching mode liquid crystal display of excessive silicon nitride film structure buffer layer is formed, the device, said pad portion is made of a transparent metal for the counter in direct contact with the gate metal pattern electrodes It is provided with a dummy pattern, the dummy pattern 노출되도록 게이트 절연막 물질인 질소-과도 실리콘질화막 버퍼층과 실리콘질화막이 식각되며, 상기 화소전극용 투명 금속으로된 연결 패턴이 상기 노출된 더미 패턴과 소오스/드레인 금속 패턴간을 연결한 구조인 것을 특징으로 한다. Characterized in that one and the excess silicon nitride buffer layer and the silicon nitride film etching, connecting the pixel electrode is a connection pattern of a transparent metal the exposed dummy pattern and source / drain metal pattern between for structure - a gate insulating film material so as to expose nitrogen do.

Description

프린지 필드 스위칭 모드 액정표시장치{FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE} A fringe field switching mode liquid crystal display device {FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 프린지 필드 스위칭(Fringe Field Switching) 모드 액정표시장치에 관한 것으로, 특히, 패드부에서의 전기적 접속 불량을 방지한 프린지 필드 스위칭 모드 액정표시장치에 관한 것이다. The present invention relates to a fringe field switching (Fringe Field Switching) mode as a liquid crystal display apparatus, in particular, electrically connects a fringe field switching mode prevents defective liquid crystal display in the pad section.

액정표시장치는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. A liquid crystal display device has been developed in place of the CRT (Cathod-ray tube). 특히, 박막 트랜지스터 액정표시장치는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에, 최근에 들어서는, 노트북 PC 및 모니터 시장에서 크게 각광 받고 있다. In particular, thin film transistor liquid crystal display device has been realized because the remarkable picture quality enhancement, etc., enlargement and colorization comparable to CRT, greatly spotlighted in recent years, a notebook PC, and monitor market.

한편, 막 트랜지스터 액정표시장치는 그 구동 모드로서 TN(Twist Nematic) 모드를 채택하여 왔는데, 이러한 TN 모드 액정표시장치는 시야각이 협소하다는 단점이 있어, 그 이용에 제약을 받게 되었다. On the other hand, film transistor liquid crystal display device as the drive mode picked by employing a TN (Twist Nematic) mode, such a TN mode liquid crystal display device has got the disadvantage of a narrow viewing angle, and was subject to constraints on its use. 이에 따라, 인-플레인 스위칭(In-Plain Switching : 이하, IPS) 모드가 제안되었으나, 이러한 IPS 모드 액정표시장치는 광시야각을 구현하였지만, 카운터 전극이 불투명 금속으로 형성되는 것으로 인해 개구율 및 투과율 측면에서 바람직하지 못하다라는 단점이 있다. Accordingly, in-plane switching: has been proposed that (In-Plain Switching hereinafter, IPS) mode, this IPS mode liquid crystal display device but implementing a wide viewing angle, the counter electrode is in the aperture ratio and the transmission side because of being formed of a non-transparent metal It has the disadvantage that it is not desirable.

따라서, 상기 IPS 모드 액정표시장치가 갖는 광시야각의 특성을 유지하면서, 개구율 및 투과율을 향상시킨 프린지 필드 스위칭(Fringe Field Switching) 모드 액정표시장치(이하, FFS 모드 LCD)가 제안되었고, 이러한 FFS 모드 LCD가 대한민국 특허출원 98-9243호로 출원되었다. Accordingly, the IPS mode as a liquid crystal display device to maintain the characteristics of a wide viewing angle having, fringe field switching with improved aperture ratio and the transmittance (Fringe Field Switching) mode liquid crystal display device (hereinafter, FFS mode LCD) have been proposed, such FFS mode LCD fenugreek Republic of Korea has been filed patent application 98-9243.

상기 FFS 모드 LCD는, 간략하게, 카운터 전극 및 화소 전극이 ITO와 같은 투명 금속으로 형성되면서, 상기 전극들간의 간격이 기판들간의 간격인 셀갭 보다 작게 되도록 형성되는 것을 통해, 상기 전극들 사이에서 프린지 필드가 형성되어 이러한 프린지 필드에 의해 전극들 상부에 존재하는 액정 분자들이 모두 동작되도록 하고, 아울러, 음의 유전율 이방성 특성을 갖는 액정을 사용하는 것에 의해서, 고휘도 및 광시야각이 구현되도록 만든 구조이다. The FFS-mode LCD is, briefly, as a counter electrode and a pixel electrode formed of a transparent metal such as ITO, by being formed so that the spacing between the electrodes to be smaller than the interval between the substrate cell gap, the fringe between the electrodes so that the field is formed in all the liquid crystal molecules present in the upper electrodes by these fringe fields are operating and, as well, a structure made such that, high brightness and a wide viewing angle is realized by the use of the liquid crystal having a dielectric anisotropy, characteristics of the sound.

한편, 전술한 FFS 모드 LCD를 제조함에 있어서, 게이트 버스 라인 및 카운터 전극의 형성 후에는 실리콘 질화막(SiNx)으로된 게이트 절연막을 도포하게 되는데, 이 경우, 화소 영역에서 상기 카운터 전극의 재질인 ITO의 헤이즈(Haze) 현상, 즉, 수소 농도의 변동에 기인해서 ITO의 색깔이 변하는 현상이 유발된다. On the other hand, in preparing an FFS mode LCD described above, after the gate bus line and the counter form of the electrode there is the application of a gate insulating film of a silicon nitride (SiNx), in this case, the ITO material of the counter electrode in the pixel region haze (haze) phenomenon, i.e., a phenomenon due to the variation of the hydrogen concentration varying the color of the ITO is caused. 따라서, FFS 모드 LCD의 제조 공정에서는 실리콘질화막 재질의 게이트 절연막을 도포하기 전에 질소가 과량으로 함유된 질소-과도 실리콘질화막(N-Rich SiNx)을 카운터 전극의 재질인 ITO의 헤이즈 현상을 방지하기 위한 버퍼층으로서 도포하고 있다. Therefore, FFS mode LCD in the manufacturing process, the nitrogen contained in an excessive amount of nitrogen prior to application of the gate insulating film of a silicon nitride material - to prevent the haze phenomenon of excessive silicon nitride film (N-Rich SiNx) of ITO of a counter electrode material It is applied as a buffer layer.

도 1은 질소-과도 실리콘질화막 버퍼층이 도포된 종래 FFS 모드 LCD에서의 데이터 패드부를 도시한 단면도이다. Figure 1 is a nitrogen-data pad part cross-sectional view showing in a conventional FFS mode LCD is a silicon nitride buffer layer excessively applied. 여기서, 도면부호 1은 유리기판, 3은 게이트 금속 패턴, 4는 질소-과도 실리콘 질화막 재질의 버퍼층, 5는 게이트 절연막, 6은 소오스/드레인 금속으로된 데이터 라인, 7은 보호막, 8은 화소전극용 ITO로된 연결 패턴, 그리고, C는 콘택홀을 각각 나타낸다. Here, reference numeral 1 is a glass substrate, 3 is a gate metal pattern 4 is a nitrogen-buffer layer of excess silicon nitride material, 5 denotes a gate insulating film, 6 is the data line to the source / drain metal, 7 shields, and 8 are pixel electrodes the connection pattern of ITO for, and, C denotes a contact hole, respectively.

도시된 바와 같이, 게이트 절연막(5)의 하부에 질소-과도 실리콘질화막으로된 버퍼층(4)이 도포된다. As shown, the lower portion of the nitrogen in the gate insulating film (5) is a buffer layer (4) of a silicon nitride film is applied excessively. 이러한 질소-과도 실리콘질화막 버퍼층(4)은 화소영역(도시안됨)에 형성된 ITO 재질의 카운터 전극(도시안됨)을 피복하도록 도포되며, 이에 따라, 실리콘질화막 재질로된 게이트 절연막(5)의 도포시에 ITO로된 카운터 전극에서의 헤이즈 현상은 방지된다. These nitrogen-excessive silicon nitride buffer layer (4) is applied so as to cover the counter electrode (not shown) made of ITO formed in the pixel region (not shown), so that, upon application of the gate insulating film 5 of a silicon nitride material the haze phenomenon in a counter electrode of ITO is prevented.

그러나, ITO의 헤이즈 현상을 방지하기 위해서 질소-과도 실리콘질화막 버퍼층이 도포되는 종래의 FFS 모드 LCD는 패드 오픈 공정, 즉, 도 2에 도시된 바와 같이, 게이트 금속 패턴(3)을 노출시키기 위한 비아 건식 식각(Via Dry Etch)시에 질소-과도 실리콘질화막 버퍼층(4)의 식각 속도가 실리콘질화막 재질의 게이트 절연막(5)의 식각 속도 보다 빠른 것으로 인해 게이트 절연막(5)에서 언더컷(Undercut)이 유발되며, 이 때문에, 후속 공정에서 ITO 재질의 연결 패턴(8)에 의한 게이트 금속 패턴(3)과 데이터 라인(6)간의 전기적 접속시에 접속 불량이 초래되는 바, 결국, FFS 모드 LCD의 신뢰성이 확보되지 못하게 되는 문제점이 있다. However, nitrogen in order to prevent the haze phenomenon of ITO - a conventional FFS mode LCD is pad open process in which a silicon nitride buffer layer excessively applied, that is, as shown in Figure 2, the via to expose the gate metal pattern 3 dry etching (Via dry etch) when the nitrogen-undercut (undercut) due to be faster than the etch rate in the gate insulating film 5 of excessive silicon nitride buffer layer 4, the etching speed of silicon nitride the gate insulating film 5 of the material of the induced and, because of this, this by the connection pattern (8) made of ITO, in the subsequent steps the gate metal pattern 3 and the data line 6 bar which connection failure caused when the electrical connection between, eventually, FFS mode, reliability of the LCD there is a problem that is not able to secure.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 비아 건식 식각시의 게이트 절연막에서의 언더컷 발생을 억제시킨 FFS 모드 LCD를 제공함에 그 목적이 있다. Accordingly, the present invention is made in view of the above problems, it is an object to provide a FFS-mode LCD which inhibit the generation of the undercut in the gate insulating film during dry-etching the via.

또한, 본 발명은 게이트 절연막에서의 언더컷 발생에 기인된 접속 불량을 방지하여 그 신뢰성을 향상시킨 FFS 모드 LCD를 제공함에 그 다른 목적이 있다. In addition, the present invention is the further object to provide a FFS-mode LCD with improved reliability by preventing a connection failure due to the generation of the undercut in the gate insulating film.

상기와 같은 목적을 달성하기 위한 본 발명의 FFS 모드 LCD는, 화소전극용 투명 금속으로된 연결 패턴이 게이트 금속 패턴과 소오스/드레인 금속 패턴간을 연결한 구조의 패드부를 구비하며, 상기 게이트 금속 패턴을 덮도록 형성되는 실리콘질화막 재질의 게이트 절연막 하부에 질소-과도 실리콘질화막 버퍼층이 형성된 구조의 프린지 필드 스위칭 모드 액정표시장치에 있어서, 상기 패드부는 상기 게이트 금속 패턴과 직접 콘택되게 카운터 전극용 투명 금속으로 이루어진 더미 패턴이 구비되고, 상기 더미 패턴이 노출되도록 게이트 절연막 물질인 질소-과도 실리콘질화막 버퍼층과 실리콘질화막이 식각되며, 상기 화소전극용 투명 금속으로된 연결 패턴이 상기 노출된 더미 패턴과 소오스/드레인 금속 패턴간을 연결한 구조인 것을 특징으로 한다. And FFS mode LCD of the present invention for achieving the above object, a pixel electrode connection pattern of a transparent metal for comprising a pad of a structure connecting the gate metal pattern and the source / drain metal pattern between the gate metal pattern as in the structure of a fringe field switching mode liquid crystal display device excessive silicon nitride buffer layer is formed, the pad portion transparent metal for the counter in direct contact with the gate metal pattern electrodes for the gate insulating film below the silicon nitride material nitrogen is formed so as to cover this made a dummy pattern is provided, so that the dummy pattern is exposed gate insulating film material of a nitrogen-excessive silicon nitride buffer layer and the silicon nitride film is etched, and, the connection pattern is the exposure of the dummy pattern and the source / drain of a transparent metal for the pixel electrode characterized in that the structure connecting the metal pattern.

본 발명에 따르면, 게이트 금속 패턴과 카운터 전극용 ITO의 설계 변경을 통해 카운터 전극용 ITO와 데이터 라인간의 콘택이 이루어지도록 함으로써, 게이트 절연막에서의 언더컷 발생을 방지할 수 있어, 패드부에서의 전기적 접속 불량을 방지할 수 있으며, 그래서, FFS 모드 LCD의 신뢰성을 확보할 수 있다. According to the present invention, by the counter electrode contact between the ITO and the data lines to occur through the gate metal pattern and the design changes for the counter electrode ITO, it is possible to prevent an undercut occurs at the gate insulating film, and electrically connected in the pad portion to prevent the bad, and so, it is possible to ensure the reliability of the FFS mode LCD.

(실시예) (Example)

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. Hereinafter will be described preferred embodiments of the present invention in detail based on the accompanying drawings.

도 3은 본 발명의 제1실시예에 따른 FFS 모드 LCD의 데이터 패드부를 도시한 단면도로서, 이를 설명하면 다음과 같다. 3 is a first embodiment FFS mode is a sectional view showing parts of the data pads of the LCD according to an embodiment of the invention, it will be described as follows. 여기서, 도 1과 동일한 부분은 동일한 도면부호 나타낸다. Here, the same parts as those of FIG. 1 represents the same reference numerals.

FFS 모드 LCD는 투명 금속 재질의 카운터 전극 및 화소 전극이 단일 기판 상에 그들간의 간격이 전극 폭 및 기판들간의 간격 보다 좁게 되도록 형성되는 구조이며, 도시된 바와 같이, 패드부, 바람직하게 데이터 패드부는 종래의 그것과 비교해서 게이트 금속 패턴(3a)과 소오스/드레인 금속 패턴, 즉, 데이터 라인(6)간의 콘택이 화소전극용 ITO로된 연결 패턴(8)에 의해 직접적으로 이루어지지 않는 대신, 게이트 금속 패턴(3a)의 하부에 카운터 전극용 ITO로된 더미 패턴(2a)이 추가로 구비되고, 또한, 상기 게이트 금속 패턴(3a)이 종래의 그것과 비교해서 작은 크기로 구비되는 것으로부터, 카운터 전극용 ITO로된 더미 패턴(2a)과 데이터 라인(6)이 상기 연결 패턴(8)에 의해 콘택되며, 그리고, 상기 더미 패턴(2a)이 상기 게이트 금속 패턴(3a)과 콘택된다. FFS mode LCD is a structure in which a counter electrode and a pixel electrode of a transparent metallic material formed so as to be narrower than the interval between the interval of the electrode width and the substrate between them on a single substrate, as shown, the pad portion, and preferably the data pad unit as compared to the prior art that the gate metal pattern (3a) and the source / drain metal pattern, that is, instead of that directly be made by the data line (6) connected to the pattern (8) contact with the ITO for the pixel electrode between the gate is provided with a lower add the counter electrode dummy pattern (2a) of ITO for the metal pattern (3a), also, from which the gate metal pattern (3a) is provided in a small size as compared to the prior art of it, the counter a dummy pattern (2a) and a data line (6) to the ITO electrode and the contact by the connection pattern 8, and the dummy pattern (2a) is a contact with the gate metal pattern (3a). 이러한 패드 구조는 게이트 금속과 카운터 전극용 ITO의 설계 변경을 통해 얻어진 결과이며, 이에 따라, 게이트 절연막(4)에서의 언더컷 발생은 방지된다. The pad structure is a result obtained through the gate metal and the design changes for the counter electrode ITO, In this way, the generation of the undercut in the gate insulating film 4 is prevented.

여기서, 비아 건식 식각시에 게이트 절연막(4)에서의 언더컷 발생이 방지되는 이유는 다음과 같다. Here, the reason why the undercut occur in the prevention of the gate insulating film 4 at the time of the via dry etching is: a.

일반적으로 게이트 금속 상에 형성된 실리콘질화막(SiNx)은 비정질 상태의 ITO 또는 IXO(Indium Zinc Oxide) 상에 형성된 실리콘질화막 보다 식각 속도가 빠르다. Silicon generally formed on the gate metal nitride film (SiNx) is an etching rate faster than the silicon nitride film formed on the amorphous ITO or (Indium Zinc Oxide) IXO. 이것은 비정질인 ITO 또는 IXO 상에서와 결정질인 게이트 금속 상에서의 실리콘질화막의 성막을 비교할 때, 상기 ITO 또는 IXO가 비정질 상태이므로, 상기 비정질인 ITO 또는 IXO 상에서의 비정질인 실리콘질화막이 더 조밀하게 성막되고, 아울러, 더 안정적인 계면을 갖도록 성막될 수 있기 때문이다. This is as compared to the film formation of the silicon nitride film on the amorphous the the crystalline on ITO or IXO gate metal, the ITO or IXO is because an amorphous state, the amorphous silicon nitride film on the amorphous ITO or IXO is more dense film, further, because to have a more stable interface can be deposited.

또한, 비정질 상태의 ITO 또는 IXO 상에서 실리콘질화막을 성막할 경우, 상기 비정질 상태의 ITO 또는 IXO로부터 실리콘질화막으로 산소(Oxygen)가 확산되어 반응하는 것으로 인해, 패드 오픈 공정, 즉, 비아 건식 식각시에 상기 실리콘질화막의 식각이 억제된다. Further, in the case for forming the silicon nitride film on the ITO or IXO in an amorphous state, due to the spread of oxygen (Oxygen) reaction of a silicon nitride film from ITO or IXO of the amorphous state, a pad open process, i.e., via dry-etching the etching of the silicon nitride film is suppressed.

그러므로, 본 발명에서와 같이 데이터 패드용 게이트 금속 패턴(3a)의 크기를 줄이면서 카운터 전극용 ITO의 설계 변경을 통해서 더미 패턴(2a)이 상기 게이트 금속 패턴(3a)의 하부로부터 데이터 라인(6)쪽으로 연장 배치되도록 하고, 아울러, 패드 오픈 공정시에는 더미 패턴(2a) 상에 성막된 질소-과도 실리콘질화막 버퍼층 부분과 게이트 절연막 부분이 식각되도록 하면, 상기 질소-과도 실리콘질화막 버퍼층(4)의 식각 속도가 게이트 금속 패턴(3a) 상에 성막된 그것 보다 느려진 것으로 인해, 게이트 절연막(5)에서의 언더컷 발생은 방지할 수 있게 된다. Therefore, the dummy pattern (2a) of the data line (6 from the lower portion of the gate metal pattern (3a) through the design change of the line while for the counter electrode ITO the size of the gate metal pattern (3a) for a data pad, as in the present invention ) toward and to be arranged extending, as well as the pad open process when is a nitrogen film formed on the dummy pattern (2a), - if that is etched excessively silicon nitride buffer layer section and the gate insulation film portions, wherein the nitrogen-excessive silicon nitride buffer layer (4) due to the etching rate slower than the film forming it on the gate metal pattern (3a), the undercut occur in the gate insulating film 5 can be prevented.

이 결과, 화소전극용 ITO로된 연결 패턴(8)에 의한 더미 패턴(2a)과 데이터 라인(6)간의 전기적 접속이 안정적으로 이루어지도록 할 수 있으며, 그래서, FFS 모드 LCD의 신뢰성을 확보할 수 있게 된다. The results, to the pixel electrode electrically connected between the dummy pattern (2a) and a data line (6) by a connection pattern 8 of ITO for this to occur reliably and, thus, to ensure the reliability of the FFS mode LCD it is possible.

도 4는 본 발명의 제2실시예에 따른 FFS 모드 LCD의 데이터 패드부를 도시한 단면도로서, 이 실시예에 따른 FFS 모드 LCD는 이전 실시예와 동일한 개념이지만, 게이트 금속 패턴(3)의 설계 변경은 없으며, 단지, 더미 패턴(2b)이 게이트 금속 패턴(3) 상에 형성되도록 한다. 4 is a second exemplary FFS mode is a sectional view showing parts of the data pads of the LCD according to an embodiment of the present invention, FFS mode LCD according to this embodiment has the same concept as the previous embodiments, to change the design of the gate metal pattern 3 It is not, so that only the dummy patterns (2b) is formed on the gate metal pattern 3.

자세하게, 전술한 본 발명의 제1실시예에서는, 도 3에 도시된 바와 같이, 게이트 금속 패턴(3a)의 크기를 줄이면서, 카운터 전극용 ITO로된 더미 패턴(2a)이 상기 게이트 금속 패턴(3a)의 하부로부터 데이터 라인(6)쪽으로 연장되게 배치되도록 형성하고, 아울러, 이렇게 연장된 더미 패턴(2a) 상의 질소-과도 실리콘질화막 버퍼층 및 게이트 절연막 부분을 건식 식각함으로써, 게이트 절연막(6)에서의 언더컷 발생에 기인하는 접속 불량의 발생을 방지한다. Specifically, in the first embodiment of the present invention described above, as shown in Figure 3, while reducing the size of the gate metal pattern (3a), the counter electrode a dummy pattern (2a) and the gate metal pattern in the ITO for ( 3a) is formed so as to be disposed of to extend up from the lower data line (6), as well as, a nitrogen on the thus-extending the dummy pattern (2a), - the transient silicon nitride buffer layer and the gate insulating film portions by dry etching, the gate insulating film 6 of preventing the occurrence of connection failure due to the undercut occurs.

이에 반해, 본 발명의 제2실시예에서는, 도 4에 도시된 바와 같이, 게이트 금속 패턴(3)의 형태를 변경하지 않는 대신, 카운터 전극용 ITO로된 더미 패턴(2b)이 상기 게이트 금속 패턴(3) 상에 배치되도록 하면서, 상기 더미 패턴(2b) 상의 질소-과도 실리콘질화막 버퍼층 및 게이트 절연막 부분이 식각되도록 함으로써, 게이트 절연막(6)에서의 언더컷 발생에 기인하는 접속 불량의 발생을 방지한다. On the other hand, in the second embodiment of the present invention, a gate metal pattern 3, a dummy pattern (2b) and the gate metal pattern as instead, ITO for the counter electrode does not change the form of, as shown in Fig. 4 and is disposed in the (3), said dummy pattern (2b) of nitrogen on - to prevent the occurrence of connection failure due to the undercut occur in by making excessive silicon nitride buffer layer and the gate insulating film portion etching, the gate insulating film 6 .

여기서, 본 발명의 제1실시예에서는 카운터 전극의 형성후에 게이트 형성이 이루어지지만, 본 발명의 제2실시예에서는 게이트 형성후에 카운터 전극의 형성이 이루어진다. Here, in the first embodiment of the present invention, but the gate is formed after the formation of the counter electrode made of, in the second embodiment of the present invention is made of a counter electrode is formed after the gate formation.

또한, 전술한 본 발명의 실시예들에서는 카운터 전극의 재질로서 ITO에 대해서만 설명하였지만, 상기 ITO 대신에 IXO의 적용도 가능하며, 상기 IXO가 적용되는 경우에도 본 발명의 실시예들과 동일한 효과를 얻을 수 있다. In addition, although the description has been made only to the ITO as the counter electrode material in the embodiments of the present invention described above, and can be applied in the IXO in the ITO rather than, in the case where the IXO apply the same effect as the embodiments of the present invention It can be obtained.

이상에서와 같이, 본 발명은 패드 오픈을 위한 비아 건식 식각시에 카운터 전극용 ITO로된 더미 패턴을 추가시키고, 이 ITO 더미 패턴 상에 성막된 질소-과도 실리콘질화막 부분과 게이트 절연막 부분을 식각함으로써, 게이트 절연막에서의 언더컷 발생에 의한 접속 불량을 방지할 수 있으며, 그래서, FFS 모드 LCD의 신뢰성을 확보할 수 있다. By etching the excess silicon nitride layer portion and a gate insulating film portion - as in the above, the present invention is added to the dummy pattern in the for the counter electrode ITO upon via dry etching for the pad open and, the ITO dummy deposited nitrogen on the pattern , it is possible to prevent a connection failure due to the generation of the undercut in the gate insulating film, and so, it is possible to ensure the reliability of the FFS mode LCD.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. Others, the present invention can be implemented in various modifications within a range that does not depart from the gist thereof.

도 1은 종래 기술에 따라 제조된 프린지 필드 스위칭 모드 액정표시장치의 데이터 패드부를 도시한 단면도. Figure 1 is a fringe field switching mode, the data pad unit showing a cross-sectional view of a liquid crystal display device produced according to the prior art.

도 2는 종래의 문제점을 설명하기 위한 도면. Figure 2 is a view for explaining a conventional problem.

도 3은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치의 데이터 패드부를 도시한 단면도. Figure 3 is a data pad of the fringe field switching mode liquid crystal display according to the embodiment of the present invention showing parts of a cross-sectional view.

도 4는 본 발명의 다른 실시예에 따른 프린지 필드 스위칭 모드 액정표시장치의 데이터 패드부를 도시한 단면도. Figure 4 is a fringe field switching mode, the data pad unit showing a cross-sectional view of an LCD according to another embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명) (Description of the Related Art)

1 : 유리기판 2a,2b : 더미 패턴 1: a glass substrate 2a, 2b: a dummy pattern

3a : 게이트 금속 패턴 4 : 질소-과도 실리콘질화막 버퍼층 3a: the gate metal pattern 4: nitrogen-excessive silicon nitride buffer layer

5 : 게이트 절연막 6 : 데이터 라인 5: gate insulating film 6: line data,

7 : 보호막 8 : 연결 패턴 7: protective layer 8: connection pattern

Claims (5)

  1. 화소전극용 투명 금속으로된 연결 패턴이 게이트 금속 패턴과 소오스/드레인 금속 패턴간을 연결한 구조의 패드부를 구비하며, 상기 게이트 금속 패턴을 덮도록 형성되는 실리콘질화막 재질의 게이트 절연막 하부에 질소-과도 실리콘질화막 버퍼층이 형성된 구조의 프린지 필드 스위칭 모드 액정표시장치에 있어서, A pixel electrode connection pattern of a transparent metal products, and comprising a pad of a structure connecting the gate metal pattern and the source / drain metal pattern between the nitrogen in the gate insulating film below the silicon nitride material is formed to cover the gate metal pattern-transient in the fringe field switching mode liquid crystal display device of the structure is formed, a silicon nitride buffer layer,
    상기 패드부는 상기 게이트 금속 패턴과 직접 콘택되게 카운터 전극용 투명 금속으로 이루어진 더미 패턴이 구비되고, 상기 더미 패턴이 노출되도록 게이트 절연막 물질인 질소-과도 실리콘질화막 버퍼층과 실리콘질화막이 식각되며, 상기 화소전극용 투명 금속으로된 연결 패턴이 상기 노출된 더미 패턴과 소오스/드레인 금속 패턴간을 연결한 구조인 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치. The pad portion is provided with a dummy pattern made of a transparent metal for the counter in direct contact with the gate metal pattern electrodes, the dummy pattern is a gate insulating film material of nitrogen so as to be exposed - is excessive silicon nitride buffer layer and the silicon nitride etch, the pixel electrode the connection pattern is a fringe field switching mode liquid crystal display device characterized in that the structure coupling the dummy pattern and the exposed source / drain metal pattern for the cross-transparent metal.
  2. 제 1 항에 있어서, 상기 더미 패턴은 상기 게이트 금속 패턴의 하부에 배치된 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치. The method of claim 1, wherein the dummy pattern is a fringe field switching mode liquid crystal display device, characterized in that disposed in the lower portion of the gate metal pattern.
  3. 제 2 항에 있어서, 상기 게이트 금속 패턴은 상기 더미 패턴의 일부가 노출되는 크기를 갖는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치. The method of claim 2 wherein the gate metal pattern is a fringe field switching mode liquid crystal display device characterized in that it has a size which is a part of the dummy pattern exposure.
  4. 제 1 항에 있어서, 상기 더미 패턴은 상기 게이트 금속 패턴 상에 배치된 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치. The method of claim 1, wherein the dummy pattern is a fringe field switching mode liquid crystal display device, characterized in that disposed on the gate metal pattern.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 투명 금속은 ITO(Indium Tin Oxide) 또는 IXO(Indium Zinc Oxide)인 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치. Claim 1 to claim 4 Compounds according to any one of the preceding, wherein the transparent metal is ITO (Indium Tin Oxide) or IXO (Indium Zinc Oxide) mode, a fringe field switching liquid crystal display device, characterized in that.
KR20010029088A 2001-05-25 2001-05-25 Fringe field switching mode liquid crystal display device KR100476046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010029088A KR100476046B1 (en) 2001-05-25 2001-05-25 Fringe field switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010029088A KR100476046B1 (en) 2001-05-25 2001-05-25 Fringe field switching mode liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20020089978A KR20020089978A (en) 2002-11-30
KR100476046B1 true KR100476046B1 (en) 2005-03-10

Family

ID=27706534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010029088A KR100476046B1 (en) 2001-05-25 2001-05-25 Fringe field switching mode liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100476046B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683791B1 (en) 2005-07-30 2007-02-20 삼성에스디아이 주식회사 Thin film transistor substrate and flat panel display apparatus
KR100805154B1 (en) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 Organic light emitting display and method of manufacturing the same

Also Published As

Publication number Publication date
KR20020089978A (en) 2002-11-30

Similar Documents

Publication Publication Date Title
KR100467993B1 (en) Liquid crystal display device
CN1251011C (en) In-plane switching mode liquid crystal display device
KR920005538B1 (en) Amorphous silicon thin film transistor array and its manufacturing method
US20080180623A1 (en) Liquid crystal display device
US6281957B1 (en) In-plane switching mode liquid crystal display device
US6165917A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US6384888B2 (en) In-plane switching mode liquid crystal display device
US6803982B2 (en) In-plane switching mode liquid crystal display device including common electrode on passivation layer which is formed over TFT and data electrode
JP4724339B2 (en) Liquid crystal display
JP4356750B2 (en) Liquid crystal display device and manufacturing method thereof
CN102053434B (en) Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same
KR100507271B1 (en) LCD having high aperture ratio and high transmittance and method for manufacturing the same
KR100333983B1 (en) thin film transistor array panel for liquid crystal display having wide viewing angle and manufacturing method thereof
CN101122723B (en) Liquid crystal display device
JP3712899B2 (en) The liquid crystal display device
US6486933B1 (en) Liquid crystal display with preventing vertical cross-talk having overlapping data lines
KR100212284B1 (en) Channel protection type thin film transistor substrate
US6362032B1 (en) Method for manufacturing fringe field switching mode liquid crystal display
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
KR100635940B1 (en) A vertically aligned mode liquid crystal display
JP4065651B2 (en) Liquid crystal display device and manufacturing method thereof
JP3740514B2 (en) Method for producing a fringe field switching mode liquid crystal display device
US5835177A (en) Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US5995187A (en) Liquid crystal display device in-plane-switching system with counter electrode in contact with liquid crystal
CN102346339B (en) LCD Monitor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 15