KR100469875B1 - 실시간데이터관측방법및장치 - Google Patents

Abstract

스캔 셀 디자인은 셀의 데이터 입력(DI)이 셀의 스캔 메모리(M1)를 바이패스하는 접속에 의해 셀의 스캔 출력(SO)에 직접 접속되는 바이패스 모드를 포함한다.

Description

실시간 데이터 관측 방법 및 장치{REAL TIME DATA OBSERVATION METHOD AND APPARATUS}

본 발명은 집적 회로(IC) 동작의 테스트 및 평가에 관한 것으로서, 특히 집적 회로의 선택된 노드들의 실시간 관측에 관한 것이다.

도 1은 보편적으로 풀 스캔 디자인(full scan design)이라고 호칭되는 것을 도시한다. 이와 같은 종래의 스캔 디자인 형식에서, IC의 모든 기능적인 메모리들(플립플롭/래치)은 조합 로직(combinational logic)으로부터 분리되고 각 메모리(M1) 앞에 멀티플렉서를 포함함으로써 스캔가능하게 된다. 기능적 메모리들이 테스트를 위해 공유되므로, 이러한 스캔 디자인 형식에는 매우 낮은 테스트 회로 경비가 소모된다. 기능적 동작 동안에, 회로를 완성시키기 위해 멀티플렉서는 M1을 결합 로직에 접속시킨다. 테스트 동작 동안에 멀티플렉서는 M1이 결합 로직으로부터의 데이터, M1들 사이의 시프트 데이터, 및 결합 로직으로의 출력 데이터를 캡쳐할 수 있게 한다. 멀티플렉서가 시프트(스캔) 동작 동안에 M1과 결합 로직 사이의 정상 접속을 단절시키기 때문에 테스트 동안에 회로가 기능하지 않는다. 결합 로직의 테스팅은 이러한 캡쳐, 시프트, 및 출력 단계들에 의해 실현된다. 테스트 모드 내의 M1 및 멀티플렉서(1)를 동작시키는 제어 입력(CTL)은 보편적으로 IEEE 1149.1 테스트 억세스 포트(TAP) 같은, IC 상의 시리얼 테스트 버스 인터페이스로부터 유래한다.

예를 들어, 마이크로프로세서, 마이크로컨트롤러, 및 디지털 신호 프로세서들에서, 도 1의 풀 스캔 디자인이 에뮬레이션 동작을 위해 사용될 수 있다. 그러한 에뮬레이션 동작들 내에서, (1) 로드 상태 데이터로의 스캔 경로를 스캐닝하는 단계, (2) 프로세서를 소정의 시간 동안 실행시키도록 인에이블링하는 단계, (3) 프로세서를 정지시키는 단계, 및 (4) 프로세서의 내부 상태들을 시험하기 위해 스캔 경로를 스캐닝하는 단계들이 보편적으로 반복된다. 그러한 에뮬레이션 동작은 프로세서에 의해 실행될 프로그램 코드를 개발할 때 특히 유용하다.

도 2는 스캔 셀들이 기본적으로 배치되거나 또는 회로의 기능적 신호 경로내로 삽입되는 상이한 종래 스캔 방법을 도시한다. 이러한 스캔 셀들과 관련된 로직은 테스트 전용이며 기능적 목적을 위해 공유되지는 않는다. 정상 동작 동안에 스캔 셀들은 멀티플렉서(2)를 통한 DI에서 DO로의 도시된 경로에 의해 기능적 회로 접속을 성립시킨다. 기능적 모드에 있는 동안에 그 M1들이 기능적으로 사용되지 않기 때문에 스캔 셀이 회로의 정상 동작을 방해하지 않고 데이터를 캡쳐하고 시프트 아웃(shift out) 할 수 있다. 테스트 모드에 있는 경우, DI와 DO 사이의 기능적 경로는 단절되고 M1의 출력은 멀티플렉서(2)를 통해서 회로의 입력에 입력된다. 테스팅은 도 1에 도시된 것과 유사하다. 멀티플렉서(2)를 동작시키기 위해 부가적인 제어 신호가 필요하다.

도 3 및 도 4는 종래의 경계 스캔 방법들을 도시한다. 경계 스캔은 IC의 I/O 패드들과 중심 회로 사이에 스캔 셀들을 배치시킨다. 기능적 모드 동안에 경계 스캔 셀들은 정상 I/O 동작을 가능하게 한다. I/C가 정상 모드에 있는 동안에 경계 스캔 셀들은 전용 테스트 로직이기 때문에 데이터를 캡쳐하고 시프트 아웃하도록 제어될 수 있다. 테스트 모드 동안에 IC의 정상 모드는 디스에이블되고 경계 스캔 셀들은 입력 패드들로부터 데이터를 캡쳐 및 시프트 아웃하고 출력 패드들로 데이터를 시프트 인 및 출력하는데 사용된다. 도 3의 입력 경계 스캔 셀들은 입력 패드들에서 캡쳐 및 시프트 아웃 동작들만을 허용한다. 즉, 출력할 수 없다. 도 4의 입력 경계 스캔 셀들은 데이터를 중심 로직으로 시프트 인하는 단계 및 출력하는 단계를 부가적으로 제공한다. 데이터를 출력하는 경계 스캔 셀들은 시프트 동작 동안에 데이터가 유지될 것을 요구한다. 그러한 경계 스캔 셀들은 M1이 M2에 새로운 데이터를 입력할 때까지 데이터를 중심/패드에 유지시키기 위해 사용되는 제 2 메모리(M2)를 요구한다.

요약하면, 스캔 경로 디자인은 집적 회로에 대한 보편적인 테스트 기술이다. 스캔 경로들은 다수의 스캔 셀들을 직렬로 접속함으로써 이루어진다. 스캔 셀들은 IC들 내의 기능 회로들을 테스트하거나 또는 IC들의 I/O에서 경계 스캔 테스팅을 수행하는데 사용된다. 테스트하기 위해, 스캔 셀들이 내부 회로 노드들에 결합되거나 또는 IC들의 I/O 패드들에 결합되어야 한다. 스캔 셀들을 억세스하기 위해, 직렬 스캔 경로 및 제어 경로들이 각 스캔 셀로 라우트(route)된다.

본 발명은 다음과 같은 사실들을 장점으로 한다. (1) 스캔 셀들은 IC를 통하여 루트된 직렬 스캔 및 제어 경로에 의해 접속된다. (2) 스캔 셀들은 내부 노드들 및/또는 IC의 I/O 패드들에 결합된다. 본 발명은 기존의 스캔 셀들이 실시간 내부 노드 또는 I/O 패드 신호 동작을 선택적으로 출력할 수 있도록 개조하기 위해 적은 양의 회로를 부가한다. 스캔 셀과 결합된 노드 또는 I/O 패드를 선택하고 시그널 오프 칩(signal off chip)을 루트시키는 능력은 현재에는 가능하지 않은 많은 형태의 테스팅을 가능하게 한다. 본 발명은 기존의 스캔 경로 라우팅(routing) 및 스캔 셀 회로를 사용하기 때문에, 방법의 총경비가 낮다.

도 5는 본 발명을 실현하기 위해 적은 양의 회로로 도 1의 스캔 셀들이 업그레이드될 수 있는 방법을 도시한다. 첨가된 회로(음영 처리된 부분)는 제2 메모리(M2) 및 멀티플렉서(2)를 포함한다. 스캔 동작에 따라 M1으로부터 M2가 로드된다. M2 내의 데이터 및 CTL로부터의 제어는 멀티플렉서(2)로의 어떤 입력이 멀티플렉서(2)로부터 출력되는가를 결정한다. 스캔 동작 동안에, CTL은 항상 멀티플렉서(2)가 M1으로부터 다음 스캔 셀의 SI(스캔) 입력에 데이터(DO)를 출력하게 한다. 스캐닝이 구현되지 않는 동안에, CTL이 릴리즈(release)(비활성)되어서 멀티플렉서(2)가 M2로부터의 데이터에 의해 멀티플렉서(2)로부터 출력될 SI 또는 DI를 선택하도록 프로그램될 수 있게 한다. DI를 출력하도록 프로그램된 경우, 결합 로직에 대한 OUT 노드가 멀티플렉서(2)로부터 출력되거나, 그렇치않으면 SI가 출력된다. OUT가 선택된 경우, 스캔 셀이 관측 모드에 있게 되고, OUT 모드 상에서 다음 스캔 셀의 SI 입력으로 신호 동작을 통과시킨다. SI가 선택되는 경우, 스캔 셀은 바이패스 모드에 있게 되며 다음 스캔 셀의 SI 입력으로 SI를 통과시킨다.

도 5의 스캔 경로에서, 제1 (맨 좌측) 스캔 셀이 관측 모드에 있도록 프로그램되고 다음 스캔 셀들이 바이패스 모드에 있도록 프로그램될 경우, 제1 스캔 셀과 결합된 OUT 신호는 스캔 경로를 통과하여 스캔 경로의 SO 출력으로 통과할 것이다. 또한, 제2 스캔 셀이 관측 모드에 있고 다음의 스캔 셀들이 바이패스 모드에 있는 경우, 제2 스캔 셀과 결합된 OUT 신호는 SO로 통과할 것이라는 것을 알 수 있다. 선택된 스캔 셀은 관측 모드에 있게 하고 다른 스캔 셀들은 바이패스 모드에 있게 하는 이러한 프로세스는 IC 내의 스캔 셀과 결합된 어떤 신호 노드의 SO에서의 실시간 관측을 가능하게 한다.

관측이 기존의 스캔 경로 배선 라우팅 상에서 발생하며 및 각 스캔 셀에 첨가된 회로 영역이 매우 작기 때문에 (M2 & 멀티플렉서(2)) 이러한 방법의 총경비는 도 1에 비해 낮다. M1이 기능적으로 사용되고 따라서 멀티플렉서(2)로의 프로그래밍 입력으로서 사용될 수 없기 때문에 도 5의 풀 스캔 디자인에 M2가 요구된다. IC 내의 스캔 셀과 결합된 각 노드의 실시간 동작을 선택하고 시험하는 능력은 이러한 소량의 총경비로써 구현된다.

본 발명은 IC 제조자가 종래의 스캔 테스팅을 위해 스캔 경로를 사용할 수 있게 하고, 이어서 스캔 셀과 관련된 각 회로 노드에서의 내부 동작을 가시화하기 위해 삽입된 실시간 관측 구조로서 스캔 경로를 재사용한다. IC가 테스터 상에서 기능적으로 테스트되는 동안에 IC의 내부 노드를 선택하고 관측하기 위해 본 발명을 사용하는 능력은 기능적 오류들을 신속히 검출하고 진단하는 IC 제조자의 능력을 향상시키는 새로운 타입의 테스팅을 제공한다. 그러한 테스트들은 IC들이 보드상에 조립된 후에 반복될 수 있다.

본 발명의 이점은 에뮬레이션에 관한 것이다. 상술된 것과 같은 전통적인 에뮬레이션에 있어서는, 상태 데이터 관측은 스캔 아웃 동작을 통한 실행의 끝에서만 가능하다. 그러나, 본 발명은 실행 도중에서도 상태 데이터 가시성을 가능하게 한다. 실행 도중에 IC 내의 선택된 노드를 보는 능력은 종래의 에뮬레이션 기술에 새로운 차원을 부가한다.

기능적 테스팅 동안에 또는 에뮬레이션 동안에 내부 노드들의 신속한 가시성을 위하여 도 5의 풀 스캔 디자인 내에서 본 발명을 사용하는 것은 특별한 스캔 동작이 정의될 것을 요구한다. 이러한 스캔 동작은 (관측/바이패스 데이터 스캔 참조) M1들 내로 스캔된 데이터가 M2들 내로 업데이트되도록 하는 것에 있어서 다른 스캔들과 다르다. 다른 스캔 동작들은 M1으로부터 M2로 데이터를 업데이트시키지 않는다.

도 5에서, M1은 세 가지 역할을 한다는 것을 알 수 있다. 먼저, IC에 대한 기능적 메모리로서의 역할을 한다. 두 번째로, 전통적인 테스트 및 에뮬레이션 동작들에 대한 스캔 메모리들로서의 역할을 한다. 세 번째로, 어딘가로부터 M2들 내로 관측/바이패스 데이터를 로드하기 위한 입력 메모리들로서의 역할을 한다. 관측/바이패스 데이터 스캔은 관측될 노드를 선택하기 위해 사용된 패턴으로써 M2들을 로딩(업데이팅) 할 수 있게 한다. M2들로 관측/바이패스 패턴을 로딩한 후에, 다른 스캔 동작이 M1 내로 IC가 실행을 시작하게될 시작 데이터 상태를 로드할 것이 요구된다. 시작 상태 패턴이 테스트 또는 에뮬레이션 동작이 시작하기 이전에 M1들 내로 스캔된 최종 패턴이기 때문에, 그 패턴은 이전에 성립된 M2들 내의 관측들/바이패스 패턴 상에 덮여서 기입되기 때문에 이 패턴은 M1으로부터 M2로 업데이트되지 않는다.

도 6은 본 발명의 다른 실시예를 실현하기 위해 도 2의 스캔 셀에 멀티플렉서(3)를 부가한 도면이다. 멀티플렉서(3)만이 요구되는 이유는, IC가 정상 기능 모드에 있는 동안에, M1이 멀티플렉서(3)를 프로그램하기 위해 사용될 수 있다는 데 있다. M2대신 M1을 대체시킨 것을 제외하고는, 첨가된 회로의 구조 및 동작은 도 5에 도시된 것과 동일하다. 도 5에 설명된 것과 동일한 이점이 도 6의 스캔 셀 배치에도 적용된다. 도 6의 스캔 셀 회로가 테스트 전용이기 때문에, 회로의 기능이 테스팅 또는 관측 기능들을 셋업하는 스캔 동안에 디스에이블되지 않는 다는 것을 주의하라.

도 6A는 도 5의 멀티플렉서(2) 또는 도 6의 멀티플렉서(3)로서의 역할을 하는 멀티플렉서를 도시한다. 스캔 동작 동안에, CTL 입력은 M1의 출력을 멀티플렉서 출력으로 가게 한다. 논-스캔 기간 동안에, CTL이 릴리즈되어서 M1 (도 6) 또는 M2 (도 5) 내의 데이터가 멀티플렉서가 SI 또는 DI 중에 하나를 출력하도록 프로그램할 수 있게 한다.

도 7 및 도 8은 본 발명이 경계 스캔 디자인 형식에 적용되는 것을 도시한다. 양 도면에서, 멀티플렉서(2 또는 3)는 관측 모드 및 바이패스 모드의 경계 스캔 셀들을 제공한다. 도 7의 입력 경계 스캔 셀은 도 6에 설명된 바와 같이 첨가된 멀티플렉서(2)를 프로그램하기 위해 테스트 메모리(M1)를 재사용한다. 도 7의 출력 경계 스캔 셀들은 첨가된 멀티플렉서(3)를 프로그램하기 위해 테스트 메모리(M2)를 재사용한다. 도 8의 입력 및 출력 경계 스캔 셀들 양자는 첨가된 멀티플렉서(3)를 프로그램하기 위해 테스트 메모리(M2)를 재사용한다. 관측 회로의 구조 및 동작은 상술된 바와 동일하다. 도 6의 스캔 셀들과 같이, 도 7 - 도 8의 경계 스캔 셀들은 테스트 전용이고, IC를 디스에이블시키지 않고 스캐닝이 실시간 패드 관측을 셋업하도록 이행될 수 있다.

설계자들/제조자들은 전통적인 IC 대 IC 상호접속 테스팅에 대해서 도 7 - 도 8의 경계 스캔 경로를 사용하고 각 IC 패드에서 신호 동작을 보기 위해 삽입된 실시간 I/O 관측 구조로서 경계 스캔 경로를 재사용할 수 있다. 이러한 능력은 시스템 설계자들에게 IC의 I/O 동작을 실시간으로 관측하는 방법을 제공하기 때문에 제조자들의 IC에 가치를 더한다. 그것은 각 IC 핀에 로직 해석기가 결합되어 있는 것과 동일하다. 본 발명은 시스템 문제의 조기 지시를 검출하기 위해 온-라인 모니터링 방법이 사용될 수 있는 필드된(fieled) 시스템에 있어서 유용하다. 또한, 본 발명은 시스템을 복구하고 유지하는 도구로서 사용될 수 있다. 또한, 본 발명은 시스템 소프트웨어 디버그, 시스템 에뮬레이션, 및 하드웨어/소프트웨어 통합(integration) 동안에 온-라인 I/O 가시도를 제공하기 위해 사용될 수 있다.

도 9A 내지 도 9F는 도 5 및 도 6의 내부 스캔 경로 디자인에 의해 제공된 관측 능력을 도시한다. 도 9A는 모든 스캔 셀들(SC)이 바이패스 모드에 있는 경우 IC 스캔 경로의 직렬 입력(SI)과 직렬 출력(SO) 사이의 데이터 경로 흐름을 도시한다. 도 9B는 다른 스캔 셀들이 바이패스 모드에 있는 동안에 관측 모드에서 셋업된 제1 스캔 셀을 도시한다. 도 9C - 도 9F는 모든 스캔 셀들과 관련된 모든 노드들이 직렬 출력에서 관측 가능하도록 될 수 있다는 것을 도시한다.

도 10A 내지 도 10E는 도 7 및 도 8의 경계 스캔 디자인 형식에 의해 제공된 관측 능력을 도시한다. 도 10A는 모든 스캔 셀(SC)들이 각자의 바이패스 모드에 있는 경우 IC 경계 스캔 경로의 직렬 입력(SI)과 직렬 출력(SO) 사이의 데이터 경로 흐름을 도시한다. 도 10B는 다른 스캔 셀들은 바이패스 모드에 있는 반면에 입력 패드 관측 모드로 셋업된 제1 스캔 셀을 도시한다. 도 10C - 도 10E는 경계 스캔 셀들과 관련된 모든 입력 및 출력 패드들이 직렬 출력에서 관측될 수 있다는 것을 도시한다.

도 11은 본 발명의 관측 특성을 사용하여 스캔 제어기가 보드 상의 일련의 IC들(1-4)을 억세스하는 방법의 단계들을 개념적으로 도시한다. 제1 단계에서, 스캔 제어기는 본 발명의 바이패스 모드에 있는 IC들의 스캔 경로를 통해서 데이터를 플러시(flush)한다. 제2 단계는 다른 IC들은 바이패스 모드에 있는 동안에 I/O 패드들 및/또는 내부 노드들의 관측에 대한 셋업 IC1을 갖는 스캔 제어기를 도시한다. 이러한 배치에서, IC1의 어떤 노드 또는 I/O 패드도 관측을 위해 선택될 수 있으며 IC들(2, 3, 및 4)을 통해서 스캔 제어기로 출력된다. 다른 단계들은 스캔 경로 내의 각각의 나머지 IC가 실시간 관측을 위해 억세스되는 방법을 간략하게 나타낸다.

도 12는 IC 내부의 스캔 경로들의 종래의 병렬 배치를 도시한다. IEEE 1149.1 경계 스캔 표준은 그러한 병렬 스캔 경로 배치의 사용을 교시한다. 도 12의 MX는 멀티플렉서를 지정한다. SI와 SO 사이의 직선 접속(straight wired connection)은 파선으로 표시된다. SI와 SO 사이의 직선 접속이 유용한 경우, 선두 IC(leading IC)로부터 SI로 입력되는 관측 신호는 단순하게 바이패스 모드 내의 스캔 셀(또는 셀들)을 통하기보다는 배선을 통하여 SO로 간다. IEEE 1149.1 구조의 발명을 사용함으로써 스캔 경로 내의 IC들을 통한 신호 흐름을 차단하기 때문에 관측 및 바이패스 모드들이 사용되는 때에 직렬 출력 버퍼(120)가 3-상태가 되지 않을 것을 요구한다.

도 13은 관측 및 바이패스 모드 동안에 IC로부터 데이터를 송신하는 대체 방법을 도시한다. 선택된 스캔 경로의 관측 및 바이패스 모드들 동안에 부가적인 테스트 출력 핀(또는 단자) TO가 데이터를 출력하기 위해 IC에 첨가된다. TO 핀은 3-상태여서 다중 IC들이 보드 레벨에서 버스된 TO 접속(bused TO connection)을 가질 수 있다. TO 핀은 스캔 제어기에 직접 배선될 수 있는데, 즉, 관측 동안의 데이터는 도 11에 도시된 바와 같이 스캔 경로의 다른 IC들을 통해서 통과될 필요가 없다는 것에 있어서 SO를 사용하는데 있어서의 향상을 제공한다. 많은 IC들을 통하여 관측 데이터를 통과시키는 것은 스캔 제어기로의 데이터 도착을 지연시킬 수 있다. TO를 사용하여, 데이터가 IC로부터 직접 스캔 제어기로 출력된다.

도 14는 본 발명의 관측 특성 및 TO 핀을 사용하여 스캔 제어기가 보드 상의 일련의 IC들(1-4)을 억세스하는 방법의 단계들을 개념적으로 도시한다. 제1 단계에서, 모든 IC의 TO들은 디스에이블된다. 제2 단계는 다른 IC들의 TO들이 디스에이블되는 동안에 TO를 사용하여 I/O 패드들 및/또는 내부 노드들의 관측을 위한 셋업 IC1을 갖는 스캔 제어기를 보여준다. 이러한 배치에서, IC1의 내부 노드 또는 I/O 패드로부터의 데이터가 관측을 위해 선택되고 스캔 제어기로 TO 상에 직접 출력되는 반면에, 도 11의 데이터는 스캔 경로의 각 트레일링 IC를 통해서 통과해야 했다. 다른 단계들은 각 스캔 경로 내의 각 나머지 IC의 TO 실시간 관측의 인에이블링을 간략하게 표시한다.

도 15는 도 5의 스캔 디자인의 대체를 도시한다. 이 대체 디자인은 요구되는 회로의 양에 있어서의 장점을 제공한다. 도 5와 같이, 도 15의 스캔 셀들은 제 2 메모리(M2) 및 멀티플렉서(2)를 포함한다. 또한, M2는 관측/바이패스 스캔 동작 동안에 M1으로부터 로드되고 M2로부터의 출력은 멀티플렉서(2)로의 어떤 입력이 멀티플렉서(2)로부터 출력되는가를 제어한다. 스캔 동작 동안에, CTL은 항상 멀티플렉서(2)가 M1으로부터 다음 스캔 셀의 SI 입력으로 데이터를 출력하게 한다. 스캐닝이 수행되지는 않았으나, CTL은 릴리즈되어서 멀티플렉서(2)가 M2로부터의 데이터에 의해 멀티플렉서(2)(도 15A의 AND게이트)로부터 출력될 SI 또는 M1 데이터 중에 하나를 선택하도록 프로그램되도록 한다. M1 데이터를 출력하도록 프로그램된 경우, 결합 로직으로의 IN 노드는 멀티플렉서(2)로부터 출력될 것이며, 그렇지 않으면 SI가 출력된다. IN이 선택되는 경우, 스캔 셀은 관측 모드에 있게 되고 IN 노드 상에서 다음 스캔 셀의 SI 입력으로 신호 동작을 통과시킨다. SI가 선택되는 경우, 스캔 셀은 바이패스 모드에 있게 되고, SI 입력을 다음 스캔 셀의 SI 입력으로 통과시킨다.

도 15의 멀티플렉서(2)는 오직 도 5의 3 입력 멀티플렉서에 비해 2 입력 멀티플렉서가 될 필요가 있다. 이것은 멀티플렉서 회로를 약 33% 정도 감소시킨다. 도 15에서 2입력 멀티플렉서가 사용될 수 있는 이유는 도 5의 결합 로직으로부터의 OUT 노드 대신에, 결합 로직으로의 IN 노드가 관측 포인트가 되도록 선택되기 때문이다. M1 출력이 이미 멀티플렉서로의 입력이기 때문에, 그리고 M1 출력이 결합 로직으로의 IN 노드이기 때문에, OUT 노드 대신에 IN 노드의 관측이 멀티플렉서 입력을 제거한다. 그렇지 않으면, 관측 방법의 동작은 상술된 바와 동일하다. 멀티플렉서 회로의 이러한 절약은 도 1과 같은 풀 스캔 디자인에 중요한데, 잠재적인 수천 또는 수만의 노드들이 M1들과 각각 결합될 것이기 때문이다. 3 입력 멀티플렉서가 2 입력 멀티플렉서 대신에 사용되는 경우, 본 발명의 관측 능력을 실현하기 위해 필요한 부가적인 회로가 각 노드에 대해서 33% 정도 증가한다. 이 33% 증가는 회로 내의 노드들의 개수에 의해, 상술된 바와 같이 수천으로 승산된다.

또한 도 15B에 도시된 것은 M2로서의 역할을 할 수 있는 메모리의 예이다. M2가 최소 출력 로드를 가졌기 때문에 그리고 성능이 디자인에 있어서 중요한 요소는 아니기 때문에, 스위치(S) 및 버스 홀더(BH)가 M2로서의 역할을 할 수 있다. 스위치는 멀티플렉서(2)로 제어를 입력하기 위해 각 관측/바이패스 스캔 동작 동안에 일시적으로 닫힌다. 각 스위치들이 오픈된 후에, 버스 홀더는 멀티플렉서(2)로의 제어를 유지한다. 다시, 풀 스캔 디자인에서, M2가 회로의 각 IN 노드에 첨가될 필요가 있을 수 있기 때문에 M2의 회로를 최소화하는 것이 중요하다. M2의 회로 및 멀티플렉서(2)는 하나의 최적화된 회로로 집적화 시킴으로써 더욱 축소된다.

본 발명의 방법은 테스팅을 위한 억세싱 데이터에 적용하는 것으로 설명되었으나, 이러한 방법은 다른 목적의 데이터를 억세스하기 위해 사용될 수 있다는 것이 명확하다.

도 16에서 IC의 2-방향(I/O) 패드 상에 배치된 경계 스캔 셀들이 도시되어 있다. IC 중심 회로는 I/O 패드, 3-상태 출력 버퍼가 인에이블되는 경우 I/O 패드를 구동시키는 데이터 출력(OUT), 및 I/O 패드로부터 입력 버퍼(163)를 통해서 데이터를 수신하는 입력(IN)에 접속된 3-상태 출력 버퍼(161)를 제어하는 인에이블 출력(ENA)을 갖는다. ENA, OUT, 및 IN 경로들 상의 경계 스캔 셀들 각각은 도 7 및 도 8의 경계 스캔 셀들에서 설명된 것과 같은 실시간 데이터 관측 및 바이패스 특성들을 포함한다. 도 16에서 입력 및 출력 버퍼들은 I/O 동작을 표시하도록 도시된다. 간략화하기 위해, 입력 및 출력 버퍼들은 상기 예시도에 도시되지는 않았으나,존재한다는 것을 이해해야 한다.

도 16에서, I/O 패드로부터의 데이터를 입력 경계 스캔 셀(바닥 셀)을 통해서 관측하기 위해 본 발명을 사용하는 것이 가능하다. 출력 경계 스캔 셀(중간 셀)을 통해서 IC 중심 출력 데이터를 관측하는 것도 가능하다. 또한, 인에이블 경계 스캔 셀(상부 셀)을 통해서 IC 코어로부터의 인에이블 출력을 관측하는 것이 가능하다. 입력 경계 스캔 셀이 I/O 패드 데이터를 관측하기 때문에, I/O 패드를 통해서 입력 및 출력 데이터 흐름 양자를 실질적으로 관측한다. 출력 경계 스캔 셀에 의해 관측 가능한 IC 출력 데이터가 입력 경계 스캔 셀로부터 관측가능한 I/O 데이터의 서브세트인 것을 실현시키면, 도 17에서와 같이 경계 스캔 셀 및 관측 회로를 최적화시키는 것이 가능하다.

도 17에서, 입력 경계 스캔 셀은 I/O 패드로부터 제거되었다. 또한, 출력 경계 스캔 셀의 멀티플렉서(1)는 I/O 패드로부터 데이터를 수신하기 위해 부가적인 입력을 가지며 인에이블 경계 스캔 셀 출력으로부터의 부가적인 제어 입력을 갖는다. 부가적인 제어 입력은 전통적인 경계 스캔 테스팅 동안에 멀티플렉서(1)를 통해서 M1내로 IC 코어로부터의 출력 데이터가 캡쳐되었는지 또는 I/O 패드로부터의 데이터가 캡쳐되었는지를 결정한다. 또한, 출력 경계 스캔 셀의 멀티플렉서(3)는 도 16에 도시된 바와 같이 IC 코어로부터의 출력 데이터 대신에 관측 데이터로서 접속된 I/O 패드로부터의 데이터를 갖는다.

도 17의 최적의 경계 스캔 셀에서, IC 인에이블 출력, 또는 I/O 패드에서 나타나는 데이터만이 본 발명을 사용하여 실시간 관측가능하다는 것을 알 수 있다. 그러나, I/O 패드에서 나타나는 데이터는 IC로부터의 입력 데이터 및 출력 데이터이기 때문에, 도 16에 도시된 비-최적 회로에 비해 도 17에서 도시된 회로 최적화로부터의 데이터 관측 결과의 손실이 없다.

비록, 본 발명이 예를 들어 설명되었으나, 이는 본 발명의 범위를 한정하는 것은 아니며, 다양한 실시예들이 실시될 수 있다.

도 1 내지 도 4는 종래의 스캔 셀 배열들의 도면.

도 5 및 도 6은 본 발명에 따른 예시적 내부 스캔 디자인들의 도면.

도 6A는 도 5 - 도 6의 멀티플렉서의 도면.

도 7 및 도 8은 본 발명에 따른 예시적 경계 스캔 디자인들의 도면.

도 9A - 도 9F는 도 5 - 도 6의 내부 스캔 디자인들에 의해 제공된 관측 능력의 도면.

도 10A - 도 10E는 도 7 - 도 8의 경계 스캔 디자인들에 의해 제공된 관측 능력의 도면.

도 11은 본 발명의 관측 능력의 보드-레벨의 예시도.

도 12는 집적 회로의 스캔 경로들의 종래 기술 배치도.

도 13 - 도 14는 본 발명에 따른 버스된 테스트 출력의 도면.

도 15는 도 5의 내부 스캔 디자인의 대체예의 도면.

도 15A는 도 15의 멀티플렉서의 도면.

도 15B는 도 15의 메모리 소자의 도면.

도 16 및 도 17은 본 발명에 따른 다른 예시적 경계 스캔 디자인의 도면.

<도면의 주요 부분에 대한 부호의 설명>

1, 2, 3 : 멀티플렉서

M1, M2 : 메모리

Claims (2)

1. 스캔 셀에 있어서:

   스캔 입력;

   관측될 타겟 회로에 접속된 데이터 입력;

   상기 스캔 입력에 결합된 제1 입력, 상기 데이터 입력에 결합된 제2 입력 및 출력을 갖는 제1 선택기;

   상기 제1 선택기의 상기 출력에 결합된 입력, 및 출력을 갖는 메모리; 및

   상기 메모리의 상기 출력에 결합된 제1 입력, 상기 스캔 입력에 결합된 제2 입력, 상기 데이터 입력에 결합된 제3 입력, 및 스캔 출력을 갖는 제2 선택기 -상기 제2 선택기는 제1 제어 신호에 응답하여, 상기 메모리의 출력을 상기 스캔 출력에 결합시키고, 제2 제어 신호에 응답하여 상기 스캔 입력 및 상기 데이터 입력 중 하나를 선택적으로 상기 스캔 출력에 결합시킴-

   를 포함하는 것을 특징으로 하는 스캔 셀.
2. 다수의 직렬-접속된 스캔 셀들을 동작시키는 방법에 있어서:

   상기 스캔 셀들 중의 하나를 관측 모드로 배치시키되, 평가될 타겟 회로에 접속되는 데이터 노드가 또한 상기 하나의 스캔 셀의 스캔 출력에 직접 접속되는 단계; 및

   상기 하나의 스캔 셀이 상기 관측 모드에 있는 동안에, 상기 스캔 셀들 중의 다른 하나를 바이패스 모드로 배치시키되, 그 스캔 출력이 스캔 입력에 직접 접속되는 단계

   를 포함하는 것을 특징으로 하는 다수의 직렬-접속 스캔 셀 동작 방법.

Images