KR100427111B1 - Energy conditioning circuit assembly - Google Patents
Energy conditioning circuit assembly Download PDFInfo
- Publication number
- KR100427111B1 KR100427111B1 KR10-2001-7013786A KR20017013786A KR100427111B1 KR 100427111 B1 KR100427111 B1 KR 100427111B1 KR 20017013786 A KR20017013786 A KR 20017013786A KR 100427111 B1 KR100427111 B1 KR 100427111B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- energy
- differential
- bands
- electrodes
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0078—Constructional details comprising spiral inductor on a substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Balance/unbalance networks
- H03H7/425—Balance-balance networks
- H03H7/427—Common-mode filters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
본 발명은 쓰루-홀(through hole) 차동 및 공통 모드 필터(130)의 리드들을 접수하기 위한 다수의 구멍(140)들을 가진 절연재료 플레이트로 이루어지는 부품 캐리어(132)이다. 다른 실시예는 다수의 구멍(24)들을 가지는 절연 재료의 디스크(16)로 구성되는 표면 실장 부품 캐리어(10)로 이루어진다. 상기 설명된 캐리어에 대한 동일 개념은 또한 전자 커넥터들내에 깊숙히 파묻힌 각각 독립적인 몇가지 다른 실시예들에 결합된다. 본 발명의 기초를 이루는 개념들의 전체적 배치 및 전기적 특징들은 또한 차동 및 공통 모드 필터들과 그런 필터들을 위해 최적화된 부품 캐리어들의 결합을 포함하는 에너지 조절 조립체로서 설명된다. 부품 캐리어들의 다양한 실시예들은 차동 및 공통 모드 필터들에게 향상된 물리적 지지 및 보호를 제공하며 실질적으로 캐리어들에 의해 제공된 증가된 실딩으로 인해 필터의 전기적 특성들이 개선된다. 캐리어 에너지 조절 조립체의 실시예들은 집적 회로의 파워 버스에 연결된 차동 및 공통 모드 필터를 위한 집적 회로 구성을 포함한다.The present invention is a component carrier 132 consisting of an insulating material plate having a plurality of holes 140 for accepting leads of through-hole differential and common mode filter 130. Another embodiment consists of a surface mount component carrier 10 consisting of a disk 16 of insulating material having a plurality of holes 24. The same concept for the carrier described above is also coupled to several independent embodiments each of which is embedded deep within the electronic connectors. The overall arrangement and electrical features of the concepts underlying the present invention are also described as an energy conditioning assembly that includes a combination of differential and common mode filters and component carriers optimized for such filters. Various embodiments of component carriers provide improved physical support and protection for differential and common mode filters and substantially improve the electrical properties of the filter due to the increased shielding provided by the carriers. Embodiments of the carrier energy regulation assembly include an integrated circuit configuration for differential and common mode filters coupled to the power bus of the integrated circuit.
Description
현재 생산되고 있는 대다수의 전자 장비 및 특히, 컴퓨터, 통신 시스템, 군사 감시 장비, 스테레오 및 가정 오락 장비, 텔레비젼 및 다른 가정용 제품들은, 새로운 빠른 속도의 기능을 실행하는 소형으로 제작된 구성 부품들과, 만들어진 재료들 또는 크기에 따라서, 전기 라인들에서 발생되는 전자기 간섭 또는 과전압에 의해서 생성되는 부유 전기 에너지에 매우 민감한 전기적 상호 접속부들을 포함하고 있다. 과전압은 그러한 미세-전자 부품들에 치명적인 손상을 주거나 파괴할 수 있고, 또는 접촉은 전자 장비를 작동하지 못하게 하여 많은 비용이 소요되는 광범위한 수리 및/또는 교체를 필요로 한다. 앞서말한 것을 기초로, 전자 회로, 단일 라인들, 라인들의 쌍 및 다중으로 비꼬아진 라인 쌍들내에서 흐르는 차분 및 동상 모드 전류들로부터 발생되는 전자기 방출을 감쇠하는 다중-기능 전자 부품 아키텍처를 제공할 필요성을 발견하게 된다. 그러한 다중-기능 전자 부품들은, 여기에서 모두 참조되고 있는, 미국 특허 번호 제 5, 909, 350 호(출원 번호 제 08/841, 940), 일부 계속 출원 번호 제 09/008, 769 호 및 미국 특허 번호 제 6, 018, 448 호(일부 계속 출원 번호 제 09/056, 379 호)에서 공통적으로 가지고 있는 당면 과제이다.The vast majority of electronic equipment currently produced, in particular computers, communications systems, military surveillance equipment, stereo and home entertainment equipment, televisions and other household products, include miniature component parts that perform new high-speed functions, Depending on the material or size made, it contains electrical interconnects that are very sensitive to stray electrical energy generated by electromagnetic interference or overvoltage generated in electrical lines. Overvoltage can damage or destroy such micro-electronic components, or contact can render electronic equipment inoperable and require extensive and expensive repairs and / or replacements. Based on the foregoing, the need to provide a multi-functional electronic component architecture that attenuates electromagnetic emissions from differential and in-phase mode currents flowing in electronic circuits, single lines, pairs of lines, and multiple twisted line pairs. You will find Such multi-functional electronic components are described in US Pat. Nos. 5, 909, 350 (Application Nos. 08/841, 940), some continuing application Nos. 09/008, 769 and US patents, all of which are incorporated herein by reference. No. 6,018,448 (some continuing application Nos. 09 / 056,379) is a problem in common.
위에서 언급된 전자 부품들은 각각의 과제들을 실행하지만, 그러한 부품들의 사용은 많은 이유때문에 제한된다. 첫째, 그러한 부품들의 수는 데이터 버스들과 같은, 응용들을 연속적으로 증가시켜서 크기를 연속적으로 확대시킨다. 더욱, 필요한 부품들의 수가 증가됨으로서, 다중-부품 패키지들의 물리적 크기가 증가된다. 두번째, 언급된 전자 부품들은, 그 특징에 의해서, 물리적 응력을 잘 조절하지 못하는 정교한 구조들이다. 전자 생산품을 제조하는 동안, 손으로의 취급 및 납땜과 관련하여 발생되는 수 많은 기구적 응력들이 부품들을 손상시킬 수 있다.The electronic components mentioned above perform their respective tasks, but the use of such components is limited for many reasons. First, the number of such components continuously increases in size by continuously increasing applications, such as data busses. Moreover, by increasing the number of required parts, the physical size of the multi-component packages is increased. Second, the electronic components mentioned are, by their features, sophisticated structures that do not well control physical stresses. During the manufacture of electronic products, numerous mechanical stresses associated with hand handling and soldering can damage components.
위에서 언급된 전자 부품들을 사용함으로서 발생하는 또 다른 단점은, 조립되는 전자 생산품상에 부품들을 손으로 취급하여 장착하는 것이 매우 지루해진다는 것이다. 이는 종종, 깨어지거나 잘못연결된 부품들때문에 생산율을 낮추고 및 비용을 증가시킨다. 상기 부품들 중 몇몇에 대한 또 다른 단점은 관통-홀 삽입을 위한 리드선을 필요로 한다는 것이다. 물리적 응력, 굽음 또는 리드선에 대한 인가 토오크는 최종 생산품의 실패를 야기할 수 있고, 또는 즉시 또는 후에 생산품에 대한 전체적 신뢰도에 영향을 미친다.Another disadvantage resulting from the use of the above mentioned electronic components is that it becomes very tedious to handle and mount the components by hand on the electronic product to be assembled. This often results in lower production rates and increased costs due to broken or misconnected parts. Another disadvantage of some of these components is the need for leads for through-hole insertion. Physical stress, bending or applied torque to the lead can cause failure of the final product, or affect the overall reliability of the product immediately or later.
종래의 기술에 의한 차동 모드 필터들, 공통 모드 필터들 및 커패시터 디커플러(decoupler)들내에서 발생되는 전기 소음의 또 다른 원인은 휠터들과 디커플러들로 구성되어 있는 커패시터내의 불완전에 의해서 야기된다. 상기 불완전의 효과는 일반적으로 기생 효과로서 언급된다. 기생 또는 비-이상형 커패시터 작용은 저항적 그리고 유도적 요소들, 비선형적 그리고 유전체적인 메모리 형태로 그 자체를 나타낸다. 네개의 공통적인 효과들은 누설 또는 평행 저항, 등가 직렬 저항(ESR),등가 직렬 인덕턴스(ESL) 및 유전체적 흡수이다. 커패시터의 등가 직렬 저항(ESR)은 커패시터 판들의 등가 저항과 직렬되어 있는 커패시터 리드선의 저항이다. 등가 직렬 저항은 커패시터가 아크 전류가 크게 흐르는 동안 전력을 방산시키도록 한다. 커패시터의 등가 직렬 인덕턴스(ESL)는 커패시터 판들의 등가 인덕턴스와 직렬되어 있는 커패시터 리스선의 인덕턴스이다. 부품 자체를 지나가는 기생의 또 다른 형태는 전기 회로내의 커패시터 요소의 부착에 기여되는 부유 커패시턴스이다. 부유 커패시터들은 두 개의 컨덕터들이 서로 근접하여 있을때 형성되어, 쇼트(shorted)되지 않거나 페러데이 차폐에 의해서 차폐된다. 부유 커패시턴스는 종종 피시(PC) 보드상의 팽행한 트레이스(trace)들사이에 또는 피시 보드의 대향 측면들 상의 트레이스들/판들 사이에서 일어난다. 부유 커패시턴스는 소음 증가 및 감소된 주파수 응답과 같은 문제들을 야기할 수 있다.Another cause of electrical noise generated in the differential mode filters, common mode filters and capacitor decouplers in the prior art is caused by incompleteness in the capacitor consisting of filter and decouplers. This incomplete effect is generally referred to as a parasitic effect. Parasitic or non-ideal capacitor behavior manifests itself in the form of resistive and inductive elements, nonlinear and dielectric memories. Four common effects are leakage or parallel resistance, equivalent series resistance (ESR), equivalent series inductance (ESL), and dielectric absorption. The equivalent series resistance (ESR) of the capacitor is the resistance of the capacitor lead in series with the equivalent resistance of the capacitor plates. Equivalent series resistors allow capacitors to dissipate power during large arc current flows. The equivalent series inductance (ESL) of the capacitor is the inductance of the capacitorless line in series with the equivalent inductance of the capacitor plates. Another form of parasitics that pass through the component itself is stray capacitance, which contributes to the attachment of the capacitor element in the electrical circuit. Floating capacitors are formed when the two conductors are in close proximity to each other and are not shorted or shielded by Faraday shielding. Floating capacitance often occurs between the bounced traces on the PC board or between the traces / plates on opposite sides of the fish board. Suspended capacitance can cause problems such as increased noise and reduced frequency response.
전기적 소음의 몇몇의 다른 원인들은 크로스토크(crosstalk) 및 접지 바운스(ground bounce)를 포함한다. 대부분의 커넥터들 및 케리어들내의 크로스토크는, 기생 커패시턴스로부터가 아니라 오히려 두 개의 인접 라인들사이의 상호 인덕턴스의 결과이며, 신호 전류가 특히 높은 주파수대로 가장적은 인덕턴스 경로를 따라가서 신호 전류 트랙에 팽행하거나 그 밑에 위치되어 있는 전도성 트랙들과 같은 인접 컨덕터들상으로 복귀하거나 결합될때 발생한다. 접지 바운드는 부품의 출력 스위칭(switching)에 기인한 내부 접지 기준 전압내에서의 변화에 의해서 야기된다. 접지 바운스는 장치 출력이 하나의 상태로부터 다른 상태로 바뀔때 논리 입력부에서의 잘못된 신호를 야기한다. 다중-기능 전자 부품들은, 특히, 위에서 언급된 공통으로 가지고 있는 미국 특허 출원들에서 개시된 차동 및 공통 모드 필터들 및 디커플러들은, 실질적으로 점차로 줄거나 감소할 수 있고, 몇몇 경우에는 커패시터 기생, 부유 커패시턴스, 두 개의 대응하는 컨덕터들사이의 상호 유도 커플링, 다양한 형태의 크로스토크 및 접지 바운스를 줄일 수 있는 확대된 접지 차폐물에 결합되거나 함께 사용될때 향상된 성능을 제공한다는 것을 알수 있었다.Some other sources of electrical noise include crosstalk and ground bounce. Crosstalk in most connectors and carriers is not a result of parasitic capacitance but rather a result of mutual inductance between two adjacent lines, and the signal current collides with the signal current track along the least inductance path, especially at high frequencies. Occurs when returning or coupling onto adjacent conductors, such as conductive tracks located on or underneath. Ground bound is caused by a change in the internal ground reference voltage due to the component's output switching. Ground bounce causes a false signal at the logic input when the device output changes from one state to another. Multi-functional electronic components, in particular the differential and common mode filters and decouplers disclosed in the commonly held US patent applications mentioned above, may substantially decrease or decrease, in some cases capacitor parasitic, floating It has been found that when combined with or used in combination with capacitance, mutual inductive coupling between two corresponding conductors, and various types of crosstalk and reduced ground bounce, it provides improved performance.
따라서, 종래의 기술의 상기 문제점들의 관점에서, 본 출원인의 발명이 제안되었다.Accordingly, in view of the above problems of the prior art, the applicant's invention has been proposed.
본 출원은, 1998년 4월 7일 출원된 미국 특허 출원 번호 제 09/056,436 호의 일부 계속 출원인, 1999년 4월 6일 출원된 동시 계류중인 미국 특허 출원 번호 제 09/266,812 호의 일부 계속 출원이다. 본 출원은 또한, 1999년 4월 28일에 출원된 미국 가출원 번호 제 60/131,386 호, 1999년 5월 24일에 출원된 미국 가출원 번호 제 60/135,542 호, 1999년 5월 28일에 출원된 미국 가출원 번호 제 60/136,451 호, 1999년 6월 15일에 출원된 미국 가출원 번호 제 60/139, 182 호, 1999년 8월 3일 출원된 미국 가출원 번호 제 60/146, 987 호, 1999년 11월 12일 출원된 미국 가출원 번호 제 60/165, 035 호, 2000년 2월 3일 출원된 미국 가출원 번호 제 60/180, 101 호 및 2000년 2월 28일 출원된 미국 가출원 번호 제 60/185, 320 호의 특권을 청구하고 있다.This application is a partial continuing application of co-pending US Patent Application No. 09 / 266,812, filed April 6, 1999, which is part of US Patent Application No. 09 / 056,436, filed April 7, 1998. This application also claims U.S. Provisional Application No. 60 / 131,386, filed Apr. 28, 1999, US Provisional Application No. 60 / 135,542, filed May 28, 1999, filed May 28, 1999 US Provisional Application No. 60 / 136,451, filed June 15, 1999 US Provisional Application No. 60/139, 182, filed August 3, 1999 US Provisional Application No. 60/146, 987, 1999 US Provisional Application No. 60/165, 035, filed November 12, US Provisional Application No. 60/180, 101, filed February 3, 2000 and US Provisional Application No. 60 / filed February 28, 2000 Claims 185, 320.
본 발명은, 여기에서 모두 참고로하고 있는, 미국 특허 번호 제 5, 909, 350 호, 미국 특허 번호 제 6, 018, 448 및 현재 계류중인 미국 특허 출원 번호 제 09/008, 769에 기술되고 청구된 것과 같은 에너지 조절 조립체, 경로, 인터섹션(intersection)들 및 층을 이룬 아키텍처(architecture)들의 사용 방법을 포함하고 있다. 일련의 바람직한 실시 예들은, 전류가 인가되지 않은 요소들이, 집적 회로에 조절 에너지를 공급하거나, 전자 장비 또는 시스템내에서 다른 활동 에너지 부하를 공급하는, 회로의 일부로서 작용하기 위하여 결합되어 대전될때 발생하는 에너지 조절에 그 방향을 맞추고 있다. 본 발명은 또한 더 큰 전자 시스템내에 위치하고 있는 활동 전자 구성 요소들의 향상된 성능을 위해서 전기적 간섭 억압 및/또는 차폐물을 제공한다.The present invention is described and claimed in US Patent Nos. 5, 909, 350, US Patent Nos. 6, 018, 448 and currently pending US Patent Application Nos. 09/008, 769, all of which are incorporated herein by reference. Energy control assemblies, pathways, intersections and layered architectures as described above. A series of preferred embodiments occur when uncharged elements are coupled and charged to act as part of a circuit that supplies regulating energy to an integrated circuit or other active energy load within an electronic device or system. It's focused on energy control. The present invention also provides electrical interference suppression and / or shielding for improved performance of active electronic components located within larger electronic systems.
도 1A는 본 발명에 의한 관통홀 부품 케리어의 일부에 결합되어 있는 관통홀 차동 및 공통 모드 필터를 도시한 분해 조립 사시도이다;1A is an exploded perspective view of a through hole differential and common mode filter coupled to a portion of a through hole component carrier in accordance with the present invention;
도 1B는 케리어 회로의 일부에 결합되어 있는 차동 및 공통 모드 필터를 도시한 분해 조립 사시도이다;1B is an exploded perspective view of a differential and common mode filter coupled to a portion of the carrier circuit;
도 2는 본 발명에 의한 단일-측면 표면을 횡단면도로 도시한 정면도이다;2 is a front view showing a single-sided surface according to the invention in cross section;
도 3은 도 2에 도시된 표면 장착 부품 케리어를 도시한 평면도이다;3 is a plan view of the surface mount component carrier shown in FIG. 2;
도 4는 본 발명에 의한 이중-측면 표면을 횡단면도로 도시한 정면도이다;4 is a front view showing a double-sided surface according to the invention in cross section;
도 5는 도 4의 표면 장착 부품 케리어를 도시한 평면도이다;5 is a plan view of the surface mount component carrier of FIG. 4;
도 6은 본 발명에 의한 단일-측면 표면 장착 부품 케리어의 또 다른 실시 예를 횡단면으로 도시한 정면도이다;6 is a cross-sectional front view of yet another embodiment of a single-side surface mount component carrier according to the present invention;
도 7은 도 6에 도시된 표면 장착 부품 케리어를 도시한 평면도이다;7 is a plan view of the surface mount component carrier shown in FIG. 6;
도 8은 본 발명에 의한 이중-측면 표면 장착 부품 케리어의 또 다른 실시 예를 횡 단면으로 도시한 정면도이다;8 is a front elevational view, in cross section, of another embodiment of a dual-side surface mount component carrier according to the present invention;
도 9는 도 8에 도시된 표면 장착 부품 케리어를 도시한 평면도이다;9 is a plan view of the surface mount component carrier shown in FIG. 8;
도 10은 본 발명에 의한 커넥터 표면 장착 차동 및 공통 모드 필터 케리어의 또 다른 실시 예를 도시한 부분 사시도이다;10 is a partial perspective view of another embodiment of a connector surface mount differential and common mode filter carrier according to the present invention;
도 11은 도 10에 도시된 커넥터 표면 장착 차동 및 공통 모드 케리어를 도시한 부분 평면도이다;FIG. 11 is a partial plan view of the connector surface mount differential and common mode carrier shown in FIG. 10; FIG.
도 12A는 본 발명에 의한 케리어 에너지 조절 회로 조립체를 도시한 평면도이고; 도 12B는 도 12A에 도시된 케리어 에너지 조절 회로 조립체를 도시한 측면도이고; 도 13A는 크리스털 부품의 크리스털 베이스 부분에 인가되는 케리어 에너지 조절 회로의 평면도이고; 도 13B는 도 13A에 도시된 크리스털 부품의 크리스털 베이스 부분에 인가되는 케리어 에너지 조절 회로의 측면도이고; 도 13C는 금속 엔클로저(enclosure)로 도 13B에 도시된 크리스털 부품 응용내에 둘러싸인 케리어 에너지 조절 회로 조립체를 도시한 정면도이고; 도 13D는 도 13C에 도시된 크리스털 부품 응용내에 둘러싸여진 케리어 에너지 조절 회로 조립체를 도시한 측면도이다.12A is a plan view of a carrier energy regulation circuit assembly in accordance with the present invention; 12B is a side view of the carrier energy regulation circuit assembly shown in FIG. 12A; 13A is a top view of a carrier energy regulation circuit applied to the crystal base portion of the crystal part; FIG. 13B is a side view of a carrier energy regulation circuit applied to the crystal base portion of the crystal component shown in FIG. 13A; FIG. 13C is a front view showing a carrier energy regulation circuit assembly surrounded by a metal enclosure within the crystal component application shown in FIG. 13B; FIG. FIG. 13D is a side view of a carrier energy regulation circuit assembly enclosed within the crystal component application shown in FIG. 13C.
도 14A는 직접 회로 패키지내의 단 하나의 층 기판 케리어상에 장착되는 차동 및 공통 모드 필터를 포함하고 있는 케리어 에너지 조절 회로 조립체를 도시한 평면도이고; 도 14B는 도 14A의 차동 및 공통 모드 필터 아래에 위치되어 있는 단 하나의 포인트 접지 영역을 도시한 평면도이다.14A is a plan view of a carrier energy conditioning circuit assembly including differential and common mode filters mounted on a single layer substrate carrier in an integrated circuit package; FIG. 14B is a plan view illustrating only one point ground region located below the differential and common mode filters of FIG. 14A. FIG.
도 15는 집적 회로 패키지내에 있는 단 하나의 층 기판 케리어상에 횡단으로 장착되어 있는 차동 및 공통 모드 필터를 포함하고 있는 케리어 에너지 조절 회로 조립체를 도시한 평면도이다;FIG. 15 is a plan view of a carrier energy regulation circuit assembly including differential and common mode filters mounted transversely on a single layer substrate carrier in an integrated circuit package; FIG.
도 16A는 케리어의 상부 표면상에 있는 버스 트레이스에 장착되어 있는 차동 및 공통 모드 필터를 구비하고 있는 두 개의 층 기판 케리어를 도시한 평면도이고; 도 16B는 도 16A의 두 개의 층 기판 케리어를 도시한 측단면도이고; 도 16C는 도 16A의 두 개의 층 기판 케리어를 도시한 측단면도이고; 도 16D는 절연 층을 포함하고 있는 도 16A의 두 개의 층 기판 케리어의 또 다른 실시 예를 도시한 정 단면도이다.FIG. 16A is a plan view of a two layer substrate carrier with differential and common mode filters mounted to a bus trace on the top surface of the carrier; FIG. 16B is a side cross-sectional view illustrating the two layer substrate carrier of FIG. 16A; 16C is a side cross-sectional view illustrating the two layer substrate carrier of FIG. 16A; FIG. 16D is a front cross-sectional view of another embodiment of the two layer substrate carrier of FIG. 16A including an insulating layer. FIG.
도 17A는 케리어의 상부 표면상에 있는 전력 버스 트레이스에 장착되어 있는 차동 및 공통 모드 필터를 구비하고 있는 세 개의 층 기판 케리어의 평면도이고; 도 17B는 도 17A의 세 개의 층 기판 케리어의 정단면도이고; 도 17C는 도 17A의 세 개의 층 기판 케리어의 측단면도이고; 도 17D는 상부 포팅(potting) 층을 포함하고 있는 도 17A의 세 개의 층 기판 케리어의 정 단면도이다.FIG. 17A is a top view of a three layer substrate carrier with differential and common mode filters mounted to a power bus trace on the top surface of the carrier; FIG. FIG. 17B is a front sectional view of the three layer substrate carrier of FIG. 17A; FIG. FIG. 17C is a side cross-sectional view of the three layer substrate carrier of FIG. 17A; FIG. FIG. 17D is a front cross-sectional view of the three layer substrate carrier of FIG. 17A including an upper potting layer. FIG.
도 18은 기판내의 층 상에 삽입된 차동 및 공통 모드 필터를 구비한 다중-층 기판 케리어의 측단면도이다.18 is a cross-sectional side view of a multi-layer substrate carrier with differential and common mode filters inserted on layers in the substrate.
도 19A는 차동 및 공통 모드 필터를 통과하는 차폐 비틀림 쌍 공급부를 도시한 평면도이고; 도 19B는 도 19A의 차동 및 공통 모드 필터를 통과하는 차폐 비틀림 쌍 공급부를 포함하고 있는 동일평면 요소들을 도시한 평면도이고; 도 19C 및 19D는 차동 잡음 제거를 도시한 차동 및 동상 모드 휠터를 통과하는 차폐 비틀림 쌍 공급부를 개략적으로 도시한 도면들이고; 도 19E 및 19F는 공통 모드 잡음 제거를 도시한 차동 및 공통 모드 필터를 통과하는 차폐 비트림 쌍 공급부를 개략적으로 도시한 도면들이다.FIG. 19A is a top view of shielded torsional pair feed through a differential and common mode filter; FIG. FIG. 19B is a plan view of coplanar elements including shielded torsional pair feeds through the differential and common mode filters of FIG. 19A; FIG. 19C and 19D are schematic illustrations of shielded torsional pair feed through a differential and in-phase mode filter showing differential noise cancellation; 19E and 19F are schematic illustrations of shielded bitrim pair supplies through differential and common mode filters illustrating common mode noise cancellation.
도 20A는 집적 회로 패키지내에서 다중-층 기판 캐리어내에 삽입된 차동 및 공통 모드 필터를 통과하는 차폐 비틀림 쌍 공급부를 포함하고 있는 케리어 에너지 조절 회로 조립체를 도시한 평면도이고; 도 20B는 도 20A의 집적 회로 패키지를 도시한 정단면도이고; 도 20C는 도 20A의 집적 회로 패키지의 접지 평면 층을 도시한 평면도이다.FIG. 20A is a top view of a carrier energy regulation circuit assembly including a shielding torsional pair supply through a differential and common mode filter inserted in a multi-layer substrate carrier in an integrated circuit package; FIG. 20B is a front sectional view of the integrated circuit package of FIG. 20A; 20C is a plan view illustrating the ground plane layer of the integrated circuit package of FIG. 20A.
도 21은 집적 회로 패키지내의 다중-층 기판 케리어 아래에 장착되는 차동 및 공통 모드 필터를 통과하는 차폐 비틀림 쌍 공급부를 포함하고 있는 케리어 에너지 조절 회로 조립체를 도시한 평면도이다.FIG. 21 is a plan view of a carrier energy conditioning circuit assembly including shielded torsional pair feed through a differential and common mode filter mounted below a multi-layer substrate carrier in an integrated circuit package.
위에서 언급된 내용에 근거하여, 기구적 응력 및 쇼크에 덜 민감하고, 더욱 쉽게 조립되어 표면에 장착될 수 있으며 그리고 자동화된 조립체내에서 사용될 수 있는 부품 케리어를 제공할 필요성이 제기되었다.Based on the above, there is a need to provide a component carrier that is less susceptible to mechanical stress and shock, can be more easily assembled and surface mounted, and can be used in an automated assembly.
따라서, 본 발명의 주된 목적은 하나 또는 그 이상이 표면 장착 부품들을 유지하기 위한 부품 케리어를 제공하는 것이다.Accordingly, a primary object of the present invention is to provide a component carrier for holding one or more surface mount components.
본 발명의 또 다른 목적은 다양한 제조 공정에서 부품들에 부과되는 기구적 스트레스들에 덜 민감한 부품 케리어를 제공하는 것이다.It is another object of the present invention to provide a component carrier which is less sensitive to mechanical stresses imposed on the components in various manufacturing processes.
또한, 본 발명의 목적은, 부품 케리어에 결합되는 표면 장착 부품들의 기능적인 특징들을 향상시키는 향상된 접지 표면을 구비하고 있는 부품 케리어를 제공하는 것이다.It is also an object of the present invention to provide a component carrier having an improved ground surface that enhances the functional features of the surface mount components coupled to the component carrier.
본 발명의 또 다른 목적은, 위에서 참조된 공통으로 가지고 있는 계류중인 미국 특허 출원들에 개시된 것과 같은 차동 및 공통 모드 필터 및 디커플러를 수용하기 위하여 특별히 개선된 부품 케리어를 제공하는 것이다.It is a further object of the present invention to provide a component carrier which has been specially improved to accommodate differential and common mode filters and decouplers as disclosed in the commonly held pending US patent applications referenced above.
본 발명의 또 다른 목적은, 위에서 참조된, 공통으로 가지고 있는 계류중인 미국 특허 출원들에 개시된 것과 같은 차동 및 공통 모드 필터들 및 디커플러들의 기능적인 특성들을 향상시키는 향상된 접지 표면을 구비한 부품 케리어를 제공하는 것이다.Another object of the present invention is a component carrier with an improved ground surface that improves the functional properties of differential and common mode filters and decouplers as disclosed in the commonly held pending US patent applications referenced above. To provide.
본 발명의 또 다른 목적은, 공통 및 차동 모드 간섭의 동시 필터링, 기생 또는 부유 커패시턴스의 억압, 두 개의 인접 컨덕터들사이에 연결되어 있는 상호 유도 커플링 및 단 하나의 조립체로부터 분리되는 회로를 결과적으로 제공하기 위하여, 위에서 언급된 공통으로 가지고 있는 계류중인 미국 특허 출원들에 개시된 차동 및 공통 모드 필터 및 디커플러들에 부품 케리어를 결합하는 에너지 조절 회로 조립체를 제공하는 것이다.It is another object of the present invention to consequently provide simultaneous filtering of common and differential mode interference, suppression of parasitic or stray capacitance, mutual inductive coupling connected between two adjacent conductors and a circuit separated from only one assembly. To provide, an energy regulation circuit assembly is provided that couples a component carrier to the differential and common mode filters and decouplers disclosed in the commonly held US patent applications mentioned above.
본 발명의 또 다른 목적은 집적 회로에 편익이되는 전력 버스 라인들에 연결된 차동 및 공통 모드 필터에 적합한 집적 회로 구조를 제공하는 것이다.It is another object of the present invention to provide an integrated circuit structure suitable for differential and common mode filters connected to power bus lines that are beneficial to integrated circuits.
본 발명의 상기 그리고 다른 목적 및 장점들은, 위에서 언급된 공통으로 가지고 있는 미국 특허들 및 계류중인 미국 특허 출원들(이후, 차동 및 공통 모드 필터 또는 층이형성된 아키텍처로 언급되는)에서 개시되어 있는 관통홀 또는 표면 장착 차동 및 공통 모드 필터 및 디커플러를 수용하는 부품 케리어의 다양한 실시 예들의 사용을 통해서 성취될 수 있다.The above and other objects and advantages of the present invention are described in the commonly disclosed U.S. patents and pending U.S. patent applications (hereinafter referred to as differential and common mode filters or layered architectures). This can be achieved through the use of various embodiments of component carriers that accommodate hole or surface mount differential and common mode filters and decouplers.
일 실시예는 관통홀 차동 및 공통 모드 필터의 리드선들을 수용하기 위한 복수 개의 구멍들을 구비하고 있는, 평면 절연체로서도 언급되는, 절연 물질로 이루어진 판으로 구성되어있다. 또 다른 실시 예는 적어도 두 개의 구멍을 구비하고 있는 절연 물질로 이루어진 디스크로 구성되어 있는 표면 장착 부품으로 구성되어 있다. 상기 디스크는 실질적으로 금속화되거나 전도성의 접지 표면에 의해서 덮여있으며, 상기 구멍들을 둘러싸고 있는 두 개 이상의 전도성 패드들 및 각각의 전도성 패드를 둘러싸고 있는 절연 밴드들을 포함하고 있다. 상기 절연 밴드들은 상기 금속화된 접지 표면으로부터 전도성 패드를 분리하여 전기적으로 절연한다. 차동 및 공통 모드 필터와 같은, 표면 장착 부품은 상기 두 개의 전도성 패드들사이에서 길이 방향으로 위치되어서 상기 케리어에 작동가능하도록 결합된다. 일단 상기 표면 장착 부품이 상기 케리어에 결합되면, 표면 장착 부품에 소형 부품들의 취급시 정상적으로 생기는 기구적 및 물리적 응력이 발생함이 없이, 손으로 또는 다른 타입의 자동 장비로, 결합은 조절될 수 있다. 또한 상기 케리어는 추가적인 장점으로서 전자기 간섭으로부터 그리고 금속화된 접지 표면의 표면적에 기한 전압 분산에 대한 향상된 차폐를 제공한다.One embodiment consists of a plate made of insulating material, also referred to as a planar insulator, having a plurality of holes for receiving the leads of the through-hole differential and common mode filter. Another embodiment consists of a surface mount component consisting of a disk of insulating material having at least two holes. The disk is substantially metallized or covered by a conductive ground surface and includes two or more conductive pads surrounding the holes and insulating bands surrounding each conductive pad. The insulating bands electrically insulate the conductive pad from the metalized ground surface. Surface-mounted components, such as differential and common mode filters, are longitudinally located between the two conductive pads and operatively coupled to the carrier. Once the surface mount component is coupled to the carrier, the engagement can be adjusted by hand or with other types of automatic equipment, without the mechanical and physical stresses normally encountered in handling small components in the surface mount component. . The carrier also provides an additional advantage as an improved shield against voltage dispersion from electromagnetic interference and based on the surface area of the metalized ground surface.
위에서 기술된 케리어에 대한 동일한 기술적 사상은 또한, 독립적으로, 전자 커넥터들내에 깊숙이 파묻히거나(embedded) 전기 모터와 함께 사용되도록 형성되는, 또 다른 다수의 실시 예에 사용된다. 본 발명에서 강조하고 있는 기술적 사상들의 전체적 윤곽 및 전기적 특징들은 또한, 차동 및 공통 모드 필터들의 결합 및 그러한 필터들에 적합하도록 최적화된 부품 케리어들을 포함하는 조절 조립체(또한 에너지 조절 회로 조립체 또는 "ECCA"로 언급되는)로서 기술된다.The same technical concept for the carrier described above is also used in a number of other embodiments, which are, independently, embedded in electronic connectors or formed for use with an electric motor. The overall contour and electrical features of the technical ideas highlighted in the present invention also include a regulation assembly (also called an energy regulation circuit assembly or "ECCA") that includes a combination of differential and common mode filters and component carriers optimized for such filters. Referred to).
본 발명의 상기 목적들 및 장점들은 도면을 참조하여 기술된 상세한 설명 및청구범위를 읽어봄으로서 더욱 더 명확해질 것이다.The above objects and advantages of the present invention will become more apparent by reading the detailed description and claims described with reference to the drawings.
도 1A는 본 발명을 가장 간단한 형태로 도시하고 있다. 부품 케리어(132)는 케리어(132)에 전기적 결합을 위한 관통홀 리드선(140)들을 구비하고 있는 차동 및 공통 모드 필터(130)와 결합되어 도시되어 있다. 차동 및 공통 모드 필터(130)는, 여기에서 모두 참조된, 공통으로 가지고 있는 미국 특허 번호 제 5, 909, 350 호(출원 번호 제 08/841,940 호); 출원 번호 제 09/008, 769 호 및 미국 특허 번호 제 6, 018, 448 호(출원 번호 제 09/056, 379)에 개시되어 있다. 간단하게, 차동 및 공통 모드 필터(130)의 구조를 기술하기로 하자. 필터(130)는, 물리적으로 분리되어있고, 복수 개의 접지 층(134) 및 유전 매체에 의해서 서로로부터 전기적으로 고립되어 있는 제 1 전극(136) 및 제 2 전극(138)으로 구성되어 있다. 상기 특별한 아키텍처는 차동 및 공통 모드 필터링 및 디커플링을 위하여 제공하는 라인-대-라인 커패시터 및 두 개의 라인-대-접지 커패시터들을 생성한다.1A illustrates the invention in its simplest form. Component carrier 132 is shown coupled with a differential and common mode filter 130 having through hole leads 140 for electrical coupling to carrier 132. Differential and common mode filters 130 include, in common, US Pat. Nos. 5, 909, 350 (Application No. 08 / 841,940); Application Nos. 09/008, 769 and US Pat. Nos. 6, 018, 448 (Application Nos. 09/056, 379). For simplicity, the structure of the differential and common mode filter 130 will now be described. The filter 130 is composed of a first electrode 136 and a second electrode 138 that are physically separated and electrically isolated from each other by a plurality of ground layers 134 and a dielectric medium. This particular architecture creates a line-to-line capacitor and two line-to-ground capacitors that provide for differential and common mode filtering and decoupling.
필터(130)는 약간은 부서지기쉬운 부품이기 때문에, 부품 케리어(132)는 필터(130)가 물리적으로 그리고 전기적으로 결합되는 물리적인 지지대를 제공한다. 상기 제 1 및 제 2 전극(136, 138)은 각각 전도성 패드(144)의 구멍(148)들내로 삽되는 하나 또는 그 이상의 전도성 리드선(140)을 구비하고 있다. 각각의 전도성 패드(144)는 절연 밴드(146)에 의해서 부품 케리어(132)의 전도성 표면(142)로부터전기적으로 절연된다. 부품 케리어(132)는 차동 및 공통 모드 필터(130)에 추가적인 물리적 강도를 제공할뿐만 아니라, 필터(130)의 전기적 특성들을 실질적으로 향상시키는, 전도성 차폐물로서 역활을 한다. 필터(130)가 케리어(132)에 적절하게 결합될때, 복수 개의 공통 전도성 전극들 및 층(134)들은 서로 전기적으로 연결된 다음 당업자에 알려진 다수의 수단들에 의해서 전도성 표면(142)에 전기적으로 연결된다. 하나의 결합의 일반적 수단은 전도성 표면(142)에 공통 전도성 층(134)들의 부분들을 연결하는 납땜 포인트(150)를 사용하는 것이다. 부품 케리어(132)의 상대적으로 큰 전도성 표면(142)에 대한 하나의 장점은 전도성 표면(142)상에 크랙(152)들이 나타나거나 형성될 경우 그 차폐 효과가 상실되지 않는다는 것이다.Since filter 130 is a slightly brittle component, component carrier 132 provides a physical support to which filter 130 is physically and electrically coupled. Each of the first and second electrodes 136 and 138 has one or more conductive lead wires 140 inserted into the holes 148 of the conductive pad 144, respectively. Each conductive pad 144 is electrically insulated from the conductive surface 142 of the component carrier 132 by an insulating band 146. Component carrier 132 not only provides additional physical strength to differential and common mode filters 130, but also acts as a conductive shield, substantially improving the electrical properties of filter 130. When filter 130 is properly coupled to carrier 132, the plurality of common conductive electrodes and layers 134 are electrically connected to each other and then electrically connected to conductive surface 142 by a number of means known to those skilled in the art. do. One general means of bonding is to use a soldering point 150 that connects portions of the common conductive layers 134 to the conductive surface 142. One advantage of the relatively large conductive surface 142 of the component carrier 132 is that no cracking effect is lost when cracks 152 appear or form on the conductive surface 142.
도 1B는 본 발명의 또 다른 실시 예를 가장 간단한 형태로 도시하고 있다. 도 1A와 비교되는 도 1B내의 차이점은 도 1B의 케리어(132')가 절연 밴드(146A)에 의해서 전도성 표면(142A)로 부터 절연되는 한 쌍의 회로 트레이스(145A)를 구비하고 있는 것이다. 당업자는 결합은 각각의 컨덕터(140A)에 결합될 수 있는 특정 수의 회로 트레이스들에 의해서 제한되지 않는다는 것을 알수 있을 것이다. 제 1 전극(136) 및 제 2 전극(138)들은 각각 회로 트레이스들(145A)중 하나 상에 있는 납땜 패드(144A)에 컨덕터(140A)를 통해서 전기적으로 연결되어서 납땜(150A)에 의해서 결합되어 있다. 공통 컨덕터 층(134)들은 컨덕터(140A)에 의해서 전도성 표면(142A)에 전기적으로 연결되어 있다. 각각의 실시 예는 공통 전도성 층(134) 및 전도성 표면(142A)사이에 있는 하나 또는 그 이상의 연결부들을 포함할 수 있다는 것을 알아야 한다. 하나의 바람직한 실시 예에서, 공통 전도성 층(134)을 전도성 표면(142A)에 전기적으로 연결하는 두 개 이상의 컨덕터(140A)가 있다는 것이다.1B shows yet another embodiment of the present invention in its simplest form. The difference in FIG. 1B compared to FIG. 1A is that the carrier 132 ′ of FIG. 1B has a pair of circuit traces 145A insulated from the conductive surface 142A by an insulating band 146A. Those skilled in the art will appreciate that the coupling is not limited by the specific number of circuit traces that can be coupled to each conductor 140A. The first electrode 136 and the second electrode 138 are each electrically connected to the solder pad 144A on one of the circuit traces 145A through the conductor 140A and coupled by soldering 150A. have. Common conductor layers 134 are electrically connected to conductive surface 142A by conductor 140A. It should be appreciated that each embodiment may include one or more connections between the common conductive layer 134 and the conductive surface 142A. In one preferred embodiment, there are two or more conductors 140A that electrically connect the common conductive layer 134 to the conductive surface 142A.
도 1A 및 도 1B에 도시된 양 실시 예는 에너지 조절 회로 조립체(이후 ECCA)를 포함하고 있는 전도성 기판(케리어132)과 결합되어 있는 층으로 이루어진 아키텍처(차동 및 공통 모드 필터(130))를 개시하고 있다. 상기 에너지 조절 회로 조립체(ECCA)는 에너지 원과 활성 부하상에 연결되어 있을때, 상기 에너지 조절 회로 조립체(ECCA)는 균형된 방식으로 부하에 전파되는 에너지를 수용하여 조절한다. 본 발명의 상기 에너지 조절 회로 조립체(ECCA), 이후 연이어서 기술될, 복수 개의 실시 예에 개시되어 있다. 상기 각각의 에너지 조절 회로 조립체(ECCA)는 상기 활성 부하와 에너지 소스사이에 전기적으로 결합될 때 에너지를 수용하여 조절한다. 상기 에너지 조절 회로 조립체(ECCA)에 의해서 제공된 조절 기능들은, 부분적으로는, 전도성 기판에 의해서 제공된 외부 전도성 경로를 구비한 층으로 이루어진 아키텍처의 동상 전도성 전극(접지 층(134))의 물리적 및 전기적 연결에 의해서, 이용된다. 상기 전도성 기판은 상기 층으로 이루어진 아키텍처의 서로 다르게 에너지가 주어진 전극들로부터 떨어져서 위치되어 있다. 홀로 또는 상기 전도성 기판과의 결합된 상기 공통 전도성 전극들은 제 1 전극 또는 층(136) 및 전도성 영역(142(또는 142A))과 제 2 전극 또는 층(138) 및 전도성 영역(142)(또는 142A)사이에서, 동시에, 에너지 경로로부터 분리된 에너지 경로에 정상적으로 전기적으로 결합되어 있다. 상기 에너지 조절 회로 조립체(ECCA)의 의도된 인가에 따라서, 상기 공통 전도성 전극들 및/또는 전도성 기판은 회로 접지 또는 리턴, 분리된 접지, 샤시 접지또는 지표 접지에 연결될 수 있다. 당업자가 이해하는것처럼, 에너지 복귀 경로는, 예를 들면 역전된 디지털 논리에 사용되는 것처럼, 제로 전압 기준 또는 양 또는 음의 방향의 상쇄 기준을 포함하는 어떤 소정의 기준일것이다. 단순성을 위해서, 상기 용어, 접지는 일반적으로 사용되지만 어떤 하나의 특정의 전기적 기준점에 한정되고자 사용하는 것은 아니다.Both embodiments shown in FIGS. 1A and 1B disclose a layered architecture (differential and common mode filter 130) coupled with a conductive substrate (carrier 132) containing an energy regulation circuit assembly (hereafter ECCA). Doing. When the energy regulation circuit assembly (ECCA) is connected on an energy source and an active load, the energy regulation circuit assembly (ECCA) receives and regulates energy propagating to the load in a balanced manner. The energy control circuit assembly (ECCA) of the present invention, which will be described subsequently, is disclosed in a plurality of embodiments. Each energy control circuit assembly (ECCA) receives and regulates energy when electrically coupled between the active load and the energy source. The regulating functions provided by the energy regulation circuit assembly (ECCA) are, in part, the physical and electrical connection of the in-phase conductive electrode (ground layer 134) of the architecture consisting of a layer with an external conductive path provided by the conductive substrate. Is used. The conductive substrate is positioned away from the differently energized electrodes of the layered architecture. The common conductive electrodes, alone or in combination with the conductive substrate, include a first electrode or layer 136 and a conductive region 142 (or 142A) and a second electrode or layer 138 and a conductive region 142 (or 142A). At the same time, they are normally electrically coupled to an energy path separate from the energy path. Depending on the intended application of the energy regulation circuit assembly (ECCA), the common conductive electrodes and / or conductive substrate may be connected to circuit ground or return, separate ground, chassis ground or ground ground. As will be appreciated by those skilled in the art, the energy return path may be any predetermined criterion including a zero voltage reference or a positive or negative offset reference, for example as used in inverted digital logic. For simplicity, the term ground is generally used but is not intended to be limited to any one particular electrical reference point.
하나 또는 그 이상의 쌍들의 층으로 이루어진 아키텍처의 차동 전극들(제 1 및 제 2 전극들(136,138)각각)이 외부 에너지 경로 또는 평면들에 전기적으로 연결될때, 즉, 전력 소스 및 부하에 그리고 전력 소스 및 부하로부터의 전기적 연결, 그리고 에너지가 경로로 인가될때, 상기 에너지 조절 회로 조립체(ECCA)는 즉각적인 에너지 조절 기능을 실행한다. 상기 조절 기능들은, 차동 모드 및 차동 모드 잡음의 필터링에 한정되는 것이 아니라, 접지로의 잡음의 우회, 회로 디커플링 및/또는 과 전압 억압 또는 최소화를 포함한다. 에너지 원 및 부하의 타입에 따라서, 상기 에너지 조절 회로 조립체(ECCA)는 주로는 에너지 조절 기능을 실행하거나 간단하게는 회로 디커플링 기능을 실행하지만, 많은 적용의 경우에, 위에서 기술한 바와 같이, 전파되는 에너지상에 대해 다중 기능을 동시에 실행할것이다.When differential electrodes (first and second electrodes 136 and 138, respectively) of an architecture composed of one or more pairs of layers are electrically connected to an external energy path or planes, ie to a power source and a load and to a power source And electrical connection from the load, and when energy is applied to the path, the energy regulation circuit assembly (ECCA) performs an immediate energy regulation function. The adjustment functions include, but are not limited to, filtering of differential mode and differential mode noise, bypassing noise to ground, circuit decoupling and / or overvoltage suppression or minimization. Depending on the type of energy source and load, the energy regulation circuit assembly (ECCA) primarily performs an energy regulation function or simply a circuit decoupling function, but for many applications, as described above, the propagation It will run multiple functions simultaneously on the energy phase.
상기 에너지 조절 회로 조립체(ECCA)는 다중 외부 에너지 경로들을 따라서 전파하는 에너지에 적합한 시스템 도관으로서 역활을 할 수 있다. 에너지는 다중 방향으로부터 균형된 방식으로 층으로 이루어진 아키텍처내에서 3 차원적으로 전파할 것이다; 전파되는 에너지의 리액턴스는 거의 팽행하다는 것을 의미한다. 상기 에너지 조절 회로 조립체(ECCA)의 단일 배열에 기인하여, 수용되어 조절된 에너지는 디펙토(defacto) 상수 에너지 원을 가진 활성 부하를 제공하고, 이는 불리한 전압 강하없이 활성 부하에 의해서 이끌려질 수 있다.The energy regulation circuit assembly (ECCA) can serve as a system conduit suitable for energy propagating along multiple external energy paths. Energy will propagate in three dimensions within a layered architecture in a balanced manner from multiple directions; The reactance of the propagating energy means that it is nearly thermal. Due to the single arrangement of the energy regulation circuit assembly (ECCA), the received and regulated energy provides an active load with a defacto constant energy source, which can be attracted by the active load without adverse voltage drop. .
상기 에너지 조절 회로 조립체(ECCA)는 또한 에너지 경로들 또는 전도성 평면들에 결합되어 있는 공통 모드 잡음의 형태로 존재할 수 있는 루프 전류 또는 원하지 않는 방출을 효과적으로 최소화한다. 상기 에너지 조절 회로 조립체(ECCA)는 상기 에너지 조절 회로 조립체(ECCA)에 부과되는 부하에 결합되어 있는 에너지에 불리하게 영향을 미칠 수 있는 공통 모드 잡음의 방사를 또한 방지한다. 상기 층으로 이루어진 아키텍처의 공통 전도성 전극들은 전도성 기판의 더 큰 전도성 영역에 전기적으로 연결되어 있기때문에, 상기 더 큰 전도성 영역은 상기 층으로 이루어진 아키텍처내에서 발견되는 공통 전도성 전극들의 팽창부가 되고, 반대로 상기 층으로 이루어진 아키텍처내에서 발견되는 공통 전도성 전극들은 상기 전도성 기판의 더 큰 전도성 영역의 연장부가 된다.The energy regulation circuit assembly (ECCA) also effectively minimizes loop currents or unwanted emissions that may be in the form of common mode noise coupled to energy paths or conductive planes. The energy control circuit assembly (ECCA) also prevents radiation of common mode noise that can adversely affect the energy coupled to the load imposed on the energy control circuit assembly (ECCA). Since the common conductive electrodes of the layered architecture are electrically connected to a larger conductive area of the conductive substrate, the larger conductive area becomes the swell of the common conductive electrodes found in the layered architecture and vice versa. Common conductive electrodes found within the layered architecture become extensions of the larger conductive region of the conductive substrate.
상기 차동 경로들이 활성 부하, 예를 들면, 실리콘 웨이퍼 또는 활성 집적 회로에 결합될때, 상기 전도성 기판 연장부는 소스 및 부하에 그리고 소스 및 부하로부터 전파하는 에너지를 가지고 있는 차동 전도성 경로들과 거의 접촉하는 위치내에 있다. 에너지 경로를 전파하는 상기 팽행 위치 기술은 부하를 향하는 소스 경로를 따라서 전파하는 에너지와 그 소스로 복귀함에 따라서 에너지에 의해서 사용되는 경로의 루프 영역사이의 분리거리 및 루프 영역을 최소화한다. 이 같은 기술은 층으로 이루어진 아키텍처 배열로부터 발생하여 회로로 복귀하는 공통 모드 잡음으로서 발전하여 방사될 수 있는 어떤 무선 주파수 에너지를 최소화하는 것을 돕는다. 또한 상기 공통 전도성 층들은 차동 전도성 전극들사이에 위치하는 물리적 분리 장벽을 제공하는데, 에너지가 제공된 상태에서, 동시에, 상기 에너지 조절 회로 조립체(ECCA)의 층으로 이루어진 아키텍처내의 내부에 담겨있는 차동 컨덕터들을 부분적으로 둘러싸고 있는 유전 매체들사이에서 기능을 하는 공통 정전기 차폐물로서 역활을 한다.When the differential paths are coupled to an active load, for example a silicon wafer or active integrated circuit, the conductive substrate extension is in close contact with the source and load and with the differential conductive paths having energy propagating from the source and load. Is in. The bulge position technique of propagating an energy path minimizes the separation and loop area between the energy propagating along the source path towards the load and the loop area of the path used by the energy as it returns to that source. This technique helps to minimize any radio frequency energy that can develop and radiate as common-mode noise that originates from the layered architecture arrangement and returns to the circuit. The common conductive layers also provide a physical separation barrier located between the differential conductive electrodes, in which energy is supplied, at the same time, the differential conductors contained within the architecture of the layer of the energy control circuit assembly (ECCA) are contained. It serves as a common electrostatic shield that functions between partially enclosed dielectric media.
층으로 이루어진 아키텍처내의 공통 전도성 전극들에 제공된 더큰 전도성 영역 또는 연장부는, 차동적으로 위상이 형성된 대향 컨덕터들을 따라서 전파하는 에너지에 불리하게 영향을 줄수 있는 차동 전극들로부터 방사하는 원하지 않은 에너지를 점차 감소시키는 에워싸는 차폐물로서 기능을 한다. 상기 에너지 조절 회로 조립체(ECCA)를 구성하는 전류가 인가된 결합은, 부하에 제공되는 내부 에너지 경로들 또는 평면들을 횡단하여 전파하는 에너지의 부분들에 효과적인 동시 조절 및/또는 분리를 제공한다.Larger conductive regions or extensions provided to common conductive electrodes in a layered architecture gradually reduce unwanted energy radiating from the differential electrodes, which can adversely affect the energy propagating along the differentially phased opposing conductors. It functions as an enclosed shield. The energized couplings that make up the energy regulation circuit assembly (ECCA) provide effective coordination and / or separation in portions of energy propagating across planes or internal energy paths provided to the load.
상기 층으로 이루어진 아키텍처내의 공통 전도성 전극들의 팽행한 배열 및 상기 전도성 기판에 의해서 제공되는 외부에 위치되어 있는 전도성 영역의 동일영역내로 들어가는 연장부는 또한 원치 않는 기생 및 방출을 최소화하거나 및/또는 억압하는 기능을 한다. 그러한 방출은, 에너지가 활성 부하로의 내부 에너지 경로들을 따라서 전파됨에 따라서 내부 차동 에너지 경로들의 부분들로부터 방사될 수 있거나 또는 부분들에 의해서 수용될 수 있다. 상기 에너지의 일부는 상기 층으로 형성된 아키텍처에 의해서 형성된 경계내에서 붙잡히는 내부 에너지 경로들로부터 방출되고, 상기 전도성 기판의 더 큰 전도성 영역은 그 소스로 복귀될 것이다. 상기 층으로 이루어진 아키텍처내의 대향하여 차동적으로 위상이 형성된 컨덕터들은, 근접하여 위치된 대향하는 에너지 경로들사이에서의 일반적으로 알려진 유도적 취소를 이용함으로서 공통 전도성 경로들에 의해서 정전기적으로 포함되지 않는 전파 에너지의 일부의 전자기 방출을 또한 억압하거나 최소화할 것이다. 상기 에너지 조절 회로 조립체(ECCA)에 의해서 조절되거나 그리고/또는 분리된 어떤 원하지 않는 에너지(신호, 잡음, 및/또는 과도전류)의 일부 또는 전부는 층으로 이루어진 아키텍처의 동상 전도성 전극들 및 전도성 기판에 의해서 제공된 더 큰 전도성 영역에 수용되어, 억압되며 그리고/또는 우회될 것이다. 상기 에너지 조절 회로 조립체(ECCA)의 위에서 언급된 기능적 기술은 이후 설명하게 될 본 발명의 모든 실시 예에 일반적으로 적용된다. 각각의 연이은 또 다른 실시 예는 상기 기술 내용을 조명하여 해석될 것이다.A tight array of common conductive electrodes in the layered architecture and extensions entering the same region of the externally located conductive region provided by the conductive substrate also function to minimize and / or suppress unwanted parasitics and emission. Do it. Such emission may be radiated from or received by portions of the internal differential energy paths as energy propagates along internal energy paths to the active load. Some of the energy is released from internal energy paths that are captured within the boundaries formed by the layered architecture, and a larger conductive region of the conductive substrate will be returned to its source. Opposite differentially phased conductors in the layered architecture are not electrostatically contained by common conductive paths by using commonly known inductive cancellation between opposing energy paths located in close proximity. Electromagnetic emissions of some of the propagation energy will also be suppressed or minimized. Some or all of any unwanted energy (signal, noise, and / or transients) controlled and / or separated by the energy control circuit assembly (ECCA) may be applied to the in-phase conductive electrodes and conductive substrates of the layered architecture. It will be received, suppressed and / or bypassed in the larger conductive area provided by it. The above-mentioned functional technique of the energy control circuit assembly (ECCA) is generally applied to all embodiments of the present invention which will be described later. Each successive further embodiment will be construed in light of the above description.
도 2에 도시된 본 발명의 또 다른 구체적 실시 예는, 여기에서 모두 참조된, 미국 특허 번호 제 5, 909, 350 호(출원 번호 08/841,940); 출원 번호 제 09/008,769; 및 미국 특허 번호 제 6, 018, 448(출원번호 제 09/056,379 호)에 공통으로 가지고 있는 것으로 개시되어 있는 차동 및 공통 모드 필터와 같은, 세라믹 평면 표면 장착 전기 부품을 유지하기 위한 표면 장착 부품 케리어(10)이다. 케리어(10)는, 두 개 이상의 구멍(18)을 가지고 있는, 세라믹과 같은, 절연체(14)로 구성되어 있는 디스크이다. 절연체(14)는, 전도성 금속화된 접지 표면(16), 상기 구멍(18)을 둘러싸고 있는 두 개 이상의 전도성 패드(24) 및 각각의 전도성 패드(24)를 둘러싸고 있는 절연 밴드(22)에 의해서 덮혀있다. 전체적으로 기술내용에서, "절연체" 또는 "절연 물질"은 또한 "평면 절연체'로서 언급될 수 있다. 절연 밴드(22)는 금속화된 접지 표면(16)으로부터 전도성 패드(24)를 분리하여 전기적으로 절연한다. 도 3에 도시된바와 같이, 케리어(10)의 평면도에서, 본 발명의 바람직한 실시 예는 부분적으로 원형인 전도성 패드(24)을 에워싸는 정사각형 절연 밴드(22)으로 형태가 원형이다. 케리어(10) 및 그 다양한 요소들은 많은 다른 형상으로 형성될 수 있고 출원인은 도면에 도시된 특별한 형상들로서 본 발명의 범위를 제한하고자 하는 것은 아니다.Another specific embodiment of the invention shown in FIG. 2 is disclosed in US Pat. Nos. 5, 909, 350 (Application No. 08 / 841,940); Application No. 09 / 008,769; And surface mount component carriers for retaining ceramic planar surface mount electrical components, such as differential and common mode filters disclosed as having in common US Pat. No. 6, 018, 448 (Application No. 09 / 056,379). (10). The carrier 10 is a disk composed of an insulator 14, such as a ceramic, having two or more holes 18. Insulator 14 is formed by a conductive metalized ground surface 16, two or more conductive pads 24 surrounding the apertures 18, and an insulating band 22 surrounding each conductive pad 24. Covered In the description as a whole, “insulator” or “insulating material” may also be referred to as “planar insulator.” The insulating band 22 is electrically isolated by separating the conductive pads 24 from the metalized ground surface 16. 3. As shown in Fig. 3, in a plan view of the carrier 10, a preferred embodiment of the present invention is circular in shape with a square insulating band 22 surrounding a partially circular conductive pad 24. Carrier 10 and its various elements may be formed in many different shapes and Applicants do not intend to limit the scope of the invention to the particular shapes shown in the drawings.
도 2를 다시한번 참조한, 바람직한 실시 예에서, 금속화된 접지 표면(16)은 케리어(10)의 상부 및 측면들의 실질적인 일부를 덮는다. 관통홀 도금부(20)는 구멍(18)의 내부 벽을 덮어서 대응하는 전도성 패드(24)에 전기적으로 연결되어 있다. 상기 관통홀 도금부(20)는 상기 컨덕터(34)들이 구멍(18)들을 통해서 위치됨에 따라서 전도성 패드(24)에 컨덕터(34)의 전기적 결합을 위하여 더 큰 표면 영역을 제공한다. 상기 금속화된 접지 표면(16), 절연 밴드(22)들 및 전도성 패드(24)들의 형상은, 컨덕터(34)들과 표면 장착 부품(12)사이의 전기적 연결을 다시 제공하는, 케리어(10)의 상부 표면에, 차동 및 공통 모드 필터(12)와 같은, 표면 장착 부품을 연결하기 위한 필요한 접촉부를 제공한다. 차동 공통 모드 필터(12)와 같이, 언급된 상기 표면 장착 부품들은, 외부 회로에 장치를 전기적으로 연결하기 위한 다수 개의 땜납 종단부 또는 이 경우 케리어(10)을 포함하는 표준이 표면 장착 패키지들에 제공되어 있다. 필터(12)는 필터(10)의 양 단부로부터 연장되어 있는 제 1 차동 전극 밴드(28) 및 제 2 차동 전극 밴드(30)를 포함하고 있다. 필터(12)의 중앙으로부터 연장되어 있는것은 하나 이상 전형적으로는 두 개 이상의 공통 접지 전도성 밴드(26)이다. 절연 외부 케이싱(32)은 서로로부터 제 1 및 제 2 차동 전극 밴드(28, 30) 및 공통 접지 전도성 밴드(26)를 절연시킨다. 방금 기술된 것과 같은 표준 표면 장착 장치의 평면도는 차분 및 동상 모드 휠터(104)와 같이 도 11에 도시되어 있다. 상기 휠터(104)는 제 1 차동 전도성 밴드(116), 제 2 차동 전도성 밴드(118) 및 두 개의 공통 접지 전도성 밴드(120)으로 구성되어 있다. 상기 절연된 외부 케이싱(122)은 서로로부터 다양한 전도성 밴드들을 분리하여 각각을 전기적으로 절연시킨다.Referring again to FIG. 2, in a preferred embodiment, the metallized ground surface 16 covers a substantial portion of the top and sides of the carrier 10. The through-hole plating 20 covers the inner wall of the hole 18 and is electrically connected to the corresponding conductive pad 24. The through hole plating 20 provides a larger surface area for the electrical coupling of the conductor 34 to the conductive pad 24 as the conductors 34 are positioned through the holes 18. The shape of the metalized ground surface 16, insulation bands 22 and conductive pads 24 provides a carrier 10, which again provides an electrical connection between the conductors 34 and the surface mount component 12. To the top surface of the N-B) provides the necessary contacts for connecting surface mount components, such as differential and common mode filters 12. Like the differential common mode filter 12, the surface mount components mentioned are standardized in surface mount packages, including a plurality of solder terminations or in this case a carrier 10 for electrically connecting the device to an external circuit. It is provided. The filter 12 includes a first differential electrode band 28 and a second differential electrode band 30 extending from both ends of the filter 10. Extending from the center of the filter 12 is one or more typically two or more common ground conductive bands 26. An insulating outer casing 32 insulates the first and second differential electrode bands 28, 30 and the common ground conductive band 26 from each other. A top view of a standard surface mount device as just described is shown in FIG. 11, such as the differential and in-phase mode filter 104. The filter 104 is composed of a first differential conductive band 116, a second differential conductive band 118, and two common ground conductive bands 120. The insulated outer casing 122 isolates the various conductive bands from each other to electrically insulate each other.
도 1A는 본 발명을 가장 간단한 형태로 도시하고 있다. 부품 케리어(132)는 케리어(132)에 전기적 결합을 위한 관통홀 리드선(140)을 구비하고 있는 차동 및 공통 모드 필터(130)와 결합되어 있는 것으로 도시되어 있다. 상기 차동 및 공통 모드 필터(130)는 여기에서 참조된 미국 특허 번호 제 5, 909, 350 호(출원 번호 08/841, 940); 출원 번호 제 09/008, 769 호; 및 미국 특허 번호 제 6, 018, 448(출원 번호 제 09/056, 379)에서 공통으로 가지고 있는 것으로서 개시되어 있다. 간단하게, 상기 차동 및 공통 모드 필터(130)의 구조를 기술하기로 한다. 필터(130)는, 복수 개의 접지 층(134)들로부터 분리되어서 전기적으로 절연되어 있고 유전 매체에 의해서 서로 분리되어 있는 제 1 전극(136) 및 제 2 전극(138)으로 구성되어 있다. 상기 특별한 아키텍처는 차동 및 공통 모드 필터링 및 디커플링을 제공하는 라인 대 라인 커패시터 및 두 개의 라인 대 접지 커패시터들을 생성한다.1A illustrates the invention in its simplest form. Component carrier 132 is shown coupled to a differential and common mode filter 130 having through hole lead 140 for electrical coupling to carrier 132. The differential and common mode filters 130 are described in US Pat. Nos. 5, 909, 350 (Application Nos. 08/841, 940); Application No. 09/008, 769; And US Patent Nos. 6, 018, 448 (Application Nos. 09/056, 379). For simplicity, the structure of the differential and common mode filter 130 will be described. The filter 130 is composed of a first electrode 136 and a second electrode 138 separated from the plurality of ground layers 134 and electrically insulated and separated from each other by a dielectric medium. This particular architecture creates a line-to-line capacitor and two line-to-ground capacitors that provide differential and common mode filtering and decoupling.
필터(130)는 어느정도 부서지기 쉬운 부품이기때문에, 부품 케리어(132)는필터(130)가 전기적으로 결합하는 물리적 지지대를 제공한다. 제 1 및 제 2 전극들(136, 138) 각각은 전도성 패드(144)의 구멍내로 삽입되는 전도선 리드선(140)을 구비하고 있다. 각각의 전도성 패드(144)는 절연 밴드(146)에 의해서 부품 케리어(132)의 전도성 표면(142)으로부터 전기적으로 절연되어 있다. 부품 케리어(132)는 차동 및 공통 모드 필터(130)에 추가적인 물리적 강도를 제공할 뿐만아니라 필터(130)의 전기적 특성들을 실질적으로 향상시키는 접지 차폐물로서 역활을 한다. 필터(130)가 케리어(132)에 적절하게 결합될때, 복수 개의 접지 층(134)들은 전기적으로 서로 결합된 다음 당업자에게 알려진 어떤 소정 수의 수단에 의해서 전도성 표면(142)에 결합된다. 전기적 결합의 하나의 일반적 수단은 전도성 표면(142)에 접지 층(134)의 일부를 연결하는 납땜(150) 포인트들의 사용을 통하는 것이다. 부품 케리어(132)의 상대적으로 큰 전도성 표면(142)의 하나의 장점은, 전도성 표면(142)에 크랙(152) 또는 전기적 개구들이 형성될 경우 그 차폐 효과가 상실되지 않는다는 것이다.Since filter 130 is somewhat brittle, component carrier 132 provides a physical support to which filter 130 is electrically coupled. Each of the first and second electrodes 136 and 138 has a conductive line lead 140 inserted into a hole of the conductive pad 144. Each conductive pad 144 is electrically insulated from the conductive surface 142 of the component carrier 132 by an insulating band 146. The component carrier 132 not only provides additional physical strength to the differential and common mode filters 130, but also serves as a ground shield that substantially improves the electrical characteristics of the filter 130. When the filter 130 is properly coupled to the carrier 132, the plurality of ground layers 134 are electrically coupled to each other and then to the conductive surface 142 by any predetermined number of means known to those skilled in the art. One common means of electrical coupling is through the use of soldering 150 points that connect a portion of the ground layer 134 to the conductive surface 142. One advantage of the relatively large conductive surface 142 of the component carrier 132 is that no cracking effect is lost when cracks 152 or electrical openings are formed in the conductive surface 142.
도 1B는 본 발명의 또 다른 형태를 가장 간단한 형태로 도시하고 있다. 도 1A에 비교되는 것과 같은 도 1B의 차이점은 도 1B의 케리어(132')가 절연 밴드(146A)에 의해서 전도성 표면(142A)로부터 절연되는 한 쌍의 회로 트레이스(145A)를 갖는다는 것이다. 제 1 전극(136) 및 제 2 전극(138) 각각은, 회로 트레이스(145A)의 하나상의 납땜 패드(144A)에 컨덕터(140A)를 통해서 전기적으로 각각 연결되어서 땜납부에 의해서 그에 결합되어 있다. 접지 층(134)은 전도성 표면(142A)에 컨덕터(140A)를 통해서 전기적으로 연결되어 있다.1B shows, in the simplest form, another form of the invention. The difference in FIG. 1B as compared to FIG. 1A is that the carrier 132 ′ of FIG. 1B has a pair of circuit traces 145A insulated from the conductive surface 142A by an insulating band 146A. Each of the first electrode 136 and the second electrode 138 is electrically connected to the solder pad 144A on one side of the circuit trace 145A through the conductor 140A, respectively, and is coupled thereto by the solder portion. Ground layer 134 is electrically connected to conductive surface 142A via conductor 140A.
도 1A 및 도 1B에 도시된 양 실시예는 에너지 조절 회로 조립체(이후 ECCA)를 포함하고 있는 전도성 기판(케리어(132)과 결합되어 있는 층으로 이루어진 아키텍처(차동 및 공통 모드 필터(130))를 개시하고 있다. 에너지 조절 회로 조립체(ECCA)가 에너지 소스와 활성 부하사이에 결합되어 있을때, 상기 에너지 조절 회로 조립체(ECCA)는 차분적으로 균형잡히는 방식으로 상기 부하에 전파하는 에너지를 동시에 수용하여 조절한다. 본 발명의 상기 에너지 조절 회로 조립체(ECCA)는 복수 개의 실시 예에 개시되어 있는데, 이는 연속적으로 기술될것이다. 상기 에너지 조절 회로 조립체(ECCA)의 각각의 실시 예는 활성 부하와 에너지 소스사이에 결합될때 에너지를 동시에 수용하여 조절한다. 상기 에너지 조절 회로 조립체(ECCA)에 의해서 제공되는 조절 기능들은, 부분적으로는, 상기 전도성 기판에 의해서 제공되는 외부 전도성 경로를 구비한 층으로 형성된 아키텍처의 동상 전도성 전극들(접지 층(134))의 전기적 연결에 의해서 용이하게 된다. 상기 전도성 기판은 상기 층으로 형성된 아키텍처의 차동적으로 에너지가 공급된 전극들로부터 이탈되어 위치되어 있다. 단독으로 또는 상기 전도성 기판과 결합하는 동상 전도성 전극들은 에너지 복귀 경로에 즉, 접지, 정상적으로 전기적으로 결합되어 있다. 상기 에너지 조절 회로 조립체(ECCA)의 의도된 적용에 따라서, 공통 전도성 전극들 및/또는 전도성 기판은 회로 접지 또는 복귀부, 절연 접지, 샤시 접지 또는 지상 접지에 연결될 수 있다. 당업자는, 에너지 복귀 경로는, 예를 들면 역전된 디지털 논리부에 사용되는 것처럼, 양의 방향 또는 음의 방향 중 하나의 방향으로 상쇄 기준을 포함하는 어떤 원하는 기준이 될 수 있다는 것을 알 수 있을 것이다. 단순성을 위하여, 상기 용어인 접지는 일반적으로 사용될 것이고 어느 하나의 특정의 전기적 기준 포인트에 제한되고자 하는 것은 아니다.Both embodiments shown in FIGS. 1A and 1B have a conductive substrate (an ECCA) containing a conductive substrate (layered architecture coupled with carrier 132 (differential and common mode filter 130)). When an energy regulation circuit assembly (ECCA) is coupled between an energy source and an active load, the energy regulation circuit assembly (ECCA) simultaneously receives and regulates energy propagating to the load in a differentially balanced manner. The energy regulation circuit assembly (ECCA) of the present invention is disclosed in a plurality of embodiments, which will be described continuously.Each embodiment of the energy regulation circuit assembly (ECCA) is provided between an active load and an energy source. When coupled to receive and regulate energy at the same time. The furnace is facilitated by the electrical connection of the in-phase conductive electrodes of the architecture (ground layer 134) formed of a layer with an external conductive path provided by the conductive substrate. The in-phase conductive electrodes, alone or in combination with the conductive substrate, are electrically coupled to the energy return path, i.e., ground, normally electrically coupled. Depending on the intended application of the ECCA), the common conductive electrodes and / or the conductive substrate can be connected to circuit ground or return, insulated ground, chassis ground or ground ground. As used in digital logic, the image may be in either a positive or negative direction. It will be appreciated that there may be any desired criteria, including criteria. For simplicity, the term ground is generally to be used does not want to be limited to any particular electrical reference point of the.
층으로 형성된 아키텍처의 하나 또는 그 이상의 차동 전극들(제 1 및 제 2 전극들(136 및 138 각각))이 외부 에너지 경로들 또는 평면들에 전기적으로 연결될때, 즉, 전력 소스 및 부하로의 그리고 전력 소스 및 부하로부터의 전기적 연결이 있을때, 에너지는 경로에 적용되고, 에너지 조절 회로 조립체(ECCA)는 동시에 에너지 조절 및 분리를 실행한다. 에너지 소스 및 부하의 타입에 따라서, 상기 에너지 조절 회로 조립체(ECCA)는, 비록 많은 응용예에서, 에너지를 전파하자마자 동시에 조절 및 디커플링을 실행할지라도, 단지 에너지 조절 또는 디커플링만을 실행할 것이다.When one or more differential electrodes (first and second electrodes 136 and 138, respectively) of the layered architecture are electrically connected to external energy paths or planes, ie to a power source and a load, and When there is an electrical connection from the power source and the load, energy is applied to the path, and the energy regulation circuit assembly (ECCA) simultaneously performs energy regulation and disconnection. Depending on the type of energy source and load, the energy regulation circuit assembly (ECCA) will only perform energy regulation or decoupling, although in many applications, the regulation and decoupling are performed simultaneously as soon as energy is propagated.
상기 에너지 조절 회로 조립체(ECCA)는 다중 외부 에너지 경로들을 따라서 소스 에너지를 수용할 수 있다. 또한 에너지는, 전파된 에너지의 리액턴스가 거의 같다는 것을 의미하는, 균형 방식으로 층으로 형성된 아키텍처내에서 전파될 것이다. 상기 에너지 조절 회로 조립체(ECCA)의 단일 배열에 따라서, 수용되어 조절된 에너지는 활성 부하에 의해서 이끌려질 수 있는 디펙토(defacto) 일정한 에너지 소스를 활성 부하에 제공한다.The energy regulation circuit assembly (ECCA) can receive source energy along multiple external energy paths. Energy will also propagate in a layered architecture in a balanced manner, meaning that the reactance of propagated energy is about the same. According to a single arrangement of the energy control circuit assembly (ECCA), the received and regulated energy provides the active load with a defacto constant energy source that can be attracted by the active load.
상기 에너지 조절 회로 조립체(ECCA)는 또한 상기 부하에 연결되어 있는 에너지 경로 또는 평면내에 존재할 수 있는 루프 전류를 효과적으로 최소화한다. 층으로 형성된 아키텍처의 공통 전도성 전극들이 전도성 기판의 더 큰 전도성 영역에 연결되기 때문에, 더 큰 전도성 영역은 층으로 형성된 아키텍처내에서 발견되는 공통 전도성 전극들의 연장부가 된다. 활성 부하에, 예를 들면, 집적 회로의 실리콘 웨이퍼, 연결될때, 상기 전도성 기판은, 상기 활성 부하에 접촉하여 분리 거리 또는 루프 영역을 최소화하는 방식으로 위치될 것이다. 상기 활성 부하, 상기 전도성 기판 및 상기 층으로 형성된 아키텍처의 폐쇄 위치 관계는 유전체 매체에 의해서 분리되는 차동적으로 에너지가 공급되는 전극들의 전류 루프 경로를 최소화한다. 공통 전도성 전극들에 제공된 더 큰 전도성 영역 또는 연장부는 정전기 에너지를 감소시키는 에워쌈 차폐물로서 기능을 한다. 상기 에너지 조절 회로 조립체(ECCA)를 구성하는 결합은 외부 에너지 경로 또는 평면들의 일부를 횡단하여 전파하는 에너지상에 효과적인 동시 조절 및/또는 분리를 제공한다.The energy regulation circuit assembly (ECCA) also effectively minimizes loop currents that may be present in the plane or in the energy path connected to the load. Since the common conductive electrodes of the layered architecture are connected to a larger conductive area of the conductive substrate, the larger conductive area becomes an extension of the common conductive electrodes found in the layered architecture. When connected to an active load, for example a silicon wafer in an integrated circuit, the conductive substrate will be positioned in such a way as to contact the active load to minimize separation distance or loop area. The closed position relationship of the active load, the conductive substrate and the architecture formed of the layer minimizes the current loop path of the differentially energized electrodes separated by the dielectric medium. The larger conductive region or extension provided on the common conductive electrodes functions as an enclosed shield that reduces electrostatic energy. The couplings that make up the energy control circuit assembly (ECCA) provide effective coordination and / or separation on the energy propagating across a portion of the external energy path or planes.
상기 층으로 형성된 아키텍처와 상기 전도성 기판에 의해서 제공된 외부에 위치된 전도성 영역내에 있는 동상 전도성 전극들의 팽행한 배열은 원하지 않는 기생 및 전자기 방출을 취소하고 그리고/또는 억압하는 기능을 한다. 그러한 방출은 에너지가 활성 부하를 향하여 외부 에너지 경로를 따라서 전파함에 따라서 외부 차분 에너지 경로들의 일부로부터 또는 일부에 의해서 방출될 수 있다. 층으로 형성된 아키텍처 및 전도성 기판의 더 큰 전도성 영역에 의해서 형성된 경계내에서 붙잡히는 외부 에너지 경로들로부터 방출되는 에너지의 일부는 그 소스로 복귀될 것이다. 상기 에너지 조절 회로 조립체(ECCA)에 의해서 조절되거나 그리고/또는 분리된 어떤 원하지 않는 에너지(신호들, 잡음 및/또는 과전류)의 일부 또는 전부는, 층으로 형성된 아키텍처 및 전도성 기판에 의해서 제공된 더 큰 전도성 영역의 공통 전도성 전극들로 담겨져 억압되고 그리고/또는 우회될 것이다. 상기 에너지 조절 회로 조립체(ECCA)의 위에서 설명한 기능적 기술은 이후 설명하게될 본 발명의 모든 실시 예에 일반적으로 적용한다. 각각의 연속적으로 기술될 또 다른 실시 예는 위에서 기술된 기술 사항을 바탕으로 해석될 것이다.The layered architecture and the bulging arrangement of in-phase conductive electrodes in an externally located conductive region provided by the conductive substrate serve to cancel and / or suppress unwanted parasitic and electromagnetic emissions. Such emissions can be released from or by some of the external differential energy paths as energy propagates along the external energy path towards the active load. Some of the energy emitted from the external energy paths captured within the boundary formed by the layered architecture and the larger conductive regions of the conductive substrate will be returned to its source. Some or all of any unwanted energy (signals, noise and / or overcurrent) regulated and / or separated by the energy control circuit assembly (ECCA) may be provided by a layered architecture and a larger conductivity provided by the conductive substrate. It will be immersed and / or bypassed by common conductive electrodes of the region. The functional techniques described above of the energy regulation circuit assembly (ECCA) generally apply to all embodiments of the present invention described later. Each other embodiment to be described continuously will be interpreted based on the description described above.
도 2는 상기 공통 접지 전도성 밴드(26)가 서로로부터 절연 밴드(22)의 양쪽을 분리하는 금속화된 접지 표면(16)의 일부와 접촉할 수 있도록 케리어(10)의 상부 표면상에 위치되어 있다. 이는, 제 1 차분 전극 밴드(28)가 두 개의 전도성 패드(24)들의 하나와 접촉하고 제 2 차분 전극 밴드(30)가 다른 전도성 패드(24)와 접촉할 수 있도록 두 개의 전도성 패드(24)사이에 길이방향으로 차동 및 공통 모드 필터(12)를 위치시킴으로서 성취된다. 일단 필터(12)가, 디폴트 값으로, 위치되면, 필터(12)의 절연 외부 케이싱(32)은 절연 밴드(22)의 일부와 정렬하여 필터의 다양한 전도성 전극 밴드들사이에 전기적 절연을 유지한다. 제 1 및 제 2 차분 전도성 밴드(28, 30) 및 공통 접지 밴드(26)들은 전형적인 표면 장착 장치들에서 발견되는 납땜 종단부들로 구성되어 있다. 일단 필터(12)가 케리어(10)위에 위치될때, 표준 용접 환류 방법들은 용접 종단부들을 환류시켜서 케리어(10)에 필터를 전기적으로 결합하여 물리적으로 부착하기 위하여 사용된다. 사용될 수 있는 일반적인 용접 환류 방법들은 적외선 방사(IR), 증기 위상 및 고열 공기 오븐들 또는 충분히 상승된 온도로 납땜을 노출시키기 위하여 사용될 수 있는 어떤 다른 수단을 포함한다. 일단 차동 및 공통 모드 표면 장착 필터(12)가 케리어(10)에 결합하면, 상기 두 부분들의 결합은, 필터(12)가 작고 정밀한 전자 부품들을 취급하는데 일반적으로 나타나는 기구적 그리고 물리적 응력들을 받지않고, 손으로 또는 여러 타입의 자동화장비들을 통해서, 이루어질 수 있다.2 is located on the top surface of the carrier 10 such that the common ground conductive band 26 can contact a portion of the metalized ground surface 16 that separates both sides of the insulating band 22 from each other. have. This allows two conductive pads 24 to contact the first differential electrode band 28 with one of the two conductive pads 24 and the second differential electrode band 30 to contact the other conductive pad 24. By positioning the differential and common mode filters 12 longitudinally in between. Once the filter 12, by default, is positioned, the insulating outer casing 32 of the filter 12 aligns with a portion of the insulating band 22 to maintain electrical insulation between the various conductive electrode bands of the filter. . The first and second differential conductive bands 28, 30 and common ground bands 26 are composed of solder terminations found in typical surface mount devices. Once the filter 12 is positioned over the carrier 10, standard weld reflux methods are used to electrically couple the filter to the carrier 10 by refluxing the weld ends to physically attach the filter to the carrier 10. Common welding reflux methods that can be used include infrared radiation (IR), vapor phase and hot air ovens or any other means that can be used to expose the solder to sufficiently elevated temperatures. Once the differential and common mode surface mount filter 12 is coupled to the carrier 10, the combination of the two parts is free from the mechanical and physical stresses that filter 12 typically exhibits in handling small and precise electronic components. , By hand or through various types of automation equipment.
일단 케리어(10)에 결합되면, 필터(12)는 와이어 리드선 또는 신축성 와이어의 소정 길이로 구성될 수 있는 컨덕터(34)를 통해서 외부 회로에 전기적으로 연결된다. 일단 구멍(18)을 통해서 배치되면, 컨덕터(34)들은 전도성 패드(24)들에 그리고 구멍(18)내에 납땜된다. 관통홀 도금부(20)는 전도성 패드(24) 및 컨덕터(34)에 적용되는 납땜이 구멍(18)을 통해서 흐를 수 있게 하여 관통홀 도금부에 부착하도록 한다.Once coupled to the carrier 10, the filter 12 is electrically connected to an external circuit through a conductor 34, which may be constructed of a wire lead or a predetermined length of flexible wire. Once placed through the hole 18, the conductors 34 are soldered to the conductive pads 24 and into the hole 18. The through hole plating part 20 allows solder to be applied to the conductive pad 24 and the conductor 34 to flow through the hole 18 to attach to the through hole plating part.
부품 케리어(10)는, 필터(12)가 영향을 받는 쇼크, 진동 및 다양한 열 조건과 같은 기구적 및 물리적 응력을 감소하고, 필터(12)에 완전한 접지 차폐물을 제공한다. 케리어(10)는 더 큰 표면 영역을 가지고 있어서, 필터(12) 및 표면 영역의 실질적 부분은 금속화된 접지 표면(18)에 의해서 덮여지기 때문에, 케리어(10)는 전자기 간섭 및 과 전압을 흡수하여 방산시키는 접지 차폐물로서 역활을 한다. 이와 같이 추가된 장점들은 필터(12)의 전체적인 기능적 성능 및 특징들을 향상시킨다.The component carrier 10 reduces mechanical and physical stresses such as shock, vibration and various thermal conditions in which the filter 12 is affected and provides a complete ground shield for the filter 12. The carrier 10 has a larger surface area, so that the filter 10 and the substantial portion of the surface area are covered by the metallized ground surface 18 so that the carrier 10 absorbs electromagnetic interference and overvoltages. It serves as a ground shield to dissipate. These added advantages enhance the overall functional performance and features of the filter 12.
도 4 및 도 5는, 이중-측면 케리어(40)인, 본 발명의 또 다른 실시 예를 도시하고 있다. 도 2에 도시된 바와 같이, 케리어(40)이 이중-측면이라는 사실을 제외하고는, 상부 표면에 실질적으로 동일한 바닥 표면과 같이, 케리어(40)은 케리어(10)와 동일하다. 이 같은 형상은 2 개의 차동 및 공통 모드 표면 장착 필터(12a, 12b)가 케리어(40)의 상부 및 하부 표면에 장착될 수 있도록 한다. 도 4에 도시된 바와 같이, 금속화된 접지 표면(16)은 더 큰 전체적 표면적을 제공하는케리어(40)의 상부 측면들 및 바닥의 실질적 부분을 덮는다. 금속화된 접지 표면(16)의 증가된 표면적은 전자기 간섭을 흡수하여 방출하는 케리어(40)내의 더 큰 차폐 특성들을 부과한다. 더욱, 케리어(40)의 상부 및 바닥은, 구멍(18)의 내부 벽을 덮고 있는 관통홀 도금부(20)에 의해서 서로 전기적으로 연결되어 있는 대응되는 전도성 패드(24)를 포함하고 있다.4 and 5 show another embodiment of the invention, which is a double-sided carrier 40. As shown in FIG. 2, the carrier 40 is identical to the carrier 10, like the bottom surface substantially the same as the top surface, except for the fact that the carrier 40 is double-sided. This shape allows two differential and common mode surface mount filters 12a, 12b to be mounted to the top and bottom surfaces of the carrier 40. As shown in FIG. 4, the metalized ground surface 16 covers the substantial portions of the top sides and the bottom of the carrier 40 providing a greater overall surface area. The increased surface area of the metalized ground surface 16 imposes greater shielding properties in the carrier 40 that absorb and emit electromagnetic interference. Further, the top and bottom of the carrier 40 include corresponding conductive pads 24 that are electrically connected to each other by through hole plating 20 covering the inner wall of the hole 18.
이중-측면 케리어(40)는 또한, 동시에 동일한 케리어 기판상에서 서로 다른 표면 장착 구성요소들의 통해서 전자기 간섭(EMI) 및 서지(SURGE) 보호 필요 조건들을 만족시키기 위하여 필요한 신축성을 허여한다는 점에서, 장점을 가지고 있다. 예로서, 이미 위에서 기술한, 차동 및 공통 모드 필터는, 엠오브이(MOV) 장치가 하나의 컴펙트하고, 튼튼한 패키지로 전자기 간섭 및 서지 보호를 제공하기 위하여 상기 휠터 및 엠오브이 장치를 효율적으로 팽행하게 위치시키는 케리어(40)의 바닥상에 장착될 수 있는 동안에, 케리어(40)의 상부에 결합될 수 있다. 케리어(40)는 다양한 전자 표면 장착 부품들을 유지하기 위한 단단한 베이스를 제공하기때문에, 높은 생산성 및 낮은 제조 단가를 갖는 제조 공정 동안에, 부품 자체들은 적은 물리적 응력을 받는다.The double-sided carrier 40 also benefits from the fact that it simultaneously provides the flexibility needed to meet electromagnetic interference (EMI) and surge (SURGE) protection requirements through different surface mount components on the same carrier substrate. Have. By way of example, the differential and common mode filters, already described above, allow the MOV device to efficiently span the filter and the MV device to provide electromagnetic interference and surge protection in one compact, rugged package. While it can be mounted on the bottom of the positioning carrier 40, it can be coupled to the top of the carrier 40. Because the carrier 40 provides a rigid base for holding various electronic surface mount components, the components themselves are subject to less physical stress during the manufacturing process with high productivity and low manufacturing costs.
도 5는 금속화된 접지 표면(16), 전도성 패드(24) 및 절연 밴드(22)의 수정된 형상을 도시하고 있다. 또 다른 본 실시 예에서, 절연 밴드(22)는 케리어(40) 표면적이 실질적으로 금속화된 접지 표면에 대응함으로서 절연체에 의해서 실질적으로 덮일수 있도록 실질적으로 증가된다. 이 같은 형상은, 감소된 차폐 특성들이 필요할때 또는 케리어(40)와 표면 장착 부품들 사이의 특별한 상호작용이 정확하게제어될 필요성이 있는 경우에, 사용될 수 있다. 하나의 실시 예는, 기생 커패시턴스 값들이 특정 값이하로 유지되어야 하는 경우이다. 도 5에 도시된, 절연 밴드(22)의 특별한 형상들은 필요하지 않다. 필요한 모든것은, 이중-측면 케리어(40)의 전기적 특성들이 차례로 변화하는 금속화된 접지 표면(16)에 의해서 덮혀있는 표면적이 변화한다는 것이다. 도 3에 도시된 표면 패턴은 도 4에 도시된 이중-측면 케리어(40)와 함께 사용될 수 있거나, 도 5에 도시된 표면 패턴은 도 2에 도시된 케리어(10)와 함께 쉽게 사용될 수 있다는 것을 알아야 한다. 이중 측면 케리어(40)의 전기적 특성들을 제어하기 위하여, 하나의 표면은 도 5에 도시된 것처럼 형성되고, 반면에, 다른 표면은, 상부 또는 바닥, 도 3에 도시된 것처럼 형성될 수 있다. 케리어(40)에 결합되어 있는 표면 장착 부품들의 타입에 따라서 이중-측면 케리어(40)의 상부 및 하부 표면 패턴들을 바꾸는것은 필요에 따라서 적합한 전기적 특성들을 얻을 수 있게 한다.5 shows a modified shape of the metalized ground surface 16, conductive pad 24, and insulation band 22. In yet another embodiment, the insulation band 22 is substantially increased such that the carrier 40 surface area can be substantially covered by the insulator by corresponding to the substantially metalized ground surface. Such a shape can be used when reduced shielding properties are needed or when a special interaction between the carrier 40 and the surface mount components needs to be controlled accurately. One embodiment is where parasitic capacitance values should be kept below a certain value. No special shapes of insulation band 22, shown in FIG. 5, are necessary. All that is needed is that the surface area covered by the metallized ground surface 16, which in turn changes the electrical properties of the double-sided carrier 40, changes. 3 can be used with the double-sided carrier 40 shown in FIG. 4, or the surface pattern shown in FIG. 5 can easily be used with the carrier 10 shown in FIG. 2. You should know In order to control the electrical properties of the double side carrier 40, one surface is formed as shown in FIG. 5, while the other surface can be formed as shown in FIG. 3, top or bottom. Changing the upper and lower surface patterns of the double-side carrier 40 depending on the type of surface mount components coupled to the carrier 40 allows to obtain suitable electrical properties as needed.
도 6 내지 도 9는 도 2 내지 도 5에 도시된 하나 또는 이중 측면 케리어들의 또 다른 실시 예를 도시하고 있다. 도 6을 참조하면, 단일-측면 케리어(50)는, 케리어(50)가 금속화된 접지 표면(16)에 전기적으로 연결되어 있는 절연체(14)내에 삽입되는 전도성 코어(38)를 포함하고 있는 것을 제외하고는, 도 2의 케리어(10)에 유사하다. 도 6 및 도 7에 도시된 바와 같이, 전도성 코어(38)는 케리어(50)의 측면들을 따라서 금속화된 접지 표면(16)과 접하여 접촉한다. 비어(VIA)(36)는 절연체(14)를 통과하여 전도성 코어(38)에 접촉하는 케리어(50)의 표면내에 형성된 작은 구멍이다. 비록 도시되어 있지 않지만, 비어(36)는 전도성 코어(38) 및 금속화된 접지 표면(16)을 전기적으로 연결시키는 관통홀 도금부를 포함하고 있다. 도 7은 비어(36)의 추가와 함께 도 5에 도시된것과 동일한 케리어(50)에 적합한 표면 형상을 도시하고 있다. 이미 기술한 바와 같이, 케리어(50)의 형상은 변화할 수 있다. 예를 들면, 표면 형상은 그 중앙에 위치되어 있는 비어(36)의 추가와 함께 도 3에 도시된 것과 유사하다. 절연체(14)내에 전도성 코어(38)를 삽입하고 금속화된 접지 표면(16)에 전도성 코어(38)를 전기적으로 연결하는 것에 대한 장점은, 더 큰 표면적이, 케리어(50)의 전체적 치수의 증가없이 전자기 간섭 및 과전압을 흡수하여 방출시키기 위하여 제공된다는 것이다.6 to 9 show yet another embodiment of the one or double side carriers shown in FIGS. 2 to 5. Referring to FIG. 6, the single-side carrier 50 includes a conductive core 38 inserted into an insulator 14 in which the carrier 50 is electrically connected to a metalized ground surface 16. Except that, it is similar to the carrier 10 of FIG. As shown in FIGS. 6 and 7, the conductive core 38 contacts and contacts the metalized ground surface 16 along the sides of the carrier 50. Via (VIA) 36 is a small hole formed in the surface of carrier 50 that passes through insulator 14 and contacts conductive core 38. Although not shown, the via 36 includes a through hole plating that electrically connects the conductive core 38 and the metalized ground surface 16. FIG. 7 shows a surface shape suitable for the same carrier 50 as shown in FIG. 5 with the addition of vias 36. As already described, the shape of the carrier 50 can vary. For example, the surface shape is similar to that shown in FIG. 3 with the addition of a via 36 positioned at its center. The advantage of inserting the conductive core 38 into the insulator 14 and electrically connecting the conductive core 38 to the metalized ground surface 16 is that the larger surface area of the overall dimensions of the carrier 50 It is provided to absorb and emit electromagnetic interference and overvoltage without increasing.
도 8 및 도 9는 이중-측면 케리어(60)로 본 발명의 또 다른 실시 예를 개시하고 있다. 도 6 및 도 7에 도시된 것처럼, 케리어(60)의 바닥을 따라서 전도성 코어(38)에 금속화된 접지 표면(16)을 전기적으로 결합하는 케리어(60)의 바닥을 통해서 배치되어 있는 비어(36)의 추가와 함께 도 4에 도시된 실시 예처럼 이중-측면이라는 것을 제외하고는, 케리어(60)은 케리어(50)와 동일하다. 본 실시 예는 이중-측면 케리어(60)의 상부 및 바닥에 결합되어 있는 표면 장착 차동 및 공통 모드 필터 부품(12a, 12b)에 증가된 표면적을 구비한 접지를 제공한다.8 and 9 disclose another embodiment of the present invention with a double-sided carrier 60. As shown in FIGS. 6 and 7, a via disposed through the bottom of the carrier 60 that electrically couples the metallized ground surface 16 to the conductive core 38 along the bottom of the carrier 60. Carrier 60 is identical to carrier 50, except that it is double-sided as in the embodiment shown in FIG. 4 with the addition of 36. This embodiment provides grounding with increased surface area for surface mount differential and common mode filter components 12a, 12b coupled to the top and bottom of dual-side carrier 60.
본 발명의 또 다른 실시 예인, 커넥터 케리어(100)는 도 10에 도시되어 있다. 본 실시 예에서, 상기 표면 장착 부품 케리어는 전자 커넥터내에 직접적으로 결합된다. 커넥터 케리어(100)는, 각각이 커넥터 핀(102)을 수용하는, 베이스(112)를 통해서 배치되어 있는 복수 개의 구멍(98)을 구비한 금속화된 플라스틱 베이스(112)로 구성되어 있다. 비록 도시되어 있지 않지만, 각각의 커넥터 핀(102)의 일부는 베이스(112)를 통하여 커넥터 케리어(100)의 정면부(110)의 밖으로 연장되어 있다. 케리어(100)의 전면부(110)로부터 연장되어 있는 핀(102)의 일부는 종래의 기술에 알려진것처럼 암 커넥터에 의해서 차례로 수용되는 숫 커넥터를 형성한다. 동일한 형상은 숫 핀들을 수용하는 암 커넥터상에 실행될 수 있다. 비록 단 하나의 가장자리가 도시되어 있지만, 커넥터 케리어(100)의 양 가장자리에 결합되어 있는 것은, 인쇄 회로 기판과 같은 표면으로부터 베이스(112)를 올리는 장착 베이스(114)이다. 도 10에 도시된 것과 같은 커넥터(100)의 특별한 실시 예는, 핀(102)의 팁들이 인쇄 회로 기판내의 구멍내로 삽입될 수 있는 직각 커넥터이다. 그러면 핀(102)은, 핀(102)과 인쇄 회로 기판상에 어떤 회로사이의 전기적 연결을 제공하기위하여 인쇄 회로 기판내의 각각의 구멍 또는 패드들에 납땜된다. 다양한 커넥터 핀(102)들사이에 복수 개의 차동 및 공통 모드 필터(104)의 결합을 제공하기 위하여, 두 개의 절연 밴드(106, 107)들은, 실질적으로 커넥터 케리어(100)의 전체 표면적을 덮는 금속화된 플라스틱 베이스(112)로부터 커넥터 핀(102)의 각각을 전기적으로 절연시키기 위하여 제공된다.Another embodiment of the invention, the connector carrier 100 is shown in FIG. In this embodiment, the surface mount component carrier is directly coupled in the electronic connector. The connector carrier 100 consists of a metalized plastic base 112 having a plurality of holes 98 disposed through the base 112, each receiving a connector pin 102. Although not shown, a portion of each connector pin 102 extends out of the front portion 110 of the connector carrier 100 through the base 112. A portion of the pin 102 extending from the front portion 110 of the carrier 100 forms a male connector that is in turn received by a female connector, as known in the art. The same shape can be implemented on the female connector which receives the male pins. Although only one edge is shown, coupled to both edges of the connector carrier 100 is a mounting base 114 that raises the base 112 from a surface, such as a printed circuit board. A particular embodiment of the connector 100 as shown in FIG. 10 is a right angle connector in which the tips of the pins 102 can be inserted into holes in a printed circuit board. Pin 102 is then soldered to each hole or pad in the printed circuit board to provide an electrical connection between the pin 102 and any circuitry on the printed circuit board. In order to provide coupling of the plurality of differential and common mode filters 104 between the various connector pins 102, the two insulating bands 106, 107 are formed of metal covering substantially the entire surface area of the connector carrier 100. It is provided to electrically insulate each of the connector pins 102 from the plasticized base 112.
도 11을 참조하여, 절연 밴드(106, 107), 금속화된 플래스틱 베이스(112) 및 차동 및 공통 모드 필터(104)사이의 관계를 더욱 상세히 설명하기로 하자. 비록 하나의 예가 도시되어 있지만, 양 절연 밴드(106, 107)는 구멍(98)을 둘러싸고 있는 복수 개의 전도성 패드(108)를 포함하고 있다. 전도성 패드(108)는 구멍(98)을 통해서 배치되어 있는 커넥터 핀(102)들에 전기적으로 결합되어 있다. 절연 밴드(106, 107)는 전도성 패드(108)와 금속화된 플라스틱 베이스(112)사이의 비-전도성 장벽을 제공한다. 차동 및 공통 모드 필터(104)와 같은, 표면 장착 부품들은, 필터(104)의 제 1 차동 전도성 밴드(116)는 전도성 패드(108)의 일부와 접촉하고, 제 2 전도성 밴드(118)는 대향되는 전도성 패드(108)의 일부와 접촉할 수 있도록, 절연 밴드(106, 107)사이에 위치되어 있다. 필터(104)의 절연 외부 케이싱(122)은 각각의 절연 밴드(106, 107) 및 금속화된 플라스틱 베이스(112)상에 약간 겹치는데, 이는 제 1 및 제 2 차동 전도성 밴드(116,118) 및 커넥터 케리어(100)의 금속화된 플라스틱 베이스(112)의 전기적 절연을 유지시키기 위한 것이다. 금속화된 플라스틱 베이스(112)는 절연 밴드(106, 107)사이에 위치되기 때문에, 필터(104)의 공통 접지 전도성 밴드(120)는 금속화된 플라스틱 베이스(112)와 접촉한다. 위에서 언급한 바와 같이, 필터(104)의 다양한 전도성 밴드들의 각각은 납땜 종단부들로 구성되어 있는데, 이는, 공지된 납땜 환류 방법들을 받을때, 접촉하는 어떤 금속 표면에 물리적으로 전기적으로 결합하여, 표면 장착 부품을, 즉, 필터(104), 커넥터 케리어(100)에 영구적으로 결합하는것이다. 앞의 실시 예에서, 커넥터 케리어(100)는, 상기 부품들이 부품들에 손상을 야기 할 수 있는 증가된 물리적 응력을 받아서, 생산량을 줄이고, 전체적인 생산 비용을 증가시키는 것없이, 작고, 부서지기 쉬운 표면 장착 부품들의 사용을 허여한다. 또한, 금속 플라스틱 베이스(112)는 전자기 간섭 및 과전압을 흡수하여 방출시키기 위하여 사용되는 접지 차폐물을 향상시키는 필터(104)의 접지 종단부에 연결되어 있는 큰 전도성 표면적을 제공한다.Referring to FIG. 11, the relationship between the isolation bands 106 and 107, the metalized plastic base 112, and the differential and common mode filter 104 will be described in more detail. Although one example is shown, both insulating bands 106 and 107 include a plurality of conductive pads 108 surrounding the hole 98. The conductive pad 108 is electrically coupled to the connector pins 102 disposed through the holes 98. Insulation bands 106 and 107 provide a non-conductive barrier between conductive pad 108 and metalized plastic base 112. Surface mount components, such as the differential and common mode filter 104, have a first differential conductive band 116 of the filter 104 in contact with a portion of the conductive pad 108, and the second conductive band 118 is opposite. It is positioned between the insulating bands 106 and 107 so as to be in contact with a portion of the conductive pad 108 being formed. The insulating outer casing 122 of the filter 104 slightly overlaps on each of the insulating bands 106, 107 and the metalized plastic base 112, which is the first and second differential conductive bands 116, 118 and the connector. To maintain electrical insulation of the metalized plastic base 112 of the carrier 100. Since the metalized plastic base 112 is located between the insulating bands 106 and 107, the common ground conductive band 120 of the filter 104 is in contact with the metalized plastic base 112. As mentioned above, each of the various conductive bands of the filter 104 consists of solder terminations, which, upon receiving known solder reflux methods, are physically electrically coupled to any metal surface in contact with the surface. Permanently engaging the mounting component, ie filter 104, connector carrier 100. In the previous embodiment, the connector carrier 100 is small, brittle, without increasing the yield and increasing the overall cost of production, due to the increased physical stress that the parts can cause damage to the parts. Permits the use of surface mount components. In addition, the metal plastic base 112 provides a large conductive surface area connected to the ground end of the filter 104 that enhances the ground shield used to absorb and release electromagnetic interference and overvoltage.
각각의 차동 및 공통 모드 필터 케리어 실시 예들과 관련하여 여기에서 기술한것처럼, 주된 장점은, 상기 차동 및 공통 모드 필터 및 상기 차동 및 공통 모드 필터들에 결합되어 있는 확장된 전도성 표면적에 의해서 제공되는 증가된 차폐물 및 접지 효과에 상기 필터 케리어들이 제공하는 추가적인 물리적 강도이다.As described herein with respect to the respective differential and common mode filter carrier embodiments, the main advantage is the increase provided by the expanded conductive surface area coupled to the differential and common mode filters and the differential and common mode filters. Shielding and grounding effect is an additional physical strength that the filter carriers provide.
도 12A 및 도 12B는, 차동 및 공통 모드 필터(12)를 구비한 위에서 언급된 부품 케리어들의 조합으로부터 생기는 케리어 에너지 조절 회로 조립체(400)를 도시하고 있다. 도 12A에 도시된 바와 같이, 차동 및 공통 모드 필터(12)는 전도성 접지 표면(402)와 동상 접지 전도성 전극 밴드(26)사이의 물리적 접촉을 하게 하는 전도성 접지 표면(402)위에 위치된다. 제 1 및 제 2 차분 전도성 밴드(30,28)들은 각각의 절연 패드(408)를 통해서 배치되어 있는 차동 신호 컨덕터(404, 406)를 구비한 절연 패드(408)상에 위치된다. 차분 전극 밴드(28) 및 제 1 차분 신호 컨덕터(404)들은 땜납(410)처럼 종래의 기술에서 잘 알려진 수단을 통해서 서로 물리적으로 그리고 전기적으로 결합되어 있다. 더욱, 제 2 차동 전극 밴드(30) 및 제 2 차동 신호 컨덕터(406)들은 서로 물리적으로 그리고 전기적으로 결합되고, 공통 접지 전도성 전극 밴드(26)들은 접지 영역(402)에 물리적으로 그리고 전기적으로 결합되어 있다.12A and 12B show carrier energy regulation circuit assembly 400 resulting from the combination of component carriers mentioned above with differential and common mode filters 12. As shown in FIG. 12A, a differential and common mode filter 12 is positioned over the conductive ground surface 402 that allows physical contact between the conductive ground surface 402 and the in-phase ground conductive electrode band 26. The first and second differential conductive bands 30, 28 are positioned on an insulating pad 408 with differential signal conductors 404, 406 disposed through respective insulating pads 408. The differential electrode band 28 and the first differential signal conductor 404 are physically and electrically coupled to each other via means well known in the art, such as solder 410. Further, the second differential electrode band 30 and the second differential signal conductors 406 are physically and electrically coupled to each other, and the common ground conductive electrode bands 26 are physically and electrically coupled to the ground region 402. It is.
상기 차동 및 공통 모드 필터(12)의 내부 구조는 상기 제 2 차동 신호 컨덕터(406) 및 제 2 차동 전극 밴드(30)으로부터 차동 신호 컨덕터(404) 및 제 1 차동 전극 밴드(28)를 전기적으로 절연시킨다. 상기 차동 및 공통 모드 필터(12)의 내부 구조는, 상기 제 1 및 제 2 차동 신호 컨덕터(404, 406)사이에 결합되어 있는 전기용량 요소를 생성하고, 그리고 하나는 제 1 차동 신호 컨덕터(404)와 공통 전도성접지 표면(402)사이에 결합되어 있고, 다른 하나는 상기 제 2 차동 신호 컨덕터(406)와 상기 공통 전도성 접지 표면(402)사이에 결합되어 있는, 두 개의 전기 용량 요소들을 생성한다. 라인-대-라인 및 라인-대-접지 휠터링의 상기 배열이 일어나는 동안에, 상기 제 1 및 제 2 차동 신호 컨덕터(404, 406)은 서로로부터 전기적으로 절연 상태를 유지한다. 도 12B를 참조하면, 상기 제 1 및 제 2 차동 전극 밴드(28, 30)들이, 차동 신호 컨덕터(404, 406)와 전도성 접지 표면(402)사이에 삽입되어 있는 절연 패드(408)에 의해서, 전도성 접지 표면(402)와 물리적으로 직접 접촉하는 것이 방지된다는 것을 알 수 있다.The internal structure of the differential and common mode filter 12 electrically connects the differential signal conductor 404 and the first differential electrode band 28 from the second differential signal conductor 406 and the second differential electrode band 30. Insulate. The internal structure of the differential and common mode filter 12 produces a capacitive element coupled between the first and second differential signal conductors 404, 406, and one of the first differential signal conductors 404. ) Is coupled between the second conductive signal conductor 406 and the common conductive ground surface 402, and the other creates two capacitive elements. . While the arrangement of line-to-line and line-to-ground filtering occurs, the first and second differential signal conductors 404 and 406 remain electrically isolated from each other. Referring to FIG. 12B, the insulating pad 408 is inserted between the first and second differential electrode bands 28, 30 between the differential signal conductors 404, 406 and the conductive ground surface 402. It can be seen that physical direct contact with the conductive ground surface 402 is prevented.
차동 신호 컨덕터(404, 406)사이에 라인-대-라인으로, 그리고 상기 차동 신호 컨덕터(404, 406)와 컨덕터 접지 표면(402)사이에서의 라인-대-접지로 결합되어 있는, 전기 용량 요소들을 구비한 상기 차동 및 공통 모드 필터(12)의 결합은 차동 및 공통 모드의 전기적 잡음을 실질적으로 감소하고 필터링한다. 동시에, 상기 결합은 동시에 차동 라인을 분리하는것을 실행한다. 상기 결합에 의해서 제공되는 또다른 장점은, 차동 신호 컨덕터(404, 406)사이에서 발생되는 자기장의 상호 취소를 포함한다. 더 큰 전도성 접지 표면(402)에 동상 접지 전도성 전극 밴드(26)를 연결함으로서, 상기 접지 평면의 증가된 차폐는 차동 및 공통 모드 필터(12)의 원하는 기능적 특성들을 더욱 향상시키는 차동 및 공통 모드 필터(12)에 제공된다.Capacitive elements coupled line-to-line between differential signal conductors 404 and 406 and line-to-ground between the differential signal conductors 404 and 406 and conductor ground surface 402. The combination of the differential and common mode filter 12 with the antennas substantially reduces and filters the electrical noise of the differential and common mode. At the same time, the coupling executes at the same time separating the differential lines. Another advantage provided by the combination includes mutual cancellation of the magnetic field generated between the differential signal conductors 404 and 406. By connecting the in-phase ground conductive electrode band 26 to a larger conductive ground surface 402, the increased shielding of the ground plane further increases the differential and common mode filters to further enhance the desired functional characteristics of the differential and common mode filters 12. 12 are provided.
전도성 접지 표면(402)에 전기적으로 연결되어 있는 내부의 부분적인 패러데이 차폐물을 구비한 차동 및 공통 모드 필터(12)의 결합은, 차동 및 공통 모드 필터(12)가 차동 신호 컨덕터(404, 406)사이에 부착될때 차동 신호 컨덕터(406, 408)또는 케리어 에너지 조절 회로 조립체(400)의 다른 요소들에 영향을 주지않고, 케리어 에너지 조절 회로 조립체(400)의 다른 요소로부터의 잡음 및 결합 전류가, 그 소스에 또는 전도성 접지 표면(402)에 담겨질 수 있도록 한다. 케리어 에너지 조절 회로 조립체(400)는, 기생 커페시터의 형태 및 차동 신호 컨덕터(404,406)사이의 부유 정전 용량을, 줄이며, 어느 경우에는 그것을 제거한다. 차동 및 공통 모드 필터(12)는, 접지 전도성 전극 밴드(26)에 연결되어 있는 차동 및 공통 모드 필터(12)의 내부 차동 전극들을 거의 에워싸고 있는 그 내부의 부분 페러데이 차폐물때문에 상기 이점들을 제공한다. 이 같은 이점들은 상기 부분 페러데이-차폐물들이 접지 전도성 전극 밴드(26)들에 의해서 전도성 접지 표면(402)에 전기적으로 연결될때 더욱 증가된다.The combination of differential and common mode filter 12 with an internal partial Faraday shield electrically connected to conductive ground surface 402 allows the differential and common mode filter 12 to have differential signal conductors 404 and 406. Noise and coupling current from other elements of the carrier energy regulation circuit assembly 400 without affecting the differential signal conductors 406 and 408 or other elements of the carrier energy regulation circuit assembly 400 when attached between To be contained at its source or at the conductive ground surface 402. The carrier energy conditioning circuit assembly 400 reduces, and in some cases eliminates, the form of parasitic capacitors and stray capacitance between the differential signal conductors 404 and 406. The differential and common mode filter 12 provides these advantages because of the partial Faraday shield therein that almost surrounds the internal differential electrodes of the differential and common mode filter 12 connected to the ground conductive electrode band 26. . These advantages are further increased when the partial Faraday-shields are electrically connected to the conductive ground surface 402 by ground conductive electrode bands 26.
도 13A 내지 도 13D는 크리스탈과 함께 사용되는 케리어 에너지 조절 회로 조립체(400)의 한 적용예이다. 도 13B를 참조하면, 차동 및 공통 모드 필터(12)는 제 1 및 제 2 차동 신호 컨덕터(404, 406)사이에 물리적으로 전기적으로 결합되어 접지 전도성 표면(402)에 결합되어 있다. 이 같은 특별한 적용예에서, 접지 전도성 표면(402)은 크리스탈로 이루어진 금속 베이스로 구성되어 있는데, 이는 도 13C 및 도 13D에 도시된 금속 커버(415)에 차례로 연결되어 있다. 케리어 에너지 조절 회로 조립체(400)의 제 1 및 제 2 차동 신호 컨덕터(404, 406)들은 절연 패드(408)에 의해서 접지 전도성 표면(402)로부터 전기적으로 절연되어 있다. 공통 접지 전도성 전극 밴드(260들은, 땜납(310) 또는 다른 유사한 수단에 의해서, 접지 전도성 표면(402)에 전기적으로 연결되어 있다. 접지 컨덕터 핀(414)는 또한 납땜, 용접또는 주조에 의해서 전도성 접지 표면(402)에 한덩어리로 부착되거나 성형되어 있다. 접지 컨덕터 핀(414)는 또한 시스템 그라운드(미도시)에 크리스털 부품 적용의 또 다른 연결을 허여한다. 차동 및 공통 모드 필터(12)의 내부 구조는, 제 1 및 제 2 차동 신호 컨덕터(404, 406)사이에 결합되어 있는 전기 용량 요소를 생성하고, 하나는 제 1 차동 신호 컨덕터(404)와 접지 전도성 표면(402)사이에 결합되어 있고, 다른 하나는 다른 제 2 차동 신호 컨덕터(406)과 접지 전도성 표면(402)사이에 결합되어 있는, 두 개의 전기 용량 요소들을 생성한다. 라인-대-라인 및 라인-대-접지 필터링의 배열이 발생하는 동안, 제 1 및 제 2 차동 신호 컨덕터(404, 406)는 서로로부터 전기적으로 절연 상태를 유지한다. 도 13B를 참조하면, 제 1 및 제 2 차분 전극 밴드(28, 30)들은, 차분 신호 컨덕터(404, 406)과 접지 전도성 표면(402)사이에 삽입되어 있는 절연 패드(408)때문에 접지 전도성 표면(402)와 직접적인 물리적 접촉을 하는 것이 방지된다는 것을 알 수 있다.13A-13D are examples of applications of the carrier energy regulation circuit assembly 400 used with crystals. With reference to FIG. 13B, differential and common mode filters 12 are physically and electrically coupled between the first and second differential signal conductors 404, 406 and coupled to the ground conductive surface 402. In this particular application, the grounding conductive surface 402 consists of a metal base made of crystal, which in turn is connected to the metal cover 415 shown in FIGS. 13C and 13D. The first and second differential signal conductors 404, 406 of the carrier energy regulation circuit assembly 400 are electrically insulated from the ground conductive surface 402 by an insulating pad 408. Common ground conductive electrode bands 260 are electrically connected to ground conductive surface 402 by solder 310 or other similar means. It is attached or molded agglomerate to surface 402. Ground conductor pin 414 also permits another connection of the crystal component application to system ground (not shown) Interior of differential and common mode filter 12 The structure produces a capacitive element coupled between the first and second differential signal conductors 404 and 406, one coupled between the first differential signal conductor 404 and the ground conductive surface 402. The other produces two capacitive elements, coupled between the other second differential signal conductor 406 and the ground conductive surface 402. An arrangement of line-to-line and line-to-ground filtering Occur While the first and second differential signal conductors 404 and 406 are electrically isolated from each other, referring to Fig. 13B, the first and second differential electrode bands 28 and 30 are differential signals. It can be seen that the insulating pads 408 inserted between the conductors 404 and 406 and the ground conductive surface 402 prevent direct physical contact with the ground conductive surface 402.
도 13C 및 도 13D는 그 결합을 위한 추가적인 그라운드 실드(shield)를 제공하는 수정 부품 조립체(416) 및 그의 금속 하우징(415)의 최종 결합을 나타내는 도면이다. 크리스탈 부품 조립체(416)에 나타낸 캐리어 에너지 조절 회로 조립체(400)는 차동 전기 라인 컨덕터(404) 및 (406)사이에 발견된 노이즈를 포함하는 회로에 따른 공통 모드 및 차동 모드 전기 노이즈를 필터하고 감쇠한다. 크리스탈 부품 조립체(416)는 또한 차동 전류 흐름, 차동 전기 라인 컨덕터(404) 및 (406)들 사이에 크로스 토크(cross talk) 및 그라운드 바운스(ground bounce)같은 상호 유전성 커플링 및 그라운드 도전성 표면(402)에 위치된 공통 전압 기준을 실질적으로 줄이고 어떤 경우 제거하거나 방지한다. 또한 상기 캐리어 에너지 조절 회로 조립체(400)는 동시에 차동 전기 라인 컨덕터(404) 및 (406)에 따른 것이고 또한 그들사이에 존재하는 마주하는 자기장의 상호 해제(cancellation)를 제공한다. 더욱이, 캐리어 에너지 조절 회로 조립체(400)는 크리스탈 부품 응용제품(416)의 원하는 성능에 악영향을 미치지 않고 성능을 떨어뜨리지 않는 차동 신호 컨덕터들 (404) 및 (406)에 대한 전체적인 노이즈 감쇄를 실질적으로 개선하도록 차동 및 공통 모드 필터(12)내에 각각 마주하는 전극을 거의 포장하거나 둘러싸는 고유의, 내부 그라운드 구조 및 내부 실드 구조들을 보완한다. 캐리어 조절 회로 조립체(400)의 본질적인 요소들은 제1및 제2차동 신호컨덕터들(404) 및 (406); 전압이 주어진 적어도 두개의 차동 전기 라인 컨덕터들; 및 그라운드 도전성 표면(402)에 차동 및 공통 모드 필터(12)의 공통 그라운드 도전성 전극 밴드들(26)의 물리적 및 전기적 커플링사이의 전기적 절연상태를 유지하는 동안 제1 및 제2 차동 신호 컨덕터들(404) 및 (406)사이에 연결된 캐패시터 요소 및 하나는 상기 제1차동 신호 컨덕터(404) 및 그라운드 도전성 표면(402)사이에 연결되고 다른 하나는 다른 제2차동 신호 컨덕터(406) 및 그라운드 도전성 표면(402)사이에 연결된 두개의 캐패시터 요소들로 여기에 정의된 바와 같이 차동 및 공통 모드 필터 및 디커플러(decoupler)(12)로 이루어진다. 캐리어 에너지 조절 회로 조립체(400)을 구성하는 열거된 다양한 요소들은 솔더(solder)(410), 도전성 에폭시(417) 또는 그 기술분야에서 잘알려진 다른 수단들을 사용해 서로 연결된다.13C and 13D illustrate the final mating of the modified part assembly 416 and its metal housing 415 providing an additional ground shield for the mating. The carrier energy conditioning circuit assembly 400 shown in the crystal component assembly 416 filters and attenuates common and differential mode electrical noise in accordance with circuitry including noise found between the differential electrical line conductors 404 and 406. do. The crystal component assembly 416 also includes mutual dielectric coupling and ground conductive surfaces 402 such as cross talk and ground bounce between differential current flow, differential electrical line conductors 404 and 406. Substantially reduce and, in some cases eliminate or prevent, common voltage references located at The carrier energy regulation circuit assembly 400 is also simultaneously in accordance with the differential electrical line conductors 404 and 406 and also provides for cancellation of the opposing magnetic fields present therebetween. Moreover, the carrier energy conditioning circuit assembly 400 substantially eliminates overall noise attenuation for the differential signal conductors 404 and 406 without adversely affecting and degrading the desired performance of the crystal component application 416. Complement the inherent, inner ground structure and inner shield structures that nearly wrap or surround the electrodes facing each other in the differential and common mode filters 12 for improvement. Essential elements of the carrier conditioning circuit assembly 400 include first and second differential signal conductors 404 and 406; At least two differential electrical line conductors given a voltage; And first and second differential signal conductors while maintaining electrical isolation between the physical and electrical coupling of the common ground conductive electrode bands 26 of the differential and common mode filter 12 to the ground conductive surface 402. A capacitor element connected between 404 and 406 and one connected between the first differential signal conductor 404 and the ground conductive surface 402 and the other second differential signal conductor 406 and ground conductive Two capacitor elements connected between the surface 402 consist of a differential and common mode filter and decoupler 12 as defined herein. The various elements listed that make up the carrier energy control circuit assembly 400 are connected to each other using solder 410, conductive epoxy 417, or other means well known in the art.
캐리어 에너지 조절 조립체는 기준에 의해 결합된 변위 또는 그 이상을 나타낸 형태의 차동 및 공통 모드 필터가 전압이 주어진 전기 회로 시스템에 대해, 그 시스템으로 또는 그 시스템내에 조립될 수 있는 특정한 요소들의 어떤 응용제품 결합에서 사용될 때 생성된다. 현존하는 회로에 대해 차동 및 공통 모드 필터의 추가는 독특한 전기 회로 시스템을 생성한다. 차동 및 공통 모드 필터를 포함하는 전기 회로 시스템은 캐리어, 개입물(interposer), PCB, 커넥터, IC 패키지, 칩 캐리어, 또는 실리콘 다이(die)에 대해 또는 그 내부에 위치될 수 있으나 이에 한정되지는 않는다. 전기 회로 시스템은 조절을 받아들이기 위한 하나 또는 그 이상의 동조된 또는 반대로 동조되거나 하전된(charged) 라인 컨덕터 요소들의 최소량을 통해 전압이 주어진 에너지 자원 또는 부하(load)로 구성된다. 이들은 단일 또는 복합 요소들 이를 테면 트레이스(traces), 비아(vias), 와이어(wires), 컨덕터(conductors) 또는 그에 한정되지 않고 전기적으로 하전될 수 있는 다른 요소들로 구성될 수 있다.The carrier energy control assembly may be any application of certain elements in which differential and common mode filters of the type indicative of displacements or more coupled by reference may be assembled into, into, or within a given electrical circuit system. Generated when used in a binding. The addition of differential and common mode filters to existing circuits creates a unique electrical circuit system. Electrical circuit systems including differential and common mode filters may be located on or within carriers, interposers, PCBs, connectors, IC packages, chip carriers, or silicon dies, but are not limited thereto. Do not. An electrical circuit system consists of an energy source or load given a voltage through a minimum amount of one or more tuned or vice versa tuned or charged line conductor elements to accept regulation. These may consist of single or composite elements such as traces, vias, wires, conductors or other elements that can be electrically charged, without being limited thereto.
본 발명은 집적 회로 파워(power) 버스(bus)를 필터링하고 보호하기 위하여 집적 회로내에 내부적으로 연결된 차동 및 공통 모드 필터 및 디커플러(decoupler)로 구성된다. 본 발명은 집적회로에 악영향을 미치지 않는 차동 및 공통 모드 필터 및 디커플러를 통하여 쇠약하게 하는 그라운드 리턴(return) EMI 또는 기생(parastics)이 되돌아 오지 않도록 하는 기능을 한다. 다른 장점들은 과거에 필요했던 다중 외부 및/또는 내부 디커플러 캐패시터들의 제거에 있다. 종래기술은 집적 회로 패키지의 외부 또는 내부에 또는 기판에 디커플링 캐패시터들을 요구했다.The present invention consists of differential and common mode filters and decouplers internally connected within an integrated circuit to filter and protect an integrated circuit power bus. The present invention serves to prevent the return of debilitating ground return EMI or parasitics through differential and common mode filters and decouplers that do not adversely affect integrated circuits. Another advantage lies in the elimination of multiple external and / or internal decoupler capacitors that were necessary in the past. The prior art required decoupling capacitors outside or inside an integrated circuit package or on a substrate.
집적 회로의 파워 버스 라인들에 내부적으로 연결된 차동 및 공통 모드 필터 및 디커플러로 이루어진 본 발명은 조절을 단일 점을 통해 집적 회로의 부하 요구(demands)들에 의해 요구된 모든 에너지 자원들을 처리하고 및/또는 결정하는 단일 장치를 만든다. 또한 본 발명은 집적 회로 패키지 또는 기판에 출입(entering and leaving)하는 모든 파워 및 리턴(return) 라인들, 트레이스 또는 컨덕터들을 위한 기준 그라운드를 제공한다.The invention, which consists of a differential and common mode filter and decoupler internally connected to the power bus lines of the integrated circuit, handles all the energy resources required by the load demands of the integrated circuit through a single point of regulation and Create a single device to determine The present invention also provides a reference ground for all power and return lines, traces or conductors entering and leaving an integrated circuit package or substrate.
도 14-20에 나타낸 본 발명의 실시예들에 있어서, 다양한 차동 및 공통 모드 필터들이 캐리어 에너지 컨디셔팅 회로 조립체를 형성하도록 집적 회로 패키지 이를 테면 그에 한정되지는 않지만 디지털 신호 프로세서 또는 마이크로프로세서내에 사용된 그 형태의 캐리어 기판과 결합으로 사용될 수 있다. 기판 캐리어는 전형적으로 종래의 재료 이를 테면 여기에 한정되지는 않지만 유리, 세라믹, 특별한 열가소성물질, 또는 전자 산업에 사용된 임의의 종래 재료로 만들어진다. 캐리어는 파워 버스, 리턴 버스, 및 그라운드 평면이 배치된 하나 또는 그 이상의 층을 가질 수도 있다. 그라운드 평면은 전형적으로 종래 트레이스 재료 이를 테면 이에 한정되지는 않지만 금, 구리, 도체 층 또는 도핑등으로 만들어진다. 그라운드 평면은 시스템 그라운드, 샤시(chassis) 그라운드 등에 플로팅(floating) 또는 전기적으로 연결될 수도 있다. 층으로된 아키텍처(architecture) 및 캐리어의 결합은 다중 도체 경로들을 통해 중앙 에너지 자원 또는 저장소를 동작시키면서 회로로부터 균형을 이룬 형태로 에너지를 발산하거나(dissipate) 및/또는 접수할 수 있다. 차동 및 공통 모드 필터가 외부 도체 지역 및 그라운드에 부착될 때, 효과적으로 각각의 차동 전극을 차폐(shielding) 및 감싸면서(envolping) 외부 도체 지역 또는 그라운드 지역들은 연장되고 전체적인 조절 기능들의 효과는 향상된다. 바람직하지 않은 신호들(노이즈) 또는 과도 전류(transient)는 연장된 도전성 지역 또는 더 큰 외부 그라운드 평면의 경계 표면 지역에 발산할 수 있다. 차동 및 공통 모드 필터는 캐리어 상부, 저면에 부착될 수 있거나 또는 이하 논의되는 것처럼 캐리어내에 깊숙히 박힐 수 있다(imbedded).In the embodiments of the present invention shown in Figures 14-20, various differential and common mode filters may be used in an integrated circuit package such as, but not limited to, a digital signal processor or microprocessor to form a carrier energy conditioning circuit assembly. It can be used in combination with a carrier substrate of that type. The substrate carrier is typically made of conventional materials such as, but not limited to, glass, ceramics, special thermoplastics, or any conventional material used in the electronics industry. The carrier may have one or more layers on which a power bus, return bus, and ground plane are disposed. The ground plane is typically made of conventional trace materials such as, but not limited to, gold, copper, conductor layers or doping. The ground plane may be floating or electrically connected to system ground, chassis ground, or the like. The combination of layered architecture and carriers can dissipate and / or receive energy in a balanced form from circuitry while operating central energy resources or storage via multiple conductor paths. When the differential and common mode filters are attached to the outer conductor region and ground, the outer conductor region or ground regions are effectively extended and shielding and envolping each differential electrode and the effect of the overall regulating functions is improved. Undesired signals (noise) or transients may radiate to the extended conductive area or to the boundary surface area of the larger outer ground plane. Differential and common mode filters may be attached to the carrier top, bottom or embedded within the carrier as discussed below.
도 14A를 참조하면, 집적회로(220)의 평면도가 도시된다. 집적 회로 패키지(220)의 중앙 지역은 집적 회로 부품을 전기적으로 절연하고 보호하기 위하여 전형적으로 전자 산업에서 일반적으로 사용되는 글로브 실런트(glob sealant) 또는 기판 덮개(cover)로 덮여져 있다. 이런 상부 덮개가 집적 회로 패키지(220)의 내부를 드러내기 위하여 제거되었으며, 리드 프레임(221)내에 설치된 집적 회로의 실리콘 다이(도시 안됨)에 부착된 새로운 기판 캐리어(180)로 이루어진다. 캐리어 기판(180)은 그 캐리어(180)의 상면에 모두 단일층으로 부착된 파워 버스 트레이스(182), 리턴 버스 트레이스(184) 및 그라운드 평면(186)을 가진다. 버스 트레이스(182) 및 (184)의 중심(concentricity)은 버스 트레이스들을 통한 반대의 전류 흐름에 기인하는 인덕턴스를 해소한다. 본 발명은 특별한 형태에 한정되지 않으며, 45 도의 트레이스를 가지는 동심원 버스 트레이스는 정사각형 또는 직사각형에서와 같이 90도의 트레이스 회전을 가지는 동심원 트레이스들과 비교할 때 노이즈 리플렉션(reflection) 및 그라운드 바운스(bounce)의 감소를 가져오는 것으로 인식된다. 같은 방법으로, 동심원 또는 타원 버스 트레이스는 45도 트레이스 회전을 가지는 동심원 트레이스들 보다 더 큰 노이즈 리플렉션 및 그라운드 바운스를 가져올 것이다.Referring to FIG. 14A, a plan view of an integrated circuit 220 is shown. The central area of the integrated circuit package 220 is covered with a globe sealant or substrate cover typically used in the electronics industry to electrically isolate and protect the integrated circuit components. This top cover is removed to reveal the interior of the integrated circuit package 220 and consists of a new substrate carrier 180 attached to a silicon die (not shown) of the integrated circuit installed within the lead frame 221. The carrier substrate 180 has a power bus trace 182, a return bus trace 184, and a ground plane 186 all attached in a single layer to the top surface of the carrier 180. Concentricity of bus traces 182 and 184 eliminates inductance due to opposite current flow through the bus traces. The present invention is not limited to a particular configuration, and concentric bus traces with 45 degree traces reduce noise reflection and ground bounce as compared to concentric traces with 90 degree trace rotations, such as in square or rectangle. It is recognized to bring. In the same way, concentric or elliptic bus traces will result in greater noise reflection and ground bounce than concentric traces with 45 degree trace rotation.
또한 도 14A에 있어서, 다수의 로드들(188)은 본드 와이어(190), 점퍼(jumper) 와이어, 또는 전자 산업에서 사용된 다른 종래의 인터커넥터들에 의해 트레이스들 (182) 및 (184)에 연결된다. 본드 와이어(190) 길이는 스트레이(stray) 임피던스(impedance)를 줄이도록 가능하면 짧게 유지된다. 로드들(188)은 집적 회로(220)의 내부 로드를 나타내고 집적 회로에 의해 지지된 다양한 기능들 및 소자들로 이루어진다. 로드들(188)은 전형적으로 본드 와이어들(190)에 의해 리드들(223)에 연결되며, 집적 회로(220)의 주변에 둘러싸여 있다. 로드들(188)은 통신 편리를 위해 리드 프레임의 상면에 나타낸 상징들이다.Also in FIG. 14A, a plurality of rods 188 are connected to traces 182 and 184 by bond wires 190, jumper wires, or other conventional interconnectors used in the electronics industry. Connected. The bond wire 190 length is kept as short as possible to reduce the stray impedance. The loads 188 represent the internal load of the integrated circuit 220 and consist of various functions and elements supported by the integrated circuit. The rods 188 are typically connected to the leads 223 by bond wires 190 and are surrounded by the periphery of the integrated circuit 220. The rods 188 are symbols shown on the top of the lead frame for communication convenience.
그라운드 평면(186)은 세가지 영역들 즉; 버스 트레이스들(182) 및 (184)에 동심을 이루고 사이에 있는 그라운드 트레이스(222), 최외부 버스 트레이스(184)를 둘러싸는 외부 그라운드 지역(224) 및 최내부 버스 트레이스(182)에 의해 둘러싸인 내부 그라운드 지역(226)으로 구성된다. 그라운드 트레이스(222)는 몇가지의 유도성(inductive) 해제, 크로스 토크 억압(suppression), 및 버스 트레이스들 (182) 및 (184)의 라인 투 라인 절연을 분리하고 제공한다. 버스 트레이스들 (182) 및 (184)의 도전성 표면들은 기판 캐리어(180)의 표면상에 개방 지역에 의해 전기적으로 그라운드 평면(186)으로부터 분리되고, 버스 트레이스들(182) 및 (184)와 일반적으로 동심을 이룬다.Ground plane 186 has three regions; Ground trace 222 concentric with and interposed between bus traces 182 and 184, outer ground region 224 surrounding outermost bus trace 184, and innermost bus trace 182. Inner ground area 226. Ground trace 222 isolates and provides some inductive release, cross talk suppression, and line-to-line isolation of bus traces 182 and 184. The conductive surfaces of the bus traces 182 and 184 are electrically separated from the ground plane 186 by an open area on the surface of the substrate carrier 180, and generally with the bus traces 182 and 184. Concentric with
차동 및 공통 모드 필터(200)의 삽입을 허락하기 위하여, 각각의 버스 트레이스들(182) 및 (184)는 그들 사이의 물리적 분리의 소정 공간을 가진다. 집적 회로 패키지는 다중 파워 진입 점들이 본드 와이어(190) 또는 다른 종래의 인터커넥터들에 의해 그 트레이스들(182) 및 (184)들에 연결되는 한 쌍의 파워 진입 핀들 (82) 및 (83)로 줄어들도록 설계된다. 차동 및 공통 모드 필터(200)는 파워 진입 핀들(82) 및 (83)에 가능하면 가깝게 소정 위치에 위치하여 트레이스들 (182) 및 (184)사이에 물리적인 분리의 소정 공간에 대응하도록 한다. 핀들 (82) 및 (83)에 의해 표현된 단일 파워 진입 입구 및 파워 진입 입구로의 필터(200)의 근접은 집적 회로가 진입하거나 또는 이탈할 수 있고 집적 회로 패키지에 내부 또는 외부회로를 방해할 수 있는 노이즈를 감소시킨다.To allow insertion of the differential and common mode filter 200, each of the bus traces 182 and 184 has some space of physical separation between them. The integrated circuit package includes a pair of power entry pins 82 and 83 where multiple power entry points are connected to the traces 182 and 184 by bond wire 190 or other conventional interconnectors. Is designed to be reduced. The differential and common mode filter 200 is positioned as close as possible to the power entry pins 82 and 83 to correspond to a predetermined space of physical separation between the traces 182 and 184. The proximity of the filter 200 to the single power entry inlet and power entry inlet represented by the pins 82 and 83 can cause the integrated circuit to enter or exit and interfere with the internal or external circuitry in the integrated circuit package. To reduce noise.
그라운드 표면들 (222),(224) 및 (226)은 단일 점 그라운드 지역(228)(도 14B를 보라)에 의해 상호연결되고, 차동 및 공통 모드 필터(200)의 하부에 직접적으로 위치된다. 파워 진입 핀들(82) 및 (83)에 근접하여 필터(200)의 위치에 결합하는 캐리어 기판(180)의 그라운드 층(186)은 외부 회로 이를 테면 그에 한정되지는 않지만 인쇄 회로 기판으로부터 집적 회로 패키지(220)에 의해 발생된 노이즈의 고립을 가져온다.Ground surfaces 222, 224, and 226 are interconnected by a single point ground region 228 (see FIG. 14B) and are located directly below the differential and common mode filter 200. The ground layer 186 of the carrier substrate 180, which couples to the position of the filter 200 in proximity to the power entry pins 82 and 83, is not limited to an external circuit such as but not limited to an integrated circuit package from a printed circuit board. This results in isolation of the noise generated by 220.
차동 및 공통 모드 필터(200)는 절연된 외부 케이싱(208)에 의해 서로로부터 모두 분리된 제1차동 전극 밴드(202), 제2차동 전극 밴드(206) 및 공통 그라운드 도전성 밴드(204)로 구성된다. 필터(200)는 제1차동 전극 밴드(202) 및 제2차동 전극 밴드(206)가 트레이스들(182) 및 (184)의 단부에 부착되어 개개의 트레이스를 연결하고 회로 경로를 완성하도록 캐리어(180)를 향하고 있다. 트레이스들 (182)및 (184)의 계속성은 리플렉션 및 ESL을 감소시킨다. 공통 그라운드 도전성 밴드들(204)은 도 14B에 도시된 것처럼 단일 점 그라운드 지역(228)을 통해 그라운드 평면(186)에 전기적으로 연결된다. 공통 그라운드 도전성 밴드(204)와 차동 전극 밴드들(202) 및 (206)의 연결은 산업 표준 수단들 이를 테면 솔더, 스프링등등 여기서 이전에 토의된 것과 같은 것들을 사용하여 달성될 수 있다. 로드들과 평행한 필터(200)의 정렬 및 단일 층 캐리이어 기판(180)의 배치는 개선된 디커플링 능력을 가져온다.The differential and common mode filter 200 consists of a first differential electrode band 202, a second differential electrode band 206 and a common ground conductive band 204 all separated from each other by an insulated outer casing 208. do. The filter 200 includes a carrier (not shown) such that the first differential electrode band 202 and the second differential electrode band 206 are attached to the ends of the traces 182 and 184 to connect the individual traces and complete the circuit path. 180). Continuity of traces 182 and 184 reduces reflection and ESL. Common ground conductive bands 204 are electrically connected to ground plane 186 through a single point ground region 228 as shown in FIG. 14B. The connection of the common ground conductive band 204 and the differential electrode bands 202 and 206 may be accomplished using industry standard means such as solder, springs, etc., such as those previously discussed herein. Alignment of the filter 200 parallel to the rods and placement of the single layer carrier substrate 180 results in improved decoupling capability.
도 15를 참조하면, 필터(200)의 방향이 90도로 회전된 것을 제외하고는 일반적으로 집적회로(220)의 동일한 평면도가 도시된다. 이 방향은 필터(200)의 장착 및 차동 전극 밴드들 (202) 및 (206)의 위치와 관련된 작은 변형들을 요구한다. 차동 전극 밴드들(202) 및 (206)은 도 14A에 나타낸 것처럼 대향하는 측면대신에 각각 필터(200)의 동일한 길이 방향측면에 있다. 공통 그라운드 도전성 밴드들(204)은 이전의 실시예에 대해 설명된 것과 유사한 방법으로 그라운드 평면(186)을 형성하도록 그라운드 지역들(222),(224) 및 (226)을 연결하는 필터(200)의 아래에 단일 점 그라운드 지역(도시 안됨)에 부착된다.Referring to FIG. 15, generally the same plan view of the integrated circuit 220 is shown except that the direction of the filter 200 is rotated 90 degrees. This direction requires small variations related to the mounting of the filter 200 and the position of the differential electrode bands 202 and 206. Differential electrode bands 202 and 206 are on the same longitudinal side of filter 200, respectively, instead of opposite sides as shown in FIG. 14A. Common ground conductive bands 204 filter 200 connecting ground regions 222, 224, and 226 to form ground plane 186 in a manner similar to that described for the previous embodiment. It is attached to a single point ground area (not shown) below.
비록 도 14A 및 도 15에 도시되거나 묘사되지는 않았지만, 캐리어(180) 및 (280)은 적어도 집적회로(220)의 크기여야만 한다는 것에 주목하고, 전압이 주어진 에너지 조절 회로 조립체에 의해 생성된 플로팅 이미지 기준에 대해 연결되어 스니크 전류(sneak currents)를 허용하지 않도록 감싼다.Although not shown or depicted in FIGS. 14A and 15, it should be noted that the carriers 180 and 280 must be at least the size of the integrated circuit 220, with the floating generated by the energy regulation circuit assembly given the voltage. Connected to the image reference to enclose no sneak currents.
파워 버스(182), 리턴 버스(184) 및 그라운드 평면(186)은 다른 수준으로 캐리어 기판내에 깊숙히 파묻힐 수 있다. 도 16A를 참조하면, 캐리어 기판(280)의 평면도는 그의 상면에 부착된 파워 버스 트레이스(182) 및 리턴 버스 트레이스(184)를 가지는 것으로 나타난다. 그라운드 평면(186)은 정단면도 16B 및 측단면도 16C에 나타낸 것처럼 캐리어(280)의 저면에 부착된다. 다수의 로드들(188)은 본드 와이어(190) 또는 전자 산업에서 사용된 다른 종래의 인터커넥터들에 의해 트레이스들(182) 및 (184)에 연결된다. 로드들(188)은 마이크로프로세서 및/또는 집적회로들에 의해 지지된 다양한 기능들 및 소자들을 나타내는 내부 마이크로프레서 및/또는 집적회로 로드들이고, 전형적으로 리드들에 부착된 본드 와이어들에 의해 그들에 연결되며, 집적 회로(도시 안됨)의 주변을 둘러싸고 있다. 로드들(188)은 이해를 쉽게 하기 위하여 캐리의 상면에 상징으로서 도시된다. 트레이스들(182) 및 (184)는 캐리어(280)의 상면에 동심원 패턴으로 도시된다. 트레이스들 (182) 및 (184)의 동심은 이전에 설명된 버스 트레이스들을 통해 반대의 전류 흐름에 기인하는 인덕턴스 해제를 제공한다.Power bus 182, return bus 184 and ground plane 186 may be embedded deep into the carrier substrate at different levels. Referring to FIG. 16A, a plan view of the carrier substrate 280 appears to have a power bus trace 182 and a return bus trace 184 attached to its top surface. The ground plane 186 is attached to the bottom of the carrier 280 as shown in front cross-sectional view 16B and side cross-sectional view 16C. Multiple rods 188 are connected to traces 182 and 184 by bond wire 190 or other conventional interconnectors used in the electronics industry. The rods 188 are internal micropressor and / or integrated circuit rods representing various functions and elements supported by the microprocessor and / or integrated circuits, typically by bond wires attached to the leads. And surrounds the periphery of an integrated circuit (not shown). Rods 188 are shown as a symbol on the top of the carry for ease of understanding. Traces 182 and 184 are shown in a concentric pattern on the top of carrier 280. Concentricity of traces 182 and 184 provides inductance cancellation due to opposite current flow through the previously described bus traces.
이전 실시예에서와 같이, 차동 및 공통 모드 필터(200)는 파워 진입 핀들 (82) 및 (83)에 가능한한 가깝게 기판 캐리어(280)상에 소정 위치에 위치하고, 각 트레이스들(182) 및 (184)들사이에 물리적 분리의 소정 공간에 위치된다. 핀들(82) 및 (83)에 의해 표현된 단일 파워 진입 입구 및 그 파워 진입 입구에 필터(200)의 근접은 집적 회로에 들어가거나 이탈할 수 있고 집적 회로 패키지에 내부 및 외부에 회로와 간섭하는 노이즈 양을 감소시킨다.As in the previous embodiment, the differential and common mode filter 200 is positioned in position on the substrate carrier 280 as close as possible to the power entry pins 82 and 83, and the respective traces 182 and ( 184 is located in a predetermined space of physical separation between. The single power entry inlet represented by the pins 82 and 83 and the proximity of the filter 200 to the power entry inlet may enter or exit the integrated circuit and interfere with the circuit inside and outside the integrated circuit package. Reduce the amount of noise.
차동 및 공통 모드 필터(200)는 제1차동 모드 밴드들(202) 및 제2차동 모드밴드들(206)은 개개의 트레이스들을 연결하고 회로 경로를 완전하게 하도록 트레이스들(182) 및 (184)의 단부에 부착될 수 있는 식으로 캐리어(280)의 방향을 가리킨다. 공통 그라운드 도전성 밴드들(204)은 도 16B 및 도 16C에 도시된 바와 같이 비아들(192)에 의해 그라운드 평면(186)에 전기적으로 연결된다. 비아(192)는 캐리어(280)의 표면내에 형성된 작은 구멍이고, 전기적 연결을 캐리어(280)의 저면상의 그라운드 평면(186)에 제공하기 위하여 캐리어(280)의 몸체를 관통해 배치된다. 비록 도시되지는 않았지만, 비아(192)는 전기적 연결을 제공하도록 쓰루-홀(thru-hole) 도금(plating)을 포함한다. 공통 그라운드 도전성 밴드들(204) 및 차동 전극 밴드들(202) 및 (206)의 연결은 상기 이전에 설명된 바와 같이 산업 표준 수단을 이를 테면 솔더, 스프링 등과 같은 것을 사용해서 달성될 수 있다.Differential and common mode filter 200 includes first differential mode bands 202 and second differential mode bands 206 for traces 182 and 184 to connect individual traces and complete the circuit path. The orientation of the carrier 280 is indicated in such a way that it can be attached to the end of the. Common ground conductive bands 204 are electrically connected to ground plane 186 by vias 192 as shown in FIGS. 16B and 16C. Via 192 is a small hole formed in the surface of carrier 280 and is disposed through body of carrier 280 to provide electrical connection to ground plane 186 on the bottom of carrier 280. Although not shown, vias 192 include through-hole plating to provide electrical connections. The connection of common ground conductive bands 204 and differential electrode bands 202 and 206 may be accomplished using industry standard means such as solder, springs, etc. as previously described above.
본 발명의 다른 실시예를 도시하는 도 16D에 있어서, 캐리어(280)는 또한 그라운드 평면(186) 하부에 위치된 절연층(194)를 포함한다. 절연층(194)은 임의의 소정 절연 재질, 이를 테면 캐리어와 같은 재질 또는 비-도전성 에폭시 재질과 같은 것으로 만들어질 수 있다. 절연층(194)은 캐리어(280)이 집적 회로 패키지(도시 안됨)내에 다른 부품들상에 조립될 때 실리콘 다이에 대한 전기적 연결을 방지한다.In FIG. 16D, showing another embodiment of the present invention, the carrier 280 also includes an insulating layer 194 located below the ground plane 186. Insulating layer 194 may be made of any desired insulating material, such as a material such as a carrier or a non-conductive epoxy material. Insulating layer 194 prevents electrical connection to the silicon die when carrier 280 is assembled on other components in an integrated circuit package (not shown).
본 발명의 다른 실시예에 있어서, 버스 트레이스들 (182) 및 (184)는 기판 캐리어(380)의 다른 층들상에 있다. 도 17A를 참조하면, 캐리어 기판(380)의 평면도는 그의 상면에 부착된 파워 버스 트레이스(182)를 가지는 것을 나타낸다. 리턴 버스 트레이스(184)는 도 17B 및 도 17C에 가장 잘 도시된 것처럼 제2층에서 캐리어 기판(380)내에 깊숙히 파묻힌 것을 나타낸다. 그라운드 평면(186)은 제2층 아래에 제3층에 캐리어 기판(380)내에 깊숙히 파묻힌 것을 나타낸다. 도 17A를 다시 참조하면, 다수의 로드들(188)은 본드 와이어(190)에 의해 파워 버스 트레이스(182)에 연결된다. 또한 다수의 로드들(188)은 도 17B 및 도 17C에 도시된 바와 같이 전기적 연결을 제2층상에 깊숙히 파묻힌 리턴 버스 트레이스(184)에 제공하는 비아들(196)로 본드 와이어(190)에 의해 연결된다. 버스 트레이스들(182) 및 (184)는 다른층들 상에 있기 때문에, 트레이스들은 동일 크기, 형상 및 길이의 버스 트레이스들을 통하는 반대의 전류 흐름에 기인하는 인덕턴스의 향상된 해소를 제공하도록 서로의 상부에 직접적으로 정렬된다.In another embodiment of the present invention, bus traces 182 and 184 are on different layers of substrate carrier 380. Referring to FIG. 17A, a plan view of the carrier substrate 380 shows having a power bus trace 182 attached to its top surface. Return bus trace 184 shows deeply embedded in carrier substrate 380 in the second layer as best shown in FIGS. 17B and 17C. The ground plane 186 shows that it is buried deep within the carrier substrate 380 in the third layer below the second layer. Referring again to FIG. 17A, a number of rods 188 are connected to power bus trace 182 by bond wires 190. Multiple rods 188 may also be connected by bond wire 190 to vias 196 providing electrical connections to return bus trace 184 deeply buried on the second layer, as shown in FIGS. 17B and 17C. Connected. Since bus traces 182 and 184 are on different layers, the traces are placed on top of each other to provide improved resolution of inductance due to opposite current flow through bus traces of the same size, shape and length. Are aligned directly.
도 17A를 다시 참조하면, 필터(200)는 제2차동 전극 밴드들(206)이 비아들(196)에 의해 리턴 버스(184)에 연결된 것을 제외하고 도 16A에 관련하여 설명된 것과 같은 식으로 캐리어 (380)의 상면에 부착된다. 비아들(196)은 리턴 버스(184) 및 비아(196)사이에 위치된 전기적 연장 커넥터들(도시 안됨)에 의해 리턴 버스(184)에 전기적으로 연결된다. 오프셋(offset)은 버스들(182) 및 (184)가 캐리어(380)를 통하고 파워 버스(182)내로 직접들어오는 리턴 버스(184)의 비아(196)을 가지지 않고 다른 레벨들상에 서로의 상부에 직접 놓이도록 허용한다. 추가적으로, 파워 진입 핀(82)은 또한 리턴 버스(184)에 캐리어를 통해 하향 연장하는 비아(196)에 연결된 본드 와이어(190)를 통해 리턴 버스(184)에 전기적으로 연결된다.Referring again to FIG. 17A, the filter 200 is provided in the same manner as described with respect to FIG. 16A except that the second differential electrode bands 206 are connected to the return bus 184 by vias 196. It is attached to the upper surface of the carrier 380. Vias 196 are electrically connected to return bus 184 by electrical extension connectors (not shown) located between return bus 184 and via 196. The offset is that each of the buses 182 and 184 do not have vias 196 of the return bus 184 coming in through the carrier 380 and directly into the power bus 182, but on different levels. Allow to be placed directly on top. Additionally, power entry pin 82 is also electrically connected to return bus 184 via bond wire 190 connected to via 196 extending downward through carrier to return bus 184.
도 17B 및 도 17C를 참조하면, 절연층(194)은 캐리어(380)이 집적 회로 패키지(도시 안됨)내에 다른 부품들상에 조립될 때 실리콘 다이에 전기적 연결이 되는 것을 방지하기 위하여 캐리어(380)의 저면에 부착된다. 도 17D는 캐리어(380)의 상면상에 포팅층(potting layer)(187)을 또한 나타내는 도 17B와 유사한 단면도를 도시한다.Referring to Figures 17B and 17C, insulating layer 194 may be provided with carrier 380 to prevent electrical connection to the silicon die when carrier 380 is assembled on other components in an integrated circuit package (not shown). Attached to the bottom of the FIG. 17D shows a cross-sectional view similar to FIG. 17B which also shows a potting layer 187 on the top surface of the carrier 380.
도 18에 도시된 또 다른 실시예에 있어서, 필터(200)는 기판 캐리어(480)내에 제2층상에 파묻혀 있다. 제1 및 제2 차동 모드 밴드들(202) 및 (206)은 제1층 상에(캐리어(480)의 상면상에) 파워 버스(182) 및 제4층 상에 리턴 버스(184)에 각각 캐리어(480)를 통해 연장하는 비아들(196)에 의해 연결된다. 필터(200)의 공통 그라운드 도전성 밴드(204)는 비아(192)에 의해 그라운드 평면층(186)에 연결된다. 로드들(188)은 비록 도시되지는 않았지만, 이전 실시예에서와 같은 방식으로 본드 와이어(190)에 의해 파워 버스(182)에 연결된다. 이 실시예에 있어서, 그라운드 평면(186)은 파워 버스 트레이스(182) 및 리턴 버스 트레이스(184)의 사이에 있다. 필터(200) 및 로드들(188)로부터의 비아들(196)은 리턴 버스 트레이스(184)에 전기적으로 연결하도록 그라운드 평면(186)내에 구멍들을 통해 연장되어야만 한다. 비아들(196)은 그라운드 평면(186)의 구멍들의 내부 표면을 감싸는 절연 밴드(208)에 의해 그라운드 평면(186)으로부터 전기적으로 절연된다. 파워 버스(182) 및 리턴 버스(184)사이의 그라운드 평면의 위치에 의해 얻어진 그라운드 분리는 크로스 토크 및 다른 기생 효과들의 개선된 억압을 가져온다. 이전 실시예에서와 같이, 버스 트레이스들(182) 및 (184)은 다른 층들상에 있고 동일 크기, 형상 및 길이의 버스 트레이스들을 통한 반대의 전류 흐름에 기인하는 인덕턴스의 향상된 해소를 제공하도록 서로의 상부에 직접적으로 정렬된다.In another embodiment, shown in FIG. 18, filter 200 is embedded in a second layer in substrate carrier 480. The first and second differential mode bands 202 and 206 are respectively connected to the power bus 182 and the return bus 184 on the fourth layer (on the top surface of the carrier 480) on the first layer. Connected by vias 196 extending through the carrier 480. The common ground conductive band 204 of the filter 200 is connected to the ground plane layer 186 by a via 192. Rods 188, although not shown, are connected to power bus 182 by bond wires 190 in the same manner as in the previous embodiment. In this embodiment, ground plane 186 is between power bus trace 182 and return bus trace 184. Vias 196 from filter 200 and rods 188 must extend through holes in ground plane 186 to electrically connect to return bus trace 184. Vias 196 are electrically insulated from ground plane 186 by an insulating band 208 surrounding the inner surface of the holes in ground plane 186. Ground separation obtained by the location of the ground plane between power bus 182 and return bus 184 results in improved suppression of crosstalk and other parasitic effects. As in the previous embodiment, bus traces 182 and 184 are on different layers and are mutually compatible to provide improved resolution of inductance due to opposite current flow through bus traces of the same size, shape and length. Aligned directly on top.
차동 및 공통 모드 필터는 상기 및 일반적으로 소유된 특허들 및 이미 참고자료로서 여기에 결합된 특허출원들내에 많은 변형들내에 존재하고 있다. 본 발명의 또 다른 실시예는 이전에 설명된 필터의 변형을 사용한다. 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인(twisted) 쌍 공급은 도 19A에 도시된다. 이 필터(300)과 이전에 존재한 필터들의 차이는 각각 서로에 대해 대각선으로 위치한 제1차동 전극 밴드들(302A) 및 (302B) 및 제2차동 전극 밴드들(306A) 및 (306B)의 위치이다. 공통 그라운드 도전성 밴드들(304)은 이전에 필터 실시예들에서 처럼 절연 재료(308)에 의해 제1 및 제2 차동 전극 모드들(302) 및 (306)로부터 분리된다. 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인(twisted) 쌍 공급은 도 19B에 도시된 것처럼 제1 및 제2차동 전극 플레이트(312) 및 (316)각각의 최소 및 3개의 공통 그라운드 도전성 플레이트들(314)의 최소로 이루어진다. 플레이트들(312), (314) 및 (316)은 적층되고 이전의 필터 실시예들과 마찬가지로 재료(308)에 의해 서로로부터 절연된다.Differential and common mode filters exist in many variations in the above and generally owned patents and patent applications already incorporated herein by reference. Another embodiment of the present invention uses a variant of the filter described previously. Shielded and twisted pair supply through differential and common mode filter 300 is shown in FIG. 19A. The difference between this filter 300 and the previously existing filters is the position of the first differential electrode bands 302A and 302B and the second differential electrode bands 306A and 306B, which are diagonally positioned with respect to each other, respectively. to be. Common ground conductive bands 304 are separated from the first and second differential electrode modes 302 and 306 by insulating material 308 as in previous filter embodiments. Shielded and twisted pair feed through the differential and common mode filter 300 is the minimum and three common ground conductive plates of the first and second differential electrode plates 312 and 316, respectively, as shown in FIG. 19B. Is made of a minimum of 314. Plates 312, 314, and 316 are stacked and insulated from each other by material 308 as in previous filter embodiments.
도 19C 및 도 19D를 참조하면, 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인(twisted) 쌍 공급의 도식적 표현을 나타내고, 어떻게 차동 노이즈를 제거하는데 사용되는 지를 나타낸다. 전류 I는 제1 및 제2차동 전극 밴드들(302B) 및 (306A)를 통해 흘러나가고 이와는 서로 교차하면서, 제1 및 제2차동 전극 밴드들(302A) 및 (306B)를 통해 반대 방향으로 흐르는 것이 도시된다. 전류 I의 교차점은 공통 도전성 그라운드 플레이트(314)가 교차점의 측면중 하나에 그라운드캐패시터들에 라인을 제공하는 동안 라인 캐패시터에 대해 라인으로서 동작한다.19C and 19D show a schematic representation of the shielded and twisted pair supply through the differential and common mode filter 300 and how it is used to remove the differential noise. Current I flows through the first and second differential electrode bands 302B and 306A and crosses each other, flowing in the opposite direction through the first and second differential electrode bands 302A and 306B. Is shown. The intersection of currents I acts as a line to the line capacitor while the common conductive ground plate 314 provides a line to the ground capacitors on one of the sides of the intersection.
도 19D에 있어서, 필터(300)는 패러데이(Faraday) 새장(cage) 배치내에 공통 도전성 플레이트들(314)에 의해 각각 사이에 끼워진(sandwitched) 전극 플레이트들(312) 및 (316)을 가지고 동일 평면 플레이트들(312), (314) 및 (316)로서 표시된다. 전류 I는 차동 전극 플레이트들을 통해 반대 방향으로 흐르는 것이 도시된다. 공통 그라운드 도전성 플레이트들(314)은 전기적으로 서로 연결되지만, 여기에 참고자료로서 이전에 결합된 필터 실시예들내에서 개시된 바 있는 것처럼 차동 전극들로부터 절연된다는 것을 주의하시오.In FIG. 19D, filter 300 is coplanar with electrode plates 312 and 316 sandwiched between common conductive plates 314, respectively, in a Faraday cage arrangement. It is indicated as plates 312, 314 and 316. Current I is shown flowing in the opposite direction through the differential electrode plates. Note that the common ground conductive plates 314 are electrically connected to each other, but are insulated from the differential electrodes as described in filter embodiments previously coupled as a reference herein.
도 19E 및 도19F를 참조하면, 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인(twisted) 쌍 공급의 도식적 표현을 나타내고, 어떻게 공통 모드 노이즈를 제거하는데 사용되는 지를 나타낸다. 전류 I는 제1 및 제2차동 전극 밴드들(302B) 및 (306B)를 통해 흘러나가고 이와는 서로 교차하면서, 제1 및 제2차동 전극 밴드들(302A) 및 (306A)를 통해 동일 방향으로 흐르는 것이 도시된다. 전류 I의 교차점은 공통 도전성 그라운드 플레이트(314)가 교차점의 측면중 하나에 그라운드 캐패시터들에 라인을 제공하는 동안 라인 캐패시터에 대해 라인으로서 동작한다.19E and 19F show a schematic representation of shielded and twisted pair supply through differential and common mode filters 300 and how they are used to remove common mode noise. Current I flows through the first and second differential electrode bands 302B and 306B and crosses each other, flowing in the same direction through the first and second differential electrode bands 302A and 306A. Is shown. The intersection of currents I acts as a line to the line capacitor while the common conductive ground plate 314 provides a line to the ground capacitors on one of the sides of the intersection.
도 19F에 있어서, 필터(300)는 패러데이(Faraday) 새장(cage) 배치내에 공통 도전성 플레이트들(314)에 의해 각각 사이에 끼워진(sandwitched) 전극 플레이트들(312) 및 (316)을 가지고 동일 평면 플레이트들(312), (314) 및 (316)로서 표시된다. 전류 I는 차동 전극 플레이트들을 통해 동일 방향으로 흐르는 것이 도시된다. 공통 그라운드 도전성 플레이트들(314)은 전기적으로 서로 연결되지만,여기에 참고자료로서 이전에 결합된 필터 실시예들내에서 개시된 바 있는 것처럼 차동 전극들로부터 절연된다는 것을 주의하시오.In FIG. 19F, filter 300 is coplanar with electrode plates 312 and 316 sandwiched between common conductive plates 314, respectively, in a Faraday cage arrangement. It is indicated as plates 312, 314 and 316. Current I is shown flowing in the same direction through the differential electrode plates. Note that the common ground conductive plates 314 are electrically connected to each other, but are insulated from the differential electrodes as described herein in previously coupled filter embodiments.
도 20A, 20B 및 20C를 참조하면, 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인(twisted) 쌍 공급은 집적 회로 패키지(320)내에 깊숙히 파묻힌 것을 나타낸다. 도 20A는 집적 회로 패키지(320)의 주변을 감싸는 리드들(319)에 연결된 본드 와이어(190)를 통해 내부 로드들(188)을 제공하는 파워 버스 트레이스(324) 및 리턴 버스 트레이스(326)를 드러내도록 제거된 상부 절연층(322)을 가진 집적 회로 패키지(320)의 평면도를 나타낸다. 버스 트레이스들(324) 및 (326)들은 버스 트레이스들을 통한 반대의 전류 흐름에 기인하는 인덕턴스의 해제를 제공하는 동심 정사각형으로서 도시된다. 트레이스들(324) 및 (326)은 그 트레이스들(324) 및 (326) 각각에 대한 연결 비아(196)가 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인 쌍 공급에 연결을 위하여 서로로부터 대각선으로 위치되는 방식으로 집적 회로(320)의 중앙에 비아들(196)에 연결된다.Referring to Figures 20A, 20B and 20C, the shielded and twisted pair supply through the differential and common mode filter 300 shows deeply embedded in the integrated circuit package 320. 20A shows a power bus trace 324 and a return bus trace 326 providing internal loads 188 through bond wires 190 connected to leads 319 surrounding the integrated circuit package 320. A top view of the integrated circuit package 320 with the top insulating layer 322 removed to reveal. Bus traces 324 and 326 are shown as a concentric square providing release of inductance due to opposite current flow through the bus traces. Traces 324 and 326 are connected from each other for connection via 196 to each of those traces 324 and 326 to connect to a shielded and twisted pair supply through differential and common mode filter 300. The vias 196 are connected to the center of the integrated circuit 320 in a diagonally located manner.
도 20B를 다시 참조하면, 단면도는 집적 회로(320)내에 깊숙히 파묻히고 제2레벨에서 그라운드 평면(328)상에 위치되고 집적 회로(320)의 저면에 그라운드 평면(328)을 통해 버스 트레이스 레벨로부터 수직으로 하방으로 연장하는 비아들(196)에 의해 버스 트레이스들에 연결된 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인 쌍 공급을 도시한다. 그라운드 평면(328) 레벨에서, 비아들(196)은 도 20C에서 가장 잘 도시된 것처럼 절연(330)에 의해 그라운드 평면으로부터 전기적으로 절연된다. 이전 실시예들에서 처럼, 집적 회로 패키지는 다중 파워 진입점들이 한 쌍의 파워 라인 핀들(도시 안됨)로 줄어드는 것과 같은 식으로 설계된다. 차동 및 공통 모드 필터(300)을 통한 실드되고 꼬인 쌍 공급은 트레이스들(324) 및 (326)사이의 물리적 분리의 소정 공간에 또한 대응하는 파워 진입 핀들에 가능하면 가깝게 소정 위치내에 위치되고, 비록 특별한 위치는 제한되지는 않지만 이 실시예에 있어서는 집적 회로(320)의 중심에 도시되었다. 단일 파워 진입 입구 및 그 파워 진입 입구에 대한 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인 쌍 공급의 근접은 집적 회로(320)로 출입할 수 있으며 집적 회로에 내부 또는 외부양쪽에 나머지 회로들과 간섭할 수 있는 노이즈의 양을 감소시킨다.Referring again to FIG. 20B, the cross-sectional view is embedded deep in the integrated circuit 320 and located on the ground plane 328 at the second level and from the bus trace level through the ground plane 328 at the bottom of the integrated circuit 320. The shielded and twisted pair feed through the differential and common mode filter 300 connected to the bus traces by vertically extending vias 196 is shown. At the ground plane 328 level, the vias 196 are electrically isolated from the ground plane by insulation 330 as best shown in FIG. 20C. As in the previous embodiments, the integrated circuit package is designed in such a way that multiple power entry points are reduced to a pair of power line pins (not shown). The shielded and twisted pair feed through the differential and common mode filter 300 is located in a location as close as possible to the power entry pins, which also corresponds to a given space of physical separation between the traces 324 and 326, although The particular location is not limited but is shown in the center of the integrated circuit 320 in this embodiment. Proximity of the shielded and twisted pair supply through the differential and common mode filter 300 to a single power entry inlet and its power entry inlet can enter and exit the integrated circuit 320 and the remaining circuits on either side of the integrated circuit or externally. Reduce the amount of noise that can interfere with
그라운드 평면은 또한 그라운드 평면(328)로부터 집적 회로(320)의 저면가지 하향 연장하는 비아들(332)과 함께 도시된다. 그 비아들(332)은 만약 특별한 응용을 위해 필요하다면 그라운드 평면(328)이 외부 그라운드(도시 안됨)에 연결가능하도록 한다. 비아들(196) 및 (332)는 와이어 본드들 또는 다른 종래의 인터커넥터들(도시 안됨)에 의해 그들의 각각의 외부 연결들과 연결된다.The ground plane is also shown with vias 332 extending downward from the ground plane 328 to the bottom of the integrated circuit 320. The vias 332 allow the ground plane 328 to connect to an external ground (not shown) if needed for a particular application. Vias 196 and 332 are connected to their respective external connections by wire bonds or other conventional interconnectors (not shown).
다른 관련된 실시예가 도 21에 단면도로서 도시된다. 이 실시예에와 도 20A-20C에 도시된 실시예의 주요 차이점은 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인 쌍 공급이 인쇄 회로 기판(334)상에 설치된 집적 회로 패키지(320)의 저면에 부착되었다는 것이다. 기판 덮걔(336)는 내부 로드들(188)을 드러내도록 집적 회로(320)로부터 옮겨진 것이 도시된다. 집적 회로 저면은 볼 그리드(342) 또는 다른 종래의 인터커넥터들 및 인쇄 회로 기판(334)를 통해 연장하는 비아들(344)을 통해 인쇄 회로 기판(334)상에 그라운드 평면(340)에 전기적으로 연결된 그라운드기판 층(338)을 포함한다. 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인 쌍 공급 공통 그라운드 도전성 밴드들(도시 안됨)은 솔더 또는 다른 종래 수단에 의해 그라운드 기판층(338)에 부착된다. 버스 트레이스들(324) 및 (326)은 비아들(196)에 의해 차동 및 공통 모드 필터(300)를 통한 실드되고 꼬인 쌍 공급의 차동 전극 밴드들(도시 안됨)에 연결된다. 비록 완전하게 도시되지는 않았지만, 비아들(196) 및 차동 전극 밴드 부착물들 둘다 절연(330)에 의해 그라운드 기판층(338)로부터 전기적으로 절연된다. 인터커넥터들(346) 및 (348)은 비아들(196)으로부터 하향 연장하고 집적 회로 패키지(320)를 제공하는 단일 파워 진입 입구(도시 안됨)에 연결된다.Another related embodiment is shown in cross section in FIG. 21. The main difference between this embodiment and the embodiment shown in FIGS. 20A-20C is that the bottom of the integrated circuit package 320 with shielded and twisted pair feed through the differential and common mode filters 300 is installed on the printed circuit board 334. Attached to the Substrate cover 336 is shown removed from integrated circuit 320 to expose internal rods 188. The integrated circuit bottom is electrically connected to the ground plane 340 on the printed circuit board 334 via vias 344 extending through the ball grid 342 or other conventional interconnects and the printed circuit board 334. Connected ground substrate layer 338. Shielded and twisted pair supply common ground conductive bands (not shown) through the differential and common mode filter 300 are attached to the ground substrate layer 338 by solder or other conventional means. Bus traces 324 and 326 are connected by vias 196 to differential electrode bands (not shown) of shielded and twisted pair supply through differential and common mode filter 300. Although not completely shown, both vias 196 and differential electrode band attachments are electrically isolated from ground substrate layer 338 by insulation 330. Interconnect 346 and 348 are connected to a single power entry inlet (not shown) that extends downwardly from vias 196 and provides an integrated circuit package 320.
또한 종래에 발견된 이산(discrete) 부품들을 결합하는 노동 강도 측면을 비교할 때, 차동 및 공통 모드 필터들을 사용하는 것은 더 쉽게 비용면에서 효율적인 제조방법을 제공함이 명백하다. 단지 차동 모드 커플링 캐패시터 및 두개의 공통 모드 디커플링 캐패시터들을 제공하도록 전기적 컨덕터들의 단부중 하나에만 연결이 필요하기 때문에, 시간과 공간이 모두 절약된다.In addition, when comparing the labor intensity aspects of combining conventionally found discrete components, it is evident that using differential and common mode filters provides an easier and more cost effective manufacturing method. Both time and space are saved because only one connection of the ends of the electrical conductors is needed to provide a differential mode coupling capacitor and two common mode decoupling capacitors.
이상 알 수 있는 바와 같이, 차동 및 공통 모드 필터 구조의 많은 다른 응용들이 가능하고 모든 실시예들에 보편적인 몇가지의 특징들의 관찰이 주목되야만 한다. 첫째로, 소정의 전기적 성질을 가진 재료는 유전체 재료에 제한되지 않고, 금속 산화막 배리스터(varistor) 재료, 페라이트(ferrite) 재료 및 다른 더욱 색다른 물질 이를 테면 마일라(Mylar) 필름 또는 소결된(sintered) 다결정(polycrystalline)을 포함하여 그 실시예들내에 다수중 하나를 포함할 수도있다. 어떤 재료가 사용되든지 간에, 공통 그라운드 플레이트들 및 전극 플레이트들의 결합은 한쌍의 전기적 컨덕터들로부터 두개의 라인 대 그라운드(line-to-ground) 디커플링 캐패시터들과 그 사의 라인 대 라인 차동 커플링 캐패시터들을 형성하도록 다수의 캐패시터들을 생성한다. 전기적 성질을 가지는 재료는 캐패시턴스 값들이 변할 것이고 및/또는 추가적 특징들 이를 테면 과전압(over-voltage) 및 서지 보호(surge protection) 또는 증가된 인덕턴스, 저항(resistance) 또는 상기 모두의 결합을 추가할 것이다.As will be appreciated, many other applications of differential and common mode filter structures are possible and the observation of some features that are common to all embodiments should be noted. Firstly, materials having certain electrical properties are not limited to dielectric materials, but may include metal oxide varistor materials, ferrite materials and other more exotic materials such as Mylar films or sintered. It may comprise one of many within its embodiments, including polycrystalline. Whatever material is used, the combination of common ground plates and electrode plates form two line-to-ground decoupling capacitors and their line-to-line differential coupling capacitors from a pair of electrical conductors. Create a number of capacitors. Materials with electrical properties will change in capacitance values and / or add additional features such as over-voltage and surge protection or increased inductance, resistance or a combination of all of the above. .
둘째로, 도시되었던 아니던 간에 모든 실시예에 있어서, 플레이트의 수, 공통 도전성 및 전극둘다는 평행한 다수의 캐패시터 요소들에 곱해질 수 있고 그에 의해 증가된 캐패시턴스 값들을 생성하는데 더해진다.Second, in all embodiments, if not shown, the number of plates, common conductivity, and both electrodes can be multiplied by multiple capacitor elements in parallel, thereby adding to the increased capacitance values.
셋째로, 중앙 도전성 플레이트 및 다수의 도전성 전극들의 결합을 감싸는 추가 공통 그라운드 도전성 플레이트들은 증가된 고유의 그라운드 및 서지 발산 지역 및 모든 실시예들에 있어서 패러데이 새장-유사 구조를 제공하도록 이용될 수 있다. 추가 공통 전극 도전 플레이트들은 출원인에 의해 도시되고 충분히 심사숙고된 실시예들중 하나를 가지고 이용될 수 있다.Third, additional common ground conductive plates surrounding the combination of the central conductive plate and the plurality of conductive electrodes can be used to provide an increased inherent ground and surge dissipation area and a Faraday cage-like structure in all embodiments. Additional common electrode conductive plates may be used with one of the embodiments shown and fully contemplated by the applicant.
넷째로, 차동 및 공통 전극 필터 구조는 그 소유의 전기적 특성들을 균형을이루도록 하고 그의 구조에 악영향을 미치는 내부 인덕턴스의 해제를 효과적으로 하여 전기 회로 시스템 라인 컨덕터들의 성능 붕괴를 방지하는 능력을 가진다.Fourthly, the differential and common electrode filter structures have the ability to balance their proprietary electrical characteristics and effectively release internal inductances that adversely affect their structure, thereby preventing performance breakdown of electrical circuit system line conductors.
다섯째로, 차동 및 공통 모드 필터의 이식성(portability)은 주요 회로 시스템 이를 테면, 그에 한정되지는 않지만 집적 회로 캐리어, 집적 칩 모듈, 시스템인터포우저(interposers), 커넥터 실시예들 또는 더 크고 또는 더 복잡한 전기 회로 시스템들에 순차적으로 어울리는 임의의 다른 하부-시스템들로의 삽입을 허용한다.Fifth, the portability of differential and common mode filters is not limited to major circuit systems such as, but not limited to, integrated circuit carriers, integrated chip modules, system interposers, connector embodiments or larger or more. Allows insertion into any other sub-systems that sequentially match complex electrical circuit systems.
최종적으로, 다수의 실시예들로부터 형상, 두께 또는 크기는 원하는 전기적 특성들에 의존하거나 차동 및 공통 모드 필터는 공통 그라운드 및 전극 플레이트들의 배치로부터 유래된 물리적 아키텍처에 기인하여 사용되는 응용분야들에 의존하여 변할 수도 있다는 것이 명백하다.Finally, from many embodiments the shape, thickness or size depends on the desired electrical properties or the differential and common mode filters depend on the applications used due to the physical architecture derived from the arrangement of the common ground and electrode plates. It is obvious that it may change.
비록 본 발명의 원리들, 바람직한 실시예들 및 바람직한 동작이 여기에 상세히 설명되었지만, 이것은 특별히 개시된 예시의 형태들에 한정된 것으로 해석되지 않는다. 따라서 그들은 여기에서의 바람직한 실시예의 다양한 변형들은 첨부된 청구범위에 의해 정의된 것처럼 본 발명의 사상 또는 범위로부터 벗어남이 없이 만들어 질 수 있는 그 기술 분야에 익숙한 사람들에게는 명백하게 될 것이다.Although the principles, preferred embodiments, and preferred operations of the present invention have been described in detail herein, it is not to be construed as limited to the forms of the specifically disclosed example. Therefore, they will be apparent to those skilled in the art that various modifications of the preferred embodiments herein can be made without departing from the spirit or scope of the invention as defined by the appended claims.
Claims (20)
Applications Claiming Priority (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13138699P | 1999-04-28 | 1999-04-28 | |
US60/131,386 | 1999-04-28 | ||
US13554299P | 1999-05-24 | 1999-05-24 | |
US60/135,542 | 1999-05-24 | ||
US13645199P | 1999-05-28 | 1999-05-28 | |
US60/136,451 | 1999-05-28 | ||
US13918299P | 1999-06-15 | 1999-06-15 | |
US60/139,182 | 1999-06-15 | ||
US14698799P | 1999-08-03 | 1999-08-03 | |
US60/146,987 | 1999-08-03 | ||
US16503599P | 1999-11-12 | 1999-11-12 | |
US60/165,035 | 1999-11-12 | ||
US18010100P | 2000-02-03 | 2000-02-03 | |
US60/180,101 | 2000-02-03 | ||
US18532000P | 2000-02-28 | 2000-02-28 | |
US60/185,320 | 2000-02-28 | ||
PCT/US2000/011409 WO2000065740A1 (en) | 1999-04-28 | 2000-04-28 | Energy conditioning circuit assembly |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020007391A KR20020007391A (en) | 2002-01-26 |
KR100427111B1 true KR100427111B1 (en) | 2004-04-17 |
Family
ID=27574898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-7013786A KR100427111B1 (en) | 1999-04-28 | 2000-04-28 | Energy conditioning circuit assembly |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1177641A4 (en) |
JP (1) | JP2002543661A (en) |
KR (1) | KR100427111B1 (en) |
CN (1) | CN1223107C (en) |
AU (1) | AU4805700A (en) |
HK (1) | HK1045915A1 (en) |
WO (1) | WO2000065740A1 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020122286A1 (en) * | 2000-10-17 | 2002-09-05 | X2Y Attenuators, Llc | Energy pathway arrangement |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7356050B2 (en) | 2003-12-17 | 2008-04-08 | Siemens Aktiengesellschaft | System for transmission of data on a bus |
US7675729B2 (en) * | 2003-12-22 | 2010-03-09 | X2Y Attenuators, Llc | Internally shielded energy conditioner |
WO2006093830A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Internally overlapped conditioners |
CN106527600A (en) * | 2016-12-21 | 2017-03-22 | 北京灵铱科技有限公司 | Adjusting sliding block type three-screen display equipment |
CN108665944A (en) * | 2018-04-19 | 2018-10-16 | 常州利明屏蔽有限公司 | The special integrated pp plates of MR screened rooms |
CN113556872A (en) * | 2021-08-23 | 2021-10-26 | 环旭(深圳)电子科创有限公司 | Multilayer circuit board provided with impedance-sensitive electronic components and method for producing same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142430A (en) * | 1990-03-28 | 1992-08-25 | Anthony Anthony A | Power line filter and surge protection circuit components and circuits |
US5337028A (en) * | 1992-05-27 | 1994-08-09 | Sundstrand Corporation | Multilayered distributed filter |
JP2965831B2 (en) * | 1992-12-10 | 1999-10-18 | ティーディーケイ株式会社 | Multilayer electronic components |
US5555150A (en) * | 1995-04-19 | 1996-09-10 | Lutron Electronics Co., Inc. | Surge suppression system |
WO1999052210A1 (en) * | 1998-04-07 | 1999-10-14 | X2Y Attenuators, L.L.C. | Component carrier |
US6018448A (en) * | 1997-04-08 | 2000-01-25 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
JP3470566B2 (en) * | 1997-09-19 | 2003-11-25 | 株式会社村田製作所 | Multilayer electronic components |
-
2000
- 2000-04-28 JP JP2000614574A patent/JP2002543661A/en active Pending
- 2000-04-28 CN CNB008094039A patent/CN1223107C/en not_active Expired - Fee Related
- 2000-04-28 EP EP00930194A patent/EP1177641A4/en not_active Withdrawn
- 2000-04-28 AU AU48057/00A patent/AU4805700A/en not_active Abandoned
- 2000-04-28 KR KR10-2001-7013786A patent/KR100427111B1/en not_active IP Right Cessation
- 2000-04-28 WO PCT/US2000/011409 patent/WO2000065740A1/en active IP Right Grant
-
2002
- 2002-08-01 HK HK02105664.2A patent/HK1045915A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP1177641A4 (en) | 2003-04-23 |
CN1223107C (en) | 2005-10-12 |
JP2002543661A (en) | 2002-12-17 |
AU4805700A (en) | 2000-11-10 |
EP1177641A1 (en) | 2002-02-06 |
CN1373938A (en) | 2002-10-09 |
KR20020007391A (en) | 2002-01-26 |
WO2000065740A1 (en) | 2000-11-02 |
HK1045915A1 (en) | 2002-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509807B1 (en) | Energy conditioning circuit assembly | |
US6606011B2 (en) | Energy conditioning circuit assembly | |
US6650525B2 (en) | Component carrier | |
US7427816B2 (en) | Component carrier | |
US7423860B2 (en) | Multi-functional energy conditioner | |
US7141899B2 (en) | Component carrier | |
JP2007515794A (en) | Internally shielded energy regulator | |
US11640860B2 (en) | Circuit module and interposer | |
KR100427111B1 (en) | Energy conditioning circuit assembly | |
US6995983B1 (en) | Component carrier | |
JP4418613B2 (en) | Energy regulator | |
US20070057359A1 (en) | Energy conditioning circuit assembly and component carrier | |
CN220233160U (en) | Circuit module | |
EP1222725B1 (en) | Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning | |
EP1873872A2 (en) | Component carrier | |
US20210399084A1 (en) | Electronic component module | |
KR100488303B1 (en) | A multi-functional energy conditioner | |
KR20020035845A (en) | Universal energy conditioning interposer with circuit architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121004 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |