KR100403691B1 - 반도체장치와그제조방법 - Google Patents

반도체장치와그제조방법 Download PDF

Info

Publication number
KR100403691B1
KR100403691B1 KR10-1996-0006004A KR19960006004A KR100403691B1 KR 100403691 B1 KR100403691 B1 KR 100403691B1 KR 19960006004 A KR19960006004 A KR 19960006004A KR 100403691 B1 KR100403691 B1 KR 100403691B1
Authority
KR
South Korea
Prior art keywords
pad
insulating layer
layer
semiconductor device
interlayer insulating
Prior art date
Application number
KR10-1996-0006004A
Other languages
English (en)
Other versions
KR960035835A (ko
Inventor
가오루 이와부치
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1995-49353 priority Critical
Priority to JP4935395A priority patent/JP3362545B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960035835A publication Critical patent/KR960035835A/ko
Application granted granted Critical
Publication of KR100403691B1 publication Critical patent/KR100403691B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

본 발명은 다수의 패드를 가지는 반도체소자를 포함하는 반도체장치와 그 제조방법에 관한 것이며, 다수의 패드를 가지는 반도체소자의 패드형성면에, 패드중의 하나에 도통하는 배선부가 다수 형성되고, 배선부의 소정 위치상에 범프가 다수형성되어 이루어진다. 따라서, 반도체소자와 회로기판과의 선팽창계수의 차에 기인하는 문제를 해소하여 충분한 신뢰성을 확보하는 동시에, 플립칩화에 의한 고밀도화의 효과를 충분히 발휘할 수 있고, 또한 비용상승을 억제할 수 있다.

Description

반도체장치와 그 제조방법{SEMICONDUCTOR DEVICE AND ITS MANUFACTURE}

본 발명은 패드에 도통하는 범프를 임의의 위치에 형성한 반도체장치와 그 제조방법에 관한 것이다.

최근에 반도체소자는 그 고밀도ㆍ고집적화ㆍ고속화가 더욱 진행되고, 이에 따라서 이들 반도체소자를 회로기판상에 고밀도로 실장(實裝)할 요구가 강해지고 있다.

반도체소자를 회로기판상에 실장하는 데는 종래 반도체소자를 세라믹스 또는 플라스틱으로 덮어 외부환경으로부터 보호하고, 단자를 냄으로써 실장하는 방법이 알려져 있다. 또, 고밀도화를 더욱 진행시키기 위하여, 근년에는 BGA 패키지가 주목을 모으고, 나아가서는 칩(반도체소자)상에 범프를 형성하고, 이것을 페이스다운(face-down)으로 회로기판에 접속하는 플립칩(flip chip)의 실용화 검토도 활발하게 이루어지고 있다.

도금법에 의한 범프의 형성방법은 예를 들면 일본국 특개평4(1992)-352429호에 개시되어 있으며, 이와 같은 도금법에 의한 범프형성의 일예를 도 1a 내지 도 1d를 참조하여 설명한다.

먼저, 도 1a에 나타낸 바와 같이 반도체소자(1)의 Al 패드(2)상에 증착법에 의하여 이 반도체소자(1) 및 Al 패드(2)의 상면 전체를 덮어 배리어메탈층(3)을 형성한다.

다음에 상기 배리어메탈층(3)의 전체면에 도금레지스트층(4)을 형성하고, 공지의 리소그라피기술, 에칭기술에 의하여 도 1b에 나타낸 바와 같이 Al 패드(2)의직상부(直上部)만을 개구시킨다.

이어서, 반도체소자(1)의 Al 패드(2)측의 면을 전계액중에 침지하여 통전함으로써, 도 1c에 나타낸 바와 같이 상기 Al 패드(2)의 직상부에 머시룸형의 솔더범프(5)를 형성한다.

그 후, 솔더범프(5)를 마스크로 하여 산 등에 의한 처리를 행하여, 레지스트층(4), 배리어메탈층(3)의 불필요한 부분을 각각 제거하고, 또한 플럭스를 도포한후 열처리하여, 솔더범프(5)를 용융처리하여 도 1d에 나타낸 바와 같은 구형(球形)의 범프(5a)로 한다.

그런데 전술한 바와 같은 플립칩실장은 일반적으로 반도체소자와 회로기판과의 선팽창계수가 다르므로, 동작에 의한 발열때문에 솔더범프에 응력이 집중하고, 범프에 크랙이 생겨서 최종적으로 전기적으로 개방상태, 즉 단선상태로 되어 버리는 것으로 알려져 있다.

이와 같은 열스트레스에 의한 응력은, 예를 들면 일본국 공업조사회에 의한 "고신뢰성 마이크로솔더링기술(p.275)" 등에 기재되어 있는 바와 같이, 코핀 - 메이슨(Coffin-Mason)의 식에 따르는 것이 일반적으로 알려져 있으며, 이와 같은 지견을 통하여, 반도체소자와 회로기판 사이에 범프를 통해서의 도통상태를 유지시키기 위하여, 여러 가지 수명연장을 위한 시책이 검토되고 있다. 예를 들면, 범프높이를 높이는 것이 범프를 통한 도통상태유지에 대해서의, 수명연장대책으로서 유망하다는 것을 알고 있다.

그런데, ASIC(Application Specific Integrated Circuit) 등과 같이 고밀도ㆍ고집적화가 구해지는 반도체소자에서는 출력단자수가 많아 Al 패드 사이의 간격이 좁아지고 있으며, 한편 상기한 도금법에서는 범프(5)(5a)의 높이가 전극간격(Al 패드(2),(2) 사이의 간격)으로 제한되어 있다. 즉, 이 제한을 넘어 구형의 범프(5a)의 높이를 높게 형성하려고 하면, 머시룸형의 솔더범프(5)의 형성시에 이 범프(5),(5) 사이가 연속되어 버리고, 전극사이(Al 패드(2),(2) 사이)가 전기적으로 단락하여 범프(5a)의 형성이 곤란하게 되어 버리기 때문이다. 예를 들면, Al 패드(2),(2)의 간격이 150㎛이며, 현실적인 레지스트두께를 40㎛로 한 경우, 얻어지는 범프(5a)의 높이는 70㎛ 정도가 한계로 되어 있는 것이다.

따라서, 이와 같은 종래의 도금법에서는 Al 패드 사이의 간격이 좁은 반도체 소자상에는 범프를 형성할 수 없는 것이다.

또, 상기 증착법에서는 범프형성을 위한 증착시에, 증착처리에 따라서 금속제 마스크가 온도상승함으로써 이 금속제 마스크가 휘어버리고, 결과로서 범프의 형성위치 정밀도가 나빠진다는 문제가 있고 상기 도금법과 마찬가지로 좁은 피치의 범프형성에는 적합하지 않는 것이다.

또, 선팽창계수차에 의한 열스트레스를 완화하는 시책으로서, 범프를 지그재그로 배열하여 범프에 걸리는 응력의 집중을 분산시키는 것이 알려져 있다 (예를 들면 소가(曾我)외 저, 일본국 전자정보통신학회 논문지(vol.J70-C, No.12pp.1575-1582 1987년 12월). 그러나 이 경우에는 Al 패드를 미리 지그재그형으로 배열하여 두기 때문에, 동일 출력단자수로 고려하면, 종횡으로 대략 등간격으로 Al 패드를 배열시킨 경우에 비하여 레이아웃상 반도체소자의 면적을 크게 하지 않으면 안되고, 비용ㆍ고밀도화라는 점에서 불만이 있다.

어떻게 하든지 종래의 플립칩실장기술에서는 고신뢰성을 얻기 위한 시책이 충분히 되어 있지 않은 것이다.

한편, 반도체소자를 실장하기 위한 회로기판에 있어서도, 그 가공정밀도상, 전극단자부의 간격의 한계가 150㎛ 정도로 되어 있으며, 이와 같은 이유에서도 종래의 플립칩실장기술에서는 그 범프 사이의 간격을 좁게 할 수 없는 것이다.

이리하여, 반도체소자에 있어서의 Al 패드간 간격은 현재 100㎛를 하회할 정도까지 파인피치화되어 있으므로, 이것에 대응하여 범프 사이의 간격도 좁게 하고, 플립칩화에 의한 이점인 고밀도화를 충분히 도모하고자 하는 요구가 있다. 그러나 현실상에서는 전술한 이유에 의하여 그 요구에 응할 수 없는 것이다.

또한, 현실상에서는 반도체소자의 고밀도화에 대응하여 회로기판도 그 전극단자부의 간격을 한계 가까이까지 좁게 하고 있으므로, 실장시에 있어서 반도체소자와의 위치맞춤 등을 엄밀한 정밀도로 행하지 않으면 안되고, 그러므로 이에 대응할 수 있는 고정밀도의 설비가 필요하게 되며, 따라서 비용상승을 초래하는 결과로 되어 있다.

본 발명은 상기 사정을 감안하여 이루어진 것이며, 그 목적으로 하는 바는 반도체소자와 회로기판과의 선팽창계수의 차에 기인하는 문제를 해소하여 충분한 신뢰성을 확보하는 동시에 플립칩화에 의한 고밀도화의 효과를 충분히 발휘할 수 있고, 또한 비용상승을 억제할 수 있는 반도체장치와 그 제조방법을 제공하는 것에있다.

도 1a 내지 도 1d는 종래의 범프(bump)의 형성법을 공정순으로 설명하기 위한 단면도이다.

도 2a 내지 도 2c는 본 발명의 반도체장치의 일실시예의 개략구성을 나타낸 도면이다.

도 3a 내지 도 3g는 본 발명의 반도체장치의 제조방법의 일실시예를 공정순으로 설명하기 위한 단면도이다.

도 4a는 전해도금장치의 개략구성도이다.

<도면의 주요부분에 대한 부호의 설명>

5. 머시룸(mushroom)형의 솔더범프, 10. 반도체장치,

11. 반도체소자, 12. 패드,

13. 제1 층간절연층, 13a. 개구부,

14. 배선부, 15. 제2 층간절연층,

16. 개구부, 17. 도전층,

18. 범프.

본 발명의 제1 실시예에 의한 반도체장치는 다수의 패드를 가지는 반도체소자의 패드형성면에 상기 패드중의 하나에 도통하는 배선부가 다수 형성되고, 이 배선부의 소정 위치상에 범프가 다수 형성되어 이루어진다.

본 발명의 제2 실시예에 의한 반도체장치의 제조방법은, 패드를 가지는 반도체소자상에 제1 층간절연층을 형성하고, 또한 이 제1 층간절연층의 상기 패드의 직상부를 개구하여 이 패드를 노출시키는 제1 공정, 상기 제1 층간절연층상에 상기 패드로부터 반도체소자상의 범프형성위치까지 연장된 패턴의 배선부를 형성하는 제2 공정, 상기 배선부를 덮어서 상기 제1 층간절연층상에 제2 층간절연층을 형성하고 이 제2 층간절연층의 상기 범프형성위치의 직상부를 개구하여 상기 배선부를 노출시키는 제3 공정, 상기 반도체소자의 제2 층간절연층을 형성한 측의 면에 도전층을 형성하는 제4 공정, 상기 도전층상에 도금레지스트층을 형성하고 상기 범프형성위치의 직상부를 개구하여 상기 도전층을 노출시키는 제5 공정, 그리고 상기 반도체소자의 도금레지스트층측을 전해액중에 침지하고 통전함으로써 상기 범프형성위치의 직상부에 범프를 형성하는 제6 공정을 가진다.

본 발명의 반도체장치에 의하면, 다수의 패드를 가지는 반도체소자의 패드형성면에, 상기 패드중 하나에 도통하는 배선부를 다수 형성하고, 이 배선부의 소정 위치상에 범프를 형성하였으므로, 이 소정의 위치를 미리 설정하여 둠으로써, 패드의 위치나 간격에 제한되지 않고 범프가 임의의 간격으로 형성배치되고, 이로써 범프가 임의의 높이로 형성된 것으로 된다. 그 결과, 반도체소자와 회로기판과의 열팽창계수의 차에 기인하여 범프가 열피로를 일으키는 것을 억제하여 그 수명을 장기화할 수 있고, 높은 신뢰성을 가진 상태로 플립칩실장을 가능하게 하고, 이로써 고밀도실장화를 한층 진척시킬 수 있다.

또, 본 발명에 있어서 범프를 임의의 위치에 형성할 수 있으므로, 미리 범프사이의 간격을 충분히 넓게 잡아둠으로써 실장정밀도를 종래와 같이 엄하게 할 필요가 없어지므로, 회로기판에의 실장시 이 회로기판의 전극단자부와의 위치맞춤이 용이하게 되기 때문에, 고정밀도의 설비를 사용하지 않고 충분한 신뢰성을 가지는 실장을 행할 수 있고, 이로써 실장불량을 방지하여 비용절감을 도모할 수 있다.

전슬한 바와 같이, 범프를 임의의 위치에 형성할 수 있으므로, 반도체소자의 파인피치화에 따라서 그 패드간격이 회로기판의 전극단자부 사이의 간격에 비하여 보다 협소화해도 이것에 용이하게 대응하여 고밀도의 실장을 가능하게 할 수 있다.

또, 반도체소자로서 종래의 구성의 것을 그대로 사용하고, 회로기판에의 플립칩실장을 가능하게 할 수 있기 때문에, 고밀도실장을 위하여 막대한 시간이나 비용을 들여 전혀 신규의 반도체소자를 개발할 필요가 없으므로 각별히 낮은 비용으로도 고밀도실장을 가능하게 할 수 있다.

다음에, 본 발명에 대하여 실시예에 따라서 상세히 설명한다.

도 2a는 본 발명의 반도체장치의 일실시예를 나타낸 도면이고, 도 2a에 있어서 도면 부호 10은 반도체장치, 11은 반도체소자이다. 반도체소자(11)는 평면에서 보아 대략 정방형상의 공지의 것으로, 그 한쪽의 면에는 회로기판(도시 생략)과 전기적ㆍ기계적으로 접속하기 위한 다수의 패드(12)가 소정의 간격으로 형성 배치되어 있다. 또, 이 반도체소자(11)상에는 상기 패드(12)를 제외한 위치에 전체 표면을 덮는 제1 층간절연층(13)이 형성되어 있다. 이 제1 층간절연층(13)은 무기계 또는 유기계의 절연물로 이루어지는 것으로, 후술하는 바와 같이 반도체소자(11)와 배선부와의 사이의 전기적 영향을 배제하기 위한 것이다. 그리고 이 제1 층간절연층(13)은 상기 패드(12)와 대략 동일한 두께로 형성된 것으로 이루어져 있다.

패드(12) 및 제1 층간절연층(13)의 위에는 개개의 패드(12)상으로부터 제1층간절연층(13)의 소정 위치에 연장되는 배선부(14)가 다수 형성되어 있다. 이들 배선부(14)는 각각 하나의 패드(12)상에 배치되어 이에 도통하는 동시에 그 선단부가 미리 설정된 범프형성위치에까지 연장되어 형성된 것으로, 예를 들면 Au/Cu/Ti등으로 구성된 적층금속배선에 의하여 형성된 것이다.

또, 이와 같은 배선부(14) 및 제1층간절연층(13)의 위에는 제2층간절연층(15)이 형성되어 있다. 이 제2 층간절연층(15)은 제1 층간절연층(13)과 마찬가지로 무기계 또는 유기계의 절연물로 이루어지는 것으로, 배선부(14)의 손상을 방지하기 위한 것이다.

이 제2 층간절연층(15)에는 그 범프형성위치와 대응하는 개소에 각각 상기 배선부(14)의 상면의 일부를 노출시키는 개구부(16)가 형성되어 있으며, 이들 개구부(16)내의 노출된 배선부(14)의 상면에는 각각 도전층(17)을 통하여 구형의 범프(18)가 형성되어 있다. 도전층(17)은 후술하는 바와 같이 범프(18)의 형성을 위하여 배치된 것이며, Cu, Au 등의 금속으로 형성된 것이다. 범프(18)는 반도체소자(11)를 회로기판에 전기적ㆍ기계적으로 접속하기 위한 돌기물이다. 그리고 범프(18)에 대해서는 통상 공정(共晶) 솔더, 고융점 솔더 등의 땜납에 의하여 형성되지만, 예를 들면 Ni, Cu 등의 금속으로 형성한 것이어도 되고, 이들 금속으로 형성한 후 그 표면에 귀금속을 도금한 것이어도 된다.

또, 이와 같은 범프(18)는 도 2b에 나타낸 바와 같이, 반도체소자(11)에 있어서의 패드형성면상의 주변부에서 3열로 정렬배치된 것으로 이루어져 있다. 이 3열로 배치된 다수의 범프(18)중의 최외부의 1열, 즉 상기 패드형성면의 주변측에 있는 범프(18a)는 반도체소자(11)의 패드(12)중, 신호핀으로 될 패드에 도통하도록 형성된 것이며, 또 내측의 2열에 있는 범프(18b)는 반도체소자(11)의 패드(12)중, 전원핀으로 될 패드에 도통하도록 형성된 것이다. 여기서, 반도체소자(11)에 형성된 패드(12)는 도 2b에 도시되어 있지 않지만, 반도체소자(11)의 주변부에만 형성되어 있으므로, 상기 범프(18)중 내측에 배치된 범프(18b)는 주변부에 형성된 패드(12)에 배선부(14)를 통하여 접속된 것으로 이루어져 있다.

그리고 범프(18)의 배치에 대해서는 반도체소자의 구성, 즉 그 형상이나 핀수 등에 의하여 적당히 변경가능하고, 예를 들면 도 2c에 나타낸 바와 같은 배치로 해도 된다. 여기서, 도 2c에 나타낸 범프(18)의 배치에 있어서도 그 주변측의 최외부의 1열이 신호핀으로 될 패드에 도통하도록 형성되고, 내측의 2열이 전원핀으로 될 패드에 도통하도록 형성되어 있다.

이와 같은 구성의 반도체장치(10)에 있어서는, 미리 설정한 소정 위치에 범프(18)를 패드(12)에 배선부(14)를 통하여 도통한 상태로 형성한 것으로 이범프(18)가 패드(12)의 위치나 그 간격으로 제한되지 않고 형성된 것으로 이루어지므로, 그 높이나 간격이 미리 설정된 사양에 따라서 지장없이 형성된 것으로 된다.

또, 반도체소자(11)상에 제1 층간절연층(13)을 형성하였으므로, 범프(18) 등으로부터 방출되는 α선에 의하여 반도체소자(11)가 소프트에러를 일으키는 것을 방지할 수 있고, 또 반도체소자(11)상에 형성되는 패드(12)와 구성요소와의 선팽창계수의 차에 의하여 생기는 반도체소자(11)상의 패드(12)의 손상을 방지할 수 있으며, 범프(18)의 하부에 가해지는 스트레스를 완화할 수 있다. 따라서, 이 반도체장치(10)는 반도체소자(11)를 보호하여 그 디바이스특성을 장기에 걸쳐 유지할 수 있다.

또한, 신호핀으로 될 패드(12)에 도통하는 범프(18a)를 긴변측에, 전원핀으로 될 패드(12)에 도통하는 범프(18b)를 그 내측에 형성 배치하였으므로, 이것을 회로기판에 실장하면 배선수가 많고 따라서 회로기판으로부터 다시 인출하기 위한 배선이 복잡하게 되는 신호배선을 회로기판의 주변부에 집중시킬 수 있고, 한편 전원배선을 회로기판의 내측에 1개 배치하는 것만으로 좋다. 따라서, 회로기판의 배선을 용이하게 할 수 있는 동시에, 회로기판에 실장된 후의 장치의 컴퓨터 등에의 탑재를 용이하게 할 수 있다.

그리고, 도 2b 및 도 2c에 나타낸 예에서는, 범프(18)중 주변측의 1열을 신호핀으로 될 패드에 도통시키고, 다른 열의 것을 전원핀으로 될 패드에 도통시켰으나, 설계상, 예를 들면 주변측의 2열을 신호핀에 도통시키고, 나머지를 전원핀에 도통시켜도 되는 것은 물론이고, 또 내측에 위치하는 범프(18)중 임의의 것을 이른바 더미의 범프로서 방열용으로 해도 된다.

다음에, 본 발명에 따른 반도체장치(10)의 제조방법의 일실시예를 설명한다.

먼저, 도 3a에 나타낸 바와 같이, Al 등으로 이루어지는 패드(12)를 가진 반도체소자(11)를 준비한다. 그리고 도 3a에 있어서는 패드(12)를 하나밖에 나타내고 있지 않지만, 반도체소자(11)는 전술한 바와 같이 다수의 패드(12)를 가지고 있으며, 이들 패드(12) 사이의 간격은 이 예에서는 150㎛로 되어 있다.

다음에, 상기 반도체소자(11)의, 패드(12)를 형성한 측의 면상에, 제3b도에 나타낸 바와 같이 제1 층간절연층(13)을 형성하고, 또한 이 제1 층간절연층(13)에 상기 패드(12)의 직상부를 개구하여 이 패드(12)를 노출시키는 개구부(13a)를 형성한다. 구체적으로는, 예를 들면 감광성 폴리이미드 [상품명 : UR-3100(도레이(Toray)사제)]를 반도체소자(11)상에 스핀코트하여 두께 5㎛ 정도의 절연층을 얻고, 이것을 100℃에서 2분간 프리베이크(pre-baked)처리하여 제1 층간절연층(13)으로 한다. 그리고 미리 준비한 노광마스크를 사용하고, 이것을 통하여 노광하여 다시 현상처리함으로써 도 3b 중 2점쇄선으로 나타낸 부분을 제거하여 패드(12)의 상면을 노출시키는 개구부(13a)를 형성한다.

이어서, 도 3c에 나타낸 바와 같이 상기 제1 층간절연층(13)상에 패드(12)로부터 반도체소자(11)상의 범프형성위치까지 연장된 패턴의 배선부(14)를 형성한다. 이 배선부(14)의 형성방법으로는, 먼저 상기 제1 층간절연층(13)상에 레지스트[상품명 : OPR-800 (도쿄오카(東京應化)사제)]를 스핀코트하여 두께 5㎛ 정도로 형성하고, 다시 100℃로 90초간 프리베이크처리한 후, 미리 준비한 노광마스크를 사용하여 이것을 통하여 노광하여 다시 현상처리함으로써 패드(12)로부터 범프형성위치까지 연장된 배선부의 네가티브패턴을 형성한다. 다음에, 상기 레지스트층상의 전체면에 스퍼터법 등의 증착법에 의하여 Ti, Cu, Au를 차례로 각각 0.1㎛, 0.5㎛, 0.1㎛의 두께로 되도록 퇴적하여 적층구조의 배리어메탈층을 형성한다. 그 후, 반도체소자(11)의 베리어메탈층을 형성한 측의 면을 레지스트박리액에 침지하여 레지스트층을 용해처리함으로써 레지스트층상의 배리어메탈층을 동시에 제거하고, 남은 배리어메탈층을 배선부(14)로 한다.

이어서, 얻어진 배선부(14)를 덮어 상기 제1 층간절연층(13)상에 도 3d에 나타낸 바와 같이 제2 층간절연층(15)을 형성하고, 이 제2 층간절연층(15)의 상기 범프형성위치의 직상부를 개구하여 상기 배선부(14)를 노출시키는 개구부(16)를 형성한다. 구체적으로는, 예를 들면 감광성 폴리이미드[상품명 : UR-3100 (도레이사제)]를 제1 층간절연층(13)상에 스핀코트하여 두께 5㎛ 정도의 절연층을 얻고, 이것을 100℃에서 2분간 프리베이크처리하여 제2 층간절연층(15)으로 한다. 그리고 미리 준비한 노광마스크를 사용하고, 이것을 통하여 노광하여 다시 현상처리함으로써, 내경 80㎛의 원형의 개구면을 가지는 개구부(16)를 형성한다.

이어서, 제2 층간절연층(15)을 형성한 측의 면에, 스퍼터 등의 증착법에 의하여 Cu, Au의 순으로 퇴적하고, 도 3e에 나타낸 바와 같이 두께 1.0㎛의 Cu층, 두께 0.1㎛의 Au층으로 이루어지는 적층구조의 도전층(17)을 형성한다. 여기서, Au층을 배치한 것은 Cu층의 산화방지막으로서 기능시키기 위해서이다.

이어서, 도 3f에 나타낸 바와 같이, 이 도전층(17)상에 도금레지스트층(19)을 형성하고, 상기 범프형성위치의 직상부, 즉 제2 층간절연층(15)의 개구부(16)의 직상부를 개구하여 상기 도전층(17)을 노출시키는 개구부(19a)를 형성한다. 구체적으로는, 예를 들면 도금용 레지스트[상품명 : PMER MR-19(도쿄오카사제)]를 스핀코트하여 두께 40㎛ 정도의 도금레지스트층(19)을 얻고, 상기 제2 층간절연층(15)을 처리할 때와 동일 노광마스크를 사용하여 노광하고, 다시 현상처리함으로써 내경 80㎛의 원형으로 패터닝함으로써 개구부(16)에 연통하는 개구부(19a)를 형성한다.

이어서, 이와 같이 하여 도금레지스트층(19)을 형성한 반도체소자(11)를 도4a에 나타낸 바와 같은 전해도금장치(20)의 전해도금액(21)중에 침지하고, 통전함으로써, 상기 범프형성위치의 직상부, 즉 도 3g에 나타낸 바와 같이 도금레지스트층(19)의 개구부(19a)내에 머시룸형의 솔더범프(5)를 형성한다. 여기서, 전해도금장치(20)는 공지의 구성으로 이루어지는 것이고, 장치 본체(20a)내에 전해도금액(21)을 저류하는 동시에, 이 전해도금액(21)중에 Pt/Ti 메시전극으로 이루어지는 양극(陽極)(22)을 배치한 것이다. 양극(22)은 전원(23)에 접속된 것이고, 이 전원(23)에는 캐소드전극으로 될 핀(도시생략)을 가진 캐소드급전부(24)가 접속되어 있다.

이와 같은 전해도금장치(20)에 의한 범프(5)의 형성방법을 설명하면, 먼저 전해도금장치(20)의 전해도금액(21)에 반도체소자(11)의 도금레지스트층(19)측을 침지시키고, 또한 이 상태에서 캐소드급전부(24)의 핀을 반도체소자(11)에 맞대어, 그 도금레지스트층(19)을 돌파하여 이 핀을 반도체소자(11)의 도전층(17)에 도통시킨다. 이어서, 전원(23)으로부터 캐소드급전부(24)를 통하여 도전층(17)에 1.5A/dm2의 마이너스전류를 흐르게 하고, 또한 전해도금액 [상품명 : LD-5 (이시하라(石原)약품사제)](21)을 전해도금장치(20)에 배치된 펌프(25)로 분사한다. 그리고, 이 상태에서 예를 들면 실온에서 3시간 걸리고, 이로써 Pb : Sn=95 : 5의 솔더를 도금레지스트층(19)의 개구부(19a), 제2 층간절연층(15)의 개구부(16)내에 노출되는 도전층(17)상에 도금하여 높이 100㎛의 머시룸형의 솔더범프(5)를 얻는다.

그 후, 솔더범프(5)를 형성한 반도체소자(11)상의 도금레지스트층(19)을 아세톤으로 용해ㆍ제거하고, 또한 도금레지스트층(19)이 제거됨으로써 노출된 도전층(17)을, 에칭액을 사용하여 제거한다. 그리고, 도전층(17)의 에칭액으로서는, 도전층(17)을 형성하는 Au층용으로서, (NH4I+I2+CH3COOH)의 혼합용액이 사용되고, Cu층용으로서, (NH4OH+H2O2+EDTA)의 혼합용액이 사용된다.

그리고, 이와 같이 도전층(17)의 에칭처리를 행한 후, 그 표면, 즉 제2 층간절연층(15)상에 플럭스[상품명 : RH-5186 (닛폰알파메탈사제)]를 스핀코트하고, 다시 핫플레이트상에서 350℃로 30초간의 열처리를 행하고, 머시룸형의 솔더범프(5)를 용해시킴으로써, 도 2a에 나타낸 바와 같이 높이 100㎛의 구형의 범프(18)를 형성하여 반도체장치(10)를 얻는다.

그리고 이와 같은 방법에 의하여, 도 2b 및 도 2c에 나타낸 범프(18)의 레이아웃과는 별도로, 500㎛의 간격으로 100㎛의 높이의 범프를 에리어형으로 240개 형성할 수 있었다.

이와 같은 반도체장치(10)의 제조방법에 있어서는, 패드(12)에 도통하는 배선부(14)상의 미리 설정한 범프형성위치의 직상부에 범프(18)를 형성하므로, 패드(12)의 위치나 그 간격에 제한되지 않고 범프(18)를 임의의 위치에서 또한 임의의 간격으로 형성배치할 수 있고, 이로써 범프(18)를 임의의 높이로 형성할 수 있다. 따라서 반도체소자(11)와 회로기판과의 열팽창계수의 차에 기인하여 범프가열피로를 일으키는 것을 억제하여 그 수명을 장기화할 수 있다.

또, 범프(18)를 임의의 위치에 형성할 수 있으므로, 미리 범프(18),(18) 사이의 간격을 충분히 넓게 잡아둠으로써, 반도체소자(11)를 회로기판에 실장할 때 그 위치맞춤을 용이하게 행할 수 있다.

또, 반도체소자(11)로서 종래의 구성의 것을 그대로 사용하고, 회로기판에의 플립칩실장을 가능하게 할 수 있다.

그리고 상기 실시예에서는 제1 층간절연층(13), 제2 층간절연층(15)으로서 폴리이미드로 이루어지는 절연층을 사용하였으나, 예를 들면 이에 대신하여, SiNx등의 질화막으로 대표되는 무기물을 절연층으로서 사용해도 되고, 이 경우에는 레지스트를 사용하여 리소그라피, 에칭을 행하는 종래 공지의 방법에 의하여 개구부(13a, 16)를 형성하면 된다.

또, 배리어메탈층으로서 Ti/Cu/Au를 사용하였으나, 예를 들면 최하층 금속으로서, Ti에 대신하여 Cr을 사용해도 된다.

또한, 상기 실시예에서는, 배선부(14)의 형성방법으로서 제1 층간절연층(13)상에 레지스트를 형성하고 이것에 배선부(14)의 네가티브패턴을 형성한 후 배리어메탈층을 형성하고 다시 레지스트층을 용해제거하는 방법을 채용하였으나, 그 외에 예를 들면, 제1 층간절연층(13) 및 패드(12)상에 배리어메탈층을 형성하고, 다시 레지스트층을 형성하여 이것에 노광 현상처리를 행하여 배선부(14)의 포지티브패턴을 형성하고, 이어서 배리어메탈층의 불요부분을 산 등에 의하여 에칭제거하고, 그 후 레지스트박리액에 의하여 레지스트층을 제거하고 배선부(14)를 형성한다는 방법을 채용해도 된다.

또, 전해도금장치(20)에 의한 머시룸형의 범프(5)의 형성법으로서, 상기 실시예에 나타낸 방법 대신에 다음의 방법을 채용할 수도 있다.

전해도금액(21)으로서 앞에 사용한 LD-5 (상품명 : 이시하라약품사제)에 대신하여 40℃로 가열한 설파민니켈을 사용하고, 이것을 펌프(25)로 분사하는 동시에 상기 방법과 동일하게 하여 전원(23)으로부터 캐소드급전부(24)를 통하여 도전층(17)에 1.0A/dm2의 마이너스전류를 흐르게 하고, 이로써 높이 50㎛의 머시룸형의 니켈범프를 얻는다. 이어서, 전해도금액(21)을 아황산금에 대신하여 재차 전해도금을 행함으로써 앞에 형성한 니켈범프의 위에 두께 0.1㎛의 금도금을 행한다.

이와 같은 방법에 의하면, 얻어지는 범프에 금도금이 실시되어 있으므로, 내산화성이 우수한 것으로 되어 범프의 수명을 더욱 연장할 수 있다.

전술한 바와 같이, 본 발명의 바람직한 실시예에 대하여 설명하였으나, 이 설명은 단지 예시를 위한 것이며, 다음의 특허청구범위의 사상 및 특허청구범위를일탈하지 않고 여러가지 변경 및 변형을 가할 수 있다는 것을 알 수 있다.

Claims (6)

  1. 다수의 패드를 포함하는 반도체 소자,
    상기 반도체 소자상에 형성되고, 상부만이 노출된 상기 패드가 위치하는 개구부가 형성된 제1 층간절연층,
    대응하는 상기 개구부에서 상기 패드에 각각 연결되고, 측면으로 뻗어 있는 다수의 배선부,
    상기 제1 층간절연층 및 상기 배선부상에 형성되고, 상기 패드로부터 횡방향으로 멀리 떨어진 위치에서 개구부가 상기 배선부에 형성된 제2 층간절연층,
    상기 각 제2 층간절연층의 개구부내에 형성되어 상기 제2 층간절연층 개구부의 내부 에지와 완전히 접촉하고, 상기 각 제2 층간절연층의 개구부에서 상기 각 배선부에 직접 접촉하며 상기 제2 층간절연층의 높이보다 크지 않은 높이를 가진 도전층, 및
    상기 제2 층간절연층의 개구부 중 하나에 형성되며, 상기 도전층에 직접 접촉하여 대응하는 상기 배선부에 도통가능하도록 각각 연결되는, 도전성 소재로 된 다수의 범프
    를 포함하는 반도체 장치.
  2. 제1항에서,
    상기 범프는 2개의 군으로 분류되고, 상기 범프의 군 중 중 하나는 상기 패드중 신호핀으로 될 패드에 도통하며 상기 패드형성면의 주변부에 배치되고, 상기 범프의 군 중 다른 하나는 상기 패드 중 전원 공급 핀으로 될 패드에 도통하며, 상기 패드형성면의 내측에 배치되는 반도체장치.
  3. 패드를 가지는 반도체소자상에 회로기판과 전기적ㆍ기계적으로 접속되는 범프를 형성하는 반도체장치의 제조방법으로서,
    상기 반도체소자상에 제1 층간절연층을 형성하고, 상기 제1 층간절연층의 상기 패드의 직상부를 개구하여 상기 패드를 노출시키는 제1 공정,
    상기 제1 층간절연층상에 상기 패드로부터 반도체소자상의 범프형성위치까지 연장된 패턴의 배선부를 형성하는 제2 공정,
    상기 배선부를 덮어서 상기 제1 층간절연층상에 제2 층간절연층을 형성하고, 상기 제2 층간절연층의 상기 범프형성위치의 직상부에 개구하여 상기 배선부를 노출시키는 제3 공정,
    상기 반도체소자의 제2 층간절연층을 형성한 측의 면에 도전층을 형성하는 제4 공정,
    상기 도전층상에 도금레지스트층을 형성하고, 상기 범프형성위치의 직상부를 개구하여 상기 도전층을 노출시키는 제5 공정, 및
    상기 반도체소자의 도금레지스트층측을 전해액중에 침지하고, 통전함으로써 상기 범프형성위치의 직상부에 범프를 형성하는 제6 공정
    을 포함하는 반도체장치의 제조방법.
  4. 제1항에서,
    상기 반도체소자상에 위치하며, 상기 제1 층간절연층 및 상기 제2 층간절연층에 연통하여 형성되는 추가 개구부들에 위치하는 추가 패드, 및
    상기 추가 패드상에 위치하고, 상기 추가 패드와 도통하는 상기 추가 개구부들상에 위치하는 추가 범프
    를 더 포함하는 반도체장치.
  5. 제1항에서,
    상기 범프는
    상기 반도체소자의 주위에 인접한 주변 범프, 및
    상기 반도체소자의 주위로부터 이격된 내부 범프
    를 포함하는 반도체장치.
  6. 제5항에서,
    상기 주변 범프는 상기 배선부를 통하여 상기 반도체 소자에 신호를 전달하는 상기 패드와 연결되고, 상기 내부 범프는 상기 배선부를 통하여 상기 반도체 소자에 전원을 전달하는 상기 패드와 연결되는 반도체장치.
KR10-1996-0006004A 1995-03-09 1996-03-08 반도체장치와그제조방법 KR100403691B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1995-49353 1995-03-09
JP4935395A JP3362545B2 (ja) 1995-03-09 1995-03-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960035835A KR960035835A (ko) 1996-10-28
KR100403691B1 true KR100403691B1 (ko) 2004-01-07

Family

ID=12828662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1996-0006004A KR100403691B1 (ko) 1995-03-09 1996-03-08 반도체장치와그제조방법

Country Status (3)

Country Link
US (2) US6008543A (ko)
JP (1) JP3362545B2 (ko)
KR (1) KR100403691B1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US6169022B1 (en) * 1997-10-13 2001-01-02 Fujitsu Limited Method of forming projection electrodes
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
EP1030357A4 (en) * 1997-10-30 2004-10-20 Hitachi Ltd Semiconductor device and method for manufacturing the same
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
KR100551607B1 (ko) * 1998-01-19 2006-02-13 시티즌 도케이 가부시키가이샤 반도체 패키지
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP3727172B2 (ja) * 1998-06-09 2005-12-14 沖電気工業株式会社 半導体装置
US6162718A (en) * 1998-09-04 2000-12-19 Advanced Micro Devices High speed bump plating/forming
JP2000100814A (ja) 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
WO2000044041A1 (en) 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
KR100687548B1 (ko) * 1999-01-27 2007-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP3715816B2 (ja) * 1999-02-18 2005-11-16 ローム株式会社 半導体チップ
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
US7215131B1 (en) 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US6150729A (en) * 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
JP3610262B2 (ja) * 1999-07-22 2005-01-12 新光電気工業株式会社 多層回路基板及び半導体装置
JP2010192928A (ja) * 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
JP2001339047A (ja) * 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
TW577152B (en) 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP2007335888A (ja) * 2000-12-18 2007-12-27 Hitachi Ulsi Systems Co Ltd 半導体集積回路装置
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US6605525B2 (en) * 2001-05-01 2003-08-12 Industrial Technologies Research Institute Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
JP3534717B2 (ja) * 2001-05-28 2004-06-07 シャープ株式会社 半導体装置の製造方法
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US7453159B2 (en) * 2001-07-10 2008-11-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
TW536765B (en) * 2001-10-19 2003-06-11 Acer Labs Inc Chip package structure for array type bounding pad
JP4154219B2 (ja) * 2001-12-25 2008-09-24 キヤノン株式会社 湿式ガス処理方法
US8441113B2 (en) 2002-01-09 2013-05-14 Micron Technology, Inc. Elimination of RDL using tape base flip chip on flex for die stacking
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP2003243538A (ja) 2002-02-12 2003-08-29 Hitachi Ltd 半導体集積回路装置
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7498666B2 (en) * 2004-09-27 2009-03-03 Nokia Corporation Stacked integrated circuit
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
JP4726679B2 (ja) * 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
US7749885B2 (en) * 2006-12-15 2010-07-06 Micron Technology, Inc. Semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5285385B2 (ja) * 2008-10-15 2013-09-11 株式会社フジクラ 積層配線基板の製造方法
TWI429039B (en) * 2010-10-21 2014-03-01 Via Tech Inc Integrated circuit package and phisical layer interface arrangement
CN102110666B (zh) * 2010-11-23 2012-12-12 威盛电子股份有限公司 集成电路芯片封装及实体层介面排列
JP2012129570A (ja) * 2012-04-03 2012-07-05 Megica Corp チップの製造方法
KR20170026702A (ko) 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170026703A (ko) 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087314A (en) * 1976-09-13 1978-05-02 Motorola, Inc. Bonding pedestals for semiconductor devices
JPS62150728A (en) * 1985-12-25 1987-07-04 Hitachi Ltd Tape carrier and semiconductor device using the same
JPS6378555A (en) * 1986-09-20 1988-04-08 Fujitsu Ltd Asemiconductor device
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
US5220199A (en) * 1988-09-13 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
US4994902A (en) * 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
JPH03250628A (en) * 1990-02-28 1991-11-08 Hitachi Ltd Semiconductor device
JPH04346231A (en) * 1991-05-23 1992-12-02 Canon Inc Manufacture of semiconductor device
JPH07502377A (ko) * 1991-12-18 1995-03-09
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
KR960016007B1 (ko) * 1993-02-08 1996-11-25 김광호 반도체 칩 범프의 제조방법
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5641988A (en) * 1993-12-22 1997-06-24 Vlsi Technology, Inc. Multi-layered, integrated circuit package having reduced parasitic noise characteristics
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
JP3238011B2 (ja) * 1994-07-27 2001-12-10 株式会社東芝 半導体装置
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
US5534465A (en) * 1995-01-10 1996-07-09 At&T Corp. Method for making multichip circuits using active semiconductor substrates
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application

Also Published As

Publication number Publication date
US6008543A (en) 1999-12-28
JP3362545B2 (ja) 2003-01-07
JPH08250498A (ja) 1996-09-27
US6030890A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
US3501681A (en) Face bonding of semiconductor devices
KR960006763B1 (ko) 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법
KR100643986B1 (ko) 반도체 장치 및 그 제조 방법과 회로 기판 및 전기 광학장치, 및 전자기기
US8390116B1 (en) Flip chip bump structure and fabrication method
US5792594A (en) Metallization and termination process for an integrated circuit chip
US6703310B2 (en) Semiconductor device and method of production of same
US5854513A (en) Semiconductor device having a bump structure and test electrode
KR100540524B1 (ko) 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치, 회로기판 및 전자 기기
US6653563B2 (en) Alternate bump metallurgy bars for power and ground routing
US6699787B2 (en) Semiconductor device and method of production of same
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
KR100499306B1 (ko) 반도체장치및그제조방법
US7338884B2 (en) Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US6812573B2 (en) Semiconductor device and method for manufacturing the same
KR910006949B1 (ko) 범프 및 그 형성방법
US20010026010A1 (en) Semiconductor device and process of production of same
US7262975B2 (en) Multilayer printed wiring board
EP0373241B1 (en) Film carrier and method of manufacturing same
JP3700563B2 (ja) バンプの形成方法及び半導体装置の製造方法
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
US5654584A (en) Semiconductor device having tape automated bonding leads
CN1294635C (zh) 凸起的形成方法、半导体器件的制造方法
US4993148A (en) Method of manufacturing a circuit board
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
KR100417367B1 (ko) 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee