KR100373322B1 - 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로 - Google Patents

전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로 Download PDF

Info

Publication number
KR100373322B1
KR100373322B1 KR10-2000-0086651A KR20000086651A KR100373322B1 KR 100373322 B1 KR100373322 B1 KR 100373322B1 KR 20000086651 A KR20000086651 A KR 20000086651A KR 100373322 B1 KR100373322 B1 KR 100373322B1
Authority
KR
South Korea
Prior art keywords
terminal
transfer conductance
capacitor
positive
negative
Prior art date
Application number
KR10-2000-0086651A
Other languages
English (en)
Other versions
KR20020058541A (ko
Inventor
서혜주
권종기
김귀동
정희범
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2000-0086651A priority Critical patent/KR100373322B1/ko
Publication of KR20020058541A publication Critical patent/KR20020058541A/ko
Application granted granted Critical
Publication of KR100373322B1 publication Critical patent/KR100373322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0427—Filters using a single transconductance amplifier; Filters derived from a single transconductor filter, e.g. by element substitution, cascading, parallel connection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 옵셋 보정 및 노이즈 억제를 위한 전달컨덕턴스-캐패시터(Gm-C) 필터용 주파수 튜닝회로를 제공하고자 하는 것으로, 이를 위한 본 발명의 튜닝회로는 기준전원을 제공하기 위한 기준전원 공급수단; 제어하고자 하는 필터의 전달 컨덕턴스와 동일한 전달 컨더턴스 값을 가진 제1 전달 컨덕턴스 증폭기를 구비하여 상기 기준전원에 응답된 상기 제1 전달 컨덕턴스 증폭기의 옵셋에 비례하는 충전전압 및 방전전압을 교대로 주기적으로 생성하기 위한 제1 적분수단; 제2 전달 컨덕턴스 증폭기를 구비하여 상기 제1 적분수단의 출력전압에 응답된 상기 제1 전달 컨덕턴스 증폭기의 옵셋에 비례하는 충전전압과, 상기 기준전압에 응답된 상기 제2 전달 컨덕턴스 증폭기의 옵셋에 비례하는 방전전압을 교대로 주기적으로 생성하여 상기 충전전압과 상기 기준전압의 차이를 적분하기 위한 제2 적분수단; 상기 제2 적분수단의 출력 전압을 주기적으로 샘플링하기 위한 샘플링수단; 및 상기 샘플링수단에 의해 샘플링된 전압을 튜닝신호로서 출력하고 상기 제1 전달 컨덕턴스 증폭기의 전달 컨던턴스값을 조절하기 위하여 상기 튜닝신호를 상기 제1 전달 컨덕턴스 증폭기로 피드백하기 위한 출력수단을 포함하는 것을 특징으로 한다.

Description

전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이 보정된 주파수자동튜닝회로{Offset free Automatic frequency tuning circuit for Gm-C filter}
본 발명은 전달컨덕턴스-캐패시터(Gm-C) 필터를 위한 주파수 튜닝회로에 관한 것으로, 특히 옵셋의 영향을 보정시키는 주파수 자동 튜닝회로에 관한 것이다.
전달컨덕턴스-캐패시터 필터의 경우 Gm/C값에 의해 필터의 통과대역 주파수가 결정되며 이 값은 전원 전압, 공정변화, 온도변화 등에 의해서 변하므로 Gm/C값을 제어하는 자동 튜닝회로가 필요하다.
일반적으로 CMOS공정의 경우 트랜지스터 미스매치, 문턱전압 변화 등으로 인해 회로에 큰 옵셋이 발생되며, 이러한 옵셋으로 인해 튜닝회로는 필터의 통과대역 주파수를 정확히 제어할 수 없어 튜닝회로로서의 기능을 상실하며, 또한 튜닝회로는 피드백 회로이기 때문에 필터를 제어하는 튜닝전압은 리플이 발생하여 필터에 영향을 준다.
상기한 종래의 전달 컨덕턴스 튜닝회로의 문제점을 도 1을 참조하여 살펴보도록 한다.
도 1은 종래의 전달 컨덕턴스 튜닝회로의 구조를 도시한 것으로, 크게 기준전압 발생부(10), 적분부(20), 증폭부(30)로 이루어져 있으며, 기준전압 발생부(10), 적분부(20)는 제어신호(PHI2)의 제어에 의해 스위치(S2), 스위치(S3), 스위치(S5), 스위치(S8)이 단락되어 캐패시터(C1)과 캐패시터(C2)가 직렬로 연결되어 노드(N1)과 노드(N2)에 연결되도록 하고, 제어신호(PHI1)가 활성화될 때 기준전압이 전달컨덕터로 들어가도록 구성되어 있으며, 증폭부(30)는 노드(N1)과 노드(N3)사이에 캐패시터(C3)가 연결되며, 노드(N2)와 노드(N4)에 캐패시터(C4)가 연결되고, 차동증폭기(OP-AMP) 출력단에 필터 역할을 하는 저항(R1)이 노드(N3)에, 저항(R2)가 노드(N4)에 , 그리고 캐패시터(C5)가 저항(R1)과 저항(R2)에 연결된 형태로 구성된다.
도 1의 동작을 보면 기준전압(Vref)이 전달컨덕턴스 증폭기에 인가되며, 제어신호(PHI1)가 활성화될 때 전달컨덕턴스 증폭기에서 기준전압에 비례하는 전류를 발생시킨 후, 이 전류가 제어신호(PHI2)가 활성화될 때 스위치-캐패시터 동작에 의해 발생한 전류 Vref(1/Cㆍfck)와 같아지도록 피드백시킴으로써 튜닝하도록 하고 있다.
여기서 fck는 스위치를 동작시키는 클럭신호이며, C는 PHI2의 제어에 의해 직렬로 연결되는 캐패시터(C1)과 캐패시터(C2)의 합성값이다.
그러나 이 방법은 전달컨덕턴스의 옵셋 오차를 줄이기 위해 기준전압을 매우 높게 해야하며, 근본적으로 전달컨덕턴스 증폭기의 옵셋을 보정하지는 못한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 전력소모나 칩 면적에 부담을 주지 않으면서 튜닝회로에서 생길 수 있는 옵셋을 보정하여 필터의 통과대역 주파수를 정확히 제어하고, 아울러 필터에 영향을 줄수 있는 튜닝전압의 리플을 최소화할 수 있는 전력소모가 적고 실용적인 주파수 자동 튜닝회로를 제공하는데 그 목적이 있다.
도 1은 종래의 주파수 자동 튜닝회로의 기본 구조도.
도 2는 본 발명에 따른 주파수 자동 튜닝회로의 기본 구조도.
도 3은 본 발명에 따른 주파수 자동 튜닝회로의 Gm-C 필터에의 응용도.
도 4는 본 발명에 따른 튜닝회로의 주요 파형.
* 도면의 주요부분에 대한 부호의 설명
100: 기준전원 공급부 200: 제 1적분기
300: 제 2적분기 400: 샘플링부
500: 출력부
상기의 목적을 달성하기 위해서 본 발명은, 주파수자동튜닝회로에 있어서, 기준전원을 제공하기 위한 기준전원 공급수단; 제어하고자 하는 필터의 전달 컨덕턴스와 동일한 전달 컨더턴스 값을 가진 제1 전달 컨덕턴스 증폭기를 구비하여 상기 기준전원에 응답된 상기 제1 전달 컨덕턴스 증폭기의 옵셋에 비례하는 충전전압 및 방전전압을 교대로 주기적으로 생성하기 위한 제1 적분수단; 제2 전달 컨덕턴스 증폭기를 구비하여 상기 제1 적분수단의 출력전압에 응답된 상기 제1 전달 컨덕턴스 증폭기의 옵셋에 비례하는 충전전압과, 상기 기준전압에 응답된 상기 제2 전달 컨덕턴스 증폭기의 옵셋에 비례하는 방전전압을 교대로 주기적으로 생성하여 상기 충전전압과 상기 기준전압의 차이를 적분하기 위한 제2 적분수단; 상기 제2 적분수단의 출력 전압을 주기적으로 샘플링하기 위한 샘플링수단; 및 상기 샘플링수단에 의해 샘플링된 전압을 튜닝신호로서 출력하고 상기 제1 전달 컨덕턴스 증폭기의 전달 컨던턴스값을 조절하기 위하여 상기 튜닝신호를 상기 제1 전달 컨덕턴스 증폭기로 피드백하기 위한 출력수단을 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 주파수 자동 튜닝회로를 나타낸다.
도 2를 참조하여 살펴보면, 본 발명의 튜닝회로는 기준전원(Vref)을 제공하는 기준전원공급부(100)와, 제어하고자 하는 필터의 Gm과 동일한 Gm값을 가지는 Gm증폭기(5)를 구비하여 상기 기준전원(Vref)에 응답된 상기 Gm증폭기(5)의 옵셋에 비례하는 충전전압 및 방전전압을 교대로 주기적으로 생성하는 제1 적분기(200)와, Gm증폭기(16)를 구비하여 상기 제1 적분기(200)의 출력전압(Vo1)에 응답된 Gm증폭기(16)의 옵셋에 비례하는 충전전압과, 상기 기준전압(Vref)에 응답된 상기 Gm증폭기(16)의 옵셋에 비례하는 방전전압을 교대로 주기적으로 생성하는 제2 적분기(300)와, 상기 제2 적분기(300)의 출력 전압을 주기적으로 샘플링하는 샘플링부(400) 및 상기 샘플링부(400)에 의해 샘플링된 전압을 튜닝신호로서 출력하고 상기 Gm증폭기(5)의 전달 컨던턴스값을 조절하기 위하여 상기 튜닝신호를 상기 Gm증폭기(5)로 피드백하는 출력부(500)를 포함하여 이루어진다.
구체적으로, 상기 기준전원공급부(100)는, 기준전압원과, 제어신호(PHI12)에 응답하여 상기 기준전압원의 양(+)단자와 음(-)단자를 상기 Gm증폭기(5)의 양(+)입력단자와, 음(-)입력단자에 각각 연결하는 스위칭부(스위치(3), 스위치(4))와, 제어신호(PHI11)에 응답하여 상기 기준전압원의 양(+)단자와 음(-)단자를 상기 Gm증폭기(5)의 음(-)입력단자와 양(+)입력단자에 각각 연결하는 제2스위칭부(스위치(1), 스위치(2)) 및 제어신호(/PHI2)에 응답하여 상기 기준전압원의 양(+)단자와 음(-)단자를 상기 Gm증폭기(16)의 양(+)입력단자와 음(-)입력단자에 각각 연결하는 스위칭부(스위치(10), 스위치(11))를 포함하고 있다.
제1 적분기(200)는, 상기 Gm증폭기(5)의 출력전류에 따른 전하를 충방전시키는 제1 캐패시터(12)와, 제어신호(/PHI1)에 응답하여 상기 Gm증폭기(5)의 양(+)출력단자와 음(-)출력단자를 상기 제1 캐패시터(12)의 양(+)단자와 음(-)입력단자에 각각 연결하는 스위칭부(스위치(6), 스위치(7))와, 제어신호(PHI1)에 응답하여 상기 Gm증폭기(5)의 양(+)출력단자와 음(-)출력단자를 상기 커패시터(12)의 음(-)입력단자와 양(+)단자에 각각 연결하는 스위칭부(스위치(8), 스위치(9))를 포함하고 있다.
제2 적분기(300)는, 제어신호(PHI2)에 응답하여 상기 캐패시터(12)의 양(+)단자와 음(-)단자를 상기 Gm증폭기(16)의 양(+)입력단자와 음(-)입력단자에 각각 연결하는 스위칭부(스위치(14)와, 스위치(15))와, 상기 Gm증폭기(16)의 출력전류에 따른 전하를 충방전시키는 캐패시터(21)와, 상기 제어신호(PHI2)에 응답하여 상기 Gm증폭기(16)의 양(+)출력단자와 음(-)출력단자를 상기 캐패시터(21)의 양(+)단자와 음(-)단자에 각각 연결하기 위한 스위칭부(스위치(17), 스위치(18)) 및 상기 제어신호(/PHI2)에 응답하여 상기 Gm증폭기(16)의 양(+)출력단자와 음(-)출력단자를 상기 캐패시터(21)의 음(-)단자와 양(+)단자에 각각 연결하는 스위칭부(스위치(19), 스위치(20))를 포함하고 있다
샘플링부(400)는, 캐패시터(24)와, 상기 제어신호(PHI3)에 응답하여 상기 캐패시터(21)의 양(+)단자와 음(-)단자를 상기 캐패시터(24)의 양(+)단자와 음(-)단자에 각각 연결하는 스위칭부(스위치(22), 스위치(23))를 구비한다.
상기 출력부(500)는 상기 캐패시터(24)의 양(+)단자 및 음(-)단자 전압을 입력받아 증폭하는 차동증폭기(25)와, 상기 차동증폭기(25)의 출력단과 상기 튜닝신호(Vc control)의 출력단자 사이에 접속된 저항(26) 및 상기 튜닝신호(Vc control)의 출력단자와 접지단 사이에 접속된 캐패시터(27)를 구비한다.
제어신호(PHI1)는 4T(T는 일정시간)를 한주기로 하는 클럭신호이고, 제어신호(PHI2)는 2T를 한주기로 하는 클럭신호이고, 제어신호(PHI11)는 상기 제어신호(PHI1)의 상승 에지에서부터 1T동안 활성화되는 펄스신호이고, 제어신호(PHI3)는 도 4에 도시된 바와 같이 제어신호(PHI1)의 상승 에지를 중심으로 한 △T시간 동안에, 상기 △T시간을 반분하여 앞선 시간을 -△Ts/2라 하고 딜레이된 시간을 +△Ts/2라 할 때 상기 -△Ts/2와 +△Ts/2까지 순간 활성화되는 펄스신호이고, 제어신호(/PHI1)는 PHI1의 반전신호이고, 제어신호(/PHI2)는 상기 PHI2의 반전신호이고, 제어신호(PHI12)는 상기 제어신호(PHI1)가 비 활성화되고 상기 제어신호(PHI2)가 활성화될 때 활성화되는 신호이다.
도 2의 구성과 도4의 클럭타이밍도를 통해 본 발명의 동작을 상세히 설명하도록 한다.
우선 사용되는 주요 기호들은 다음과 같다.
Gm증폭기(5)(이하 'Gm5'라 한다)의 옵셋을 Voffset1, Gm5의 이득을 gm1, Gm증폭기(16)(이하 'Gm16'이라 한다) 옵셋을 Voffset2, Gm16의 이득을 gm2, 제1 적분기(200)에 있는 캐패시터(12)의 값을 C1이라 하고, 캐패시터(12)에 걸리는 전압을 Vo1, 제2 적분기에 입력되는 전압을 Vo2, 제2 적분기(300)에 있는 캐패시터(21)의 값을 C2라 하고, 캐패시터(21)에 걸리는 전압을 Vo3, 출력부(500)에 있는 차동증폭기(25)의 입력단에 걸리는 전압을 Vo4라 할 때, 옵셋이 발생하는 주요부분은 Gm5, Gm16, 차동증폭기(25)이며, 이 중에서 차동증폭기(25)는 튜닝회로 옵셋에 거의 영향을 주지 않으므로 Gm5 와 Gm16에서 생기는 옵셋을 보정하는 회로를 설계하고, 출력전압을 샘플링한 후에 여기서 생기는 고주파 성분을 필터링하는 회로를 설계하게되면, 옵셋 보정 및 노이즈 억제 효과를 가져올 수 있다.
먼저, 0 < t < T 일 때 : 제어신호 PHI11, PHI1, PHI2가 활성화되어 있으므로, 스위치(1), 스위치(2), 스위치(8), 스위치(9), 스위치(14), 스위치(15), 스위치(17), 스위치(18)이 단락된다.
이 기간동안 캐패시터(12)에 충전되는 전압 Vo1은 Vref와 Voffset1의 차이에 이득을 곱한값의 적분값이다.
이때 스위치(14), 스위치(15)가 단락되어 Vo1 = Vo2가 되고 스위치(17), 스위치(18)이 단락되어 Vo1(t)-Voffset2에 비례하는 Gm16의 출력전류에 의해 캐패시터(21)가 충전된다.
하기의 수학식 1은 0 < t < T 기간동안 캐패시터(12)에 충전되는 전압을 나타낸 식이다.
튜닝회로가 정상상태일 때 Vo1(T)가 2ㆍ(Vref-Voffset1)이 되도록 하려면 gm/C1의 값은 하기의 수학식 2와 같이 나타낼 수 있으며, 이때 튜닝회로의 gm/C1에 의해 필터의 통과대역 주파수가 결정되고, 필터의 통과대역 주파수는 2/T에 비례한다.
다음으로, T < t < 2T인 동안에는, 제어신호(/PHI2)가 활성화되어 있으므로 상기 도 2에서 스위치(10), 스위치(11), 스위치(19), 스위치(20)이 단락된다.
스위치(10), 스위치(11)이 단락되었으므로 Vo2 = Vref가 되고, Vref-Voffset2에 비례하는 Gm16의 출력전류에 의해 캐패시터(21)이 방전된다.
따라서 캐패시터(21)에는 Vo1과 Vref의 차이에 해당하는 값이 충전되며, 이에 따라 Voffset2의 영향이 제거된다.
이때 캐패시터(21)에 걸리는 전압 Vo3는 0 < t < T 일 때의 출력 Vo1(T)와 gm2의 이득을 곱한값의 적분에서 gm2ㆍVref적분치의 값을 뺀 것과 같다.
하기의 수학식 3은 튜닝회로의 피드백 루프에 의해 정상상태에 도달했을 때, 0 < t < 2T 기간동안 캐패시터(21)에 충전된 전압, 즉 t = 2T일 때의 Vo3값을 나타내는 식이다.
다음으로, 2T < t <3T인 동안에는 제어신호(PHI12, /PHI1, PHI2)가 활성화되어 있으므로, 상기 도 2의 스위치(3), 스위치(4), 스위치(6), 스위치(7), 스위치(14), 스위치(15), 스위치(17), 스위치(18)이 단락된다.
스위치(3), 스위치(4)에 의해 Gm5에 -Vref 전압이 인가되고, 따라서 캐패시터(12) 양단의 전압 Vo1은 아래의 수학식 4와 같이 표현할 수 있다.
여기서, 상기 수학식 2를 적용하여 t=3T일 때의 Vo1을 구하면 하기의 수학식 5를 얻을 수 있다.
즉, Vo1(3T) = 2(Vref+Voffset1)이 캐패시터(12)에 충전된다.
스위치(14), 스위치(15)의 단락으로 캐패시터(21)에 Vo1-Voffset2에 비례하는 Gm16의 출력전류가 충전된다.
다음으로, 3T < t < 4T인 동안에는, 제어신호(/PHI2)가 활성화되므로 상기 도 2의 스위치(10), 스위치(11), 스위치(19), 스위치(20)이 단락된다.
스위치(10), 스위치(11)에 의해 Vo2 = Vref가 되고 Vref-Voffset2에 비례하는 gm16의 출력전류에 의해 캐패시터(21)이 충전되어 t=4T일 때의 Vo3값은 튜닝회로의 한주기인 4T동안의 출력의 총합이 되며, 이를 하기의 수학식 6과 같이 나타낼 수 있다.
상기 수학식 6을 참조하면, t=2T 에서 Vo3에 -Voffset1의 영향이 나타나는데 이 값은 t=4T 일 때 +Voffset1과 상쇄가 되어 제어 전압은 Gm5의 옵셋에 영향을 받지 않게 된다.
옵셋 보정회로의 동작을 정리해 보면 Gm16의 옵셋 Voffset2는 매 2T 주기마다 상쇄가 되고 Gm5의 옵셋 Voffset1은 매 4T주기마다 상쇄가 된다.
Gm16과 캐패시터로 이루어진 제2 적분기(300)에서 캐패시터(21)의 시정수를 크게 하면 Vo3가 거의 DC 전압의 형태가 되지만 기본적으로 튜닝회로가 피드백 회로이므로 반복되는 충방전으로 인해 출력 전압에 고주파 성분의 리플이 생기게 된다.
따라서 본 발명에서는 옵셋이 제거되는 4T마다 샘플링을 하고 이를 필터링하여 출력전압에서 리플을 제거하게 된다.
이 기간동안 제어신호(PHI3)가 순간 활성화되어 있으므로 스위치(22), 스위치(23)이 단락되며, 이때 캐패시터(24)에서 샘플링을 하고 이 값을 저항(26)과 캐패시터(27)을 써서 필터링하여 고주파성분의 리플을 감소시킨다.
이 때의 출력신호(Vc control)는 Gm5로 피드백되어 Gm5의 전달컨덕턴스 값을 가변시킴으로서 궁극적으로 원하는 튜닝전압을 얻도록 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은, 종래의 기술에서와는 달리 적분기에 있는 전달 컨덕턴스 증폭기에서 발생하는 모든 옵셋을 보정함으로써 전달컨덕턴스-캐패시터 필터의 성능을 향상시킬 수 있다. 또한, 2개의 전달 컨덕턴스 증폭기와 1개의 증폭기, 3개의 캐패시터, 스위치들로 구성된 간단한 구조이므로 전력소모와 면적이 작아서 집적회로화시키기에 좋으며, 본 발명의 옵셋 제거의 원리가 간단하므로 옵셋의 특성에 민감한 다른 회로에도 적용할 수 있다. 한편, 본 발명의 샘플링 회로는 캐패시터(21)에 충전된 것을 제어신호에 의한 스위칭 동작에 의해 샘플링한 후 필터링함으로써 튜닝전압의 노이즈를 제거하여 튜닝회로의 성능을 향상시키며, 이 회로는 옵셋을 제거할 필요가 있는 다른 제어회로에도 응용할 수 있다.

Claims (7)

  1. 주파수자동튜닝회로에 있어서,
    기준전원을 제공하기 위한 기준전원 공급수단;
    제어하고자 하는 필터의 전달 컨덕턴스와 동일한 전달 컨더턴스 값을 가진 제1 전달 컨덕턴스 증폭기를 구비하여 상기 기준전원에 응답된 상기 제1 전달 컨덕턴스 증폭기의 옵셋에 비례하는 충전전압 및 방전전압을 교대로 주기적으로 생성하기 위한 제1 적분수단;
    제2 전달 컨덕턴스 증폭기를 구비하여 상기 제1 적분수단의 출력전압에 응답된 상기 제1 전달 컨덕턴스 증폭기의 옵셋에 비례하는 충전전압과, 상기 기준전압에 응답된 상기 제2 전달 컨덕턴스 증폭기의 옵셋에 비례하는 방전전압을 교대로 주기적으로 생성하여 상기 충전전압과 상기 기준전압의 차이를 적분하기 위한 제2 적분수단;
    상기 제2 적분수단의 출력 전압을 주기적으로 샘플링하기 위한 샘플링수단; 및
    상기 샘플링수단에 의해 샘플링된 전압을 튜닝신호로서 출력하고 상기 제1 전달 컨덕턴스 증폭기의 전달 컨던턴스값을 조절하기 위하여 상기 튜닝신호를 상기 제1 전달 컨덕턴스 증폭기로 피드백하기 위한 출력수단
    을 포함하는 주파수자동튜닝회로.
  2. 제 1 항에 있어서,
    상기 기준전원 공급수단은,
    기준전압원;
    제1 제어신호에 응답하여 상기 기준전압원의 양(+)단자와 음(-)단자를 상기 제1 전달 컨덕턴스 증폭기의 양(+)입력단자와 음(-)입력단자에 각각 연결하는 제1 스위칭수단;
    제2 제어신호에 응답하여 상기 기준전압원의 양(+)단자와 음(-)단자를 상기 제1 전달 컨덕턴스 증폭기의 음(-)입력단자와 양(+)입력단자에 각각 연결하는 제2 스위칭수단; 및
    제3 제어신호에 응답하여 상기 기준전압원의 양(+)단자와 음(-)단자를 상기 제2 전달 컨덕턴스 증폭기의 양(+)입력단자와 음(-)입력단자에 각각 연결하는 제3스위칭수단
    을 포함하는 주파수자동튜닝회로.
  3. 제 1 항에 있어서,
    제1 적분수단은,
    상기 제1 전달 컨덕턴스 증폭기의 출력전류에 따른 전하를 충방전시키는 제1 캐패시터;
    제4 제어신호에 응답하여 상기 제1 전달 컨덕턴스 증폭기의 양(+)출력단자와 음(-)출력단자를 상기 제1 캐패시터의 양(+)단자와 음(-)입력단자에 각각 연결하는 제4 스위칭수단; 및
    제5 제어신호에 응답하여 상기 제1 전달 컨덕턴스 증폭기의 양(+)출력단자와 음(-)출력단자를 상기 제1 캐패시터의 음(-)입력단자와 양(+)단자에 각각 연결하는 제5 스위칭수단
    을 포함하는 주파수자동튜닝회로.
  4. 제 1 항에 있어서,
    제2 적분수단은,
    제6 제어신호에 응답하여 제1 캐패시터의 양(+)단자와 음(-)단자를 상기 제2 전달 컨덕턴스 증폭기의 양(+)입력단자와 음(-)입력단자에 각각 연결하고, 제3 제어신호에 응답하여 상기 제1 캐패시터의 양(+)단자와 음(-)단자 사이를 연결하는 제6 스위칭수단;
    상기 제2 전달 컨덕턴스 증폭기의 출력전류에 따른 전하를 충방전시키는 제2 캐패시터;
    상기 제6 제어신호에 응답하여 상기 제2 전달 컨덕턴스 증폭기의 양(+)출력단자와 음(-)출력단자를 상기 제2 캐패시터의 양(+)단자와 음(-)단자에 각각 연결하는 제7 스위칭수단; 및
    제3 제어신호에 응답하여 상기 제1 전달 컨덕턴스 증폭기의 양(+)출력단자와 음(-)출력단자를 상기 제2 캐패시터의 음(-)단자와 양(+)단자에 각각 연결하는 제8 스위칭수단
    을 포함하는 주파수자동튜닝회로.
  5. 제 1 항에 있어서,
    상기 샘플링수단은,
    제3 캐패시터; 및
    제7 제어신호에 응답하여 제2 캐패시터의 양(+)단자와 음(-)단자를 상기 제3 캐패시터의 양(+)단자와 음(-)단자에 각각 연결하는 제9 스위칭수단
    을 포함하는 주파수자동튜닝회로.
  6. 제 1 항에 있어서,
    상기 출력수단은,
    제3 캐패시터의 양(+)단자 및 음(-)단자 전압을 입력하여 증폭하는 증폭기;
    상기 증폭기의 출력단과 상기 튜닝신호의 출력단자 사이에 접속된 저항; 및
    상기 튜닝신호의 출력단자와 접지단 사이에 접속된 제4 캐패시터
    를 포함하는 주파수자동튜닝회로.
  7. 제 1 항에 있어서,
    상기 제어하고자 하는 필터는,
    전달 컨덕턴스-캐패시터 필터인 것을 특징으로 하는 주파수자동튜닝회로.
KR10-2000-0086651A 2000-12-30 2000-12-30 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로 KR100373322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086651A KR100373322B1 (ko) 2000-12-30 2000-12-30 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086651A KR100373322B1 (ko) 2000-12-30 2000-12-30 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로

Publications (2)

Publication Number Publication Date
KR20020058541A KR20020058541A (ko) 2002-07-12
KR100373322B1 true KR100373322B1 (ko) 2003-02-25

Family

ID=27689633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0086651A KR100373322B1 (ko) 2000-12-30 2000-12-30 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로

Country Status (1)

Country Link
KR (1) KR100373322B1 (ko)

Also Published As

Publication number Publication date
KR20020058541A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
US6342817B1 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US6614313B2 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US7292095B2 (en) Notch filter for ripple reduction in chopper stabilized amplifiers
US5508656A (en) Amplifier with offset correction
CA2196712C (en) Resistance bridge and its use in conversion systems
US6111467A (en) Circuit for time constant tuning of gm-C filters
JPH04282912A (ja) 同調回路
EP0030824A1 (en) An integrator with a switched capacitor and its use in a filter
US20030207679A1 (en) Integrated low power channel select filter having high dynamic range and bandwidth
JP4965511B2 (ja) 相関二重サンプリング回路
US10756745B2 (en) Electrical circuit for biasing or measuring current from a sensor
CN111555727B (zh) 一种高增益低噪声的开关电容可调增益放大器
US6396334B1 (en) Charge pump for reference voltages in analog to digital converter
CN113922776A (zh) 一种基于开关电容式共模反馈电荷放大器的c/v转换电路
KR100431747B1 (ko) 스위칭 노이즈가 제거된 스위치드 커패시터 적분기
JP2000022500A (ja) スイッチトキャパシタ回路
JP2012037439A (ja) 静電容量検出回路
US5764100A (en) Filter
KR100373322B1 (ko) 전달 컨덕턴스-캐패시터 필터를 위한 옵셋의 영향이보정된 주파수자동튜닝회로
US5617054A (en) Switched capacitor voltage error compensating circuit
JPH01269186A (ja) ２乗回路
CN114026782A (zh) Rc振荡器
JP2002198755A (ja) 可変利得増幅回路
JPH0927731A (ja) スイッチトキャパシタ乗算器
KR100191781B1 (ko) 데이타등화장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190125

Year of fee payment: 17