KR100370395B1 - Method for fabricating GaN films with low defect density - Google Patents
Method for fabricating GaN films with low defect density Download PDFInfo
- Publication number
- KR100370395B1 KR100370395B1 KR19990049949A KR19990049949A KR100370395B1 KR 100370395 B1 KR100370395 B1 KR 100370395B1 KR 19990049949 A KR19990049949 A KR 19990049949A KR 19990049949 A KR19990049949 A KR 19990049949A KR 100370395 B1 KR100370395 B1 KR 100370395B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- temperature
- gan thin
- gan
- growth
- Prior art date
Links
Abstract
Description
본 발명은 반도체 광소자 혹은 반도체 전자 소자의 제작에 널리 사용되는 GaN 박막이 저결함 밀도를 갖도록 에피택시 성장시키는 저 결함 밀도 GaN 박막의 제조 방법{Method for fabricating GaN films with low defect density}에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a low defect density GaN thin film in which a GaN thin film widely used for fabricating a semiconductor optical device or a semiconductor electronic device is epitaxially grown to have a low defect density. .
박막 기판과 GaN 에피택시 성장 박막 사이의 격자 부정합(lattice mismatch)에 의해 에피택시 박막에 도입되는 실같이 이어지는 전위(threading dislocation)을 획기적으로 줄일수 있는 방법인 측방 에피택시 과성장(LEO; Lateral epitaxial overgrowth) 공정(process)을 이용한다.Lateral epitaxial overgrowth (LEO), a method that can dramatically reduce the threading dislocation introduced into the epitaxy thin film by lattice mismatch between the thin film substrate and the GaN epitaxy growing thin film. overgrowth) process.
도 1은 일반적인 측방 과성장법(Lateral epitaxial overgrowth)을 설명하기 위한 도면으로, 측방으로 에피택시 성장된 GaN 박막의 단면을 보여주는 도면이다. 도시된 바와 같이, GaN층의 결함 밀도(defect density)를 획기적으로 줄일수 있는 측방 에피택시 과성장 공정(lateral epitaxial overgrowth process)은 사파이어 등으로 형성된 기판(10) 상에 통상 1~2μm 두께의 GaN층(11)을 성장시키고, 그 위에 SiO2, SiNX, W 등으로 마스크 패턴(12)을 형성한 다음 GaN을 재성장시켜 GaN박막(13)을 형성하게 된다. 이와 같이, SiO2, SiNX, W 등의 마스크 패턴(12) 위에 GaN을 재성장시키면 마스크 패턴 위에서는 입자가 이동(migration)에 의해 밀려나게 되므로 노출된 GaN층(11)에서부터 GaN이 재성장되기 시작하여 과도하게 성장되면 점차 측방으로 성장되면서 마스크 위를 덥게된다. 이 때, GaN 재성장 공정시 온도는 도 2에 도시된 바와 같이 항상 일정한 온도(T1)를 유지하게 된다.FIG. 1 is a view for explaining a general lateral epitaxial overgrowth, and shows a cross section of a lateral epitaxially grown GaN thin film. As shown, the lateral epitaxial overgrowth process, which can significantly reduce the defect density of the GaN layer, is typically 1 to 2 μm thick GaN on the substrate 10 formed of sapphire or the like. The layer 11 is grown, a mask pattern 12 is formed thereon with SiO 2 , SiN X , W, and the like, and GaN is then regrown to form a GaN thin film 13. As described above, when GaN is regrown on the mask pattern 12 such as SiO 2 , SiN X , W, particles are pushed out by the migration on the mask pattern, and GaN begins to regrow from the exposed GaN layer 11. If it grows excessively, it grows laterally and becomes warm on the mask. At this time, the temperature during the GaN regrowth process always maintains a constant temperature (T1) as shown in FIG.
이러한 측방 에피택시 과성장(LEO; Lateral epitaxial overgrowth) 공정(process)에서 높은 측방 성장 속도(lateral growth rate)를 얻기 위해서는 통상적인 GaN 에피 성장 온도 보다 수십도 이상으로 높은 온도나 높은 Ⅴ/Ⅲ족 비(암모니아 가스/TMG)가 필요한데, 이러한 높은 측면 성장 속도 조건 하에서는 측방으로 성장하는 GaN 결정들이 서로 가까와 짐에 따라 결정들의 합체(coalescence)가 일어나는 부분에서 표면 결함이 발생하기 쉽다. 특히, 이와 같이 재성장된 GaN 박막에는, 도 3a 및 도 3b에 도시된 바와 같이, 힐록(hillock)(혹은 플래토(plateu)라고도 한다.)과 같은 결함이 생긴다. 이러한 힐록은 도 4에 도시된 바와 같이 고온 공정으로 급속히 측방으로 성장되는 GaN층이 합체되는(coalesce) 점에서 생기게 된다. 여기서, 도 3b는 도 3a의 힐록 부분을 확대하여 찍은 사진이다.In order to obtain a high lateral growth rate in such a lateral epitaxial overgrowth (LEO) process, a temperature higher than a few tens of degrees or higher than a typical GaN epitaxial growth temperature, or a high Group V / III ratio. (Ammonia gas / TMG) is required, and under such high lateral growth rate conditions, surface defects are likely to occur at the side where coalescence of the crystals occurs as the laterally grown GaN crystals come closer to each other. In particular, the GaN thin film regrown as described above has defects such as hillock (also called plateu), as shown in FIGS. 3A and 3B. This hillock occurs in that the GaN layer, which is laterally grown in a high temperature process, is coalesced as shown in FIG. 4. 3B is an enlarged photograph of the hillock portion of FIG. 3A.
이러한 결함이 생기는 경우에 LEO-GaN층 위에 광전자 혹은 마이크로전자 소자(optoelectronic or microelectronic device)를 성장시키게 되면, 결함이 위에 성장한 소자의 성능을 저하시키기 때문에 심각한 문제가 발생한다.In the case where such a defect occurs, when an optoelectronic or microelectronic device is grown on the LEO-GaN layer, a serious problem occurs because the defect degrades the performance of the grown device.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 2 단계 이상의온도 조절이나 혹은 Ⅴ/Ⅲ족 비의 조절로 결함 밀도가 획기적으로 줄어드는 저 결함 밀도 GaN 박막의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to improve the above problems, and an object of the present invention is to provide a method for producing a low defect density GaN thin film in which the defect density is drastically reduced by two or more steps of temperature control or control of the group V / III ratio. .
도 1은 일반적인 측방 과성장(Lateral epitaxial overgrowth)법(1단계)을 설명하기 위한 도면,1 is a view for explaining a general Lateral epitaxial overgrowth method (step 1),
도 2는 도 1의 일반적인 측방 과성장(Lateral epitaxial overgrowth)법에서의 공정 온도를 나타내는 그래프,FIG. 2 is a graph showing the process temperature in the general lateral epitaxial overgrowth method of FIG. 1;
도 3a 및 도 3b는 도 2의 공정 온도(1 단계)에 의해 성장된 GaN 박막의 표면을 찍은 SEM 사진으로, 도 3b는 도 3a의 힐록 부분을 확대하여 찍은 SEM 사진,3A and 3B are SEM images of the surface of the GaN thin film grown by the process temperature (step 1) of FIG. 2, and FIG. 3B is an SEM image taken on an enlarged scale of the hillock of FIG. 3A,
도 4는 GaN 박막 성장 공정에서 도 3a 및 도 3b에 나타난 힐록이 생기는 메카니즘을 설명하는 도면,4 is a view for explaining the mechanism by which the hillock shown in FIGS. 3A and 3B occurs in the GaN thin film growth process;
도 5는 본 발명에 따른 저 결함 밀도 GaN 박막 제조 방법을 설명하는 도면으로, 측방 과성장(Lateral epitaxial overgrowth)법에서 온도 변화에 의한 2단계 공정(2-step process)을 나타내는 그래프,5 is a view for explaining a low defect density GaN thin film manufacturing method according to the present invention, a graph showing a two-step process by a temperature change in the Lateral epitaxial overgrowth method,
그리고 도 6은 도 5의 2단계 공정에 의해 제조된 GaN 박막의 표면을 찍은 SEM 사진이다(Normalski optical micrographs of the surface of LEO-GaN grown at different growth conditions).6 is a SEM photograph of the surface of the GaN thin film manufactured by the two-step process of FIG. 5 (Normalski optical micrographs of the surface of LEO-GaN grown at different growth conditions).
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10. 기판 11. GaN층10. Substrate 11.GaN layer
12. SiO2, SiNX, W 등의 마스크 패턴 13. GaN 박막12. Mask pattern such as SiO 2 , SiN X , W 13. GaN thin film
상기와 같은 목적을 달성하기 위하여 본 발명에서는 기판 상에 소정 두께의 GaN층을 형성하고, 그 위에 마스크 패턴을 형성한 다음 그 위에 GaN 박막을 측방으로 재성장시키는 GaN 에피택시 성장법에 있어서, 소정의 속도 이상으로 측방 성장이 가능하도록 섭씨 950도 내지 1100도 범위의 제 1온도에서 상기 GaN 박막을 성장시키는 단계; 및 상기 제1온도에서 측방으로 성장하는 GaN 박막이 상기 마스크 패턴 상에서 합체되기 직전에 섭씨 900도 내지 1050도 범위의 제 2온도에서 상기 GaN 박막을 성장시키는 단계;를 포함하는 것을 특징으로 하는 저 결함 밀도 GaN 박막의 제조 방법을 제공한다.본 발명에 있어서, 상기 마스크 패턴은 SiO2혹은 SiNx로 형성된 것이 바람직하다.본 발명에 있어서, 상기 제1온도와 상기 제2온도의 차는 5℃ 이상인 것이 바람직하다.In order to achieve the above object, the present invention provides a GaN epitaxy growth method in which a GaN layer having a predetermined thickness is formed on a substrate, a mask pattern is formed thereon, and the GaN thin film is later grown on the substrate. Growing the GaN thin film at a first temperature in a range of 950 degrees Celsius to 1100 degrees Celsius to allow lateral growth above the speed; And growing the GaN thin film at a second temperature in the range of 900 degrees Celsius to 1050 degrees Celsius immediately before the laterally grown GaN thin film is coalesced on the mask pattern. In the present invention, the mask pattern is preferably formed of SiO 2 or SiN x . In the present invention, the difference between the first temperature and the second temperature is 5 ° C. or more. desirable.
이하 도면을 참조하면서 본 발명에 따른 저 결함 밀도 GaN 박막의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a low defect density GaN thin film according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 저 결함 밀도 GaN 박막의 제조 방법은 기존의 측방 에피택시 과성장 공정(Lateral epitaxial overgrowth process)를 2 단계로 나누어, 급속히 측방으로 성장되면서 인접하여 성장되는 결정들의 합체(coalescence)가 일어나기 전까지는 높은 측방 성장 속도(lateral growth rate)를 얻을 수 있는 고온 조건에서 성장시킨 후, 성장 결정들의 합체(coalescence)가 일어나기 직전에 성장 온도를 낮추는 방법을 사용하거나, 급속히 측방으로 성장되면서 인접하여 성장되는 결정들의 합체(coalescence)가 일어나기 전까지는 높은 측방 성장 속도(lateral growth rate)를 얻을 수 있도록 결정 성장을 위하여 투입되는 Ⅴ/Ⅲ족 물질의 비(ratio)가 높은 조건에서 성장시킨 후, 성장 결정들의 합체(coalescence)가 일어나기 직전에 결정 성장을 위하여 투입되는 Ⅴ/Ⅲ족 물질의 비(ratio)를 낮춤으로써 표면 결함이적은 양질의 LEO-GaN층을 성장시키는 방법 및 상기 두 방법을 병합하여 사용하는 점이 특징이다.The method for producing a low defect density GaN thin film according to the present invention divides the conventional lateral epitaxial overgrowth process into two stages, and rapidly grows laterally while coalescing adjacent crystals. Until then, it is grown under high temperature conditions where a high lateral growth rate can be obtained, and then a method of lowering the growth temperature immediately before coalescence of growth crystals occurs, or rapidly growing laterally and adjacently Growth crystals are grown in a high ratio of Group V / III material introduced for crystal growth to obtain a high lateral growth rate until coalescence of the resulting crystals occurs. Lower the ratio of the Group V / III material introduced for crystal growth just before coalescence Write transfer is a surface defect is characterized by using the method and the combined two methods of growing a high-quality LEO-GaN layer.
첫 번째 방법은 도 5에 도시된 바와 같이 온도가 다른 2단계의 LEO 공정(process)으로 구성된다. 우선, 기판 상에 일정한 두께의 GaN층을 형성하고, 그 위에 SiO2혹은 SiNx로 마스크 패턴을 형성한다(도 1참조). 이 마스크 패턴 위에 GaN 박막을 측방으로 GaN 박막을 2단계의 온도 조절을 이용한 에피택시 성장법으로 재성장시키는 것이다. 즉, 통상의 측방 성장 속도 이상으로 측방 성장이 가능하도록 950~1100℃(제1온도; T1)에서 GaN 박막을 성장시킨 다음, 도 4에 도시된 바와 같이, 제1온도에서 측방으로 성장하는 GaN 박막이 마스크 패턴 상에서 합체되기 직전에 제1온도 보다 낮은 900~1095℃(제2온도; T2)로 낮춰 GaN 박막을 서서히 성장시킴으로써 힐록이 생기지 않도록 한다. 이 때, 제1온도(T1)와 제2온도(T2)의 차는 5℃ 이상으로 하는 것이 바람직하다. 즉, T1과 T2의 차가 커질수록 결함이 적어지나 제2온도를 너무 낮추면 측방 성장 속도가 느려지므로 적절히 조절할 필요가 있다. 따라서, 제1온도는 950~1100℃ 범위 내의 온도로 하고, 제2온도는 900~1095℃ 범위 내의 온도로 하되 그 차가 5℃ 이상이 되도록 하는 것이 적당하다. 이와 같은 2단계 온도 조절을 이용하여 GaN 박막을 재성장시키면 도 6에 도시된 바와 같이 결함이 적은 GaN 박막을 얻을 수 있다.The first method consists of two stages of LEO process with different temperatures as shown in FIG. First, a GaN layer having a constant thickness is formed on a substrate, and a mask pattern is formed thereon with SiO 2 or SiN x (see FIG. 1). The GaN thin film is laterally grown on the mask pattern by the epitaxial growth method using two-step temperature control. That is, the GaN thin film is grown at 950-1100 ° C. (first temperature; T1) to allow lateral growth above the normal lateral growth rate, and then as shown in FIG. 4, GaN growing laterally at the first temperature. Just before the thin film is coalesced on the mask pattern, the GaN thin film is slowly grown to 900 to 1095 ° C. (second temperature; T2) lower than the first temperature to prevent hillocks from being formed. At this time, it is preferable that the difference between the 1st temperature T1 and the 2nd temperature T2 shall be 5 degreeC or more. In other words, the larger the difference between T1 and T2, the less the defects, but if the second temperature is too low, the lateral growth rate is slowed down, so it is necessary to appropriately adjust it. Therefore, the first temperature is a temperature within the range of 950 ~ 1100 ℃, the second temperature is suitable to a temperature within the range of 900 ~ 1095 ℃ but the difference is more than 5 ℃. When the GaN thin film is regrown using the two-step temperature control as described above, a GaN thin film having fewer defects can be obtained as shown in FIG. 6.
두 번째 방법은, GaN 박막 성장에 투입되는 Ⅴ족/Ⅲ족 원소의 비를 2단계로 조절하면서 성장시키는 방법이다. 이 방법 역시 우선 기판 상에 소정 두께의 GaN층을 형성하고, 그 위에 SiO2혹은 SiNx로 마스크 패턴을 형성한 다음 그 위에 GaN 박막을 측방으로 재성장시키게 된다.The second method is a method of growing while controlling the ratio of group V / group elements to the GaN thin film growth in two stages. This method also first forms a GaN layer of a predetermined thickness on the substrate, then forms a mask pattern thereon with SiO 2 or SiN x , and later regrows the GaN thin film thereon.
재성장시에는 먼저, 상기 GaN 박막 성장에 투입되는 Ⅴ족/Ⅲ족 원소의 비를 통상의 측방 성장 속도 이상의 속도로 측방 성장이 가능하도록 투입하는 Ⅴ족/Ⅲ족 원소의 비율(제1비율) 크게하여 GaN 박막의 측방 성장 속도를 빠르게 한다((가) 단계).At the time of regrowth, firstly, the ratio of group V / group elements input to the GaN thin film growth to allow lateral growth at a speed higher than a normal side growth rate (first ratio) is large. To increase the lateral growth rate of the GaN thin film (A).
다음에, 도 4에 도시된 바와 같이 GaN 박막이 상기 마스크 패턴 상에서 합체되기 직전에 GaN 박막 성장에 투입되는 Ⅴ족/Ⅲ족 원소의 비를 제1비율 보다 낮은 제2비율 이하로 낮춰 GaN 박막을 서서히 성장시켜 결함 밀도가 작은 GaN 박막을 성장시킨다.Next, as shown in FIG. 4, the GaN thin film is lowered by lowering the ratio of Group V / Group elements input to the growth of the GaN thin film immediately before the GaN thin film is integrated on the mask pattern below the second ratio lower than the first ratio. By growing slowly, GaN thin films with small defect density are grown.
세 번째 방법은, 상기 두 방법을 병행하여 실시하는 방법이다.The third method is a method of performing the above two methods in parallel.
먼저 제1단계 공정에서 고 측방 성장 속도(high lateral growth rate)를 얻기 위해서 통상의 GaN 성장온도 보다 높은 온도 범위에서 그리고 높은 Ⅴ족/Ⅲ족 비의 결정 성장 물질을 투입하면서 측방 성장(lateral growth) 공정을 수행한 후, 2단계에서 고속 측방 성장에 의해 근접한 결정들의 합체(coalescence)가 일어나기 직전에 1단계 공정에서 보다 낮은 성장 온도를 유지하는 동시에 Ⅴ/Ⅲ족 비의 성장 물질을 투입하면서 계속적으로 측방 성장(lateral growth)을 행하면 표면 결함이 적은 GaN 박막을 얻는다.First, in order to obtain a high lateral growth rate in the first step, the lateral growth is carried out at a temperature range higher than a normal GaN growth temperature and by introducing a high growth rate group V / III crystal. After performing the process, just before the coalescence of the adjacent crystals due to the rapid lateral growth in the second step, while maintaining a lower growth temperature in the first step, while continuously introducing a V / III ratio of growth material Lateral growth yields a GaN thin film with few surface defects.
이 경우에도 역시, 제1단계 공정에서는 950~1100℃ 범위의 온도로 유지하고, 제2간계 공정에서는 900~1095℃ 범위의 온도로 유지하되, 제1단계에서의 성장 온도와 제2단계에서의 성장 온도의 차는 5℃ 이상으로 하는 것이 바람직하다.In this case, too, the temperature is maintained at a temperature in the range of 950 to 1100 ° C. in the first step process and at a temperature in the range of 900 to 1095 ° C. in the second trick process, while the growth temperature in the first step and the second step are It is preferable to make the difference of growth temperature into 5 degreeC or more.
이상 설명된 바와 같은 세가지 방법으로 GaN 박막을 성장시키면 결함 밀도가 적어지는 원리는 다음과 같다.When the GaN thin film is grown in three ways as described above, the principle of decreasing the defect density is as follows.
통상적으로 고온에서 성장된 LEO-GaN 층은 도 3a에 나타난 것처럼 힐록(hillock) 모양의 표면 결함(surface defect)들이 상당히 많이 형성되어 있다. 이 부분을 더욱 확대한 도 3b의 SEM 사진을 관찰하면 힐록(hllock)의 중심부에는 매우 작은 입자(particle) 모양의 불순물(impurity)이 존재함을 알 수 있다. 이러한 불순물들은 대부분 SiO2마스크 위의 합체 경계(coalesced boundary)를 따라서 형성됨이 현미경 관찰을 통해서 확인되었으며, 이러한 결함(defect)들은 성장온도가 낮아짐에 따라 그 수가 급격히 감소하는 경향을 보여주었다.Typically, the LEO-GaN layer grown at high temperature has a significant amount of hilllock surface defects as shown in FIG. 3A. Observing the SEM photograph of FIG. 3B which enlarges this portion further, it can be seen that very small particle-shaped impurity exists in the center of the hllock. It was confirmed by microscopic observation that most of these impurities were formed along the coalesced boundary on the SiO 2 mask, and these defects tended to decrease rapidly as the growth temperature was lowered.
이점에 착안하여 본 발명에서는 1단계로 고온(T1)에서 측방 성장(lateral growth)을 수행하여 합체(coalescence)가 일어나기 직전에 다시 온도를 낮추어 저온(T2)에서 성장을 계속 진행함으로써 앞서 언급한 결함(defect)의 형성을 최소한도로 억제하게 된다. 따라서, 도 6에 도시된 바와 같이 결함이 적은 GaN 박막을 얻을 수 있게 된다.In view of this, in the present invention, the above-described defects are carried out by lowering the temperature again just before coalescence occurs by performing lateral growth at high temperature T1 in one step and continuing the growth at low temperature T2. This minimizes the formation of defects. Therefore, as shown in FIG. 6, GaN thin film with few defects can be obtained.
위와 같은 성장 온도의 효과는 Ⅴ족(암모니아 가스)과 Ⅲ족(TMG)의 비의 조절에 의해서도 동일한 효과를 얻을 수 있다. 즉, Ⅴ족과 Ⅲ족의 비가 클수록 측면성장속도는 증가하므로 1단계에서는 고온과 큰 Ⅴ족/Ⅲ족 비를 갖는 조건하에서 측면 과성장(lateral overgrowth)을 수행하고, 2단계에서는 저온과 낮은 Ⅴ족/Ⅲ족 비를 갖는 조건에서 측면 성장(lateral growth)을 계속함으로써 결함이 적은 양질의 에피택시 박막을 얻을 수 있게 된다.The same effect of growth temperature can be obtained by controlling the ratio of group V (ammonia gas) and group III (TMG). In other words, as the ratio of group V and group III increases, the lateral growth rate increases, so in the first stage, lateral overgrowth is performed under conditions having a high temperature and a large group V / III ratio, and in the second stage, low temperature and low V By continuing the lateral growth under the group / III group ratio, it is possible to obtain a high quality epitaxy thin film with few defects.
이상 설명한 바와 같이, 본 발명에 따른 저 결함 밀도 GaN 박막의 제조 방법은, 성장 온도 조절이나 투입되는 성장 물질의 Ⅴ족/Ⅲ족 비율의 조절 혹은 이 두 가지를 병행하는 방법을 통하여 GaN 박막을 측방으로 급속히 성장시키는 단계와 이 급속 측방 성장에 의해 근접되는 결정들이 합체되기 직전에 성장 속도를 늦추어 성장시키는 단계의 2단계로 GaN 박막을 성장시킴으로써 힐록 등의 결함 생성을 최대한으로 억제할 수 있는 장점이 있다.As described above, in the method of manufacturing the low defect density GaN thin film according to the present invention, the GaN thin film is laterally controlled by controlling the growth temperature, adjusting the Group V / III ratio of the growth material to be introduced, or a combination of both. The growth of GaN thin film in two stages of rapid growth and slow growth just before coalescing the crystals adjacent to the rapid lateral growth are possible. have.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990049949A KR100370395B1 (en) | 1999-11-11 | 1999-11-11 | Method for fabricating GaN films with low defect density |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990049949A KR100370395B1 (en) | 1999-11-11 | 1999-11-11 | Method for fabricating GaN films with low defect density |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010046252A KR20010046252A (en) | 2001-06-05 |
| KR100370395B1 true KR100370395B1 (en) | 2003-01-29 |
Family
ID=19619584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR19990049949A KR100370395B1 (en) | 1999-11-11 | 1999-11-11 | Method for fabricating GaN films with low defect density |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370395B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190270B2 (en) | 2013-06-04 | 2015-11-17 | Samsung Electronics Co., Ltd. | Low-defect semiconductor device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593920B1 (en) * | 2004-07-05 | 2006-06-30 | 삼성전기주식회사 | METHOD OF GROWING SEMI-INSULATING GaN LAYER |
-
1999
- 1999-11-11 KR KR19990049949A patent/KR100370395B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190270B2 (en) | 2013-06-04 | 2015-11-17 | Samsung Electronics Co., Ltd. | Low-defect semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010046252A (en) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864160B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts | |
| US7732306B2 (en) | Methods for producing improved epitaxial materials | |
| DE602004003910T2 (en) | Buffer structure for heteroepitaxy on a silicon substrate | |
| KR100304664B1 (en) | Method for fabricating a GaN film | |
| US7935615B2 (en) | III-V nitride semiconductor substrate and its production method | |
| EP2364504B1 (en) | Methods for improving the quality of structures comprising semiconductor materials | |
| KR100751959B1 (en) | A gallium nitride-based semiconductor structure and its manufacturing method | |
| JP2002505519A (en) | Method for producing gallium nitride semiconductor layer by lateral overgrowth through mask and gallium nitride semiconductor structure produced thereby | |
| DE102005041643A1 (en) | Semiconductor method for producing an isolated semiconductor substrate uses a masking layer with holes and an output layer | |
| JP2011119761A (en) | Iii-v group nitride semiconductor substrate | |
| WO2001059819A1 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| KR100370395B1 (en) | Method for fabricating GaN films with low defect density | |
| US5833749A (en) | Compound semiconductor substrate and process of producing same | |
| US5262348A (en) | Method for the growing of heteroepitaxial layers within a confinement space | |
| US20030111008A1 (en) | Method for the epitaxy of (indium, aluminum, gallium) nitride on foreign substrates | |
| JP3369304B2 (en) | Method for growing compound semiconductor crystal layer | |
| JP4199599B2 (en) | Method for producing group 3-5 compound semiconductor | |
| Zytkiewicz et al. | Epitaxial lateral overgrowth of GaAs: effect of doping on LPE growth behaviour | |
| US6716724B1 (en) | Method of producing 3-5 group compound semiconductor and semiconductor element | |
| Bohnen et al. | On the nucleation, coalescence, and overgrowth of HVPE GaN on misoriented sapphire substrates and the origin of pinholes | |
| JP2003257879A (en) | 3-5 group compound semiconductor and method for preparing the same | |
| DE102012204553A1 (en) | Preparing template, comprises growing crystalline III-N-material on substrate, and depositing intermediate layer on substrate as mask material or in crystalline III-N material, where intermediate layer includes III-N-nucleation layer | |
| US5463975A (en) | Process for producing crystal | |
| JPH01312821A (en) | Heteroepitaxial growth method | |
| JP4747319B2 (en) | Heteroepitaxial growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |