KR100325297B1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR100325297B1
KR100325297B1 KR1019970074379A KR19970074379A KR100325297B1 KR 100325297 B1 KR100325297 B1 KR 100325297B1 KR 1019970074379 A KR1019970074379 A KR 1019970074379A KR 19970074379 A KR19970074379 A KR 19970074379A KR 100325297 B1 KR100325297 B1 KR 100325297B1
Authority
KR
South Korea
Prior art keywords
tungsten nitride
nitride film
semiconductor device
method
tungsten
Prior art date
Application number
KR1019970074379A
Other languages
Korean (ko)
Other versions
KR19990054550A (en
Inventor
이기선
이병학
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970074379A priority Critical patent/KR100325297B1/en
Priority claimed from US09/181,653 external-priority patent/US6103609A/en
Publication of KR19990054550A publication Critical patent/KR19990054550A/en
Application granted granted Critical
Publication of KR100325297B1 publication Critical patent/KR100325297B1/en

Links

Images

Abstract

PURPOSE: A method for fabricating a semiconductor device is provided to reduce electrical resistance of a thin film by transforming a tungsten nitride layer of an amorphous structure into a tungsten nitride layer of a crystalline structure. CONSTITUTION: An insulation layer is formed on a semiconductor substrate(21). The first tungsten nitride layer(24) and the second tungsten nitride layers are sequentially deposited on the insulation layer. Impurity ions are implanted into the front surface of the semiconductor substrate to make the second tungsten nitride layer amorphous. A heat treatment process is performed on the semiconductor substrate to crystallize the second tungsten nitride layer of an amorphous structure.

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE} Method of manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자에 관한 것으로, 특히 결정립 크기를 조대화하여 전기 저항이 낮은 박막을 형성하는데 적당한 반도체 소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device suitable for the coarse, especially as the grain size of the semiconductor element to form a low electric resistance thin film.

일반적으로 반도체 소자가 고집적화 될수록 배선의 선폭이 감소하게 된다. It is typically the line width of the wiring is reduced the more highly integrated semiconductor device. 이에 따라서 배선의 저항이 증가하게 되어 소자의 동작 속도가 늦어지는 등의 문제가 발생한다. Accordingly the resistance of the wiring is increased and the problems such as the operating speed of the device to be delayed occurs.

또한 상기 배선의 면 저항이 증가되는 문제를 해결하기 위하여 배선의 선폭을 감소시키면서 대신에 두께를 늘리는 방법도 있으나 이 경우는 배선의 스탭 커버리지가 커져서 공정 조건이 까다롭고 수율이 저하되는 문제점을 야기시킨다. Also causes a problem in that in this case the yield is reduced picky this is large, the process conditions staff coverage of the wiring, but also increasing the thickness, instead of reducing the width of the wire in order to solve the problem that the surface resistance of the wiring increase .

이와 같은 문제를 해결하기 위하여 종래에는 폴리 실리콘층상에 텅스텐 실리사이드(WSi X )나 티타늄 실리사이드(TiSi X ) 또는 코발트 실리사이드(CoSi X ) 등의 고융점 금속 실리사이드(Refractory Metal Silicide)를 형성하여 비정항이 증가되는 것을 방지하였다. In order to solve this problem the prior art, a polysilicon layer of tungsten silicide (WSi X), or titanium silicide (TiSi X) or cobalt silicide (CoSi X) a high melting point metal silicide (Refractory Metal Silicide) formed by increasing non terms such as It was prevented.

그러나 상기와 같은 방법으로는 비저항 및 스텝 커버리지의 특성을 다소 향상시키지만, 좀더 개선된 폴리사이드의 형성방법이 요구되고 있다. However, in the same manner as described above, it involves slightly improve the properties of the resistivity and step coverage, and is a method of forming a more improved polycide required.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다. Reference to the accompanying drawings, will be explained a conventional method of manufacturing a semiconductor device as follows.

도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다. Figure 1a to 1c are cross-sectional views showing a manufacturing method of a conventional semiconductor device.

도 1a에 도시한 바와같이 반도체 기판(11)상에 실리콘 산화막(SiO 2 )(12)을 형성하고, 상기 실리콘 산화막(12)상에 폴리 실리콘층(13)을 증착한다. To deposit a silicon oxide film (SiO 2) 12, a polysilicon layer 13 on the silicon oxide film 12, to form on the semiconductor substrate 11 as shown in Figure 1a.

이어, 상기 폴리 실리콘층(13)상에 텅스텐 질화막(14)을 증착하고, 상기 텅스텐 질화막(14)상에 리액티브 스퍼터링(Reactive Sputtering)법으로 순수한 텅스텐막(15)을 증착한다. Then, depositing a tungsten nitride film 14 on the polysilicon layer 13, and depositing the tungsten nitride film 14, a reactive sputtering (Reactive Sputtering) method with pure tungsten film 15 on.

여기서 상기 텅스텐 질화막(14)은 텅스텐막(15)과 폴리 실리콘층(13)이 반응하여 텅스텐 실리사이드화 되는 것을 방지하기 위한 것이다. Wherein the tungsten nitride film 14 is to prevent the tungsten silicide and a tungsten film 15 and polysilicon layer 13 reaction.

그리고 상기 텅스텐막(15)상에 포토레지스트(Photo Resist)(16)를 도포한 후, 노광 및 현상공정으로 포토레지스트(16)를 패터닝(Patterning)하여 게이트 영역을 정의한다. And defines a gate region with the photoresist (Photo Resist) 16 a, an exposure and development step of a photoresist pattern (Patterning) to (16) after application of the over the tungsten film 15.

도 1b에 도시한 바와같이 상기 패터닝된 포토레지스트(16)를 마스크로 이용하여 텅스텐막(15)과 텅스텐 질화막(14)과 폴리 실리콘층(13)과 실리콘 산화막(12)을 선택적으로 제거하여 게이트 전극(18)과 게이트 산화막(12a)을 형성한다. And as shown in Fig 1b by using the patterned photoresist 16 as a mask, selectively removing the tungsten film 15 and the tungsten nitride film 14 and the polysilicon layer 13 and the silicon oxide film 12 gate to form the electrode 18 and the gate oxide film (12a).

도 1c에 도시한 바와같이 상기 포토레지스트(16)를 제거하고, 상기 게이트 전극(18)을 마스크로 이용하여 소오스/드레인용 불순물 이온을 주입하여 상기 게이트 전극(18) 양측의 반도체 기판(11) 표면내에 소오스/드레인 불순물 영역(17)을 형성한다. By the photoresist 16 removed, the gate using the electrode 18 as a mask, the semiconductor substrate 11 of the gate electrode 18 by implanting the source / drain dopant ions on both sides of, as shown in Figure 1c in the surface to form a source / drain impurity regions (17).

그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다. However, in the conventional method of manufacturing a semiconductor device as described above it has the following problems.

첫째, 텅스텐 박막을 형성하는 공정이 추가됨으로써 제조공정이 복잡하고 생산성이 저하된다. First, the manufacturing process is complicated and productivity is reduced with the addition of the step of forming the tungsten film.

둘째, 텅스텐 질화막을 수십 Å으로 얇게 형성해야하는데 얇은 막을 균일하게 형성하기가 어렵다. Second, it is difficult to uniformly form a thin film to be formed in a thin tungsten nitride film by several tens of Å.

셋째, 텅스텐 박막이 결정립 성장을 위해서는 텅스텐 원자의 확산이 수반되어야 하는데 텅스텐 박막이 형성될 때의 온도가 300℃이하 낮기 때문에 텅스텐 박막의 결정립 크기를 조대화하기 어렵다. Third, the tungsten thin film is difficult to coarse a grain size of the tungsten thin film because the temperature when the tungsten film is formed to be accompanied by the diffusion of tungsten atoms is lower than 300 ℃ to the grain growth.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 결정립 크기를 조대화시키어 전기저항이 낮은 박막을 형성하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다. The present invention provides a method of producing a crude sikieo grain size dialog that devised a semiconductor device to form a thin film with low electrical resistance in order to solve the above problems it is an object.

도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도 Figure 1a to 1c are sectional views illustrating a conventional method of manufacturing a semiconductor device

도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도 Figures 2a-2e are sectional views showing a manufacturing method of a semiconductor device according to the present invention

도면의 주요 부분에 대한 부호의 설명 Description of the Related Art

21 : 반도체 기판 22 : 실리콘 산화막 21: Semiconductor substrate 22: silicon oxide film

23 : 폴리 실리콘층 24 : 제 1 텅스텐 질화막 23: polysilicon layer, 24: a first tungsten nitride film

25 : 제 2 텅스텐 질화막 26 : 포토레지스트 25: second tungsten nitride film 26: photoresist

27 : 소오스/드레인 불순물 영역 28 : 게이트 전극 27: source / drain impurity region 28: Gate electrode

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 제 1, 제 2 텅스텐 질화막을 차례로 증착하는 단계와, 상기 반도체 기판의 전면에 불순물 이온을 주입하여 상기 제 2 텅스텐 질화막을 비정질화 시키는 단계와, 그리고 상기 반도체 기판에 열처리 공정을 실시하여 상기 비정질화된 제 2 텅스텐 질화막을 결정화시키는 단계를 포함하여 형성함을 특징으로 한다. The semiconductor substrate manufacturing method of the semiconductor device according to the present invention for achieving the above object, the method comprising the steps of: forming an insulating film on a semiconductor substrate, depositing a first, a second tungsten nitride film in the insulating film in order, implanting dopant ions in front of the second tungsten nitride film characterized in that the amorphous phase with, and form, including the amorphous state of the crystallizing step the second tungsten nitride film by performing the heat treatment process on the semiconductor substrate, which do.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다. More specifically a method for manufacturing a semiconductor device according to the present invention with reference to the accompanying drawings as follows.

도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다. Figures 2a-2e are sectional views showing a manufacturing method of a semiconductor device according to the present invention.

도 2a에 도시한 바와같이 반도체 기판(21)상에 실리콘 산화막(22)을 형성하고, 상기 실리콘 산화막(22)상에 폴리 실리콘층(23)을 증착한다. Forming a silicon oxide film 22 on the semiconductor substrate 21 as shown in Figure 2a, and depositing a polysilicon layer 23 on the silicon oxide film 22.

이어, 상기 폴리 실리콘층(23)상에 제 1 텅스텐 질화막(WN X )(24)을 증착한다. Next, a depositing a first tungsten nitride (WN X) (24) on the polysilicon layer 23. 이때 상기 제 1 텅스텐 질화막(24)에서 질소의 원자(atomic)는 20~50%로써 비정질(amorphous) 격자구조이다. At this time, the first atom (atomic) of nitrogen in the first tungsten nitride film 24 is an amorphous (amorphous) lattice structure by 20-50%.

그리고 상기 제 1 텅스텐 질화막(24)상에 제 2 텅스텐 질화막(25)을 증착한다. And to deposit a second tungsten nitride film (25) on said first tungsten nitride film 24. 이때 상기 제 2 텅스텐 질화막(25)에서 질소의 원자는 20%이하로 하고, 결정구조는 β-텅스텐으로 형성한다. The atoms of nitrogen in the second tungsten nitride film 25 and less than 20%, the crystal structure is formed in a β- tungsten.

여기서 상기 β-텅스텐이란 결정구조가 단순입방(simple cubic) 구조란 의미이다. Wherein the β- tungsten crystal structure is simple, where the cubic (simple cubic) structure is the means. 한편, 단순입방 구조는 단위 셀의 각 모서리에 한 개의 원자가 위치한다. On the other hand, simple cubic structure is a single atom is located at each corner of the unit cell.

도 2b에 도시한 바와같이 상기 제 2 텅스텐 질화막(25)의 전면에 인(P)이나 붕소(B) 또는 비소(As)중에서 적어도 하나를 이온주입(Implantation)하여 상기 제 2 텅스텐 질화막(25)을 비정질로 변화시킨다. One wherein the ion at least one of a second phosphor (P) or boron (B) or arsenic (As) on the entire surface of the tungsten nitride film 25 is injected (Implantation) to the second tungsten nitride film 25, as shown in Figure 2b thereby changing the amorphous.

즉, 불순물 이온주입에 의해 상기 제 2 텅스텐 질화막(25)의 준안정성인 β-텅스텐은 비정질 구조를 갖는 제 2 텅스텐 질화막(25a)으로 변화한다. That is, a β- tungsten by impurity ion implantation metastability of the second tungsten nitride film 25 is changed to a second tungsten nitride film (25a) having an amorphous structure.

한편, 상기 이온주입의 에너지를 조절하여 제 2 텅스텐 질화막(25) 뿐만 아니라 제 1 텅스텐 질화막(24)에도 주입할 수 있다. On the other hand, by adjusting the energy of the ion implantation, as well as a second tungsten nitride film 25, it can be injected in a first tungsten nitride film 24.

도 2c에 도시한 바와같이 상기 비정질 구조를 갖는 제 2 텅스텐 질화막(25a)을 600~1410℃로 열처리하여 제 2 텅스텐 질화막(25a)의 비정질 구조를 결정질(crystalline) 구조를 갖는 제 2 텅스텐 질화막(25b)으로 변태시킨다. A second tungsten nitride film of an amorphous structure of the second tungsten nitride film (25a) by heating the second tungsten nitride film (25a) having the amorphous structure by 600 ~ 1410 ℃ as shown in Figure 2c has a crystalline (crystalline) structure ( then transformed to 25b).

이때 상기 결정질 구조는 대부분이 순수한 α-텅스텐과 과잉의 질소원자들로 구성되기 때문에 질소는 외부로 쉽게 확산된다. In this case the crystalline structure of nitrogen is easily diffused to the outside since the majority consists of the nitrogen atoms of pure α- tungsten and excess.

여기서 상기 α-텅스텐이란 결정구조가 체심입방(body-centered cubic) 격자구조로 단순입방 구조에서 그 중심에 원자가 하나 더 부가되어 있는 구조이다. Here is the α- tungsten structure is a crystal structure is added one atom at its center in a simple cubic structure to bcc (body-centered cubic) lattice structure more.

또한, 상기 비정질 구조를 갖는 제 2 텅스텐 질화막(25a)이 결정질 구조를 갖는 제 2 텅스텐 질화막(25b)으로 변태시에 방출되는 잠열로 인해서 결정질 구조를 갖는 제 2 텅스텐 질화막(25b)의 α-텅스텐 결정립들이 조대화 된다. In addition, the second tungsten nitride film (25a) is α- tungsten, tungsten nitride film of the second (25b) due to the latent heat that is released at the time of transformation in a second tungsten nitride film (25b) having a crystalline structure having a crystalline structure having the amorphous structure grains are coarsened.

그리고 상기 제 2 텅스텐 질화막(25)에 이온 주입된 원자들은 결정질 구조를 갖는 제 2 텅스텐 질화막(25b)의 α-텅스텐에 고용되지 못하기 때문에 결정립계로 편석되어 결정립계의 공공(Vacancy) 혹은 보이드(Void)를 채움으로써 결정립계 밀도를 증가시킨다. And the second tungsten nitride film on the ion-implanted atoms 25 are segregated in the grain boundary because it is not employed in the α- tungsten, tungsten nitride film of the second (25b) having a crystalline structure of the grain boundary public (Vacancy) or voids (Void ) to increase the density of the grain boundaries thereby by filling.

따라서 상기 결정질 구조를 갖는 제 2 텅스텐 질화막(25b)의 결정립계 밀도가 증가됨으로써 제 2 텅스텐 질화막(25b)의 전기저항을 급격하게 감소시킨다. Thus, by being a crystal grain boundary density of the second tungsten nitride film (25b) having the crystalline structure increase dramatically reduces the electrical resistance of the second tungsten nitride film (25b).

도 2d에 도시한 바와같이 상기 결정질 구조를 갖는 제 2 텅스텐 질화막(25b)상에 포토레지스트(26)를 도포한 후, 노광 및 현상공정으로 포토레지스트(26)를 패터닝하여 게이트 영역을 정의한다. The definition of the gate regions by patterning the photoresist 26 in the after coating a photoresist 26 on the second tungsten nitride film (25b) having a crystalline structure, and exposing and developing processes as shown in Figure 2d.

이어, 상기 패터닝된 포토레지스트(26)를 마스크로 이용하여 상기 결정질 구조를 갖는 제 2 텅스텐 질화막(25b)과 제 1 텅스텐 질화막(24)과 폴리 실리콘층(23)과 실리콘 산화막(22)을 선택적으로 제거하여 게이트 전극(28)과 게이트 산화막(22a)을 형성한다. Next, optionally a second tungsten nitride film (25b) and the first tungsten nitride film 24 and the polysilicon layer 23 and silicon oxide film 22 having the crystalline structure using the patterned photoresist 26 as a mask. removed to form the gate electrode 28 and gate oxide film (22a).

도 2e에 도시한 바와같이 상기 포토레지스트(26)를 제거하고, 상기 게이트 전극(28)을 마스크로 이용하여 반도체 기판(21)의 전면에 소오스/드레인용 불순물 이온을 주입하여 상기 게이트 전극(28) 양측의 반도체 기판(21) 표면내에 소오스/드레인 불순물 영역(27)을 형성한다. By using the gate electrode 28 as a mask, the entire surface of the gate electrode (28 by implanting the source / drain dopant ions in the semiconductor substrate 21, removing the photoresist 26, and as shown in Figure 2e ) and into the semiconductor substrate 21 on both sides of the surface forming the source / drain impurity regions (27).

이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 제조방법에 있어서 다음과 같은 효과가 있다. A method for fabricating a semiconductor device according to the present invention as described above has the following advantages.

첫째, 비정질 구조를 갖는 텅스텐 질화막을 결정질 구조를 갖는 텅스텐 질화막으로 변태시킴으로써 조대한 결정립을 형성할 수 있기 때문에 박막의 전기저항을 감소시킬 수 있다. First, because the tungsten nitride film has an amorphous structure can form coarse grains by transformation of tungsten nitride film having a crystalline structure can reduce the electric resistance of the thin film.

둘째, 인 원자들의 결정립계 편석에 의해서 결정립계의 원자밀도를 증가시키기 때문에 박막의 전기저항을 감소시킬 수 있다. Second, it is possible to reduce the electric resistance of the thin film because of increasing the atomic density of the grain boundaries by a grain boundary segregation of a phosphorus atom.

셋째, 별도의 텅스텐 박막을 형성하는 공정을 생략할 수 있으므로 생산성을 향상시킬 수 있다. Third, it is possible to omit a step of forming a separate tungsten thin film can improve the productivity.

Claims (5)

  1. 반도체 기판상에 절연막을 형성하는 단계; Forming an insulating film on a semiconductor substrate;
    상기 절연막상에 제 1, 제 2 텅스텐 질화막을 차례로 증착하는 단계; Depositing a first, a second tungsten nitride film on the insulating layer in order;
    상기 반도체 기판의 전면에 불순물 이온을 주입하여 상기 제 2 텅스텐 질화막을 비정질화 시키는 단계; The step of implanting impurity ions on the entire surface of the semiconductor substrate amorphous the second tungsten nitride film; 그리고 And
    상기 반도체 기판에 열처리 공정을 실시하여 상기 비정질화된 제 2 텅스텐 질화막을 결정화시키는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법. The method of producing a semiconductor device, characterized in that the form including the amorphous second crystallization step a tungsten nitride film by performing the heat treatment process on the semiconductor substrate.
  2. 제 1 항에 있어서, According to claim 1,
    상기 제 1 텅스텐 질화막에서 질소의 원자는 20~50%인 것을 사용함을 특징으로 하는 반도체 소자의 제조방법. The method of producing a semiconductor device in which the first tungsten nitride film characterized by using the atoms of nitrogen of 20 to 50%.
  3. 제 1 항에 있어서, According to claim 1,
    상기 제 2 텅스텐 질화막에서 질소의 원자는 20%이하 인 것을 사용함을 특징으로 하는 반도체 소자의 제조방법. The method of producing a semiconductor device in which said second tungsten nitride film, characterized in that the using of the nitrogen atom is not more than 20%.
  4. 제 1 항에 있어서, According to claim 1,
    상기 열처리는 600~1410℃에서 실시함을 특징으로 하는 반도체 소자의 제조방법. The heat treatment method of producing a semiconductor device, characterized in that the carried out at 600 ~ 1410 ℃.
  5. 제 1 항에 있어서, According to claim 1,
    상기 불순물 이온으로 인, 붕소, 비소 중 적어도 하나를 제 2 텅스텐 질화막에 주입함을 특징으로 하는 반도체 소자의 제조방법. A method for fabricating a semiconductor device of the phosphorus, boron, at least one of arsenic as the impurity ion implantation, characterized in that the second tungsten nitride film.
KR1019970074379A 1997-12-26 1997-12-26 Method for manufacturing semiconductor device KR100325297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970074379A KR100325297B1 (en) 1997-12-26 1997-12-26 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019970074379A KR100325297B1 (en) 1997-12-26 1997-12-26 Method for manufacturing semiconductor device
US09/181,653 US6103609A (en) 1997-12-11 1998-10-29 Method for fabricating semiconductor device
JP34830298A JP3168421B2 (en) 1997-12-11 1998-12-08 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
KR19990054550A KR19990054550A (en) 1999-07-15
KR100325297B1 true KR100325297B1 (en) 2002-02-06

Family

ID=37478182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970074379A KR100325297B1 (en) 1997-12-26 1997-12-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100325297B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493536B2 (en) * 2005-03-30 2010-06-30 富士通マイクロエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR19990054550A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
JP3083802B2 (en) Intermittent "delta-like" doping Si and SiGe film in by UHV-CVD
US5767004A (en) Method for forming a low impurity diffusion polysilicon layer
US5918116A (en) Process for forming gate oxides possessing different thicknesses on a semiconductor substrate
JP2673103B2 (en) A method of forming a titanium silicide of the C54 phase
JP2857006B2 (en) Self-aligned cobalt silicide on Mos integrated circuits
US5869396A (en) Method for forming a polycide gate electrode
JP3580473B2 (en) Crystallization method and the thin film transistor of an amorphous film
EP0200364A1 (en) Method of fabricating metal silicide gate electrodes and interconnections
US6033537A (en) Sputtering target and method of manufacturing a semiconductor device
US4822749A (en) Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
US7622740B2 (en) Semiconductor device and method of fabricating the same
US6620719B1 (en) Method of forming ohmic contacts using a self doping layer for thin-film transistors
US20030134456A1 (en) Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
CN1052343C (en) Semiconductor device and method for producing same
US6074915A (en) Method of making embedded flash memory with salicide and sac structure
DE69929100T2 (en) Partial siliciding method for forming shallow source / drain junctions
CN100401477C (en) Method of forming field-effect-transistor metallic silicon grid electrode
US6147405A (en) Asymmetric, double-sided self-aligned silicide and method of forming the same
KR100362751B1 (en) How to contact hole of a semiconductor device and a forming
EP0137805B1 (en) Fabrication of mos integrated circuit devices
JP3245004B2 (en) Semiconductor manufacturing method, the gate stack manufacturing method, and a semiconductor device
KR0144956B1 (en) Forming method of wiring
US4443930A (en) Manufacturing method of silicide gates and interconnects for integrated circuits
US4337476A (en) Silicon rich refractory silicides as gate metal
US6187617B1 (en) Semiconductor structure having heterogeneous silicide regions and method for forming same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000801

Effective date: 20010928

Free format text: TRIAL NUMBER: 2000101001760; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000801

Effective date: 20010928

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee