KR100320421B1 - Frame Synchronization Confirmation Method using Optimal Pilot Symbol - Google Patents

Frame Synchronization Confirmation Method using Optimal Pilot Symbol Download PDF

Info

Publication number
KR100320421B1
KR100320421B1 KR19990012857A KR19990012857A KR100320421B1 KR 100320421 B1 KR100320421 B1 KR 100320421B1 KR 19990012857 A KR19990012857 A KR 19990012857A KR 19990012857 A KR19990012857 A KR 19990012857A KR 100320421 B1 KR100320421 B1 KR 100320421B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
frame
synchronization
pilot
confirmation
symbol
Prior art date
Application number
KR19990012857A
Other languages
Korean (ko)
Other versions
KR20000066034A (en )
Inventor
송영준
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

차세대 이동 통신 시스템에 있어서, 특히 광대역 코드 분할 다중 접속 방식(이하, W-CDMA 라 약칭함)의 차세대 이동 통신 시스템에서 최적의 파일럿 심볼 패턴을 사용한 프레임 동기 확인 방법에 관한 것으로, 상향 링크 채널의 사용자측(UE)과 네트워크측간에 통신채널에 대한 프레임 동기를 획득함에 있어서, 사용자측으로부터 옵셋정보를 수신하여 상향 링크 채널의 프레임 동기를 획득 획득하는 단계와, 미리 설정된 각각의 파일럿 시퀀스가 상관 주기에서 정합된 지점에서는 최대의 상관 값을 갖고, 상관 주기 중간 지점에서 부호가 다른 최대의 상관 값을 가지는 파일럿 패턴을 이용하여 상기 획득한 프레임 동기의 유지 여부를 확인하는 단계를 포함하여 이루어진다. In the next generation mobile communication systems, particularly Broadband Code Division Multiple Access (hereinafter, W-CDMA called abbreviated hereinafter) relates to the optimal frame synchronization confirmation method using the pilot symbol patterns in the next-generation mobile communication system, the user side of an uplink channel (UE) and in as obtaining a frame synchronization for the communication channel to the network Toilet, the matching in each of the pilot sequence; and a preset acquiring receives the offset information from the user side acquires the frame synchronization of the UL channel correlation period the point is made by a step to determine whether to have the maximum correlation value, the correlation period holding of the acquired frame synchronization using the pilot pattern having the largest correlation value, a code different from the mid-point.

Description

최적의 파일럿 심볼을 이용한 프레임 동기 확인 방법{Frame Synchronization Confirmation Method using Optimal Pilot Symbol} Check frame synchronization using an optimal pilot symbol method {Frame Synchronization Confirmation Method using Optimal Pilot Symbol}

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 W-CDMA 차세대 이동 통신 시스템에서 최적의 파일럿 심볼 패턴을 사용하여 프레임 동기를 확인하는 방법에 관한 것이다. The invention relates to a method to check a frame synchronization using the pilot symbol pattern at the optimum, and more particularly next-generation W-CDMA mobile communication system of the next generation mobile communication system.

최근 일본의 ARIB, 유럽의 ETSI, 미국의 T1, 한국의 TTA 및 일본의 TTC는 음성, 영상 및 데이터와 같은 멀티미디어를 서비스하는 기존 이동 통신 세계화 시스템(GSM : Grobal System for Mobile Communications)의 코어 네트워크와 무선 접속 기술을 기본으로 한 보다 진화된 차세대 이동 통신 시스템을 구상하였다. Recently, Japan's ARIB, European ETSI, the US T1, TTA, and TTC in Japan, South Korea's existing Global System for Mobile Communications to service multimedia such as voice, video and data: and (GSM Grobal System for Mobile Communications) of the core network a next generation mobile communication system evolved than the one radio access technology to the default were spherical.

진화된 차세대 이동 통신 시스템에 대한 기술적인 명세를 제시하기 위하여 이들은 공동 연구에 동의하였으며, 이를 위한 프로젝트를 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)라 하였다. To address the technical specification of the evolved next generation mobile communication system, which agreed to the collaboration, the 3rd Generation Partnership Project Project therefor; was La (Third Generation Partnership Project hereinafter abbreviated, 3GPP).

3GPP는 크게 다음의 세 가지 기술 연구 영역을 포함한다. 3GPP is largely contains the following three technical research areas.

첫 째, 3GPP 시스템 및 서비스 부문이다, 이는 3GPP 명세를 근거로 한 시스템의 구조 및 서비스 능력에 대한 연구를 하는 부문이다. The first, 3GPP system and the service sector, which is a division of the study of structure and service capabilities of the system based on the 3GPP specification.

둘 째, 범지구 무선 접속 네트워크(UTRAN : Universal Terrestrial RadioAccess Network)에 대한 연구 부문이다, 여기서 범지구 무선 접속 네트워크(UTRAN)는 주파수 분할 듀플렉스(FDD : Frequency Division Duplex) 모드에 따르는 W-CDMA와 시간 분할 듀플렉스(TDD : Time Division Duplex) 모드에 따르는 TD-CDMA를 적용한 무선 접속 네트워크(RAN : Radio Access Network)이다. Second, the pan-earth radio access network: The Research Laboratory of the (UTRAN Universal Terrestrial RadioAccess Network), where the pan-earth radio access network (UTRAN) is a frequency division duplex: W-CDMA and time according to (FDD Frequency Division Duplex) mode is: (radio access network RAN): division duplex (TDD Time division duplex) mode according to the radio access network, apply this TD-CDMA.

세 째, 2세대의 이동 통신 세계화 시스템(GSM)에서 진화되어 이동성 관리 및 전세계적 로밍(Global roaming)과 같은 3세대 네트워킹 능력을 갖는 코어 네트워크(Core network)에 대한 연구 부문이다. A research division for the third, (Core network) core network with third generation networking capabilities such as evolved from the Global System for Mobile Communications (GSM) of the second-generation mobility management and global roaming (Global roaming).

상기한 3GPP의 기술 연구 부문들 중에서 범지구 무선 접속 네트워크(UTRAN)에 대한 연구 부문에서는 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다. The Research Laboratory of the pan-earth radio access network (UTRAN) in the Technical Research Division of the above-mentioned 3GPP describes a defined and therefore for description of the transmission channel (Transport channel) and physical channels (Physical channel).

물리 채널에는 상향 링크 및 하향 링크에 전용 물리 채널(DPCH : Dedicated Physical Channel)을 사용하며, 이 전용 물리 채널(DPCH)은 일반적으로 슈퍼 프레임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다. The physical channel is an uplink and a dedicated physical channel in the downlink: using (DPCH Dedicated Physical Channel) and a dedicated physical channel (DPCH) is typically superframe (Superframes), the radio frame (Radio frames) and the time slot (Timeslots ) it made of a three-layer structure.

3GPP 무선 접속 네트워크(RAN) 규격에서는 슈퍼 프레임(Superframe)을 720ms 주기를 갖는 최대 프레임 단위로 규정하고 있으며, 시스템 프레임수에서 볼 때 하나의 슈퍼 프레임은 72개의 무선 프레임으로 구성된다. In the 3GPP radio access network (RAN) standard has been defined as a maximum frame unit of 720ms period having a superframe (Superframe), it is the one as viewed from the system frame number of a super frame is made up of 72 radio frames.

무선 프레임은 16개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 전용 물리 채널(DPCH)에 따른 해당 정보 비트들을 갖는 필드들로 구성된다. Radio frame consists of 16 time slots, each time slot is composed of a field having the information bits according to a dedicated physical channel (DPCH).

도 1 은 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크 전용 물리 채널(DPCH)의 구조를 나타낸 도면이다. 1 is a view showing a structure of an uplink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 1 에서, 상향 링크 전용 물리 채널(DPCH)은 두 가지 타입이 있는데, 이는 전용 물리 데이터 채널(DPDCH)과 전용 물리 제어 채널(DPCCH)이다. 1, the uplink dedicated physical channel (DPCH) are there are two types, which is a dedicated physical data channel (DPDCH) and a dedicated physical control channel (DPCCH).

이들 상향 링크 전용 물리 채널(DPCH) 중에서 전용 물리 데이터 채널(DPDCH)은 전용 데이터를 전달하기 위한 것이며, 나머지 전용 물리 제어 채널(DPCCH)은 제어 정보를 전달하기 위한 것이다. A dedicated physical data channel (DPDCH) from these uplink dedicated physical channel (DPCH) is for transmitting a dedicated data, and the other dedicated physical control channel (DPCCH) is to pass the control information.

제어 정보를 전달하는 전용 물리 제어 채널(DPCCH)은 파일럿 필드(Pilot)(1), 전송 포맷 결합 표시자 필드(TFCI)(2), 피이드백 정보 필드(FBI)(3) 및 전송 전력 제어 필드(TPC)(4)와 같은 여러 개의 필드로 구성된다. Dedicated physical control channel (DPCCH) for delivering control information, a pilot field (Pilot) (1), a transport format combination indicator field (TFCI) (2), feedback information field (FBI) (3) and transmit power control field consists of multiple fields, such as the (TPC) (4).

여기서 전송 포맷 결합 표시자 필드(TFCI)(2)는 다수 서비스를 동시에 제공할 수 있도록 지원하며, 이 전송 포맷 결합 표시자 필드(TFCI)(2)가 포함되어 있지 않으면 고정 레이트 서비스(Fixed-rate service)임을 의미하게 된다. Here, a transport format combination indicator field (TFCI) (2) is supported to provide a number of services at the same time, and if the transport format combination indicator field (TFCI) (2) is not included in the fixed-rate services (Fixed-rate is meant that the service).

또한 파일럿 필드(Pilot)(1)에는 코히어런트 검출(Coherent detection)을 위한 채널 추정(channel estimation)을 지원하는 파일럿 비트가 포함되어 있는데, 대개 6비트 또는 8비트의 파일럿 비트를 포함한다. And also a pilot field (Pilot) (1), the coherent detection channel estimation for the (Coherent detection) there is included a pilot bits to support (channel estimation), typically including a pilot bit of the 6 bits or 8 bits.

채널 비트 레이트(Kbps) Channel bit rate (Kbps) 채널 심볼 레이트(Ksps) Channel symbol rate (Ksps) 확산 인자(Spread-ing Factor) Spreading factor (Factor Spread-ing) 프레임당 비트수(bits/frame) The number of bits per frame (bits / frame) 슬롯당 비트수(bits/slots) The number of bits per slot (bits / slots) 파일럿 비트수(Pilot bits) Number of pilot bits (Pilot bits) 전송 전력 제어 비트수(TPC bits) Number of transmit power control bits (TPC bits) 전송 포맷 결합 표시자 비트수(TFCI bits) Be the transport format combination indicator bits (TFCI bits)
16 16 16 16 256 256 160 160 10 10 6 6 2 2 2 2
16 16 16 16 256 256 160 160 10 10 8 8 2 2 0 0

상기한 표 1 은 상향 링크 전용 물리 제어 채널(DPCCH)에 대한 여러 채널 정보를 나타낸 것으로, 채널 비트 레이트 및 채널 심볼 레이트는 확산(spreading) 바로 전의 레이트이다. Above Table 1 illustrates the number of channel information on an uplink dedicated physical control channel (DPCCH), the channel bit rate and the channel symbol rate is the rate immediately prior to the diffusion (spreading).

표 2에는 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 비트 패턴을 나타낸 것으로, 한 슬롯을 구성하는 6비트 내지 8비트의 파일럿 비트 패턴을 나타내었다. Table 2 illustrates the pilot bit patterns of an uplink dedicated physical control channel (DPCCH), are shown the pilot bit pattern of 6 bits to 8 bits constituting one slot.

상기한 표 2에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 '1'의 값을 갖는다. Will be a shaded portion of the total pilot bit used for frame synchronization in the above Table 2, the pilot bit of the other portions except it has a value of '1'.

즉, 각 슬롯의 파일럿 비트가 6비트인 경우에는 비트#1(FC1), 비트#2(FC2),비트#4(FC3), 비트#5(FC4)가 프레임 동기에 사용되며, 또한 각 슬롯의 파일럿 비트가 8비트인 경우에는 비트#1(FC1), 비트#3(FC2), 비트#5(FC3), 비트#7(FC4)이 프레임 동기에 사용된다. That is, when each of the slots of the pilot bits are 6 bits, the bit # 1 (FC1), bit # 2 (FC2), bit # 4 (FC3), bit # 5 (FC4) are used for frame synchronization, and each slot in the case of the pilot bits is 8 bits in the bit # 1 (FC1), bit # 3 (FC2), bit # 5 (FC3), bit # 7 (FC4) are used for frame synchronization.

따라서, 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 비트는 각 슬롯의 파일럿 비트가 6비트 또는 8비트인 경우에서 모두 4비트가 사용된다. Thus, the pilot bit used for frame synchronization per slot is 4 bits in both the case of pilot bits in each slot is 6 bits or 8 bits are used.

결국 하나의 무선 프레임이 16개의 타임 슬롯으로 이루어지므로, 한 프레임에서는 프레임 동기를 위해 사용되는 파일럿 비트수가 '64'인 것이다. After all because one radio frame is composed of 16 time slots, one frame is the number of pilot bits '64' are used for frame synchronization.

도 2 는 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크 전용 물리 채널(DPCH)에 대한 확산 및 스크램블을 위한 장치 구성을 나타낸 도면이다. 2 is a block diagram of an apparatus for spreading and scrambling of the uplink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 2 의 장치 구성은 상향 링크의 전용 물리 데이터 채널(DPDCH)과 전용 물리 제어 채널(DPCCH)이 각각 I채널 지류와 Q채널 지류로 맵핑되는 직교 위상 편이 변조(Quadrature Phase Shift Keying ; 이하, QPSK 라 약칭함)를 위한 것이다. Device configuration in Figure 2 is the quadrature dedicated physical data channel (DPDCH) and a dedicated physical control channel (DPCCH) in the uplink is mapped to the I channel branch and Q channel branches, respectively shift keying (Quadrature Phase Shift Keying; hereinafter, QPSK La is abbreviated for the box).

확산(Spreading)은 각 채널 지류를 통하는 모든 심볼을 다수의 칩으로 전환시키는 작업으로, I채널 지류와 Q채널 지류는 각각 두 개의 서로 다른 직교 가변 확산 인자(OVSF : Orthogonal Variable Spreading Factor) 즉 서로 다른 채널화 코드(C D 또는 C C )에 따른 칩율(Chip Rate)로 확산된다. Diffusion (Spreading) is in operation for switching all symbols through the respective channel branches to a plurality of chips, I channel branch and Q channel branches, respectively in two different orthogonal variable spreading factor (OVSF: Orthogonal Variable Spreading Factor) that is different a channelization code (or C C D C) chipyul (Chip Rate) according to is dispersed.

여기서, 각 채널 지류상의 심볼당 칩 수를 나타낸 것이 직교 가변 확산 인자(OVSF)이다. Here, it is shown the number of chips per symbol on each channel branch is an orthogonal variable spreading factor (OVSF).

확산된 이들 두 채널 지류는 합산되어 다시 특정한 복소 스크램블코드(Complex Scrambling Code)인 C Scramb 에 의해 복소 스크램블 되며, 이후 실수부분(Real)과 허수부분(Imag)으로 분리되어 각각의 반송파에 실린 후 전송된다. The diffusion of these two channel branches are summed, and the complex scrambling by C Scramb is again specific complex scrambling code (Complex Scrambling Code), after separated into a real part (Real) and the imaginary part (Imag) transmission then carried on each carrier do.

이 때 상향 링크의 전용 물리 채널(DPCH)에 대한 복소 스크램블에 사용되는 코드는 긴 스크램블 코드(long scrambling code) 또는 짧은 스크램블 코드(short scrambling code)가 사용될 수 있다. The complex scrambling code used in this case for the dedicated physical channel (DPCH) of the uplink long scrambling code (long scrambling code) or short scrambling codes (short scrambling code) can be used.

도 3 은 3GPP 무선 접속 네트워크(RAN) 규격에 따른 하향 링크 전용 물리 채널(DPCH)의 구조를 나타낸 도면이다. Figure 3 is a view showing a structure of a downlink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

여기서 주목할 점은 상향 링크의 전용 물리 채널(DPCH)에서는 16Ksps의 고정 레이트(Fixed Rate)이므로, 파일럿 비트(또는 심볼)수가 6비트 혹은 8비트였다. Wherein Notably Since a fixed rate (Fixed Rate) 16Ksps of the dedicated physical channel (DPCH) of the uplink, the number of pilot bits (or symbols) was 6 bits or 8 bits.

그러나, 하향 링크의 전용 물리 채널(DPCH)에서는 가변 레이트(Variable Rate)이므로, 다음에 설명할 표 3과 같은 파일럿 심볼 패턴을 갖는다. However, in the dedicated physical channel (DPCH) of the downlink because it is a variable rate (Variable Rate), has a pilot symbol pattern shown in Table 3 to be described next.

도 3에서 하향 링크 전용 물리 채널(DPCH)도 또한 도 1의 상향 링크 전용 물리 채널(DPCH)과 같이 전용 물리 데이터 채널(DPDCH)과 전용 물리 제어 채널(DPCCH)의 두 가지 타입을 갖는다. In Figure 3 a downlink dedicated physical channel (DPCH) also has two types of the dedicated physical data channel (DPDCH) and a dedicated physical control channel (DPCCH) as shown in the uplink dedicated physical channel (DPCH) in FIG.

이들 상향 링크 전용 물리 채널(DPCH) 중에서 전용 물리 데이터 채널(DPDCH)은 전용 데이터를 전달하기 위한 것이며, 나머지 전용 물리 제어 채널(DPCCH)은 제어 정보를 전달하기 위한 것이다. A dedicated physical data channel (DPDCH) from these uplink dedicated physical channel (DPCH) is for transmitting a dedicated data, and the other dedicated physical control channel (DPCCH) is to pass the control information.

제어 정보를 전달하는 전용 물리 제어 채널(DPCCH)은 전송 포맷 결합 표시자필드(TFCI)(10), 전송 전력 제어 필드(TPC)(12) 및 파일럿 필드(Pilot)(14)와 같은 여러 개의 필드로 구성된다. Number of fields, such as a dedicated physical control channel (DPCCH) is a transport format combination indicator field (TFCI) (10), a transmit power control field (TPC) (12) and a pilot field (Pilot) (14) for delivering control information It consists of a.

이들 중에서 파일럿 필드(Pilot)(14)에는 코히어런트 검출(Coherent detection)을 위한 채널 추정(channel estimation)을 지원하는 파일럿 심볼이 포함되어 있다. A pilot field from among these (Pilot) (14) includes a pilot symbol which supports coherent detection (Coherent detection) channel estimation (channel estimation) for.

표 3은 하향 링크 전용 물리 제어 채널(DPCCH)에 포함된 파일럿 심볼의 패턴을 나타낸 것으로, 하향 링크 전용 물리 제어 채널(DPCCH)의 각각 다른 심볼 레이트에 따라 나눈 것이다. Table 3 to be divided in accordance with the showing that the pattern of pilot symbols, different symbol rates of the downlink dedicated physical control channel (DPCCH) contains a downlink dedicated physical control channel (DPCCH).

상기 표 3에서 하향 링크의 프레임 동기에 사용되는 파일럿 심볼은 각 심볼 레이트의 전체 파일럿 심볼 중 음영 부분만이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 심볼은 '1'의 값을 갖는다. Pilot symbols in Table 3 used in the frame synchronization of the downlink will be used for the frame synchronization, only the shaded parts of the entire pilot symbols in each symbol rate, the pilot symbols of the other portions except it has a value of '1' .

즉, 심볼 레이트가 16,32,64,128Ksps인 경우의 예를 들면, 심볼#1과 심볼#3이 프레임 동기에 사용된다는 것이며, 따라서 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 심볼은 4개이므로, 결국 하나의 무선 프레임에서는 프레임 동기를 위해 64개의 파일럿 심볼을 사용하게 된다.여기서 앞에서 설명한 표2에서의 상향 링크 전용 물리 제어 채널의 경우는 하나의 비트가 하나의 심볼을 나타내도록 사용되며 심볼과 비트는 동일한 의미를 갖지만, 표3에서의 하향 링크 전용 물리 제어 채널의 경우 두 개의 비트가 하나의 심볼을 나타내므로 심볼이라는 용어를 사용한 것이다.그러므로 표2에서는 파일럿 비트 패턴이라는 용어가 적절하고, 표 3은 파일럿 심볼 패턴이 적절한 용어이다. Since that is, the symbol rate is, for example, in the case of 16,32,64,128Ksps, will symbol # 1 and symbol # 3 that is used for frame synchronization, and therefore pilot symbol is four is used for frame synchronization per slot, After the one radio frame will use the 64 pilot symbols for a frame synchronization if the front of the uplink dedicated physical control channel in the above Table 2 wherein is used one bit to indicate that one symbol symbols and bit It will have the same meaning, in the case of a downlink dedicated physical control channel in the Table 3 will use the term two bits because they represent a symbol symbols, so and Table 2, the term pilot bit pattern properly, Table 3 It is a pilot symbol pattern is the appropriate term.

도 4 는 3GPP 무선 접속 네트워크(RAN) 규격에 따른 하향 링크 전용 물리 채널(DPCH)에 대한 확산 및 스크램블을 위한 장치 구성을 나타낸 도면이다. Figure 4 is a block diagram of an apparatus for spreading and scrambling of the downlink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 4 의 장치 구성은 하향 링크의 전용 물리 채널(DPCH)과 공통 제어 물리 채널(CCPCH : Common Control Physical Channel)에 대한 확산 및 스크램블을 위한 장치 구성이다. Figure 4 is a device configuration of a dedicated physical channel (DPCH) and a common control physical channel in the downlink: a device configured for spreading and scrambling for the (CCPCH Common Control Physical Channel).

여기서는 QPSK가 수행되며, 두 채널의 심볼쌍은 직병렬(Serial to Parallel) 변환된 후 각각 I채널 지류와 Q채널 지류로 맵핑된다. In this case is performed by QPSK, the symbols of the two channel pairs are serial-to-parallel (Serial to Parallel) and then converted and mapped to an I channel branch and Q channel branches, respectively.

I채널 지류와 Q채널 지류는 각각 두 개의 동일한 채널화 코드(C Ch )에 따른 칩율(Chip Rate)로 확산되며, 확산된 이들 두 채널 지류는 합산되어 다시 특정한 복소 스크램블 코드(Complex Scrambling Code)인 C Scramb 에 의해 복소 스크램블 된다. I channel branch and Q channel branch is a chipyul (Chip Rate) is spread, the spread of these two channel branches are summed particular again the complex scrambling code (Complex Scrambling Code) according to two same channelization code (C Ch), respectively It is complex scrambled by C Scramb.

이후 실수부분(Real)과 허수부분(Imag)으로 분리되어 각각의 반송파에 실려 전송되는데, 서로 다른 물리 채널들은 서로 다른 채널화 코드를 사용하는데 반해스크램블 코드는 한 셀의 모든 물리 채널에 대해 동일한 코드를 사용한다. After separated into a real part (Real) and the imaginary part (Imag) is transmitted carried on each carrier, different physical channels, whereas the use of different channelization codes scramble code is the same code for all physical channels in one cell, to use.

지금까지 설명한 확산과 스크램블을 거친 상향 및 하향 링크의 전용 물리 채널(DPCH)은 수신측에 전달되어, 데이터 및 여러 제어 정보를 제공한다. The spread and scrambled as described so far via uplink and a dedicated physical channel of a downlink (DPCH) is transmitted to the receiving side, it provides a data and various control information.

특히 수신측에서는 프레임 동기를 위해 수신된 전용 물리 제어 채널(DPCCH)의 파일럿 필드에 포함된 파일럿 심볼을 사용한다. In particular, the receiving side uses the pilot symbols contained in a pilot field of a dedicated physical control channel for the received frame synchronization (DPCCH).

프레임 동기를 위해서는 파일럿 심볼을 이용하여 상관 처리를 수행해야 하는데, 상기한 표 2 와 표 3에 나타낸 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크 파일럿 비트와 하향 링크의 파일럿 심볼을 사용하여 상관 처리를 수행할 경우에는 최적의 프레임 동기를 실현할 수 없다. For the frame synchronization to be carried out a correlation processing using a pilot symbol, a correlation processing using a pilot symbol of the uplink pilot bit and a downlink according to the 3GPP radio access network (RAN) standards shown in the above Table 2 and Table 3 If you do not have to be realized an optimum frame sync.

보다 상세하게 설명하자면, 상기한 표 2 와 표 3에 나타낸 파일럿 비트와 파일럿 심볼을 사용하여 상관 처리를 수행할 경우, 한 번의 상관 주기에서 'N' 파일럿 비트를 갖는 무선 프레임에 대한 상관 처리 결과가 'τ=0'인 지점에서 최대값을 갖고, 'τ=N/2'인 지점에서 극성이 다른 최대값을 갖기 때문에 비교적 양호하기는 하다. In more detail, when using the pilot bits and the pilot symbols shown in the above Tables 2 and 3 to perform correlation processing, the correlation processing on the radio frame having 'N' pilot bits in a single correlation cycle results has a maximum value in the 'τ = 0' point, the polarity in the 'τ = N / 2' to the point it is relatively good because it has a different maximum. 하지만 'τ=0'과 'τ=N/2' 지점을 제외한 나머지 지연 지점에서, 즉 사이드로브(Sidelobe)에서 상관 처리 결과값이 '0'이 되는 경우는 없었다. However, τ = 0 'and' τ = N / 2 'on the remaining delay point other than the point, that is, correlation processing result in the side lobe (Sidelobe) value is no case where the' 0 '.

따라서, 'τ=0'과 'τ=N/2' 지점에서 서로 다른 극성이면서 서로 크기가 같은 상관 처리 결과를 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서 최소의 상관 결과값을 갖는 최적의 파일럿 심볼이 요구되고, 이러한 최적의 파일럿 심볼을 이용한 보다 빠르고 정확한 프레임 동기화가 요구된다. Therefore, 'τ = 0' and 'τ = N / 2', and yet a different polarity at the point where each size may be derived a correlation process result as an optimal pilot has a minimum correlation result at a sidelobe (Sidelobe) symbol is required, a more rapid and accurate frame synchronization by using these optimal pilot symbol is required.

본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 차세대 이동 통신 시스템의 상향 링크 및 하향 링크에서 최적의 프레임 동기를 수행할 수 있도록 새로운 파일럿 심볼 패턴을 제공하며, 이 새로운 파일럿 심볼 패턴을 이용한 상관 처리 결과에 따라 보다 빠르고 정확한 프레임 동기를 확인하는 방법을 제공하는데 있다.상기한 목적을 달성하기 위한 본 발명에 따른 최적의 파일럿 심볼을 이용한 프레임 동기 확인 방법의 특징은, 상향 링크 채널의 사용자측(UE)과 네트워크측간에 통신채널에 대한 프레임 동기를 획득함에 있어서, 사용자측으로부터 옵셋정보를 수신하여 상향 링크 채널의 프레임 동기를 획득 획득하는 단계와, 미리 설정된 각각의 파일럿 시퀀스가 상관 주기에서 정합된 지점에서는 최대의 상관 값을 갖고, 상관 주기 중간 지점에서 And an object of the present invention provides a new pilot symbol pattern that devised in view of the above points, to perform the optimum frame synchronization in the uplink and downlink of the next generation mobile communication system, using a new pilot symbol patterns Any process to provide a method to make a more rapid and accurate frame synchronization according to the result characteristic of the frame synchronization confirmation method using an optimal pilot symbol according to the present invention for achieving the above object, the user side of the UL channel ( UE) and the matched points in a cycle in as obtaining a frame synchronization for the communication channel to the network Toilet, each pilot sequence; and a preset acquiring receives the offset information from the user side acquires the frame synchronization of the UL channel correlation in having the maximum correlation value, the correlation cycle at the midpoint 부호가 다른 최대의 상관 값을 가지는 파일럿 패턴을 이용하여 상기 획득한 프레임 동기의 유지 여부를 확인하는 단계를 포함하여 이루어진다.바람직하게, 상기 파일럿 시퀀스는 각각 0과 1의 값의 숫자가 동일한 시퀀스이며, 상기 파일럿 시퀀스는 후반부가 전반부의 시퀀스의 보수를 취하여 이루어진다.그리고 상기 파일럿 시퀀스들은 그 상관 값의 합이 수신된 각 프레임에 대한 상관주기의 시작 지점 또는 중간 지점에서 서로 다른 극성의 최대 상관값을 가지며 다른 지점에서는 영이 되는 파일럿 시퀀스이다.또한 본 발명의 하향 링크에 대한 프레임 동기 확인 방법이, 하향 링크 채널의 사용자측(UE)과 네트워크측간에 통신채널에 대한 프레임 동기를 획득함에 있어서, 네트워크측으로부터 옵셋정보를 수신하여 하향 링크 채널의 프레임 동기를 획득 Comprises the step of code, a confirmation whether or not to preserve the acquired frame synchronization using the pilot pattern having the correlation value of the different maximum. Advantageously, the pilot sequence is the number of values ​​0 and 1, and the same sequence, respectively , the pilot sequence is comprised of the second half is taking the complement of the first half of the sequence, and the pilot sequences to each other up to the correlation value having a different polarity at the beginning or the middle point of a correlation cycle for each frame received, the sum of the correlation values having a pilot sequence to be zero in the other point. in addition, from the method as the frame synchronization confirmation method for the downlink of the present invention, obtaining the frame synchronization for the communication channel to the user side (UE) and network Toilet of the downlink channel, the network side It receives the offset information obtaining frame synchronization of the downlink channel 획득하는 단계와, 미리 설정된 각각의 파일럿 시퀀스가 상관 주기에서 정합된 지점에서는 최대의 상관 값을 갖고, 상관 주기 중간 지점에서 부호가 다른 최대의 상관 값을 가지는 파일럿 패턴을 이용하여 상기 획득한 프레임 동기의 유지 여부를 확인하는 단계를 포함하여 이루어진다.바람직하게, 상기 파일럿 시퀀스는 각각 0과 1의 값의 숫자가 동일한 시퀀스이며, 상기 파일럿 시퀀스는 후반부가 전반부의 시퀀스의 보수를 취하여 이루어진 시퀀스이다.그리고 상기 파일럿 시퀀스들은 그 상관 값의 합이 수신된 각 프레임에 대한 상관주기의 시작 지점 또는 중간 지점에서 서로 다른 극성의 최대 상관값을 가지며 다른 지점에서는 영이 되는 파일럿 시퀀스이다. Obtaining and advance the set the matching in the respective period of the pilot sequence Any point having a maximum correlation value, the correlation cycle at the midpoint of a coded acquires the using the pilot pattern having the correlation value of the different maximum frame sync in comprises a step to determine whether maintenance. Advantageously, the pilot sequence is the same sequence number of the values ​​of 0 and 1, respectively, the pilot sequence is a sequence of the second half is taking the complement of the first half of the sequence, and the pilot sequences are pilot sequences having the maximum correlation value of each of the other polarity at the beginning or the middle point of a correlation cycle for each frame received, the sum of the correlation value is zero in the other branch.

도 1 은 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크 전용 물리 채널(DPCH)의 구조를 나타낸 도면. 1 is a view showing a structure of an uplink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 2 는 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크 전용 물리 채널(DPCH)에 대한 확산 및 스크램블을 위한 장치 구성을 나타낸 도면. Figure 2 is a block diagram of an apparatus for spreading and scrambling of the uplink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 3 은 3GPP 무선 접속 네트워크(RAN) 규격에 따른 하향 링크 전용 물리 채널(DPCH)의 구조를 나타낸 도면. Figure 3 is a view showing a structure of a downlink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 4 는 3GPP 무선 접속 네트워크(RAN) 규격에 따른 하향 링크 전용 물리 채널(DPCH)에 대한 확산 및 스크램블을 위한 장치 구성을 나타낸 도면. 4 is a block diagram of an apparatus for spreading and scrambling of the downlink dedicated physical channel (DPCH) according to the 3GPP radio access network (RAN) standards.

도 5 는 본 발명에 따른 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 비트를 이용하는 프레임 동기를 위한 상관 처리 장치 구성을 나타낸 도면. 5 is a diagram showing a correlation processing unit configured for frame synchronization using the pilot bits of the uplink dedicated physical control channel (DPCCH) in accordance with the present invention.

도 6 은 본 발명에 따른 프레임 동기를 위한 상향 링크의 파일럿 비트 패턴을 이용한 상관 결과와 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크의 파일럿 비트 패턴을 이용한 상관 결과를 나타낸 도면. Figure 6 is a view of the correlation result with the pilot bit patterns of an uplink according to the present invention in the UL correlation result using the pilot bit pattern as the 3GPP radio access network (RAN) standards for the frame synchronization in accordance with.

도 7 는 본 발명에 따른 하향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 심볼을 이용하는 프레임 동기를 위한 상관 처리 장치의 구성을 나타낸 도면. Figure 7 is a diagram showing a configuration of a correlation processing unit for a frame synchronization using the pilot symbol of the downlink dedicated physical control channel (DPCCH) in accordance with the present invention.

도 8 은 본 발명에 따른 최적 파일럿 심볼을 이용한 프레임 동기 확인 절차를 나타낸 도면. Figure 8 is a view of the optimal frame synchronization verification using a pilot symbol in accordance with the present invention.

이하, 본 발명에 따른 최적의 파일럿 심볼을 이용한 프레임 동기 확인 방법에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다. It will be described below with reference to the accompanying drawings, the preferred embodiment of the frame synchronization confirmation method using an optimal pilot symbol in accordance with the present invention.

본 발명에서는 프레임 동기를 위한 새로운 파일럿 패턴을 제안하며, 프레임 동기 유지에 실패했을 때 프레임 동기를 확인하는 절차에 대해 설명한다. In the present invention, we propose a new pilot pattern for frame synchronization, and a description of the procedure to determine frame synchronization on failure to maintain frame synchronization.

특히, 본 발명에서는 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 2차 공통 제어 물리 채널에서 본 발명의 파일럿 패턴을 사용하여 프레임 동기를 확인하는 절차를 설명한다. In particular, the invention describes a procedure for using the pilot patterns of the present invention in the uplink dedicated physical channel (Uplink DPCH), the downlink dedicated physical channel (Downlink DPCH) and a secondary common control physical channel verify frame synchronization.

다음의 표 4 는 상향 링크 전용 물리 제어 채널(DPCCH)에 대한 여러 채널 정보를 나타낸 것으로, 채널 비트 레이트 및 채널 심볼 레이트는 확산(spreading) 바로 전의 레이트이다. The following Table 4 shows the number of channel information on an uplink dedicated physical control channel (DPCCH), the channel bit rate and the channel symbol rate is the rate immediately prior to the diffusion (spreading).

채널 비트 레이트(Kbps) Channel bit rate (Kbps) 채널 심볼 레이트(Ksps) Channel symbol rate (Ksps) 확산 인자(Spread-ing Factor) Spreading factor (Factor Spread-ing) 프레임당 비트수(bits/frame) The number of bits per frame (bits / frame) 슬롯당 비트수(bits/slots) The number of bits per slot (bits / slots) 파일럿 비트수(Pilot bits) Number of pilot bits (Pilot bits) 전송 전력 제어 비트수(TPC bits) Number of transmit power control bits (TPC bits) 전송 포맷 결합 표시자 비트수(TFCI bits) Be the transport format combination indicator bits (TFCI bits) 피이드백 정보 비트수(FBIbits) Feedback information bit number (FBIbits)
16 16 16 16 256 256 160 160 10 10 6 6 2 2 2 2 0 0
16 16 16 16 256 256 160 160 10 10 8 8 2 2 0 0 0 0
16 16 16 16 256 256 160 160 10 10 5 5 2 2 2 2 1 One
16 16 16 16 256 256 160 160 10 10 7 7 2 2 0 0 1 One
16 16 16 16 256 256 160 160 10 10 [6] [6] [2] [2] [0] [0] [2] [2]
16 16 16 16 256 256 160 160 10 10 [5] [5] [1] [One] [2] [2] [2] [2]

다음의 표 5에는 본 발명에서 제안하는 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 비트 패턴을 나타낸 것으로, 한 슬롯을 구성하는 5,6비트의 파일럿 비트 패턴을 나타내었다. The following Table 5 is illustrates the pilot bit patterns of an uplink dedicated physical control channel (DPCCH) proposed by the present invention, showing a pilot bit pattern of bits 5 and 6 constituting one slot.

기존 상향 링크 전용 물리 제어 채널(DPCCH)에서는 한 슬롯을 구성하는 파일럿 비트수가 6비트나 8비트인 경우의 파일럿 비트 패턴만 제안되었지만, 본 발명에서는 아래의 표 5와 다음의 표 6에 나타낸 것과 같이 5비트 또는 7비트의 파일럿 비트 패턴도 사용한다. Existing in the uplink dedicated physical control channel (DPCCH) has been proposed, only a pilot bit pattern when the number of pilot bits constituting one slot is 6 bits or 8 bits, in the present invention as shown in Table 5 and Table 6 of the bottom 5 It uses a pilot bit pattern of bits or 7 bits.

N Pilot2 N Pilot2 파일럿 비트 위치 번호(비트#) The pilot bit position number (bit #) 종렬 시퀀스(Column Sequence) In-line sequence (Sequence Column)
5 5 0 0 C1 C1
1 One C2 C2
3 3 C3 C3
4 4 C4 C4
6 6 1 One C1 C1
2 2 C2 C2
4 4 C3 C3
5 5 C4 C4
7 7 1 One C1 C1
2 2 C2 C2
4 4 C3 C3
5 5 C4 C4
8 8 1 One C1 C1
3 3 C2 C2
5 5 C3 C3
7 7 C4 C4

표 6 에는 본 발명에서 새롭게 제안하는 상향 링크 전용 물리 제어채널(DPCCH)의 나머지 파일럿 비트 패턴을 나타낸 것으로, 한 슬롯을 구성하는 7,8비트의 파일럿 비트 패턴을 나타내었다. Table 6 illustrates the rest of the pilot bit patterns of an uplink dedicated physical control channel (DPCCH) newly proposed by the present invention, showing a pilot bit pattern of 7-8 bits constituting one slot.

상기한 표 6에는 기존 상향 링크 전용 물리 제어 채널(DPCCH)에서 사용하지 않았던 7비트의 파일럿 비트 패턴도 나타나 있으며, 상기한 표 5 및 표 6에서 길이가 16인 4가지의 종렬 시퀀스를 파일럿 비트가 5비트, 6비트, 7비트 또는 8비트 경우에 모두 C1, C2, C3, C4라 하고, 한 슬롯을 구성하는 각 파일럿 비트의 위치에 따라 정리한 것이 표 7에 나타나 있다. Above Table 6, the existing uplink dedicated physical control channel, and shows a pilot bit pattern of the 7-bit has not been used in the (DPCCH), a length in the above Table 5 and Table 6, 16 of four kinds of the in-line sequence, a pilot bit of the it is a 5-bit, 6-bit, 7-bit or 8-la all the bits when C1, C2, C3, C4, and organized according to the location of each pilot bits constituting one slot are given in Table 7.

본 발명에서는 길이가 16인 4가지의 종렬 시퀀스, 즉 전체 길이가 64인 코드 시퀀스를 사용하여 프레임 동기를 위한 상관 처리를 수행한다. In the present invention, the length 16 of the four-line sequence, that is using the full length 64 of the code sequence and performs a correlation process for the frame synchronization.

상기한 표 5 및 표 6에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위한 상관 처리에 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 '1'의 값을 갖는다. It will be the entire shaded region of the pilot bit used for the correlation processing for the frame synchronization in the above Tables 5 and 6, a pilot bit of the other portions except it has a value of '1'.

즉, 각 슬롯의 파일럿 비트가 5비트인 경우에는 비트#0(C1), 비트#1(C2), 비트#3(C3), 비트#4(C4)가, 각 슬롯의 파일럿 비트가 6비트 또는 7비트인 경우에는 비트#1(C1), 비트#2(C2), 비트#4(C3), 비트#5(C4)가, 또한 각 슬롯의 파일럿 비트가 8비트인 경우에는 비트#1(C1), 비트#3(C2), 비트#5(C3), 비트#7(C4)가 프레임 동기를 위한 상관 처리에 사용된다. That is, when each of the slots of the pilot bits of 5 bits in the bit # 0 (C1), bit # 1 (C2), the bit # 3 (C3), bit # 4 (C4) are respective slots of the pilot bits are 6 bits Alternatively, if the 7-bit in the bit # 1 (C1), bit # 2 (C2), bit # 4 (C3), bit # 5 (C4) is, also, if the pilot bits in each slot of 8 bits, the bit # 1 (C1), the bit # 3 (C2), bit # 5 (C3), bit # 7 (C4) is used in correlation processing for the frame synchronization.

따라서, 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 비트는 각 슬롯의 파일럿 비트가 모두 4비트가 사용된다. Thus, the pilot bit used for frame synchronization per one slot is four bits are pilot bits in each slot is used.

결국 하나의 무선 프레임이 16개의 타임 슬롯으로 이루어지므로, 한 프레임에서는 프레임 동기를 위해 사용되는 파일럿 비트수가 '64'인 것이다. After all because one radio frame is composed of 16 time slots, one frame is the number of pilot bits '64' are used for frame synchronization.

도 5 는 본 발명에 따른 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 비트를 이용하는 프레임 동기를 위한 상관 처리 장치의 구성을 나타낸 도면이다. 5 is a view showing a configuration of a correlation processing unit for a frame synchronization using the pilot bits of the uplink dedicated physical control channel (DPCCH) in accordance with the present invention.

도 5 는 상향 링크 전용 물리 제어 채널(DPDCH)의 파일럿 비트가 8비트인 경우를 나타낸 것으로, 이 경우에는 표 6에서 비트#1(C1), 비트#3(C2), 비트#5(C3), 비트#7(C4)에 상응하는 길이 16의 종렬 시퀀스(Column Sequences)가 프레임 동기를 위한 상관 처리에 사용된다. Figure 5 illustrates the case where the pilot bits of the uplink dedicated physical control channel (DPDCH) is 8 bits, in this case, the bit # 1 (C1), bit # 3 in Table 6 (C2), and bit # 5 (C3) , the bit # 7 (C4) of the long-line sequence 16 (Column sequences) corresponding to is used in correlation processing for the frame synchronization.

반면에 비트#0, 비트#2, 비트#4, 비트#6과 같이 모두 '1'의 패턴을 갖는 종렬 시퀀스는 코히어런트 검출(coherent detection)을 위한 채널 추정(channel estimation)에 사용된다. On the other hand, it bit # 0 and bit # 2 and bit # 4, the longitudinal sequence having a pattern of "1" both as shown in the bit # 6 are used for channel estimation (channel estimation) for coherent detection (coherent detection).

다음의 4가지 시퀀스들이 본 발명에 따른 프레임 동기를 위한 시퀀스들이다. Four sequences that are the sequences for the frame synchronization in accordance with the present invention.

이와 같은 본 발명에서 새롭게 제안하는 프레임 동기를 위한 상향 링크 전용 물리 제어 채널(DPCCH)의 시퀀스는 (a, The sequence of the same uplink dedicated physical control channel for the frame synchronization newly proposed by the present invention (DPCCH) is (a, )의 원리로 만든 것이다. ) It will be made in principle.

즉, 전측 8비트(a)를 먼저 만들고, 후측 8비트( That is, making the front side 8-bit (a), first, the rear side 8 bits ( )는 전측 8비트에 보수를 취한 값으로 만든 것이다. ) It is made to the value taken by the complement to the front 8 bits.

또한 상기 시퀀스는 상관 처리 주기(N)의 시작 지점(τ=0)과 주기의 τ=N/2인 지점을 제외한 나머지 지점에서의 최종 상관 결과값이 최소가 되도록 하는 시퀀스이다. In addition, the sequence is a sequence in which the final correlation result of the remaining points other than the starting point (τ = 0) and the period τ = N / 2 point in the correlation processing cycle (N) is minimized.

이들 종렬 시퀀스를 이용하여 상관 처리를 수행한 각 1차 결과, 즉 A지점에서의 상관 결과값을 표 8에 나타내었다. These in-line sequence, each first performs a correlation process by using the result, that is, it exhibited a correlation result value at point A in Table VIII.

또한 표 9에는 각 지점에서의 상관 결과값을 합한 2차 결과, 즉 B지점에서의 결과값을 나타내었다. In addition, Table 9 shows the results of the second result, namely the point B the sum of the correlation results at each point.

종렬 시퀀스 Cascade sequence 상관 결과[r x (1)∼r x (16)] Any result [r x (1) ~r x (16)]
A 1 지점 A 1 point C1=(1101111100100000) C1 = (1101111100100000) 16 4 0 4 0 -4 0 -4 -16 -4 0 -4 0 4 0 4 16 40 40 -4 0 -4 -16 -4 0 -4 0 4 0 4
A 2 지점 A 2 point C2=(1000101001110101) C2 = (1000101001110101) 16 -4 0 -4 0 4 0 4 -16 4 0 4 0 -4 0 -4 16-40 -4 0 4 0 4 0 4 4-16 0-4 0-4
A 3 지점 A 3 point C3=(1101110000100011) C3 = (1101110000100011) 16 4 0 -4 0 4 0 -4 -16 -4 0 4 0 -4 0 4 16 40-40 40-4 40-4 -16 -4 0 0 4
A 4 지점 A 4 point C4=(0111011010001001) C4 = (0111011010001001) 16 -4 0 4 0 -4 0 4 -16 4 0 -4 0 4 0 -4 16-40 40-40 4-16 40-40 40-4

상관 결과[r x (1)∼r x (16)] Any result [r x (1) ~r x (16)]
B 지점 Point B 64 0 0 0 0 0 0 0 -64 0 0 0 0 0 0 0 64 0 0 0 0 0 0 0 -64 0 0 0 0 0 0 0

이 B지점에서의 상관 결과값을 살펴보면, 한 번의 상관 주기에서 'N' 파일럿 비트를 갖는 무선 프레임에 대한 상관 처리 결과가 'τ=0'인 지점에서 최대값을 갖고, 'τ=N/2'인 지점에서는 극성이 반대이고 동일한 크기의 최대값을 갖는다. Looking at the correlation result values ​​in the point B, with one correlation period from 'N' the correlation processing result in the radio frame having the pilot bit having the maximum value in the 'τ = 0' point, 'τ = N / 2 in "point of opposite polarity, and it has a maximum value of equal size. 또한 'τ=0'과 'τ=N/2' 지점을 제외한 나머지 지연 지점, 즉 사이드로브(Sidelobe)에서상관 처리 결과값은 '0'이다. In addition, a '= τ 0' and 'τ = N / 2' rest point delay point except, that correlation processing in the side lobe (Sidelobe) result value is '0'.

따라서, 'τ=0'과 'τ=N/2' 지점에서 서로 다른 극성이면서 서로 크기가 같은 상관 처리 결과를 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소의 상관 결과값을 얻어 낼 수 있다. Therefore, 'τ = 0' and 'τ = N / 2', yet different polarity at the point and the each size able to obtain a correlation process result as, in the side lobe (Sidelobe) can be obtained with a minimum of correlation results .

이와 같은 본 발명에 따른 프레임 동기를 위한 상향 링크의 파일럿 비트 패턴을 이용한 상관 결과를 도 6b에 도시하였으며, 동시에 3GPP 무선 접속 네트워크(RAN) 규격에 따른 상향 링크의 파일럿 비트 패턴을 이용한 상관 결과를 비교하여 도 6a에 도시하였는데, 이들 상관 결과는 상향 링크의 채널상에서 왜곡이 없다는 가정이 뒷받침되어야 한다. This was shown a correlation result using the pilot bit pattern of uplink for the frame synchronization in accordance with the present invention in Figure 6b, at the same time comparing the correlation result with the pilot bit patterns of an uplink according to the 3GPP radio access network (RAN) standards and were shown in Figure 6a, these correlations are to be supported the assumption that there is no distortion on the uplink channel.

종렬 시퀀스 Cascade sequence 상관 결과[r x (1)∼r x (16)] Any result [r x (1) ~r x (16)]
A 1 지점 A 1 point FC1=(1101110110100100) FC1 = (1101110110100100) 16 -4 -4 8 0 -4 0 0 -4 0 0 -4 0 8 -4 -4 -4 16-4 80-40 0-40 0-40 8-4 -4
A 2 지점 A 2 point FC2=(1110001011110010) FC2 = (1110001011110010) 16 0 0 -4 -4 -4 0 0 12 0 0 -4 -4 -4 0 0 16 0 -4 -4 -4 -4 -4 -4 0 0 12 0 0 0 0
A 3 지점 A 3 point FC3=(1000110000100000) FC3 = (1000110000100000) 16 4 0 0 4 8 8 0 0 0 8 8 4 0 0 4 16 4 0 0 4 8 8 0 0 0 8 8 4 0 0 4
A 4 지점 A 4 point FC4=(1111110101011000) FC4 = (1111110101011000) 16 0 4 -4 0 0 -4 4 0 4 -4 0 0 -4 4 0 16 0 4-40 0-44 4-40 0-44 0 0

상관 결과[r x (1)∼r x (16)] Any result [r x (1) ~r x (16)]
B 지점 Point B 64 0 0 0 0 0 4 4 8 4 4 0 0 0 0 0 64 0 0 0 0 0 4 4 8 4 4 0 0 0 0 0

표 10 및 표 11은 3GPP 무선 접속 네트워크(RAN) 규격에 따른 기존 상향 링크의 파일럿 비트 패턴을 이용한 상관 결과를 나타낸 것으로, 이는 상기한 표 8 및표 9의 본 발명에 따른 상관 결과값과 비교하기 위한 것이다. Table 10 and Table 11 illustrates a correlation result using the pilot bit pattern of the existing uplink according to the 3GPP radio access network (RAN) standard, which is to be compared with the correlation result value according to the invention of the above Table 8 mitpyo 9 will be.

상기한 표 10과 표 11에서의 값들은 이미 기술한 표 2에서 각 슬롯의 파일럿 비트가 6비트인 경우에 프레임 동기를 위한 시퀀스들을 도 5에 도시된 상관 처리 장치에 적용하여 얻어낸 상관 결과이다. Value in the above Table 10 and Table 11 are the correlation results eoteonaen applied to the correlation processing unit shown in Figure 5 the sequences for the frame synchronization in the case where each slot on the pilot bits are 6 bits in the already described Table 2.

도 6에 도시된 상관 결과로 쉽게 알 수 있듯이, 본 발명에서 새롭게 제안하는 최적의 파일럿 비트를 사용함에 따라 프레임 동기화를 수행하는데 있어 이중 체크(Double check)가 가능하게 된다. As can be readily appreciated as the correlation result shown in Figure 6, it is that in performing the double check frame synchronization (Double check) in accordance with the use of the best of the pilot bit to the newly proposed in the present invention can be performed.

도 7 은 본 발명에 따른 하향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 심볼을 이용하는 프레임 동기를 위한 상관 처리 장치의 구성을 나타낸 도면이다. 7 is a view showing a configuration of a correlation processing unit for a frame synchronization using the pilot symbol of the downlink dedicated physical control channel (DPCCH) in accordance with the present invention.

도 7 에 도시된 하향 링크의 상관 처리 장치는 다음의 표 13에 나타낸 하향 링크 전용 물리 제어 채널(DPCCH)에 포함된 파일럿 심볼 패턴에서 16,32,64,128Ksps의 심볼 레이트의 파일럿 시퀀스를 사용할 경우를 예로써 나타낸 것이다. The correlation processing unit of a DL shown in Figure 7 is the case for a pilot sequence of a symbol rate of a pilot symbol pattern in 16,32,64,128Ksps included in the downlink dedicated physical control channel (DPCCH) as shown in the following Table 13 example illustrates by.

여기서, 심볼 레이트의 단위는 'Ksps = (심볼×10 3 )/초' 이다. Here, a unit of symbol rate is "= Ksps (symbol × 10 3) / sec.

본 발명에서도 3GPP 무선 접속 네트워크(RAN) 규격에서와 마찬가지로 하향 링크의 프레임 동기에 사용되는 파일럿 심볼은 각 심볼 레이트의 전체 파일럿 심볼 중 음영 부분만이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 심볼은 '1'의 값을 갖는다. The present invention, as in in the 3GPP radio access network (RAN) standards will be a pilot symbol that is used for frame synchronization of the downlink is only the shaded portion of the entire pilot symbols in each symbol rate is used for frame synchronization, in other portion except for this, the pilot symbol has a value of '1'.

즉, 심볼 레이트가 16,32,64,128Ksps인 경우의 예를 들면, 심볼#1과 심볼#3이 프레임 동기에 사용된다는 것이며, 따라서 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 심볼은 4개이므로, 결국 하나의 무선 프레임에서는 프레임 동기를 위해 64개의 파일럿 심볼을 사용하게 된다. Since that is, the symbol rate is, for example, in the case of 16,32,64,128Ksps, will symbol # 1 and symbol # 3 that is used for frame synchronization, and therefore pilot symbol is four is used for frame synchronization per slot, After the one radio frame will use the 64 pilot symbols for the frame synchronization.

우선 하향 링크 전용 물리 제어 채널(DPCCH)과 하향 링크 전용 물리 데이터 채널(DPDCH)에 대한 여러 채널 정보를 표 12에 나타내었다. First shows a number of channel information for the downlink dedicated physical control channel (DPCCH) and a downlink dedicated physical data channel (DPDCH) in Table 12.

채널 비트 레이트(Kbps) Channel bit rate (Kbps) 채널 심볼 레이트(Ksps) Channel symbol rate (Ksps) 확산인자(Spread-ing Factor) Spreading factor (Factor Spread-ing) 프레임당 비트수(bits/frame) The number of bits per frame (bits / frame) 슬롯당 비트수(bits/slots) The number of bits per slot (bits / slots) DPDCH의슬롯당 비트수(bits/slots) The number of bits per slot of the DPDCH (bits / slots) DPDCH의슬롯당 비트수(bits/slots) The number of bits per slot of the DPDCH (bits / slots)
DPDCH DPDCH DPCCH DPCCH 합계 Sum 데이터1(N data1 ) Data 1 (N data1) 데이터2(N data2 ) Data 2 (data2 N) N TFCI N TFCI N TPC N TPC N pilot N pilot
16 16 8 8 512 512 64 64 96 96 160 160 10 10 2 2 2 2 0 0 2 2 4 4
16 16 8 8 512 512 32 32 128 128 160 160 10 10 0 0 2 2 2 2 2 2 4 4
32 32 16 16 256 256 160 160 160 160 320 320 20 20 2 2 8 8 0 0 2 2 8 8
32 32 16 16 256 256 128 128 192 192 320 320 20 20 0 0 8 8 2 2 2 2 8 8
64 64 32 32 128 128 480 480 160 160 640 640 40 40 6 6 24 24 0 0 2 2 8 8
64 64 32 32 128 128 448 448 192 192 640 640 40 40 4 4 24 24 2 2 2 2 8 8
128 128 64 64 64 64 1120 1120 160 160 1280 1280 80 80 14 14 56 56 0 0 2 2 8 8
128 128 64 64 64 64 992 992 288 288 1280 1280 80 80 6 6 56 56 8 8 2 2 8 8
256 256 128 128 32 32 2400 2400 160 160 2560 2560 160 160 30 30 120 120 0 0 2 2 8 8
256 256 128 128 32 32 2272 2272 288 288 2560 2560 160 160 22 22 120 120 8 8 2 2 8 8
512 512 256 256 16 16 4832 4832 288 288 5120 5120 320 320 62 62 240 240 0 0 2 2 16 16
512 512 256 256 16 16 4704 4704 416 416 5120 5120 320 320 54 54 240 240 8 8 2 2 16 16
1024 1024 512 512 8 8 9952 9952 288 288 10240 10240 640 640 126 126 496 496 0 0 2 2 16 16
1024 1024 512 512 8 8 9824 9824 416 416 10240 10240 640 640 118 118 496 496 8 8 2 2 16 16
2048 2048 1024 1024 4 4 20192 20192 288 288 20480 20480 1280 1280 254 254 1008 1008 0 0 2 2 16 16
2048 2048 1024 1024 4 4 20064 20064 416 416 20480 20480 1280 1280 246 246 1008 1008 8 8 2 2 16 16

다음의 표 14에는 표 13에서 길이가 16인 종렬 시퀀스(Column Sequence)를 심볼 레이트별로 정리해 놓았다. The following table 14 is set the in-line sequence (Sequence Column) length 16 of the table 13 gathered by the symbol rate.

표 14를 살펴보면 하향 링크 전용 물리 제어 채널(DPCCH)에 포함된 파일럿 심볼의 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 심볼 레이트가 8ksps일 때 첫 번째 파일럿 심볼(심볼#1)의 I채널 지류와 맵핑되는 종렬 시퀀스를 C1, Q채널 지류와 맵핑되는 종렬 시퀀스를 C2라 하고, 심볼 레이트가 16,32,64,128ksps일 때 첫 번째 파일럿 심볼(심볼#1)의 I채널 지류와 맵핑되는 종렬 시퀀스를 C1, Q채널 지류와 맵핑되는 종렬 시퀀스를 C2, 세 번째 파일럿 심볼(심볼#3)의 I채널 지류와 맵핑되는 종렬 시퀀스를 C3, Q채널 지류와 맵핑되는 종렬 시퀀스를 C4라 한다. Referring to Table 14 to have separated according to a pattern different symbols to the pilot symbol rate contained in the down-link dedicated physical control channel (DPCCH), I channel branch of the first pilot symbol (symbol # 1), when the symbol rate 8ksps and an in-line sequence that is mapped to the in-line sequence is mapped C1, and the Q channel branch C2 La, and when the symbol rate 16,32,64,128ksps-line that is mapped with the first I channel branch of the second pilot symbol (symbol # 1) sequence the C1, the in-line sequence is mapped and the Q channel branch C2, the third pilot symbol and the longitudinal sequence is mapped to in-line sequence that is mapped to the I branch of the channel (symbols # 3) C3, C4 and Q channel branches la.

마지막으로 심볼 레이트가 256,512,1024ksps일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스를 순서대로 C1,C2,C3,C4,C5,C6,C7,C8 라 한다. Finally, the symbol rate is 256,512,1024ksps it indicates first, third, fifth, and seventh pilot symbol (symbol # 1 and symbol # 3 and symbol # 5 and symbol # 7), each of the I channel branch or each of Q channel branch of and is referred to as an in-line sequence are mapped in order C1, C2, C3, C4, C5, C6, C7, C8.

심볼 레이트 Symbol Rate 파일럿 심볼위치 번호(심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 종렬 시퀀스(Column Sequence) In-line sequence (Sequence Column)
8ksps 8ksps 1 One I I C1 C1
Q Q C2 C2
16,32,64,128ksps 16,32,64,128ksps 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
256,512,1024ksps 256,512,1024ksps 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
5 5 I I C5 C5
Q Q C6 C6
7 7 I I C7 C7
Q Q C8 C8

다음은 심볼 레이트가 256,512,1024Ksps인 경우, 하향 링크의 프레임 동기화를 위한 시퀀스들을 나열하였다. Here is the case where the symbol rate is 256,512,1024Ksps, was listed in the sequences for the frame synchronization of the downlink.

이와 같은 본 발명에서 새롭게 제안하는 프레임 동기를 위한 하향 링크 전용 물리 제어 채널(DPCCH)의 시퀀스들은 상향 링크의 시퀀스와 같이 (a, The sequence of the same downlink dedicated for frame synchronization newly proposed by the present invention the physical control channel (DPCCH) are as in the sequence of the UL (a, )의 원리로 만든 것이다. ) It will be made in principle.

즉, 전측 8비트(a)를 먼저 만들고, 후측 8비트( That is, making the front side 8-bit (a), first, the rear side 8 bits ( )는 전측 8비트에 보수를 취한 값으로 만든 것이다. ) It is made to the value taken by the complement to the front 8 bits.

이들 시퀀스들을 사용하여 프레임 동기를 위한 상관 처리를 수행한 최종 결과는 ' 128 0 0 0 0 0 0 0 -128 0 0 0 0 0 0 0 ' 이며, 이 또한 상향 링크에서의 상관 결과와 동일한 특성을 보인다. The final result of using these sequences to perform a correlation process for a frame sync is "128 0 0 0 0 0 0 0 -128 0 0 0 0 0 0 0 ', the same characteristics as the correlation value of the addition in the UL see.

본 발명에서는 프레임 동기를 위한 상관 처리에 사용할 새로운 2차 공통 제어 물리 채널(Secondary CCPCH)의 파일럿 심볼을 추가적으로 제안한다. In the present invention additionally proposes a pilot symbol of a new secondary Common Control Physical Channel (Secondary CCPCH) used in correlation processing for the frame synchronization.

이 공통 제어 물리 채널(CCPCH)의 파일럿 심볼 패턴을 표 15에 나타내었으며, 표 16에는 길이가 16인 4가지의 종렬 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 종렬 시퀀스를 C1,C2,C3,C4라 하였다. Showed the pilot symbol pattern of the common control physical channel (CCPCH) in Table 15, Table 16 has a length for the four-line sequence (Column Sequence) of 16 I channel branch of each pilot symbol location number (symbols #) and when mapping the Q channel branch was called the cascade of these sequences C1, C2, C3, C4.

아래 공통 제어 물리 채널(CCPCH)의 파일럿 심볼 패턴을 사용한 상관 처리 결과는 앞에서 기술한 본 발명에 따른 상향 링크 및 하향 링크의 전용 물리 채널(DPCH)에서의 상관 결과와 동일한 특성을 보인다. Correlation with the pilot symbol pattern of a common control physical channel (CCPCH) following treatment results showed the same properties as the correlation result in the dedicated physical channel (DPCH) of the uplink and downlink according to the present invention described earlier.

심볼# symbol# 0 0 1 One 2 2 3 3
슬롯#1 슬롯#2 슬롯#3 슬롯#4 슬롯#5 슬롯#6 슬롯#7 슬롯#8 슬롯#9 슬롯#10 슬롯#11 슬롯#12 슬롯#13 슬롯#14 슬롯#15 슬롯#16 Slot # 1 slot, # 2 slot, slot # 3 # 4 # slot 5, slot 6, slot # # 7 # 8 slot 9 slot Slot # # # 10 slot 11 slot 12 slot # # # 13 slot 14 slot 15 slot # 16 # 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 10 11 10 11 10 00 01 11 01 00 01 00 01 11 10 00 10 11 10 11 10 00 01 11 01 00 01 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 11 01 11 10 11 01 00 01 00 10 00 01 00 10 11 10 11 01 11 10 11 01 00 01 00 10 00 01 00 10 11

파일럿 심볼위치 번호(심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 종렬 시퀀스(Column Sequence) In-line sequence (Sequence Column)
1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4

이상에서 설명한 바와 같이 본 발명에 따른 프레임 동기를 위한 상관 처리를수행하는데 사용되는 상향 링크 및 하향 링크의 파일럿 패턴에 대해 종합하여 설명하자면 다음과 같다. To explain the general pattern for a pilot of an uplink and a downlink that is used in performing a correlation processing for the frame synchronization in accordance with the present invention as described above as follows.

표 17은 앞에서 설명한 상향 링크의 파일럿 비트 패턴과 하향 링크의 파일럿 심볼 패턴의 기본이 되는 종렬 시퀀스들(C1∼C8)을 종합하여 나타낸 것이며, 각 종렬 시퀀스를 이용한 1차 상관 처리 결과도 동시에 나타내었다. Table 17 will shown by combining the above-mentioned uplink pilot bit pattern and the in-line sequence which is the basis of the pilot symbol pattern of downlink (C1~C8), it was also shown at the same time the primary correlation process result using the respective in-line sequence .

종렬 시퀀스 Cascade sequence 상관 결과[r x (1)∼r x (16)] Any result [r x (1) ~r x (16)]
C1=(1101111100100000) C1 = (1101111100100000) 16 4 0 4 0 -4 0 -4 -16 -4 0 -4 0 4 0 4 16 40 40 -4 0 -4 -16 -4 0 -4 0 4 0 4
C2=(1000101001110101) C2 = (1000101001110101) 16 -4 0 -4 0 4 0 4 -16 4 0 4 0 -4 0 -4 16-40 -4 0 4 0 4 0 4 4-16 0-4 0-4
C3=(1101110000100011) C3 = (1101110000100011) 16 4 0 -4 0 4 0 -4 -16 -4 0 4 0 -4 0 4 16 40-40 40-4 40-4 -16 -4 0 0 4
C4=(0111011010001001) C4 = (0111011010001001) 16 -4 0 4 0 -4 0 4 -16 4 0 -4 0 4 0 -4 16-40 40-40 4-16 40-40 40-4
C5=(1011000001001111) C5 = (1011000001001111) 16 4 0 4 0 -4 0 -4 -16 -4 0 -4 0 4 0 4 16 40 40 -4 0 -4 -16 -4 0 -4 0 4 0 4
C6=(1110010100011010) C6 = (1110010100011010) 16 -4 0 -4 0 4 0 4 -16 4 0 4 0 -4 0 -4 16-40 -4 0 4 0 4 0 4 4-16 0-4 0-4
C7=(0100001110111100) C7 = (0100001110111100) 16 4 0 -4 0 4 0 -4 -16 -4 0 4 0 -4 0 4 16 40-40 40-4 40-4 -16 -4 0 0 4
C8=(1110100100010110) C8 = (1110100100010110) 16 -4 0 4 0 -4 0 4 -16 4 0 -4 0 4 0 -4 16-40 40-40 4-16 40-40 40-4

표 17을 살펴보면 1차 상관 처리 결과가 서로 동일한 종렬 시퀀스별로 아래의 4개(E,F,G,H)의 클래스(Class)로 나눌 수 있다. Referring to Table 17, can be divided into classes (Class) of the primary correlation process result is the same in-line 4 (E, F, G, H) by the following sequence from each other.

E={C1,C5}, F={C2,C6}, G={C3,C7}, H={C4,C8) E = {C1, C5}, F = {C2, C6}, G = {C3, C7}, H = {C4, C8)

R(τ) τ R (τ) τ 0 0 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15
R E (τ) R E (τ) 16 16 4 4 0 0 4 4 0 0 -4 -4 0 0 -4 -4 -16 -16 -4 -4 0 0 -4 -4 0 0 4 4 0 0 4 4
R F (τ) R F (τ) 16 16 -4 -4 0 0 -4 -4 0 0 4 4 0 0 4 4 -16 -16 4 4 0 0 4 4 0 0 -4 -4 0 0 -4 -4
R G (τ) R G (τ) 16 16 4 4 0 0 -4 -4 0 0 4 4 0 0 -4 -4 -16 -16 -4 -4 0 0 4 4 0 0 -4 -4 0 0 4 4
R H (τ) R H (τ) 16 16 -4 -4 0 0 4 4 0 0 -4 -4 0 0 4 4 -16 -16 4 4 0 0 -4 -4 0 0 4 4 0 0 -4 -4

표 18은 상기한 각 클래스별로 상관 결과값 'R(τ)'를 나타낸 것이다. Table 18 shows a correlation result value 'R (τ)' for each class described above.

표 18에 나타낸 값을 근거로 하여 다음과 같은 각 클래스별 상관 결과값들의 몇 가지 관계를 도출할 수 있다. To the value shown in Table 18 on the basis of the following it can be derived and the relationship of some of the correlation result values ​​for each class:

, (단 τ가 짝수일 때) (Only when τ is even one)

, (단 τ가 홀수일 때) (Τ when only the odd-yl)

상기한 식 1, 식 2 및 식 3으로부터 다음의 식 4를 얻어낼 수 있다. The can from the Expression 1, Expression 2 and Expression 3 can be obtained the following equation 4.

, (모든 τ에 대해) (For all τ)

표 18과 식 4에서 각각 In Table 18 and equation (4), respectively And 에 의해 알 수 있듯이, 무선 프레임에 대한 상관 처리 결과는 'τ=0'인 지점에서 최대값 'R(τ)=32'을 갖고, 'τ=N/2'인 지점에서는 극성이 반대이고 동일한 크기의 최대값 'R(τ)= -32'을 갖는다. As in known by correlation processing result to the radio frame is 'τ = 0' the point having a maximum value 'R (τ) = 32' in, 'τ = N / 2', at which point in the opposite polarity and the same It has a maximum value of the size 'R (τ) = -32'. 또한 'τ=0'과 'τ=N/2' 지점을 제외한 나머지 지연 지점, 즉 사이드로브(Sidelobe)에서 상관 처리 결과값은 '0'이다. In addition, a '= τ 0' and 'τ = N / 2' rest point delay point except, that correlation processing in the side lobe (Sidelobe) result value is '0'.

또한 본 발명에서는 프레임 동기를 위해 제안된 파일럿 패턴으로부터 아래와 같은 파생된 결과식을 얻어낼 수 있다. Also it can be obtained the result expression is derived as follows from the proposed pilot pattern for frame synchronization according to the present invention.

여기서, here, 는 종렬 시퀀스(C1∼C8)를 사용한 상관 결과값이다. Is the correlation result value with the in-line sequence (C1~C8).

추가로 상기에서 나열된 식들로부터 다음의 결과식를 얻을 수 있게 된다. Sikreul following results from the equations listed above further can be obtained.

따라서 식 6에 따른 무선 프레임에 대한 상관 처리 결과는 'τ=0'인 지점에서 최대값 'R(τ)=64'을 갖고, 'τ=N/2'인 지점에서는 극성이 반대이고 동일한 크기의 최대값 'R(τ)= -64'을 갖는다. Therefore, correlation processing result of a radio frame according to the equation (6) is 'τ = 0' the point having a maximum value 'R (τ) = 64' in, 'τ = N / 2', at which point in the opposite polarity and the same size has a maximum value of 'R (τ) = -64'. 또한 'τ=0'과 'τ=N/2' 지점을 제외한 나머지 지연 지점, 즉 사이드로브(Sidelobe)에서 상관 처리 결과값은 '0'이 된다. Further, τ = 0 "and" τ = N / 2, the remaining branch point other than the delay, that is processed in correlation side lobe (Sidelobe) result value is '0'.

결국 본 발명에서 제안한 파일럿 패턴을 이용하여 프레임 동기를 위한 상관 처리 절차를 수행하게 되면, 프레임 동기시 한 프레임에 대한 상관 주기마다 두 번의 프레임 동기 확인이 가능하기 때문에 프레임 동기를 빠른 시간에 성공시킬 수 있게 된다. Eventually be successful frame synchronization because when to perform a correlation process procedure for frame synchronization using the suggested pilot pattern in this invention, can be two frame synchronization check each correlation period for one frame when frame synchronization in a short time it is possible.

다음은 프레임 동기 유지에 실패했을 때 상기에서 언급한 본 발명의 파일럿 패턴을 이용하여 프레임 동기를 확인하는 절차에 대해 설명한다. The following describes the procedure to determine frame synchronization using the pilot patterns of the present invention mentioned above, when it fails to maintain frame synchronization.

먼저 상향 링크 전용 물리 채널(Uplink DPCH)의 프레임 동기 확인 절차를 설명한다. First will be described a frame synchronization verification process of an uplink DPCH (Uplink DPCH).

상향 링크 전용 물리 채널(Uplink DPCH)에서는 긴 스크램블 코드(long scrambling code) 또는 짧은 스크램블 코드(short scrambling code)를 사용할 수 있다. The uplink DPCH (Uplink DPCH) may be used for a long scrambling code (long scrambling code) or short scrambling codes (short scrambling code).

여기서, 긴 스크램블 코드(long scrambling code)의 길이는 한 프레임 주기에 상응하는 길이이며, 짧은 스크램블 코드(short scrambling code)의 길이는 한프레임을 구성하는 심볼 주기에 상응하는 길이를 갖는다. Here, the length of the long scrambling code (long scrambling code) is a length corresponding to one frame period, the length of short scrambling code (short scrambling code) has a length corresponding to a symbol period constituting the one frame.

그런데 짧은 스크램블 코드(short scrambling code)를 사용하는 상향 링크 전용 물리 채널(Uplink DPCH)에서 슬롯 동기 또는 프레임 동기가 어긋났을 경우에는 칩 동기까지 항상 어긋나는 것은 아니다. However, if a short wake scramble code is counterintuitive uplink DPCH (Uplink DPCH) slot synchronization or frame sync used in the (short scrambling code) is not always shifted to the chip synchronization.

그러나, 칩 동기가 어긋났다면 그것은 슬롯 동기는 물론 프레임 동기까지 어긋나게 된다. However, the chip surface it is counterintuitive motivation was shifted to the slot synchronization, as well as frame synchronization.

반면에 긴 스크램블 코드(long scrambling code)가 상향 링크 전용 물리 채널(Uplink DPCH)에서 사용될 경우에는, 매 프레임마다 긴 스크램블 코드(long scrambling code)가 반복되기 때문에, 프레임 동기가 어긋났다는 것은 항상 칩 동기까지 어긋났다는 의미를 내포한다. Long scrambling code (long scrambling code) is an uplink dedicated physical channel is always chip when used in the (Uplink DPCH), since the long scrambling code (long scrambling code) repeated every frame, the frame synchronization is was counterintuitive whereas the nest was counterintuitive refers to motivation.

도 8 은 본 발명에 따른 최적 파일럿 심볼을 이용한 프레임 동기 확인 절차를 나타낸 도면이다. 8 is a view showing an optimal frame synchronization verification using a pilot symbol in accordance with the present invention.

다음은 하향 링크 채널의 칩 동기 및 프레임 동기를 확인하는 절차이다. The following is a procedure to determine frame synchronization and chip synchronization of the downlink channel.

사용자측(UE : User Equipment)에서는 네트워크측에서 알려준 1차 공통 제어 물리 채널(Primary CCPCH)의 동기화 타이밍, 프레임 옵셋 그룹 및 슬롯 옵셋 그룹을 근거로 하여 하향 링크 채널의 칩 동기 및 프레임 동기를 획득한다. The user side (UE: User Equipment) in the basis of the synchronization timing and the frame offset group and slot offset group of a primary common control physical channel (Primary CCPCH) we received from the network side and acquires chip synchronization and frame synchronization of the downlink channel.

이 때 동기 획득을 위해서는 본 발명에서 제안한 파일럿 심볼 패턴을 사용하여 프레임 동기 확인을 거치게 된다. At this time, in order to acquire synchronization it is subjected to frame synchronization confirmation using the pilot symbol pattern proposed in the present invention.

하향 링크 채널의 프레임 동기 확인 절차를 보다 상세하게 설명하면, 먼저 사용자측(UE)은 칩 동기화 및 프레임 동기화 모드(Chip and frame synchronizationmode)에서 칩 동기 실패를 확인하여 초기 칩 동기 및 프레임 동기를 획득한다. In more detail the frame synchronization verification process of the downlink channel, the first user side (UE) can obtain an initial chip synchronization and frame synchronization by checking the chip synchronization and frame synchronization mode (Chip and frame synchronizationmode) chip synchronization fails.

이 때 사용자측(UE)은 1차 공통 제어 물리 채널(Primary CCPCH)의 타이밍을 이용하며, 또한 네트워크측에서 알려준 프레임 옵셋 정보 및 슬롯 옵셋 정보를 이용하는데 이를 위해 사용자측(UE)은 네트워크측으로부터 프레임 옵셋 그룹(frame offset group)과 슬롯 옵셋 그룹(slot offset group)을 수신한다. At this time, the user side (UE) is the primary common control using the timing of the physical channel (Primary CCPCH), and also for using the frame offset information and slot offset information we received from the network side the user side (UE) To this end the frame offset from the network side It receives the group (frame offset group) and a slot offset group (slot offset group).

사용자측은 칩 동기 및 프레임 동기가 초기 획득되면, 본 발명에서 제안한 표 13의 파일럿 심볼 패턴을 이용하여 상기 획득된 프레임 동기를 확인하게 된다. The user side when the chip synchronization and frame synchronization with the initial acquisition, is by using the pilot symbol pattern proposed in Table 13, in the present invention confirmed that the obtained frame synchronization.

즉, 사용자측(UE)은 프레임 동기 확인 모드(Frame synchronization confirmation mode)에서 제안된 파일럿 심볼 패턴을 사용하여 프레임 동기가 어긋났는지의 여부를 계속 확인한다. In other words, the user side (UE) is whether or not the frame synchronization confirmation mode (Frame synchronization confirmation mode) by using the pilot symbol pattern proposed frame synchronization is counterintuitive in natneunji still OK.

이 때 만약 칩 동기는 획득했지만 프레임 동기가 어긋나는 경우가 발생할 수 있는데, 본 발명에서는 프레임 동기 확인 모드(Frame synchronization confirmation mode)에서 프레임 동기가 어긋났을 경우 다시 칩 동기화 및 프레임 동기화 모드(Chip and frame synchronization mode)에서 칩 동기 실패를 확인하여 최종 칩 동기 및 프레임 동기를 획득한다. At this time, if the chip synchronization is obtained, but there is a case that a frame synchronization contrary may occur, in the present invention, the frame synchronization confirmation mode (Frame synchronization confirmation mode) when wake the frame synchronization counterintuitive in the back-chip synchronization and frame synchronization mode (Chip and frame synchronization determine the failure in the chip synchronous mode) and obtains the final chip synchronization and frame synchronization.

다음은 상향 링크 채널의 칩 동기 및 프레임 동기를 확인하는 절차를 설명한다. The following describes the procedure to determine the chip synchronization and frame synchronization of the UL channel.

네트워크측에서는 사용자측에서 알려준 프레임 옵셋 그룹 및 슬롯 옵셋 그룹을 근거로 하여 상향 링크 채널의 칩 동기 및 프레임 동기를 획득한다. The network side obtains the frame offset group and slot offset group on the basis of the uplink channel chip synchronization and frame synchronization of that we received from the user side.

상향 링크 채널의 프레임 동기 확인 절차에 대한 보다 상세한 설명은, 그 절차가 하향 링크 채널의 프레임 동기 확인 절차와 동일하므로 생략하고, 단지 네트워크측에서는 프레임 동기 확인 모드(Frame synchronization confirmation mode)에서 표 5 또는 표 6의 파일럿 비트 패턴을 사용하여 프레임 동기가 어긋났는지의 여부를 계속 확인한다. A more detailed description is, the procedure, the table in the not the same as the frame synchronization verification process of a downlink channel, only the network side, the frame synchronization verification mode (Frame synchronization confirmation mode) 5 or a table for the frame synchronization verification procedure of an uplink channel using a 6-bit pattern of the pilot continues to check whether or not the frame synchronization natneunji counterintuitive.

이상에서 설명한 바와 같이 본 발명에서는 다음과 같은 효과를 얻어낼 수 있게 된다. According to the present invention as described above is possible it can be obtained the following effects.

첫 째, 본 발명에서 새롭게 제안한 최적의 파일럿 심볼을 사용함으로써 프레임 동기화를 이루는데 있어 동기를 두 번 확인할 수 있는 이중 체크가 가능하여 정확한 프레임 동기를 실현할 수 있으며, 특히 프레임 동기를 빠른 시간에 성공시킬 수 있으므로 동기화를 위한 탐색 시간을 줄일 수 있다. Me first, by using an optimal pilot symbol proposed newly by the present invention to establish a frame synchronization, it is possible to double-check that you can see the motivation double can realize accurate frame synchronization, in particular, succeeded the frame synchronization in a short time it can reduce the search time for synchronization.

둘 째, 본 발명에서 새롭게 제안한 최적의 파일럿 심볼을 사용하게 되면, 프레임 동기를 위한 수신측의 상관 처리 장치를 보다 간단하게 구성할 수도 있으므로, 수신 장치의 전체 복잡도를 줄일 수 있다. Second, because, when used at the best pilot symbol newly proposed in the present invention, may be configured to receive any side of the processing apparatus for a frame synchronization more easily, it is possible to reduce the overall complexity of the receiver.

세 째, 본 발명의 프레임 동기 확인 절차에 의해 프레임 동기가 실패했을 경우 이에 대해 능동적으로 대처할 수 있으므로, 보다 정확한 프레임 동기 획득이 가능해진다. Third, if a frame synchronization failure by the frame synchronization verification process of the present invention can actively cope for this, it is possible to obtain more accurate frame synchronization.

Claims (8)

  1. 상향 링크 채널의 사용자측(UE)과 네트워크측간에 통신채널에 대한 프레임 동기를 획득함에 있어서, As in obtaining the frame synchronization for the communication channel on the uplink channel user side (UE) and the network of the Toilet,
    사용자측으로부터 옵셋정보를 수신하여 상향 링크 채널의 프레임 동기를 획득 획득하는 단계와; It receives the offset information from the user side steps of acquiring acquires the frame synchronization of the uplink channel;
    미리 설정된 각각의 파일럿 시퀀스가 상관 주기에서 정합된 지점에서는 최대의 상관 값을 갖고, 상관 주기 중간 지점에서 부호가 다른 최대의 상관 값을 가지는 파일럿 패턴을 이용하여 상기 획득한 프레임 동기의 유지 여부를 확인하는 단계를 포함하여 이루어진 것을 특징으로 하는 프레임 동기 확인 방법. In the matching with a period of each of the pilot sequence preset correlation point determines whether to have the maximum correlation value, the correlation period holding of the acquired frame synchronization using the pilot pattern having the largest correlation value, a code different from the mid-point step way check frame synchronization, characterized in that comprising an a.
  2. 제 1 항에 있어서, 상기 파일럿 시퀀스는 각각 0과 1의 값의 숫자가 동일한 시퀀스인 것을 특징으로 하는 프레임 동기 확인 방법. In the pilot sequence of 0 and a frame synchronization confirmation method which is characterized in that the same sequence number of the value of 1 in claim 1.
  3. 하향 링크 채널의 사용자측(UE)과 네트워크측간에 통신채널에 대한 프레임 동기를 획득함에 있어서, As in obtaining the frame synchronization for the communication channel to the user side (UE) and network Toilet of the downlink channel,
    네트워크측으로부터 옵셋정보를 수신하여 하향 링크 채널의 프레임 동기를 획득 획득하는 단계와; It receives the offset information from the network side obtaining obtains the frame synchronization of the downlink channel;
    미리 설정된 각각의 파일럿 시퀀스가 상관 주기에서 정합된 지점에서는 최대의 상관 값을 갖고, 상관 주기 중간 지점에서 부호가 다른 최대의 상관 값을 가지는 파일럿 패턴을 이용하여 상기 획득한 프레임 동기의 유지 여부를 확인하는 단계를 포함하여 이루어진 것을 특징으로 하는 프레임 동기 확인 방법. In the matching with a period of each of the pilot sequence preset correlation point determines whether to have the maximum correlation value, the correlation period holding of the acquired frame synchronization using the pilot pattern having the largest correlation value, a code different from the mid-point step way check frame synchronization, characterized in that comprising an a.
  4. 제 2 항에 있어서, 상기 파일럿 시퀀스는 후반부가 전반부의 시퀀스의 보수를 취하여 이루어진 시퀀스인 것을 특징으로 하는 프레임 동기 확인 방법. The method of claim 2, wherein the pilot sequence is check frame synchronization, characterized in that the sequence of the second half by taking the complement of the first half of the sequence.
  5. 제 1 항에 있어서, 상기 파일럿 시퀀스들은 그 상관 값의 합이 수신된 각 프레임에 대한 상관주기의 시작 지점 또는 중간 지점에서 서로 다른 극성의 최대 상관값을 가지며 다른 지점에서는 영이 되는 파일럿 시퀀스인 것을 특징으로 하는 프레임 동기 확인 방법. The method of claim 1, wherein the pilot sequences having a mutually maximum correlation value of the other polarity at the beginning or the middle point of a correlation cycle for each frame received, the sum of the correlation value, characterized in that the pilot sequence to be zero in the other branch how to determine frame synchronization according to.
  6. 제 3 항에 있어서, 상기 파일럿 시퀀스는 각각 0과 1의 값의 숫자가 동일한 시퀀스인 것을 특징으로 하는 프레임 동기 확인 방법. In the pilot sequence are each 0 and check number, the frame synchronization, characterized in that the same sequence of how the value of 1 to claim 3.
  7. 제 6 항에 있어서, 상기 파일럿 시퀀스는 후반부가 전반부의 시퀀스의 보수를 취하여 이루어진 시퀀스인 것을 특징으로 하는 프레임 동기 확인 방법. The method of claim 6, wherein the pilot sequence is check frame synchronization, characterized in that the sequence of the second half by taking the complement of the first half of the sequence.
  8. 제 3 항에 있어서, 상기 파일럿 시퀀스들은 그 상관 값의 합이 수신된 각 프레임에 대한 상관주기의 시작 지점 또는 중간 지점에서 서로 다른 극성의 최대 상관값을 가지며 다른 지점에서는 영이 되는 파일럿 시퀀스인 것을 특징으로 하는 프레임 동기 확인 방법. The method of claim 3, wherein the pilot sequences having a mutually maximum correlation value of the other polarity at the beginning or the middle point of a correlation cycle for each frame received, the sum of the correlation value, characterized in that the pilot sequence to be zero in the other branch how to determine frame synchronization according to.
KR19990012857A 1999-04-12 1999-04-12 Frame Synchronization Confirmation Method using Optimal Pilot Symbol KR100320421B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR19990012857A KR100320421B1 (en) 1999-04-12 1999-04-12 Frame Synchronization Confirmation Method using Optimal Pilot Symbol

Applications Claiming Priority (32)

Application Number Priority Date Filing Date Title
KR19990008630A KR100294711B1 (en) 1999-03-15 1999-03-15 Frame Synchronization Method using Optimal Pilot Symbol
KR19990012857A KR100320421B1 (en) 1999-04-12 1999-04-12 Frame Synchronization Confirmation Method using Optimal Pilot Symbol
US09373703 US6791960B1 (en) 1999-03-15 1999-08-13 Pilot signals for synchronization and/or channel estimation
US09376373 US6721299B1 (en) 1999-03-15 1999-08-18 Pilot signals for synchronization and/or channel estimation
US09525444 US6804264B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525448 US6891815B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525446 US7012906B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525447 US6987746B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112286 DE10012286B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
DE2000112284 DE10012284B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
GB0006262A GB2350037B (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
EP20000302094 EP1037407B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
CN 200410049109 CN100483972C (en) 1999-03-15 2000-03-15 Pilot sequence for frame synchronization and frame synchronization method and device therefor
CN 00103104 CN1124708C (en) 1999-03-15 2000-03-15 Pilot signal for synchronous and/or channel estimated
ES09154137T ES2415884T3 (en) 1999-03-15 2000-03-15 Emitter pilot sync
EP20000302093 EP1039654B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
ES00302094T ES2347129T3 (en) 1999-03-15 2000-03-15 Pilot symbols for synchronization and / or channel estimation.
GB0006264A GB2350760B (en) 1999-03-15 2000-03-15 Pilot signals for frame synchronization
EP20070015144 EP1850511B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
DE2000643800 DE60043800D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
EP20090154135 EP2099143B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
DE2000644627 DE60044627D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
EP20090154137 EP2081306B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
ES07015144T ES2502015T3 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
CN 00103106 CN1161903C (en) 1999-03-15 2000-03-15 Communicating network, method and device for frane synchronization
JP2003161320A JP4318963B2 (en) 1999-03-15 2003-06-05 Pilot signals for synchronization and / or channel estimation
US10719057 US7317749B2 (en) 1999-03-15 2003-11-24 Pilot signals for synchronization and/or channel estimation
US11100594 US7496132B2 (en) 1999-03-15 2005-04-07 Pilot signals for synchronization and/or channel estimation
US12188025 US7602841B2 (en) 1999-03-15 2008-08-07 Pilot signals for synchronization and/or channel estimation
US12398344 US7616681B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12398473 US7643540B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12619966 US7848393B2 (en) 1999-03-15 2009-11-17 Pilot signals for synchronization and/or channel estimation

Publications (2)

Publication Number Publication Date
KR20000066034A true KR20000066034A (en) 2000-11-15
KR100320421B1 true KR100320421B1 (en) 2002-01-12

Family

ID=19579575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19990012857A KR100320421B1 (en) 1999-04-12 1999-04-12 Frame Synchronization Confirmation Method using Optimal Pilot Symbol

Country Status (1)

Country Link
KR (1) KR100320421B1 (en)

Also Published As

Publication number Publication date Type
KR20000066034A (en) 2000-11-15 application

Similar Documents

Publication Publication Date Title
US6657988B2 (en) Method and apparatus for timing adjustment for uplink synchronous transmission in wide code division multiple access
US6775254B1 (en) Method and apparatus for multiplexing high-speed packet data transmission with voice/data transmission
US6078576A (en) High processing gain CDMA/TDMA system and method
US5978413A (en) Method and system for processing a plurality of multiple access transmissions
US6396804B2 (en) High data rate CDMA wireless communication system
US6442152B1 (en) Device and method for communicating packet data in mobile communication system
US6879576B1 (en) Method and apparatus for processing a physical channel with partial transport format information
US6744778B1 (en) Time division multiple access communication system
US5930230A (en) High data rate CDMA wireless communication system
US5822359A (en) Coherent random access channel in a spread-spectrum communication system and method
US5926500A (en) Reduced peak-to-average transmit power high data rate CDMA wireless communication system
US20080285529A1 (en) Method and apparatus for transmitting/receiving pilot signal in a wireless communication system
US6647005B1 (en) Transmission power control for packet switched communications systems
US20020060996A1 (en) Apparatus and method for determining use/nonuse of transmit diversity by P-CCPCH in an NB-TDD CDMA mobile communication system
US20030091022A1 (en) Communications in an asynchronous wireless network
US20020021683A1 (en) Method and apparatus for reducing amplitude variations and interference in communication signals, such as in wireless communication signals employing inserted pilot symbols
WO2000062456A1 (en) Apparatus and method for gated transmission in a cdma communication system
KR20010036597A (en) Method and apparatus for controling transmit antenna diversity of mobile communication system
WO2002032003A1 (en) Method and apparatus for improving reception in multiple access communication systems
CN1451250A (en) Handover procedures in radio communication system
US20020003786A1 (en) Method for assigning codes in uplink of synchronous wireless telecommunication system
US20030202562A1 (en) Method for achieving a large capacity of SCDMA spread communication system
US20100014660A1 (en) Downlink scrambling method and base station
WO2002011317A1 (en) A tdd framing method for physical layer of a wireless system
EP1206047A2 (en) Apparatus and method for transmission power control on a downlink shared channel (DSCH) in a W-CDMA mobile communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 16