KR100315022B1 - Memory module with repair function - Google Patents
Memory module with repair function Download PDFInfo
- Publication number
- KR100315022B1 KR100315022B1 KR1019980057443A KR19980057443A KR100315022B1 KR 100315022 B1 KR100315022 B1 KR 100315022B1 KR 1019980057443 A KR1019980057443 A KR 1019980057443A KR 19980057443 A KR19980057443 A KR 19980057443A KR 100315022 B1 KR100315022 B1 KR 100315022B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- signal
- signal line
- memory chip
- repair
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Abstract
본 발명은 반도체 메모리 장치의 리페어 기능을 갖는 메모리 모듈에 관한 것으로, 메모리 칩의 불량시 불량된 메모리 칩으로 입/출력되는 신호선을 리페어 회로에 의해 제어되는 트랜지스터에 의해 연결시켜 불량인 메모리 칩을 리드/라이트하지 못하게 함으로써, 컴퓨터의 오동작을 방지할 수 있고, 컴퓨터가 다운되는 현상을 방지시킬 수 있다. 이를 위한 본 발명의 리페어 기능을 갖는 메모리 모듈은, 다수개의 메모리 칩을 내장한 반도체 기판을 구비한 리페어 기능을 갖는 메모리 모듈에 있어서, 상기 각각의 메모리 칩은, 데이타를 리드 및 라이트하기 위한 메모리 코어와, 상기 메모리 코어로 입력 데이타 신호를 전송하는 제1 신호선과, 상기 메모리 코어에서 출력된 출력 데이타 신호를 전송하는 제2 신호선과, 상기 제1 신호선과 제2 신호선을 제어 신호에 의해 스위칭하는 스위칭 소자와, 상기 메모리 코어로부터 전송된 신호에 의해 결함셀을 검출될 때 상기 스위칭 소자을 동작시켜 상기 제1 및 제2 신호선을 연결하도록 제어하는 리페어 회로를 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory module having a repair function of a semiconductor memory device, wherein when a memory chip is defective, a signal line input / output to / from a bad memory chip is connected by a transistor controlled by a repair circuit to lead a defective memory chip. By preventing / lighting, it is possible to prevent the computer from malfunctioning and to prevent the computer from crashing. A memory module having a repair function according to the present invention is a memory module having a repair function including a semiconductor substrate having a plurality of memory chips, wherein each memory chip is a memory core for reading and writing data. A switching for switching a first signal line for transmitting an input data signal to the memory core, a second signal line for transmitting an output data signal output from the memory core, and a control signal for the first signal line and the second signal line. An element, and a repair circuit for operating the switching element to connect the first and second signal lines when a defective cell is detected by a signal transmitted from the memory core.
Description
본 발명은 리페어(repair) 기능을 갖는 메모리 모듈에 관한 것으로서, 보다 구체적으로는 불량이 발생된 메모리 칩을 리페어하는 회로가 내장된 메모리 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory module having a repair function, and more particularly, to a memory module having a circuit for repairing a defective memory chip.
현재의 메모리 모듈, 구체적으로 램버스 디램(Rambus DRAM)은 도 1에 도시된 바와 같이, 수개(통상적으로 8개)의 메모리 칩(2)이 기판(1)상에 마이크로 볼 그리드 어레이 방식으로 마운트되어 있고, 각 메모리 칩(2)을 보호하는 캡(미도시)이 기판(1)에 씌워진 구조로 이루어져 있다. 이러한 구조로 완성된 메모리 모듈은, 각 메모리 칩(2)의 불량 여부를 확인하기 위해서 최종 테스트를 거치게 된다.Current memory modules, specifically Rambus DRAMs, are shown in FIG. 1, where several (typically eight) memory chips 2 are mounted on a substrate 1 in a micro ball grid array. And a cap (not shown) for protecting each memory chip 2 is formed on the substrate 1. The memory module completed in such a structure is subjected to a final test in order to check whether each memory chip 2 is defective.
그런데, 종래에는 테스트에서 어느 한 메모리 칩이 불량으로 판정되면, 캡을 기판에서 분리하고, 불량인 메모리 칩을 기판에서 떼어낸 후, 다시 정상 메모리 칩을 기판에 마운트하고 캡을 씌워야하는 복잡한 공정이 실시되어야 하는 문제점이 있다.However, in the related art, when a memory chip is determined to be defective in a test, a complicated process of removing the cap from the substrate, removing the defective memory chip from the substrate, and then mounting and capping the normal memory chip on the substrate is performed. There is a problem that must be implemented.
또한, 메모리 모듈이 컴퓨터에 장착되어 사용되다가, 어느 한 메모리 칩에 불량이 발생될 경우가 있다. 만일, 컴퓨터가 부팅중에 불량인 메모리 칩을 인식하게 되면, 컴퓨터는 이 메모리 칩에 라이트(write)를 할 것이고, 다시 리드(read)시에 데이터가 붕괴되므로, 컴퓨터가 오동작 또는 다운되는 문제점도 있다.In addition, while a memory module is mounted on a computer and used, a defect may occur in any one memory chip. If the computer recognizes a bad memory chip during booting, the computer will write to the memory chip, and the data may be collapsed upon read, thus causing the computer to malfunction or crash. .
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 메모리 칩의 불량시 불량된 메모리 칩으로 입/출력되는 신호선을 리페어 회로에 의해 제어되는 스위칭 소자에 의해 연결시켜 불량인 메모리 칩을 리드/라이트하지 못하게 함으로써, 컴퓨터의 오동작을 방지하고, 컴퓨터가 다운되는 현상을 방지시킨 리페어 기능을 갖는 메모리 모듈을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to connect a signal line input / output to a bad memory chip when the memory chip is defective by a switching element controlled by a repair circuit. The present invention provides a memory module having a repair function that prevents a computer from malfunctioning and prevents a computer from crashing by preventing a chip from being read / written.
또한, 본 발명의 다른 목적은 기판에 불량 메모리 칩을 리페어할 수 있는 정상 메모리 칩을 간단히 설치할 수 있는 영역을 확보함으로써, 기존의 복잡한 리페어 공정을 일일이 수행하지 않아도 되는 리페어 기능을 갖는 메모리 모듈을 제공하는데 있다.In addition, another object of the present invention is to provide a memory module having a repair function that does not need to perform a conventional complex repair process by ensuring an area for simply installing a normal memory chip that can repair a bad memory chip on a substrate. It is.
도 1은 종래의 메모리 모듈을 나타낸 개략도1 is a schematic view showing a conventional memory module
도 2는 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 구성도2 is a configuration diagram illustrating a memory module having a repair function according to the present invention.
도 3은 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 블럭도3 is a block diagram illustrating a memory module having a repair function according to the present invention.
도 4는 도 3에 도시된 Ⅳ 부의 예비 메모리 영역의 배치를 설명하기 위한 구성도FIG. 4 is a configuration diagram illustrating an arrangement of a spare memory area of part IV illustrated in FIG. 3.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 기판 20 ; 메모리 칩10; Substrate 20; Memory chip
21 ; 메모리 코어 30,31 ; 신호선21; Memory cores 30,31; Signal line
40 ; 리페어 회로 50 ; 스위칭 소자40; Repair circuit 50; Switching element
60 ; 예비 메모리 영역 70 ; 저항60; Spare memory area 70; resistance
상기 목적을 달성하기 위한 본 발명의 리페어 기능을 갖는 메모리 모듈은,Memory module having a repair function of the present invention for achieving the above object,
다수개의 메모리 칩을 내장한 반도체 기판을 구비한 리페어 기능을 갖는 메모리 모듈에 있어서,A memory module having a repair function having a semiconductor substrate having a plurality of memory chips embedded therein,
상기 각각의 메모리 칩은,Each of the memory chips,
데이타를 리드 및 라이트하기 위한 메모리 코어와,A memory core for reading and writing data,
상기 메모리 코어로 입력 데이타 신호를 전송하는 제1 신호선과,A first signal line for transmitting an input data signal to the memory core;
상기 메모리 코어에서 출력된 출력 데이타 신호를 전송하는 제2 신호선과,A second signal line for transmitting an output data signal output from the memory core;
상기 제1 신호선과 제2 신호선을 제어 신호에 의해 스위칭하는 스위칭 소자와,A switching element for switching the first signal line and the second signal line by a control signal;
상기 메모리 코어로부터 전송된 신호에 의해 결함셀을 검출될 때 상기 스위칭 소자을 동작시켜 상기 제1 및 제2 신호선을 연결하도록 제어하는 리페어 회로를 포함하여 이루어진 것을 특징으로 한다.And a repair circuit configured to control the first and second signal lines to be connected by operating the switching element when a defective cell is detected by the signal transmitted from the memory core.
상기 스위칭 소자는 MOS 트랜지스터이다.The switching element is a MOS transistor.
상기 다수개의 메모리 칩중 어느 사이에 예비 메모리 칩으로 교체할 수 있도록 예비로 구성된 저항을 추가로 구성한다.A preconfigured resistor is further configured to replace the spare memory chip with any one of the plurality of memory chips.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 구성도이고, 도 3은 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 블럭도이고, 도 4는 도 3에 도시된 Ⅳ 부의 예비 메모리 영역의 배치를 설명하기 위한 구성도이다.2 is a block diagram illustrating a memory module having a repair function according to an embodiment of the present invention, FIG. 3 is a block diagram illustrating a memory module having a repair function according to an embodiment of the present invention, and FIG. It is a block diagram for demonstrating arrangement | positioning of a spare memory area.
도 2에 도시된 바와 같이, 기판(10)상에 메모리 칩(20)이 마운트된다. 메모리 칩(20)에는 메모리 코어(21)가 배치되고, 양측 메모리 칩으로부터 이어진 한 쌍의 신호선(30,31)들이 메모리 코어(21)에 각기 연결된다.As shown in FIG. 2, a memory chip 20 is mounted on a substrate 10. A memory core 21 is disposed in the memory chip 20, and a pair of signal lines 30 and 31 connected to both memory chips are connected to the memory core 21, respectively.
스위칭 소자(50)가 양측 신호선(30,31) 사이에 설치되는데, 본 실시예에서는 스위칭 소자(50)는 트랜지스터로서, 평소에는 항상 '오프'된 상태로 있다. 따라서, 신호선(30,31)으로 전송된 신호는 스위칭 소자(50)를 거치지 않고 메모리 코어(21)로 전송된다. 스위칭 소자(50)의 접점 여부는 메모리 칩(20)에 배치된 리페어 회로(40)에 의해 제어된다. 즉, 해당 메모리 칩(20)이 불량이 되면, 메모리 코어(21) 와 리페어 회로(40) 사이에 별도로 연결된 신호선(41)을 통해 메모리 코어(21)로부터 불량 신호가 전달되고, 이 불량 신호를 입력한 리페어 회로(40)는 스위칭 소자(50)를 '턴온'시키는 신호를 발생하게 된다. 따라서, 신호선(30,31)으로 전송된 신호는 불량된 메모리 코어(21)를 거치지 않고 스위칭 소자(50)를 통해 직접 흐르게 된다.The switching element 50 is provided between the signal lines 30 and 31 on both sides. In this embodiment, the switching element 50 is a transistor, which is always 'off'. Therefore, the signal transmitted to the signal lines 30 and 31 is transmitted to the memory core 21 without passing through the switching element 50. Whether the switching element 50 is in contact is controlled by the repair circuit 40 disposed in the memory chip 20. That is, when the memory chip 20 is defective, a bad signal is transmitted from the memory core 21 through a signal line 41 separately connected between the memory core 21 and the repair circuit 40, and the bad signal is transmitted. The input repair circuit 40 generates a signal to 'turn on' the switching element 50. Therefore, the signal transmitted to the signal lines 30 and 31 flows directly through the switching element 50 without passing through the bad memory core 21.
따라서, 부팅된 컴퓨터가 각 메모리 칩(20)을 리드/라이트할 때, 불량이 난 메모리 칩(20)에서는 스위칭 소자(50)에 의해 양측 신호선(30,31)들이 직접 연결되어 있으므로, 컴퓨터는 불량이 난 메모리 칩(20)을 리드/라이트하지 않게 된다. 그러므로, 컴퓨터가 오동작을 일으키거나 또는 다운되는 현상을 방지할 수 있다.Therefore, when the booted computer reads / writes each memory chip 20, the signal lines 30 and 31 of both sides are directly connected by the switching element 50 in the defective memory chip 20. The defective memory chip 20 is not read / written. Therefore, it is possible to prevent the computer from malfunctioning or crashing.
한편, 불량이 발생된 어느 한 메모리 칩(20)을 대신해서 다른 메모리 칩을 기판(10)에 마운트할 수 있도록, 도 3에 도시된 바와 같이, 양측 메모리 칩(20) 사이의 기판(10)상에 예비 메모리 영역(60)을 구성하였다. 예비 메모리 영역(60)을 지나는 신호선(30,31)은 도 4에 상세히 도시된 바와 같이, 저항(70)으로 연결된다.Meanwhile, as shown in FIG. 3, the substrate 10 between the two memory chips 20 may be mounted on the substrate 10 in place of the memory chip 20 in which the defect has occurred. The preliminary memory area 60 is configured on the top. The signal lines 30 and 31 passing through the preliminary memory region 60 are connected to the resistor 70 as shown in detail in FIG. 4.
따라서, 불량이 발생되지 않은 정상 메모리 칩을 예비 메모리 영역(60)에 배치할 때, 먼저 저항(70)을 제거하고, 정상 메모리 칩을 예비 메모리 영역(60)에 배치한 다음, 양측 신호선(30,31)들을 정상 메모리 칩의 메모리 코어에 각기 연결하면 된다. 즉, 캡을 분리한 다음 불량이 난 메모리 칩을 기판에서 떼어내고, 정상 메모리 칩을 기판에 다시 마운트한 후 다시 캡을 기판에 씌우는 복잡한 리페어 공정을 할 필요가 없어지게 된다.Therefore, when arranging the normal memory chip in which no defect has occurred in the spare memory area 60, first, the resistor 70 is removed, and the normal memory chip is disposed in the spare memory area 60, and then both signal lines 30 are disposed. 31 may be connected to memory cores of a normal memory chip. In other words, there is no need to perform a complicated repair process by removing the cap, removing the defective memory chip from the substrate, remounting the normal memory chip onto the substrate, and then applying the cap to the substrate again.
이상에서 설명한 바와 같이, 본 발명의 리페어 기능을 갖는 메모리 모듈에 의하면, 메모리 칩의 불량시 불량된 메모리 칩으로 입/출력되는 신호선을 리페어 회로에 의해 제어되는 스위칭 소자에 의해 연결시켜 불량인 메모리 칩을 리드/라이트하지 못하게 함으로써, 컴퓨터의 오동작을 방지할 수 있고, 컴퓨터가 다운되는 현상을 방지시킬 수 있다.As described above, according to the memory module having a repair function of the present invention, when a memory chip is defective, a bad memory chip is connected by connecting a signal line input / output to a defective memory chip by a switching element controlled by a repair circuit. By preventing the read / write, the malfunction of the computer can be prevented and the phenomenon of the computer falling can be prevented.
또한, 기판에 불량 메모리 칩을 리페어할 수 있는 정상 메모리 칩을 간단히 설치할 수 있는 영역을 확보함으로써, 기존의 복잡한 리페어 공정을 일일이 수행하지 않아도 되는 잇점이 있습니다.In addition, there is an advantage of not having to perform the existing complicated repair process by securing an area for simply installing a normal memory chip that can repair a bad memory chip on the board.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980057443A KR100315022B1 (en) | 1998-12-23 | 1998-12-23 | Memory module with repair function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980057443A KR100315022B1 (en) | 1998-12-23 | 1998-12-23 | Memory module with repair function |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000041543A KR20000041543A (en) | 2000-07-15 |
KR100315022B1 true KR100315022B1 (en) | 2002-02-28 |
Family
ID=19564783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980057443A KR100315022B1 (en) | 1998-12-23 | 1998-12-23 | Memory module with repair function |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100315022B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785691A (en) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | Semiconductor memory |
JPH0991991A (en) * | 1995-09-21 | 1997-04-04 | Hitachi Ltd | Memory module |
JPH09161497A (en) * | 1995-12-04 | 1997-06-20 | Hitachi Ltd | Module relief method and memory module and computer system using it |
-
1998
- 1998-12-23 KR KR1019980057443A patent/KR100315022B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785691A (en) * | 1993-09-16 | 1995-03-31 | Hitachi Ltd | Semiconductor memory |
JPH0991991A (en) * | 1995-09-21 | 1997-04-04 | Hitachi Ltd | Memory module |
JPH09161497A (en) * | 1995-12-04 | 1997-06-20 | Hitachi Ltd | Module relief method and memory module and computer system using it |
Also Published As
Publication number | Publication date |
---|---|
KR20000041543A (en) | 2000-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7263019B2 (en) | Serial presence detect functionality on memory component | |
KR100282971B1 (en) | Dynamic redundancy for random access memory assemblies | |
US5138427A (en) | Semiconductor device having a particular structure allowing for voltage stress test application | |
KR100319887B1 (en) | Semiconductor Memory Device including means for designating output pin programmably and read method thereof | |
US7808848B2 (en) | Semiconductor memory | |
US20050030815A1 (en) | Semiconductor memory module | |
JP3588075B2 (en) | Integrated circuit and test method for the integrated circuit | |
US5889713A (en) | Testing of embedded memory by coupling the memory to input/output pads using switches | |
US5729497A (en) | Method of using parity and ECC bits to increase the yield of non-parity ECC devices | |
KR100474985B1 (en) | Memory Logic Semiconductor Device | |
US6578157B1 (en) | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components | |
JP3970716B2 (en) | Semiconductor memory device and inspection method thereof | |
US4567580A (en) | Redundancy roll call technique | |
KR100315022B1 (en) | Memory module with repair function | |
KR100330991B1 (en) | Semiconductor element and method for testing and operating semiconductor element | |
US5177573A (en) | Semiconductor integrated circuit device | |
US6947303B2 (en) | Memory chip, memory component and corresponding memory module and method | |
KR100429095B1 (en) | Random Access Memory in Integrated Circuits and How to Test Them | |
US6813748B2 (en) | System and method for enabling a vendor mode on an integrated circuit | |
JP2003270302A (en) | Semiconductor device | |
US5287311A (en) | Method and apparatus for implementing ×2 parity DRAM for 16 bit systems from ×4 parity DRAM | |
KR20030088857A (en) | Semiconductor memory module | |
KR100228148B1 (en) | A memory module having a impedance voltage capacitor | |
KR100924579B1 (en) | Redundancy memory cell access circuit, semiconductor memory device comprising the same and test method of semiconductor memory device | |
JP3557773B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |