KR100301270B1 - 극소전자부품으로부터플럭스잔사를제거하는방법 - Google Patents

극소전자부품으로부터플럭스잔사를제거하는방법 Download PDF

Info

Publication number
KR100301270B1
KR100301270B1 KR1019980017436A KR19980017436A KR100301270B1 KR 100301270 B1 KR100301270 B1 KR 100301270B1 KR 1019980017436 A KR1019980017436 A KR 1019980017436A KR 19980017436 A KR19980017436 A KR 19980017436A KR 100301270 B1 KR100301270 B1 KR 100301270B1
Authority
KR
South Korea
Prior art keywords
solvent
cleaning
residue
chip
flux
Prior art date
Application number
KR1019980017436A
Other languages
English (en)
Other versions
KR19990006447A (ko
Inventor
크리쉬나 간디 사츠데브
우마 모에즈 우딘 아마드
존 울리치 크니커보커
천 청 레이
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990006447A publication Critical patent/KR19990006447A/ko
Application granted granted Critical
Publication of KR100301270B1 publication Critical patent/KR100301270B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/50—Solvents
    • C11D7/5004—Organic solvents
    • C11D7/5022—Organic solvents containing oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Emergency Medicine (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Detergent Compositions (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Abstract

본 발명은 전자 부품의 조립을 위한 연납땜 상호접속 공정 동안에 전자 회로 소자 물질상에 형성된 로진 플럭스 잔사를 제거하는데에 퍼클로로에틸렌 및 크실렌의 환경적으로 안전한 대체물로서 비-할로겐화 및 비-방향족 세정액을 사용함에 관한 것이다.

Description

극소전자 부품으로부터 플럭스 잔사를 제거하는 방법{PROCESS FOR REMOVING FLUX RESIDUE FROM MICROELECTRONIC COMPONENTS}
본 발명은 일반적으로 극소전자 부품의 표면으로부터 플럭스 및 이와 유사한다른 잔사들을 제거하는 신규한 방법에 관한 것이다. 더욱 특히는, 본 발명은 칩, 기판 및/또는 카드상에 형성된, 플럭스와 같은 잔사를, 이러한 전자 소자의 표면으로부터 잔사를 제거하는 하나이상의 비-할로겐화 및 비-방향족 용매를 사용하여 제거하는 용매 세정 방법에 관한 것이다.
반도체 소자는 신기술의 발전과 함께 점점 더 작아지고 조밀해졌다. 그러나 경쟁력을 유지하기 위해서 회로 밀도가 증가함에 따라 이에 상응하게 전체 소자를 보다 더 향상시키게 되었다. 반도체 제조자들은 이에 상응하게 제품의 품질, 디자인 및 기타 양태들을 개선시키는데에 꾸준히 도전해 왔다. 그러나 상당한 개선이 이루어졌음에도 불구하고 이러한 개선만으로는 다가오는 반도체 산업에서의 모든 도전을 충족시키기에 충분하지 않다.
전자 회로 소자의 조립 공정은 반도체 소자를 지지 기판에 전기적으로 접합시키고 유기 판에 기판 패키지를 상호접속시키기 위해 연납땜(solder) 접속을 사용한다. C4(controlled collapse chip connection: 제어가능한 붕괴식 칩 접속) 기술은 또한 플립-칩 결합(flip-chip bonding)이라고도 칭해지며, 반도체 칩을 기판에 부착시키는데 이용된다. 여기에는 연납땜 플럭스의 존재하에 칩 회로 구조물상의 연납땜 범프(bump)의 어레이(array)를 연납땜 재유동 온도로 가열시킴으로써 연납땜 결합을 형성시켜 모듈 기판 결합 패드에 접속시킴이 포함된다.
다층 세라믹(MLC: multilayer ceramic) 제품에서, 실리콘 소자상의 연납땜 범프는 일반적으로 표준 증착 기법에 의해 침착된 97Pb/3Sn 합금(즉 97%Pb/3%Sn)으로 이루어진다.
그러나, 칩 접합 공정은 고온의 플럭스, 전형적으로는 로진계 알파(Alpha)-102를 C4 및/또는 기판상의 연납땜 습윤가능한 패드상에 도포시킴을 포함한다. C4를 갖는 칩은 기판 결합 패드에 정렬되며 이는 플럭스의 점성 및 점착성에 의해 보다 수월해진다. 이어서 약 350℃ 내지 최대 약 365℃의 온도 프로필을 사용하여 질소 또는 형성 기체(5% 수소와 95%의 질소의 혼합물)의 존재하에서 로(furnace)중에서 칩-기판 조립체를 연납땜 재유동시킨다.
연납땜 범프를 사용하여 다층 세라믹 캐리어에 플립-칩을 부착하는 방법은 통상적으로 소자 회로상에 95%Pb/5%Sn 또는 97%Pb/3%Sn 합금을 포함하고 이는 미국 특허 제 3,401,126 호(밀러(Miller)) 및 미국 특허 제 3,429,040 호(밀러)에 개시되어 있다.
로진 플럭스는 또한, 볼 그리드 어레이(ball grid array)(BGA), 세라믹 볼 그리드 어레이(ceramic ball grid array)(CBGA), 세라믹 칼럼 그리드 어레이(CCGA), SMT 디스크리트(SMT discretes) 및 시일 밴드 부착(seal band attachment)에 있어서, 90Pb/10Sn 및 공융 연납땜물(37%Pb/63%Sn)을 사용한 연납땜 접속에 사용됨으로써 연납땜 결합이 일체성을 갖추는데 필수적인, 연납땜 재유동 동안에 접촉 표면의 표면 습윤성을 제공한다.
접합을 위한 열 프로필의 냉각 사이클 동안에 연납땜물은 굳어지고 그와 동시에 잔여 플럭스 증기가 다양한 노출 표면에 침착된다. 그 이후의 단계에서, 전자 조립체를 추가로 가공하기 전에 용매 세정 공정에 적용한다.
고온 연납땜 재유동 환경에서, 로진-플럭스 유기물은 대부분 휘발성 물질로열분해됨으로써 제거되지만, 이들 열활성화된 물질중 소량이 가교결합을 하여 C4 접속부, 및 연납땜 재유동 공정 동안에 휘발성 물질에 노출된 소자 및 기판상의 다른 모든 표면들상에 수지/탄소질 부산물과 같은 잔사를 남긴다. 후속 작업전에 플럭스 잔사는 모든 임계 표면으로부터 제거되어야 하는데 그렇지 않을 경우에는 온도 및 습도에 노출되는 동안 부식되어 장기간의 사용 동안에 작동 불량을 유발할 수도 있다. 따라서, 전자 회로 조립체의 제작 동안의 칩 접합 공정 및 기타 연납땜 공정후 후속 단계를 진행시키기 전에 플럭스 잔사를 제거할 필요가 있다.
기판 또는 소자 표면 물질상에 플럭스 잔사의 임의의 잔여 필름이 남아있는 경우에, 이들이 제품의 1회 사이클 동안에 C4 피로 수명 및 C4 신뢰도를 향상시키는데 요구되는 C4 에폭시 캡슐(encapsulant) 또는 언더필(underfill)의 접착에 방해가 될 수 있기 때문에 플럭스 잔사를 제거해야 할 필요가 있다. 캡슐화 후, 모듈 조립체를 고온 검사(burn-in)한다.
로진 플럭스는 환상 탄화수소산과 이에 상응하는 에스테르, 알콜 및 탈카복실화 생성물의 복잡한 혼합물을 포함하는 천연 물질이다. 혼합물의 주요 성분인 수지산중에서, 약 50 내지 약 60%를 구성하는 아비에트산(abietic acid), 하이드로아비에트산 및 탈하이드로아비에트산이 중요한 성분이다. 이들 로진 플럭스는 주석 및/또는 납 표면상에서 산화물층과 화학적으로 반응하여, 기판상의 깨끗한 접촉 금속 표면을 열역학적으로 용이하게 습윤시키고 신뢰성 있는 칩-기판 상호접속을 제공하는 높은 표면 에너지를 갖는 산화물-없는 금속 노출 표면을 제공함으로써 금속 표면의 습윤을 향상시키는 것으로 알려져 있다.
그러나, 연납땜 재유동 동안에 형성된 열활성화된 플럭스 물질은 또한 용융된 연납땜 표면이 재유동 공정 동안에 재산화되는 것을 방지한다. 이 공정에서, 플럭스의 아비에트산 성분은 주석 또는 납과 반응하여, 금속이 유기산에 결합되고 냉각시 기판상에 재침착되는 상응하는 아비에트산염을 형성하는 것으로 생각된다.
로진계 플럭스 잔사를 세정하는 공정은 전형적으로는 할로겐화 탄화수소, 예를 들면 퍼클로로에틸렌, 1,1,1-트리클로로에탄, 플루오로클로로카본 CFC-113 및 CFC-112, 및 크실렌과 같은 방향족 탄화수소를 사용한다. 그러나, 할로겐화 용매는 환경 및 사람의 건강에 영향을 해로운 영향을 미치기 때문에 바람직하지 못하다. 이러한 용매, 특히 퍼클로로에틸렌 및 트리클로로에탄과 관련된 위험 때문에, 산업적 공정에서의 이들의 사용은 근래에 고도로 제한되어졌다. 구체적으로는, 이러한 용매들은 "위험성 대기 오염물(hazardous air pollutant: HAP)" 또는 HAP 용매로서 규정되어졌고, 이들은 "발암물질로서 의심되는 물질들(Suspected Carcinogen)"의 OSHA 목록내에 있고, 이들은 TRI(toxic Release Inventory) 화학물질 목록에 있는 SARA(Superfund Amendment & Re-Authorization Act)타이틀(Title)-III라고 보고된 화합물중 하나이다.
환경적 및 건강상의 위험외에도, CFC와 같은 1,1,1-트리클로로에탄은 또한 성층권의 오존을 고갈시키는 오존 파괴 물질(ozone depleting substance: ODS)로서, 이는 점차 제거되어 왔으며, 1,1,2-트리클로로에틸렌은 2002년까지는 단계적으로 제거될 예정이다. CFC는 오존 파괴 물질이기 때문에 산업적 용도에서 사용이 금지되어 있다. 크실렌과 같은 방향족 탄화수소의 경우, 이는 HAP 용매중 하나이고 VOC(휘발성 유기 화합물)일 뿐만 아니라 SARA 타이틀-III에 기록되어 있기 때문에 이를 산업적으로 사용하는 것에 대해 논란이 있다. VOC는 보통의 환경에서 질소 산화물(NOx)과 광화학 반응을 하여 건강상의 문제를 일으키는 스모그를 생성시킬 수 있다. 또한 크실렌이 인화성이 매우 높고, 제조 환경에서 화학 안전 요건을 만족시키기 위해서 뿐만 아니라 위험성 대기 오염물의 방출에 대한 규정에 따르기 위해서는 특별히 많은 장치 비용이 드는 휘발성 용매이기 때문에 크실렌은 안전성 문제와도 결부된다.
일반적인 산업적 세정 용도에서 크실렌과 같은 방향족 탄화수소와 할로겐화 용매를 사용하는 것과 관련된 환경적 및 건강상의 문제 때문에, 현재에는 환경적으로 안전한 대체물을 찾는데에 관심이 집중되고 있다.
다양한 화학물질 공급자 및 세정 장치 제조자들은 비교적 안전하고 대체로 환경적으로 규제되어 있지 않은 여러 가지의 대체 유기 용매 뿐만 아니라 수-계 세정 용액, 및 대체 유기 용매 및 수-계 세정을 위한 장치를 제조해왔다.
미국 특허 제 5,340,407 호(볼든(Bolden))는 기판으로부터 연납땜 플럭스 및/또는 접착 테이프 잔사를 제거하는 공정을 기술한다. 볼든은 기본적으로는 플럭스 잔사 및 접착 테이프 잔사를 인쇄 회로 보드 표면으로부터 제거하는데에 터펜계 세정 조성물을 사용한다.
미국 특허 제 4,276,186 호(바코스(Bakos))는 세정 조성물 및 그의 용도를 기술한다. 바코스는 본질적으로 인쇄 회로 보드 표면으로부터 플럭스 잔사를 세정해내는데 N-메틸-2-피롤리돈 및 알칸올아민을 포함하는 세정 조성물을 사용한다.
미국 특허 제 5,401,325 호(미헬릭(Mihelic))에 개시된 것과 같은 플럭스 잔사 세정용 터펜계 마이크로에멀젼 세정 용액은 계면활성제, 수용성 글리콜 에테르, 수-난용성 유기 용매 및 모폴린의 혼합물의 수용액을 기본으로 한다. 이들 용액은 다양한 전자 소자 표면으로부터 소성된 오일 및 탄소 침착물 및 오일 그리스를 제거하기에 효과적인 것으로 기술되어 있다.
미국 특허 제 5,431,739 호(벵스톤(Bengston))은 부품, 특히 전자 회로 조립체의 세정 및 플럭스 제거 공정을 기술한다. 벵스톤은 환경적으로 안전한 플럭스 제거 조성물을 제공하는데, 기본적으로는 회로판의 표면으로부터 연납땜 플럭스 잔사, 중간 활성화된 로진 플럭스(RMA), 오일 및 기타 오염물을 제거하기 위한 세정 매질로서 벤질 알콜과 같은 아릴 알콜의 수용액을 사용한다.
미국 특허 제 5,395,548 호(팔(Pfahl)) 및 미국 특허 제 5,482,563 호(팔)는 플루오르화 알콜 및 터펜 및/또는 n-메틸-피롤리디논(NMP)의 조합 또는 비-할로겐화 알콜 및 터펜의 조합을 기본으로 하는 비-공비 용매 조성물을 사용한 플럭스 제거 전자 조립체와 관련되어 있다.
미국 특허 제 5,112,517 호(부흐발트(Buchwald))는 인쇄 회로 보드로부터 로진 플럭스 및 플럭스 잔사를 제거하기 위해 알칸올과 함께 디클로로디플루오로에탄과 같은 할로겐화 탄화수소를 사용함을 기술한다.
이상의 참고 문헌중 어떤 것도, C4 기술에 따라 소자 칩을 세라믹-칩-캐리어에 접속시키는 고온 연납땜 재유동 공정에 있어서 알파(Alpha)-102와 같은 로진 플럭스를 사용하여 칩의 하부에 형성된 플럭스 잔사를 제거하는 것에 대해서는 기술하지 않고 있으며, BGA(볼 그리드 어레이), CBGA(세라믹 볼 그리드 어레이) 및 CCGA(세라믹 칼럼 그리드 어레이)를 기판에 부착시킬 때의 연납땜 공정으로부터 플럭스 잔사를 제거함에 대해서도 기술하지 않고 있다. 더욱이, 상기 특허에서 사용된 세정 조성물들은 유기 용매 또는 알칼리 수용액을 기본으로 하는데 이들은 C4를 부식시킬 수 있고 전술된 몇몇 용매들은 환경적으로 위험하기 때문에 본 발명의 목적에는 적합하지 않다.
그러나 본 발명은 다층 세라믹 제품에서 "제어가능한 붕괴식 칩 접속(C4)" 기술에 따라 칩을 부착시키기 위한, 고온 연납땜 재유동에 의한 연납땜 상호접속 공정에서, 소자 칩 및 기판 표면상에 형성된 로진계 알파-102 플럭스 잔사를 세정시키고, 전자 패키지를 기판 상호접속부에 연납땜 접합시키는 공정후 플럭스 잔사를 세정하기 위한, 환경적으로 안전하고 효과적인 방법을 제공한다. 석영 또는 폴리이미드 말단 패시베이션층을 갖는 소자를 C4 접합시키는데 있어서, 재유동 동안에 플럭스 잔사 오염물에 노출된 임계 표면은 Pb/Sn 연납땜 접속부; 표면상의 결합 야금부; 기판 세라믹; 및 소자 칩상의 폴리이미드 패시베이션층이다. 칩 접합후 칩-하부에서 생성된 플럭스 잔사를 제거하기 위한 표준 공정은 위험성 용매인 퍼클로로에틸렌 또는 방향족 탄화수소, 전형적으로는 크실렌을 기본으로 한다. 발명자들은 고온 연납땜 상호접속 공정 동안에 생성된 다양한 임계 표면으로부터 로진 플럭스 잔사를 제거하는데 효과적인, 환경적으로 위험한 퍼클로로에틸렌, 1,1,1-트리클로로에탄, 크실렌 및 관련 할로겐화 및 방향족 탄화수소 용매에 대한 획기적인 대체물로 사용될 수 있는 일군의 위험하지 않은 용매를 발견하였다.
본 발명에 따른 플럭스 잔사 세정 용매는 다양한 극성도를 갖는 둘 이상의 작용기, 구체적으로는 -OH 및 -COOR; -OR 및 -COOR; -OR 및 -OCOR; 및 -OH 및 -OR(여기서, R은 탄화수소기 CnH2n+1(n은 1 내지 4이다)이다)를 가짐을 특징으로 한다. 이러한 용매중 대표적인 것은 에틸 락테이트, 부틸 락테이트와 같은 락테이트 에스테르; 에틸-3-에톡시프로피오네이트와 같은 알콕시에스테르; 프로필렌 글리콜 메틸에테르 아세테이트, 프로필렌 글리콜 메틸에테르 프로피오네이트(메토테이트), 프로필렌 글리콜 부틸에테르, 디프로필렌 글리콘 메틸에테르, 디프로필렌 글리콜 메틸에테르 아세테이트와 같은 알콕시아세테이트를 포함한다.
할로겐화 탄화수소 용매 및 방향족 탄화수소와는 다르게, 본 발명에 따른 대체 용매들은 환경적으로 규제되어 있지 않고 독성 물질을 방출하거나 건강에 위험하지도 않으며, 일반적으로 II군 또는 III군 연소물(인화점이 약 100℉보다 높음)로서 분류되므로 인화성이 매우 높은 크실렌에 비해 장치의 측면에서 탁월한 장점을 갖는다.
본 발명의 목적은 전자 부품 조립 공정에 있어서 고온 연납땜 재유동 동안에 형성된 로진계 플럭스 잔사를 효과적으로 제거하는 환경적으로 안전한 방법을 제공하는 것이다.
본 발명의 또다른 목적은 세라믹 칩 캐리어에 플립-칩을 부착하는 연납땜 재유동 공정 동안에 칩-하부에 형성된 플럭스 잔사를 세정하기 위한, 환경적으로 안전한 방법을 제공하는 것이다.
본 발명의 또다른 목적은 연납땜 볼 및 연납땜 칼럼을 기판에 부착시키기 위한 열공정 동안에 노출된 금속 및 세라믹 표면으로부터 플럭스 잔사를 세정시키기 위한 안전한 유기 용매를 제공하는 것이다.
본 발명의 또다른 목적은 락테이트 에스테르; 에틸-3-에톡시 프로피오네이트와 같은 알콕시에스테르; 프로필렌 글리콜에테르 아세테이트; 프로필렌 글리콜에테르 프로피오네이트를 사용하여 플럭스 잔사를 세정하는데 있어서 염소화 용매 및 방향족 탄화수소에 대한 환경적으로 안전한 대체물을 제공하는 것이다.
본 발명의 또다른 목적은 염소화 용매 및 크실렌형 용매 대신에 환경적으로 규제되지 않고 위험하지 않은 용매를 사용하여 로진 플럭스 잔사를 제거하기 위한 방법을 제공하는 것이다.
본 발명의 또다른 목적은 독성 물질을 방출하지 않고 위험한 폐기물의 처리 비용을 들게 하지 않는 염소화 용매계 플럭스 잔사 세정 용액에 대한 대체물을 제공하는 것이다.
본 발명의 또다른 목적은 소자상의 연납땜 상호접속부, 세라믹 칩 캐리어 및 결합 야금부 및 폴리이미드 패시베이션을 포함하는 다양한 접촉 표면상에 나쁜 영향을 미치지 않으면서 칩-하부에 형성된 플럭스 잔사를 제거하는, 위험하지 않은 세정 공정을 제공하는 것이다.
본 발명의 또다른 목적은 칩-하부에 형성된 플럭스 잔사를 제거하여, C4 피로 수명을 연장시키기 위한 후속 공정에서 C4 에폭시 캡슐화의 접착 및 계면 집적화에 필요한 유기 오염물 없는 표면을 제공하기 위한, 환경적으로 안전한 세정 공정을 제공하는 것이다.
본 발명의 또다른 목적은 위험하지 않은 유기 용매를 사용하여 로진 플럭스 잔사를 세정하는데 단순화된 비용 효과적인 방법을 제공하는 것이다.
따라서, 본 발명의 한 양태는 하나이상의 비-할로겐화 및 비-방향족 용매를 사용하여 반도체 소자의 하나이상의 표면으로부터 잔사를 세정하기 위한 용매 세정 공정을 포함한다.
도 1은 종래 기술의 방법에 의해 접합된, 표면상에 플럭스 잔사가 남아있는 것으로 도시된 종래 기술의 반도체 소자의 횡단면도이다.
도 2는 본 발명에 따른 용매 및 용매 세정 방법에 의해 플럭스 잔사가 제거된 후의 도 1의 반도체 소자의 횡단면도이다.
도 3은 접합된 후의 본 발명에 따른 용매 및 용매 세정 방법에 의해 플럭스 잔사가 제거된 후의 다수의 반도체 소자를 나타내는 본 발명의 또다른 실시태양이다.
도 4는 본 발명에 따라 세정된 영역이 보호된, 도 2의 반도체 소자의 횡단면도이다.
본 발명은 신규하다고 생각되며 본 발명의 특성들은 특히 첨부된 특허청구범위에서 규정되어 있다. 도면에서, 동일한 숫자는 동일한 요소를 나타낸다. 도면은 단지 예시목적으로 주어진 것이며 본 발명을 제한하려는 것은 아니다. 그러나, 본 발명 그 자체는 구성 및 조작 방법에 있어서, 첨부된 도면과 관련하여 기술된 상세한 설명으로부터 더 잘 이해할 수 있다.
본 발명은 일반적으로는 다중-칩-모듈(MCM) 및 단일-칩-모듈(SCM)의 제작에 있어서, 반도체 소자를 절연 기판 또는 칩 캐리어 및 기판-보드 상호접속부에 접합시킴을 포함하는 극소 전자공학에서의 결합 및 조립 공정에 관련된 것이다. 그러나, 본 발명은 특히는 반도체 칩을 세라믹 지지 기판에 접속시키는데 통상적으로 사용되는 고온 연납땜 재유동 조건하에서 형성된 로진계 플럭스 잔사를 제거하는것에 관한 것이다. 본 발명은 또한 몇 개만 예를 들자면 전자 패키지-보드, SMT 디스크리트, 시일 밴드 부착부와 같은 다른 유형의 연납땜 상호접속부에서 형성된 플럭스 잔사를 제거하는 것과도 관련된다. 더욱 특히는, 본 발명은 사람의 건강과 환경에 해로운 할로겐화 용매 및 방향족 탄화수소, 특히는 퍼클로로에틸렌, 클로로플루오로카본 및 크실렌을 대체할 수 있는, 환경적으로 안전한 유기 용매를 사용한, C4 칩 접속(제어가능한 붕괴식 칩 접속)후에 칩 하부에 형성된 플럭스 잔사를 세정하는 것과 관련된 것이다.
도 1은 하나이상의 패드(60)상에서 C4와 같은 하나이상의 연납땜 볼(80)을 사용하여 집적된 반도체 소자 또는 칩(40)을 칩 캐리어 또는 기판(10)에 접합시켜 형성한 상호접속 구조물(25)을 보여준다. 도 1은 또한 칩(40)의 하부, 연납땜 볼(80)의 접속부, 세라믹 기판(10)의 표면 및 결합 패드(60)의 측벽위에 형성된 플럭스 잔사를 보여준다. 이들 플럭스 잔사(20)는 몇가지만 예를 들자면 검사에 통과하거나 임의의 단락(short)을 피하거나 다른 바람직하지 못한 물질들을 트랩핑(trap)하는 등 여러 가지 이유 때문에 제거되어야 한다.
도 2는 플럭스 잔사(20)가 본 발명에 따른 세정 용매에 의해 제거되고 상호접속 구조물(50)이 추가로 가공될 준비가 된 것만 제외하고는 도 1의 상호접속 구조물(25)과 동일한 상호접속 구조물(50)을 보여준다. 도 2에서는 칩(40)의 하부, 연납땜 볼 접속부(80), 세라믹 기판(10)의 표면 또는 결합 패드(60)의 측벽에는 잔여 플럭스 잔사(20)가 없다는 것을 명백하게 볼 수 있다.
도 3은 하나이상의 연납땜 범프 접속부(80) 및 기판 결합 패드(60)에 의해세라믹 기판(10)에 전기적으로 접합된 플립-칩(40)으로 이루어진 상호접속 구조물(75)을 예시한다. 이어서 기판(10)은 하나이상의 연납땜 볼 접속부(70) 및 기판 결합 패드(50)를 통해 유기 카드(110)와 같은 카드(110)상의 결합 패드(90)에 접속된다. 연납땜 공정후에 형성된 용매 세정 공정 및 본 발명에 따른 물질에 의해 모든 표면으로부터 플럭스 잔사(20)가 제거된 것으로 도시되어 있다.
도 4는 플럭스 잔사 영역이 본 발명에 따라 세정되고, 몇 개만 예를 들자면 EPX120과 같은 하나이상의 보호 물질(120)에 의해 보호된 후의, 도 2의 반도체 소자(50)를 포함하는 상호접속 구조물(100)의 횡단면도이다.
극소전자 소자의 제작에 있어서, 상호접속을 위한 연납땜 공정은 반도체 소자를 기판에 전기적으로 접속시키기 위한 공정, 및 연납땜 볼 및 연납땜 칼럼을 기판 BSM(배면 금속)에 부착시키기 위한 공정과 일체인 절차이다. 세라믹 칩 캐리어에 접속시키기 위해 실리콘 칩 회로상에서 연납땜 범프를 사용하는 제어가능한 붕괴식 칩 접속(C4) 또는 플립-칩 기술에서는, 고온 플럭스, 전형적으로는 로진계 알파-102를 C4 및/또는 기판상의 연납땜 습윤가능한 금속 패드에 도포한 후에 조립/배열하고, 이 조립체를 N2또는 형성 기체(5% H2+ 95% N2)의 무산소 대기중에서 프로그램화된 로에서 연납땜 재유동시킨다. 연납땜 재유동 프로필에서 사용된 최대 온도는 칩 부착에 사용되는 Pb/Sn 합금 조성물에 따라 달라진다. 재유동 공정에서 90% Pb/10% Sn, 및 97% Pb/3% Sn 합금을 사용하면 일반적으로 최대 온도는 360℃에까지 도달할 수 있다.
BGA 접합, 와이어 칼럼 접합, SMT 디스크리트 부착 및 시일 밴드 부착과 같이 공융 연납땜 37Pb/63Sn 조성물을 사용할 경우, 상호접속 동안에 최대 온도는 약 215 내지 약 225℃일 수 있다.
이들 연납땜 재유동 조건하에서, 로진 플럭스는 금속-금속 접촉 및 결합에 필요한 금속 표면의 습윤화를 촉진시키고, 로진 플럭스 자체는 열 유도된 화학 변화를 일으켜, 공정 동안에 대부분 쉽게 제거되지만 소량은 이차 가교결합을 하여 임계 표면에 탄소질 잔사를 침착시키는 휘발성 물질을 형성한다. 플럭스 잔사는 C4 캡슐의 접착을 방해할 수 있고 부식의 원인이 될 수 있으므로 제품이 온도 및 습도 환경에 적용되었을 때 제품의 신뢰성에 문제를 일으킬 수 있기 때문에 후속 작업전에 제거되어야 한다. 전술한 바와 같이, 보드 부품을 견고하게 접착시키기 위한 연납땜 결합을 균일하게 하는데 플럭스를 사용하는 칩 접합 공정에서의 임계 표면 및 회로 보드 조립체위에 형성된 플럭스 잔사를 제거하는데 전형적으로 사용되는 용매는 염소화 용매, CFC 및 방향족 탄화수소이지만, 이들은 모두 환경적으로 논란이 되고 있고 건강에 해로우므로 그 사용이 엄격히 규제되고 있으며 이들중 몇몇은 산업적 세정 공정에서 사용이 금지되어 있다.
본 발명에 따라서, 로진 플럭스 잔사를 제거하기 위한 할로겐화 용매 및 크실렌에 대한 대체물인 유기 용매는 위험하지 않고 환경적으로 논란의 여지가 없어야 하며, 높은 인화점을 가지며, 다층 세라믹 및 박막 유리 세라믹 및 커패시터 부착부에서 C4 칩을 기판에 접속시키기 위한 연납땜 재유동 공정에서 칩 하부의 모든 임계 표면으로부터 플럭스 잔사를 효과적으로 제거하는 것이어야 한다. 본 발명에따라 플럭스 잔사를 세정하기 위한 다양한 유기 용매는 BGA(볼 그리드 어레이) 접합, 연납땜 칼럼 부착, SMT(표면 적재) 디스크리트(커패시터 및 레지스터) 및 시일 밴드 부착과 같이, 약 210℃ 내지 약 225℃의 최대 온도 범위에서의 37%Pb/63%Sn 공융 연납땜 재유동 공정에서 생성된 플럭스 잔사를 제거하는데 효과적이어야 한다.
본 발명자들은 예상치 못하게, 락테이트 에스테르와 같은 알파-하이드록시 에스테르, 에틸-3-에톡시 프로피오네이트(EEP)와 같은 알콕시에스테르 및 프로필렌 글리콜 알킬에테르 아세테이트 또는 프로피오네이트로 이루어진 그룹으로부터 선택된 용매를 사용하여 반도체 칩 및 기타 부품 조립체를 부착하는 고온 연납땜 재유동 공정에서 형성된 로진 플럭스 잔사를 효과적으로 제거할 수 있음을 발견하였다. 옥솔(Oxsol) 용매(옥시켐 코포레이션(OxyChem Corp.)의 상표명), 구체적으로는 옥솔 10(클로로톨루엔) 및 옥솔 100(p-클로로벤조트리플루오라이드)은 로진 플럭스 잔사를 효과적으로 제거함이 밝혀졌다. 본 발명에 따라 플럭스 잔사를 제거하기에 바람직한 용매 후보 물질은 위험성 대기 오염물(HAP)도 아니고 SARA 타이틀-II 보고된 화합물도 아니며 발암물질로 의심되는 물질도 아니어야 한다. 이들 후보 물질들은 약 100℉보다 높은 인화점을 갖고 인화성 물질이 아닌 II군 또는 III군에 포함되는 연소성 용매로서 분류된다. 이와 같은 특징을 갖는 대표적인 용매 후보 물질(인화점(℉))은 에틸 락테이트(139℉); 부틸 락테이트(170℉); 에틸-3-에톡시프로피오네이트(136℉); 프로필렌 글리콜 메틸에테르 아세테이트(115℉); 프로필렌 글리콜 메틸에테르 프로피오네이트 또는 메토테이트(133 내지 135℉); 디프로필렌글리콜 메틸 에테르(166 내지 167℉); 디프로필렌 글리콜 메틸 에테르 아세테이트(186 내지 187℉)이다. 후속 칩-접합 로진 플럭스 잔사에 효과적인 것으로 판명된 상기 용매의 표면 장력은 전형적으로는 27 내지 32dynes/cm이다.
다양한 표면으로부터 플럭스 잔사를 제거하는데 있어서의 이들 용매의 상대적인 효과를 결정하기 위해서, 로진 플럭스 알파-102를 사용하여 칩 재유동의 모방실험을 실시하였는데, 이 실험에서는 본 발명에 따라 잔사를 제거한 후 모든 관련 표면을 ESCA(electron spectroscopy for chemical analysis: 화학분석용 전자 분광법) 또는 XPS(x-ray photoelectron spectroscopy: X-레이 광전자 분광법)에 의해 분석하였다. XPS는 원소의 종류, 표면 원소의 조성의 정량적 결정 및 산화상태, 화학결합의 종류 및 치환체의 화학적 효과를 밝혀낼 수 있는 매우 민감한 표면 분석 기술이다. 이 기술은 표면 원자의 코어 전자를 부드러운 X-레이의 단색광빔으로 여기시키고, 주어진 원자 궤도로부터 방출된 전자의 역학 에너지(KE:kinetic energy)를 측정함으로써 전자 결합 에너지(BE: electron binding energy)를 결정함을 포함한다. 역학 에너지는 다음 수학식 1로 주어진다:
상기 식에서 ψ는 분광기에 대한 보정 인자이다. 결합 에너지는 원자 궤도의 특성이고 표면 구조상에서 원소의 화학적/전자적 환경에 따라 달라지며 방출된 광전자의 수는 표면 연구에서 XPS 분석에 기본을 형성하는 표면층에서 원소의 원자 수의직접적인 척도가 된다. XPS 이론 및 용도를 포함한 전자 분광법의 상세한 설명은 문헌["Practical Surface Analysis by Auger and X-Ray Photoelectron Spectroscopy", Wiley, New York, 1983](Eds., D.Bridggs 및 M.P.Seah); 문헌["Electron Spectroscopy-Theory, Technique and Applications", Vol.4, Academic Press, London, 1981](Eds.C.Brundle 및 A.D.Baker] 등 여러 문헌에서 찾을 수 있다.
관련 표면상에서의 플럭스 잔사에 대한 대표적인 모방 실험에서는, Mo/Ni/Au 표면(Au 표면이 최상부임)을 갖는 I/O 패드를 갖는 세라믹 기판, 증착 및 도금된 97%Pb/3%Sn, 및 소자 칩상에 터미널 비아용 절연체로서 통상적으로 사용되는 PMDA-ODA 폴리이미드(피로멜리트산 무수물-옥시디아닐린 폴리아믹산의 경화 생성물)에 로진 플럭스 알파-102를 도포시켰다. 플럭스 처리된 부분을 표준 연납땜 재유동 로 프로필을 사용한 칩 접합 모방실험에 적용시키고 실온으로 냉각시킨 후 로로부터 제거하였다. 참고로, 열 재유동 조건에 적용하기 전후에 모든 표면을 ESCA로 분석하였다. 로진 플럭스 잔사를 갖는 부분을 본 발명에 따라 세정하고 모든 표면을 다시 ESCA로 분석하여 각 경우에서의 표면 화학 조성을 결정하였다.
플럭스 잔사 세정에 대한 대표적인 예에서는, 약 60℃ 내지 약 90℃에서 약 5분 내지 약 15분동안 일정 교반하에 잔사를 갖는 선택된 표면을 개별적으로 용매에 담근 후, 2-프로판올로 2분 내지 4분동안 헹구고, 후속 반응에서 질소 취입에 의한 건조를 보다 가속화시키기 위해서 2-프로판올을 보다 높은 비등점을 갖는 세정 용매로 대체하였다. 압력하에 용매를 연속적으로 흘리거나 분사시키거나 초음파 분사시킴으로써 잔사의 제거를 가속화시킬 수 있다. 용매 세척이 끝난 후, 부품을 약 90℃ 내지 약 100℃에서 N2하에서 건조시키고 불활성 대기하에서 냉각시켰다. 각 경우에서 세정된 표면을 ESCA 분석하여 표면 원소 조성을 알아내었는데, 이 데이타를 용매로 세정하기 전의 상응하는 표면에 대한 데이타와 비교하여 다양한 용매를 사용했을 때 수득된 세정 효과를 알아내었다. ESCA 데이타를 근거로, 에틸 락테이트 및 부틸 락테이트, 에틸-3-에톡시프로피오네이트 및 프로필렌 글리콜 메틸에테르 프로피오네이트를 사용했을때 어떤 검시 표면에서도 Pb/Sn의 부식 또는 기타 악영향이 없이 플럭스 잔사를 세라믹, Au, Pb/Sn 연납땜, 및 폴리이미드로부터 효율적이고 효과적으로 제거할 수 있음을 알았다. 고온 용매를 연속적으로 흘리거나 분사하거나 초음파 분사하여, 특히 칩 접합후 플럭스 잔사의 제거에서와 같이, 칩 하부로부터 잔사를 더욱 효과적이고 빠르게 제거할 수 있으나 이러한 조작은 BGA, CBGA 및 CCGAS 등을 위한 연납땜 공정에서와 같이 직접 노출된 표면상의 잔사를 제거하는데 반드시 필요한 것은 아라는 것이 밝혀졌다.
ESCA 분석은 전자 충격에 직접 접근가능하거나 노출된 표면에만 한정되는 것이므로, 칩 하부의 플럭스 잔사를 제거하는데 있어서 용매 세정 방법의 효능을 결정하기 위해서는, 용매 추출 및 이 추출물의 분광분석을 기본으로 하는 기술을 사용하였다. 로진 플럭스 알파-102를 사용한 세라믹 모듈에 대한 플립-칩 부착을 연납땜 재유동 로 프로필을 포함하는 표준 C4 공정에 의해 수행하며, 다양한 표면에서의 모방실험에 대해 전술된 바와 같이 조립된 부품을 에틸-3-에톡시프로피오네이트(EEP), 에틸 락테이트 및 부틸 락테이트로 세정하였다. 세정된 칩 접합된 부품을 용매 추출에 적용시켜 잔사의 임의의 잔여 가용성 분획을 추출해내고 추출물을 자외선(UV) 분광법에 의해 분석하였다. 그 분석 결과 EEP 용매로 세정한 경우에는 칩 하부에 어떠한 추출가능한 잔사도 남지 않은 반면에 에틸 락테이트로 세정한 경우에는 추출가능한 잔사가 0에서 10 내지 14㎍/㎠의 다양한 정도로 잔사가 남아있음을 알 수 있다.
이어서 다음과 같이 EPX로의 C4 캡슐화에 의해 상기 수득된 결과들을 다시 한 번 확인하였다. EEP로 세정된 부품은 C4상에 공극이 없는 에폭시 코팅을 가지는 반면에 에틸 락테이트로 세정된 부품은 다양한 용매 추출물에 따라 무공극에서부터 수개의 공극에 이르기까지 다양한 공극 수준을 갖는다는 것이 소나스칸(Sonascan) 사진에 의해 증명되었다.
비-할로겐화 및 비-방향족 용매를 사용한 이 용매 세정 방법은 세라믹, Au, Pb/Sn 및 폴리이미드 표면상의 플럭스 잔사를 효과적으로 제거한다. 비-할로겐화 및 비-방향족 용매는 바람직하게는 에틸-3-에톡시 프로피오네이트; 에틸 락테이트; 부틸 락테이트; 프로필렌글리콜 메틸에테르 프로피오네이트 및 이들의 조합을 포함한다.
반도체 소자의 표면으로부터 플럭스 잔사의 제거 정도를 예를 들면 연납땜 플럭스 재유동 공정 전후에 x-레이 광전자 분광 분석에 의해 정량적으로 결정할 수 있다. 본 발명의 용매 세정 공정은 C4 칩 접합 재유동 공정후에라도 칩 하부로부터 플럭스 잔사를 완전히 제거할 수 있음이 밝혀졌다. 반도체 소자로부터의 플럭스 잔사의 제거정도를 또한, 용매로 세정된 부품을 매우 극성인 용매로부터 매우 비극성인 용매에 이르는 범위의 용매를 사용한 다단계 용매 추출 공정에 적용시키고 추출물의 자외선 흡광도를 측정함으로써 결정할 수도 있다.
플럭스 잔사의 제거를 또한 비-할로겐화 및 비-방향족 용매로 세정한 후 에폭시 언더필을 사용하여 C4 캡슐화시킨 후, 캡슐화된 조립체를 소나스칸 프로필에 의해 공극 정도를 봄으로써 결정할 수도 있다.
실시예
본 발명의 다양한 양태가 본 발명을 예시하고자 하나 본 발명을 어떠한 식으로라도 제한하지 않는 하기 실시예와 연관하여 보다 잘 예시될 것이다.
실시예 1
칩 접합을 위한 연납땜 재유동 공정의 모방 실험으로서, 연납땜 접합용 로진계 플럭스 알파-102를 하기 표면에 도포시키고 부품들을 표준 칩 재유동 로 프로필에 적용시켜 이들 표면상에서 플럭스 잔사를 형성시켰다:
(a) 최상부 표면에 Au를 갖는 입력/출력(I/O) 패드의 어레이를 갖는 세라믹 기판;
(b) 소자 웨이퍼상에 증착 및 도금된 Pb/Sn 침착물; 및
(c) 실리콘 웨이퍼상의 경화된 PMDA-ODA 폴리이미드 필름.
잔사 침착 24시간이내에 60℃ 내지 90℃에서 10분 동안 부품을 에틸 락테이트; 부틸 락테이트(상표명: 푸라솔브(Purasolve)); 에틸-3-에톡시 프로피오네이트(EEP)); 및 프로필렌글리콜 메틸에테르 아세테이트; 프로필렌글리콜메틸에테르 프로피오네이트(상표명: 메토테이트(Methotate))에 담그면서 효율적으로 교반한 후 2 내지 4분동안 2-프로판올로 헹구고 질소로 취입 건조시킴으로써 세정하였다. 세정된 부품을 100℃에서 30분동안 건조시킨 후 질소 대기중에서 실온으로 냉각시키고 표면을 ESCA에 의해 분석하였다. 또한, 세정하기 전 플럭스 잔사가 침착된 표면 및 퍼클로에틸렌 및 크실렌/벤질 알콜 혼합물로 세정된 표면을 분석하여 본 발명의 방법에 따라 세정된 표면에 의한 데이타와 비교하였다. ESCA 분석 결과 다양한 표면상에 검출된 원소의 표면 조성은 다음과 같다:
(a) 세라믹상의 로진 플럭스 잔사의 용매 세정 효능
모방된 칩 접합 연납땜 재유동 프로필로부터 형성된 플럭스 잔사를 갖는 세라믹 기판을 전술된 바와 같은 환경적으로 안전한 용매로 세정하고, 세정된 표면을 ESCA에 의해 분석하였다. 다음 데이타는 본 발명에 따른 방법에 의해 세정한 결과를 퍼클로로에틸렌 및 크실렌계 용매로 세정했을때와 비교한 것을 보여준다:
알루미나 세라믹 표면 - ESCA 원소 조성, 원자%
용매 C(1s) O(1s) Al(2p) Si(2p)
세정되지 않음 90 10 - -
에틸 락테이트 38 37 25 3
EEP1 31 39 25 3
부틸 락테이트 42 37 21 -
PMA2 59 23 14 -
PCE3 39 37 24 -
BzOH4/크실렌 34 37 25 4
1EEP = 에틸-3-에톡시프로피오네이트2PMA = 프로필렌 글리콜 메틸 에테르 아세테이트3PCE = 퍼클로로에틸렌4BzOH = 벤질 알콜
이 데이타에 따라서, 용매 세정 전에 탄소질 층은 완전히 세라믹 표면을 덮는데 이로써 ESCA 전자의 탈출 깊이를 고려하면 플럭스 잔사층의 두께가 100Å 이상일 수 있다는 것을 알 수 있다. 세라믹 하부로부터의 Al, Si 및 산소 신호는 그 위를 덮는 잔사에 의해 완전히 차폐된다. 다양한 용매로 세정된 후의 표면 원소 조성을 비교하면 에틸-3-에톡시프로피오네이트(EEP)가 가장 효과적이고 에틸 락테이트, 부틸 락테이트, 및 프로필렌글리콜 메틸에테르 프로피오네이트도 대부분의 표면상에서 플럭스 잔사를 효과적으로 제거함을 알 수 있다. 데이타를 보면 이들 대체 용매를 사용한 세정 효과가 퍼클로로에틸렌 및 크실렌/벤질알콜 혼합물을 사용한 세정 효과와 유사하다는 것을 알 수 있다. 프로필렌글리콜 메틸에테르 아세테이트, 이소프로필 락테이트, n-부틸 아세테이트 및 옥솔 10(클로로톨루엔)의 카테고리에 속하는 기타 용매가 잔사 제거에는 덜 효과적인 것으로 밝혀졌다.
(b) 연납땜 볼 부착후 기판 세정
표준 연납땜 볼 부착 공정에 따라서, 구형 연납땜 볼을 동일한 픽-업 노즐(pick-up nozzle)의 어레이를 갖는 캐리어를 갖는 홀의 어레이에 기계적으로 위치시킨다. 이 공정에서는 플럭스를 사용하여 연납땜 볼을 기판상의 제 위치에 고정시키고 기판을 연납땜 재유동 온도로 가열하여 터미널 패드와 연납땜 볼을 상호접속시킨다. 이 공정에서, 플럭스 잔사가 일반적으로는 연납땜 표면상에 형성되는데, 이 플럭스 잔사는 용매 세정에 의해 제거되지 않으면 온도 및 습도에 의해 부식 및 작동 이상을 일으킬 수 있다. 연납땜 볼 부착후, 기판을 본 발명에 따른 전술된 환경적으로 안전한 용매로 세정하였다. 용매로 세정된 표면의 표면 화학을연납땜 볼 부착되고 퍼클로로에틸렌이나 크실렌/벤질 알콜로 세정된 상응하는 표면의 표면 화학과 비교하였다. 예를 들면 ESCA 데이타는 다음과 같다:
용매 세정후 Pb/Sn 표면 - ESCA 원소 조성, 원자%
용매 C(1s) O(1s) Pb(4f7) Sn(3d)
세정되지 않음 90 10 - -
EEP1 51 33 7 10
PCE2 45 36 6 12
크실렌/BzOH3 65 27 3 6
1EEP = 에틸-3-에톡시프로피오네이트2PCE = 퍼클로로에틸렌3BzOH = 벤질 알콜
이 데이타로부터 알 수 있는 바와 같이, 플럭스 잔사 세정 용매로서 EEP(에틸-3-에톡시프로피오네이트)의 성능은 퍼클로로에틸렌의 성능과 유사하지만, 크실렌/벤질 알콜의 경우에는, 상당 수준의 탄소-함유 물질이 세정후에도 여전히 유기 잔사를 갖고 있음을 알 수 있다. 이 잔사를 에틸 락테이트, 부틸 락테이트, 프로필렌 글리콜 메틸에테르 프로피오네이트 및 프로필렌 메틸에테르 아세테이트로 세정한 후 연납땜 표면을 ESCA 분석한 결과 에틸-3-에톡시 프로피오네이트에 비해 잔여 탄소의 수준이 다소 높음을 알 수 있었다.
(c) 세정후 기판 I/O 패드 표면 분석
Mo/Ni/Au I/O 패드를 갖는 세라믹 기판의 I/O 패드 상면을 로진 플럭스 알파-102로 플럭스 처리하고 표준 연납땜 재유동 로 프로필에 적용하였다. 그 결과 수득된, 표면상의 플럭스 잔사를 상이한 용매, 즉 에틸-3-에톡시프로피오네이트(EEP), 에틸 락테이트 및 부틸 락테이트인 세정하였다. 세정된 표면을 ESCA 분석한 결과 탄소 55 내지 62%, 산소 29 내지 34%, Au 6 내지 10% 및 Ni 약 2%임을 알 수 있었다. 크실렌으로 세정된 I/O 패드를 분석한 결과 탄소가 여전히 보다 높은 %인 약 80%로 존재하고 Au는 단지 2%로 존재함이 밝혀졌다. 금속 표면상에 검출된 몇몇 탄소는 대체로 깨끗하지 않은 실내 환경에 활성 금속 표면이 노출될 때 관찰되는, 환경적 오염에 의한 외래 탄소에 의한 것일 수 있다.
(d) 잔사를 용매 세정한 후 폴리이미드 표면
전술된 바와 같은 방법에 따라 EEP 및 에틸 락테이트 용매를 사용하여 실리콘 웨이퍼상의 경화된 PMDA-ODA 폴리이미드 필름상의 모방된 플럭스 잔사를 세정하였다. 100℃에서 30 내지 45분동안 건조시킨 후, 폴리이미드 표면을 ESCA에 의해 분석하였다. 표면 화학 조성은 폴리이미드 표면 화학 조성(증가된 산소 운반 화학종 및 소량의 외래 탄소)과 일치한다는 것이 밝혀졌다. 이러한 표면 특성은 표면 영역내의 폴리이미드 구조의 단층 화학 변화를 야기하는 고온 및 용매 공정에 노출된 폴리이미드 표면에 전형적인 특성들이다.
실시예 2
잔사 세정후 칩-접합된 부품의 용매 추출
표준 칩 접합 공정에 따라서, 로진 플럭스를 C4 및/또는 세라믹 기판상의 C4 패드에 도포시키고, 부품을 조립하고 360℃ 내지 365℃의 고온 칩 재유동 프로필에 적용하였다. 칩 접합시킨 후, 부품을 에틸-3-에톡시프로피오네이트(EEP) 및 에틸 락테이트로 세정하고, 100℃에서 건조시켰다. 비교를 위해 유사하게 칩 접합된 부품을 C4 조립에 통상적으로 사용되는 크실렌계 세정 방법에 따라 세정하였다. 잔사 세정후, 극성 및 비극성 용매의 조합을 사용하여 모든 부품을 용매 추출에 적용함으로써 임의의 남아있는 플럭스 잔사를 추출해내었다. 추출물을 분광분석법에 의해 분석하여 용매 세정후 조립체에 남아있는 잔사의 정도를 결정하였다. 데이타를 보아 에틸-3-에톡시프로피오네이트로 세정한 효과는 표준 크실렌계로 세정한 효과와 유사하며 두 경우에 로진 잔사로 인한 검출될만한 흡광도는 나타나지 않음을 알 수 있었다.
유사한 용매 추출 공정에서, 칩 접합된 부품을 에틸 락테이트 세정법을 사용한 잔사 유기물 제거 공정에 적용시키고 추출물을 분광분석법으로 분석하였다. 다수의 샘플을 사용할 경우, 검출될만한 흡광도가 없어 잔여 추출가능 유기물이 없는 경우에서부터 흡광 신호 세기가 10 내지 14㎍/㎠에 상응하게 잔사가 추출되는 경우까지 변화할 수 있다는 것을 알 수 있었다.
실시예 3
실시예 2에서 기술된 바와 같이 플럭스 잔사를 에틸-3-에톡시프로피오네이트 및 에틸 락테이트로 세정한 후에, 에폭시 수지인 EPX를 칩 아래 C4 패드 영역에 놓고 열 경화시켜 C4 캡슐화시켰다. C4/캡슐 계면의 일체성을 결정하기 위한 소나스칸 사진을 보면 EEP로 세정된 부품의 경우 공극이 없는 에폭시 코딩을 볼 수 있는 반면에 에틸 락테이트로 세정된 부품의 경우에는 용매 추출 결과에 따라 공극이 전혀 없는 것부터 공극이 수개 있는 것까지 공극 수준이 다양함을 알 수 있다.
본 발명은 구체적인 바람직한 실시태양과 관련하여 기술되었지만, 당해 분야의 숙련자라면 전술된 설명을 근거로 많은 대체, 변경 및 변형을 가할 수 있다는 것을 알 것이다. 따라서 첨부된 특허청구범위는 본 발명의 진정한 범위 및 개념에 포함되는 대체, 변경 및 변형을 포함한다.
기존에 사용되던 퍼클로로에틸렌 및 크실렌 대신에 본 발명에 따른 비-할로겐화 및 비-방향족 세정액을 사용하여 환경적으로나 건강상으로 안전하게 전자 부품 조립을 위한 연납땜 상호접속 공정 동안에 전자 회로 소자 재료상에 형성된 로진 플럭스 잔사를 제거할 수 있게 된다.

Claims (9)

  1. 화학식 -OR 및 -COOR의 작용기{이때, R은 CnH2n+1(여기서, n은 1 내지 4이다) 그룹으로 이루어진 탄화수소 라디칼이다}를 갖는 하나이상의 알콕시 프로피온산 에스테르로 필수적으로 이루어진 세정 용매 조성물과 잔사함유 반도체 소자를 접촉시키는 것을 포함하는, 하나이상의 반도체 소자 표면으로부터 약 210℃ 이상의 고온의 납땜 재유동 조건하에서 형성된 로진계 플럭스 잔사의 용매 세정 방법.
  2. 제 1 항에 있어서,
    하나이상의 알콕시 프로피온산 에스테르가 에틸-3-에톡시프로피오네이트인 용매 세정 방법.
  3. 제 1 항에 있어서,
    잔사함유 반도체 소자를 약 60℃ 내지 약 80℃에서 상기 세정 용매 조성물에 적용시키는 단계, 가압하의 일정한 용매 유동 또는 초음파 분사로 약 5분 내지 약 15분동안 용매 조성물을 교반 및/또는 진탕시키는 단계, 플럭스 잔사 세정 용매보다 비등점이 낮은 하나이상의 용매로 헹구는 단계, 및 건조시키는 단계를 추가로 포함하는 용매 세정 방법.
  4. 제 3 항에 있어서,
    잔사함유 반도체 소자가 칩 캐리어에 결합된 칩 C4(Controlled Collapse Chip Connection)이고, 하나이상의 알콕시 프로피온산 에스테르가 에틸-3-에톡시프로피오네이트인 용매 세정 방법.
  5. 제 1 항에 있어서,
    상기 세정 용매를 약 60℃ 내지 약 90℃에서 약 5분 내지 약 15분동안 잔사함유 반도체 소자에 압력 분사시키거나 초음파 분사시키는 단계, 하나이상의 저비점 용매로 헹구는 단계, 및 건조시키는 단계를 추가로 포함하는 용매 세정 방법.
  6. 제 5 항에 있어서,
    잔사함유 반도체 소자가 칩 캐리어에 결합된 칩 C4이고, 하나이상의 알콕시 프로피온산 에스테르가 에틸-3-에톡시프로피오네이트인 용매 세정 방법.
  7. 제 1 항에 있어서,
    표면이 세라믹 표면, 금속 표면, 연납땜 볼(solder ball) 표면 및 폴리이미드 유전성 표면으로 이루어진 그룹으로부터 선택되는 용매 세정 방법.
  8. 제 1 항에 있어서,
    반도체 소자가 연납땜 볼, C4, 칩, 반도체 기판, 반도체 기판에 고정된 칩의 전자조립체, 볼 그리드 어레이(ball grid array), 칼럼 그리드 어레이(column grid array) 및 표면 적재 조립체(surface mount assembly)로 이루어진 그룹으로부터 선택되는 용매 세정 방법.
  9. 제 1 항에 있어서,
    상기 하나이상의 알콕시 프로피온산 에스테르가 환경적으로 안전하고, 독성 물질을 방출하지 않으며, 인화점이 약 100℃보다 높은 II군 또는 III군 연소성 물질에 속하는 용매 세정 방법.
KR1019980017436A 1997-06-13 1998-05-14 극소전자부품으로부터플럭스잔사를제거하는방법 KR100301270B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/876,141 US5938856A (en) 1997-06-13 1997-06-13 Process of removing flux residue from microelectronic components
US08/876,141 1997-06-13
US8/876,141 1997-06-13

Publications (2)

Publication Number Publication Date
KR19990006447A KR19990006447A (ko) 1999-01-25
KR100301270B1 true KR100301270B1 (ko) 2001-10-19

Family

ID=25367074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017436A KR100301270B1 (ko) 1997-06-13 1998-05-14 극소전자부품으로부터플럭스잔사를제거하는방법

Country Status (3)

Country Link
US (1) US5938856A (ko)
JP (1) JP3720980B2 (ko)
KR (1) KR100301270B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101785092B1 (ko) * 2015-10-23 2017-10-12 주식회사 렉스인터내셔널 레이저를 이용한 반도체 본딩장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US5818697A (en) * 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
US6662812B1 (en) * 1999-07-24 2003-12-16 Allen David Hertz Method for acoustic and vibrational energy for assisted drying of solder stencils and electronic modules
US6468917B1 (en) * 1999-11-30 2002-10-22 Advanced Micro Devices, Inc. Method for modifying a C4 semiconductor device
JP2001332575A (ja) * 2000-05-19 2001-11-30 Sony Corp フラックス洗浄方法及び半導体装置の製造方法
US6546620B1 (en) * 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US6569252B1 (en) * 2000-06-30 2003-05-27 International Business Machines Corporation Semi-aqueous solvent cleaning of paste processing residue from substrates
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
FR2819201B1 (fr) * 2001-01-09 2003-02-21 Atofina Procede de nettoyage d'une surface solide par elimination de salissures organiques et/ou minerales au moyen d'une microemulsion
US6503874B2 (en) * 2001-01-16 2003-01-07 International Business Machines Corporation Cleaning method to remove flux residue in electronic assembly
US6635118B2 (en) * 2001-01-17 2003-10-21 International Business Machines Corporation Aqueous cleaning of polymer apply equipment
US6492254B2 (en) * 2001-01-31 2002-12-10 Bae Systems Information And Electronic Systems Integration, Inc. Ball grid array (BGA) to column grid array (CGA) conversion process
EP1283546A1 (en) * 2001-08-08 2003-02-12 Infineon Technologies AG Method for detecting removal of organic material from a semiconductor device in a manufacturing process
US6800141B2 (en) * 2001-12-21 2004-10-05 International Business Machines Corporation Semi-aqueous solvent based method of cleaning rosin flux residue
TW523889B (en) * 2002-01-09 2003-03-11 Advanced Semiconductor Eng Semiconductor packaged device
US7357291B2 (en) * 2002-01-30 2008-04-15 Showa Denko K.K. Solder metal, soldering flux and solder paste
US6900142B2 (en) * 2003-07-30 2005-05-31 International Business Machines Corporation Inhibition of tin oxide formation in lead free interconnect formation
JP4654812B2 (ja) * 2005-07-22 2011-03-23 株式会社デンソー 機械加工方法
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US20070269973A1 (en) * 2006-05-19 2007-11-22 Nalla Ravi K Method of providing solder bumps using reflow in a forming gas atmosphere
US20090306811A1 (en) * 2008-06-06 2009-12-10 Raytheon Company Ball grid array cleaning system
JP2010014513A (ja) * 2008-07-03 2010-01-21 Fuji Electric Holdings Co Ltd はんだフラックス中の金属成分分析方法
US8274164B2 (en) * 2008-11-06 2012-09-25 Microsemi Corporation Less expensive high power plastic surface mount package
US7956114B2 (en) * 2009-03-09 2011-06-07 Raytheon Company Water immiscible rosin mildly activated flux
US20110315929A1 (en) * 2010-06-29 2011-12-29 Rathin Datta Solvent blend for replacement of ketones
WO2012000848A2 (de) * 2010-06-29 2012-01-05 Chemische Fabrik Kreussler & Co. Gmbh Verfahren zur industriellen reinigung von metallteilen, formteilen aus kunststoff oder elektrobauteilen
US9147530B2 (en) * 2012-09-05 2015-09-29 Kemet Electronics Corporation Hermetically sealed polymer capacitors with high stability at elevated temperatures
US8887981B2 (en) 2013-03-15 2014-11-18 Raytheon Company Temporary adhesive for component bonding
KR102537528B1 (ko) 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법
CN111344850A (zh) * 2017-11-17 2020-06-26 琳得科株式会社 带第一保护膜的半导体芯片及其制造方法、及半导体芯片-第一保护膜层叠体的评价方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330265A (ja) * 1995-06-01 1996-12-13 Fujitsu Ltd フラックスの洗浄方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3401126A (en) * 1965-06-18 1968-09-10 Ibm Method of rendering noble metal conductive composition non-wettable by solder
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US4276186A (en) * 1979-06-26 1981-06-30 International Business Machines Corporation Cleaning composition and use thereof
US4438190A (en) * 1981-03-04 1984-03-20 Hitachi Chemical Company, Ltd. Photosensitive resin composition containing unsaturated monomers and unsaturated phosphates
US5340407A (en) * 1988-02-08 1994-08-23 Petroferm Inc. Process of removing soldering flux and/or adhesive tape residue from a substrate
US5302313A (en) * 1988-06-22 1994-04-12 Asahi Glass Company Ltd. Halogenated hydrocarbon solvents
KR950013923B1 (ko) * 1988-06-22 1995-11-18 아사히가라스 가부시끼가이샤 할로겐화 탄화수소 용매 및 그의 용도
US5246618A (en) * 1989-01-13 1993-09-21 Kali-Chemie Ag Cleaning compositions (containing fluorochlorocarbon, C1 to C4 alkanol and ethyl or methyl proprionate)
DE3911078A1 (de) * 1989-01-13 1990-10-11 Kali Chemie Ag Reinigungszusammensetzungen
DE3924889A1 (de) * 1989-07-27 1991-01-31 Kali Chemie Ag Reinigungszusammensetzungen aus dichlortrifluorenthanen und alkanolen
US5308402A (en) * 1989-09-29 1994-05-03 Kyzen Corporation Furfuryl alcohol mixtures for use as cleaning agents
US5330582A (en) * 1989-11-08 1994-07-19 Arakawa Chemical Industries, Ltd. Method for cleaning rosin-base solder flux
US5395548A (en) * 1990-01-24 1995-03-07 Motorola, Inc. Non-azeotropic solvent composition for cleaning and defluxing electrical assemblies
US5188754A (en) * 1991-04-16 1993-02-23 General Dynamics Corporation Cleaning formulation and method that alleviates current problems
MX9206771A (es) * 1991-12-02 1993-06-01 Allied Signal Inc Mejoras en sistema de limpieza por solventes multiples
US5482563A (en) * 1993-04-06 1996-01-09 Motorola, Inc. Method for electrical assembly cleaning using a non-azeotropic solvent composition
JP2925927B2 (ja) * 1993-04-09 1999-07-28 ベーガン通商株式会社 洗浄剤及びオゾン層破壊作用のない脱脂・脱フラックス用洗浄組成物
US5612303B1 (en) * 1993-06-15 2000-07-18 Nitto Chemical Industry Co Ltd Solvent composition
US5401325A (en) * 1993-07-29 1995-03-28 Drew Chemical Corporation Process for removing carbon deposits using microemulsion cleaners
GB2281909B (en) * 1993-09-21 1997-06-04 Asahi Chemical Ind Propylene glycol cyclohexyl ether derivatives, method of producing same and uses thereof
KR0125885B1 (ko) * 1994-02-17 1997-12-19 모리시타 요이찌 세정제 조성물 및 세정방법
US5431739A (en) * 1994-06-07 1995-07-11 Macdermid, Incorporated Process for cleaning and defluxing parts, specifically electronic circuit assemblies
US5454970A (en) * 1994-08-11 1995-10-03 Dow Corning Corporation Octamethyltrisiloxane containing azeotropes
US5628833A (en) * 1994-10-13 1997-05-13 Dow Corning Corporation Two-step cleaning or dewatering with siloxane azeotropes
US5643818A (en) * 1996-05-02 1997-07-01 International Business Machines Corporation Removal of residues from metallic insert used in manufacture of multi-layer ceramic substrate with cavity for microelectronic chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330265A (ja) * 1995-06-01 1996-12-13 Fujitsu Ltd フラックスの洗浄方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101785092B1 (ko) * 2015-10-23 2017-10-12 주식회사 렉스인터내셔널 레이저를 이용한 반도체 본딩장치

Also Published As

Publication number Publication date
JPH1116878A (ja) 1999-01-22
US5938856A (en) 1999-08-17
KR19990006447A (ko) 1999-01-25
JP3720980B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100301270B1 (ko) 극소전자부품으로부터플럭스잔사를제거하는방법
EP0504601A2 (en) Substrate soldering in a reducing atmosphere
US6800141B2 (en) Semi-aqueous solvent based method of cleaning rosin flux residue
US6550667B2 (en) Flux composition and soldering method for high density arrays
US4934391A (en) Dibasic esters for cleaning electronic circuits
EP0463098B1 (en) A fluxless soldering process
US5615827A (en) Flux composition and corresponding soldering method
JPH05277717A (ja) プラズマからの熱の伝導による半田付け方法
KR100669061B1 (ko) 리플로 납땜 방법
EP0710522B1 (en) Flux formulation
JPH05218113A (ja) フラックス残留物の除去を含むハンダ付け方法
CA1241452A (en) Reduction atmosphere workpiece joining
JP2011511431A (ja) フローはんだ付け装置およびフローはんだ付け方法
US6503874B2 (en) Cleaning method to remove flux residue in electronic assembly
CN110557937A (zh) 有效抑制在bga组合件的不润湿开口的助焊剂
RU2450903C2 (ru) Припойная паста
US5863351A (en) Method for cleaning an object soldered with a lead-containing solder
US20020108633A1 (en) Methods of cleaning discolored metallic arrays using chemical compositions
US5614032A (en) Terpene-based method for removing flux residues from electronic devices
JPH04393A (ja) はんだ付けのフラックスの洗浄方法
JPH07314180A (ja) はんだ付け用フラックス
Lu et al. Laser removal of flux residue before chip attachment to board in a flip chip assembly
Clementi et al. Reliability and analytical evaluations of no-clean flip-chip assembly
Sitko et al. The cleaning importance in microelectronics technology
Guth Post-Solder Cleaning Considerations

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee