KR100295643B1 - Analog-digital conversion circuit with automatic power down function - Google Patents

Analog-digital conversion circuit with automatic power down function Download PDF

Info

Publication number
KR100295643B1
KR100295643B1 KR1019980003709A KR19980003709A KR100295643B1 KR 100295643 B1 KR100295643 B1 KR 100295643B1 KR 1019980003709 A KR1019980003709 A KR 1019980003709A KR 19980003709 A KR19980003709 A KR 19980003709A KR 100295643 B1 KR100295643 B1 KR 100295643B1
Authority
KR
South Korea
Prior art keywords
analog
conversion
signal
digital
power
Prior art date
Application number
KR1019980003709A
Other languages
Korean (ko)
Other versions
KR19990069442A (en
Inventor
배종곤
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980003709A priority Critical patent/KR100295643B1/en
Publication of KR19990069442A publication Critical patent/KR19990069442A/en
Application granted granted Critical
Publication of KR100295643B1 publication Critical patent/KR100295643B1/en

Links

Images

Abstract

PURPOSE: An analog/digital conversion circuit having an automatic power-down function is provided to save power of an analog/digital conversion circuit by switching an analog/digital conversion mode to a power-down mode, automatically. CONSTITUTION: An external controller(10) controls an analog/digital conversion operation by using an address signal and a data signal and switches a control mode to a power-down mode by outputting a sleep signal if the analog/digital conversion operation is completed. An analog conversion portion(30) converts a received analog signal to a digital data value, stores the digital data value into a data register(40), and generates a conversion complete signal. A control register(20) is used for starting the analog conversion portion(30). A stator register(50) transfers the conversion complete signal of the analog conversion portion(30) to the external controller(10).

Description

자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로{ANALOG-DIGITAL CONVERSION CIRCUIT WITH AUTOMATIC POWER DOWN FUNCTION} Automatic power-to-analog / digital conversion circuit having a down function {ANALOG-DIGITAL CONVERSION CIRCUIT WITH AUTOMATIC POWER DOWN FUNCTION}

본 발명은 아날로그/디지탈 변환회로에 파워-다운 기능을 부가하여 파워를 절약하도록 한 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로에 관한 것으로, 특히 아날로그 신호의 변환이 끝나면 발생하는 변환 완료신호를 파워-다운 신호로 하여 아날로그 신호의 변환이 끝남과 동시에 자동적으로 아날로그/디지탈 변환기를 파워-다운으로 전환시켜 파워를 절약하도록 한 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로에 관한 것이다. The present invention power the analog / digital conversion circuit, the conversion complete signal generated end of the, more particularly, of the analog signal conversion on the analog / digital converter circuit having a down function - automated power one to use less power in addition to the down feature power relates to an analog / digital converter circuit having a down function - an analog / digital converter and a down signal automatically at the same time as the ends of the analog signal converted power-was converted to a power-down automatically to conserve power.

도 1은 종래의 아날로그/디지탈 변환회로도로서, 이에 도시된 바와같이 어드레스 및 데이터 신호를 이용하여 아날로그/디지탈 변환 동작을 제어하고, 그 변환 동작이 끝나면 슬립(sleep)신호를 출력하여 파워-다운 모드로 전환하도록 하는 외부 컨트롤러(10)와, 상기 외부 컨트롤러(10)의 제어에 따라 외부로 부터 입력되는 아날로그 신호를 디지탈 데이터로 변환시키고, 그 변환이 끝나면 인터럽트(interrupt)를 발생시켜 상기 외부 컨트롤러(10)에 변환이 완료되었음을 알려주는 아날로그/디지탈 변환기(60)로 구성된다. A circuit diagram Figure 1 is a conventional analog / digital conversion, thereby showing the address and data signals and to control the analog / digital conversion operation by using, at the end of the conversion operation in the sleep (sleep) to output a power signal, as-down mode under the control of the external controller 10, the external controller 10 to be switched to the analog signal input from the outside were converted to digital data, the end of the conversion to generate an interrupt (interrupt) the external controller ( indicating that the conversion is complete, a 10) is composed of an analog / digital converter 60.

상기 아날로그/디지탈 변환기(60)는 외부로 부터 입력되는 아날로그 신호를 입력으로 받아 디지탈 데이터 값으로 변환시키고, 변환 동작 완료시 변환 완료신호(conversion complete)를 발생시키는 아날로그 변환부(30)와, 상기 아날로그변환부(30)의 변환 동작을 제어하는 제어 레지스터(20)와, 상기 아날로그 변환부(30)를 통해 변환된 데이터를 저장하는 데이터 레지스터(40)와, 상기 아날로그 변환부(30)에서 발생되는 변환 완료신호(conversion complete)가 입력되는 외부 컨트롤러(10)로 인터럽트(interrupt)를 발생시키는 스테이터스 레지스터(50)로 구성된다. The analog / digital converter 60 and the analog converter 30 for digital receive analog signal input from the outside to the input conversion to the data value and generating a transform operation upon completion of conversion completion signal (conversion complete), the generated from the control register 20 for controlling the converting operation of the analog converter 30, and data register 40 for storing the converted data via the analog converter 30, the analog converter 30 which consists of a status register (50) for generating an interrupt (interrupt) to the external controller 10 to which the input change completion signal (complete conversion).

이와같이 구성된 종래기술에 대하여 살펴보면 다음과 같다. Thus configured Referring respect to the prior art as follows.

외부 컨트롤러(10)는 도 2의 (c)에서와 같은 클럭(clock)을 아날로그/디지탈 변환기(60)로 발생시켜 동작상태로 만들어준다. External controller 10 generates a clock (clock) as in (c) of Figure 2 to an analog / digital converter (60) makes to the operation state.

그런다음 상기 외부 컨트롤러(10)는 도 2의 (a)에서와 같이 아날로그/디지탈 변환기(60)의 제어 레지스터(20)에 도 2의 (b)에서와 같은 "1"의 데이터를 라이트(write)한다. Writing the data of "1", such as that in the following the external controller 10 of FIG. 2 to the control register 20 of the analog / digital converter 60, as shown in (a) of FIG. 2 (b) (write )do.

그러면 상기 제어 레지스터(20)는 아날로그 변환부(30)를 스타트(start)시켜 변환 동작을 수행하도록 한다. Then, the control register 20 to start (start) to analog converter (30) to perform a conversion operation.

이에따라 상기 아날로그 변환부(30)는 외부로 부터 입력되는 아날로그 신호(analog signal)를 샘플링하여 디지탈 데이터로의 변환을 시작한다. Yiettara sampling an analog signal (analog signal) inputted from the analog conversion unit 30 external to start the conversion to a digital data.

상기에서와 같은 디지탈 데이터로의 변환을 수행하다가 완료되면, 상기 아날로그 변환부(30)는 도 2의 (d)에서와 같은 변환 완료신호(conversion complete)를 발생시켜 스테이터스 레지스터(50)로 전달하고, 아날로그 신호가 변환된 디지탈 데이터는 데이터 레지스터(40)로 전달하여 저장하도록 한다. When done while performing the conversion of digital data, such as in the above, by generating a conversion completion signal (conversion complete) as in (d) of the analog conversion unit 30, FIG. 2, then to the status register 50, , a digital data in which the analog signal conversion is to store and transfer to the data register (40).

상기 스테이터스 레지스터(50)는 아날로그 변환부(30)로 부터 변환 완료신호(conversion complete)가 전달되고, 이 신호에 의해 인터럽트 신호(interrupt)를 외부 컨트롤러(10)로 발생한다. The status register 50 converts the completion signal (complete conversion) from the analog conversion unit 30 is transmitted, and generates an interrupt signal (interrupt) by a signal to an external controller 10.

인터럽트 신호(interrupt)를 전달받은 외부 컨트롤러(10)는 아날로그/디지탈 변환이 끝났음을 인식하고, 도 2의 (a)에서와 같은 데이터 레지스터(40)로 부터 도 2의 (b)에서와 같이 디지탈 데이터로 변환되어 저장되어 있는 값을 읽어온다. Interrupt signal external controller 10 received the (interrupt) is digital, as in the analog / digital conversion recognize has ended, and in Figure 2 (a) in and of Figure 2 from the same data register (40) (b) it reads the value that is converted to data storage.

그런다음 상기 외부 컨트롤러(10)는 도 2의 (e)에서와 같은 슬립신호(sleep)를 아날로그 변환부(30)에 인가하여 파워-다운 모드로 바꾸어준다. That is next the outside of the controller 10 is 2 (e), analog converter (30), the sleep signal (sleep) as in Fig. The power-down mode, it turns.

따라서 상기 아날로그 변환부(30)는 동작을 멈추게 되어 파워를 절약하게 된다. Accordingly, the analog converter 30 is stopped the operation is to save power.

그러나, 상기에서와 같은 종래기술에서 아날로그 신호를 디지탈 데이터로 변환한 후 외부 컨트롤러로 부터 슬립신호를 받을 때 까지 파워를 소모하는 문제점이 있다. However, there is a problem that the consumption power in the prior art such as in the after converting the analog signal to a digital data from the external controller until it receives a sleep signal.

따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 아날로그 신호를 디지탈 데이터로 변환한 후 발생하는 변환 완료신호를 바로 슬립신호로 하여 사용함으로써 변환 완료와 동시에 자동적으로 파워-다운 모드로 전환할 수 있도록 한 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로를 제공함에 있다. It is therefore an object of the present invention is automatically at the same time as the change completion power by using the conversion complete signal generated by converting the analog signal to a digital data directly to the slip signal for solving the conventional problems such as the above-down mode automatic power to switch - to provide an analog / digital converter circuit having a down function.

본 발명의 다른 목적은 아날로그 신호에서 디지탈 데이터로 변환 후 자동적으로 파워-다운 모드로 전환토록 함으로써 파워를 절약할 수 있도록 한 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로를 제공함에 있다. It is another object of the present invention automatically with the power and then converted to digital data in the analog signal-to analog / digital conversion circuit having a function to provide down-automatic power to conserve power by switching to ever-down mode.

도 1은 종래의 아날로그/디지탈 변환회로도. 1 is a conventional analog / digital conversion circuit.

도 2는 도 1에서, 각 부에 입,출력되는 신호 파형도. Figure 2 is a signal waveform at Figure 1, the output mouth, each unit.

도 3은 본 발명의 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로도. Figure 3 is a automatic power of the present invention to analog / digital conversion circuit having a down function.

도 4는 도 3에서, 각 부에 입,출력되는 신호 파형도. Figure 4 is a signal waveform in Figure 3, the output mouth, each unit.

*** 도면의 주요부분에 대한 부호의 설명 *** *** Description of the Related Art ***

10 : 외부 컨트롤러 20 : 제어 레지스터 10: an external controller 20: control register

30 : 아날로그 변환부 40 : 데이터 레지스터 30: analog converter 40: the data register

50 : 스테이터스 레지스터 60 : 아날로그/디지탈 변환기 50: Status Register 60: Analog / Digital Converters

상기 목적을 달성하기 위한 본 발명은 외부로 부터 입력되는 아날로그 신호를 디지탈 데이터로 변환시켜 데이터 레지스터에 저장시키고, 변환 동작 완료시 변환 완료신호를 발생시켜 스테이터스 레지스터로 발생함과 아울러 상기 변환 완료신호를 자신의 슬립신호로 하여 인가하는 아날로그 변환부와, 상기 아날로그 변환부에서 발생되는 변환 완료신호를 외부 컨트롤러로 전달하여 신호 변환이 완료되었음을 알리는 스테이터스 레지스터와, 상기 아날로그 변환부의 동작을 스타트 시키는 제어 레지스터로 구성된 것을 특징으로 한다. The present invention for achieving the abovementioned objects is also a by converting an analog signal inputted from the outside to the digital data stored in the data registers and, also generates a status register generates a conversion completion signal when converting operation is completed and as well as the conversion finish signal an analog converter portion that is to to their sleep signal, the conversion complete signal generated by the analog converter in the status register and delivered to the external controller indicating that the signal conversion is completed, the control register to start an operation of the analog conversion portion characterized in that configured.

이하, 첨부한 도면에 의거하여 상세히 살펴보면 다음과 같다. Hereinafter, referring in detail on the basis of the accompanying drawings as follows.

도 3은 본 발명 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로도로서, 이에 도시한 바와같이 어드레스 및 데이터 신호를 이용하여 아날로그/디지탈 변환 동작을 제어하고, 그 변환 동작이 끝나면 슬립(sleep)신호를 출력하여 파워-다운 모드로 전환하도록 하는 외부 컨트롤러(10)와, 외부로 부터 입력되는 아날로그 신호를 입력으로 받아 디지탈 데이터 값으로 변환시켜 데이터 레지스터(40)에 저장시키고, 변환 동작 완료시 변환 완료신호(conversion complete)를 발생시킴과 아울러 그 변환 완료신호(conversion complete)를 자신의 슬립신호(sleep)로 하여 자신에게 자동으로 인가하여파워-다운 모드로 전환하도록 하는 아날로그 변환부(30)와, 상기 아날로그 변환부(30)를 스타트시키는 제어 레지스터(20)와, 상기 아날로그 변환부(30)에서 발생되는 변환 완료신호(co Figure 3 is the invention automatically power-as an analog / digital conversion circuit having a down function, thereby controlling the analog / digital conversion operation by using the address and data signals, as shown, and the end of the conversion operation in the sleep (sleep) signal an output to a power-saving to convert the down mode, the external controller 10 to be switched to, and a digital receiving as input the analog signal input from the external data value of the data register (40), and converting operation upon completion of change completion and analog converter (30) to switch to the down-mode, the signal (conversion complete) the occurrence Sikkim as well as the conversion finish signal (conversion complete) for automatically applying to them and to their sleep signal (sleep) and power and the control register 20 for the start-to-analog conversion unit 30, a conversion completion signal (co generated by the analog converter 30 nversion complete)를 외부 컨트롤러(10)로 전달하여 변환 동작이 완료되었음을 알리는 스테이터스 레지스터(50)로 구성한다. Constitute a complete nversion) to the status register 50 and transmitted to the external controller 10 stating that the conversion operation is complete.

이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다. More specifically with respect to the operation and effects of the present invention configured in this way as follows.

외부 컨트롤러(10)는 도 4의 (c)에서와 같은 클럭(clock)을 아날로그/디지탈 변환기(60)로 발생시켜 동작 가능상태로 만들어준다. External controller 10 generates a clock (clock) as in Fig. 4 (c) to an analog / digital converter 60 makes an operation possible state.

그런다음 상기 외부 컨트롤러(10)는 도 4의 (a)에서와 같이 아날로그/디지탈 변환기(60)의 제어 레지스터(20)에 도 4의 (b)에서와 같은 "1"의 데이터를 라이트(write)한다. Writing the data of "1", such as that in the following the external controller 10 in Fig. 4 (a) (b) of Figure 4 to the control register 20 of the analog / digital converter 60, as shown in (write )do.

그러면 상기 제어 레지스터(20)는 아날로그 변환부(30)를 스타트(start)시켜 변환 동작을 수행하도록 한다. Then, the control register 20 to start (start) to analog converter (30) to perform a conversion operation.

이에따라 상기 아날로그 변환부(30)는 외부로 부터 입력되는 아날로그 신호(analog signal)를 샘플링하여 디지탈 데이터로의 변환을 시작한다. Yiettara sampling an analog signal (analog signal) inputted from the analog conversion unit 30 external to start the conversion to a digital data.

상기에서와 같은 디지탈 데이터로의 변환을 수행하다가 완료되면, 상기 아날로그 변환부(30)는 도 4의 (d)에서와 같은 변환 완료신호(conversion complete)를 발생시켜 스테이터스 레지스터(50)로 전달한다. When done while performing the conversion of digital data, such as in the above, by generating a conversion completion signal (conversion complete) as in (d) of the analog conversion unit 30 4 is transmitted to the status register 50, .

이와동시에 아날로그 변환부(30)는 변환 완료신호(conversion complete)를 자신을 파워-다운 모드로 만드는슬립신호(sleep)로 하여 자신에게 인가하도록 한다. At the same time-to-analog conversion unit 30 converts the completion signal (complete conversion) to their power-to apply to them by a sleep signal (sleep) makes the down mode.

이에 따라 슬립신호(sleep)에 의해 아날로그 변환부(30)는 파워-다운 모드로 전환되어 동작을 멈추게 되어 파워 소모를 줄인다. Accordingly, by a sleep signal (sleep) analog converter 30 is a power-down mode is switched to stop the operation to reduce the power consumption.

이때 상기 스테이터스 레지스터(50)는 아날로그 변환부(30)로 부터 발생된 변환 완료신호(conversion complete)를 외부 컨트롤러(10)로 전달하여 준다. At this time, the status register (50) should pass the conversion complete signal generated from the analog converter (30), (complete conversion) as an external controller 10.

그러면 상기 외부 컨트롤러(10)는 아날로그/디지탈 변환이 끝났음을 인식하고, 도 4의 (a)에서와 같은 데이터 레지스터(40)로 부터 도 4의 (b)에서와 같이 디지탈 데이터로 변환되어 저장되어 있는 값을 읽어온다. Then, the external controller 10 is converted into a digital data storage such as in the Figure 4 from the data register 40 as in the recognized this ended analog / digital conversion, and Fig. 4 (a) (b) it reads the value.

이에따라 불필요한 파워 소모를 줄여 파워를 절약하도록 한다. Yiettara reduces unnecessary power consumption and to conserve power.

따라서, 본 발명은 외부로 부터 입력되는 아날로그 신호를 디지탈 데이터로 변환을 완료한 아날로그 변환부(30)는 변환 완료신호(conversion complete)를 스테이터스 레지스터(50)로 발생함과 동시에 그 변환 완료신호(conversion complete)를 슬립신호(sleep)로 하여 자신에게 인가하여 파워-다운 모드로 전환시킴으로써, 변환 완료와 동시에 파워-다운 모드로 전환하여 파워를 절약하도록 한 효과가 있다. Thus, the invention at the same time as occurs in the analog conversion unit 30 converts the completion signal (conversion complete), the status register 50 completing the conversion of analog signals inputted from the outside into a digital data of the conversion completion signal ( by conversion of the down mode, at the same time as the power change completion - to the complete conversion) to a sleep signal (sleep) and power applied to them there is an effect to save the power switch to the down mode.

Claims (1)

  1. 외부로 부터 입력되는 아날로그 신호를 입력으로 받아 디지탈 데이터 값으로 변환시켜 데이터 레지스터에 저장시키고, 변환 동작 완료시 변환 완료신호를 발생시키는 아날로그 변환부와, 상기 아날로그 변환부를 스타트시키는 제어 레지스터와, 상기 아날로그 변환부에서 발생하는 변환 완료신호를 외부로 전달하여 주는 스테이터스 레지스터로 이루어진 아날로그/디지탈 변환회로에 있어서, 상기 아날로그 변환부는 아날로그 신호의 변환 완료 후 발생하는 변환 완료신호를 파워-다운 모드로 만드는 슬립신호로 하여 자신에게 자동으로 인가하게 구성된 것을 특징으로 하는 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로. Receiving an analog signal input from the outside to the input digital converts the data value stored in the data registers and, conversion operations and upon completion analog converter that generates a conversion completion signal, and a control register to start call the analog conversion, the analog in the analog / digital converter circuit consisting of a status register that transfers a change completion signal generated in the conversion unit to the outside, the analogue converter comprises: a conversion complete signal generated after a change completion of the analog signal power-slip signal to create a down mode analog / digital conversion circuit having a down function - to automatically power, characterized in that configured to be automatically applied to him.
KR1019980003709A 1998-02-09 1998-02-09 Analog-digital conversion circuit with automatic power down function KR100295643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003709A KR100295643B1 (en) 1998-02-09 1998-02-09 Analog-digital conversion circuit with automatic power down function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003709A KR100295643B1 (en) 1998-02-09 1998-02-09 Analog-digital conversion circuit with automatic power down function

Publications (2)

Publication Number Publication Date
KR19990069442A KR19990069442A (en) 1999-09-06
KR100295643B1 true KR100295643B1 (en) 2001-05-02

Family

ID=37527865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003709A KR100295643B1 (en) 1998-02-09 1998-02-09 Analog-digital conversion circuit with automatic power down function

Country Status (1)

Country Link
KR (1) KR100295643B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019726B2 (en) * 2012-07-13 2015-04-28 Flextronics Ap, Llc Power converters with quasi-zero power consumption

Also Published As

Publication number Publication date
KR19990069442A (en) 1999-09-06

Similar Documents

Publication Publication Date Title
US6075478A (en) Analog/digital converter with threshold test and conversion modes
US6363031B2 (en) Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit
JP3715716B2 (en) Clock generation circuit of the semiconductor memory device
KR100445493B1 (en) One-chip microcomputer with analog-to-digital converter
TW368656B (en) Semiconductor memory device using asynchronous signal
KR960002345A (en) A delay circuit and an oscillation circuit and a semiconductor memory device
EP0402736A3 (en) Phase-difference detecting circuit
JPH0326102A (en) Signal converter for converting signal having first sampling frequency into signal having second sampling frequency
TW330298B (en) Block write power reduction
KR970055582A (en) Digital compensation analog to digital converter
JPH03147598A (en) Shift register
JP4446370B2 (en) The driving method of the source driver and the liquid crystal display element of the liquid crystal display device
EP0824291B1 (en) Power saving a/d converter
NL192710C (en) A / D converter.
KR960705392A (en) Dual-mode dc-dc power conversion system and method (system and method for dual mode dc-dc power conversion)
JPH0214688A (en) Television device
MY123934A (en) Sample rate converter
JPS60251566A (en) Reproduced signal correcting circuit
US20050035895A1 (en) Read-only serial interface with versatile mode programming
JPH08265155A (en) Semiconductor integrated circuit device and control system
TW399369B (en) Method for controlling A/D converter
KR960002801A (en) The level shift circuit, the semiconductor integrated circuit and methods for their control
WO2004010580A3 (en) Switched level-shift circuit in an analog switch
JP2005278107A (en) Ad converter and ad converting method
TW507212B (en) Burst architecture for a flash memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee