KR100290875B1 - Method for anisotropic etching by formation of polymer film - Google Patents
Method for anisotropic etching by formation of polymer film Download PDFInfo
- Publication number
- KR100290875B1 KR100290875B1 KR1019930006661A KR930006661A KR100290875B1 KR 100290875 B1 KR100290875 B1 KR 100290875B1 KR 1019930006661 A KR1019930006661 A KR 1019930006661A KR 930006661 A KR930006661 A KR 930006661A KR 100290875 B1 KR100290875 B1 KR 100290875B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- gas
- polymer film
- plasma
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
제1도 (A)-(E)는 종래의 에칭방법을 설명하기 위한 단면도(A)-(E) is sectional drawing for demonstrating the conventional etching method.
제2도 (A)는 본 발명에 사용된 플라즈마 에칭장비 구조도 (B), (C)는 본 발명의 에칭방법을 설명하기 위한 단면도2 (A) is a schematic view of the plasma etching equipment used in the present invention (B), (C) is a cross-sectional view for explaining the etching method of the present invention
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1.반도체기판 2.식각막 3.공정층 4.폴리머 필림1. Semiconductor substrate 2. Etching film 3. Process layer 4. Polymer film
10.반응로 11.상부전극 12.하부전극 13.웨이퍼척10. Reactor 11. Upper electrode 12. Lower electrode 13. Wafer chuck
14.웨이퍼 15.유전체판 16,17.상,하부전원14.Wafer 15.Dielectric board 16,17.Upper and lower power
본 발명은 이방성 에치에 관한 것으로, 특히 식각막의 측면과 공정층의 표면및 측면에 폴리머 필림을 형성하여 측면 식각의 비를 감소시키는데 적당하도록 한 폴리머 필림을 이용한 이방성 에치방법에 관한 것이다.TECHNICAL FIELD The present invention relates to anisotropic etch, and more particularly, to an anisotropic etch method using a polymer film, which is suitable for reducing the ratio of side etching by forming a polymer film on the side and the surface and side surfaces of the etching layer.
제1도 (A)-(E)는 종래의 기술을 설명하기 위한 공정단면도로서, 이로부터 종래 기술을 설명하면 다음과 같다.1 (A)-(E) are process cross-sectional views for explaining the prior art, which will be described below.
먼저, 제1도(A)와 같이 평탄한 면을 갖는 반도체기판(1)상에 식각막(Poly-Ai, Si3N4, SiO2등 모든 식각물질)(2)이 형성되고, 상기 식각막(2)상에 공정층(모든 마스킹용 물질)(3)을 형성한 후, 공정층(3)을 패터닝하여 일정폭을 갖는 공정층(3)패턴이 형성된 샘플(Sample)에 있어, 식각막(2)을 이방성 식각하기 위해 플라즈마 반응로에 샘플을 로딩(loading)하고, 플라즈마 반응로내의 두 전극 사이에 에칭가스를 사용하는 전계에 의한 에칭 및 마이크로 웨이브 형으로 에칭가스를 사용하는 전계 및 자계에 의한 에칭방법 등으로 공정을 수행한다.First, an etching film (all etching materials such as Poly-Ai, Si 3 N 4 , SiO 2, etc.) 2 is formed on the semiconductor substrate 1 having a flat surface as shown in FIG. 1A. After forming the process layer (all masking material) 3 on (2), the process layer 3 is patterned, and in the sample in which the process layer 3 pattern with a predetermined width was formed, an etching film was formed. An electric field and a magnetic field using an etching gas in an microwave and an etching by an electric field using an etching gas between two electrodes in the plasma reactor for anisotropic etching of (2). A process is performed by the etching method by this.
이때 반응로 내의 총입력은 수십-수토르(Torr)이하로 하고 전계를 형성하는 전원 공급방식은 상부전극에 인가하는 플라즈마형과 하부전극에 인가하는 RIE(Reative Ion Etching)형이다.At this time, the total input in the reactor is tens or less (Torr) or less, and a power supply system for forming an electric field is a plasma type applied to the upper electrode and a RIE (Reative Ion Etching) type applied to the lower electrode.
이때 식각막(2) 및 공정층(3)의 측벽에 형성되는 폴리머막은 탄소(Carbon)을 포함하는 가스 소오스(Source)의 플라즈마 방전에 의해 형성되거나, 불소(Fluorine)를 포함하는 가스 소오스의 플라즈마 방전에 의해 발생된 비포화 레디컬(radical)의 형성에 관련되어 형성되거나, 이온 충격에 의해 제거된 수평표면에서 발생된 식각 생성물질에 의한 형성등이 있다.In this case, the polymer film formed on the sidewalls of the etching layer 2 and the process layer 3 is formed by plasma discharge of a gas source containing carbon, or plasma of a gas source containing fluorine. Formation is related to the formation of unsaturated radicals generated by the discharge, or the formation by the etching product generated on the horizontal surface removed by the ion bombardment.
즉 이와 같은 방법에 의해 식각막(2)의 이방성 식각 공정시 폴리머 필림이 형성되어, 식각막(2)의 측면에 형성되어 플라즈마에 의한 에칭시 공정층(3)의 하부에 위치하는 식각막(2)의 언더컷(under) 및 측면 식각(Lateral Etch)을 방지하는 역할을 한다.That is, the polymer film is formed during the anisotropic etching process of the etching film 2 by the above method, and is formed on the side of the etching film 2 to be positioned below the process layer 3 during the etching by plasma ( 2) to prevent undercut and laterally etching (Lateral Etch).
그러나 이와같은 종래의 기술로 식각막(2) 식각공정시 측면에 형성되는 폴리머 필림에 의해 식각막(2)의 측면식각이 방지되어, 이방성 식각에 따라 식각막(2)의 측면식각이 방지되어, 이방성 식각에 따라 식각막(2)을 식각할 수 있으나 제1도 (B)-(E)와 같이 폴리머 필림(4)이 형성되는 위치가 불명확한 문제가 있다.However, the sidewall etching of the etching layer 2 is prevented by the polymer film formed on the side during the etching process of the etching layer 2 by the conventional technique, and the side etching of the etching layer 2 is prevented according to the anisotropic etching. In addition, although the etching film 2 may be etched according to the anisotropic etching, there is a problem in which the position where the polymer film 4 is formed is unclear as shown in FIGS. 1B and 1E.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 플라즈마 에칭장치를 이용하여 식각막의 측벽 및 공정층의 표면과 측벽에 폴리머막을 식각공정중 생성되게하여 식각막을 이방성 에치하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and an object of the present invention is to anisotropically etch an etching film by using a plasma etching apparatus to produce a polymer film during the etching process on the sidewall and the surface and sidewalls of the etching layer. have.
이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, an embodiment of the present invention for achieving the above object is as follows.
제2도는 본 발명에 사용된 플라즈마 에칭장비의 개략적인 구성을 나타낸 것으로, 반응로(10) 상측에 상부전극(11)이 위치하고 상부전극(11) 하측에는 유전체판(15)이 위치하고 있으며, 하측에는 상부전극(11)과 일정간격 떨어져 하부전극(12)이 위치하고 하부전극(12)상에는 반도체기판(14)을 로딩(loading)하는 웨이퍼척(13)에 접속되어 있다.Figure 2 shows a schematic configuration of the plasma etching equipment used in the present invention, the upper electrode 11 is located above the reactor 10, the dielectric plate 15 is located below the upper electrode 11, the lower side The lower electrode 12 is positioned at a predetermined distance from the upper electrode 11 and is connected to the wafer chuck 13 that loads the semiconductor substrate 14 on the lower electrode 12.
그리고, 상,하부전극(11,12)에는 RF(Radio Frequency)전원(16,17)이 각각 연결되어 구성된다.The upper and lower electrodes 11 and 12 are connected to RF power sources 16 and 17, respectively.
단, 상부전극(11)은 나선형 코일을 이용한 TCP(Transformer Coupled Plasma)형이다.However, the upper electrode 11 is a TCP (Transformer Coupled Plasma) type using a spiral coil.
제2도 (B)는 본 발명의 이방성 에치를 설명하기 위한 샘플(Sample)단면도로서, 반도체기판(1)상에 식각막(SiO2,Si3N4,Poly-Si,MoSix등 모든 식각물질)(2)을 형성하고, 식각막(2) 상에 마스크용 물질로서 공정층(SiO2,Si3N4,Poly-Si,P/R등 모든 마스킹용 물질)(3)을 형성한 후 이 공정층(3)을 마스킹막으로 사용하기 위해 패터닝한다.FIG. 2B is a sample cross-sectional view for explaining the anisotropic etch of the present invention. All etching materials such as etching films (SiO 2 , Si 3 N 4 , Poly-Si, MoSix, etc.) on the semiconductor substrate 1 are illustrated. (2), and a process layer (all masking materials such as SiO 2 , Si 3 N 4 , Poly-Si, P / R, etc.) 3 is formed on the etching layer 2 as a masking material. The process layer 3 is patterned for use as a masking film.
상기 공정층(3)이 패터닝된 샘플의 식각막(2)을 이방성 에치하기 위해 샘플(Sample)을 플라즈마 에치장비에 로딩하고 플라즈마 분위기에서 식각막(2)을 식각한다.In order to anisotropically etch the etch film 2 of the sample on which the process layer 3 is patterned, a sample is loaded into a plasma etch apparatus and the etch film 2 is etched in a plasma atmosphere.
이때 플라즈마 형성은 상,하부전극(11,12) 사이에 반응가스를 주입하고, 전계 또는 전계+자계를 발생시켜 플라즈마를 발생시킨다.In this case, the plasma is formed by injecting a reaction gas between the upper and lower electrodes 11 and 12 and generating an electric field or an electric field + a magnetic field to generate plasma.
이 플라즈마의 발생에 의해 식각은 방향성을 갖는 정(Positive) 이온 충돌과 식각되는 물질과의 화학적 반응에 의해 진행된다.By the generation of this plasma, etching proceeds by chemical reaction of positive ion bombardment with directional and material to be etched.
플라즈마의 형성은 식각진행 도중 공정층(3)이 식각되어짐으로써 이온(ion)충돌 확률이 적은 측면에 증착량이 많아지고, 평면에서는 이온충돌 확률이커 이온충돌에 의한 화학반응이 일어난다.Plasma is formed by the process layer 3 being etched during the etching process, so that the deposition amount is increased on the side of which ion collision probability is low, and the chemical reaction by ion collision occurs because of the ion collision probability in the plane.
그리고, 폴리머 필림은 플라즈마 방전으로 가스에 의한 플라즈마 형성, 비포화기(radical) 형성으로 재결합에 의한 플라즈마 형성과, 평면에서 이온충돌에 의해 발생된 식각 부산물과 반응가스와의 재결합에 의해 형성된다.The polymer film is formed by plasma formation by gas with plasma discharge, plasma formation by recombination with saturation formation, and recombination of etch by-products generated by ion collision and reactant gas in a plane.
따라서, 제2도(C)와 같이 폴리머 필림은 공정층(3)을 마스크로 식각막(2)을 플라즈마 식각하는 동안 플라즈마 방전에 의해 식각막(2)의 측벽과 공정층(3)의 평면 및 측벽에 형성되어, 공정층(3) 하단의 식각막(2)이 언더컷(undercut) 및 측면식각(lateral etch)없이 이방성 식각이 진행되어 선택적인 식각이 가능하다.Accordingly, as shown in FIG. 2C, the polymer film is formed by the plasma discharge during the plasma etching of the etching layer 2 using the process layer 3 as a mask, and the plane of the sidewalls of the etching layer 2 and the process layer 3 by plasma discharge. And formed on the side wall, the etching layer 2 of the bottom of the process layer 3 is anisotropic etching proceeds without undercut (undercut) and lateral etch (lateral etch) is possible to selectively etch.
이와 같은 에칭 특성을 갖는 이방성 식각의 실시예를 설명하면 다음과 같다.An embodiment of the anisotropic etching having such an etching characteristic is as follows.
제2도 (B)와 같이 반도체기판(1)상에 식각막으로서 산화막(SiO2)을 300Å정도 증착하고 산화막상에 640℃의 온도로 폴리실리콘(Poly-si)을 2500Å 증착하여 산화막과 폴리실리콘으로된 식각막(2)을 형성한다.As shown in FIG. 2B, an oxide film (SiO 2 ) is deposited on the semiconductor substrate 1 as an etching film at about 300 ° C., and polysilicon is deposited at 2500 ° C. at a temperature of 640 ° C. An etching film 2 made of silicon is formed.
그리고 폴리실리콘에 80KeV의 에너지로 아세닉(As)을 1.0x1016cm-3의 농도로 주입한다.The polysilicon is injected with acenic (As) at a concentration of 1.0 × 10 16 cm −3 with an energy of 80 KeV.
이어 확산도에 N2/O2(1%)가스를 주입하면서 900℃의 온도로 샘플을 10분간 열처리한다.The sample is then heat treated for 10 minutes at a temperature of 900 ° C while injecting N 2 / O 2 (1%) gas into the diffusivity.
다음, 폴리실리콘 상에 감광막을 도포하고 100℃∼140℃의 온도로 경화한 뒤 포토-에칭공정으로, 감광막패턴을 공정층(3)으로 형성한다.Next, a photosensitive film is coated on polysilicon and cured at a temperature of 100 ° C. to 140 ° C., followed by a photo-etching process to form a photoresist pattern as the process layer 3.
상기와 같은 물질들로 형성된 샘플을 플라즈마 식각장비에 로딩한 상태에서, 반응로 내의 압력;1.5mTorr, 전극간격 6cm, 반응가스 Cl2+O2가스 및 C2HCl2F3+SF6=20+20SCCM, 전극온도;20℃, RF파워;13,56MHZ, 상부전극 파워=300∼600W, 하부전극;10W∼60W의 조건으로 공정을 수행한다.In a state in which a sample formed of the above materials is loaded in a plasma etching apparatus, the pressure in the reactor; 1.5 mTorr, electrode spacing 6 cm, reaction gas Cl 2 + O 2 gas and C 2 HCl 2 F 3 + SF 6 = 20 The process is performed under the conditions of +20 SCCM, electrode temperature; 20 ° C., RF power; 13,56 MHz, upper electrode power = 300 to 600 W, lower electrode; 10 W to 60 W.
그리고, MoSix를 250℃의 온도에서 스퍼터링하여 300Å을 형성하여 식각막(2)을 형성하고 식각막(2)위에 감광막패턴을 형성하여 공정층(3)을 형성한다. 이 샘플에서 MoSix을 이방성 식각하기 위해서 반응로의 압력;10mTorr, 전극간격;6cm, 반응가스 BCl3+N2+SF6=20+20+20SCCM, 전극온도;50℃, 상부전극=400W, 하부전극;100W로 한조건에서 에칭공정을 수행하였다.Then, MoSix is sputtered at a temperature of 250 ° C. to form 300 Å to form an etch film 2 and a photoresist pattern on the etch film 2 to form a process layer 3. Pressure in the reactor to anisotropically etch MoSix in this sample; 10 mTorr, electrode spacing; 6 cm, reaction gas BCl 3 + N 2 + SF 6 = 20 + 20 + 20SCCM, electrode temperature; 50 ° C, top electrode = 400W, bottom The etching process was performed under the conditions of 100W.
(단 상기 전극의 파워공급은 마이크로 웨이브를 이용할 수도 있고 반응가스로 Halocarbon 가스를 사용할 수도 있다.)(However, the electrode may be supplied with microwave or Halocarbon gas as a reaction gas.)
이와 같은 플라즈마 에칭 공정후, 폴리실리콘막, MoSix막상의 공정층(3)인 감광막패턴을 300℃ 온도, 시간 3분의 조건으로 자외선+오존(O3)가스 에칭한 후 폴리머 필림 형성상태를 관찰하고, 오제(Auger)분석으로 식각되는 식각막(2)의 표면에 탄소(C)와 불소(F)의 농도를 검사한다.After the plasma etching process, the photosensitive film pattern, which is the process layer 3 on the polysilicon film and the MoSix film, was etched with UV + ozone (O 3 ) gas at 300 ° C. for 3 minutes and observed to form a polymer film. Then, the concentrations of carbon (C) and fluorine (F) are examined on the surface of the etching film 2 etched by Auger analysis.
이와 같은 본발명은 식각막(2)의 측벽과 공정층(3)의 표면 및 측벽에 폴리머 필림을 형성함으로써, 식각막(2)의 수직식각 두께의 조절이 용이하고, 언더컷(undercut) 및 측면식각(Lateral etch)등이 방지되는 이방성 식각(anisotropic)이 이루어져 정밀한 패턴이 형성되는 효과가 있다.The present invention forms a polymer film on the sidewalls of the etch film 2 and the surface and the sidewalls of the process layer 3, thereby making it easy to control the vertical etching thickness of the etch film 2, and to undercut and side surfaces. Anisotropic etching is performed to prevent the etching (Lateral etch), etc., thereby forming a precise pattern.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930006661A KR100290875B1 (en) | 1993-04-20 | 1993-04-20 | Method for anisotropic etching by formation of polymer film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930006661A KR100290875B1 (en) | 1993-04-20 | 1993-04-20 | Method for anisotropic etching by formation of polymer film |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100290875B1 true KR100290875B1 (en) | 2001-09-17 |
Family
ID=37525885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930006661A KR100290875B1 (en) | 1993-04-20 | 1993-04-20 | Method for anisotropic etching by formation of polymer film |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100290875B1 (en) |
-
1993
- 1993-04-20 KR KR1019930006661A patent/KR100290875B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8337713B2 (en) | Methods for RF pulsing of a narrow gap capacitively coupled reactor | |
CA1160761A (en) | Fabrication of microminiature devices using plasma etching of silicon and resultant products | |
US5611888A (en) | Plasma etching of semiconductors | |
KR100530246B1 (en) | Self-cleaning etch process | |
US5378311A (en) | Method of producing semiconductor device | |
US5310454A (en) | Dry etching method | |
US5266154A (en) | Dry etching method | |
US6008139A (en) | Method of etching polycide structures | |
US20060201911A1 (en) | Methods of etching photoresist on substrates | |
KR100718072B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
US20150132960A1 (en) | Substrate processing apparatus and substrate processing method | |
JPS61107730A (en) | Compound excitation plasma etching system | |
CA1160759A (en) | High-selectivity plasma-assisted etching of resist- masked layer | |
KR100382720B1 (en) | Semiconductor etching apparatus and etching method of semiconductor devices using the semiconductor etching apparatus | |
US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
JPH07335612A (en) | Manufacture of semiconductor integrated circuit device | |
KR100595090B1 (en) | Improved techniques for etching with a photoresist mask | |
JP3350973B2 (en) | Plasma processing method and plasma processing apparatus | |
US20030068898A1 (en) | Dry etching method for manufacturing processes of semiconductor devices | |
KR100290875B1 (en) | Method for anisotropic etching by formation of polymer film | |
Gottscho et al. | Use of plasma processing in making integrated circuits and flat-panel displays | |
KR20030049086A (en) | System and method for dry cleaning of substrate | |
JP2602285B2 (en) | Method for manufacturing semiconductor device | |
WO2018102088A1 (en) | Method for generating vertical profiles in organic layer etches | |
KR100317310B1 (en) | Method for fabricating contact hole of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |