KR100278761B1 - Molding apparatus for flex ball grid array semiconductor package using carrier frame - Google Patents

Molding apparatus for flex ball grid array semiconductor package using carrier frame Download PDF

Info

Publication number
KR100278761B1
KR100278761B1 KR1019980037203A KR19980037203A KR100278761B1 KR 100278761 B1 KR100278761 B1 KR 100278761B1 KR 1019980037203 A KR1019980037203 A KR 1019980037203A KR 19980037203 A KR19980037203 A KR 19980037203A KR 100278761 B1 KR100278761 B1 KR 100278761B1
Authority
KR
South Korea
Prior art keywords
carrier frame
gate
mold
molding
runner
Prior art date
Application number
KR1019980037203A
Other languages
Korean (ko)
Other versions
KR20000019225A (en
Inventor
이선구
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980037203A priority Critical patent/KR100278761B1/en
Publication of KR20000019225A publication Critical patent/KR20000019225A/en
Application granted granted Critical
Publication of KR100278761B1 publication Critical patent/KR100278761B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

이 발명은 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의 몰딩장치에 관한 것으로, 몰딩중 몰딩물의 속도를 일정하게 유지시켜 써킷테이프의 밀림 현상을 제거하고, 반도체칩의 기울어짐을 방지하기 위해, 반도체칩이 접착된 써킷테이프를 캐리어프레임을 이용하여 몰딩하는 장치에 있어서, 고온고압의 몰딩물이 흘러가서 충진될 수 있도록 런너, 게이트 및 캐비티의 공간을 갖는 금형과; 상기 금형의 런너와 게이트 저면인 써킷테이프 상면에 위치되어 있되, 상기 금형의 런너 및 게이트에 대응되는 부분에 할프에칭영역이 형성되어 게이트의 공간을 넓힌 캐리어프레임으로 이루어져, 몰딩물의 캐비티 유입 속도가 일정하게 유지되도록 한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a molding apparatus for a flex ball grid array semiconductor package using a carrier frame. The present invention relates to a semiconductor chip, in order to maintain a constant speed of molding during molding, to eliminate the circumference of the circuit tape and to prevent the semiconductor chip from tilting. An apparatus for molding the bonded circuit tape using a carrier frame, the apparatus comprising: a mold having a space of a runner, a gate, and a cavity so that a high temperature and high pressure molded product can flow and be filled; The mold runner is located on the upper surface of the circuit tape, which is the bottom surface of the mold runner, and a half etching area is formed at a portion corresponding to the mold runner and the gate, thereby forming a carrier frame that widens the gate space. Molding apparatus of the flex BGA package, characterized in that to be maintained.

Description

캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의 몰딩장치Molding apparatus for flex ball grid array semiconductor package using carrier frame

본 발명은 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지의 몰딩장치에 관한 것으로, 보다 상세하게 설명하면 몰딩중 몰딩물의 속도를 일정하게 유지하여 써킷테이프의 밀림현상을 제거하고, 반도체칩의 기울어짐을 방지할 수 있는 캐리어프레임을 이용한 플렉스 볼그리드어레이 반도체패키지(이하, BGA패키지라 한다)의 몰딩장치에 관한 것이다.The present invention relates to a molding apparatus for a flex ball grid array semiconductor package using a carrier frame. More specifically, the present invention relates to a molding apparatus of a flex ball grid array semiconductor package. The present invention relates to a molding apparatus of a flex ball grid array semiconductor package (hereinafter referred to as a BGA package) using a carrier frame which can be used.

일반적으로 플렉스 BGA패키지는 반도체칩이 탑재되는 기판으로서 얇고 플렉시블(Flexible)한 써킷테이프가 사용되기 때문에, 금형을 이용한 트랜스퍼 몰딩시에 상기 써킷테이프의 둘레에 재질이 단단하고, 잘 휘어지지 않는 금속성의 캐리어프레임을 위치(또는 접착)시킴으로써, 반도체칩을 포함한 써킷테이프를 취급하기 용이하게 하고, 또한 몰딩시에 상기 써킷테이프를 저면에 고정시키도록 하고 있다.In general, a flexible BGA package is a thin and flexible circuit tape used as a substrate on which a semiconductor chip is mounted. Therefore, when the transfer molding using a mold, the material is hard around the circuit tape and hard to be bent. By positioning (or bonding) the carrier frame, the circuit tape including the semiconductor chip can be easily handled, and the circuit tape is fixed to the bottom surface during molding.

이러한 반도체칩(1) 및 써킷테이프(2)가 몰딩되는 상태의 요부를 도1에 도시하였다. 도시된 바와 같이 반도체칩(1)은 접착제에 의해 써킷테이프(2)상에 접착되어 있으며, 상기 써킷테이프(2)의 외주연상에는 몰딩중 써킷테이프(2)를 저면에 고정시킬 수 있도록 캐리어프레임(3)이 위치되어 있다. 또한 상기 반도체칩(1), 써킷테이프(2) 및 캐리어프레임(3)의 상부에는 금형(4)이 위치되어 있는데, 상기 금형(4)은 캐리어프레임(3)과 소정의 공간을 이루며 반도체칩(1)쪽으로 고압의 몰딩물이 흘러가는 런너(4a)와, 상기 런너(4a)의 끝단에 캐리어프레임(3)으로 인해 갑자기 공간이 좁아지면서 반도체칩(1)쪽으로 초고압의 몰딩물이 흘러가도록 하는 게이트(4b)와, 상기 반도체칩(1) 주변에 몰딩물이 채워지도록 소정의 공간으로 이루어진 캐비티(4c)로 이루어져 있다.The main part of the state in which the semiconductor chip 1 and the circuit tape 2 are molded is shown in FIG. As shown in the drawing, the semiconductor chip 1 is bonded onto the circuit tape 2 by an adhesive, and on the outer circumference of the circuit tape 2, the carrier frame can be fixed to the bottom surface of the circuit tape 2 during molding. (3) is located. In addition, a mold 4 is positioned on the semiconductor chip 1, the circuit tape 2, and the carrier frame 3, and the mold 4 forms a predetermined space with the carrier frame 3 and forms a semiconductor chip. Runner 4a through which high-pressure molding flows toward (1) and carrier frame 3 suddenly narrows due to carrier frame 3 at the end of runner 4a, so that ultra-high pressure molding flows toward semiconductor chip 1 And a cavity 4c formed of a predetermined space so that moldings are filled around the semiconductor chip 1.

도면중 미설명 부호 8은 반도체칩(1)과 써킷테이프(2)를 전기적으로 연결시키는 전도성와이어이다.In the figure, reference numeral 8 is a conductive wire for electrically connecting the semiconductor chip 1 and the circuit tape 2.

그러나 이러한 구성의 몰딩장치(10)는 도2a 및 도2b에 도시된 바와 같이 몰딩물이 런너(4a)와 게이트(4b)를 통하여 캐비티(4c)로 충진될 때, 상기 금형(4)의 런너(4a)에서 게이트(4b)에 이르는 금형(4)의 일면이 급경사(약 40°)져 있고, 또한 게이트(4b)의 저면에는 캐리어프레임(3)이 위치되어 있음으로서 게이트(4b) 저면의 공간이 매우 작게 형성되는 문제가 있다. 이는 곧 캐비티(4c)로 충진되는 몰딩물의 속도를 급격히 상승(캐비티내의 속도에 비하여 약100~1000배 정도로 속도가 큼)시키는 원인이 되며, 상기 써킷테이프(2)의 소정부분에 집중적으로 몰딩물이 부딛힘으로써, 결국 써킷테이프(2)가 일측으로 밀리거나 휘게 되고, 상기 반도체칩(1)이 기울어지는 문제를 유발한다. 또한 몰딩물의 유입 압력으로 인하여 전도성 와이어(8)가 써킷테이프(2)에 본딩되는 부분이 탈락될 수 있으며, 와이어 루프가 낮아져서 서로 쇼트되는 등의 문제를 유발하기도 한다.However, the molding apparatus 10 of this configuration has a runner of the mold 4 when the molding is filled into the cavity 4c through the runner 4a and the gate 4b as shown in Figs. 2A and 2B. One surface of the mold 4 extending from 4a to the gate 4b is steeply inclined (about 40 °), and the carrier frame 3 is located at the bottom of the gate 4b so that the bottom of the gate 4b There is a problem that the space is formed very small. This causes a rapid increase in the speed of the moldings filled into the cavity 4c (about 100 to 1000 times higher than the speed in the cavity), and the moldings are concentrated in a predetermined portion of the circuit tape 2. As a result, the circuit tape 2 is pushed or bent to one side, which causes the semiconductor chip 1 to tilt. In addition, due to the inlet pressure of the molding, the portion where the conductive wire 8 is bonded to the circuit tape 2 may be dropped, and the wire loop may be lowered to cause a short circuit to each other.

한편, 이러한 써킷테이프(2)의 밀림현상 및 반도체칩(1)의 기울어짐은 몰딩이 완료된 후 응력이 증가했을 때 상기 반도체칩(1)을 쉽게 크랙시킴으로써 완성된 BGA패키지의 신뢰성을 크게 저하시키고 있다.On the other hand, the rolling phenomenon of the circuit tape 2 and the inclination of the semiconductor chip 1 can easily crack the semiconductor chip 1 when the stress increases after molding is completed, thereby greatly reducing the reliability of the completed BGA package. have.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 몰딩중 몰딩물의 속도가 일정하게 되도록 하여 써킷테이프의 밀림현상을 제거하고, 반도체칩의 기울어짐을 방지할 수 있는 캐리어프레임을 이용한 플렉스 BGA체패키지의 몰딩장치를 제공하는데 있다.The present invention has been made to solve the above-mentioned conventional problems, flexing using a carrier frame to remove the phenomena of the circuit tape and to prevent the inclination of the semiconductor chip by making the molding speed constant during molding. The present invention provides a molding apparatus for a BGA body package.

도1은 반도체칩, 써킷테이프 및 캐리어프레임을 몰드 금형에 장착한 상태를 도시한 단면도이다.1 is a cross-sectional view showing a state in which a semiconductor chip, a circuit tape and a carrier frame are mounted on a mold die.

도2a 및 도2b는 몰딩중 금형내부에서 발생되는 써킷테이프의 밀림현상을 도시한 단면도이다.2A and 2B are cross-sectional views illustrating the sliding phenomenon of the circuit tape generated in the mold during molding.

도3a 및 도3b는 본 발명에 의한 제1실시예로서 플렉스 볼그리드어레이 반도체패키지의 몰딩장치를 도시한 상태도 및 캐리어프레임을 도시한 평면도이다.3A and 3B are a plan view showing a state diagram and a carrier frame showing a molding apparatus of a flex ball grid array semiconductor package as a first embodiment according to the present invention.

도4a 및 도4b는 본 발명에 의한 제2실시예로서 플렉스 볼그리드어레이 반도체패키지의 몰딩장치를 도시한 상태도 및 캐리어프레임을 도시한 평면도이다.4A and 4B are plan views showing a carrier frame and a state diagram showing a molding apparatus of a flex ball grid array semiconductor package as a second embodiment according to the present invention.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

10 ; 몰딩(Molding)장치 1 ; 반도체칩10; Molding apparatus 1; Semiconductor chip

2 ; 써킷테이프(Circuit Tape) 3 ; 캐리어프레임(Carrier frame)2 ; Circuit Tape 3; Carrier frame

4 ; 금형 4a ; 런너(Runner)4 ; Mold 4a; Runner

4b ; 게이트(Gate) 4c ; 캐비티(Cavity)4b; Gate 4c; Cavity

4d ; 랜드(Land)부 5 ; 할프에칭(Half etching)영역4d; Land part 5; Half etching area

6 ; 관통부 8 ; 전도성와이어6; Penetrations 8; Conductive Wire

상기한 목적을 달성하기 위해 본 발명은, 반도체칩이 접착된 써킷테이프를 캐리어프레임을 이용하여 몰딩하는 장치에 있어서, 고온고압의 몰딩물이 흘러가서 충진될 수 있도록 런너, 게이트 및 캐비티의 공간을 갖는 금형과; 상기 금형의 런너와 게이트 저면인 써킷테이프 상면에 위치되어 있되, 상기 금형의 런너 및 게이트에 대응되는 부분에 할프에칭영역이 형성되어 게이트의 공간을 넓힌 캐리어프레임으로 이루어져, 몰딩물의 캐비티 유입 속도가 일정하게 유지되도록 한 것을 특징으로 한다.In order to achieve the above object, the present invention, in the apparatus for molding a circuit tape bonded to a semiconductor chip using a carrier frame, the space of the runner, the gate and the cavity so that the high temperature and high pressure molding flows and is filled Having a mold; The mold runner is located on the upper surface of the circuit tape, which is the bottom surface of the mold runner, and a half etching area is formed at a portion corresponding to the mold runner and the gate, thereby forming a carrier frame that widens the gate space. It is characterized in that to be maintained.

여기서, 상기 금형의 게이트 끝단에는 랜드부를 형성하여 몰딩물의 유입각도를 최소화하고, 상기 캐리어프레임의 할프에칭영역은 금형의 게이트 및 런너에 대응하는 부분의 면적보다 더 크게 형성하여 본 발명의 목적을 달성할 수도 있다.Here, a land portion is formed at the gate end of the mold to minimize the inflow angle of the molding, and the half etching region of the carrier frame is formed larger than the area of the portion corresponding to the gate and the runner of the mold to achieve the object of the present invention. You may.

또한 상기 캐리어프레임에는 상기 금형의 게이트와 대응하는 부분에만 관통영역을 형성하거나, 또는 상기 금형의 게이트 및 런너에 대응하는 캐리어프레임에 관통영역을 크게 형성하여 본 발명의 목적을 달성할 수도 있다.In addition, the through frame may be formed only in a portion corresponding to the gate of the mold in the carrier frame, or the through region may be formed in the carrier frame corresponding to the gate and the runner of the mold to achieve the object of the present invention.

이와 같이 하여, 본 발명에 의한 캐리어프레임을 이용한 플렉스 BGA패키지의 몰딩장치는, 캐리어프레임의 일정부분에 할프에칭영역을 형성하거나, 또는 관통부를 형성하고, 또한 금형의 게이트 끝단에는 랜드부를 형성함으로써, 게이트의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지된다. 상기와 같이 몰딩물의 유입각도가 완만하고, 몰딩물의 유입속도가 일정하게 되면, 종래와 같이 써킷테이프의 밀림현상이 방지되며 또한 반도체칩이 기울어지는 현상도 제거됨으로써 결국 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.Thus, in the molding apparatus of the flex BGA package using the carrier frame according to the present invention, by forming a half-etched region or a through portion at a predetermined portion of the carrier frame, and by forming a land portion at the gate end of the mold, The space of the gate is enlarged so that the inflow velocity of the molding is kept constant and the inflow angle of the molding is kept smooth. As described above, when the inflow angle of the molding is gentle and the inflow speed of the molding is constant, the circuit phenomenon of the circuit tape is prevented and the tilting of the semiconductor chip is eliminated as in the prior art, thereby improving reliability of the flex BGA package. do.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도3a 및 도3b는 본 발명에 의한 제1실시예로서 플렉스 BGA패키지의 몰딩장치(10)를 도시한 상태도 및 캐리어프레임(3)을 도시한 평면도이다.3A and 3B are a state diagram showing a molding apparatus 10 of a flex BGA package as a first embodiment according to the present invention and a plan view showing a carrier frame 3.

도시된 바와 같이 금형(4)의 캐비티(4c)에는 써킷테이프(2) 및 이 써킷테이프(2)에 접착제로 접착된 반도체칩(1)이 위치되어 있다. 또한 상기 써킷테이프(2)의 외주연상에는 캐리어프레임(3)이 위치되어 있으며, 상기 캐리어프레임(3)의 상부에는 금형(4)의 런너(4a) 및 게이트(4b)가 위치되어 몰딩물이 캐비티(4c)내로 유입될 수 있도록 되어 있다. 한편, 상기 금형(4)의 런너(4a) 및 게이트(4b)에 대응하는 부분의 캐리어프레임(3)에는 할프에칭영역(5)이 형성되어 게이트(4b)의 공간이 넓어짐으로써 몰딩물의 캐비티(4c) 유입속도가 일정하게 유지되도록 되어 있다. 이러한 캐리어프레임(3)의 할프에칭영역(5)은 도3b에 도시된 바와 같이 금형(4)의 게이트(4b) 및 런너(4a)에 대응하는 부분의 면적보다 더 크게 대략 사각모양으로 형성하여 몰딩물의 캐비티(4c) 유입속도가 더욱 일정하게 유지되도록 되어 있다.As shown, the circuit tape 2 and the semiconductor chip 1 bonded to the circuit tape 2 with an adhesive are located in the cavity 4c of the mold 4. In addition, a carrier frame 3 is positioned on the outer circumference of the circuit tape 2, and a runner 4a and a gate 4b of the mold 4 are positioned on the carrier frame 3 so that moldings are formed. It is supposed to be able to flow into the cavity 4c. On the other hand, a half etching region 5 is formed in the carrier frame 3 of the portion corresponding to the runner 4a and the gate 4b of the mold 4, so that the space of the gate 4b is enlarged, so that the cavity of the molding ( 4c) The inflow rate is kept constant. The half etching region 5 of the carrier frame 3 is formed in a substantially rectangular shape larger than the area of the portion corresponding to the gate 4b and the runner 4a of the mold 4 as shown in FIG. 3B. The inflow rate of the cavity 4c of the molding is kept to be more constant.

한편, 상기 금형(4)의 게이트(4b) 하부 끝단에는 랜드부(4d)가 형성됨으로써 몰딩물의 유입각도가 완만해지도록 하여, 몰딩물이 써킷테이프(2)의 소정영역에 집중되어 유입되지 않도록 되어 있다.On the other hand, the land portion 4d is formed at the lower end of the gate 4b of the mold 4 so that the inflow angle of the molding is smoothed so that the molding is not concentrated in the predetermined area of the circuit tape 2. It is.

이와 같이 하여, 본 발명의 제1실시예에 의하면, 캐리어프레임(3)의 일정부분에 할프에칭영역(5)을 형성하고, 또한 금형(4)의 게이트(4b) 하부 끝단에는 랜드부(4d)를 형성함으로써, 게이트(4b)의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지된다.In this manner, according to the first embodiment of the present invention, the half etching region 5 is formed in a predetermined portion of the carrier frame 3, and the land portion 4d is formed at the lower end of the gate 4b of the mold 4. ), The space of the gate 4b is enlarged so that the inflow velocity of the molding is kept constant and the inflow angle of the molding is kept smooth.

상기와 같이 몰딩물의 유입각도가 완만하고, 몰딩물의 유입속도가 일정하게 됨으로써, 써킷테이프(2)의 밀림현상이 방지되고 또한 반도체칩(1)이 기울어지는 현상도 제거됨으로써 결국 완성된 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.As described above, the inflow angle of the molded product is smooth and the inflow speed of the molded product is constant, thereby preventing the phenomenon of the rolling of the circuit tape 2 and also eliminating the inclination of the semiconductor chip 1, thereby finally completing the flex BGA package. Improve the reliability of.

도4a 및 도4b는 본 발명에 의한 제2실시예로서 플렉스 BGA패키지의 몰딩장치(10)를 도시한 상태도 및 캐리어프레임(3)을 도시한 평면도이다.4A and 4B are a state diagram showing a molding apparatus 10 of a flex BGA package and a plan view showing a carrier frame 3 as a second embodiment according to the present invention.

본 발명의 제2실시예가 제1실시예와 다른점은, 금형(4)의 런너(4a) 및 게이트(4b)에 대응하는 부분의 캐리어프레임(3)에 소정의 관통부(6)가 형성되어 있다는 것이다. 이러한 관통부(6)는 금형(4)의 게이트(4b)에 대응하는 부분의 캐리어프레임(3)에만 형성되어 있거나, 또는 금형(4)의 게이트(4b) 및 런너(4a)에 대응하는 부분의 캐리어프레임(3)에 모두 형성됨으로써 게이트(4b)의 넓이를 대단히 확장시키게 되어 몰딩물의 유입속도를 일정하게 유지시킨다. 물론 제1실시예와 마찬가지로 게이트(4b)이 하부 끝단에는 랜드부(4d)가 형성되어 몰딩물의 유입각도가 완만하게 되도록 되어 있다.The second embodiment of the present invention differs from the first embodiment in that a predetermined through portion 6 is formed in the carrier frame 3 of the portion corresponding to the runner 4a and the gate 4b of the mold 4. Is that it is. The penetrating portion 6 is formed only in the carrier frame 3 of the portion corresponding to the gate 4b of the mold 4 or the portion corresponding to the gate 4b and the runner 4a of the mold 4. All of them are formed in the carrier frame 3 to greatly expand the width of the gate 4b to keep the inflow rate of the molding constant. Of course, as in the first embodiment, the land portion 4d is formed at the lower end of the gate 4b so that the inflow angle of the molding is smooth.

이와 같이 하여, 본 발명의 제2실시예에 의하면, 상기 제1실시예와 같이 게이트(4b)의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지됨으로써, 써킷테이프(2)의 밀림현상이 방지되고 반도체칩(1)의 기울어짐도 제거됨으로써 결국 완성된 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.In this way, according to the second embodiment of the present invention, the space of the gate 4b is enlarged as in the first embodiment so that the inflow velocity of the molding is kept constant and the inflow angle of the molding is kept smooth. The rolling phenomenon of the circuit tape 2 is prevented and the inclination of the semiconductor chip 1 is also eliminated, thereby improving the reliability of the completed flex BGA package.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modifications may be made by those skilled in the art without departing from the scope and spirit of the present invention.

따라서 본 발명에 의한 캐리어프레임(3)을 이용한 플렉스 BGA패키지에 의하면, 캐리어프레임(3)의 일정부분에 할프에칭영역(5)을 형성하거나, 또는 관통부(6)를 형성하고, 또한 금형(4)의 게이트(4b) 끝단에는 랜드부(4d)를 형성함으로써, 게이트(4b)의 공간이 확대되어 몰딩물의 유입속도가 일정하게 유지되고 또한 몰딩물의 유입각도가 완만하게 유지되도록 함으로써, 써킷테이프(2)의 밀림현상을 방지하고, 반도체칩(1)의 기울어짐을 방지하여 결국 완성된 플렉스 BGA패키지의 신뢰성을 향상시키게 된다.Therefore, according to the flex BGA package using the carrier frame 3 according to the present invention, the half-etching region 5 or the penetrating portion 6 is formed in a predetermined portion of the carrier frame 3, and the mold ( By forming the land portion 4d at the end of the gate 4b of 4), the space of the gate 4b is enlarged so that the inflow velocity of the molding is kept constant and the inflow angle of the molding is kept smooth. It is possible to prevent the sliding phenomenon of (2) and to prevent the tilting of the semiconductor chip 1, thereby improving the reliability of the completed flex BGA package.

Claims (5)

반도체칩이 접착된 써킷테이프를 캐리어프레임을 이용하여 몰딩하는 장치에 있어서,In the apparatus for molding a circuit tape bonded to a semiconductor chip using a carrier frame, 고온고압의 몰딩물이 흘러가서 충진될 수 있도록 런너, 게이트 및 캐비티의 공간을 갖는 금형과;A mold having a space of a runner, a gate, and a cavity so that a high temperature and high pressure molded product can flow and be filled; 상기 금형의 런너와 게이트 저면인 써킷테이프 상면에 위치되어 있되, 상기 금형의 런너 및 게이트에 대응되는 부분에 할프에칭영역이 형성되어 게이트의 공간을 넓힌 캐리어프레임으로 이루어져, 몰딩물의 캐비티 유입 속도가 일정하게 유지되도록 한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.The mold runner is located on the upper surface of the circuit tape, which is the bottom surface of the mold runner, and a half etching area is formed at a portion corresponding to the mold runner and the gate, thereby forming a carrier frame that widens the gate space. Molding apparatus of the flex BGA package, characterized in that to be maintained. 제1항에 있어서, 상기 금형의 게이트 끝단에는 랜드부가 형성되어 몰딩물의 유입각도를 최소화한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.The molding apparatus of claim 1, wherein a land portion is formed at a gate end of the mold to minimize an inflow angle of the molding. 제1항에 있어서, 상기 캐리어프레임의 할프에칭영역은 금형의 게이트 및 런너에 대응하는 부분의 면적보다 더 크게 형성한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.The molding apparatus of claim 1, wherein the half etching region of the carrier frame is larger than an area of a portion corresponding to the gate and the runner of the mold. 제1항에 있어서, 상기 금형의 게이트에 대응하는 부분의 캐리어프레임에는 관통영역을 형성한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.The molding apparatus of claim 1, wherein a through area is formed in a carrier frame of a portion corresponding to the gate of the mold. 제1항에 있어서, 상기 금형의 게이트 및 런너에 대응하는 부분의 캐리어프레임에는 관통영역을 형성한 것을 특징으로 하는 플렉스 BGA패키지의 몰딩장치.The molding apparatus according to claim 1, wherein a through area is formed in a carrier frame of a part corresponding to the gate and the runner of the mold.
KR1019980037203A 1998-09-09 1998-09-09 Molding apparatus for flex ball grid array semiconductor package using carrier frame KR100278761B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037203A KR100278761B1 (en) 1998-09-09 1998-09-09 Molding apparatus for flex ball grid array semiconductor package using carrier frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037203A KR100278761B1 (en) 1998-09-09 1998-09-09 Molding apparatus for flex ball grid array semiconductor package using carrier frame

Publications (2)

Publication Number Publication Date
KR20000019225A KR20000019225A (en) 2000-04-06
KR100278761B1 true KR100278761B1 (en) 2001-02-01

Family

ID=19550096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037203A KR100278761B1 (en) 1998-09-09 1998-09-09 Molding apparatus for flex ball grid array semiconductor package using carrier frame

Country Status (1)

Country Link
KR (1) KR100278761B1 (en)

Also Published As

Publication number Publication date
KR20000019225A (en) 2000-04-06

Similar Documents

Publication Publication Date Title
US7319266B2 (en) Encapsulated electronic device structure
US6624058B1 (en) Semiconductor device and method for producing the same
US6177724B1 (en) Semiconductor device
US6743706B2 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
US20040084757A1 (en) Micro leadframe package having oblique etching
JP3046630B2 (en) Semiconductor integrated circuit device
KR920008250B1 (en) A semiconductor which is a resin envelope type
JPH0888308A (en) Lead frame manufacture of semiconductor device
KR200489288Y1 (en) Lead frame device and lead frame device assembly including the same
KR100278761B1 (en) Molding apparatus for flex ball grid array semiconductor package using carrier frame
JPH07161911A (en) Resin-sealed type semiconductor device
JP3784597B2 (en) Sealing resin and resin-sealed semiconductor device
KR20060133804A (en) Fbga package
KR100221918B1 (en) Chip scale package
JPH09199639A (en) Semiconductor device and its formation
KR100559512B1 (en) Circuit board and mold for semiconductor package
JPH11330128A (en) Semiconductor device
KR200169135Y1 (en) Semiconductor package
JPH08162596A (en) Lead frame and semiconductor device
JPH05267531A (en) Resin-sealed semiconductor device and manufacture thereof
KR100253708B1 (en) Semiconductor package and method for manufacture thereof
KR0176113B1 (en) Lead frame and semiconductor package
KR20010008664A (en) Wire bonding type chip scale package using beam lead and manufacturing method thereof
JPH0888312A (en) Resin-sealed semiconductor device
KR20000013555U (en) Ball grid array package

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071023

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee