KR100275932B1 - Lcd device and manufacturing method threrof - Google Patents

Lcd device and manufacturing method threrof Download PDF

Info

Publication number
KR100275932B1
KR100275932B1 KR1019970053872A KR19970053872A KR100275932B1 KR 100275932 B1 KR100275932 B1 KR 100275932B1 KR 1019970053872 A KR1019970053872 A KR 1019970053872A KR 19970053872 A KR19970053872 A KR 19970053872A KR 100275932 B1 KR100275932 B1 KR 100275932B1
Authority
KR
South Korea
Prior art keywords
signal line
scan line
layer
drain electrode
line
Prior art date
Application number
KR1019970053872A
Other languages
Korean (ko)
Other versions
KR19990032747A (en
Inventor
여주천
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970053872A priority Critical patent/KR100275932B1/en
Publication of KR19990032747A publication Critical patent/KR19990032747A/en
Application granted granted Critical
Publication of KR100275932B1 publication Critical patent/KR100275932B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A liquid crystal display is provided to reduce a resistance of a signal line by forming an auxiliar signal line with a material for forming a scan line on the signal line and connecting the auxiliar signal line to the signal line. CONSTITUTION: A signal line(21L) and a drain electrode(21D) are formed on an insulation substrate, and an active layer(23) is formed so as to be overlapped with the signal line(21L) and a part of the drain electrode(21D). The first insulation film is formed so as to cover the active layer(23), the signal line(21L), and the drain electrode(21D). A plurality of first contact holes(Hs,Hd) are formed in the first insulation film so as to expose a part of the signal line. A scan line(25L) is formed on the first insulation film so as to be intersected with the signal line. A gate electrode(25G) is extended from the scan line and is formed so as to be overlapped with the active layer. An auxiliar signal line(25A) is connected to the signal line exposed on the first insulation film via the first holes and is formed along the signal line. The auxiliar signal line(25A) is formed so as to be isolated from the drain electrode. The second insulation film covers the exposed scan line and the gate line. A pixel electrode(27) is connected with the exposed drain electrode via the second contact hole and is formed on the second insulation film.

Description

액정표시장치 및 그 제조방법LCD and its manufacturing method

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 신호선에 주사선 형성용 물질로 형성한 보조신호선을 연결하여 신호선을 이중층의 금속구조로 형성함으로써, 신호선의 저항을 감소시킬 수 있도록 한 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same. A liquid crystal display device in which a signal line is formed of a double layer metal structure by connecting an auxiliary signal line formed of a material for forming a scan line to a signal line, thereby reducing resistance of the signal line. And to a method for producing the same.

액정표시장치가 상업적으로 이용된 것은 20여년이 되지만, 소면적 화면, 예를 들어, 시계, 계산기, 지시표를 위한 보조기구등으로 사용되는 등 크기면에서 제한이 따랐다. 그러나 최근에는 기술의 개발 및 발전으로 화면의 크기가 14~15 인치정도의 크기를 가지는 대면적 화면이 가능하였다.The liquid crystal display has been in commercial use for over 20 years, but has been limited in size, such as being used as a small area display such as a watch, a calculator, an aid for indicators, and the like. However, in recent years, with the development and development of technology, large screens with screen sizes of about 14 to 15 inches have been possible.

도 1a와 도 1b는 종래의 기술에 따른 액정표시장치를 설명하기 위한 도면으로, 스태거형(stagger type) 박막트랜지스터 구조를 가지는 액정표시장치의 평면도와 단면도를 각각 나타낸 것이다.1A and 1B are views for explaining a liquid crystal display device according to the related art, and show a plan view and a cross-sectional view of a liquid crystal display device having a stagger type thin film transistor structure, respectively.

도 1a를 참조하면, 절연기판(도면 미표시) 상에 주사선(15L)과 신호선(11L)이 교차하여 형성되어 있다. 주사선(15L)에는 게이트전극(15G)이 연장되어 있고, 신호선(11L)에는 소오스전극(11S)이 연장되어 있으며, 드레인전극(11D)이 소오스전극(11S)에 대응되도록 형성되어 있다. 그리고, 활성층(13)이 게이트전극(15G), 소오스전극(11S) 및 드레인전극(11D)의 일부에 중첩되도록 위치하고 있어서, 스위칭소자인 박막트랜지스터를 형성하고 있다. 그리고 신호선(11L)과 소오스전극(11S)을 통하여 드레인 전극(11D)에 도달한 데이터신호를 받을 수 있도록 화소전극(17)이 드레인전극(11D)에 연결되어 있다.Referring to FIG. 1A, a scanning line 15L and a signal line 11L are formed to intersect on an insulating substrate (not shown). The gate electrode 15G extends in the scan line 15L, the source electrode 11S extends in the signal line 11L, and the drain electrode 11D is formed to correspond to the source electrode 11S. The active layer 13 is positioned so as to overlap a part of the gate electrode 15G, the source electrode 11S and the drain electrode 11D, thereby forming a thin film transistor as a switching element. The pixel electrode 17 is connected to the drain electrode 11D so that the data signal reaching the drain electrode 11D can be received through the signal line 11L and the source electrode 11S.

도 1b를 참조하면, 절연기판(50)에 신호선(11L), 신호선(11L)에 연장된 소오스전극(11S) 및 드레인전극(11D)이 형성되어 있고, 활성층(13)이 소오스전극(11S)과 드레인전극(11D)의 일부에 중첩되도록 형성되어 있다. 그리고, 활성층(13)의 상단에는 게이트 절연막(14)이 개재된 게이트전극(15G)이 형성되어 있다. 그리고, 보호막(16)이 노출된 기판 전면을 덮되, 드레인전극(11D)의 일부를 노출시키고 있으면, 보호막(16) 상에는 화소전극(17)이 드레인전극(11D)의 노출된 부분에 연결되어 형성되어 있다.Referring to FIG. 1B, a signal line 11L and a source electrode 11S and a drain electrode 11D extending on the signal line 11L are formed on the insulating substrate 50, and the active layer 13 is formed on the source electrode 11S. And overlap part of the drain electrode 11D. A gate electrode 15G having a gate insulating film 14 interposed therebetween is formed on the top of the active layer 13. When the protective film 16 covers the entire exposed substrate, and a part of the drain electrode 11D is exposed, the pixel electrode 17 is connected to the exposed portion of the drain electrode 11D on the protective film 16. It is.

도 2a부터 도 2d는 종래의 액정표시장치의 제조공정을 설명하기 위하여 나타낸 도면이다.2A to 2D are diagrams for explaining a manufacturing process of a conventional liquid crystal display device.

도 2a를 참조하면, 절연기판(50)에 크롬층이나 몰리브덴층과 같은 금속층인 제 1 도전층을 형성한 후, 제1 도전층에 사진식각공정을 실시하여 데이터라인(11), 소오스전극(11S) 및 드레인전극(11D)을 형성한다. 이어서, 전면에 비정질실리콘층을 형성한 후, 상기 비정질 실리콘층에 탈수소화 공정 및 레이저 어닐링 공정 등을 실시하여 비정질 실리콘층을 다결정화한다. 이후, 다결정화된 실리콘층에 사진식각공정을 실시하여 활성층(13)을 형성한다.Referring to FIG. 2A, after the first conductive layer, which is a metal layer such as a chromium layer or a molybdenum layer, is formed on the insulating substrate 50, a photolithography process is performed on the first conductive layer to form the data line 11 and the source electrode ( 11S) and the drain electrode 11D are formed. Subsequently, after the amorphous silicon layer is formed on the entire surface, the amorphous silicon layer is subjected to a dehydrogenation process and a laser annealing process to polycrystalline the amorphous silicon layer. Thereafter, an active layer 13 is formed by performing a photolithography process on the polycrystalline silicon layer.

도 2b를 참조하면, 전면에 실리콘 산화막 혹은 실리콘 질화막과 같은 절연막인 제1 절연막과 크롬층과 같은 금속층인 제2 도전층을 형성한 후, 제2 도전층에 사진식각 공정을 실시하여 주사선(15L)과 게이트전극(15G)을 형성한다. 이후, 제1 절연막에 게이트전극(15G)을 마스크로하는 식각공정을 실시하여 게이트절연막(14)을 형성한다.Referring to FIG. 2B, after forming a first insulating film, which is an insulating film, such as a silicon oxide film or a silicon nitride film, and a second conductive layer, which is a metal layer, such as a chromium layer, a photolithography process is performed on the second conductive layer to form a scan line 15L. ) And gate electrode 15G are formed. Subsequently, an etching process using the gate electrode 15G as a mask is performed on the first insulating layer to form the gate insulating layer 14.

도 2c를 참조하면, 전면에 실리콘 산화막이나 실리콘 질화막과 같은 절연막인 보호막(16)을 형성한 후, 보호막(16)에 사진식각공정을 실시하여 드레인전극(11D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 노출된 기판 전면에 투명도전층을 형성한 후, 이 투명도전층에 사진식각공정을 실시하여 드레인전극(11D)에 연결되는 화소전극(17)을 형성한다.Referring to FIG. 2C, after forming a protective film 16 which is an insulating film such as a silicon oxide film or a silicon nitride film on the entire surface, a contact hole for exposing a part of the drain electrode 11D is performed by performing a photolithography process on the protective film 16. Form. Subsequently, after the transparent conductive layer is formed on the entire exposed substrate, a photolithography process is performed on the transparent conductive layer to form the pixel electrode 17 connected to the drain electrode 11D.

대면적 화면을 추구하는 제품에 있어서의 액정표시장치는 화소부에 인가되는 데이터 신호가 원거리에 위치하는 화소에도 양호하게 전달되도록 제조되어야 한다. 따라서 화소 각각에 연결되는 신호선을 저저항을 가지도록 형성하는 것이 유리하다. 종래의 기술에 의한 액정표시장치에서는 저저항을 가지는 신호선을 형성하기 위하여 크롬 혹은 몰리브덴 등으로 신호선을 두껍게 형성한다. 그런데, 스태거형의 액정표시장치에서는 신호선이 하층에 위치하는 관계로, 신호선을 두껍게 형성하면, 이후에 활성층을 형성하는 공정에서 실리콘층이 그 에지(edge)부분을 잘 커버하지 못하거나, 단선되는 경우가 많다. 또한, 게이트절연막은 두꺼운 신호선을 덮어야 하기 때문에 스탭 커버리지 등의 문제를 일으킨다.The liquid crystal display device in a product pursuing a large area screen should be manufactured so that the data signal applied to the pixel portion is well transmitted to the pixel located at a long distance. Therefore, it is advantageous to form a signal line connected to each pixel to have a low resistance. In the liquid crystal display device according to the related art, the signal line is thickly formed of chromium or molybdenum to form a signal line having a low resistance. However, in the staggered liquid crystal display device, since the signal line is formed in the lower layer, if the signal line is formed thick, the silicon layer may not cover the edge part well or may be disconnected in the subsequent process of forming the active layer. There are many cases. In addition, the gate insulating film must cover a thick signal line, causing a problem such as step coverage.

본 발명은 신호선이 하층에 위치하는 스태거 구조의 액정표시장치에 있어서, 신호선의 상부에 주사선 형성용 물질로 보조신호선을 형성하고,이 보조신호선을 신호선에 연결시켜 신호선을 이중층의 금속구조를 가지도록 함으로써, 신호선의 저항을 낮추어서, 대면적 화면에 적용하도록 하려 하는 것이다.In the liquid crystal display device having a staggered structure in which a signal line is located below, an auxiliary signal line is formed of a material for forming a scan line on an upper portion of the signal line, and the auxiliary signal line is connected to the signal line to have a double layer metal structure. By lowering the resistance of the signal line, it is intended to be applied to a large screen.

본 발명은 신호선을 소오스/드레인 형성용 물질과 게이트 형성용 물질을 사용하여 이중층으로 형성함으로써, 신호선의 저항을 낮추어서, 대면적 화면에 적용하도록 하려 하는 것이다.In the present invention, the signal line is formed in a double layer using a source / drain forming material and a gate forming material, thereby lowering the resistance of the signal line and applying it to a large screen.

본 발명은 절연기판 상에 형성된 신호선 및 드레인전극과, 상기 신호선 및 드레인전극의 일부에 중첩되도록 형성된 활성층과, 상기 활성층, 신호선 및 드레인전극을 덮는 제 1 절연막과, 상기 신호선의 일부를 노출시키도록 상기 제 1 절연막에 형성된 다수개의 제 1 콘택홀들과, 상기 제 1 절연막 상에 형성되되, 상기 신호선에 교차하는 주사선 및 상기 주사선에 연장되어 상기 활성층에 중첩되도록 형성되는 게이트 전극과, 상기 제 1 절연막 상에 상기 노출된 신호선에 연결되어 상기 신호선을 따라 형성되되, 상기 주사선과는 절연되도록 형성되는 보조 신호선과, 상기 노출된 주사선 및 게이트전극을 덮는 제 2 절연막과, 상기 드레인전극을 노출시키도록 상기 제 1 및 제 2 절연막에 형성되는 제 2 콘택홀과, 상기 노출된 드레인전극에 연결되어 상기 제 2 절연막 상에 형성되는 화소전극을 포함하는 액정표시장치이다.The present invention exposes a signal line and a drain electrode formed on an insulating substrate, an active layer formed to overlap a portion of the signal line and the drain electrode, a first insulating film covering the active layer, the signal line and the drain electrode, and a portion of the signal line. A plurality of first contact holes formed in the first insulating film, a scan line intersecting the signal line, a gate electrode extending to the scan line and overlapping the active layer, and a first electrode formed on the first insulating film; An auxiliary signal line connected to the exposed signal line on the insulating film and formed along the signal line, the auxiliary signal line being insulated from the scan line, a second insulating film covering the exposed scan line and the gate electrode, and exposing the drain electrode; A second contact hole formed in the first and second insulating layers and the exposed drain electrode; A liquid crystal display device including a pixel electrode formed on an insulating film.

본 발명은 절연기판 상에 형성된 신호선 및 드레인전극과, 상기 신호선 및 드레인전극의 일부에 중첩되도록 형성되되, 채널영역, 오프셋영역, 소오스 및 드레인영역이 정의되어 있는 활성층과, 상기 활성층의 채널영역 및 오프셋영역을 덮는 제 1 절연막과, 상기 신호선에 교차하되, 상기 신호선과 절연되도록 형성되는 주사선 및 상기 주사선에 연결되어 상기 제 1 절연막 상에 형성되되, 상기 활성층의 채널영역에 중첩되는 게이트전극과, 상기 신호선 상에 상기 신호선을 따라 형성되되, 상기 주사선과는 절연되도록 형성되는 보조신호선과, 상기 노출된 주사선 및 게이트전극을 덮는 제 2 절연막과, 상기 드레인전극을 노출시키도록 상기 제 2 절연막에 형성되는 콘택홀과, 상기 노출된 드레인전극에 연결되어 상기 제 2 절연막 상에 형성되는 화소전극을 포함하는 액정표시장치이다.The present invention provides a signal line and a drain electrode formed on an insulating substrate, an active layer formed to overlap a portion of the signal line and drain electrode, the channel region, the offset region, the source and drain regions are defined, the channel region of the active layer and A first insulating film covering an offset region, a scan line intersecting the signal line and insulated from the signal line, a gate electrode connected to the scan line and formed on the first insulating film, and overlapping a channel region of the active layer; An auxiliary signal line formed on the signal line along the signal line and insulated from the scan line, a second insulating film covering the exposed scan line and the gate electrode, and formed on the second insulating film to expose the drain electrode; A pixel electrode formed on the second insulating layer and connected to the contact hole and the exposed drain electrode A liquid crystal display device comprising.

본 발명은 제 1 방향으로 배열되는 배선과 제 2 방향으로 배열되는 배선의 교차부에 스위칭소자가 형성되는 액정표시장치에 있어서, 절연기판 상에 상기 제 1 방향으로 배열되되, 상기 교차부에서 분리되도록 형성되는 신호선과, 상기 절연기판 상의 상기 교차부에 상기 제 2 방향으로 배열되되, 상기 신호선과 절연되도록 형성되는 주사선 연결층과, 상기 신호선 및 상기 주사선 연결층을 덮되, 상기 선호선의 일부와 상기 주사선 연결층의 일부를 노출시키는 콘택홀이 있는 제 1 절연막과, 상기 제 1 절연막 상에 상기 신호선의 노출된 부분에 연결되어 상기 신호선을 따라 형성되되, 상기 주사선 연결층과 교차하도록 형성되는 보조신호선과, 상기 제 1 절연막 상에 상기 제 2 방향으로 배열되고, 상기 주사선 연결층의 노출된 부분과 연결되도록 형성되는 주사선과, 상기 교차부에 위치하되, 상기 신호선과 상기 주사선에 전기적으로 연결되도록 형성되는 스위칭 소자인 박막트랜지스터와, 상기 주사선, 보조신호선 및 박막트랜지스터를 덮되, 상기 박막트랜지스터의 일 전극이 노출되도록 형성되는 제 2 절연막과, 상기 제 2 절연막 상에 상기 박막트랜지스터에 연결되도록 형성되는 화소전극을 포함하는 액정표시장치이다.The present invention provides a liquid crystal display device in which a switching element is formed at an intersection of a wire arranged in a first direction and a wire arranged in a second direction, the liquid crystal display device being arranged in the first direction on an insulating substrate and separated from the intersection. A signal line formed so as to cover the signal line and the scan line connection layer, the signal line and the scan line connection layer being arranged to be insulated from the signal line, the signal line and the scan line connection layer being arranged to be insulated from the signal line. A first insulating film having a contact hole exposing a portion of the scan line connecting layer and an auxiliary signal line connected to the exposed portion of the signal line on the first insulating film and formed along the signal line, the auxiliary signal line being formed to intersect the scan line connecting layer And arranged in the second direction on the first insulating layer and connected to an exposed portion of the scan line connection layer. A thin film transistor which is a switching element which is formed at an intersection with an oblique line and is electrically connected to the signal line and the scan line, and covers the scan line, the auxiliary signal line, and the thin film transistor, wherein one electrode of the thin film transistor is exposed; And a pixel electrode formed on the second insulating film so as to be connected to the thin film transistor.

본 발명은 절연기판 상에 신호선 및 드레인전극을 형성하는 단계와, 상기 신호선 및 드레인전극의 일부에 중첩되는 활성층을 형성하는 단계와, 상기 활성층, 신호선 및 드레인전극을 덮는 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막에 상기 신호선의 일부를 노출시키는 콘택홀을 형성하는 단계와, 상기 제 1 절연막 상에 상기 신호선에 교차하는 주사선, 상기 주사선에 연장되어 상기 활성층에 중첩되도록 형성되는 게이트전극 및 상기 노출된 신호선에 연결되어 상기 신호선을 따라 형성되되, 상기 주사선과는 절연되는 보조신호선을 형성하는 단계와, 상기 노출된 주사선, 게이트전극 및 보조신호선을 덮는 제 2 절연막을 형성하는 단계와, 상기 제 1 및 제 2 절연막에 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계와, 상기 제 2 절연막 상에 상기 노출된 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법이다.The present invention includes forming a signal line and a drain electrode on an insulating substrate, forming an active layer overlapping a portion of the signal line and the drain electrode, and forming a first insulating layer covering the active layer, the signal line and the drain electrode. Forming a contact hole exposing a part of the signal line in the first insulating film, a scan line intersecting the signal line on the first insulating film, a gate electrode extending to the scan line and overlapping the active layer; Forming an auxiliary signal line connected to the exposed signal line along the signal line and insulated from the scan line, forming a second insulating layer covering the exposed scan line, the gate electrode and the auxiliary signal line; Forming a contact hole exposing a part of the drain electrode in the first and second insulating films; A film production method of the liquid crystal display device comprising a pixel electrode connected to the exposed drain electrode on.

본 발명은 제 1 방향으로 배열되는 배선과 제 2 방향으로 배열되는 배선이 교차부에 스위칭소자가 형성되는 액정표시장치의 제조방법에 있어서, 절연기판 상에 상기 제 1방향으로 배열되되, 상기 교차부에서 분리되는 신호선과, 상기 교차부에 상기 제 2 방향으로 배열되되, 상기 신호선과 절연되는 주사선 연결층과, 드레인전극을 형성하는 단계와, 상기 신호선의 일부와 상기 드레인전극의 일부에 중첩되는 활성층을 형성하는 단계와, 상기 신호선, 드레인전극, 주사선 연결층 및 활성층을 덮는 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막에 상기 신호선의 일부와 상기 주사선 연결층의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계와,The present invention provides a method of manufacturing a liquid crystal display device, in which a switching element is formed at an intersection portion of the wires arranged in the first direction and the wires arranged in the second direction, wherein the wiring elements are arranged in the first direction on an insulating substrate. Forming a signal line separated from a part, a scan line connecting layer arranged in the second direction at the crossing portion, the scan line connecting layer insulated from the signal line, a drain electrode, and overlapping a part of the signal line and a part of the drain electrode; Forming an active layer, forming a first insulating film covering the signal line, the drain electrode, the scan line connection layer, and the active layer; and exposing a portion of the signal line and a portion of the scan line connection layer to the first insulating film. Forming a contact hole,

상기 제 1 절연막 상에 상기 신호선의 노출된 부분에 연결되어 상기 신호선을 따라 위치하되, 상기 주사선 연결층과 교차하는 보조신호선, 상기 제 2 방향으로 배열되고, 상기 주사선 연결층의 노출된 부분과 연결되는 주사선 및 상기 주사선에 연결되고, 상기 활성층과 상기 활성층에 중첩되는 신호선의 일부와 상기 드레인전극과 스위칭 소자를 이루도록 하는 게이트전극을 형성하는 단계와, 상기 주사선, 게이트전극, 보조신호선 및 활성층을 덮는 제 2 절연막을 형성하는 단계와, 상기 제 1 및 제 2 절연막에 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계와, 상기 제 2 절연막 상에 상기 노출된 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법이다.An auxiliary signal line connected to the exposed portion of the signal line on the first insulating layer and positioned along the signal line and intersecting the scan line connecting layer, arranged in the second direction, and connected to the exposed portion of the scan line connecting layer Forming a scan line and a gate electrode connected to the scan line and forming a portion of the active layer and a signal line overlapping the active layer, the drain electrode, and a switching element, covering the scan line, the gate electrode, the auxiliary signal line, and the active layer; Forming a second insulating film, forming a contact hole in the first and second insulating films to expose a portion of the drain electrode, and forming a pixel electrode connected to the exposed drain electrode on the second insulating film. It is a manufacturing method of a liquid crystal display device comprising the step of forming.

도 1a와 도 1b는 종래의 기술에 의한 액정표시장치의 평면도와 단면도.1A and 1B are a plan view and a sectional view of a conventional liquid crystal display device.

도 2a 내지 도 2c는 도 1b에 나타낸 액정표시장치의 제조공정도.2A to 2C are manufacturing process diagrams of the liquid crystal display device shown in FIG. 1B.

도 3a와 도 3b는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도와 단면도.3A and 3B are a plan view and a cross-sectional view of a liquid crystal display according to a first embodiment of the present invention.

도 4a내지 도 4d는 도 3b에 나타낸 액정표시장치의 제조공정도.4A to 4D are manufacturing process diagrams of the liquid crystal display device shown in FIG. 3B.

도 5a와 도 5b는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면도와 단면도.5A and 5B are a plan view and a sectional view of a liquid crystal display according to a second embodiment of the present invention.

도 6a내지 도 6e는 도 5b에 나타낸 액정표시장치의 제조공정도.6A to 6E are manufacturing process diagrams of the liquid crystal display shown in Fig. 5B.

도 7a와 도 7b는 본 발명의 제 3 실시예에 따른 액정표시장치의 평면도와 단면도.7A and 7B are a plan view and a sectional view of a liquid crystal display according to a third embodiment of the present invention.

도 8a내지 도 8d는 도 7b에 나타낸 액정표시장치의 제조공정도.8A to 8D are manufacturing process diagrams of the liquid crystal display shown in FIG. 7B.

도 3a와 도 3b는 본 발명의 제 1 실시예를 설명하기 위한 도면으로, 본 발명에 따른 액정표시장치의 평면도와 단면도를 각각 나타낸 것이다.3A and 3B are views for explaining a first embodiment of the present invention, and show a plan view and a cross-sectional view of the liquid crystal display according to the present invention, respectively.

절연기판(100) 상에 크롬이나 몰리브덴과 같은 도전물질로 이루어진 신호선(21L)과 드레인전극(21D)이 형성되어 있고, 다결정 실리콘과 같은 반도체 물질로 이루어진 활성층(23)이 신호선(21L)과 드레인전극(21D)의 일부에 중첩되어 형성되어 있다. 신호선(21L)에서 활성층(23)에 중첩되는 부분은 소오스전극(21S)으로 이용된다. 소오스전극은 신호선의 일부를 돌출되게하여 돌출된 부분을 이용할 수도 있다. 그리고 제 1 절연막(24)이 노출된 기판의 전면을 덮고 있으며, 제 1 절연막(24)에는 신호선의 일부를 노출시키는 콘택홀(Hs, 이하 신호선 노출용 콘택홀이라 칭함)과 드레인전극의 일부를 노출시키는 콘택홀(HD, 이하 드레인전극 노출용 콘택홀이라 함)이 형성되어 있다. 제 1 절연막(24) 상에는 알미늄이나 크롬등과 같은 도전물질로 이루어진 주사선(25L), 게이트전극(25G)과 보조신호선(25A)이 형성되어 있다. 주사선(25L)은 신호선(21L)과 교차하여 화소를 이루도록 형성되어 있다. 보조신호선(25A)은 신호선(21L)을 따라 형성되되, 제 1 콘택홀(HS)에 통하여 노출된 신호선에 연결되어 있다. 즉, 신호선(21L)은 사실상 이중층의 금속구조를 가지고 있다. 따라서, 단일층으로 두껍게 형성되는 구조에 비하여 본 발명에서의 신호선은 저항을 감소시킬 수 있는 구조를 가지고 있다. 그리고 제 2 절연막(26)이 노출된 기판 전면을 덮고 있으며, 제 1 절연막(24)에 형성된 제 2 콘택홀(HD)을 공동으로 형성하고 있다. 제 2 절연막(26) 상에는 투명도전물질로 이루어진 화소전극(27)이 제 2 콘택홀(HD)에 의하여 노출된 드레인전극(21D)에 연결되어 형성되어 있다.A signal line 21L and a drain electrode 21D made of a conductive material such as chromium or molybdenum are formed on the insulating substrate 100. The active layer 23 made of a semiconductor material such as polycrystalline silicon is formed of the signal line 21L and the drain. It overlaps and is formed in a part of electrode 21D. A portion overlapping the active layer 23 in the signal line 21L is used as the source electrode 21S. The source electrode may protrude a portion of the signal line to use a protruding portion. The first insulating film 24 covers the entire surface of the exposed substrate, and a contact hole (Hs, hereinafter referred to as a signal line exposure contact hole) and a part of the drain electrode are formed in the first insulating film 24 to expose a part of the signal line. the exposed contact hole (also referred to as a contact hole for H D, below the drain electrode exposed) which are formed. On the first insulating film 24, scan lines 25L, gate electrodes 25G, and auxiliary signal lines 25A made of a conductive material such as aluminum or chromium are formed. The scan line 25L is formed to intersect the signal line 21L to form a pixel. The auxiliary signal line 25A is formed along the signal line 21L and is connected to the signal line exposed through the first contact hole H S. That is, the signal line 21L has a substantially double layer metal structure. Therefore, the signal line in the present invention has a structure that can reduce the resistance as compared with the structure formed thick in a single layer. The second insulating layer 26 covers the entire exposed substrate, and the second contact hole H D formed in the first insulating layer 24 is formed jointly. The pixel electrode 27 made of a transparent conductive material is connected to the drain electrode 21D exposed by the second contact hole H D on the second insulating layer 26.

이 실시예에서의 본 발명은 게이트 배선재를 사용하여 보조신호선을 형성하되, 신호선과 연결함으로써, 사실상 신호선이 이중층의 금속구조를 가지도록 하여 신호선이 저저항을 가질 수 있도록 하는 구조를 가지고 있다.The present invention in this embodiment has a structure in which an auxiliary signal line is formed using a gate wiring material, but is connected to the signal line so that the signal line has a low-resistance structure, in effect, so that the signal line has a double layer metal structure.

도 4a내지 도 4d는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정도를 나타낸 것이다.4A to 4D show manufacturing process diagrams of the liquid crystal display according to the first embodiment of the present invention.

도 4a를 참조하면, 절연기판(100) 상에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 신호선(21L), 신호선에 연결되는 소오스전극(21S)과 드레인전극(21D)을 형성한다. 신호선(21L)과 소오스전극(21S)은 평면도에 보인 바와 같이, 일자형으로 형성할 수 있지만, 실현하려는 평면구조에 따라 다양하게 형성할 수 있다. 제 1 도전층은 스퍼터링(sputtering)에 의한 증착기술에 의하여 크롬이나 알미늄과 같은 통상의 금속물질을 증착하여 형성할 수 있다. (이하, 도전층은 상기 방법으로 형성할 수 있으므로, 그 기술은 생략함)Referring to FIG. 4A, after the first conductive layer is formed on the insulating substrate 100, the first conductive layer is patterned by a photolithography process so that the source electrode 21S and the drain connected to the signal line 21L and the signal line are drained. The electrode 21D is formed. As shown in the plan view, the signal line 21L and the source electrode 21S may be formed in a straight line, but may be formed in various ways depending on the planar structure to be realized. The first conductive layer may be formed by depositing a conventional metal material such as chromium or aluminum by a deposition technique by sputtering. (Hereinafter, since the conductive layer can be formed by the above method, the description thereof is omitted)

이어서, 전면에 다결정 실리콘층을 형성한 후, 다결정 실리콘층을 사진식각공정에 의하여 패터닝하여 활성층(23)을 형성한다. 다결정 실리콘층은 기판 전면에 비정질 실리콘을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착기술에 의하여 증착하여 비정질 실리콘층을 형성한 후, 비정질 실리콘층에 탈수소화 및 레이저 어닐 공정을 실시하여 결정화하여 형성할 수 있다. (이하, 다결정 실리콘층은 상기 방법으로 형성할 수 있으므로, 그 기술은 생략함)Subsequently, after the polycrystalline silicon layer is formed on the entire surface, the polycrystalline silicon layer is patterned by a photolithography process to form the active layer 23. The polycrystalline silicon layer is formed by depositing amorphous silicon on the entire surface of the substrate by a deposition technique such as plasma enhanced chemical vapor deposition (PECVD) to form an amorphous silicon layer, and then crystallizing the amorphous silicon layer by performing a dehydrogenation and laser annealing process. can do. (Hereinafter, since the polycrystalline silicon layer can be formed by the above method, the description thereof is omitted)

도 4b를 참조하면, 노출된 기판 전면에 제 1절연막(24)을 형성한 후, 제 1 절연막을 사진식각공정에 의하여 패터닝하여 신호선(21L)의 소정의 부분(도 3a 참조)을 노출시키는 신호선 노출용 콘택홀(HS)을 형성한다. 제 1절연막(24)은 PECVD 등의 증착기술에 의하여 산화실리콘 혹은, 질화실리콘과 같은 통상의 절연물질을 증착하여 형성할 수 있다. (이하 절연막은 상기 방법으로 형성할 수 있으므로, 그 기술은 생략함)Referring to FIG. 4B, after the first insulating film 24 is formed over the exposed substrate, the first insulating film is patterned by a photolithography process to expose a predetermined portion of the signal line 21L (see FIG. 3A). An exposure contact hole H S is formed. The first insulating film 24 may be formed by depositing a conventional insulating material such as silicon oxide or silicon nitride by a deposition technique such as PECVD. (Hereinafter, the insulating film can be formed by the above method, so the description thereof is omitted)

도 4c를 참조하면, 노출된 기판 전면에 제 2 도전층을 형성한 후에, 제 2 도전층을 사진식각공정에 의하여 패터닝하여 주사선(25L)과 게이트전극(25G), 그리고, 보조신호선(25A)을 형성한다. 이때, 보조신호선(25A)은 신호선 노출용 콘택홀(HS)에 의하여 노출되어 있는 신호선(21L)에 연결되어 그 하부에 위치하는 신호선(21L)을 따라 형성하되, 주사선(25L)에 절연될 수 있도록 주사선(25L)과의 교차부에서 분리시킨다.Referring to FIG. 4C, after the second conductive layer is formed over the exposed substrate, the second conductive layer is patterned by a photolithography process to scan the line 25L, the gate electrode 25G, and the auxiliary signal line 25A. To form. At this time, the auxiliary signal line 25A is connected to the signal line 21L exposed by the signal line exposing contact hole H S and is formed along the signal line 21L positioned below the insulating line 25A, and is insulated from the scan line 25L. To be separated at the intersection with the scanning line 25L.

도 4d를 참조하면, 노출된 기판 전면에 제 2 절연막(26)을 형성한 다음, 제 1 및 제 2 절연막(24)(26)을 사진식각공정에 의하여 패터닝하여 드레인전극(21D)의 일부를 노출시키는 드레인전극 노출용 콘택홀(HD)을 형성한다. 이어서, 노출된 기판 전면에 투명도전층을 형성한 후, 투명도전층을 사진식각공정에 의하여 패터닝하여 드레인전극 노출용 콘택홀(HD)에 의하여 노출된 드레인전극(21D)에 연결되는 화소전극(27)을 형성한다. 투명도전층은 스퍼터링 등에 의한 증착기술에 의하여 ITO(Indium Tin Oxide) 혹은, 주석인듐산등과 같은 통상의 투명도전물질을 증착하여 형성할 수 있다. (이하, 투명 도전층은 상기 방법으로 형성할 수 있으므로, 그 기술은 생략함)Referring to FIG. 4D, a second insulating film 26 is formed on the entire surface of the exposed substrate, and then the first and second insulating films 24 and 26 are patterned by a photolithography process to partially remove the drain electrode 21D. A drain hole exposing contact hole H D is formed. Subsequently, after the transparent conductive layer is formed on the entire exposed substrate, the transparent conductive layer is patterned by a photolithography process to connect the pixel electrode 27 connected to the drain electrode 21D exposed by the drain electrode exposing contact hole H D. ). The transparent conductive layer may be formed by depositing a conventional transparent conductive material such as indium tin oxide (ITO) or tin indium acid by a deposition technique by sputtering or the like. (Hereinafter, the transparent conductive layer can be formed by the above method, and thus the description thereof is omitted.)

도 5a와 도 5b도는 본 발명의 제 2 실시예를 설명하기 위한 도면으로, 본 발명에 따른 액정표시장치의 평면도와 단면도를 각각 나타낸 것이다.5A and 5B are views for explaining a second embodiment of the present invention, showing a plan view and a cross-sectional view of a liquid crystal display according to the present invention, respectively.

절연기판(100)상에 크롬이나 몰리브덴과 같은 도전물질로 이루어진 신호선(21L)과 드레인전극(21D)이 형성되어 있고, 다결정 실리콘과 같은 반도체 물질로 이루어진 활성층(23)이 신호선(21L)과 드레인전극(21D)의 일부에 중첩되어 형성되어 있다.A signal line 21L and a drain electrode 21D made of a conductive material such as chromium or molybdenum are formed on the insulating substrate 100. The active layer 23 made of a semiconductor material such as polycrystalline silicon is formed of the signal line 21L and the drain. It overlaps and is formed in a part of electrode 21D.

활성층(23)은 소오스영역(23S)-오프셋영역(23F)-채널영역(23C)-오프셋영역(22F)-드레인영역(23D)이 형성되어 있고, 활성층(23)의 채널영역(23C)과 오프셋영역(23F)의 상단에는 게이트절연막(24G)이 형성되어 있다. 신호선(21L) 중 활성층(23)에 중첩되어, 소오스영역(23S)에 연결되는 부분은 소오스전극(21S)으로 사용된다. 신호선(23L)의 일부를 돌출되게 형성하여 그 부분을 소오스전극으로 이용할 수 있다. 게이트절연막(24G)의 상단에는 채널영역(23C)에 중첩되도록 게이트전극(25G)이 형성되어 있다. 또한, 신호선(21L)의 소정의 위치에는 완충막(24P)이 형성되어 있는데, 완충막(24P)은 신호선(21L)에 교차할 주사선(25L)을 신호선(21L)과 절연시키기 위하여 형성하는 것으로, 게이트절연막(24G)과 같은 동일층에 동일절연물질로 형성할 수 있다. 그리고 신호선(21L)의 상단에는 주사선(25L)과 동일 물질로 형성된 보조신호선(25A)이 위치하고 있어서, 신호선과 이중층의 금속층 구조를 하고 있다. 이때, 보조신호선(25A)은 주사선(25L)과 절연될 수 있도록 주사선(25L)과 분리되도록 형성하는 것이 바람직하다. 그리고 보호막(26)이 기판 전면을 덮고 있으며, 보호막(26)에는 드레인전극(21D)의 일부를 노출시키는 드레인전극 노출용 콘택홀(HD)이 형성되어 있다. 그리고 보호막(26) 상에는 투명도전물질로 이루어진 화소전극(27)이 드레인전극 노출용 콘택홀(HD)에 의하여 노출된 드레인전극(21D)에 연결되어 형성되어 있다.The active layer 23 is formed of a source region 23S, an offset region 23F, a channel region 23C, an offset region 22F, a drain region 23D, and a channel region 23C of the active layer 23. The gate insulating film 24G is formed at the upper end of the offset region 23F. A portion of the signal line 21L overlapping the active layer 23 and connected to the source region 23S is used as the source electrode 21S. A portion of the signal line 23L may be formed to protrude, and the portion may be used as the source electrode. A gate electrode 25G is formed on the gate insulating film 24G so as to overlap the channel region 23C. In addition, a buffer film 24P is formed at a predetermined position of the signal line 21L. The buffer film 24P is formed to insulate the scan line 25L to intersect the signal line 21L from the signal line 21L. The same insulating material may be formed on the same layer as the gate insulating film 24G. The auxiliary signal line 25A formed of the same material as the scan line 25L is located on the upper end of the signal line 21L, and has a double layer metal layer structure. At this time, the auxiliary signal line 25A is preferably formed to be separated from the scan line 25L so as to be insulated from the scan line 25L. The protective film 26 covers the entire surface of the substrate, and the protective film 26 is formed with a contact hole H D for exposing the drain electrode to expose a part of the drain electrode 21D. And formed on the protective film 26 it is formed in the pixel electrode 27 made of a transparent conductive material is connected to a drain electrode (21D) exposed by the contact hole for exposing the drain electrode (D H).

이 실시예에서의 본 발명은 게이트 배선재를 사용하여 신호선의 상단에 보조신호선을 형성하되, 신호선과 중첩되게하여 사실상 신호선이 이중층의 금속구조를 가지도록 함으로써, 신호선이 저저항을 가질 수 있도록 하는 구조를 가지고 있다. 또한, 게이트절연막을 소정부분에만 위치시킴으로써, 오프셋영역을 정의하는 마스크로서 사용한다.The present invention in this embodiment is a structure in which an auxiliary signal line is formed on the top of the signal line using a gate wiring material, but overlaps with the signal line so that the signal line has a double layer metal structure, so that the signal line has a low resistance. Have In addition, the gate insulating film is positioned only in a predetermined portion to be used as a mask defining an offset region.

도 6a부터 도 6d는 상술한 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정도이다.6A through 6D are manufacturing process diagrams of the liquid crystal display device according to the second embodiment of the present invention described above.

도 6a를 참조하면, 절연기판(100) 상에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 신호선(21L), 신호선에 연결되는 소오스전극(21S)과 드레인전극(21D)을 형성한다. 신호선(21L)과 소오스전극(21S)은 평면도에 보인 바와 같이, 일자형으로 형성할 수 있지만, 실현하려는 평면구조에 따라 다양하게 형성할 수 있다. 이어서, 전면에 다결정 실리콘층을 형성한 후, 다결정 실리콘층을 사진식각공정에 의하여 패터닝하여 활성층(23)을 형성한다.Referring to FIG. 6A, after the first conductive layer is formed on the insulating substrate 100, the first conductive layer is patterned by a photolithography process, so that the source electrode 21S and the drain connected to the signal line 21L and the signal line are drained. The electrode 21D is formed. As shown in the plan view, the signal line 21L and the source electrode 21S may be formed in a straight line, but may be formed in various ways depending on the planar structure to be realized. Subsequently, after the polycrystalline silicon layer is formed on the entire surface, the polycrystalline silicon layer is patterned by a photolithography process to form the active layer 23.

도 6b를 참조하면, 노출된 기판 전면에 제 1 절연막을 형성한 후, 제 1 절연막을 사진식각공정에 의하여 패터닝하여 신호선(21L)의 소정의 부분에 위치하는 완충막(24P)과 게이트절연막(24G)을 형성한다. 이때, 완충막(24P)을 신호선(21L)과 이후 형성될 주사선(25L)의 교차부에 위치시킴으로써, 신호선(21L)과 주사선(25L)을 절연시키는 기능을 하게 한다.Referring to FIG. 6B, after the first insulating film is formed over the exposed substrate, the first insulating film is patterned by a photolithography process to form a buffer film 24P and a gate insulating film positioned at a predetermined portion of the signal line 21L. 24G). At this time, the buffer film 24P is positioned at the intersection of the signal line 21L and the scan line 25L to be formed later, thereby insulating the signal line 21L and the scan line 25L.

도 6c를 참조하면, 노출된 기판 전면에 제 2 도전층을 형성한 후에, 제 2 도전층을 사진식각공정에 의하여 패터닝하여 주사선(25L)과 게이트전극(25G), 그리고, 보조신호선(25A)을 형성한다. 보조신호선(25A)은 그 하단에 위치하는 신호선(21L)을 따라 형성하되, 주사선(25L)에 절연될 수 있도록 분리시킨다. 신호선(21L)과 보조신호선(25A)은 이중층이 금속구조를 하고 있어서, 데이터 신호를 받아들이는데 저항을 낮추는 기능을 하고 있다. 또한, 게이트전극(25G)은 게이트절연막(24G) 상에 형성되되, 게이트절연막(24G)의 중앙부에 위치하여 주변부가 노출되도록 한다. 주사선(25L)은 언급한 바와 같이, 완충막(24P)에 의하여 신호선(21L)과 절연되어 있다.Referring to FIG. 6C, after the second conductive layer is formed over the exposed substrate, the second conductive layer is patterned by a photolithography process to scan lines 25L, gate electrodes 25G, and auxiliary signal lines 25A. To form. The auxiliary signal line 25A is formed along the signal line 21L positioned at the lower end thereof, and separated from the scan line 25L so as to be insulated from the scan line 25L. The signal line 21L and the auxiliary signal line 25A have a metal structure of a double layer, and have a function of lowering resistance in accepting a data signal. In addition, the gate electrode 25G is formed on the gate insulating film 24G, and is positioned at the center of the gate insulating film 24G to expose the peripheral portion. As mentioned above, the scan line 25L is insulated from the signal line 21L by the buffer film 24P.

도 6d를 참조하면, 노출된 기판 전면에 n형 혹은 p형의 고농도 불순물을 활성층(23)에 도핑하는 불순물 도핑 공정을 실시한다. 그 결과, 게이트절연막(24G)에 의하여 블로킹되지 않고 노출된 부분에 고농도 불순물 영역이 형성된다. 고농도 불순물영역은 각각 소오스영역(23S)과 드레인영역(23D)이다. 그리고, 게이트절연막(24G)에 의하여 블로킹되되, 게이트전극(25G)이 위치하는 부분은 채널영역(23C)이고, 그렇지않은 부분은 오프셋영역(23O)이 된다. 따라서 게이트절연막(24G)은 활성층에 형성되는 오프셋영역에 대하여 마스크로 작용한다.Referring to FIG. 6D, an impurity doping process for doping an n-type or p-type high concentration impurity into the active layer 23 is performed on the entire exposed substrate. As a result, a high concentration impurity region is formed in the portion exposed without blocking by the gate insulating film 24G. The high concentration impurity regions are the source region 23S and the drain region 23D, respectively. Blocked by the gate insulating film 24G, the portion where the gate electrode 25G is positioned is the channel region 23C, and the portion other than the portion is the offset region 23O. Therefore, the gate insulating film 24G acts as a mask for the offset region formed in the active layer.

도 6e를 참조하면, 노출된 기판 전면에 절연막인 보호막(26)을 형성한 다음, 보호막(26)을 사진식각공정에 의하여 패터닝하여 드레인전극(21D)의 일부를 노출시키는 드레인전극 노출용 콘택홀(HD)을 형성한다. 이어서, 노출된 기판 전면에 투명도전층을 형성한 후, 투명도전층을 사진식각공정에 의하여 패터닝하여 드레인전극(21D)에 연결되는 화소전극(27)을 형성한다.Referring to FIG. 6E, a protective layer 26, which is an insulating layer, is formed on the entire surface of the exposed substrate, and then the protective layer 26 is patterned by a photolithography process to expose a portion of the drain electrode 21D to expose the drain electrode 21D. To form (H D ). Subsequently, after the transparent conductive layer is formed on the entire exposed substrate, the transparent conductive layer is patterned by a photolithography process to form the pixel electrode 27 connected to the drain electrode 21D.

도 7a와 도 7b는 본 발명의 제 3 실시예를 설명하기 위한 도면으로, 본 발명에 따른 액정표시장치의 평면도와 단면도를 각각 나타낸 것이다.7A and 7B are views for explaining a third embodiment of the present invention, and show a plan view and a cross-sectional view of the liquid crystal display according to the present invention, respectively.

절연기판(100) 상에 크롬이나 몰리브덴과 같은 도전물질로 이루어진 신호선(21L), 드레인전극(21D) 및 주사선 연결층(21B)이 형성되어 있다. 주사선 연결층(21B)은 평면도에 보인 바와 같이, 주사선과 나란한 방향으로 형성되되, 주사선(25L)과 신호선(21L)의 교차부에 위치한다. 신호선(21L)은 주사선 연결층(21B)과 절연될 수 있도록 주사선(25L)과의 교차부에서 분리되어 있다. 그리고 다결정 실리콘과 같은 반도체 물질로 이루어진 활성층(23)이 신호선(21L)과 드레인전극(21D)의 일부에 중첩되어 형성되어 있다. 신호선(21L)에서 활성층(23)에 중첩되는 부분은 소오스전극(21S)으로 사용된다. 소오스전극은 신호선의 일부를 돌출되게 하여 형성할 수도 있다. 그리고 제 1 절연막(24)이 노출된 기판 전면을 덮고 있으며, 제 1 절연막(24)에는 신호선의 일부를 노출시키는 신호선 노출용 콘택홀(HS)과 주사선 연결층(21B)의 일부를 노출시키는 콘택홀(HB, 이하 주사선 연결층 노출용 콘택홀이라 함)을 형성하면서 기판 전면을 덮고 있다. 제 1 절연막(24) 상에는 알미늄이나 크롬등과 같은 도전물질로 이루어진 주사선(25L), 게이트전극(25G)과 보조신호선(25A)이 형성되어 있다. 주사선(25L)은 주사선 연결층 노출용 콘택홀(HB)에 의하여 노출된 주사선 연결층에 연결되어 있어서, 서로 분리되어 있는 주사선(25L)을 연결하고 있다. 또한, 보조 신호선(25A)은 분리된 신호선을 덮도록 형성하되, 신호선 노출용 콘택홀(HS)을 통하여 노출된 신호선에 각각 연결되어 있어서, 신호선을 하나로 연결하고 있다. 따라서 신호선은 사실상 이중층의 금속구조를 하고 있다. 이때, 보조신호선(25A)은 동일층에 위치한 주사선(25L)과 절연될 수 있도록 주사선(25L)과 분리되어 있다. 그리고 드레인전극의 일부를 노출시키는 드레인전극 노출용 콘택홀(HD)이 형성된 보호막(25)이 기판 전면을 덮고 있으며, 보호막(16) 상에는 투명도전물질로 이루어진 화소전극(27)이 노출된 드레인전극(21D)에 연결되어 형성되어 있다.The signal line 21L, the drain electrode 21D, and the scan line connection layer 21B made of a conductive material such as chromium or molybdenum are formed on the insulating substrate 100. As shown in the plan view, the scan line connecting layer 21B is formed in a direction parallel to the scan line, and is located at the intersection of the scan line 25L and the signal line 21L. The signal line 21L is separated at the intersection with the scan line 25L so as to be insulated from the scan line connecting layer 21B. An active layer 23 made of a semiconductor material such as polycrystalline silicon is formed to overlap the signal line 21L and a part of the drain electrode 21D. A portion overlapping the active layer 23 in the signal line 21L is used as the source electrode 21S. The source electrode may be formed by protruding a part of the signal line. The first insulating film 24 covers the entire surface of the exposed substrate, and the first insulating film 24 exposes a portion of the signal line exposing contact hole H S and a portion of the scan line connecting layer 21B exposing a portion of the signal line. while forming a contact hole (also referred to as a contact hole for H B, below the scanning line connection layer exposed) covering the front of the substrate. On the first insulating film 24, scan lines 25L, gate electrodes 25G, and auxiliary signal lines 25A made of a conductive material such as aluminum or chromium are formed. The scan line 25L is connected to the scan line connection layer exposed by the contact hole H B for exposing the scan line connection layer and connects the scan lines 25L separated from each other. The auxiliary signal lines 25A are formed to cover the separated signal lines, but are connected to the signal lines exposed through the signal line exposing contact holes H S , thereby connecting the signal lines to one. Therefore, the signal line is actually a double layer metal structure. At this time, the auxiliary signal line 25A is separated from the scan line 25L so as to be insulated from the scan line 25L positioned on the same layer. And a contact for the drain electrode exposure that exposes a portion of the drain electrode hole (H D), a protective film 25 is formed, and covering the front of the substrate, a protective film 16 formed on the pixel electrode 27 is exposed drain made of a transparent conductive material It is formed in connection with the electrode 21D.

이 실시예에서의 본 발명은 주사선 형성용 물질로 형성된 보조신호선으로 신호선을 덮되, 신호선과 연결되게 형성함으로써, 사실상 신호선을 이중층의 금속구조를 가지도록 형성하여 신호선이 저저항을 가질 수 있도록 하였다. 또한, 주사선과 신호선의 교차부에서 신호선 형성용 물질로 분리된 주사선을 연결시킴으로써, 신호선과 주사선의 교차부에서의 각 배선의 중첩을 감소시켰다.In the present embodiment, the signal line is covered with an auxiliary signal line formed of a material for forming a scan line, and is formed to be connected to the signal line, so that the signal line is formed to have a double layer metal structure so that the signal line has a low resistance. Further, by connecting the scan lines separated by the signal line forming material at the intersections of the scan lines and the signal lines, the overlap of the respective wirings at the intersections of the signal lines and the scan lines was reduced.

도 8a부터 도 8d는 상술한 본 발명에 따른 액정표시장치의 제조공정도이다.8A to 8D are manufacturing process diagrams of the liquid crystal display device according to the present invention described above.

도 8a를 참조하면, 절연기판(100) 상에 제 1 도전층을 형성한 후, 제 1 도전층을 사진식각공정에 의하여 패터닝하여 신호선(21L), 주사선 연결층(21B) 및 드레인전극(21D)을 형성한다. 이때, 신호선의 길이 방향에 대하여 교차하도록 주사선 연결층(21B)을 형성한다. 주사선 연결층(21B)은 이후의 공정에서 주사선과 연결되어 사실상 주사선의 기능을 하게 된다. 신호선(21L)은 주사선 연결층(21B)과는 절연될 수 있도록 분리되어 있다. 이어서, 전면에 다결정 실리콘층을 형성한 후, 다결정 실리콘층을 사진식각공정에 의하여 패터닝하여 활성층(23)을 형성한다.Referring to FIG. 8A, after the first conductive layer is formed on the insulating substrate 100, the first conductive layer is patterned by a photolithography process to signal line 21L, scan line connection layer 21B, and drain electrode 21D. ). At this time, the scan line connecting layer 21B is formed to intersect with the longitudinal direction of the signal line. The scanning line connecting layer 21B is connected to the scanning line in a subsequent process, and thus functions as a scanning line. The signal line 21L is separated to be insulated from the scan line connecting layer 21B. Subsequently, after the polycrystalline silicon layer is formed on the entire surface, the polycrystalline silicon layer is patterned by a photolithography process to form the active layer 23.

도 8b를 참조하면, 노출된 기판 전면에 제 1 절연막(24)을 형성한 후, 제 1 절연막을 사진식각공정에 의하여 패터닝하여 신호선(21L)의 소정부분을 노출시키는 신호선 노출용 콘택홀(HS)과 주사선 연결층(21B)의 소정의 부분을 노출시키는 주사선 연결층 콘택홀(HB)을 형성한다.Referring to FIG. 8B, after forming the first insulating film 24 over the exposed substrate, the first insulating film is patterned by a photolithography process to expose a predetermined portion of the signal line 21L (H). S ) and a scan line connecting layer contact hole H B exposing a predetermined portion of the scan line connecting layer 21B.

도 8c를 참조하면, 노출된 기판 전면에 제 2 도전층을 형성한 후, 제 2 도전층을 사진식각공정에 의하여 패터닝하여 주사선(25L)과 게이트전극(25G), 그리고, 보조신호선(25A)을 형성한다. 이때, 보조신호선(25A)은 신호선(21L)을 따라 길게 형성되어 주사선 연결층(21B)에 교차하도록 형성하고, 주사선(5L)은 보조신호선(21A)과는 절연되도록 분리하여 형성한다. 보조신호선(25A)은 신호선 노출용 콘택홀(HS)에 의하여 노출된 신호선(21L)과 연결되어 있어서, 사실상 신호선이 이중층의 금속구조를 가지게 한다.Referring to FIG. 8C, after the second conductive layer is formed over the exposed substrate, the second conductive layer is patterned by a photolithography process to scan lines 25L, gate electrodes 25G, and auxiliary signal lines 25A. To form. At this time, the auxiliary signal line 25A is formed long along the signal line 21L to cross the scan line connecting layer 21B, and the scan line 5L is formed to be insulated from the auxiliary signal line 21A. The auxiliary signal line 25A is connected to the signal line 21L exposed by the signal line exposing contact hole H S , so that the signal line has a double layer metal structure.

도 8d를 참조하면, 노출된 기판 전면에 제 2 절연막(26)을 형성한 다음, 제 1 및 제 2 절연막(24)(26)을 사진식각공정에 의하여 패터닝하여 드레인전극(21D)의 일부를 노출시키는 드레인전극 노출용 콘택홀(HD)을 형성한다. 이어서, 노출된 기판 전면에 투명도전층을 형성한 후, 투명도전층을 사진식각공정에 의하여 패터닝하여 드레인전극(21D)에 연결되는 화소전극(27)을 형성한다.Referring to FIG. 8D, the second insulating film 26 is formed on the entire exposed substrate, and then the first and second insulating films 24 and 26 are patterned by a photolithography process to partially remove the drain electrode 21D. A drain hole exposing contact hole H D is formed. Subsequently, after the transparent conductive layer is formed on the entire exposed substrate, the transparent conductive layer is patterned by a photolithography process to form the pixel electrode 27 connected to the drain electrode 21D.

본 발명은 신호선이 하층에 위치하는 스테거 구조의 액정표시장치에 있어서, 신호선의 상부에 주사선 형성용 물질로 보조신호선을 형성하고, 이 보조신호선을 신호선에 연결시켜 신호선을 이중층의 금속구조를 가지도록 형성하기 때문에, 신호선을 두껍게 형성하지 않고도 신호선의 저항을 낮출 수 있다. 따라서 대면적 화면을 요구하는 액정표시장치에 적용할 수 있다.The present invention provides a liquid crystal display device having a staggered structure in which a signal line is located below, wherein an auxiliary signal line is formed of a material for forming a scan line on an upper portion of the signal line, and the auxiliary signal line is connected to the signal line to have a double layer metal structure. Since the resistance of the signal line can be reduced, the thickness of the signal line can be reduced without forming a thick signal line. Therefore, the present invention can be applied to a liquid crystal display device requiring a large area screen.

Claims (18)

절연기판 상에 형성된 신호선 및 드레인전극과; 상기 신호선 및 드레인전극의 일부에 중첩되도록 형성된 활성층과; 상기 활성층, 신호선 및 드레인전극을 덮는 제 1 절연막과; 상기 신호선의 일부를 노출시키도록 상기 제 1 절연막에 형성된 다수개의 제 1 콘택홀들과; 상기 신호선에 교차하도록 상기 제 1 절연막 상에 형성된 주사선과; 상기 주사선에 연장되어 상기 활성층에 중첩되도록 형성되는 게이트전극과; 상기 제 1 콘택홀들을 통해 상기 제 1 절연막 상에 노출된 상기 신호선에 연결되어 상기 신호선을 따라 형성되되, 상기 주사선과는 절연되도록 형성되는 보조 신호선과; 상기 노출된 주사선 및 게이트전극을 덮는 제 2 절연막과; 상기 드레인전극을 노출시키도록 상기 제 1 및 제 2 절연막에 형성되는 제 2 콘택홀과; 상기 제 2 콘택홀을 통해 노출된 상기 드레인전극에 연결되어 상기 제 2 절연막 상에 형성되는 화소전극을 포함하는 액정표시장치.A signal line and a drain electrode formed on the insulating substrate; An active layer formed to overlap a portion of the signal line and the drain electrode; A first insulating film covering the active layer, the signal line, and the drain electrode; A plurality of first contact holes formed in the first insulating film to expose a portion of the signal line; A scan line formed on the first insulating film so as to intersect the signal line; A gate electrode extending to the scan line and overlapping the active layer; An auxiliary signal line connected to the signal line exposed on the first insulating layer through the first contact holes and formed along the signal line, the auxiliary signal line being insulated from the scan line; A second insulating film covering the exposed scan line and the gate electrode; A second contact hole formed in the first and second insulating films to expose the drain electrode; And a pixel electrode connected to the drain electrode exposed through the second contact hole and formed on the second insulating layer. 청구항 1에 있어서, 상기 주사선과 상기 보조신호선은 동일배선재인 것이 특징인 액정표시장치.The liquid crystal display device according to claim 1, wherein the scan line and the auxiliary signal line are made of the same wiring material. 절연기판 상에 형성된 신호선 및 드레인전극과; 상기 신호선 및 드레인전극의 일부에 중첩되도록 형성되되, 채널영역, 오프셋영역, 소오스 및 드레인영역이 정의되어 있는 활성층과; 상기 활성층의 채널영역 및 오프셋영역을 덮는 제 1 절연막과; 상기 신호선에 교차하되, 상기 신호선과 절연되도록 형성되는 주사선과; 상기 주사선에 연결되어 상기 제 1 절연막 상에 형성되되, 상기 활성층의 채널영역에 중첩되는 게이트전극과; 상기 신호선 상에 상기 신호선을 따라 형성하되, 상기 주사선과는 절연되도록 형성되는 보조신호선과; 상기 노출된 주사선과 게이트전극과 상기 보조신호선을 덮는 제 2 절연막과; 상기 드레인전극을 노출시키도록 상기 제 2 절연막에 형성되는 콘택홀과; 상기 노출된 드레인전극에 연결되어 상기 제 2 절연막 상에 형성되는 화소전극을 포함하는 액정표시장치.A signal line and a drain electrode formed on the insulating substrate; An active layer formed to overlap a portion of the signal line and the drain electrode, and defining a channel region, an offset region, a source, and a drain region; A first insulating film covering a channel region and an offset region of the active layer; A scan line intersecting the signal line, the scan line being insulated from the signal line; A gate electrode connected to the scan line and formed on the first insulating layer, the gate electrode overlapping a channel region of the active layer; An auxiliary signal line formed on the signal line along the signal line, the auxiliary signal line being insulated from the scan line; A second insulating film covering the exposed scan line, gate electrode, and the auxiliary signal line; A contact hole formed in the second insulating film to expose the drain electrode; And a pixel electrode connected to the exposed drain electrode and formed on the second insulating layer. 청구항 3에 있어서, 상기 신호선의 상단에는 상기 신호선이 상기 주사선과 절연되게 하는 완충막이 형성되어 있는 것이 특징인 액정표시장치.4. The liquid crystal display device according to claim 3, wherein a buffer film is formed at an upper end of the signal line to insulate the signal line from the scan line. 청구항 4에 있어서, 상기 완충막은 상기 제1 절연막과 동일배선재인 것이 특징인 액정표시장치.The liquid crystal display device according to claim 4, wherein the buffer film is made of the same wiring material as the first insulating film. 청구항 3에 있어서, 상기 주사선과 상기 보조신호선은 동일배선재인 것이 특징인 액정표시장치.The liquid crystal display device according to claim 3, wherein the scan line and the auxiliary signal line are made of the same wiring material. 제 1 방향으로 배열되는 배선과 제 2 방향으로 배열되는 배선의 교차부에 스위칭소자가 형성되는 액정표시장치에 있어서, 절연기판 상에 상기 제 1 방향으로 배열되되, 상기 교차부에서 분리되도록 형성되는 신호선과; 상기 절연기판 상의 상기 교차부에 상기 제 2 방향으로 배열되되, 상기 신호선과 절연되도록 형성되는 주사선 연결층과; 상기 신호선 및 상기 주사선 연결층을 덮되, 상기 신호선의 일부와 상기 주사선 연결층의 일부를 노출시키는 콘택홀이 형성된 제 1 절연막과; 상기 제 1 절연막 상에 상기 콘택홀을 통해 노출된 상기 신호선과 연결되어 상기 신호선을 따라 형성되되, 상기 주사선 연결층과 교차하도록 형성되는 보조신호선과; 상기 제 1 절연막 상에 상기 제 2 방향으로 배열되고, 상기 콘택홀을 통해 노출된 상기 주사선 연결층과 연결되도록 형성되는 주사선과; 상기 교차부에 위치하되, 상기 신호선과 상기 주사선에 전기적으로 연결되도록 형성되는 박막트랜지스터와; 상기 주사선, 보조신호선 및 박막트랜지스터를 덮되, 상기 박막트랜지스터의 일 전극이 노출되도록 형성되는 제 2 절연막과 상기 제 2 절연막 상에 노출된 상기 박막트랜지스터의 일전극과 연결되도록 형성되는 화소전극을 포함하는 액정표시장치.A liquid crystal display device having a switching element formed at an intersection of a wiring arranged in a first direction and a wiring arranged in a second direction, wherein the switching element is arranged on the insulating substrate in the first direction and is formed to be separated from the crossing part. Signal lines; A scan line connecting layer arranged in the second direction on the crossing portion on the insulating substrate and insulated from the signal line; A first insulating layer covering the signal line and the scan line connection layer and having a contact hole exposing a portion of the signal line and a portion of the scan line connection layer; An auxiliary signal line connected to the signal line exposed through the contact hole on the first insulating layer and formed along the signal line, the auxiliary signal line being formed to cross the scan line connection layer; Scan lines arranged on the first insulating layer in the second direction and connected to the scan line connecting layer exposed through the contact hole; A thin film transistor positioned at the cross section and electrically connected to the signal line and the scan line; A pixel electrode covering the scan line, the auxiliary signal line, and the thin film transistor, wherein the second insulating film is formed to expose one electrode of the thin film transistor and is connected to one electrode of the thin film transistor exposed on the second insulating film. LCD display device. 청구항 7에 있어서, 상기 신호선과 상기 주사선 연결층은 동일배선재인 것이 특징인 액정표시장치.The liquid crystal display device according to claim 7, wherein the signal line and the scan line connection layer are made of the same wiring material. 청구항 7에 있어서, 상기 보조신호선과 상기 주사선은 동일배선재인 것이 특징인 액정표시장치.8. The liquid crystal display device according to claim 7, wherein the auxiliary signal line and the scan line are made of the same wiring material. 청구항 7에 있어서, 상기 박막트랜지스터는 상기 신호선의 일부인 소오스전극과; 상기 절연기판에 상기 신호선과 동일 배선재로 형성된 드레인전극과; 상기 소오스전극과 드레인전극에 중첩되도록 형성된 활성층과; 상기 제 1 절연막 상에 상기 주사선에 연결되어 형성되되, 상기 활성층에 중첩되는 게이트전극을 포함하여 이루어진 것이 특징인 액정표시장치.The thin film transistor of claim 7, wherein the thin film transistor comprises: a source electrode which is a part of the signal line; A drain electrode formed on the insulating substrate by the same wiring material as the signal line; An active layer formed to overlap the source electrode and the drain electrode; And a gate electrode formed on the first insulating layer to be connected to the scan line and overlapping the active layer. 청구항 7에 있어서, 상기 신호선을 노출시키는 콘택홀과 상기 주사선 연결층을 노출시키는 콘택홀은 상기 교차부 부분에서 형성되는 것이 특징인 액정표시장치.The liquid crystal display of claim 7, wherein the contact hole exposing the signal line and the contact hole exposing the scan line connection layer are formed at the intersection portion. 절연기판 상에 신호선 및 드레인전극을 형성하는 단계와; 상기 신호선 및 드레인전극의 일부에 중첩되는 활성층을 형성하는 단계와; 상기 활성층, 신호선 및 드레인전극을 덮는 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막에 상기 신호선의 일부를 노출시키는 콘택홀을 형성하는 단계와; 상기 제 1 절연막 상에, 상기 신호선에 교차하는 주사선과, 상기 주사선에 연장되어 상기 활성층에 중첩되도록 형성되는 게이트전극과, 상기 콘택홀을 통해 노출된 상기 신호선에 연결되며 상기 주사선과는 절연되도록 상기 신호선 방향의 보조신호선을 형성하는 단계와; 상기 노출된 주사선, 게이트전극 및 보조신호선을 덮는 제 2 절연막을 형성하는 단계와; 상기 제 1 및 제 2 절연막에 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계와; 상기 제 2 절연막 상에 상기 노출된 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.Forming a signal line and a drain electrode on the insulating substrate; Forming an active layer overlapping a portion of the signal line and the drain electrode; Forming a first insulating film covering the active layer, the signal line, and the drain electrode; Forming a contact hole exposing a part of the signal line in the first insulating film; A scan line intersecting the signal line, a gate electrode extending to the scan line to overlap the active layer, and a signal line exposed through the contact hole and insulated from the scan line on the first insulating layer; Forming an auxiliary signal line in a signal line direction; Forming a second insulating film covering the exposed scan line, gate electrode, and auxiliary signal line; Forming contact holes in the first and second insulating films to expose a portion of the drain electrode; And forming a pixel electrode connected to the exposed drain electrode on the second insulating layer. 청구항 12에 있어서, 상기 제 1 절연막을 패터닝하여 상기 주사선과 상기 신호선이 교차하는 부분에 완충막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 12, further comprising forming a buffer layer at a portion where the scan line and the signal line cross each other by patterning the first insulating layer. 청구항 12에 있어서, 상기 제 1 절연막을 패터닝하여 상기 활성층에 위치하되, 상기 게이트전극의 외부로 일부가 노출되게 하는 게이트절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 12, further comprising: forming a gate insulating layer on the active layer by patterning the first insulating layer to expose a portion of the gate electrode to the outside of the gate electrode. 청구항 12에 있어서, 상기 제 1 절연막을 패터닝하여 상기 주사선과 상기 신호선이 교차하는 부분에 위치하는 완충막과 상기 활성층에 위치하되, 상기 게이트전극의 외부로 일부가 노출되게 하는 게이트절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 12, wherein the first insulating layer is patterned to form a buffer layer positioned at a portion where the scan line and the signal line cross each other, and a gate insulating layer positioned on the active layer and partially exposed to the outside of the gate electrode. Method of manufacturing a liquid crystal display device further comprising. 청구항 14 또는 15에 있어서, 상기 게이트절연막을 마스크로 하는 이온도핑공정을 실시하여 상기 활성층에 불순물 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method according to claim 14 or 15, further comprising forming an impurity region in the active layer by performing an ion doping process using the gate insulating film as a mask. 제 1 방향으로 배열되는 배선과 제 2 방향으로 배열되는 배선의 교차부에 스위칭소자가 형성되는 액정표시장치의 제조방법에 있어서, 절연기판 상에, 드레인 전극과 상기 제 1 방향으로 배열되되 상기 교차부에서 분리되는 신호선과, 상기 교차부에 상기 제 2 방향으로 배열되되 상기 신호선과 절연되는 주사선 연결층을 형성하는 단계와; 상기 신호선의 일부와 상기 드레인전극의 일부에 중첩되는 활성층을 형성하는 단계와; 상기 신호선, 드레인전극, 주사선 연결층 및 활성층을 덮는 제 1 절연막을 형성하는 단계와 상기 제 1 절연막에 상기 신호선의 일부를 노출시키는 제 1 콘택홀과 상기 주사선 연결층의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계와; 상기 제 1 절연막 상에, 상기 제 1 콘택홀을 통해 노출된 상기 신호선과 연결되고 상기 제 1 방향으로 배열되어 상기 신호선을 따라 위치하되 상기 주사선 연결층과 교차하는 보조신호선과; 상기 제 2 콘택홀을 통해 노출된 상기 주사선 연결층과 연결되고 상기 제 2 방향으로 배열되는 주사선과; 상기 주사선에 연결되어, 상기 활성층과 상기 활성층에 중첩되는 신호선의 일부와 상기 드레인전극과 함께, 스위칭 소자를 이루도록 하는 게이트전극을 형성하는 단계와; 상기 주사선, 게이트전극, 보조신호선 및 활성층을 덮는 제 2 절연막을 형성하는 단계와; 상기 제 1 및 제 2 절연막상에 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계와; 상기 제 2 절연막 상에 상기 노출된 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.A method of manufacturing a liquid crystal display device, wherein a switching element is formed at an intersection of a wiring arranged in a first direction and a wiring arranged in a second direction, wherein the drain electrode and the drain electrode are arranged on the insulating substrate in the first direction, and the crossing is performed. Forming a signal line separated from the unit and a scan line connecting layer arranged in the second direction at the intersection and insulated from the signal line; Forming an active layer overlapping a portion of the signal line and a portion of the drain electrode; Forming a first insulating film covering the signal line, the drain electrode, the scan line connecting layer, and the active layer; and a first contact hole exposing a portion of the signal line in the first insulating film and a second contact exposing a portion of the scan line connecting layer. Forming a hole; An auxiliary signal line connected to the signal line exposed through the first contact hole and arranged in the first direction on the first insulating layer and positioned along the signal line and intersecting the scan line connection layer; A scan line connected to the scan line connection layer exposed through the second contact hole and arranged in the second direction; Forming a gate electrode connected to the scan line to form a switching element together with the active layer, a part of the signal line overlapping the active layer, and the drain electrode; Forming a second insulating film covering the scan line, the gate electrode, the auxiliary signal line, and the active layer; Forming a contact hole exposing a portion of the drain electrode on the first and second insulating films; And forming a pixel electrode connected to the exposed drain electrode on the second insulating layer. 청구항 17에 있어서, 상기 제 1 및 제 2 콘택홀은 상기 신호선과 상기 주사선이 교차하는 부분에 각각 위치하도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.18. The method of claim 17, wherein the first and second contact holes are formed at portions where the signal line and the scan line cross each other.
KR1019970053872A 1997-10-21 1997-10-21 Lcd device and manufacturing method threrof KR100275932B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970053872A KR100275932B1 (en) 1997-10-21 1997-10-21 Lcd device and manufacturing method threrof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970053872A KR100275932B1 (en) 1997-10-21 1997-10-21 Lcd device and manufacturing method threrof

Publications (2)

Publication Number Publication Date
KR19990032747A KR19990032747A (en) 1999-05-15
KR100275932B1 true KR100275932B1 (en) 2000-12-15

Family

ID=19523090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053872A KR100275932B1 (en) 1997-10-21 1997-10-21 Lcd device and manufacturing method threrof

Country Status (1)

Country Link
KR (1) KR100275932B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176496B2 (en) 1999-04-08 2007-02-13 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR101041265B1 (en) * 2004-06-26 2011-06-14 엘지디스플레이 주식회사 Polycrystalline silicon thin film transistor and method for fabricating thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623977B1 (en) * 1999-07-08 2006-09-13 삼성전자주식회사 MANUFACTURING METHOD of THIN FILM TRANSISTOR SUBSTRATE FOR LIQUID CRYSTAL DISPLAY
KR100577782B1 (en) * 1999-06-21 2006-05-10 비오이 하이디스 테크놀로지 주식회사 Thin film transistor-liquid crystal display device
KR100770470B1 (en) * 2000-06-30 2007-10-26 비오이 하이디스 테크놀로지 주식회사 Method for forming gate electrode in liquid crystal display device
KR100960457B1 (en) * 2003-04-28 2010-05-28 엘지디스플레이 주식회사 Liquid crystal display device comprising metal shield line and fabrication method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07110495A (en) * 1993-10-14 1995-04-25 Hitachi Ltd Active matrix liquid crystal device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07110495A (en) * 1993-10-14 1995-04-25 Hitachi Ltd Active matrix liquid crystal device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176496B2 (en) 1999-04-08 2007-02-13 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR101041265B1 (en) * 2004-06-26 2011-06-14 엘지디스플레이 주식회사 Polycrystalline silicon thin film transistor and method for fabricating thereof

Also Published As

Publication number Publication date
KR19990032747A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
US8405811B2 (en) Liquid crystal display and method of manufacturing the same
US7205570B2 (en) Thin film transistor array panel
KR100333273B1 (en) The array substrate of TFT type liquid crystal display device and a method of fabricating the same
JP4570278B2 (en) Active matrix substrate
KR100333983B1 (en) thin film transistor array panel for liquid crystal display having wide viewing angle and manufacturing method thereof
KR100905470B1 (en) Thin film transistor array panel
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR101484063B1 (en) Thin film transistor array panel and method of fabricating the same
JP4117369B2 (en) Active matrix liquid crystal display device
US20020037646A1 (en) Liquid crystal display and method
KR100275932B1 (en) Lcd device and manufacturing method threrof
US6025605A (en) Aligned semiconductor structure
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
KR100218503B1 (en) Liquid crystal display device and its manufacturing method
JP2011205119A (en) Thin film transistor
KR100315914B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device
KR100543037B1 (en) Planar drive type liquid crystal display device and manufacturing method thereof
JP2001264802A (en) Matrix array substrate
KR100895309B1 (en) A method for manufacturing a thin film transistor array panel
KR100234891B1 (en) Liquid crystal display device and its manufacturing method
KR100552289B1 (en) Reflective liquid crystal display device and its manufacturing method
JP2002091340A (en) Matrix array board
JP2002108245A (en) Matrix array substrate
KR100601176B1 (en) a thin film transistor array panel
KR100920352B1 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee