KR100248380B1 - Wire connection checker method in schematic editor - Google Patents
Wire connection checker method in schematic editor Download PDFInfo
- Publication number
- KR100248380B1 KR100248380B1 KR1019970062774A KR19970062774A KR100248380B1 KR 100248380 B1 KR100248380 B1 KR 100248380B1 KR 1019970062774 A KR1019970062774 A KR 1019970062774A KR 19970062774 A KR19970062774 A KR 19970062774A KR 100248380 B1 KR100248380 B1 KR 100248380B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal line
- signal
- signal lines
- points
- point
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 스키메틱 편집기 내에 구현된 신호선 연결도 검사방법에 관한 것으로서, 신호선 연결 검사기는 스키메틱 편집기 상에서 전자회로 설계자가 그림의 형태로 입력한 전자회로도로부터 기본 소자들간에 전기적 연결 관계인 네트리스트를 추출하기 위하여 신호선들의 기하학적인 상호 관계를 검사하여 각 신호선들끼리 연결된 동일한 네트의 신호선인지, 아니면 별개의 신호선인지를 판별하는 기능을 수행하는 가장 중요하고 핵심적인 기능으로, 회로도 내의 신호선 간에는 기하학적으로 매우 다양한 패턴을 가지며, 이러한 다양한 전기적, 기하학적인 신호선 패턴들로부터 정확하고 효율적으로 연결 관계를 추출하는 신호선 연결도 검사 기법을 개발함으로써, 개발된 스키메틱 편집기는 설계 현장에서 실제 전자회로의 설계에 이용되며, 기존의 편집기에 비하여 회로도를 입력하는 작업이 쉽고, 시간이 단축되어 설계의 비용과 시간을 단축할 수 있으며, 스키메틱 편집기를 개발하는 단계에서도 신호선들간의 모든 기하학적인 경우 수를 고려하고 있음에도 알고리즘 자체가 간략하여 적은 프로그램 코드수로 쉽게 구현할 수 있으며, 프로그램 디버깅에 소요된 시간을 줄일 수 있으므로 전체적인 프로그램 개발 기간과 비용을 줄일 수 있는 효과가 있다.The present invention relates to a signal line connection test method implemented in a schematic editor, wherein the signal line connection tester extracts a net list, which is an electrical connection relationship between basic elements, from an electronic circuit diagram inputted in the form of a picture by an electronic circuit designer on a schematic editor. In order to check the geometric interrelation of the signal lines, it is the most important and essential function to determine whether each signal line is connected to the same net or separate signal lines. By developing a signal line connectivity test technique that has a pattern and accurately and efficiently extracts the connection relationship from these various electrical and geometric signal line patterns, the developed schematic editor is used to design the actual electronic circuit at the design site. Existing It is easier to input the schematic than the editor, and the time is shortened, so the cost and time of the design can be shortened. The algorithm itself is simple even though the development of the schematic editor takes into account all geometric cases between signal lines. It can be easily implemented with a small number of program codes, and the time required for program debugging can be reduced, thereby reducing the overall program development period and cost.
Description
본 발명은 스키메틱 편집기 내에 구현된 신호선 연결도 검사방법에 관한 것이다.The present invention relates to a signal line connection test method implemented in a schematic editor.
본 발명은 반도체 컴퓨터 이용설계(Computer Aided Design, 이하 CAD라 칭함) 분야에 속하는 기술로서 종래의 스키메틱 편집기에서 사용한 신호선 연결 관계 검사 기술은 연결 신호선들 간의 모든 경우수를 고려하지 못하여 잘못된 연결 관계를 추출하거나, 사용자 오류로 처리하여 다시 여러 신호선으로 나누어서 그려야 하는 문제점이 있었다.The present invention belongs to the field of semiconductor computer aided design (hereinafter referred to as CAD), and the signal line connection relationship inspection technique used in the conventional schematic editor does not consider all cases among the connection signal lines, and thus, it is possible to correct an incorrect connection relationship. There was a problem in that it was extracted or processed as a user error and divided into several signal lines and drawn again.
상기 문제점을 해결하기 위해 본 발명은 전자회로 설계에 필수적으로 사용되고 있는 CAD 툴인 스키메틱 편집기의 가장 핵심 기능인 신호선 연결도 검사를 효율적으로 수행하는 신호선 연결도 검사기를 개발하여, 반도체 설계에 있어서 많은 시간과 비용이 드는 회로 설계 작업이 쉽고 빠르고, 정확하게 수행되도록 하는데 그 목적이 있다.In order to solve the above problems, the present invention has developed a signal line connectivity tester which efficiently performs the signal line connectivity test, which is the most essential function of the schematic editor, a CAD tool that is essential for electronic circuit design. The goal is to make costly circuit design work easy, fast and accurate.
도 1은 종래의 스키메틱 회로도 구성도,1 is a schematic diagram of a conventional schematic diagram;
도 2는 종래의 셀포트 네트 지정 연산 구조도,2 is a conventional cell port net designation calculation structure diagram;
도 3은 종래의 신호선 연결 연산 구조도,3 is a conventional structural signal line connection calculation structure;
도 4는 종래의 신호선 분할 연산 구조도,4 is a conventional signal line division calculation structure diagram;
도 5는 종래의 신호선 삭제 연산 구조도,5 is a structural diagram of a conventional signal line erase operation;
도 6은 종래의 신호선 포함 연산 구조도,6 is a conventional structural diagram including signal lines;
도 7은 종래의 신호선 확장 연산 구조도,7 is a conventional signal line extension calculation structure diagram;
도 8은 종래의 신호선 병합 연산 구조도,8 is a structural diagram of a conventional signal line merging operation;
도 9는 종래의 신호선 네트 통합 연산 구조도,9 is a conventional signal line net integrated calculation structure diagram;
도 10은 본 발명이 적용되는 신호선 연결도 검사기의 주 흐름도,10 is a main flowchart of a signal line connection diagram tester to which the present invention is applied;
도 11a에서 도 11d는 본 발명에 따른 신호선 그룹의 분류 구조도,11A to 11D are classification structure diagrams of signal line groups according to the present invention;
도 12는 본 발명에 따른 신호선 그룹의 영역 탐색 구조도,12 is a diagram illustrating an area search structure of a signal line group according to the present invention;
도 13은 본 발명에 따른 신호선 생성영역 구조도,13 is a structural diagram of a signal line generation region according to the present invention;
도 14는 본 발명에 따른 연결 신호선 생성 구조도,14 is a structural diagram of a connection signal line generation according to the present invention;
도 15는 본 발명에 따른 연결 신호선 생성 함수 흐름도,15 is a flowchart illustrating a function of generating a connection signal line according to the present invention;
도 16a에서 도 16c는 본 발명에 따른 신호선 연결도 검사의 제 1 예시도,16A to 16C are first exemplary diagrams of a signal line connection diagram test according to the present invention;
도 17a에서 도 17e는 본 발명에 따른 신호선 연결도 검사의 제 2 예시도,17A to 17E are second exemplary views of a signal line connection test according to the present invention;
도 18a에서 도 18i는 본 발명에 따른 신호선 연결도 검사의 제 3 예시도,18A to 18I illustrate a third example of the signal line connection diagram test according to the present invention;
도 19a에서 도 19g는 본 발명에 따른 신호선 연결도 검사의 제 4 예시도.19A to 19G are fourth exemplary diagrams of a signal line connection test according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
1 : 셀 2,12,13,14 : 신호선 와이어1:
3,7 : 셀포트 4,52 : 노드3,7
5 : 스키메틱 포트5: schematic port
6,9,10,13,14,15,16,17,18,19,20,21,22,23,24,25,29,30,31,32,42,43,45,46, 48,49,51,53,54,55,56,57,61,62,63,68,70,73,75,76,78,79,80,81,86 : 신호선6,9,10,13,14,15,16,17,18,19,20,21,22,23,24,25,29,30,31,32,42,43,45,46,48, 49, 51, 53, 54, 55, 56, 57, 61, 62, 63, 68, 70, 73, 75, 76, 78, 79, 80, 81, 86
12,26,27 : 점 8,11,26,27,28 : 네트번호12,26,27:
33,34 : 영역탐색결과 교차되는 신호선33,34: Signal line intersected by area search
35 : GW 36 : GP35: GW 36: GP
37 : GR 38 : cover되지 않은 구간37: GR 38: Uncovered section
39 : cover된 구간 40 : {w1} 구간점에 연결된 신호선39: Covered section 40: Signal line connected to {w1} section point
41 : {w3, w4} 구간점에 연결된 신호선41: Signal line connected to the interval point {w3, w4}
50,58,66,67 : 신호선 생성구간50,58,66,67: Signal line generation section
44,60,69,74,77,85 : 신호선 병합44,60,69,74,77,85: Merging signal lines
64,65 : 신호선 분할 72,82,83,84 : 신호선 추가64,65:
상기 목적을 달성하기 위해 본 발명은 하나의 신호선 선분을 그리기 위해 신호선의 두점을 입력하여 이 두점과 만나는 기존 신호선 등에 분할 연산을 수행하는 과정과, 상기 입력된 두 점간의 선분 영역에 대하여 다시 영역 탐색을 수행하고, 두점과 선분영역에 교차하는 신호선들로 구성된 신호선 생성 구간에 대한 연결 신호선을 생성하는 과정과, 연결된 모든 신호선들의 네트 번호를 동일한 번호로 변경한 후 새로 생성된 신호선들을 출력하는 과정을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention inputs two points of a signal line to draw one signal line segment, and performs a division operation on an existing signal line that meets the two points, and searches a region again with respect to the line region between the two input points. A process of generating a connection signal line for a signal line generation section consisting of signal lines intersecting two points and a line segment, changing a net number of all connected signal lines to the same number, and then outputting newly generated signal lines It is characterized by including.
스키메틱 편집기는 전자회로도를 그릴 수 있는 그래픽 편집기로, 전자회로의 기본 소자인 셀들과 이 셀들의 입출력 단자인 포트들을 등전위로 연결하는 와이어를 이용하여 회로도를 입력하면 최종적으로 셀들간의 네트리스를 출력하게 된다.Schematic editor is a graphic editor that can draw electronic circuit diagram. Inputting circuit diagram by using equipotential connection between cells that are basic elements of electronic circuit and ports, which are input / output terminals of these cells, finally inputs network between cells. Will print.
출력된 네트리스는 회로의 동작 및 타이밍을 검증해주는 시뮬레이터의 입력으로 주어지거나, 하드웨어 구현을 위하여 다른 CAD 툴의 입력으로 주어지게 된다.The output netless may be given as input to a simulator that verifies circuit operation and timing, or as input to other CAD tools for hardware implementation.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
상기 스키메틱 편집기의 기능은 도 1과 같이 셀(1), 신호선 와이어(2), 셀포트(3), 신호선간의 접점인 노드(4), 그리고 회로도의 입출력인 스키메틱 포트(5) 등 전자회로도를 구성하는 기본 요소들을 화면에 그릴 수 있게 해주는 그래픽 기능과 그려진 단순 도형들로부터 셀들간의 연결 관계인 네트리스를 추출하는 두가지 기능으로 크게 나눌 수 있다.The function of the schematic editor is a
회로도 상에서 각 셀들간의 전기적인 등위점들은 와이어라 부르는 선으로 서로 연결함으로서 표현된다.The electrical equivalences between the cells in the schematic are represented by connecting them together in a line called a wire.
스키메틱 편집기에서의 신호선 와이어는 일반적인 직선들과는 달리 특이한 기하학적인 특성을 갖는다.Signal wires in the Schematic Editor have unusual geometric characteristics, unlike ordinary straight lines.
첫째, 각 신호선 와이어에는 네트 번호가 부여되며, 서로 연결되어 있는 신호선끼리는 같은 번호가 주어지며 서로 연결되지 않은 신호선끼리는 서로 다른 번호가 부여된다.First, each signal line wire is given a net number, and signal lines connected to each other are given the same number, and signal lines not connected to each other are given different numbers.
또한 신호선 와이어가 셀의 포트에 연결되면 그 포트에도 연결된 신호선의 네트번호가 부여된다.When a signal line wire is connected to a port of a cell, the net number of the signal line connected to the port is also given.
둘째, 한 신호선 선분은 반드시 두 끝점에서만 다른 신호선 또는 셀포트와 연결이 허용된다.Second, one signal line segment must be connected to the other signal line or cell port only at two endpoints.
따라서 기존의 한 신호선의 중간에서 새로운 신호선을 연결하여 그리면, 기존의 신호선은 연결점에서 두 개의 와이어로 분할된다.Therefore, when a new signal line is connected in the middle of an existing signal line, the existing signal line is divided into two wires at the connection point.
이러한 복잡한 과정은 스키메틱 편집기 내에서 신호선 연결도 검사기라는 프로그램에 의하여 수행된다.This complex process is performed by a program called Signal Line Connectivity Checker in the Schematic Editor.
즉 설계자가 셀들의 입출력 단자들을 와이어로 연결하면 스키메틱 편집기 내에서 신호선 연결도 검사기라는 프로그램이 각 셀들간에 연결 관계를 추출하여 네트리스를 구성한다.In other words, when the designer connects the input and output terminals of the cells with wires, a program called the signal line tester in the schematic editor extracts the connection relationship between the cells and configures the netless.
신호선 연결도 검사기는 신호선 와이어를 그리는 단계에서 기존의 신호선들과 새로 입력된 신호선 간에 기하학적인 상호 관계를 검사하여 전기적으로 연결된 동일한 신호선인지 또는 독립적인 신호선인지를 판별한다.In the drawing of the signal line wire, the signal line connection tester examines the geometric interrelationship between the existing signal lines and the newly input signal line to determine whether they are the same signal lines that are electrically connected or independent signal lines.
기존의 신호선들과 상호관계는 매우 여러 가지의 경우수가 발생할 수 있으며, 이에 따라 모든 발생 가능한 경우수를 조사하고 분류하여 연결도를 판정한다.The correlation between the existing signal lines and a plurality of cases may occur. Accordingly, the connection degree is determined by examining and classifying all possible cases.
이러한 신호선 연결도 검사기가 새로운 신호선 와이어를 그릴 때 수행하는 와이어 연산은 도 2에서부터 도 9까지 여러 가지가 있다.There are various wire operations performed by the signal line connectivity tester when drawing a new signal line wire.
먼저 상기 도 2는 두점 p1-p2로 구성된 한 신호선(6)이 셀 포트(7)에 연결되었을 경우에 그 포트(7)의 네트번호가 신호선(6)의 네트 번호인 100으로 (8)과 같이 변경됨을 보여준다.First, in FIG. 2, when a
도 3은 기존의 신호선(9)의 끝점에 연결하여 그린 새로운 신호선(10)은 기존의 신호선과 같은 네트 번호 100을 (11)에서와 같이 부여받는 것을 보여준다.FIG. 3 shows that the
도 4에서 (12)와 같이 기존의 신호선 w1의 중간인 점 p1에서 새로운 신호선 와이어를 새로 그릴 경우 기존의 신호선 w1은 두 개의 와이어 w1'(13)과 w1"(14)로 분할되고 이들 신호선들 간의 접합점에는 연결을 의미하는 연결점인 노드가 표시된다.When a new signal line wire is newly drawn at the point p1 that is the middle of the existing signal line w1 as shown in (12) in FIG. 4, the existing signal line w1 is divided into two wires w1 '(13) and w1 "(14) and these signal lines The junctions between the nodes show nodes, which are connection points.
도 5의 경우 기존의 신호선 w1(15)에 완전히 포함되는 신호선(16)은 삭제된다.In the case of FIG. 5, the
이와는 반대의 경우로 도 6에서와 같이 기존의 신호선(17)을 완전히 포함하는 새로운 신호선(18)이 입력되면 기존의 와이어(17)가 없어지고 (19)와 같이 새로운 신호선이 그려지는 포함연산이 수행된다.On the contrary, when the
도 7에서는 확장 연산을 수행한 것으로서 기존의 신호선(20)에 이어서 (21)과 같이 그린 경우 새로운 와이어가 그려지는 것이 아니라, (22)와 같이 기존 신호선 (20)의 길이가 연장되는 확장 연산이 수행된다.In FIG. 7, when an extension operation is performed and a new wire is drawn as shown in (21) following the existing
도 8은 두 신호선의 병합 연산을 보여주는 도면으로서 서로 같은 방향의 두 신호선(23, 24)이 만나면 (25)와 같이 하나의 신호선으로 합쳐지는 병합 연산이 수행된다.FIG. 8 illustrates a merge operation of two signal lines. When two
도 9는 네트 연결 연산으로서 서로 다른 네트 번호를 갖는 그룹(26, 27)을 새로운 신호선(28)으로 연결하였을 경우 이 두 그룹의 신호선들은 상기 (28)과 같이 모두 동일한 하나의 네트 번호인 100으로 변경된다.9 is a net connection operation, when the
이와 같이 신호선들 간의 신호선 연산을 정리하면 아래 표 1과 같다.In this way, the signal line operations between the signal lines are summarized in Table 1 below.
본 발명에서는 복잡한 신호선 연결도 검사 기능을 효율적으로 수행하는 새로운 알고리즘을 개발하였다.In the present invention, a new algorithm for efficiently performing a complex signal line connectivity test function has been developed.
도 10의 주 흐름도에서는 연결도 검사를 위한 전체적인 흐름을 보여주고 있다.The main flow diagram of FIG. 10 shows the overall flow for the connectivity check.
먼저 신호선을 그리기 위하여 두점 p1, p2가 입력되면(S1) 각점 p1, p2에 대하여 그 점을 지나는 기존의 신호선과 셀 포트들을 탐색하여 그 결과를 DP1과 DP2에 저장한다(S2, S3).First, when two points p1 and p2 are input to draw a signal line (S1), the existing signal lines and cell ports passing through the points are searched for each point p1 and p2 and the result is stored in DP1 and DP2 (S2 and S3).
각 점 p1, p2에서 그 점을 통과하는 다른 신호선이 존재하는지 판단하여(S4, S5) 그 점을 통과하는 다른 신호선이 존재하면, 각 신호선들의 모양과 p1, p2가 만드는 직선의 모양을 비교하여 도 11과 표 2에서와 같이 4가지 신호선 그룹으로 분류한다(S6, S7).At each point p1, p2, it is determined whether there is another signal line passing through the point (S4, S5). If there are other signal lines passing through the point, the shape of each signal line is compared with the shape of the straight lines made by p1, p2. As shown in Fig. 11 and Table 2, it is classified into four signal line groups (S6 and S7).
도 11a에서 11d의 신호선 그룹은 기존의 신호선이 p1-p2 직선과 신호선 (29)와 같이 만나면 그 신호선은 그룹 1이고, 신호선 (30)에서와 같이 끝점에서 만나면 그룹 2이다.In FIG. 11A, the signal line group of 11d is
신호선 (31)에서와 같이 두 직선이 서로 직교하는 방향이고 신호선의 중간에 입력된 점 p1이 만나면 그룹 3이며, 신호선 (32)와 같이 끝점에서 만나면 그룹 4이다.As in the
상기 도 11과 표 2에서와 같이 4가지 신호선 그룹으로 분류한(S6, S7) 후 점 p1, p2를 통과하는 기존의 신호선 중에 그룹 1, 3에 속하는 신호선에 대하여 점 p1 또는 p2에 대한 신호선 분할 연산을 수행하여(S8, S9) 모든 신호선들이 서로 끝점에서 연결되도록 한다.As shown in FIG. 11 and Table 2, after dividing into four signal line groups (S6 and S7), the signal line division for the point p1 or p2 is performed for the signal lines belonging to
상기 모든 신호선에 대하여 p1-p2 사이에서 영역 탐색을 수행한(S10) 후 도 12에서와 같이 모든 신호선들에 대하여 점 p1-p2를 연결하는 직선 상에 접점 (33)과 같이 그 신호선의 한점 또는 신호선 (34)와 같이 두점 모두가 교차되는 신호선들을 탐색하여 신호선 집합 GW에 (35)와 같이 저장하고 교차점 (x, y)는 좌표들의 집합 GP에 (36)과 같이 저장한다.After performing area search on all the signal lines between p1 and p2 (S10), as shown in FIG. 12, one point of the signal line as a
모든 신호선들에 대한 탐색이 끝난 후, 집합 GP내에 저장된 좌표들에 대하여 p1-p2를 양 끝점으로 하는 직선이 수직 방향인 경우에는 y 좌표에 대하여 증가 순서로 정렬하고, 수평 방향인 경우에는 x 좌표에 대하여 증가순으로 정렬하며, 상기 과정에서 중복된 좌표들은 제거한다.After the search for all the signal lines is finished, the coordinates stored in the set GP are aligned in increasing order with respect to the y coordinate when the straight line with both ends of p1-p2 is in the vertical direction, and the x coordinate in the horizontal direction. Sort in increasing order with respect to, eliminating duplicate coordinates.
정렬된 좌표들과 p1, p2로부터 도 13에서와 같은 신호선 생성 영역 GR을 구성할 수 있다.The signal line generation area GR as shown in FIG. 13 can be configured from the aligned coordinates and p1 and p2.
도 13에서의 경우 신호선 생성 구간 GR은 1에서 6까지이며 각 구간은 (38)의 (1, 2)와 같이 다른 신호선으로 커버(cover)되지 않은 구간과 (39)의 (4, 5)와 같이 신호선 w3으로 커버되는 구간으로 구분한다.In the case of FIG. 13, the signal line generation interval GR is 1 to 6, and each interval is not covered by another signal line such as (1, 2) of (38) and (4, 5) and (39). Similarly, it is divided into sections covered by the signal line w3.
또한 구간의 각 점에서는 그 점을 통과하는 신호선 집합 GW 내의 신호선들에 관한 정보를 갖고 있다.Each point in the section also has information about the signal lines in the signal line set GW passing through that point.
(40)에서는 점 p2를 지나는 신호선 {w1}에 관한 정보를, (41)에서는 점 p5를 통과하는 신호선 {w3, w4}를 갖는다.
신호선 생성 구간 GR과 신호선 집합 GW를 입력으로 연결 신호선 생성 함수를 수행한다(S11).A connection signal line generation function is performed with the signal line generation section GR and the signal line set GW as inputs (S11).
연결 신호선 생성 함수는 도 15의 연결 신호선 생성 흐름도에 설명되어 있다.The connection signal line generation function is described in the connection signal line generation flowchart of FIG. 15.
먼저 신호선 영역 탐색 단계에서 구성한 GW와 GR을 입력으로 받는다(S11a).First, the GW and GR configured in the signal line region search step are received as inputs (S11a).
N은 상기 집합 GR의 원소의 수(cardinality), 즉 N = |GR|이다.N is the cardinality of the elements of the set GR, i.e., N = | GR |
그리고 i= 1에서 시작하여(S11b) i가 구간의 수 N 보다 큰지 판단하여(S11c) 크면 수행을 종료한다(S11d).Starting from i = 1 (S11b), it is determined whether i is greater than the number N of sections (S11c), and if it is large, execution ends (S11d).
상기 판단 후 i가 구간의 수 N 보다 크지 않으면, (i, i+1) 구간을 커버하는 신호선이 신호선 집합 GW 내에 있는지를 찾아 있으면 w에 저장하고 w가 존재하는지를 판단하여(S11f) 없는 경우에는 구간 (i, i+1) 사이에 새로운 신호선 W를 생성한다(S11g).If i is not greater than the number of sections N after the determination, if it is found whether the signal line covering the section (i, i + 1) is in the signal line set GW, it is stored in w and it is determined whether w is present (S11f). A new signal line W is generated between the sections (i, i + 1) (S11g).
상기 W의 양 끝점에서 다른 신호선과 신호 병합 연산을 수행할 수 있는지를 검사하여 가능하면 신호선 병합 연산을 수행하고(S11h) i를 하나 증가시킨다(S11i).It is checked whether a signal merge operation with other signal lines can be performed at both ends of the W, and if possible, a signal line merge operation is performed (S11h) and i is increased by one (S11i).
상기 S11c에서 S11i의 과정을 N-1번 동안 반복한 후 도 15의 연결 신호선 생성을 종료한다.After the process of S11i is repeated N-1 times in S11c, the generation of the connection signal line of FIG. 15 ends.
이러한 일련의 과정을 도 14에서 보여주고 있는데, 신호선 생성 구간 (1, 2)에서 시작하여 (5, 6)까지 신호선 생성을 수행하는데, 먼저 (42)에서와 같이 빈 구간에는 새로운 신호선 w5를 생성한다.This series of processes is shown in FIG. 14, which generates signal lines starting from signal line generation intervals (1, 2) and up to (5, 6). First, new signal lines w5 are generated in empty sections as in (42). do.
새로운 신호선 w5 생성 후 (43)에서는 신호선 w7을 생성한 후 기존의 신호선 w3과 (44)에서 병합이 된다.After the new signal line w5 is generated (43), the signal line w7 is generated and then merged in the existing signal lines w3 and (44).
구간 (4, 5)에서는 GW 내에 이 구간을 커버하는 신호선 w3이 있으므로 신호선 생성은 없다.In the
이러한 일련의 과정을 수행한 후, 최종적으로 신호선 w5,w6,w8이 생성된다.After this series of processes, signal lines w5, w6, w8 are finally generated.
다시 상기 도 10에서 신호선 집합 GW 내의 모든 신호선 및 새로 생성된 신호선들과 이들과 연결된 다른 신호선 및 셀 포트의 네트 번호를 동일한 번호로 변경한(S12) 후 변경된 신호선 연결도를 화면에 출력하고(S13) 종료한다(S14).In FIG. 10, the net numbers of all signal lines and newly generated signal lines in the signal line set GW and other signal lines and cell ports connected thereto are changed to the same number (S12), and then the changed signal line connection diagram is output on the screen (S13). End (S14).
상기 신호선 연결 관계 검사 알고리즘을 적용한 예를 보면, 먼저 도 16a와 같이 수직 신호선 w1(45)에 p1-p2 두점으로 수평 신호선(46)을 그리는 경우, 도 16b에서와 같이 신호선 w1 상의 점 p1(47)을 기준으로 w1은 w1'(48)과 w1"(49)의 두 신호선으로 분할된다.In the example in which the signal line connection relation inspection algorithm is applied, first, when the
점 p1에서 p2까지 구간 탐색을 하면 신호선 집합 GW = {w', w"}, 교차점 집합 GP = {p1, p2}를 얻을 수 있다.By performing the interval search from point p1 to p2, signal line set GW = {w ', w "} and intersection point set GP = {p1, p2} can be obtained.
이들 신호선들이 p1-p2 직선과 만나는 점들의 집합 GP의 원소들을 x 좌표의 순서로 정렬하면 도 16b의 (50)과 같이 구간 GR = {1, 2}를 얻을 수 있다.If the elements of the set GP of the points where the signal lines meet the p1-p2 straight lines are arranged in the order of the x coordinate, the interval GR = {1, 2} can be obtained as shown in (50) of FIG. 16B.
첫 번째 구간 (1, 2)에 대하여 구간을 커버하는 신호선이 GW내에 없으므로 구간 (1, 2)를 연결 신호선을 생성하면 도 16c에서와 같이 신호선 w2(51)가 추가되며, w2의 양단에서 신호선 병합 연산을 할 수 있을지 검사하고, 이 경우 병합할 신호선들이 없으므로 수행하지 않으며, 최종적으로 점 p1(52)에 연결점 노드를 생성한다.Since the signal line covering the section for the first section (1, 2) is not in the GW, when generating the signal line connecting the sections (1, 2), the signal line w2 (51) is added as shown in FIG. 16C, and the signal line at both ends of w2. In this case, it is checked whether a merge operation can be performed. In this case, since there are no signal lines to be merged, it is not performed. Finally, a connection point node is created at the point p1 (52).
도 17a는 수직 신호선 w1(53)과 수평 신호선 w2(54)에 p1-p2 두점으로 수평 신호선(55)을 그리는 경우이다.17A illustrates a case in which the
상기 도 16과 같이 도 17b에서 w1이 w1'(560과 w1"(57)으로 분할되고, p1-p2 간의 구간 탐색의 결과 도 17b(58)에서와 같이 구간 {1, 2}가 생성된다.As shown in FIG. 16, w1 is divided into w1 '(560 and w1 "57) in FIG. 17B, and a section {1, 2} is generated as shown in FIG. 17B (58) as a result of the section search between p1-p2.
먼저 구간 (1, 2)에 연결 신호선 w3(59)을 추가하면 도 17c에서와 같이되고, 점 p2에서 (60)과 같이 w3과 w2 간의 병합이 일어나, 최종적으로 도 17e(61)의 결과를 얻을 수 있다.First, when the connection signal line w3 (59) is added to the intervals (1, 2), as shown in FIG. 17C, merging between w3 and w2 occurs as shown at (60) at the point p2, and finally the result of FIG. 17E (61) is obtained. You can get it.
도 18a는 수평 신호선 w1(62)과 w4(63)의 내부의 각점 p1, p2 두점으로 수평 신호선을 그리는 경우로서, 도 18b에서와 같이 w1과 w4 각각은 점 p1, p2에서 w1', w1"(64)과 w4', w4"(65)으로 분할된다.FIG. 18A illustrates a case in which the horizontal signal lines are drawn at two points p1 and p2 inside the horizontal signal lines w1 62 and
p1-p2 구간탐색 결과 도 18c(66)와 같이 구간 {1, 2, 3, 4}를 얻을 수 있다.As a result of p1-p2 interval search, interval {1, 2, 3, 4} can be obtained as shown in FIG. 18C (66).
먼저 (67)의 구간 (1, 2)에서는 신호선 w1"(68)이 있으므로 새로운 신호선은 추가되지 않고 단지 w1"의 양 끝점에서 (69)와 같이 병합 연산만을 수행한다.First, in the intervals (1, 2) of (67), since there is a signal line w1 " 68, no new signal line is added, and only a merge operation is performed as shown by (69) at both end points of w1 ".
점 1에서 병합이 수행되어 도 18e와 같이 분할하기 전의 상태인 w1(70)으로 복귀되고 점 2(71)에서는 병합 조건이 만족되지 않으므로 병합이 일어나지 않는다.Merging is performed at
다음 구간 (2,3)에서는 도 18f(72)와 같이 신호선 w5(73)가 추가되고, eh 18g(74)에서와 같이 점 3에서 w5와 w4'과 병합이 일어나 도 18h의 (76)과 같이 된다.In the next section (2, 3), the signal line w5 (73) is added as shown in Fig. 18F (72), and merging with w5 and w4 'occurs at
(75)의 구간 (3, 4)에서는 기존 신호선 w4'(75)가 존재하므로 신호선 추가가 일어나지 않으며, 마지막으로 도 18h에서 점 4(77)에서 w5와 w4"이 병합하여 도 18i(78)와 같은 결과를 얻을 수 있다.In the periods (3, 4) of (75), since the existing signal line w4'75 exists, signal line addition does not occur. Finally, in FIG. 18H, w5 and w4 " You can get the same result.
도 19a는 좀더 복잡한 예로서 두 수직 신호선 w1(79), w2(80)의 끝점을 통과하여 수평 신호선 w3(81)의 끝점에 연결되는 두점 p1, p2의 신호선을 그리는 경우 p1-p2 간의 구간 탐색의 결과 도 19b에서와 같이 구간 {1, 2, 3, 4}를 얻을 수 있다.FIG. 19A illustrates a section search between p1-p2 when a signal line of two points p1 and p2 connected to an end point of the horizontal signal line w3 (81) passes through two vertical signal lines w1 (79) and w2 (80) as a more complicated example. As a result, the interval {1, 2, 3, 4} can be obtained as shown in FIG. 19B.
먼저 구간 (1, 2)에서 (82)와 같이 신호선 w4를 추가하면 도 19c와 같이 되고 다시 구간 (2, 3), (3, 4)에 대하여 (83)과 (74)와 같이 신호선 w5, w6을 추가하면 도 19d, 도 19e와 같으며 (85)와 같이 점 4에서 w6과 w3의 병합이 일어나면 최종적으로 도 19g(86)와 같은 결과를 얻을 수 있다.First, when the signal line w4 is added in the intervals (1, 2) as shown in (82), the signal lines w5, as shown in (83) and (74) for the sections (2, 3) and (3, 4) are again shown. The addition of w6 is the same as in FIGS. 19D and 19E. When merging of w6 and w3 occurs at
상술한 바와 같이 본 발명은 신호선 연결도 검사기를 실제로 프로그램으로 구현하여 스키메틱 편집기를 개발하였다.As described above, the present invention has developed a schematic editor by actually implementing a signal line connectivity tester as a program.
개발된 스키메틱 편집기는 설계 현장에서 실제 전자회로의 설계에 이용되고 있는데, 기존의 편집기에 비하여 회로도를 입력하는 작업이 쉽고, 시간이 단축되어 설계의 비용과 시간을 단축할 수 있었다.The developed Schematic Editor is used for the design of the actual electronic circuit at the design site. Compared to the existing editor, the schematic editor is easier to input the circuit diagram, and the time is shortened, thereby reducing the cost and time of the design.
또한 스키메틱 편집기를 개발하는 단계에서도 본 발명에서 제안한 알고리즘이 신호선들간의 모든 기하학적 경우수를 고려하고 있음에도 불구하고, 알고리즘 자체가 간략하여 적은 프로그램 코드수로 쉽게 구현할 수 있었으며, 프로그램 디버깅에 소요된 시간을 줄일 수 있어 결과적으로 전체적인 프로그램 개발 기간과 비용을 줄일 수 있는 효과가 있다.In addition, even in the development of the schematic editor, even though the proposed algorithm considers all geometric cases between signal lines, the algorithm itself is simple and can be easily implemented with a small number of program codes. As a result, the overall program development time and cost can be reduced.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970062774A KR100248380B1 (en) | 1997-11-25 | 1997-11-25 | Wire connection checker method in schematic editor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970062774A KR100248380B1 (en) | 1997-11-25 | 1997-11-25 | Wire connection checker method in schematic editor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990042071A KR19990042071A (en) | 1999-06-15 |
KR100248380B1 true KR100248380B1 (en) | 2000-03-15 |
Family
ID=19525564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970062774A KR100248380B1 (en) | 1997-11-25 | 1997-11-25 | Wire connection checker method in schematic editor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100248380B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117910423B (en) * | 2024-03-19 | 2024-06-07 | 上海合见工业软件集团有限公司 | Automatic PCB wiring method, device, equipment and medium |
-
1997
- 1997-11-25 KR KR1019970062774A patent/KR100248380B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990042071A (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wimer et al. | Optimal aspect ratios of building blocks in VLSI | |
Williams | STICKS-A graphical compiler for high level LSl design | |
US5550714A (en) | Schematic generator and schematic generating method | |
Suaris et al. | A quadrisection-based combined place and route scheme for standard cells | |
Lin et al. | Hybrid routing | |
US4700316A (en) | Automated book layout in static CMOS | |
KR100248380B1 (en) | Wire connection checker method in schematic editor | |
US5315534A (en) | Computer process for interconnecting logic circuits utilizing softwire statements | |
US7979817B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
Avenier | Digitizing, layout, rule checking—The everyday tasks of chip designers | |
US6477692B1 (en) | Method and apparatus for channel-routing of an electronic device | |
Ng | A symbolic-interconnect router for custom IC design | |
Hofmann et al. | HEX: an instruction-driven approach to feature extraction | |
JP3080037B2 (en) | How to create a logic simulation model | |
The et al. | A layout modification approach to via minimization | |
Lee et al. | An integrated system for assigning signal flow directions to CMOS transistors | |
JP2914025B2 (en) | LSI automatic placement and routing processing method | |
JP3512531B2 (en) | Internal wiring method and apparatus for semiconductor integrated circuit | |
JPH0916640A (en) | Circuit simulator and block relaxation repetitive simulating method | |
JP3156544B2 (en) | Circuit extraction device | |
JP2535823B2 (en) | Hierarchical pattern layout method | |
KR100505846B1 (en) | Method for extracting connectivity of bus signals in a schematic editor | |
KR100211021B1 (en) | Paralelling process method for minimum channel width of river pattern | |
Farlow | Machine aids to the design of ceramic substrates containing integrated circuit chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081202 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |